KR102082594B1 - 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및, 전자 기기 - Google Patents

고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및, 전자 기기 Download PDF

Info

Publication number
KR102082594B1
KR102082594B1 KR1020187019789A KR20187019789A KR102082594B1 KR 102082594 B1 KR102082594 B1 KR 102082594B1 KR 1020187019789 A KR1020187019789 A KR 1020187019789A KR 20187019789 A KR20187019789 A KR 20187019789A KR 102082594 B1 KR102082594 B1 KR 102082594B1
Authority
KR
South Korea
Prior art keywords
unit
signal
charge
pixel
voltage
Prior art date
Application number
KR1020187019789A
Other languages
English (en)
Other versions
KR20180113506A (ko
Inventor
타쿠미 오카
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20180113506A publication Critical patent/KR20180113506A/ko
Application granted granted Critical
Publication of KR102082594B1 publication Critical patent/KR102082594B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H04N5/35563—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N5/3559—
    • H04N5/3698—
    • H04N5/37457—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 기술은, 화질을 열화시키지 않고서, 고체 촬상 장치의 다이내믹 레인지를 확대할 수 있도록 하는 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및, 전자 기기에 관한 것이다. 고체 촬상 장치는, 복수의 단위화소가 배치되어 있는 화소 어레이부와, 단위화소의 동작을 제어하는 구동부를 구비하고, 단위화소는, 제1의 광전변환부와, 제1의 광전변환부보다 감도가 낮은 제 2의 광전변환부와, 대향 전극이 가변전압 전원에 접속되고, 제2의 광전변환부가 생성한 전하를 축적하는 전하 축적부와, 전하전압 변환부와, 제1의 광전변환부로부터 전하전압 변환부에 전하를 전송하는 제1의 전송 게이트부와, 전하전압 변환부와 전하 축적부의 포텐셜을 결합하는 제2의 전송 게이트부를 포함하고, 구동부는, 제2의 광전변환부가 생성한 전하를 전하 축적부에 축적하는 기간의 적어도 일부에서 전하 축적부에 축적된 전하에 의거한 신호를 판독할 때보다, 가변전압 전원의 전압을 낮게 한다. 본 기술은 고체 촬상 장치에 적용할 수 있다.

Description

고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및, 전자 기기
본 기술은, 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및, 전자 기기에 관한 것으로, 특히, 다이내믹 레인지를 확대할 수 있도록 한 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및, 전자 기기에 관한 것이다.
종래, 다양한 방식의 고체 촬상 장치의 다이내믹 레인지 확대 기술이 존재한다.
예를 들면, 다른 감도로 시분할로 촬영하고, 시분할로 촬영한 복수의 화상을 합성하는 시분할 방식이 알려져 있다.
또한, 예를 들면, 감도가 다른 수광 소자를 마련하고, 감도가 다른 수광 소자에서 각각 촬영한 복수의 화상을 합성함에 의해 다이내믹 레인지를 확대하는 공간분할 방식이 알려져 있다(예를 들면, 특허 문헌 1, 2 참조).
또한, 예를 들면, 각 화소 내에 포토 다이오드로부터 넘친 전하를 축적하는 메모리를 마련하여, 1회의 노광 기간에 축적할 수 있는 전하량을 늘림에 의해 다이내믹 레인지를 확대하는 화소 내 메모리 방식이 알려져 있다(예를 들면, 특허 문헌 3 참조).
특허 문헌 1 : 일본국 특허 제3071891호 공보 특허 문헌 2 : 일본국 특개2006-253876호 공보 특허 문헌 3 : 일본국 특허 제4317115호 공보
그렇지만, 시분할 방식이나 공간분할 방식에서는, 분할수를 늘림에 의해 다이내믹 레인지를 확대할 수 있는 한편, 분할수이 증가하면, 아티팩트의 발생이나 해상도의 저하 등에 의한 화질의 열화가 발생한다.
또한, 화소 내 메모리 방식에서는, 메모리의 용량이 한정되기 때문에, 확대할 수 있는 다이내믹 레인지에 한계가 있다.
그래서, 본 기술은, 화질을 열화시키지 않고서, 고체 촬상 장치의 다이내믹 레인지를 확대할 수 있도록 하는 것이다.
본 기술의 제1의 측면의 고체 촬상 장치는, 복수의 단위화소가 배치되어 있는 화소 어레이부와, 상기 단위화소의 동작을 제어하는 구동부를 구비하고, 상기 단위화소는, 제1의 광전변환부와, 상기 제1의 광전변환부보다 감도가 낮은 제2의 광전변환부와, 대향 전극이 가변전압(可變電壓) 전원에 접속되고, 상기 제2의 광전변환부가 생성한 전하를 축적하는 전하 축적부와, 전하전압 변환부와, 상기 제1의 광전변환부로부터 상기 전하전압 변환부에 전하를 전송하는 제1의 전송 게이트부와, 상기 전하전압 변환부와 상기 전하 축적부의 포텐셜을 결합하는 제2의 전송 게이트부를 포함하고, 상기 구동부는, 상기 제2의 광전변환부가 생성한 전하를 상기 전하 축적부에 축적하는 기간의 적어도 일부에서, 상기 전하 축적부에 축적된 전하에 의거한 신호를 판독할 때보다, 상기 가변전압 전원의 전압을 낮게 한다.
상기 가변전압 전원에는, 제1의 전압 및 상기 제1의 전압보다 낮은 제2의 전압으로 설정시킬 수 있고, 로우패스 필터를 통하여 상기 제1의 전압을 출력시킬 수 있다.
상기 로우패스 필터에는, 상기 고체 촬상 장치가 마련되어 있는 칩 내의 저항, 및, 상기 칩의 밖에 부착된 용량을 마련할 수 있다.
상기 가변전압 전원에는, 제1의 전압 및 상기 제1의 전압보다 낮은 제2의 전압으로 설정시킬 수 있고, 샘플 홀드 회로를 통하여 상기 제1의 전압을 출력시킬 수 있다.
상기 샘플 홀드 회로에는, 상기 고체 촬상 장치가 마련되어 있는 칩 내의 스위치, 및, 상기 칩의 밖에 부착된 용량을 마련할 수 있다.
상기 단위화소에는, 상기 제2의 광전변환부로부터 상기 전하 축적부에 전하를 전송하는 제3의 전송 게이트부와, 상기 제3의 전송 게이트부의 게이트 전극의 하부에 형성되고, 상기 제2의 광전변환부로부터 넘친 전하를 상기 전하 축적부에 전송하는 오버플로 패스를 또한 마련할 수 있다.
상기 구동부에는, 상기 제1의 전송 게이트부의 게이트 신호, 및, 상기 제3의 전송 게이트부의 게이트 신호를 생성함과 함께, 어느 일방을 공통의 제1의 신호선에 출력하는 신호 생성부와, 상기 제1의 신호선을 통하여 입력된 상기 제1의 전송 게이트부의 게이트 신호를 제2의 신호선에 출력하고, 상기 제1의 신호선을 통하여 입력된 상기 제3의 전송 게이트부의 게이트 신호를 제3의 신호선에 출력하는 전환부를 마련할 수 있다.
상기 제2의 광전변환부와 상기 전하 축적부를 전송 게이트부를 통하지 않고서 접속할 수 있다.
상기 단위화소에는, 상기 제2의 전송 게이트부와 상기 전하전압 변환부 사이에 접속되어 있는 제4의 전송 게이트부를 또한 마련할 수 있다.
상기 구동부에는, 상기 제2의 전송 게이트부의 게이트 신호, 및, 상기 제4의 전송 게이트부의 게이트 신호를 생성함과 함께, 어느 일방을 공통의 제4의 신호선에 출력하는 신호 생성부와, 상기 제4의 신호선을 통하여 입력된 상기 제2의 전송 게이트부의 게이트 신호를 제5의 신호선에 출력하고, 상기 제4의 신호선을 통하여 입력된 상기 제4의 전송 게이트부의 게이트 신호를 제6의 신호선에 출력하는 전환부를 마련할 수 있다.
상기 구동부에는, 상기 제1의 광전변환부가 생성한 전하에 의거한 제1의 데이터 신호를 판독하는 경우, 상기 제2의 전송 게이트부를 비도통 상태로 시키고, 상기 제2의 광전변환부가 생성한 전하에 의거한 제2의 데이터 신호를 판독하는 경우, 상기 제2의 전송 게이트부를 도통 상태로 시킬 수 있다.
상기 구동부에는, 상기 제1의 데이터 신호를 판독하는 경우, 상기 전하전압(電荷電壓) 변환부를 리셋한 상태에서 제1의 리셋 신호를 판독한 후, 상기 제1의 데이터 신호를 판독하고, 상기 제2의 데이터 신호를 판독하는 경우, 상기 제2의 데이터 신호를 판독한 후, 상기 전하전압 변환부와 상기 전하 축적부의 포텐셜을 결합한 영역을 리셋한 상태에서 제2의 리셋 신호를 판독하도록 제어시킬 수 있다.
상기 제1의 데이터 신호와 상기 제1의 리셋 신호와의 차분(差分)인 제1의 차분 신호, 및, 상기 제2의 데이터 신호와 상기 제2의 리셋 신호의 차분인 제2의 차분 신호를 생성하고, 상기 제1의 차분 신호의 값이 소정의 임계치 이하인 경우, 상기 제1의 차분 신호를 상기 단위화소의 화소 신호로 이용하고, 상기 제1의 차분 신호의 값이 상기 임계치를 초과하는 경우, 상기 제2의 차분 신호를 상기 단위화소의 화소 신호로 이용하는 신호 처리부를 또한 마련할 수 있다.
상기 제1의 데이터 신호와 상기 제1의 리셋 신호의 차분인 제1의 차분 신호, 및, 상기 제2의 데이터 신호와 상기 제2의 리셋 신호의 차분인 제2의 차분 신호를 생성하고, 상기 제1의 차분 신호의 값에 의거하여 설정한 합성 비율로 상기 제1의 차분 신호와 상기 제2의 차분 신호를 합성함에 의해, 상기 단위화소의 화소 신호를 생성하는 신호 처리부를 또한 마련할 수 있다.
상기 전하 축적부의 대향 전극을 가변전압 전원에 접속하고, 상기 구동부에는, 상기 전하 축적부에 전하를 축적하는 기간에서, 상기 전하 축적부에 축적된 전하에 의거한 신호를 판독하는 기간보다, 상기 전하 축적부의 대향 전극에 인가된 전압을 낮게 할 수 있다.
본 기술의 제2의 측면의 고체 촬상 장치의 구동 방법은, 복수의 단위화소가 배치되어 있는 화소 어레이부를 구비하고, 상기 단위화소는, 제1의 광전변환부와, 상기 제1의 광전변환부보다 감도가 낮은 제2의 광전변환부와, 대향 전극이 가변전압 전원에 접속되고, 상기 제2의 광전변환부가 생성한 전하를 축적하는 전하 축적부와, 전하전압 변환부와, 상기 제1의 광전변환부로부터 상기 전하전압 변환부에 전하를 전송하는 제1의 전송 게이트부와, 상기 전하전압 변환부와 상기 전하 축적부의 포텐셜을 결합하는 제2의 전송 게이트부를 포함하는 고체 촬상 장치가, 상기 제2의 광전변환부가 생성한 전하를 상기 전하 축적부에 축적하는 기간의 적어도 일부에서, 상기 전하 축적부에 축적된 전하에 의거한 신호를 판독할 때보다, 상기 가변전압 전원의 전압을 낮게 한다.
본 기술의 제3의 측면의 전자 기기는, 복수의 단위화소가 배치되어 있는 화소 어레이부와, 상기 단위화소의 동작을 제어하는 구동부를 구비하고, 상기 단위화소는, 제1의 광전변환부와, 상기 제1의 광전변환부보다 감도가 낮은 제2의 광전변환부와, 대향 전극이 가변전압 전원에 접속되고, 상기 제2의 광전변환부가 생성한 전하를 축적하는 전하 축적부와, 전하전압 변환부와, 상기 제1의 광전변환부로부터 상기 전하전압 변환부에 전하를 전송하는 제1의 전송 게이트부와, 상기 전하전압 변환부와 상기 전하 축적부의 포텐셜을 결합하는 제2의 전송 게이트부를 포함하고, 상기 구동부는, 상기 제2의 광전변환부가 생성한 전하를 상기 전하 축적부에 축적하는 기간의 적어도 일부에서, 상기 전하 축적부에 축적된 전하에 의거한 신호를 판독할 때보다, 상기 가변전압 전원의 전압을 낮게 하는 고체 촬상 장치와, 상기 고체 촬상 장치로부터의 신호를 처리하는 신호 처리부를 구비한다.
본 기술의 제1의 측면 또는 제3의 측면에서는, 제1의 광전변환부로부터 전하전압 변환부에 전하가 전송되고, 제2의 광전변환부가 생성한 전하가 전하 축적부에 축적되고, 상기 전하전압 변환부와 상기 전하 축적부의 포텐셜이 결합된다.
본 기술의 제2의 측면에서는, 제2의 광전변환부가 생성한 전하가 전하 축적부에 축적되고, 제1의 광전변환부가 생성한 전하에 의거한 제1의 데이터 신호를 판독하는 경우, 제2의 전송 게이트부가 비도통 상태가 되어, 상기 제1의 광전변환부에 축적된 전하가 전하전압 변환부에 전송되고, 제2의 광전변환부가 생성한 전하에 의거한 제2의 데이터 신호를 판독하는 경우, 상기 제2의 전송 게이트부가 도통 상태가 되어, 상기 전하전압 변환부와 상기 전하 축적부의 포텐셜이 결합된다.
본 기술의 제1의 측면 내지 제3의 측면에 의하면, 화질을 열화시키지 않고서, 고체 촬상 장치의 다이내믹 레인지를 확대할 수 있다.
도 1은 본 기술이 적용되는 CMOS 이미지 센서의 구성의 개략을 도시하는 시스템 구성도.
도 2는 본 기술이 적용되는 CMOS 이미지 센서의 다른 시스템 구성을 도시하는 시스템 구성도(그 1).
도 3은 본 기술이 적용되는 CMOS 이미지 센서의 다른 시스템 구성을 도시하는 시스템 구성도(그 2).
도 4는 본 기술의 제1의 실시의 형태에서의 단위화소의 구성례를 도시하는 회로도.
도 5는 도 4의 단위화소의 노광 시작시의 동작을 설명하기 위한 타이밍 차트.
도 6은 도 4의 단위화소의 판독시의 동작을 설명하기 위한 타이밍 차트.
도 7은 본 기술의 제1의 실시의 형태에서의 단위화소의 변형례를 도시하는 회로도.
도 8은 본 기술의 제2의 실시의 형태에서의 단위화소의 구성례를 도시하는 회로도.
도 9는 도 8의 단위화소의 노광 시작시의 동작을 설명하기 위한 타이밍 차트.
도 10은 도 8의 단위화소의 판독시의 동작을 설명하기 위한 타이밍 차트.
도 11은 본 기술의 제3의 실시의 형태에서의 단위화소의 구성례를 도시하는 회로도.
도 12는 도 11의 단위화소의 노광 시작시의 동작을 설명하기 위한 타이밍 차트.
도 13은 도 11의 단위화소의 판독시의 동작을 설명하기 위한 타이밍 차트.
도 14는 본 기술의 제4의 실시의 형태에서의 단위화소의 구성례를 도시하는 회로도.
도 15는 도 14의 단위화소의 노광 시작시의 동작을 설명하기 위한 타이밍 차트.
도 16은 도 14의 단위화소의 판독시의 동작을 설명하기 위한 타이밍 차트.
도 17은 본 기술의 제5의 실시의 형태에서의 단위화소의 구성례를 도시하는 회로도.
도 18은 도 17의 단위화소의 노광 시작시의 동작을 설명하기 위한 타이밍 차트.
도 19는 도 17의 단위화소의 판독시의 동작을 설명하기 위한 타이밍 차트.
도 20은 본 기술의 제6의 실시의 형태에서의 단위화소의 구성례를 도시하는 회로도.
도 21은 가변전압 전원의 High 레벨측의 전압을 생성하는 부분의 제1의 구성례를 도시하는 회로도.
도 22는 가변전압 전원의 High 레벨측의 전압을 생성하는 부분의 제2의 구성례를 도시하는 회로도.
도 23은 도 20의 단위화소의 노광 시작시의 동작을 설명하기 위한 타이밍 차트.
도 24는 도 20의 단위화소의 판독시의 동작을 설명하기 위한 타이밍 차트.
도 25는 도 20의 단위화소의 노광 기간과 가변전압 전원의 전원 전압의 관계를 모식적으로 도시하는 플로우 차트.
도 26은 처 신호 처리의 설명에 제공하는 입사광량-출력의 특성도(그 1).
도 27은 신호 처리의 설명에 제공하는 입사광량-출력의 특성도(그 2).
도 28은 도 1의 수직 구동부의 구성례의 일부를 도시하는 블록도.
도 29는 고체 촬상 장치의 사용례를 도시하는 도면.
도 30은 전자 기기의 구성례를 도시하는 블록도.
이하, 발명을 실시하기 위한 형태(이하, 「실시의 형태」라고 기술한다)에 관해 도면을 이용하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 본 기술이 적용되는 고체 촬상 장치
2. 제1의 실시의 형태
3. 제2의 실시의 형태(전하 축적부의 대향 전극에 인가하는 전압을 가변으로 한 예 1)
4. 제3의 실시의 형태(제3 전송 게이트부를 삭제한 예)
5. 제4의 실시의 형태(고감도 데이터 신호의 판독시의 변환 효율을 가변으로 한 예)
6. 제5의 실시의 형태(고감도 데이터 신호의 판독시의 변환 효율을 가변으로 하고, 제3 전송 게이트부를 삭제한 예)
7. 제6의 실시의 형태(전하 축적부의 대향 전극에 인가하는 전압을 가변으로 한 예 2)
8. 노이즈 제거 처리 및 연산 처리에 관한 설명
9. 변형례
10. 고체 촬상 장치의 사용례
<1. 본 기술이 적용되는 고체 촬상 장치>
{1-1. 기본적인 시스템 구성}
도 1은, 본 기술이 적용되는 고체 촬상 장치, 예를 들면 X-Y 어드레스 방식 고체 촬상 장치의 일종인 CMOS 이미지 센서의 구성의 개략을 도시하는 시스템 구성도이다. 여기서, CMOS 이미지 센서란, CMOS 프로세스를 응용하여, 또는, 부분적으로 사용하여 작성된 이미지 센서이다.
본 적용례에 관한 CMOS 이미지 센서(10)는, 도시하지 않은 반도체 기판(칩)상에 형성된 화소 어레이부(11)와, 당해 화소 어레이부(11)와 같은 반도체 기판상에 집적된 주변 회로부를 갖는 구성으로 되어 있다. 주변 회로부는, 예를 들면, 수직 구동부(12), 칼럼 처리부(12), 수평 구동부(14) 및 시스템 제어부(15)로 구성되어 있다.
CMOS 이미지 센서(10)는 또한, 신호 처리부(18) 및 데이터 격납부(19)를 구비하고 있다. 신호 처리부(18) 및 데이터 격납부(19)에 관해서는, 본 CMOS 이미지 센서(10)와 같은 기판상에 탑재하여도 상관없고, 본 CMOS 이미지 센서(10)와는 다른 기판상에 배치하도록 하여도 상관없다. 또한, 신호 처리부(18) 및 데이터 격납부(19)의 각 처리에 관해서는, 본 CMOS 이미지 센서(10)와는 다른 기판에 마련되는 외부 신호 처리부, 예를 들면, DSP(Digital Signal Processor) 회로나 소프트웨어에 의한 처리라도 상관없다.
화소 어레이부(11)는, 수광한 광량에 응한 전하를 생성하며 또한 축적하는 광전변환부를 갖는 단위화소(이하, 단지 「화소」라고 기술하는 경우도 있다)가 행방향 및 열방향으로, 즉, 행렬형상으로 2차원 배치된 구성으로 되어 있다. 여기서, 행방향이란 화소행의 화소의 배열 방향(즉, 수평 방향)을 말하고, 열방향이란 화소열의 화소의 배열 방향(즉, 수직 방향)을 말한다. 단위화소의 구체적인 회로 구성이나 화소 구조의 상세에 관해서는 후술한다.
화소 어레이부(11)에서, 행렬형상의 화소 배열에 대해, 화소행마다 화소 구동선(16)이 행방향에 따라 배선되고, 화소열마다 수직 신호선(17)이 열방향에 따라 배선되어 있다. 화소 구동선(16)은, 화소로부터 신호를 판독할 때의 구동을 행하기 위한 구동 신호를 전송한다. 도 1에서는, 화소 구동선(16)에 관해 1개의 배선으로서 나타내고 있지만, 1개로 한정되는 것이 아니다. 화소 구동선(16)의 일단은, 수직 구동부(12)의 각 행에 대응한 출력단에 접속되어 있다.
수직 구동부(12)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소 어레이부(11)의 각 화소를 전 화소 동시 또는 행 단위 등으로 구동한다. 즉, 수직 구동부(12)는, 당해 수직 구동부(12)를 제어하는 시스템 제어부(15)와 함께, 화소 어레이부(11)의 각 화소의 동작을 제어하는 구동부를 구성하고 있다. 이 수직 구동부(12)는 그 구체적인 구성에 관해서는 도시를 생략하지만, 일반적으로, 판독 주사계라고 소출(掃出) 주사계의 2개의 주사계를 갖는 구성으로 되어 있다.
판독 주사계는, 단위화소로부터 신호를 판독하기 위해, 화소 어레이부(11)의 단위화소를 행 단위로 차례로 선택 주사한다. 단위화소로부터 판독된 신호는 아날로그 신호이다. 소출 주사계는, 판독 주사계에 의해 판독 주사가 행하여지는 판독행에 대해, 그 판독 주사보다도 노광 시간분만큼 선행하여 소출 주사를 행한다.
이 소출 주사계에 의한 소출 주사에 의해, 판독행의 단위화소의 광전변환부로부터 불필요한 전하가 소출됨에 의해 당해 광전변환부가 리셋된다. 그리고, 이 소출 주사계에 의한 불필요 전하의 소출함(리셋함)에 의해, 이른바 전자 셔터 동작이 행하여진다. 여기서, 전자 셔터 동작이란, 광전변환부의 전하를 버리고, 새롭게 노광을 시작하는(전하의 축적을 시작하는) 동작인 것을 말한다.
판독 주사계에 의한 판독 동작에 의해 판독되는 신호는, 그 직전의 판독 동작 또는 전자 셔터 동작 이후에 수광한 광량에 대응하는 것이다. 그리고, 직전의 판독 동작에 의한 판독 타이밍 또는 전자 셔터 동작에 의한 소출 타이밍으로부터, 금회의 판독 동작에 의한 판독 타이밍까지의 기간이, 단위화소에서의 전하의 노광 기간이 된다.
수직 구동부(12)에 의해 선택 주사된 화소행의 각 단위화소로부터 출력되는 신호는, 화소열마다 수직 신호선(17)의 각각을 통하여 칼럼 처리부(12)에 입력된다. 칼럼 처리부(12)는, 화소 어레이부(11)의 화소열마다, 선택행의 각 화소로부터 수직 신호선(17)을 통하여 출력되는 신호에 대해 소정의 신호 처리를 행함과 함께, 신호 처리 후의 화소 신호를 일시적으로 유지한다.
구체적으로는, 칼럼 처리부(12)는, 신호 처리로서 적어도, 노이즈 제거 처리, 예를 들면 CDS(Correlated Double Sampling ; 상관 이중 샘플링) 처리나, DDS(Double Data Sampling) 처리를 행한다. 예를 들면, CDS 처리에 의해, 리셋 노이즈나 화소 내의 증폭 트랜지스터의 임계치 편차 등의 화소 고유의 고정 패턴 노이즈가 제거된다. 칼럼 처리부(12)에 노이즈 제거 처리 이외에, 예를 들면, AD(아날로그-디지털) 변환 기능을 갖게 하여, 아날로그의 화소 신호를 디지털 신호로 변환하여 출력하는 것도 가능하다.
수평 구동부(14)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 칼럼 처리부(12)의 화소열에 대응한 단위 회로를 순번대로 선택한다. 이 수평 구동부(14)에 의한 선택 주사에 의해, 칼럼 처리부(12)에서 단위 회로마다 신호 처리된 화소 신호가 순번대로 출력된다.
시스템 제어부(15)는, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되고, 당해 타이밍 제너레이터에서 생성된 각종의 타이밍을 기초로, 수직 구동부(12), 칼럼 처리부(12), 및, 수평 구동부(14) 등의 구동 제어를 행한다.
신호 처리부(18)는, 적어도 연산 처리 기능을 가지며, 칼럼 처리부(12)로부터 출력되는 화소 신호에 대해 연산 처리 등의 여러가지의 신호 처리를 행한다. 데이터 격납부(19)는, 신호 처리부(18)에서의 신호 처리에 있어서, 그 처리에 필요한 데이터를 일시적으로 격납한다.
{1-2. 다른 시스템 구성}
본 기술이 적용되는 CMOS 이미지 센서(10)로서는, 상술한 시스템 구성의 것으로 한정되는 것이 아니다. 다른 시스템 구성으로서, 이하와 같은 시스템 구성의 것을 들 수 있다.
예를 들면, 도 2에 도시하는 바와 같이, 데이터 격납부(19)를 칼럼 처리부(12)의 후단에 배치하고, 칼럼 처리부(12)로부터 출력되는 화소 신호를, 데이터 격납부(19)를 경유하여 신호 처리부(18)에 공급하는 시스템 구성의 CMOS 이미지 센서(10A)를 들 수 있다.
나아가서는, 도 3에 도시하는 바와 같이, 화소 어레이부(11)의 열마다 또는 복수의 열마다 AD 변환한 AD 변환 기능을 칼럼 처리부(12)에 갖게 함과 함께, 당해 칼럼 처리부(12)에 대해 데이터 격납부(19) 및 신호 처리부(18)를 병렬적으로 마련한 시스템 구성의 CMOS 이미지 센서(10B)를 들 수 있다.
<2. 제1의 실시의 형태>
다음에, 도 4 내지 도 7을 참조하여, 본 기술의 제1의 실시의 형태에 관해 설명한다.
{단위화소(100A)의 회로 구성}
도 4는, 도 1 내지 도 3의 화소 어레이부(11)에 배치되는 단위화소(100A)의 구성례를 도시하는 회로도이다.
단위화소(100A)는, 제1 광전변환부(101), 제1 전송 게이트부(102), 제2 광전변환부(103), 제2 전송 게이트부(104), 제3 전송 게이트부(105), 전하 축적부(106), 리셋 게이트부(107), FD(플로팅 디퓨전)부(108), 증폭 트랜지스터(109), 및, 선택 트랜지스터(110)를 포함하도록 구성된다.
또한, 단위화소(100A)에 대해, 도 1 내지 도 3의 화소 구동선(16)으로서, 복수의 구동선이, 예를 들면 화소행마다 배선된다. 그리고, 도 1 내지 도 3의 수직 구동부(12)로부터 복수의 구동선을 통하여, 각종의 구동 신호(TGL, TGS, FCG, RST, SEL)가 공급된다. 이들의 구동 신호는, 단위화소(100A)의 각 트랜지스터가 NMOS 트랜지스터이므로, 고레벨(예를 들면, 전원 전압(VDD))의 상태가 액티브 상태가 되고, 저레벨의 상태(예를 들면, 부전위(負電位))가 비액티브 상태가 되는 펄스 신호이다.
제1 광전변환부(101)는, 예를 들면, PN 접합의 포토 다이오드로 이루어진다. 제1 광전변환부(101)는, 수광한 광량에 응한 전하를 생성하고, 축적한다.
제1 전송 게이트부(102)는, 제1 광전변환부(101)와 FD부(108) 사이에 접속되어 있다. 제1 전송 게이트부(102)의 게이트 전극에는, 구동 신호(TGL)가 인가된다. 구동 신호(TGL)가 액티브 상태가 되면, 제1 전송 게이트부(102)가 도통 상태가 되고, 제1 광전변환부(101)에 축적되어 있는 전하가, 제1 전송 게이트부(102)를 통하여 FD부(108)에 전송된다.
제2 광전변환부(103)는, 제1 광전변환부(101)와 마찬가지로, 예를 들면, PN 접합의 포토 다이오드로 이루어진다. 제2 광전변환부(103)는, 수광한 광량에 응한 전하를 생성하고, 축적한다.
제1 광전변환부(101)와 제2 광전변환부(103)를 비교하면, 제1 광전변환부(101)의 쪽이 수광면의 면적이 넓고, 감도가 높고, 제2 광전변환부(103)의 쪽이 수광면의 면적이 좁고, 감도가 낮다.
제2 전송 게이트부(104)는, 전하 축적부(106)와 FD부(108) 사이에 접속되어 있다. 제2 전송 게이트부(104)의 게이트 전극에는, 구동 신호(FCG)가 인가된다. 구동 신호(FCG)가 액티브 상태가 되면, 제2 전송 게이트부(104)가 도통 상태가 되고, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한다.
제3 전송 게이트부(105)는, 제2 광전변환부(103)와 전하 축적부(106) 사이에 접속되어 있다. 제3 전송 게이트부(105)의 게이트 전극에는, 구동 신호(TGS)가 인가된다. 구동 신호(TGS)가 액티브 상태가 되면, 제3 전송 게이트부(105)가 도통 상태가 되어, 제2 광전변환부(103)에 축적되어 있는 전하가, 제3 전송 게이트부(105)를 통하여, 전하 축적부(106), 또는, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한 영역에 전송된다.
또한, 제3 전송 게이트부(105)의 게이트 전극의 하부(下部)는, 포텐셜이 약간 깊게 되어 있어, 제2 광전변환부(103)의 포화 전하량을 초과하고, 제2 광전변환부(103)로부터 넘친 전하를 전하 축적부(106)에 전송하는 오버플로 패스가 형성되어 있다. 또한, 이하, 제3 전송 게이트부(105)의 게이트 전극의 하부에 형성되어 있는 오버플로 패스를, 단지 제3 전송 게이트부(105)의 오버플로 패스라고 칭한다.
전하 축적부(106)는, 예를 들면, 커패시터로 이루어지고, 제2 전송 게이트부(104)와 제3 전송 게이트부(105) 사이에 접속되어 있다. 전하 축적부(106)의 대향 전극은, 전원 전압(VDD)을 공급하는 전원(VDD)의 사이에 접속되어 있다. 전하 축적부(106)는, 제2 광전변환부(103)로부터 전송되는 전하를 축적한다.
리셋 게이트부(107)는, 전원(VDD)과 FD부(108) 사이에 접속되어 있다. 리셋 게이트부(107)의 게이트 전극에는, 구동 신호(RST)가 인가된다. 구동 신호(RST)가 액티브 상태가 되면, 리셋 게이트부(107)가 도통 상태가 되고, FD부(108)의 전위가, 전원 전압(VDD)의 레벨로 리셋된다.
FD부(108)는, 전하를 전압 신호로 전하전압 변환하여 출력한다.
증폭 트랜지스터(109)는, 게이트 전극이 FD부(108)에 접속되고, 드레인 전극이 전원(VDD)에 접속되어 있고, FD부(108)에 유지되어 있는 전하를 판독하는 판독 회로, 이른바 소스 팔로워 회로의 입력부가 된다. 즉, 증폭 트랜지스터(109)는, 소스 전극이 선택 트랜지스터(110)를 통하여 수직 신호선(17)에 접속됨에 의해, 당해 수직 신호선(17)의 일단에 접속된 정전류원(111)과 소스 팔로워 회로를 구성한다.
선택 트랜지스터(110)는, 증폭 트랜지스터(109)의 소스 전극과 수직 신호선(17)의 사이에 접속되어 있다. 선택 트랜지스터(110)의 게이트 전극에는, 구동 신호(SEL)가 인가된다. 구동 신호(SEL)가 액티브 상태가 되면, 선택 트랜지스터(110)가 도통 상태가 되고, 단위화소(100A)가 선택 상태가 된다. 이에 의해, 증폭 트랜지스터(109)로부터 출력되는 화소 신호가, 선택 트랜지스터(110)를 통하여, 수직 신호선(17)에 출력된다.
또한, 이하, 각 구동 신호가 액티브 상태가 되는 것을, 각 구동 신호가 온 한다고 하고, 각 구동 신호가 비액티브 상태가 되는 것을, 각 구동 신호가 오프 한다고 한다. 또한, 이하, 각 게이트부 또는 각 트랜지스터가 도통 상태가 되는 것을, 각 게이트부 또는 각 트랜지스터가 온 한다고 하고, 각 게이트부 또는 각 트랜지스터가 비도통 상태가 되는 것을, 각 게이트부 또는 각 트랜지스터가 오프 한다고 한다.
{단위화소(100A)의 동작}
다음에, 도 5 및 도 6의 타이밍 차트를 참조하여, 단위화소(100A)의 동작에 관해 설명한다.
(단위화소(100A)의 노광 시작시의 동작)
우선, 도 5의 타이밍 차트를 참조하여, 단위화소(100A)의 노광 시작시의 동작에 관해 설명한다. 이 처리는, 예를 들면, 화소 어레이부(11)의 화소행마다, 또는, 복수의 화소행마다, 소정의 주사순으로 행하여진다. 또한, 도 5에는, 수평 동기 신호(XHS), 구동 신호(SEL, RST, TGS, FCG, TGL)의 타이밍 차트가 도시되어 있다.
우선, 시각(t1)에서, 수평 동기 신호(XHS)가 입력되어, 단위화소(100A)의 노광 처리가 시작한다.
다음에, 시각(t2)에서, 구동 신호(FCG)가 온 하여, 제2 전송 게이트부(104)가 온 한다. 이에 의해, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한다.
다음에, 시각(t3)에서, 구동 신호(RST, TGS)가 온 하여, 리셋 게이트부(107), 제3 전송 게이트부(105)가 온 한다. 이에 의해, 제2 광전변환부(103)에 축적되어 있는 전하가, 제3 전송 게이트부(105)를 통하여, 전하 축적부(106)와 FD부(108)의 포텐셜을 결합한 영역에 전송된다. 그리고, 결합한 영역이 리셋된다.
다음에, 시각(t4)에서, 구동 신호(RST, TGS)가 오프 하여, 리셋 게이트부(107), 제3 전송 게이트부(105)가 오프 한다. 이에 의해, 제2 광전변환부(103)에의 전하의 축적이 시작되고, 노광 기간이 시작한다.
다음에, 시각(t5)에서, 구동 신호(FCG)가 오프 하여, 제2 전송 게이트부(104)가 오프 한다. 이에 의해, 전하 축적부(106)는, 제2 광전변환부(103)로부터 넘치고, 제3 전송 게이트부(105)의 오버플로 패스를 통하여 전송되어 오는 전하의 축적을 시작한다.
다음에, 시각(t6)에서, 구동 신호(RST, TGL)가 온 하여, 리셋 게이트부(107), 제1 전송 게이트부(102)가 온 한다. 이에 의해, 제1 광전변환부(101)에 축적되어 있는 전하가, 제1 전송 게이트부(102)를 통하여, FD부(108)에 전송된다. 그리고, FD부(108)가 리셋된다.
다음에, 시각(t7)에서, 구동 신호(RST, TGL)가 오프 하여, 리셋 게이트부(107), 제1 전송 게이트부(102)가 오프 한다. 이에 의해, 제1 광전변환부(101)에의 전하의 축적이 시작된다.
그리고, 시각(t8)에서, 수평 동기 신호(XHS)가 입력된다.
(단위화소(100A)가 판독시의 동작)
다음에, 도 6의 타이밍 차트를 참조하여, 단위화소(100A)의 화소 신호의 판독시의 동작에 관해 설명한다. 이 처리는, 예를 들면, 화소 어레이부(11)의 화소행마다, 또는, 복수의 화소행마다, 도 5의 처리가 행하여지고 나서 소정의 시간 후에 소정의 주사순으로 행하여진다. 또한, 도 6에는, 수평 동기 신호(XHS), 구동 신호(SEL, RST, TGS, FCG, TGL)의 타이밍 차트가 도시되어 있다.
우선, 시각(t21)에서, 수평 동기 신호(XHS)가 입력되어, 단위화소(100A)의 판독 기간이 시작한다.
다음에, 시각(t22)에서, 구동 신호(RST)가 온 하여, 리셋 게이트부(107)가 온 한다. 이에 의해, FD부(108)의 전위가, 전원 전압(VDD)의 레벨로 리셋된다.
다음에, 시각(t23)에서, 구동 신호(RST)가 오프 하여, 리셋 게이트부(107)가 오프 한다.
다음에, 시각(t24)에서, 구동 신호(SEL, FCG)가 온 하여, 선택 트랜지스터(110) 및 제2 전송 게이트부(104)가 온 한다. 이에 의해, 단위화소(100A)가 선택 상태가 됨과 함께, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한다.
다음에, 시각(t25)에서, 구동 신호(TGS)가 온 하여, 제3 전송 게이트부(105)가 온 한다. 이에 의해, 제2 광전변환부(103)에 축적되어 있는 전하가, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한 영역에 전송된다. 그리고, 노광 기간 중에 제2 광전변환부(103) 및 전하 축적부(106)에 축적된 전하가, 결합한 영역에 축적된다.
이 시각(t25)에서, 화소 신호의 판독이 시작되고, 노광 기간이 종료된다.
다음에, 시각(t26)에서, 구동 신호(TGS)가 오프 하여, 제3 전송 게이트부(105)가 오프 한다. 이에 의해, 제2 광전변환부(103)로부터의 전하의 전송이 정지한다.
다음에, 시각(t26)과 시각(t27) 사이의 시각(ta)에서, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한 영역의 전위에 의거한 신호(SL)가, 증폭 트랜지스터(109) 및 선택 트랜지스터(110)를 통하여 수직 신호선(17)에 출력된다. 신호(SL)는, 노광 기간 중에 제2 광전변환부(103)에서 생성되고, 제2 광전변환부(103) 및 전하 축적부(106)에 축적된 전하에 의거한 신호이다. 또한, 신호(SL)는, 노광 기간 중에 제2 광전변환부(103) 및 전하 축적부(106)에 축적된 전하가, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한 영역에 축적된 상태에서의 결합한 영역의 전위에 의거한 신호가 된다. 따라서, 신호(SL)의 판독시에 전하를 전하전압 변환하는 용량은, 전하 축적부(106)와 FD부(108)를 합친 용량이 된다.
또한, 이하, 신호(SL)인 것을, 저감도 데이터 신호(SL)라고도 칭한다.
다음에, 시각(t27)에서, 구동 신호(RST)가 온 하여, 리셋 게이트부(107)가 온 한다. 이에 의해, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한 영역이 리셋된다.
다음에, 시각(t28)에서, 구동 신호(FCG)가 오프 하여, 제2 전송 게이트부(104)가 오프 한다.
다음에, 시각(t29)에서, 구동 신호(RST)가 오프 하여, 리셋 게이트부(107)가 오프 한다.
다음에, 시각(t30)에서, 구동 신호(FCG)가 온 하여, 제2 전송 게이트부(104)가 온 한다. 이에 의해, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한다.
다음에, 시각(t30)과 시각(t31)의 사이의 시각(tb)에서, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한 영역의 전위에 의거한 신호(NL)가, 증폭 트랜지스터(109) 및 선택 트랜지스터(110)를 통하여 수직 신호선(17)에 출력된다. 이 신호(NL)는, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한 영역이 리셋된 상태에서의 결합한 영역의 전위에 의거한 신호가 된다.
또한, 이하, 신호(NL)인 것을, 저감도 리셋 신호(NL)라고도 칭한다.
다음에, 시각(t31)에서, 구동 신호(FCG)가 오프 하여, 제2 전송 게이트부(104)가 오프 한다.
다음에, 시각(t32)에서, 구동 신호(RST)가 온 하여, 리셋 게이트부(107)가 온 한다. 이에 의해, FD부(108)의 전위가, 전원 전압(VDD)의 레벨로 리셋된다.
다음에, 시각(t33)에서, 구동 신호(RST)가 오프 하여, 리셋 게이트부(107)가 오프 한다.
다음에, 시각(t32)과 시각(t34) 사이의 시각(tc)에서, FD부(108)의 전위에 의거한 신호(NH)가, 증폭 트랜지스터(109) 및 선택 트랜지스터(110)를 통하여 수직 신호선(17)에 출력된다. 신호(NH)는, 리셋된 상태에서의 FD부(108)의 전위에 의거한 신호가 된다.
또한, 이하, 신호(NH)인 것을, 고감도 리셋 신호(NH)라고도 칭한다.
다음에, 시각(t34)에서, 구동 신호(TGL)가 온 하여, 제1 전송 게이트부(102)가 온 한다. 이에 의해, 노광 기간 중에 제1 광전변환부(101)에서 생성되고, 축적된 전하가, 제1 전송 게이트부(102)를 통하여 FD부(108)에 전송된다.
다음에, 시각(t35)에서, 구동 신호(TGL)가 오프 하여, 제1 전송 게이트부(102)가 오프 한다. 이에 의해, 제1 광전변환부(101)로부터 FD부(108)에의 전하의 전송이 정지한다.
다음에, 시각(t35)과 시각(t36) 사이의 시각(td)에서, FD부(108)의 전위에 의거한 신호(SH)가, 증폭 트랜지스터(109) 및 선택 트랜지스터(110)를 통하여 수직 신호선(17)에 출력된다. 신호(SH)는, 노광 기간 중에 제1 광전변환부(101)에서 생성되고, 축적된 전하에 의거한 신호이다. 또한, 신호(SH)는, 노광 기간 중에 제1 광전변환부(101)에 축적된 전하가 FD부(108)에 축적된 상태에서의 FD부(108)의 전위에 의거한 신호가 된다. 따라서, 신호(SH)의 판독시에 전하를 전하전압 변환하는 용량은, FD부(108)의 용량이 되고, 시각(ta)에서의 저감도 데이터 신호(SL)의 판독시보다 작아진다.
또한, 이하, 신호(SH)인 것을, 고감도 데이터 신호(SH)라고도 칭한다.
다음에, 시각(t36)에서, 구동 신호(SEL)가 오프 하여, 선택 트랜지스터(110)가 오프 한다. 이에 의해, 단위화소(100A)가 비선택 상태가 된다.
다음에, 시각(t37)에서, 수평 동기 신호(XHS)가 입력되어, 단위화소(100A)의 화소 신호의 판독 기간이 종료된다.
{단위화소(100B)의 회로 구성}
도 7은, 도 4의 단위화소(100A)의 변형례인 단위화소(100B)의 구성례를 도시하는 회로도이다. 또한, 도면 중, 도 4와 대응하는 부분에는, 같은 부호를 붙이고 있고, 그 설명은 적절히 생략한다.
단위화소(100B)를 도 4의 단위화소(100A)와 비교하면, 전하 축적부(106)의 대향 전극의 접속 위치가 다르다. 즉, 단위화소(100B)에서, 전하 축적부(106)의 대향 전극이 그라운드에 접속되어 있다.
또한, 단위화소(100B)는, 단위화소(100A)와 마찬가지로, 도 5 및 도 6에 도시되는 타이밍 차트에 따라 동작한다.
<3. 제2의 실시의 형태>
다음에, 도 8 내지 도 10을 참조하여, 본 기술의 제2의 실시의 형태에 관해 설명한다.
{단위화소(100C)의 회로 구성}
도 8은, 도 1 내지 도 3의 화소 어레이부(11)에 배치되는 단위화소(100C)의 구성례를 도시하는 회로도이다. 또한, 도면 중, 도 4와 대응하는 부분에는, 같은 부호를 붙이고 있고, 그 설명은 적절히 생략한다.
단위화소(100C)를 도 4의 단위화소(100A)와 비교하면, 전하 축적부(106)의 대향 전극 및 리셋 게이트부(107)가, 전원(VDD) 대신에 가변전압 전원(VCB)에 접속되어 있는 점이 다르다. 가변전압 전원(VCB)의 전원 전압(VCB)은, 예를 들면, High 레벨의 전압(VH), 또는, Low 레벨의 전압(VL)으로 설정된다. 예를 들면, 전압(VH)은, 전원 전압(VDD)과 같은 레벨로 설정되고, 전압(VL)은, 그라운드 레벨로 설정된다.
{단위화소(100C)의 동작}
다음에, 도 9 및 도 10의 타이밍 차트를 참조하여, 단위화소(100C)의 동작에 관해 설명한다.
(단위화소(100C)의 노광 시작시의 동작)
우선, 도 9의 타이밍 차트를 참조하여, 단위화소(100C)의 노광 시작시의 동작에 관해 설명한다. 이 처리는, 예를 들면, 화소 어레이부(11)의 화소행마다, 또는, 복수의 화소행마다, 소정의 주사순으로 행하여진다. 또한, 도 9에는, 수평 동기 신호(XHS), 구동 신호(SEL), 전원 전압(VCB), 구동 신호(RST, TGS, FCG, TGL)의 타이밍 차트가 도시되어 있다.
우선, 시각(t1)에서, 수평 동기 신호(XHS)가 입력되어, 단위화소(100A)의 노광 처리가 시작한다.
다음에, 시각(t2)에서, 전원 전압(VCB)이, 전압(VL)으로부터 전압(VH)으로 변경된다.
그 후, 시각(t3 내지 t8)에서, 전원 전압(VCB)이 전압(VH)으로 설정된 채로, 도 5의 시각(t2 내지 t7)과 같은 동작이 행하여진다.
다음에, 시각(t9)에서, 전원 전압(VCB)이, 전압(VH)으로부터 전압(VL)으로 변경된다.
그리고, 시각(t10)에서, 수평 동기 신호(XHS)가 입력된다.
(단위화소(100C)가 판독시의 동작)
다음에, 도 10의 타이밍 차트를 참조하여, 단위화소(100C)의 화소 신호의 판독시의 동작에 관해 설명한다. 이 처리는, 예를 들면, 화소 어레이부(11)의 화소행마다, 또는, 복수의 화소행마다, 도 9의 처리가 행하여지고 나서 소정의 시간 후에 소정의 주사순으로 행하여진다. 또한, 도 10에는, 수평 동기 신호(XHS), 구동 신호(SEL), 전원 전압(VCB), 구동 신호(RST, TGS, FCG, TGL)의 타이밍 차트가 도시되어 있다.
우선, 시각(t21)에서, 수평 동기 신호(XHS)가 입력되어, 단위화소(100C)의 판독 기간이 시작한다.
다음에, 시각(t22)에서, 전원 전압(VCB)이, 전압(VL)으로부터 전압(VH)으로 변경된다.
그 후, 시각(t23 내지 td)에서, 도 6의 시각(t23 내지 td)과 같은 동작이 행하여진 후, 시각(t37)에서, 구동 신호(SEL)가 오프 하여, 선택 트랜지스터(110)가 오프 한다. 이에 의해, 단위화소(100A)가 비선택 상태가 된다. 또한, 전원 전압(VCB)이, 전압(VH)으로부터 전압(VL)으로 변경된다.
다음에, 시각(t38)에서, 수평 동기 신호(XHS)가 입력되어, 단위화소(100C)의 화소 신호의 판독 기간이 종료된다.
단위화소(100C)에서는, 노광이 시작되고 나서 판독이 시작될 때까지의 전하 축적부(106)에 전하가 축적되는 기간 중에 전원 전압(VCB)이 전압(VL)으로 설정된다. 이에 의해, 전하 축적부(106)에 전하가 축적되는 기간 중에 전하 축적부(106)에 인가되는 전계가 완화되어, 전하 축적부(106)에 발생하는 암전류가 억제된다.
<4. 제3의 실시의 형태>
다음에, 도 11 내지 도 13을 참조하여, 본 기술의 제3의 실시의 형태에 관해 설명한다.
{단위화소(100D)의 회로 구성}
도 11은, 도 1 내지 도 3의 화소 어레이부(11)에 배치되는 단위화소(100D)의 구성례를 도시하는 회로도이다. 또한, 도면 중, 도 4와 대응하는 부분에는, 같은 부호를 붙이고 있고, 그 설명은 적절히 생략한다.
단위화소(100D)를 도 4의 단위화소(100A)와 비교하면, 제3 전송 게이트부(105)가 삭제되어 있는 점이 다르다. 즉, 제2 광전변환부(103)가, 제3 전송 게이트부(105)를 통하지 않고서, 전하 축적부(106)에 직접 접속되어 있다. 따라서, 제2 광전변환부(103)에서 생성된 전하는, 전하 축적부(106)에 전송되어, 축적된다.
또한, 제1 전송 게이트부(102)에, 구동 신호(TGL) 대신에 구동 신호(TRG)가 인가된다. 단, 구동 신호(TRG)는, 구동 신호(TGL)와 같은 신호이다.
{단위화소(100D)의 동작}
다음에, 도 12 및 도 13의 타이밍 차트를 참조하여, 단위화소(100D)의 동작에 관해 설명한다.
(단위화소(100D)의 노광 시작시의 동작)
우선, 도 12의 타이밍 차트를 참조하여, 단위화소(100D)의 노광 시작시의 동작에 관해 설명한다. 이 처리는, 예를 들면, 화소 어레이부(11)의 화소행마다, 또는, 복수의 화소행마다, 소정의 주사순으로 행하여진다. 또한, 도 12에는, 수평 동기 신호(XHS), 구동 신호(SEL, RST, FCG, TRG)의 타이밍 차트가 도시되어 있다.
우선, 시각(t1)에서, 수평 동기 신호(XHS)가 입력되어, 단위화소(100A)의 노광 처리가 시작한다.
다음에, 시각(t2)에서, 구동 신호(FCG)가 온 하여, 제2 전송 게이트부(104)가 온 한다. 이에 의해, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한다.
다음에, 시각(t3)에서, 구동 신호(RST)가 온 하여, 리셋 게이트부(107)가 온 한다. 이에 의해, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한 영역이 리셋된다.
다음에, 시각(t4)에서, 구동 신호(RST)가 오프 하여, 리셋 게이트부(107)가 오프 한다. 이에 의해, 제2 광전변환부(103)에의 전하의 축적이 시작되고, 노광 기간이 시작한다.
다음에, 시각(t5)에서, 구동 신호(FCG)가 오프 하여, 제2 전송 게이트부(104)가 오프 한다. 이에 의해, 전하 축적부(106)는, 제2 광전변환부(103)로부터 전송된 전하의 축적을 시작한다.
다음에, 시각(t6)에서, 구동 신호(RST, TRG)가 온 하여, 리셋 게이트부(107), 제1 전송 게이트부(102)가 온 한다. 이에 의해, 제1 광전변환부(101)에 축적되어 있는 전하가, 제1 전송 게이트부(102)를 통하여, FD부(108)에 전송된다. 그리고, FD부(108)가 리셋된다.
다음에, 시각(t7)에서, 구동 신호(RST, TRG)가 오프 하여, 리셋 게이트부(107), 제1 전송 게이트부(102)가 오프 한다. 이에 의해, 제1 광전변환부(101)에의 전하의 축적이 시작된다.
그리고, 시각(t8)에서, 수평 동기 신호(XHS)가 입력된다.
(단위화소(100D)가 판독시의 동작)
다음에, 도 13의 타이밍 차트를 참조하여, 단위화소(100D)의 화소 신호의 판독시의 동작에 관해 설명한다. 이 처리는, 예를 들면, 화소 어레이부(11)의 화소행마다, 또는, 복수의 화소행마다, 도 12의 처리가 행하여지고 나서 소정의 시간 후에 소정의 주사순으로 행하여진다. 또한, 도 13에는, 수평 동기 신호(XHS), 구동 신호(SEL, RST, FCG, TRG)의 타이밍 차트가 도시되어 있다.
우선, 시각(t21)에서, 수평 동기 신호(XHS)가 입력되어, 단위화소(100D)의 판독 기간이 시작한다.
다음에, 시각(t22)에서, 구동 신호(RST)가 온 하여, 리셋 게이트부(107)가 온 한다. 이에 의해, FD부(108) 전위가, 전원 전압(VDD)의 레벨로 리셋된다.
다음에, 시각(t23)에서, 구동 신호(RST)가 오프 하여, 리셋 게이트부(107)가 오프 한다.
다음에, 시각(t24)에서, 구동 신호(SEL, FCG)가 온 하여, 선택 트랜지스터(110) 및 제2 전송 게이트부(104)가 온 한다. 이에 의해, 단위화소(100A)가 선택 상태가 됨과 함께, 전하 축적부(106)와 FD부(108)의 포텐셜이 결합한다. 그리고, 노광 기간 중에 제2 광전변환부(103)에서 생성되고, 전하 축적부(106)에 축적된 전하가, 결합한 영역에 축적된다.
이 시각(t24)에서, 화소 신호의 판독이 시작되고, 노광 기간이 종료된다.
그 후, 시각(ta 내지 tc)에서, 도 6의 시각(ta 내지 tc)과 같은 동작이 행하여진다.
다음에, 시각(t32)에서, 구동 신호(TRG)가 온 하여, 제1 전송 게이트부(102)가 온 한다. 이에 의해, 노광 기간 중에 제1 광전변환부(101)에서 생성되고, 축적된 전하가, 제1 전송 게이트부(102)를 통하여 FD부(108)에 전송된다.
다음에, 시각(t33)에서, 구동 신호(TRG)가 오프 하여, 제1 전송 게이트부(102)가 오프 한다. 이에 의해, 제1 광전변환부(101)로부터 FD부(108)에의 전하의 전송이 정지한다.
그 후, 시각(td 내지 t35)에서, 도 6의 시각(td 내지 t37)과 같은 동작이 행하여진 후, 단위화소(100D)의 화소 신호의 판독 기간이 종료된다.
단위화소(100D)에서는, 제2 전송 게이트부(104)가 삭제되기 때문에, 단위화소(100D)를 구성하는 각 소자의 배치의 면적 효율이 향상한다. 예를 들면, 제1 광전변환부(101)의 수광면의 면적을 확대하여, 제1 광전변환부(101)의 감도를 향상시키는 것이 가능하다.
<5. 제4의 실시의 형태>
다음에, 도 14 내지 도 16을 참조하여, 본 기술의 제4의 실시의 형태에 관해 설명한다.
{단위화소(100E)의 회로 구성}
도 14는, 도 1 내지 도 3의 화소 어레이부(11)에 배치되는 단위화소(100E)의 구성례를 도시하는 회로도이다. 또한, 도면 중, 도 4와 대응하는 부분에는, 같은 부호를 붙이고 있고, 그 설명은 적절히 생략한다.
도 14의 단위화소(100E)를 도 4의 단위화소(100A)와 비교하면, 제4 전송 게이트부(151)가 추가되어 있는 점이 다르다. 제4 전송 게이트부(151)는, 제2 전송 게이트부(104) 및 리셋 게이트부(107)와, FD부(108) 사이에 접속되어 있다. 제4 전송 게이트부(151)의 게이트 전극에는, 구동 신호(FDG)가 인가된다. 구동 신호(FDG)가 액티브 상태가 되면, 제4 전송 게이트부(151)가 도통 상태가 되고, 제2 전송 게이트부(104), 리셋 게이트부(107), 및, 제4 전송 게이트부(151) 사이의 노드(152)와, FD부(108)와의 포텐셜이 결합한다.
{단위화소(100E)의 동작}
다음에, 도 15 및 도 16의 타이밍 차트를 참조하여, 단위화소(100E)의 동작에 관해 설명한다.
(단위화소(100E)의 노광 시작시의 동작)
우선, 도 15의 타이밍 차트를 참조하여, 단위화소(100E)의 노광 시작시의 동작에 관해 설명한다. 이 처리는, 예를 들면, 화소 어레이부(11)의 화소행마다, 또는, 복수의 화소행마다, 소정의 주사순으로 행하여진다. 또한, 도 15에는, 수평 동기 신호(XHS), 구동 신호(SEL, FDG, RST, TGS, FCG, TGL)의 타이밍 차트가 도시되어 있다.
우선, 시각(t1)에서, 수평 동기 신호(XHS)가 입력되어, 단위화소(100A)의 노광 처리가 시작한다.
다음에, 시각(t2)에서, 구동 신호(FDG, FCG)가 온 하여, 제4 전송 게이트부(151), 제2 전송 게이트부(104)가 온 한다. 이에 의해, 전하 축적부(106), FD부(108), 및, 노드(152)의 포텐셜이 결합한다.
그 후, 시각(t3 내지 t8)에서, 구동 신호(FDG)가 온 하여, 제4 전송 게이트부(151)가 온 한 채로, 도 5의 시각(t3 내지 t8)과 같은 동작이 행하여진다.
(단위화소(100E)가 판독시의 동작)
다음에, 도 16의 타이밍 차트를 참조하여, 단위화소(100E)의 화소 신호의 판독시의 동작에 관해 설명한다. 이 처리는, 예를 들면, 화소 어레이부(11)의 화소행마다, 또는, 복수의 화소행마다, 도 15의 처리가 행하여지고 나서 소정의 시간 후에 소정의 주사순으로 행하여진다. 또한, 도 16에는, 수평 동기 신호(XHS), 구동 신호(SEL, FDG, RST, TGS, FCG, TGL)의 타이밍 차트가 도시되어 있다.
우선, 시각(t21)에서, 수평 동기 신호(XHS)가 입력되어, 단위화소(100E)의 판독 기간이 시작한다.
다음에, 시각(t22)에서, 구동 신호(FDG)가 온 하여, 제4 전송 게이트부(151)가 온 한다. 이에 의해, FD부(108)와 노드(152)의 포텐셜이 결합한다.
그 후, 시각(t23 내지 tb)에서, 도 6의 시각(t22) 내지 시각(tb)과 같은 동작이 행하여진 후, 시각(t32)에서, 구동 신호(FCG, FDG)가 오프 하여, 제2 전송 게이트부(104) 및 제4 전송 게이트부(151)가 오프 한다. 또한, 구동 신호(RST)가 온 하여, 리셋 게이트부(107)가 온 한다.
다음에, 시각(t33)에서, 구동 신호(FDG)가 온 하여, 제4 전송 게이트부(151)가 온 한다. 이에 의해, FD부(108)와 노드(152)의 포텐셜이 결합한다. 또한, 리셋 게이트부(107)가 온 되어 있기 때문에, 결합한 영역이 리셋된다.
다음에, 시각(t34)에서, 구동 신호(FDG)가 오프 하여, 제4 전송 게이트부(151)가 오프 한다.
그 후, 시각(tc 내지 td)에서, 도 6의 시각(tc) 내지 시각(td)과 같은 동작이 행하여진 후, 시각(t37)에서, 구동 신호(RST)가 오프 하여, 리셋 게이트부(107)가 오프 한다.
그 후, 시각(t38 및 t39)에서, 도 6의 시각(t36) 및 시각(t37)과 같은 동작이 행하여진 후, 단위화소(100E)의 판독 기간이 종료된다.
<6. 제5의 실시의 형태>
다음에, 도 17 내지 도 19를 참조하여, 본 기술의 제5의 실시의 형태에 관해 설명한다.
{단위화소(100F)의 회로 구성}
도 17은, 도 1 내지 도 3의 화소 어레이부(11)에 배치되는 단위화소(100F)의 구성례를 도시하는 회로도이다. 또한, 도면 중, 도 14와 대응하는 부분에는, 같은 부호를 붙이고 있고, 그 설명은 적절히 생략한다.
단위화소(100F)를 도 14의 단위화소(100E)와 비교하면, 제3 전송 게이트부(105)가 삭제되어 있는 점이 다르다. 즉, 제2 광전변환부(103)가, 제3 전송 게이트부(105)를 통하지 않고서, 직접 전하 축적부(106)에 접속되어 있다. 따라서, 단위화소(100F)는, 도 11의 단위화소(100D)에 제4 전송 게이트부(151)를 추가한 구성이 된다.
{단위화소(100F)의 동작}
다음에, 도 18 및 도 19의 타이밍 차트를 참조하여, 단위화소(100F)의 동작에 관해 설명한다.
(단위화소(100F)의 노광 시작시의 동작)
우선, 도 18의 타이밍 차트를 참조하여, 단위화소(100F)의 노광 시작시의 동작에 관해 설명한다. 이 처리는, 예를 들면, 화소 어레이부(11)의 화소행마다, 또는, 복수의 화소행마다, 소정의 주사순으로 행하여진다. 또한, 도 18에는, 수평 동기 신호(XHS), 구동 신호(SEL, FDG, RST, FCG, TRG)의 타이밍 차트가 도시되어 있다.
우선, 시각(t1)에서, 수평 동기 신호(XHS)가 입력되어, 단위화소(100A)의 노광 처리가 시작한다.
다음에, 시각(t2)에서, 구동 신호(FDG, FCG)가 온 하여, 제4 전송 게이트부(151), 제2 전송 게이트부(104)가 온 한다. 이에 의해, 전하 축적부(106), FD부(108), 및, 노드(152)의 포텐셜이 결합한다.
그 후, 시각(t3 내지 t8)에서, 구동 신호(FDG)가 온 하여, 제4 전송 게이트부(151)가 온 한 채로, 도 12의 시각(t3 내지 t8)과 같은 동작이 행하여진다.
(단위화소(100F)가 판독시의 동작)
다음에, 도 19의 타이밍 차트를 참조하여, 단위화소(100F)의 화소 신호의 판독시의 동작에 관해 설명한다. 이 처리는, 예를 들면, 화소 어레이부(11)의 화소행마다, 또는, 복수의 화소행마다, 도 18의 처리가 행하여지고 나서 소정의 시간 후에 소정의 주사순으로 행하여진다. 또한, 도 19에는, 수평 동기 신호(XHS), 구동 신호(SEL, FDG, RST, FCG, TRG)의 타이밍 차트가 도시되어 있다.
우선, 시각(t21)에서, 수평 동기 신호(XHS)가 입력되어, 단위화소(100F)의 판독 기간이 시작한다.
다음에, 시각(t22)에서, 구동 신호(FDG)가 온 하여, 제4 전송 게이트부(151)가 온 한다. 이에 의해, FD부(108)와 노드(152)의 포텐셜이 결합한다.
그 후, 시각(t23 내지 tb)에서, 도 13의 시각(t22) 내지 시각(tb)과 같은 동작이 행하여지고, 시각(t30 내지 t37)에서, 도 16의 시각(t32) 내지 시각(t39)과 같은 동작이 행하여진 후, 단위화소(100F)의 판독 기간이 종료된다.
<7. 제6의 실시의 형태>
다음에, 도 20 내지 도 25를 참조하여, 본 기술의 제6의 실시의 형태에 관해 설명한다.
{단위화소(100G)의 회로 구성}
도 20은, 도 1 내지 도 3의 화소 어레이부(11)에 배치되는 단위화소(100G)의 구성례를 도시하는 회로도이다. 또한, 도면 중, 도 14와 대응하는 부분에는, 같은 부호를 붙이고 있고, 그 설명은 적절히 생략한다.
단위화소(100G)를 도 14의 단위화소(100E)와 비교하면, 전하 축적부(106)의 대향 전극의 접속 위치가 다르다. 즉, 단위화소(100G)에서, 전하 축적부(106)의 대향 전극이 가변전압 전원(FCVDD)에 접속되어 있는 점이 다르다. 가변전압 전원(FCVDD)의 전원 전압(FCVDD)은, 예를 들면, High 레벨의 전압(FCH), 또는, Low 레벨의 전압(FCL)으로 설정된다. 예를 들면, 전압(FCH)은, 전원 전압(VDD)과 거의 같은 레벨로 설정되고, 전압(FCL)은, 소정의 중간 전위로 설정된다.
{가변전압 전원(FCVDD)의 전압(FCH)을 생성하는 부분의 구성례}
도 21 및 도 22는, 가변전압 전원(FCVDD)의 전압(FCH)을 생성하는 부분의 구성례를 나타내고 있다.
도 21의 예에서는, 가변전압 전원(FCVDD)의 전압(FCH)을 생성하는 부분은, 전원(VDD), 저항(201) 및 커패시터(202)에 의해 구성된다. 저항(201)은, 전원(VDD)과, CMOS 이미지 센서(10)가 마련되어 있는 칩의 패드(202) 사이에 접속되어 있다. 저항(201)의 패드(202)에 접속되어 있는 측의 일단은, 수직 구동부(12)에도 접속되어 있다. 커패시터(202)는, 패드(202)에 접속되어 있는 외장 용량이고, 패드(202)와 그라운드의 사이에 접속되어 있다.
그리고, 저항(201)과 커패시터(202)에 의해 로우패스 필터가 구성되고, 이 로우패스 필터를 통하여 전압(FCH)이 출력되고, 수직 구동부(12)에 공급된다. 따라서, 전압(FCH)의 고주파 노이즈가 제거되어, PSRR(전원 전압 변동 제거비)이 대폭적으로 개선된다.
도 22의 예에서는, 도 21의 예와 비교하여, 저항(201) 대신에 스위치(211)가 접속되고, 커패시터(202) 대신에 커패시터(212)가 접속되어 있는 점이 다르다. 이 스위치(211) 및 커패시터(212)에 의해, 샘플 홀드 회로가 구성되고, 이 샘플 홀드 회로를 통하여 전압(FCH)이 출력되어, 수직 구동부(12)에 공급된다.
그리고, 예를 들면, 시스템 제어부(15)가, 스위치(211)를 제어하여, 커패시터(212)의 전하 축적량을 조정함에 의해 전압(FCH)을 조정한다. 즉, 가변전압 전원(FCVDD)의 전압(FCH)은, 커패시터(212)에 축적된 전하에 의해 규정된다. 따라서, 전압(FCH)의 고주파 노이즈가 제거되고, PSRR이 대폭적으로 개선된다.
{단위화소(100G)의 동작}
다음에, 도 23 내지 도 25의 타이밍 차트를 참조하여, 단위화소(100G)의 동작에 관해 설명한다.
(단위화소(100G)의 노광 시작시의 동작)
우선, 도 23의 타이밍 차트를 참조하여, 단위화소(100G)의 노광 시작시의 동작에 관해 설명한다. 이 처리는, 예를 들면, 화소 어레이부(11)의 화소행마다, 또는, 복수의 화소행마다, 소정의 주사순으로 행하여진다. 또한, 도 23에는, 수평 동기 신호(XHS), 구동 신호(SEL, FDG, RST, TGS, FCG, TGL), 전원 전압(FCVDD)의 타이밍 차트가 도시되어 있다.
시각(t1) 내지 시각(t7)에서, 도 15의 시각(t1 내지 t7)과 같은 동작이 행하여진다. 또한, 이때, 전원 전압(FCVDD)은 전압(FCH)으로 설정되어 있다.
시각(t8)에서, 전원 전압(FCVDD)이, 전압(FCH)으로부터 전압(FCL)으로 변경된다.
그리고, 시각(t9)에서, 수평 동기 신호(XHS)가 입력된다.
(단위화소(100G)가 판독시의 동작)
다음에, 도 24의 타이밍 차트를 참조하여, 단위화소(100G)의 화소 신호의 판독시의 동작에 관해 설명한다. 이 처리는, 예를 들면, 화소 어레이부(11)의 화소행마다, 또는, 복수의 화소행마다, 도 23의 처리가 행하여지고 나서 소정의 시간 후에 소정의 주사순으로 행하여진다. 또한, 도 24에는, 수평 동기 신호(XHS), 구동 신호(SEL, FDG, RST, TGS, FCG, TGL), 전원 전압(FCVDD)의 타이밍 차트가 도시되어 있다.
우선, 시각(t21)에서, 수평 동기 신호(XHS)가 입력되어, 단위화소(100G)의 판독 기간이 시작한다.
다음에, 시각(t22)에서, 구동 신호(FDG)가 온 하여, 제4 전송 게이트부(151)가 온 한다. 이에 의해, FD부(108)와 노드(152)의 포텐셜이 결합한다. 또한, 전원 전압(FCVDD)이, 전압(FCL)으로부터 전압(FCH)으로 변경된다.
그 후, 시각(t23 내지 t39)에서, 도 16의 시각(t23 내지 t39)과 같은 동작이 행하여진 후, 단위화소(100G)의 화소 신호의 판독 기간이 종료된다.
(단위화소(100G)의 노광 기간과 전원 전압(FCVDD)과의 관계)
도 25의 타이밍 차트는, 단위화소(100G)의 노광 기간과 가변전압 전원(FCVDD)의 전원 전압(FCVDD)과의 관계를 모식적으로 도시하고 있다.
도 25의 상측의 타이밍 차트는, 위로부터 차례로, 화소 어레이부(11)의 선두 행부터 최종행까지의 각 행의 단위화소(100G)의 노광 기간과 전원 전압(FCVDD)과의 관계를 모식적으로 도시하고 있다. 구체적으로는, 문자열 "L→H"가 나타난 점선은, 각 행의 전원 전압(FCVDD)이 전압(FCL)으로부터 전압(FCH)으로 변경되는 타이밍을 나타내고 있다. 문자열 "H→L"가 나타난 점선은, 각 행의 전원 전압(FCVDD)이 전압(FCH)으로부터 전압(FCL)으로 변경되는 타이밍을 나타내고 있다. 문자열 "판독"가 나타난 실선은, 각 행의 단위화소(100G)의 화소 신호의 판독이 행하여지는 타이밍을 나타내고 있다. 문자열 "노광 시작"이 나타난 실선은, 각 행의 단위화소(100G)의 노광이 시작되는 타이밍을 나타내고 있다.
도 25의 하측의 타이밍 차트는, 화소 어레이부(11)의 최종행의 전원 전압(FCVDD)의 타이밍 차트를 도시하고 있다.
이 타이밍 차트에 도시되는 바와 같이, 화소 어레이부(11)의 각 행에서, 단위화소(100G)의 노광이 시작된 후에, 전원 전압(FCVDD)이 전압(FCH)으로부터 전압(FCL)으로 변경된다. 또한, 화소 어레이부(11)의 각 행에서, 단위화소(100G)의 화소 신호를 판독하기 전에, 전원 전압(FCVDD)이 전압(FCL)으로부터 전압(FCH)으로 변경된다. 따라서 각 행의 단위화소(100G)의 노광 기간 중의 거의 전기간에서, 전원 전압(FCVDD)이 전압(FCL)으로 설정된다. 이에 의해, 제2 광전변환부(103)에 의해 생성된 전하가 전하 축적부(106)에 축적되는 기간 중에 전하 축적부(106)에 인가되는 전계가 완화되어, 전하 축적부(106)에 발생하는 암전류가 억제된다.
또한, 전원 전압(FCVDD)을 변경하는 타이밍은, 상술한 예로 한정되는 것이 아니다. 구체적으로는, 예를 들면, 제2 광전변환부(103)가 생성한 전하를 전하 축적부(106)에 축적하는 기간의 적어도 일부에서, 전하 축적부(106)에 축적된 전하에 의거한 신호를 판독할 때보다, 전원 전압(FCVDD)을 낮게 하도록 설정하면 좋다.
예를 들면, 전원 전압(FCVDD)은, 단위화소(100G)의 제2 광전변환부(103)에 의한 노광이 시작된 후의 임의의 타이밍에서, 전압(FCH)으로부터 전압(FCL)으로 변경하는 것이 가능하다. 단, 제2 광전변환부(103)에 의한 노광의 시작 후, 가능한 한 빠른 타이밍에서, 전원 전압(FCVDD)을 전압(FCH)으로부터 전압(FCL)으로 변경하는 것이 바람직하다.
또한, 예를 들면, 전원 전압(FCVDD)은, 단위화소(100G)의 저감도 리셋 신호(NL)를 판독하기 전의 임의의 타이밍에서, 전압(FCL)으로부터 전압(FCH)으로 변경하는 것이 가능하다. 단, 단위화소(100G)의 저감도 리셋 신호(NL)를 판독하는 타이밍이 되어야 할 가까운 타이밍에서, 전원 전압(FCVDD)을 전압(FCL)으로부터 전압(FCH)으로 변경하는 것이 바람직하다.
또한, 예를 들면, 단위화소(100G)의 화소 신호의 판독이 끝나고 나서 노광을 시작할 때까지의 사이, 전원 전압(FCVDD)을 전압(FCL)으로 설정하도록 하여도 좋다. 예를 들면, 도 24의 시각(t38)에서 전원 전압(FCVDD)을 전압(FCH)으로부터 전압(FCL)으로 변경하고, 도 23의 시각(t2)에서 전원 전압(FCVDD)을 전압(FCL)으로부터 전압(FCH)으로 변경하도록 하여도 좋다.
<8. 노이즈 제거 처리 및 연산 처리에 관한 설명>
상술한 단위화소(100A 내지 100F)로부터는, 저감도 데이터 신호(SL), 저감도 리셋 신호(NL), 고감도 리셋 신호(NH), 및, 고감도 데이터 신호(SH)의 순서로, 수직 신호선(17)에 대해 신호가 출력된다. 그리고, 후단의 신호 처리부, 예를 들면, 도 1 내지 도 3에 도시하는 칼럼 처리부(12)나 신호 처리부(18)에서, 저감도 데이터 신호(SL), 저감도 리셋 신호(NL), 고감도 리셋 신호(NH), 및, 고감도 데이터 신호(SH)에 대해 소정의 노이즈 제거 처리 및 신호 처리가 행하여진다. 이하, 후단의 칼럼 처리부(12)에서의 노이즈 제거 처리 및 신호 처리부(18)에서의 연산 처리의 예에 관해 설명한다.
{노이즈 제거 처리}
최초에, 칼럼 처리부(12)에 의한 노이즈 제거 처리에 관해 설명한다.
(노이즈 제거 처리의 처리례 1)
우선, 노이즈 제거 처리의 처리례 1에 관해 설명한다.
우선, 칼럼 처리부(12)는, 저감도 데이터 신호(SL)와 저감도 리셋 신호(NL)와의 차분을 취함에 의해, 저감도 차분 신호(SNL)를 생성한다. 따라서, 저감도 차분 신호(SNL)=저감도 데이터 신호(SL)-저감도 리셋 신호(NL)가 된다.
다음에, 칼럼 처리부(12)는, 고감도 데이터 신호(SH)와 고감도 리셋 신호(NH)와의 차분을 취함에 의해, 고감도 차분 신호(SNH)를 생성한다. 따라서, 고감도 차분 신호(SNH)=고감도 데이터 신호(SH)-고감도 리셋 신호(NH)가 된다.
이와 같이, 처리례 1에서는, 저감도의 신호(SL, NL)에 대해서는, 화소 내의 증폭 트랜지스터의 임계치 편차 등의 화소 고유의 고정 패턴 노이즈는 제거되는 것이지만 리셋 노이즈는 제거되지 않는 DDS 처리가 행하여진다. 고감도의 신호(SH, NH)에 관해서는, 리셋 노이즈나 화소 내의 증폭 트랜지스터의 임계치 편차 등의 화소 고유의 고정 패턴 노이즈가 제거되는 CDS 처리가 행하여진다.
또한, 처리례 1에서는, 프레임 메모리를 이용할 필요가 없는 연산 처리이기 때문에, 회로 구성의 간략화, 및, 저비용화가 도모될 수 있는 이점이 있다.
(노이즈 제거 처리의 처리례 2)
다음에, 노이즈 제거 처리의 처리례 2에 관해 설명한다.
처리례 2에서는, 전(前) 프레임의 정보를 이용하기 때문에, 기억 수단, 예를 들면, 프레임 메모리가 필요해진다. 따라서, 처리례 2의 연산 처리는, 예를 들면, 신호 처리부(18)에서, 데이터 격납부(19)를 기억 수단으로서 이용하거나, 외부의 DSP 회로에서, 프레임 메모리를 이용하거나 하여 행하게 된다.
구체적으로는, 우선, 칼럼 처리부(12)는, 저감도 데이터 신호(SL)와, 전(前) 프레임에서 저감도 리셋 신호(NLA)와의 차분을 취함에 의해, 저감도 차분 신호(SNL)를 생성한다. 따라서, 저감도 차분 신호(SNL)=저감도 데이터 신호(SL)-저감도 리셋 신호(NLA)가 된다.
다음에, 칼럼 처리부(12)는, 고감도 데이터 신호(SH)와 고감도 리셋 신호(NH)와의 차분을 취함에 의해, 고감도 차분 신호(SNH)를 생성한다. 따라서, 고감도 차분 신호(SNH)=고감도 데이터 신호(SH)-고감도 리셋 신호(NH)가 된다.
이와 같이, 처리례 2에서는, 저감도의 신호(SL, NL)에 대해서도, 리셋 노이즈나 화소 내의 증폭 트랜지스터의 임계치 편차 등의 화소 고유의 고정 패턴 노이즈가 제거되는 CDS 처리가 행하여진다. 이에 의해, 프레임 메모리 등의 기억 수단이 필요해지는 것이지만, 처리례 1에 비하여 리셋 노이즈를 대폭적으로 억제할 수 있는 이점이 있다.
{화소 신호의 연산 처리}
다음에, 상술한 제1 내지 제3의 실시의 형태에서의 신호 처리부(18)의 화소 신호의 연산 처리에 관해 설명한다.
(화소 신호의 연산 처리의 처리례 1)
우선, 화소 신호의 연산 처리의 처리례 1에 관해 설명한다.
우선, 신호 처리부(18)는, 저감도 차분 신호(SNL)가 소정의 범위 내가 되었을 때에, 저감도 차분 신호(SNL)와 고감도 차분 신호(SNH)의 비를 화소마다, 복수 화소마다, 색마다, 공유 화소 단위 내의 특정 화소마다, 또는 전 화소 일률적으로 게인으로서 산출하여 게인 테이블을 생성한다. 그리고, 신호 처리부(18)는, 저감도 차분 신호(SNL)와 당해 게인 테이블의 곱을 저감도 차분 신호(SNL)의 보정치로서 산출한다.
여기서, 게인을 G, 저감도 차분 신호(SNL)의 보정치(이하, 보정 저감도 차분 신호라고 칭한다)를 SNL'로 하면, 게인(G) 및 보정 저감도 차분 신호(SNL')는 다음의 식(1), (2)에 의거하여 구할 수 있다.
G=SNH/SNL=(Cfd+Cfc)/Cfd … (1)
SNL'G×SNL … (2)
여기서, Cfd는 FD부(108)의 용량치, Cfc는 전하 축적부(106)의 용량치이다. 따라서, 게인(G)은, 용량비와 등가이다.
도 26은, 입사광량에 대한 저감도 차분 신호(SNL), 고감도 차분 신호(SNH), 및, 보정 저감도 차분 신호(SNL')의 관계를 도시하고 있다.
다음에, 신호 처리부(18)는, 도 27의 A에 도시하는 바와 같이, 미리 설정된 소정의 임계치(Vt)를 이용한다. 임계치(Vt)는, 광 응답 특성에서, 고감도 차분 신호(SNH)가 포화 전(前)이면서 광 응답 특성이 리니어한 영역에서 미리 설정된다.
그리고, 신호 처리부(18)는, 고감도 차분 신호(SNH)가 소정의 임계치(Vt)를 초과하지 않는 경우, 당해 고감도 차분 신호(SNH)를 처리 대상 화소의 화소 신호(SN)로서 출력한다. 즉, SNH<Vt인 경우, 화소 신호(SN)=고감도 차분 신호(SNH)가 된다.
한편, 신호 처리부(18)는, 고감도 차분 신호(SNH)가 소정의 임계치(Vt)를 초과하는 경우, 저감도 차분 신호(SNL)의 보정 저감도 차분 신호(SNL')를 처리 대상 화소의 화소 신호(SN)로서 출력한다. 즉, Vt≤SNH인 경우, 화소 신호(SN)=보정 저감도 차분 신호(SNL')가 된다.
(화소 신호의 연산 처리의 처리례 2)
다음에, 화소 신호의 연산 처리의 처리례 2에 관해 설명한다.
구체적으로는, 신호 처리부(18)는, 도 27의 B에 도시하는 바와 같이, 고감도 차분 신호(SNH)가 소정의 범위 내에서, 보정 저감도 차분 신호(SNL') 및, 고감도 차분 신호(SNH)를 미리 설정된 비율에서 합성하여, 화소 신호(SN)로서 출력한다.
예를 들면, 신호 처리부(18)는, 소정의 임계치(Vt)를 기준으로 하여 그 전후의 범위에서, 하기한 바와 같이, 단계적으로, 보정 저감도 차분 신호(SNL') 및, 고감도 차분 신호(SNH)의 합성 비율을 변화시킨다. 소정의 임계치(Vt)는, 선술한 바와 같이, 광 응답 특성에서, 고감도 차분 신호(SNH)가 포화 전이면서 광 응답 특성이 리니어한 영역에서 미리 설정된 값이다.
SNH<Vt×0.90인 경우에, SN=SNH
Vt×0.90≤SNH<Vt×0.94인 경우에, SN=0.9×SNH + 0.1×SNL'
Vt×0.94≤SNH<Vt×0.98인 경우에, SN=0.7×SNH+0.3×SNL'
Vt×0.98≤SNH<Vt×1.02인 경우에, SN=0.5×SNH+0.5×SNL'
Vt×1.02≤SNH<Vt×1.06인 경우에, SN=0.3×SNH+0.7×SNL'
Vt×1.06≤SNH<Vt×1.10인 경우에, SN=0.1×SNH+0.9×SNL'
Vt×1.10≤SNH인 경우에, SN=SNL'
또한, 제4 및 제5의 실시의 형태에서는, 상술한 바와 같이 고감도 데이터 신호(SH) 및 고감도 리셋 신호(NH)의 판독시의 용량이 가변이기 때문에, 그 용량의 값에 의해, 상술한 식(1)의 게인(G)의 값이 변화한다.
이상과 같은 연산 처리를 행함에 의해, 저조도시의 신호로부터 고조도시의 신호에 보다 매끈하게 전환할 수 있다.
또한, CMOS 이미지 센서(10, 10A 및 10B)에서는, 저감도의 제2 광전변환부(103)에 대해 전하 축적부(106)를 마련함에 의해, 저감도 데이터 신호(SL)가 포화하는 레벨을 끌어올릴 수 있다. 이에 의해, 다이내믹 레인지의 최소치를 유지한 채로, 다이내믹 레인지의 최대치를 크게할 수 있고, 다이내믹 레인지를 확대할 수 있다.
예를 들면, 차량탑재용의 이미지 센서에서, LED 광원과 같이 점멸하는 피사체를, 점멸하는 타이밍에서 의해 촬상할 수 없는 LED 플리커라는 현상이 발생하는 경우가 있다. 이 LED 플리커는, 예를 들면, 종래의 이미지 센서의 다이내믹 레인지가 낮고, 피사체마다 노광 시간을 조정할 필요가 있기 때문에 생긴다.
즉, 종래의 이미지 센서는, 다양한 조도의 피사체에 대응하기 위해, 저조도의 피사체에 대해서는 노광 시간을 길게, 고조도의 피사체에 대해서는 노광 시간을 짧게 하고 있다. 이에 의해, 낮은 다이내믹 레인지라도 다양한 조도의 피사체에 대응하는 것이 가능해진다. 한편, 노광 시간에 관계 없이 판독 속도는 일정하기 때문에, 판독 시간보다도 짧은 단위로 노광 시간을 설정하는 경우, 노광 시간 이외에 광전변환부에 입사하는 광은, 광전변환되어 전하가 되는 것이지만, 판독되는 일 없이 파기된다.
한편, CMOS 이미지 센서(10, 10A 및 10B)에서는, 상술한 바와 같이 다이내믹 레인지를 확대할 수 있고, 노광 시간을 길게 설정할 수 있기 때문에, LED 플리커의 발생을 억제할 수 있다.
또한, CMOS 이미지 센서(10, 10A 및 10B)에서는, 상술한 바와 같이 시분할 방식이나 공간분할 방식으로 분할수를 늘린 경우에 발생하는 아티팩트의 발생이나 해상도의 저하를 방지할 수 있다.
<9. 변형례>
이상의 설명에서는, 1화소 내에 감도가 다른 2개의 광전변환부를 마련하는 예를 나타냈지만, 1화소 내에 3개 이상의 광전변환부를 마련하는 것도 가능하다. 이 경우, 감도가 가장 높은 광전변환부에 전하 축적부를 마련하지 않고, 적어도 감도가 가장 낮은 광전변환부에 전하 축적부를 마련하도록 하면 좋다. 또한, 이 조건을 충족시키고 있으면, 감도가 같은 광전변환부를 2개 이상 마련하는 것도 가능하다.
또한, 상기 실시 형태에서는, 단위화소가 행렬형상으로 배치되고 이루어지는 CMOS 이미지 센서에 적용한 경우를 예로 들어 설명하였지만, 본 기술은 CMOS 이미지 센서에의 적용으로 한정되는 것이 아니다. 즉, 본 기술은, 단위화소가 행렬형상으로 2차원 배치되고 이루어지는 X-Y 어드레스 방식의 고체 촬상 장치 전반에 대해 적용 가능하다.
또한, 본 기술은, 가시광의 입사광량의 분포를 검지하여 화상으로서 촬상하는 고체 촬상 장치로의 적용으로 한하지 않고, 적외선이나 X선, 또는 입자 등의 입사량의 분포를 화상으로서 촬상하는 고체 촬상 장치 전반에 대해 적용 가능하다.
또한, 고체 촬상 장치는 원칩으로서 형성된 형태라도 좋고, 촬상부와, 신호 처리부 또는 광학계가 통합되어 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
또한, 도 5, 도 9, 도 15 및 도 23의 타이밍 차트에서는, 구동 신호(TGL)와 구동 신호(TGS)가 온 하는 타이밍이 어긋나 있다. 따라서, 양자의 신호선의 일부를 공통으로 할 수 있다.
한편, 도 15, 도 16, 도 18, 도 19, 도 23 및 도 24의 타이밍 차트에서는, 구동 신호(FDG)와 구동 신호(FCG)가 온 하는 기간이 겹쳐지는 예를 나타냈지만, 양자가 온 하는 기간이 겹쳐지지 않도록 하는 것도 가능하다. 환언하면, 구동 신호(FDG)와 구동 신호(FCG)가 온 하는 타이밍을 어긋내는 것도 가능하다. 그리고, 구동 신호(FDG)와 구동 신호(FCG)가 온 하는 타이밍을 어긋냄에 의해, 양자의 신호선의 일부를 공통으로 할 수 있다.
도 28은, 도 20의 단위화소(100G)에서 구동 신호(TGL)와 구동 신호(TGS)가 온 하는 타이밍, 및, 구동 신호(FDG)와 구동 신호(FCG)가 온 하는 타이밍이 어긋나 있는 경우에 있어서의, 도 1의 CMOS 이미지 센서(10)의 수직 구동부(12)의 구성례를 도시하고 있다. 또한, 도 28에서는, 화소 어레이부(11)의 1행분의 구성의 예를 도시하고 있다.
수직 구동부(12)는, 어드레스 래치 회로(301), 신호 생성 회로(302), 구동부(303), 전환부(304), 구동부(305), 및, 구동부(306)를 포함하도록 구성된다. 구동부(303)는, 앰프(311a 내지 311c)를 포함하도록 구성된다. 전환부(304)는, 전환 회로(321a 및 321b)를 포함하도록 구성된다. 구동부(305)는, 앰프(331a 및 331b)를 포함하도록 구성된다. 구동부(306)는, 앰프(341a 및 341b)를 포함하도록 구성된다.
어드레스 래치 회로(301)는, 시스템 제어부(15)로부터 공급되는 어드레스 신호에 의거하여, 구동 대상이 되는 화소 어레이부(11)의 행을 선택한다.
신호 생성 회로(302)는, 어드레스 래치 회로(301)에 의해 선택된 행에 공급하는 구동 신호(TGL, TGS, FDG, FCG, RST, SEL), 전원 전압(FCVDD)을 생성한다.
또한, 신호 생성 회로(302)는, 구동 신호(TGL)와 구동 신호(TGS)가 온 하는 타이밍이 다르기 때문에, 양자를 동시에 생성하지 않고, 다른 타이밍에서 어느 일방을 생성한다. 그리고, 신호 생성 회로(302)는, 공통의 신호선을 통하여, 구동 신호(TGL) 또는 구동 신호(TGS)를 전환 회로(321a)에 공급한다.
또한, 신호 생성 회로(302)는, 구동 신호(FDG)와 구동 신호(FCG)가 온 하는 타이밍이 다르기 때문에, 양자를 동시에 생성하지 않고, 다른 타이밍에서 어느 일방을 생성한다. 그리고, 신호 생성 회로(302)는, 공통의 신호선을 통하여, 구동 신호(FDG) 또는 구동 신호(FCG)를 전환 회로(321b)에 공급한다.
또한, 신호 생성 회로(302)는, 구동 신호(RST, SEL), 및, 전원 전압(FCVDD)을, 각각 다른 신호선을 통하여, 앰프(311a), 앰프(311b), 및, 앰프(311c)에 공급한다.
앰프(311a)는, 구동 신호(RST)를 증폭하여, 구동 대상이 되는 행의 각 단위화소(100G)에 공급한다.
앰프(311b)는, 구동 신호(SEL)를 증폭하여, 구동 대상이 되는 행의 각 단위화소(100G)에 공급한다.
앰프(311c)는, 전원 전압(FCVDD)을 증폭하여, 구동 대상이 되는 행의 각 단위화소(100G)에 공급한다.
전환 회로(321a)는, 시스템 제어부(15)로부터 공급되는 전환 펄스에 의거하여, 구동 신호(TGL)의 공급처로서 구동부(305)의 앰프(321a)를 선택하고, 구동 신호(TGL)를 앰프(321a)에 공급한다. 또한, 전환 회로(321a)는, 시스템 제어부(15)로부터 공급되는 전환 펄스에 의거하여, 구동 신호(TGS)의 공급처로서 구동부(306)의 앰프(341a)를 선택하고, 구동 신호(TGS)를 앰프(341a)에 공급한다. 이때, 구동 신호(TGL) 및 구동 신호(TGS)는, 각각 다른 신호선을 통하여, 앰프(321a) 및 앰프(341a)에 공급된다.
전환 회로(321b)는, 시스템 제어부(15)로부터 공급되는 전환 펄스에 의거하여, 구동 신호(FDG)의 공급처로서 구동부(305)의 앰프(321b)를 선택하고, 구동 신호(FDG)를 앰프(321b)에 공급한다. 또한, 전환 회로(321b)는, 시스템 제어부(15)로부터 공급되는 전환 펄스에 의거하여, 구동 신호(FCG)의 공급처로서 구동부(306)의 앰프(341b)를 선택하고, 구동 신호(FCG)를 앰프(341b)에 공급한다. 이때, 구동 신호(FDG) 및 구동 신호(FCG)는, 각각 다른 신호선을 통하여, 앰프(321b) 및 앰프(341b)에 공급된다.
앰프(321a)는, 구동 신호(TGL)를 증폭하여, 구동 대상이 되는 행의 각 단위화소(100G)에 공급한다.
앰프(321b)는, 구동 신호(TGS)를 증폭하여, 구동 대상이 되는 행의 각 단위화소(100G)에 공급한다.
앰프(341a)는, 구동 신호(FDG)를 증폭하여, 구동 대상이 되는 행의 각 단위화소(100G)에 공급한다.
앰프(341b)는, 구동 신호(FCG)를 증폭하여, 구동 대상이 되는 행의 각 단위화소(100G)에 공급한다.
이와 같이, 신호 생성 회로(302)와 전환 회로(321a)의 사이에서, 구동 신호(TGL)와 구동 신호(TGS)의 신호선을 공통으로 하고 구동 신호(FDG)와 구동 신호(FCG)의 신호선을 공통에 함에 의해, 신호선의 수를 삭감할 수 있다. 이에 의해, 단위화소(100G)에서, 게이트부 및 트랜지스터의 수의 증가에 의한 CMOS 이미지 센서(10)의 면적의 증대를 억제할 수 있다.
또한, 구동 신호(TGL)와 구동 신호(TGS)의 조합, 및, 구동 신호(FDG)와 구동 신호(FCG)의 조합 중 일방만의 신호선을 공통으로 하도록 하여도 좋다.
또한, 상술한 각 실시의 형태는, 가능한 범위에서 조합시키는 것이 가능하다. 예를 들면, 도 4의 단위화소(100A), 도 11의 단위화소(100D), 및, 도 17의 단위화소(100F)에서, 전하 축적부(106)의 대향 전극을 가변전압 전원(FCVDD)에 접속하도록 하여도 좋다.
<10.고체 촬상 장치의 사용례>
도 29는, 상술한 고체 촬상 장치의 사용례를 도시하는 도면이다.
상술한 고체 촬상 장치는, 예를 들면, 이하와 같이, 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 케이스에 사용할 수 있다.
·디지털 카메라나, 카메라 기능 부착의 휴대 기기 등의, 감상용으로 제공되는 화상을 촬영한 장치
·자동 정지 등의 안전운전이나, 운전자의 상태의 인식 등을 위해, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차량탑재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량 사이 등의 거리측정을 행하는 거리측정 센서 등의, 교통용으로 제공되는 장치
·유저의 제스처를 촬영하여, 그 제스처에 따른 기기 조작을 행하기 위해, TV나, 냉장고, 에어 컨디셔너 등의 가전에 제공되는 장치
·내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 헬스케어용으로 제공되는 장치
·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의, 시큐리티용으로 제공되는 장치
·피부를 촬영하는 피부 측정기나, 두피를 촬영하는 마이크로스코프 등의, 미용용으로 제공되는 장치
·스포츠 용도 등 용의 액션 카메라나 웨어러블 카메라 등의, 스포츠용으로 제공되는 장치
·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치
{촬상 장치}
도 30은, 본 기술을 적용한 전자 기기의 한 예인 촬상 장치(카메라 장치)(400)의 구성례를 도시하는 블록도이다.
도 30에 도시하는 바와 같이, 촬상 장치(400)는, 렌즈군(401) 등을 포함하는 광학계, 촬상 소자(402), 촬상 소자(402)로부터의 신호를 처리하는 카메라 신호 처리부인 DSP 회로(402), 프레임 메모리(404), 표시 장치(405), 기록 장치(406), 조작계(407), 및, 전원계(408) 등을 갖고 있다. 그리고, DSP 회로(402), 프레임 메모리(404), 표시 장치(405), 기록 장치(406), 조작계(407), 및, 전원계(408)가 버스 라인(409)을 통하여 상호 접속된 구성으로 되어 있다.
렌즈군(401)은, 피사체로부터의 입사광(상광)을 취입하여 촬상 소자(402)의 촬상면상에 결상한다. 촬상 소자(402)는, 렌즈군(401)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 출력한다.
표시 장치(405)는, 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등의 패널형 표시 장치로 이루어지고, 촬상 소자(402)에서 촬상된 동화 또는 정지화를 표시한다. 기록 장치(406)는, 촬상 소자(402)에서 촬상된 동화 또는 정지화를, 메모리 카드나 비디오테이프나 DVD(Digital Versatile Disk) 등의 기록 매체에 기록한다.
조작계(407)는, 유저에 의한 조작하에, 본 촬상 장치(400)가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원계(408)는, DSP 회로(402), 프레임 메모리(404), 표시 장치(405), 기록 장치(406), 및, 조작계(407)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.
이와 같은 촬상 장치(400)는, 비디오 카메라나 디지털 스틸 카메라, 나아가서는, 스마트 폰, 휴대 전화기 등의 모바일 기기용 카메라 모듈에 적용된다. 그리고, 이 촬상 장치(400)에서, 촬상 소자(402)로서, 상술한 각 실시 형태에 관한 고체 촬상 장치를 이용할 수 있다. 이에 의해, 촬상 장치(400)의 화질을 향상시킬 수 있다.
또한, 본 기술의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
예를 들면, 상술한 각 실시의 형태는, 가능한 범위에서 조합시킬 수 있다. 예를 들면, 상술한 제3 내지 제5의 실시의 형태를 제2의 실시의 형태와 조합시키는 것이 가능하다.
또한, 예를 들면, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1)
복수의 단위화소가 배치되어 있는 화소 어레이부와,
상기 단위화소의 동작을 제어하는 구동부를 구비하고,
상기 단위화소는,
제1의 광전변환부와,
상기 제1의 광전변환부보다 감도가 낮은 제2의 광전변환부와,
대향 전극이 가변전압 전원에 접속되고, 상기 제2의 광전변환부가 생성한 전하를 축적하는 전하 축적부와,
전하전압 변환부와,
상기 제1의 광전변환부로부터 상기 전하전압 변환부에 전하를 전송하는 제1의 전송 게이트부와,
상기 전하전압 변환부와 상기 전하 축적부의 포텐셜을 결합하는 제2의 전송 게이트부를 포함하고,
상기 구동부는, 상기 제2의 광전변환부가 생성한 전하를 상기 전하 축적부에 축적하는 기간의 적어도 일부에서, 상기 전하 축적부에 축적된 전하에 의거한 신호를 판독할 때보다, 상기 가변전압 전원의 전압을 낮게 하는 고체 촬상 장치.
(2)
상기 가변전압 전원은, 제1의 전압 및 상기 제1의 전압보다 낮은 제2의 전압으로 설정할 수 있고, 로우패스 필터를 통하여 상기 제1의 전압을 출력하는 상기 (1)에 기재된 고체 촬상 장치.
(3)
상기 로우패스 필터는, 상기 고체 촬상 장치가 마련되어 있는 칩 내의 저항, 및, 상기 칩의 밖에 부착된 용량을 구비하는 상기 (2)에 기재된 고체 촬상 장치.
(4)
상기 가변전압 전원은, 제1의 전압 및 상기 제1의 전압보다 낮은 제2의 전압으로 설정할 수 있고, 샘플 홀드 회로를 통하여 상기 제1의 전압을 출력하는 상기 (1)에 기재된 고체 촬상 장치.
(5)
상기 샘플 홀드 회로는, 상기 고체 촬상 장치가 마련되어 있는 칩 내의 스위치, 및, 상기 칩의 밖에 부착된 용량을 구비하는 상기 (4)에 기재된 고체 촬상 장치.
(6)
상기 단위화소는,
상기 제2의 광전변환부로부터 상기 전하 축적부에 전하를 전송하는 제3의 전송 게이트부와,
상기 제3의 전송 게이트부의 게이트 전극의 하부에 형성되고, 상기 제2의 광전변환부로부터 넘친 전하를 상기 전하 축적부에 전송하는 오버플로 패스를 또한 포함하는 상기 (1) 내지 (5)의 어느 하나에 기재된 고체 촬상 장치.
(7)
상기 구동부는,
상기 제1의 전송 게이트부의 게이트 신호, 및, 상기 제3의 전송 게이트부의 게이트 신호를 생성함과 함께, 어느 일방을 공통의 제1의 신호선에 출력하는 신호 생성부와,
상기 제1의 신호선을 통하여 입력된 상기 제1의 전송 게이트부의 게이트 신호를 제2의 신호선에 출력하고, 상기 제1의 신호선을 통하여 입력된 상기 제3의 전송 게이트부의 게이트 신호를 제3의 신호선에 출력하는 전환부를 구비하는 상기 (6)에 기재된 고체 촬상 장치.
(8)
상기 제2의 광전변환부와 상기 전하 축적부가 전송 게이트부를 통하지 않고서 접속되어 있는 상기 (1) 내지 (5)의 어느 하나에 기재된 고체 촬상 장치.
(9)
상기 단위화소는,
상기 제2의 전송 게이트부와 상기 전하전압 변환부 사이에 접속되어 있는 제4의 전송 게이트부를 또한 포함하는 상기 (1) 내지 (8)의 어느 하나에 기재된 고체 촬상 장치.
(10)
상기 구동부는,
상기 제2의 전송 게이트부의 게이트 신호, 및, 상기 제4의 전송 게이트부의 게이트 신호를 생성함과 함께, 어느 일방을 공통의 제4의 신호선에 출력하는 신호 생성부와,
상기 제4의 신호선을 통하여 입력된 상기 제2의 전송 게이트부의 게이트 신호를 제5의 신호선에 출력하고, 상기 제4의 신호선을 통하여 입력된 상기 제4의 전송 게이트부의 게이트 신호를 제6의 신호선에 출력하는 전환부를 구비하는 상기 (9)에 기재된 고체 촬상 장치.
(11)
상기 구동부는, 상기 제1의 광전변환부가 생성한 전하에 의거한 제1의 데이터 신호를 판독하는 경우, 상기 제2의 전송 게이트부를 비도통 상태로 하고 상기 제2의 광전변환부가 생성한 전하에 의거한 제2의 데이터 신호를 판독하는 경우, 상기 제2의 전송 게이트부를 도통 상태로 하는 상기 (1) 내지 (10)의 어느 하나에 기재된 고체 촬상 장치.
(12)
상기 구동부는, 상기 제1의 데이터 신호를 판독하는 경우, 상기 전하전압 변환부를 리셋한 상태에서 제1의 리셋 신호를 판독한 후, 상기 제1의 데이터 신호를 판독하고, 상기 제2의 데이터 신호를 판독하는 경우, 상기 제2의 데이터 신호를 판독한 후, 상기 전하전압 변환부와 상기 전하 축적부의 포텐셜을 결합한 영역을 리셋한 상태에서 제2의 리셋 신호를 판독하도록 제어하는 상기 (11)에 기재된 고체 촬상 장치.
(13)
상기 제1의 데이터 신호와 상기 제1의 리셋 신호의 차분인 제1의 차분 신호, 및, 상기 제2의 데이터 신호와 상기 제2의 리셋 신호의 차분인 제2의 차분 신호를 생성하고, 상기 제1의 차분 신호의 값이 소정의 임계치 이하인 경우, 상기 제1의 차분 신호를 상기 단위화소의 화소 신호로 이용하고, 상기 제1의 차분 신호의 값이 상기 임계치를 초과하는 경우, 상기 제2의 차분 신호를 상기 단위화소의 화소 신호로 이용하는 신호 처리부를 또한 구비하는 상기 (12)에 기재된 고체 촬상 장치.
(14)
상기 제1의 데이터 신호와 상기 제1의 리셋 신호의 차분인 제1의 차분 신호, 및, 상기 제2의 데이터 신호와 상기 제2의 리셋 신호의 차분인 제2의 차분 신호를 생성하고, 상기 제1의 차분 신호의 값에 의거하여 설정한 합성 비율로 상기 제1의 차분 신호와 상기 제2의 차분 신호를 합성함에 의해, 상기 단위화소의 화소 신호를 생성하는 신호 처리부를 또한 구비하는 상기 (12)에 기재된 고체 촬상 장치.
(15)
복수의 단위화소가 배치되어 있는 화소 어레이부를 구비하고,
상기 단위화소는,
제1의 광전변환부와,
상기 제1의 광전변환부보다 감도가 낮은 제2의 광전변환부와,
대향 전극이 가변전압 전원에 접속되고, 상기 제2의 광전변환부가 생성한 전하를 축적하는 전하 축적부와,
전하전압 변환부와,
상기 제1의 광전변환부로부터 상기 전하전압 변환부에 전하를 전송하는 제1의 전송 게이트부와,
상기 전하전압 변환부와 상기 전하 축적부의 포텐셜을 결합하는 제2의 전송 게이트부를 포함하는 고체 촬상 장치가,
상기 제2의 광전변환부가 생성한 전하를 상기 전하 축적부에 축적하는 기간의 적어도 일부에서, 상기 전하 축적부에 축적된 전하에 의거한 신호를 판독할 때보다, 상기 가변전압 전원의 전압을 낮게 하는 고체 촬상 장치의 구동 방법.
(16)
복수의 단위화소가 배치되어 있는 화소 어레이부와,
상기 단위화소의 동작을 제어하는 구동부를 구비하고,
상기 단위화소는,
제1의 광전변환부와,
상기 제1의 광전변환부보다 감도가 낮은 제2의 광전변환부와,
대향 전극이 가변전압 전원에 접속되고, 상기 제2의 광전변환부가 생성한 전하를 축적하는 전하 축적부와,
전하전압 변환부와,
상기 제1의 광전변환부로부터 상기 전하전압 변환부에 전하를 전송하는 제1의 전송 게이트부와,
상기 전하전압 변환부와 상기 전하 축적부의 포텐셜을 결합하는 제2의 전송 게이트부를 포함하고,
상기 구동부는, 상기 제2의 광전변환부가 생성한 전하를 상기 전하 축적부에 축적하는 기간의 적어도 일부에서, 상기 전하 축적부에 축적된 전하에 의거한 신호를 판독할 때보다, 상기 가변전압 전원의 전압을 낮게 하는 고체 촬상 장치와,
상기 고체 촬상 장치로부터의 신호를 처리하는 신호 처리부를 구비하는 전자 기기.
10, 10A, 10B : CMOS 이미지 센서
11 : 화소 어레이부
12 : 수직 구동부
13 : 칼럼 처리부
14 : 수평 구동부
15 : 시스템 제어부
16 : 화소 구동선
17 : 수직 신호선
18 : 신호 처리부
19 : 데이터 격납부
100A 내지 100F : 단위화소
101 : 제1 광전변환부
102 : 제1의 전송 게이트부
103 : 제2 광전변환부
104 : 제2 전송 게이트부
105 : 제3 전송 게이트부
106 : 전하 축적부
107 : 리셋 게이트부
108 : FD부
109 : 증폭 트랜지스터
110 : 선택 트랜지스터
151 : 제4 전송 게이트부
152 : 노드
201 : 저항
202 : 커패시터
211 : 스위치
212 : 커패시터
302 : 신호 생성 회로
304 : 전환부
321a, 321b : 전환 회로
400 : 촬상 장치
402 : 촬상 소자

Claims (16)

  1. 복수의 단위화소가 배치되어 있는 화소 어레이부와,
    상기 단위화소의 동작을 제어하는 구동부를 구비하고,
    상기 단위화소는,
    제1의 광전변환부와,
    상기 제1의 광전변환부보다 감도가 낮은 제2의 광전변환부와,
    그 대향 전극이, 제1의 전압 및 상기 제1의 전압보다 낮은 제2의 전압으로 설정할 수 있고, 로우패스 필터를 통하여 상기 제1의 전압을 출력하는 가변전압 전원에 접속되고, 상기 제2의 광전변환부가 생성한 전하를 축적하는 전하 축적부와,
    전하전압 변환부와,
    상기 제1의 광전변환부로부터 상기 전하전압 변환부에 전하를 전송하는 제1의 전송 게이트부와,
    상기 전하전압 변환부와 상기 전하 축적부의 포텐셜을 결합하는 제2의 전송 게이트부를 포함하고,
    상기 구동부는, 상기 제2의 광전변환부가 생성한 전하를 상기 전하 축적부에 축적하는 기간의 적어도 일부에서, 상기 전하 축적부에 축적된 전하에 의거한 신호를 판독할 때보다, 상기 가변전압 전원의 전압을 낮게 하고,
    상기 로우패스 필터는, 고체 촬상 장치가 마련되어 있는 칩 내의 저항, 및, 상기 칩의 밖에 부착된 용량을 구비하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 가변전압 전원은, 제1의 전압 및 상기 제1의 전압보다 낮은 제2의 전압으로 설정할 수 있고, 샘플 홀드 회로를 통하여 상기 제1의 전압을 출력하는 것을 특징으로 하는 고체 촬상 장치.
  3. 제2항에 있어서,
    상기 샘플 홀드 회로는, 상기 고체 촬상 장치가 마련되어 있는 칩 내의 스위치, 및, 상기 칩의 밖에 부착된 용량을 구비하는 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 단위화소는,
    상기 제2의 광전변환부로부터 상기 전하 축적부에 전하를 전송하는 제3의 전송 게이트부와,
    상기 제3의 전송 게이트부의 게이트 전극의 하부에 형성되고, 상기 제2의 광전변환부로부터 넘친 전하를 상기 전하 축적부에 전송하는 오버플로 패스를 또한 포함하는 것을 특징으로 하는 고체 촬상 장치.
  5. 제4항에 있어서,
    상기 구동부는,
    상기 제1의 전송 게이트부의 게이트 신호, 및, 상기 제3의 전송 게이트부의 게이트 신호를 생성함과 함께, 어느 일방을 공통의 제1의 신호선에 출력하는 신호 생성부와,
    상기 제1의 신호선을 통하여 입력된 상기 제1의 전송 게이트부의 게이트 신호를 제2의 신호선에 출력하고, 상기 제1의 신호선을 통하여 입력된 상기 제3의 전송 게이트부의 게이트 신호를 제3의 신호선에 출력하는 전환부를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  6. 제1항에 있어서,
    상기 제2의 광전변환부와 상기 전하 축적부가 전송 게이트부를 통하지 않고서 접속되어 있는 것을 특징으로 하는 고체 촬상 장치.
  7. 제1항에 있어서,
    상기 단위화소는,
    상기 제2의 전송 게이트부와 상기 전하전압 변환부 사이에 접속되어 있는 제4의 전송 게이트부를 또한 포함하는 것을 특징으로 하는 고체 촬상 장치.
  8. 제7항에 있어서,
    상기 구동부는,
    상기 제2의 전송 게이트부의 게이트 신호, 및, 상기 제4의 전송 게이트부의 게이트 신호를 생성함과 함께, 어느 일방을 공통의 제4의 신호선에 출력하는 신호 생성부와,
    상기 제4의 신호선을 통하여 입력된 상기 제2의 전송 게이트부의 게이트 신호를 제5의 신호선에 출력하고, 상기 제4의 신호선을 통하여 입력된 상기 제4의 전송 게이트부의 게이트 신호를 제6의 신호선에 출력하는 전환부를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  9. 제1항에 있어서,
    상기 구동부는, 상기 제1의 광전변환부가 생성한 전하에 의거한 제1의 데이터 신호를 판독하는 경우, 상기 제2의 전송 게이트부를 비도통 상태로 하고, 상기 제2의 광전변환부가 생성한 전하에 의거한 제2의 데이터 신호를 판독하는 경우, 상기 제2의 전송 게이트부를 도통 상태로 하는 것을 특징으로 하는 고체 촬상 장치.
  10. 제9항에 있어서,
    상기 구동부는, 상기 제1의 데이터 신호를 판독하는 경우, 상기 전하전압 변환부를 리셋한 상태에서 제1의 리셋 신호를 판독한 후, 상기 제1의 데이터 신호를 판독하고, 상기 제2의 데이터 신호를 판독하는 경우, 상기 제2의 데이터 신호를 판독한 후, 상기 전하전압 변환부와 상기 전하 축적부의 포텐셜을 결합한 영역을 리셋한 상태에서 제2의 리셋 신호를 판독하도록 제어하는 것을 특징으로 하는 고체 촬상 장치.
  11. 제10항에 있어서,
    상기 제1의 데이터 신호와 상기 제1의 리셋 신호의 차분인 제1의 차분 신호, 및, 상기 제2의 데이터 신호와 상기 제2의 리셋 신호의 차분인 제2의 차분 신호를 생성하고, 상기 제1의 차분 신호의 값이 소정의 임계치 이하인 경우, 상기 제1의 차분 신호를 상기 단위화소의 화소 신호로 이용하고, 상기 제1의 차분 신호의 값이 상기 임계치를 초과하는 경우, 상기 제2의 차분 신호를 상기 단위화소의 화소 신호로 이용하는 신호 처리부를 또한 구비하는 것을 특징으로 하는 고체 촬상 장치.
  12. 제10항에 있어서,
    상기 제1의 데이터 신호와 상기 제1의 리셋 신호의 차분인 제1의 차분 신호, 및, 상기 제2의 데이터 신호와 상기 제2의 리셋 신호의 차분인 제2의 차분 신호를 생성하고, 상기 제1의 차분 신호의 값에 의거하여 설정한 합성 비율로 상기 제1의 차분 신호와 상기 제2의 차분 신호를 합성함에 의해, 상기 단위화소의 화소 신호를 생성하는 신호 처리부를 또한 구비하는 것을 특징으로 하는 고체 촬상 장치.
  13. 복수의 단위화소가 배치되어 있는 화소 어레이부와,
    상기 단위화소의 동작을 제어하는 구동부를 구비하고,
    상기 단위화소는,
    제1의 광전변환부와,
    상기 제1의 광전변환부보다 감도가 낮은 제2의 광전변환부와,
    그 대향 전극이, 제1의 전압 및 상기 제1의 전압보다 낮은 제2의 전압으로 설정할 수 있고, 로우패스 필터를 통하여 상기 제1의 전압을 출력하는 가변전압 전원에 접속되고, 상기 제2의 광전변환부가 생성한 전하를 축적하는 전하 축적부와,
    전하전압 변환부와,
    상기 제1의 광전변환부로부터 상기 전하전압 변환부에 전하를 전송하는 제1의 전송 게이트부와,
    상기 전하전압 변환부와 상기 전하 축적부의 포텐셜을 결합하는 제2의 전송 게이트부를 포함하고,
    상기 구동부는, 상기 제2의 광전변환부가 생성한 전하를 상기 전하 축적부에 축적하는 기간의 적어도 일부에서, 상기 전하 축적부에 축적된 전하에 의거한 신호를 판독할 때보다, 상기 가변전압 전원의 전압을 낮게 하고,
    상기 로우패스 필터는, 고체 촬상 장치가 마련되어 있는 칩 내의 저항, 및, 상기 칩의 밖에 부착된 용량을 구비하는 고체 촬상 장치가,
    상기 제2의 광전변환부가 생성한 전하를 상기 전하 축적부에 축적하는 기간의 적어도 일부에서, 상기 전하 축적부에 축적된 전하에 의거한 신호를 판독할 때보다, 상기 가변전압 전원의 전압을 낮게 하는 것을 특징으로 하는 고체 촬상 장치의 구동 방법.
  14. 복수의 단위화소가 배치되어 있는 화소 어레이부와,
    상기 단위화소의 동작을 제어하는 구동부를 구비하고,
    상기 단위화소는,
    제1의 광전변환부와,
    상기 제1의 광전변환부보다 감도가 낮은 제2의 광전변환부와,
    그 대향 전극이, 제1의 전압 및 상기 제1의 전압보다 낮은 제2의 전압으로 설정할 수 있고, 로우패스 필터를 통하여 상기 제1의 전압을 출력하는 가변전압 전원에 접속되고, 상기 제2의 광전변환부가 생성한 전하를 축적하는 전하 축적부와,
    전하전압 변환부와,
    상기 제1의 광전변환부로부터 상기 전하전압 변환부에 전하를 전송하는 제1의 전송 게이트부와,
    상기 전하전압 변환부와 상기 전하 축적부의 포텐셜을 결합하는 제2의 전송 게이트부를 포함하고,
    상기 구동부는, 상기 제2의 광전변환부가 생성한 전하를 상기 전하 축적부에 축적하는 기간의 적어도 일부에서, 상기 전하 축적부에 축적된 전하에 의거한 신호를 판독할 때보다, 상기 가변전압 전원의 전압을 낮게 하고,
    상기 로우패스 필터는, 고체 촬상 장치가 마련되어 있는 칩 내의 저항, 및, 상기 칩의 밖에 부착된 용량을 구비하는 고체 촬상 장치와,
    상기 고체 촬상 장치로부터의 신호를 처리하는 신호 처리부를 구비하는 것을 특징으로 하는 전자 기기.
  15. 삭제
  16. 삭제
KR1020187019789A 2016-02-18 2017-02-03 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및, 전자 기기 KR102082594B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016028828 2016-02-18
JPJP-P-2016-028828 2016-02-18
PCT/JP2017/003937 WO2017141727A1 (ja) 2016-02-18 2017-02-03 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器

Publications (2)

Publication Number Publication Date
KR20180113506A KR20180113506A (ko) 2018-10-16
KR102082594B1 true KR102082594B1 (ko) 2020-04-23

Family

ID=59625022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187019789A KR102082594B1 (ko) 2016-02-18 2017-02-03 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및, 전자 기기

Country Status (7)

Country Link
US (1) US10748945B2 (ko)
EP (1) EP3419280B1 (ko)
JP (1) JP6694605B2 (ko)
KR (1) KR102082594B1 (ko)
CN (1) CN108605107B (ko)
TW (1) TWI717450B (ko)
WO (1) WO2017141727A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017163010A (ja) * 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
EP3554065B1 (en) * 2016-12-08 2021-12-29 Nuvoton Technology Corporation Japan Solid-state imaging apparatus and imaging apparatus
JP2019047294A (ja) 2017-08-31 2019-03-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の制御方法
CN111164964B (zh) * 2017-10-27 2022-08-16 索尼半导体解决方案公司 摄像装置和摄像方法
CN108270981B (zh) * 2017-12-19 2021-05-14 思特威(上海)电子科技股份有限公司 像素单元及其成像方法和成像装置
CN111971952B (zh) 2018-04-04 2024-06-18 索尼半导体解决方案公司 固态摄像元件和摄像装置
US11172142B2 (en) * 2018-09-25 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor for sensing LED light with reduced flickering
WO2020250095A1 (ja) * 2019-06-14 2020-12-17 株式会社半導体エネルギー研究所 撮像装置および電子機器
WO2021085694A1 (ko) * 2019-11-01 2021-05-06 엘지전자 주식회사 이미지 센서, 및 이를 구비하는 카메라, 전자 기기
US11362121B2 (en) * 2020-01-28 2022-06-14 Omnivision Technologies, Inc. Light attenuation layer fabrication method and structure for image sensor
US11736810B2 (en) * 2020-01-29 2023-08-22 Sony Semiconductor Solutions Corporation Solid-state imaging device, method of driving solid-state imaging device, and electronic device
KR20220169822A (ko) 2021-06-21 2022-12-28 삼성전자주식회사 픽셀, 및 이를 포함하는 이미지 센서

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039380A (ja) * 2003-07-16 2005-02-10 Seiko Instruments Inc イメージセンサーｉｃ
US20130256510A1 (en) * 2012-03-29 2013-10-03 Omnivision Technologies, Inc. Imaging device with floating diffusion switch

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3071891B2 (ja) 1991-08-30 2000-07-31 富士写真フイルム株式会社 固体電子撮像装置
JP3071891U (ja) 2000-03-21 2000-09-22 株式会社滋賀山下 ロータリー式流体充填機のパッキン機構
KR100364605B1 (ko) * 2000-07-19 2002-12-16 (주) 픽셀플러스 넓은 동작 범위를 가지는 이미지 센서 픽셀
JP4317115B2 (ja) 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
JP2006253876A (ja) * 2005-03-09 2006-09-21 Sony Corp 物理量分布検知装置および物理量分布検知装置の駆動方法
JP2009158569A (ja) * 2007-12-25 2009-07-16 Seiko Instruments Inc 光検出半導体装置、光検出装置、及び画像表示装置
JP5040960B2 (ja) * 2009-06-04 2012-10-03 株式会社ニコン 電子カメラ
JP5521682B2 (ja) * 2010-02-26 2014-06-18 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5529203B2 (ja) * 2011-09-21 2014-06-25 シャープ株式会社 光センサおよび電子機器
JP2014204149A (ja) * 2013-04-01 2014-10-27 シャープ株式会社 固体撮像装置
JP6137539B2 (ja) * 2013-07-29 2017-05-31 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
JP6406977B2 (ja) * 2014-11-04 2018-10-17 キヤノン株式会社 光電変換装置、撮像システム
CN107409179B (zh) * 2015-03-16 2020-06-16 索尼公司 固态成像装置、固态成像装置的驱动方法和电子设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039380A (ja) * 2003-07-16 2005-02-10 Seiko Instruments Inc イメージセンサーｉｃ
US20130256510A1 (en) * 2012-03-29 2013-10-03 Omnivision Technologies, Inc. Imaging device with floating diffusion switch

Also Published As

Publication number Publication date
KR20180113506A (ko) 2018-10-16
JP6694605B2 (ja) 2020-05-20
CN108605107A (zh) 2018-09-28
US10748945B2 (en) 2020-08-18
EP3419280A1 (en) 2018-12-26
EP3419280A4 (en) 2018-12-26
CN108605107B (zh) 2020-03-20
EP3419280B1 (en) 2020-04-01
TWI717450B (zh) 2021-02-01
TW201740549A (zh) 2017-11-16
WO2017141727A1 (ja) 2017-08-24
JPWO2017141727A1 (ja) 2018-12-06
US20190043900A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
KR102082594B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및, 전자 기기
US11050955B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP6754157B2 (ja) 撮像装置
JP6969539B2 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
CN107920214B (zh) 固态成像设备、其驱动方法、成像系统和可移动物体
US11818487B2 (en) Imaging apparatus, driving method, and electronic device
JP6743011B2 (ja) 撮像装置、駆動方法、電子機器
JP2008167004A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
WO2016114153A1 (ja) 固体撮像装置、駆動方法、及び、電子機器
JP2017175345A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2016158482A1 (ja) 固体撮像素子、撮像装置、並びに電子機器
JP6740230B2 (ja) 固体撮像装置および電子機器
JP6574653B2 (ja) 撮像装置及び撮像システム
JPWO2017169821A1 (ja) 固体撮像装置、信号処理方法、および電子機器
JP2020141146A (ja) 撮像装置
WO2019107178A1 (ja) 固体撮像素子および電子機器
KR20240109985A (ko) 고체 촬상 장치 및 그 구동 방법, 그리고 전자 기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right