KR102060802B1

KR102060802B1 - 액정 표시 장치

Info

Publication number: KR102060802B1
Application number: KR1020130066749A
Authority: KR
Inventors: 박승현; 김향율; 노성인; 송준호; 송진호; 전웅기
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-06-11
Filing date: 2013-06-11
Publication date: 2019-12-31
Also published as: KR20140144593A; US9817289B2; CN104238206A; TWI667519B; CN104238206B; US20140362322A1; TW201504734A

Abstract

본 발명의 실시예에 따른 액정 표시 장치는 서로 다른 색을 표시하고 순차적으로 위치하는 제1 화소, 제2 화소, 그리고 제3 화소를 포함하는 복수의 화소, 순차적으로 반복적으로 위치하는 제1 데이터선, 제2 데이터선, 그리고 제3 데이터선을 포함하는 복수의 데이터선, 그리고 상기 제1 화소에 위치하는 제1 화소 전극, 상기 제2 화소에 위치하는 제2 화소 전극, 그리고 상기 제3 화소에 위치하는 제3 화소 전극을 포함하고, 상기 제1 데이터선은 상기 제3 화소와 상기 제1 화소 사이에 위치하고, 상기 제2 데이터선은 상기 제1 화소와 상기 제2 화소 사이에 위치하고, 상기 제3 데이터선은 상기 제2 화소와 상기 제3 화소 사이에 위치하고, 상기 제1 데이터선, 상기 제2 데이터선, 그리고 상기 제3 데이터선의 폭은 서로 거의 같고, 상기 제1 데이터선과 상기 제2 데이터선 사이의 제1 간격은 상기 제2 데이터선과 상기 제3 데이터선 사이의 제2 간격 또는 상기 제3 데이터선과 상기 제1 데이터선 사이의 제3 간격과 다르다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}

본 발명은 액정 표시 장치에 관한 것이다.

액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.

액정 표시 장치는 박형화가 용이한 장점을 지니고 있지만, 전면 시인성에 비해 측면 시인성이 떨어지는 단점이 있어 이를 극복하기 위한 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있다. 이러한 광시야각을 구현하기 위한 방법으로서, 화소 전극 및 공통 전극을 하나의 기판에 형성하는 액정 표시 장치가 주목받고 있다.

한편, 액정 표시 장치는 서로 다른 색을 표시하는 복수의 화소를 이용하여 원하는 영상을 표시한다. 이 때, 서로 다른 색을 나타내는 각 화소에 동일한 공통 전압과 데이터 전압을 인가했을 때, 화소가 표시하는 색에 따라 밝기가 다를 수 있고, 이에 따라 액정 표시 장치의 색 재현성이 낮아지게 된다.

본 발명이 해결하고자 하는 기술적 과제는 액정 표시 장치의 색 재현성을 높이고 표시 품질 저하가 없는 액정 표시 장치를 제공하는 것이다.

상기 액정 표시 장치는 상기 제1 화소 전극, 상기 제2 화소 전극, 그리고 상기 제3 화소 전극과 중첩하는 공통 전극을 더 포함하고, 상기 제1 화소 전극과 상기 공통 전극 사이의 중첩 면적은 상기 제2 화소 전극과 상기 공통 전극 사이의 중첩 면적과 같고, 상기 제2 화소 전극과 상기 공통 전극 사이의 중첩 면적은 상기 제3 화소 전극과 상기 공통 전극 사이의 중첩 면적과 같을 수 있다.

상기 제1 화소 전극, 상기 제2 화소 전극, 그리고 상기 제3 화소 전극은 복수의 가지 전극을 포함하고, 상기 제1 화소 전극의 상기 복수의 가지 전극의 폭과 간격은 상기 제2 화소 전극의 상기 복수의 가지 전극의 폭과 간격과 거의 같고, 상기 제2 화소 전극의 상기 복수의 가지 전극의 상기 폭과 상기 간격은 상기 제3 화소 전극의 상기 복수의 가지 전극의 폭과 간격과 거의 같을 수 있다.

상기 제1 화소 전극의 상기 복수의 가지 전극의 개수는 상기 제2 화소 전극의 상기 복수의 가지 전극의 개수 또는 상기 제3 화소 전극의 상기 복수의 가지 전극의 개수와 다를 수 있다.

상기 제2 화소 전극은 개구부가 형성되지 않은 제1 돌출부를 더 포함하고, 상기 제3 화소 전극은 개구부가 형성되지 않은 제2 돌출부를 더 포함할 수 있다.

상기 제1 화소 전극, 상기 제2 화소 전극, 그리고 상기 제3 화소 전극은 복수의 가지 전극을 포함하고, 상기 제1 화소 전극의 상기 복수의 가지 전극의 폭과 간격은 상기 제2 화소 전극의 상기 복수의 가지 전극의 폭과 간격과 다르고, 상기 제2 화소 전극의 상기 복수의 가지 전극의 상기 폭과 상기 간격은 상기 제3 화소 전극의 상기 복수의 가지 전극의 폭과 간격과 다를 수 있다.

상기 액정 표시 장치는 상기 제1 데이터선과 상기 제1 화소 전극에 연결되어 있는 제1 박막 트랜지스터, 상기 제2 데이터선과 상기 제2 화소 전극에 연결되어 있는 제2 박막 트랜지스터, 그리고 상기 제3 데이터선과 상기 제3 화소 전극에 연결되어 있는 제3 박막 트랜지스터를 더 포함하고, 상기 제1 박막 트랜지스터의 채널 폭과 채널 길이는 상기 제2 박막 트랜지스터의 채널 폭과 채널 길이와 같고, 상기 제2 박막 트랜지스터의 상기 채널 폭과 상기 채널 길이는 상기 제3 박막 트랜지스터의 채널 폭과 채널 길이와 같을 수 있다.

상기 액정 표시 장치는 상기 제1 박막 트랜지스터의 제1 게이트 전극, 상기 제2 박막 트랜지스터의 제2 게이트 전극, 그리고 상기 제3 박막 트랜지스터의 제3 게이트 전극을 포함하는 게이트선을 더 포함하고, 상기 제1 게이트 전극, 상기 제2 게이트 전극, 그리고 상기 제3 게이트 전극의 형태는 서로 거의 같고, 상기 제1 게이트 전극, 상기 제2 게이트 전극, 그리고 상기 제3 게이트 전극은 서로 일정한 간격을 이루며 순차적으로 배치될 수 있다.

상기 제1 박막 트랜지스터의 제1 소스 전극은 상기 제1 데이터선과 거의 나란하게 뻗고, 상기 제2 박막 트랜지스터의 제2 소스 전극은 상기 제2 게이트 전극의 가장자리와 중첩하는 제1 확장부를 포함하고, 상기 제2 데이터선은 상기 제1 확장부와 연결되고, 상기 제3 박막 트랜지스터의 제3 소스 전극은 상기 제3 게이트 전극의 가장자리와 중첩하는 제2 확장부를 포함하고, 상기 제3 데이터선은 상기 제2 확장부와 연결될 수 있다.

상기 제1 박막 트랜지스터의 제1 소스 전극은 상기 제1 데이터선과 거의 나란하게 뻗고, 상기 제2 박막 트랜지스터의 제2 소스 전극은 상기 제2 데이터선과 제1 사선부를 통해 서로 연결되고, 상기 제3 박막 트랜지스터의 제3 소스 전극은 상기 제3 데이터선과 제2 사선부를 통해 서로 연결되고, 상기 제1 사선부와 상기 제2 사선부의 길이는 서로 다를 수 있다.

상기 액정 표시 장치는 상기 제1 데이터선과 중첩하는 제1 차광 부재, 상기 제2 데이터선과 중첩하는 제2 차광 부재, 그리고 상기 제3 데이터선과 중첩하는 제3 차광 부재를 더 포함하고, 상기 제1 차광 부재의 폭은 상기 제2 차광 부재의 폭, 그리고 상기 제3 차광 부재의 폭과 거의 같을 수 있다.

상기 액정 표시 장치는 상기 제1 데이터선과 중첩하는 제1 차광 부재, 상기 제2 데이터선과 중첩하는 제2 차광 부재, 그리고 상기 제3 데이터선과 중첩하는 제3 차광 부재를 더 포함하고, 상기 제1 차광 부재의 폭은 상기 제2 차광 부재의 폭 또는 상기 제3 차광 부재의 폭과 서로 다를 수 있다.

본 발명의 실시예에 따른 액정 표시 장치는 색 재현성을 높일 수 있고, 표시 품질 저하를 방지할 수 있다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 복수의 화소를 도시한 배치도이다.
도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 복수의 화소를 도시한 배치도이다.
도 4는 도 3의 액정 표시 장치를 IV-IV 선을 따라 잘라 도시한 단면도이다.
도 5는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 복수의 화소를 도시한 배치도이다.
도 6은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 복수의 화소를 도시한 배치도이다.
도 7은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 복수의 화소를 도시한 배치도이다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

먼저, 도 1 및 도 2를 참고하여, 본 발명의 한 실시예에 따른 액정 표시 장치의 구조에 대하여 설명한다. 도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소를 나타내는 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.

도 1 및 도 2를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주보고, 제1 기판(110)을 포함하는 하부 표시판(100)과 제2 기판(210)을 포함하는 상부 표시판(200), 그리고 그 사이 주입되어 있는 액정층(3)을 포함한다.

투명한 유리 또는 플라스틱 등으로 이루어진 제1 기판(110) 위에 게이트선(121)을 포함하는 게이트 도전체가 형성되어 있다.

게이트선(121)은 게이트 전극(124) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.

게이트 도전체(121, 124) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.

게이트 절연막(140) 위에는 비정질 규소 또는 다결정 규소 등으로 만들어진 반도체층(154)가 형성되어 있다. 반도체층(154)는 산화물 반도체를 포함할 수 있다.

반도체층(154) 위에는 저항성 접촉 부재(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인(phosphorus) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체층(154) 위에 위치할 수 있다. 반도체층(154)가 산화물 반도체인 경우, 저항성 접촉 부재(163, 165)는 생략 가능하다. 그러나, 반도체층(154)가 산화물 반도체인 경우, 반도체층(154)의 물질과 그 위에 형성되는 층을 이루는 물질 사이의 확산을 방지하기 위하여, 반도체층(154) 위에는 배리어층이 형성될 수도 있다.

저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다.

데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다.

데이터선(171)은 액정 표시 장치의 최대 투과율을 얻기 위해서 굽어진 형상을 갖는 제1 굴곡부를 가질 수 있으며, 굴곡부는 화소 영역의 중간 영역에서 서로 만나 V자 형태를 이룰 수 있다. 화소 영역의 중간 영역에는 제1 굴곡부와 소정의 각도를 이루도록 굽어진 제2 굴곡부를 더 포함할 수 있다.

데이터선(171)의 제1 굴곡부는 게이트선(121)이 뻗어 있는 방향과 90도를 이루는 세로 기준선과 약 7°정도 이루도록 굽어 있을 수 있다. 화소 영역의 중간 영역에 배치되어 있는 제2 굴곡부는 제1 굴곡부와 약 7° 내지 약 15°정도 이루도록 더 굽어 있을 수 있다.

소스 전극(173)은 데이터선(171)의 일부이고, 드레인 전극(175)은 소스 전극(173)과 나란하게 뻗도록 형성되어 있다. 따라서, 드레인 전극(175)은 데이터선(171)의 일부와 나란하다.

게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)에 형성된다.

본 발명의 실시예에 따른 액정 표시 장치는 데이터선(171)과 동일선 상에 위치하는 소스 전극(173)과 데이터선(171)과 나란하게 뻗어 있는 드레인 전극(175)을 포함함으로써, 데이터 도전체가 차지하는 면적을 넓히지 않고도 박막 트랜지스터의 폭을 넓힐 수 있게 되고, 이에 따라 액정 표시 장치의 개구율이 증가할 수 있다.

데이터선(171)과 드레인 전극(175)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 또한, 데이터선(171)과 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 질 수 있고, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171)과 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

데이터 도전체(171, 173, 175), 게이트 절연막(140), 그리고 반도체층(154)의 노출된 부분 위에는 제1 보호막(180p)이 위치하며, 제1 보호막(180p)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.

제1 보호막(180p) 위에는 유기막(80)이 위치한다.

본 발명의 한 실시예에 따른 액정 표시 장치의 경우, 제1 보호막(180p) 위에 복수의 색필터가 위치할 수도 있다.

유기막(80) 위에는 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다. 공통 전극(270)은 면형(planar shape)으로서 제1 기판(110) 전면 위에 통판으로 형성되어 있을 수 있고, 드레인 전극(175) 주변에 대응하는 영역에 형성되어 있는 개구부(138)를 가질 수 있다.

인접한 화소에 위치하는 공통 전극(270)은 서로 연결되어 있을 수 있다.

그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 공통 전극(270)은 복수의 화소가 형성되어 있는 표시 영역 외부의 주변 영역에 형성되어 있는 기준 전압 인가부로부터 기준 전압을 인가받을 수도 있다.

공통 전극(270) 위에는 제2 보호막(180q)이 위치한다. 제2 보호막(180q)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.

제2 보호막(180q) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 데이터선(171)의 제1 굴곡부 및 제2 굴곡부와 거의 나란한 굴곡변(curved edge)을 포함한다. 화소 전극(191)은 복수의 절개부(92)를 가지며, 복수의 절개부(92)에 의해 정의되는 복수의 제1 가지 전극(192)을 포함한다.

제1 보호막(180p) 및 제2 보호막(180q)에는 드레인 전극(175)을 드러내는 제1 접촉 구멍(185)이 형성되어 있다. 화소 전극(191)은 제1 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적 전기적으로 연결되어, 드레인 전극(175)으로부터 전압을 인가 받는다. 제1 접촉 구멍(185)은 공통 전극(270)에 형성되어 있는 개구부(138)에 대응하는 위치에 형성되어 있다.

도시하지는 않았지만, 화소 전극(191)과 제2 보호막(180q) 위에는 배향막(alignment layer)이 도포되어 있고, 배향막은 수평 배향막일 수 있으며, 일정한 방향으로 러빙되어 있다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 따르면, 배향막은 광반응 물질을 포함하여, 광배향될 수 있다.

그러면, 상부 표시판(200)에 대하여 설명한다.

제2 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.

제2 절연 기판(210) 위에는 복수의 색필터(230)가 위치한다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 어느 한 방향으로 길게 뻗을 수 있다.

각 색필터(230)는 기본색(primary color) 중 하나를 고유하게 표시할 수 있으며, 기본색의 예로는 적색, 녹색, 청색 등 삼원색 또는 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 도시하지는 않았지만, 색필터는 기본색 외에 기본색의 혼합색 또는 백색(white)을 표시하는 색필터를 더 포함할 수 있다. 색필터(230)는 유기 물질로 이루어진다. 각 색필터(230)는 데이터선(171)을 따라 길게 뻗을 수 있고, 데이터선(171)을 경계로 하여 이웃하는 두 색필터(230)가 서로 중첩할 수 있다.

앞서 설명한 바와 같이, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 따르면, 색필터(230)는 제1 기판(110)의 제1 보호막(180p) 위에 형성될 수도 있고, 이 경우, 차광 부재(220) 역시, 제1 기판(110) 위에 형성될 수도 있다.

상부 표시판(200)의 안쪽 면에는 제2 배향막(도시하지 않음)이 도포되어 있다.

제1 배향막 및 제2 배향막은 수평 배향막일 수 있다.

하부 표시판(100)과 상부 표시판(200) 사이에 들어 있는 액정층(3)은 액정 분자(도시하지 않음)를 포함하며 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수평을 이루도록 배향되어 있을 수 있다.

액정층(3)은 양의 유전률 이방성을 가질 수 있고, 음의 유전율 이방성을 가질 수도 있다. 액정층(3)의 액정 분자는 일정한 방향으로 선경사를 가지도록 배향되어 있을 수 있고, 이러한 액정 분자의 선경사 방향은 액정층(3)의 유전률 이방성에 따라 변화가능하다.

하부 표시판(100)의 제1 기판(110)의 바깥쪽에는 빛을 생성하여 두 표시판(100, 200)에 빛을 제공하는 백라이트부(도시하지 않음)를 더 포함할 수 있다.

데이터 전압이 인가된 화소 전극(191)은 공통 전압 등의 기준 전압을 인가받는 공통 전극(270)과 함께 액정층(3)에 전기장을 생성함으로써 액정층(3)의 액정 분자의 방향을 결정하고 해당 영상을 표시한다.

도 1 및 도 2를 참고로 설명한 실시예에서는 두 개의 전기장 생성 전극인 공통 전극(270)과 화소 전극(191)이 절연막을 사이에 두고 중첩하고, 공통 전극(270)이 절연막 아래에 위치하고, 화소 전극(191)이 절연막 위에 위치하는 것으로 설명하였으나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 화소 전극(191)이 절연막 아래에 위치하고, 공통 전극(270)이 절연막 위에 위치할 수도 있다. 또한, 도 1 및 도 2를 참고로 설명한 실시예에서는 화소 전극(191)이 복수의 가지 전극(192)을 가지는 것으로 설명하였으나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 공통 전극(270)이 가지 전극을 가질 수도 있다.

또한, 도 1 및 도 2를 참고로 설명한 실시예에서는 서로 중첩하는 두 개의 전기장 생성 전극, 즉 공통 전극(270)과 화소 전극(191)이 절연막을 사이에 두고 중첩하고, 두 개의 전기장 생성 전극 중 어느 하나는 판형이고 나머지 하나는 가지부를 가지는 것으로 설명하였으나, 본 발명은 이에 한정하지 않고, 하나의 표시판에 두 개의 전기장 생성 전극을 가지는 다른 모든 형태의 박막 트랜지스터 표시판에 적용 가능하다.

그러면, 도 3 및 도 4를 참고하여, 본 발명의 한 실시예에 따른 액정 표시 장치의 복수의 화소에 대하여 설명한다.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 복수의 화소를 도시한 배치도이고, 도 4는 도 3의 액정 표시 장치를 IV-IV 선을 따라 잘라 도시한 단면도이다.

본 실시예에 따른 각 화소의 구조는 도 1 및 도 2를 참고로 설명한 실시예에 따른 액정 표시 장치의 화소와 유사하다. 따라서, 구체적인 설명은 생략한다.

도 3 및 도 4를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 인접하여 배치되어 있으며, 서로 다른 색을 표시하는 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC)를 포함한다. 제1 화소(PXA), 제2 화소(PXB) 및 제3 화소(PXC)는 순서대로 배열되어, 반복하여 위치할 수 있다. 예를 들어, 제1 화소(PXA)의 양 옆에는 제3 화소(PXC)와 제2 화소(PXB)가 위치하고, 제2 화소(PXB)의 양 옆에는 제1 화소(PXA)와 제3 화소(PXC)가 위치하고, 제3 화소(PXC)의 양 옆에는 제2 화소(PXB)와 제1 화소(PXA)가 위치할 수 있다.

이와 유사하게, 본 실시예에 따른 액정 표시 장치는 서로 순서대로 배치되어 있는 제1 데이터선(171a), 제2 데이터선(171b), 그리고 제3 데이터선(171c)을 포함한다. 제1 데이터선(171a), 제2 데이터선(171b), 그리고 제3 데이터선(171c)은 순서대로 배열되어, 반복하여 위치할 수 있다.

제1 화소(PXA)는 제1 화소 전극(191a)과 제1 색을 표시하는 제1 색필터(230A)를 포함한다.

제1 화소(PXA)의 양쪽에는 제1 데이터선(171a)과 제2 데이터선(171b)이 위치한다.

제1 화소(PXA)의 제1 화소 전극(191a)은 제1 데이터선(171a)에 연결되어 있는 제1 소스 전극(173a)으로부터 공급되는 데이터 전압을 제1 드레인 전극(175a)으로부터 인가 받는다.

제2 화소(PXB)는 제2 화소 전극(191b)과 제2 색을 표시하는 제2 색필터(230B)를 포함한다.

제2 화소(PXB)의 양쪽에는 제2 데이터선(171b)과 제3 데이터선(171c)이 위치한다.

제2 화소(PXB)의 제2 화소 전극(191b)은 제2 데이터선(171b)에 연결되어 있는 제2 소스 전극(173b)으로부터 공급되는 데이터 전압을 제2 드레인 전극(175b)으로부터 인가 받는다.

제3 화소(PXC)는 제3 화소 전극(191c)과 제3 색을 표시하는 제3 색필터(230C)를 포함한다.

제3 화소(PXC)의 양쪽에는 제3 데이터선(171c)과 제1 데이터선(171a)이 위치한다.

제3 화소(PXC)의 제3 화소 전극(191c)은 제3 데이터선(171c)에 연결되어 있는 제3 소스 전극(173c)으로부터 공급되는 데이터 전압을 제3 드레인 전극(175c)으로부터 인가 받는다.

제1 데이터선(171a), 제2 데이터선(171b), 그리고 제3 데이터선(171c)은 서로 거의 같은 폭을 가진다.

제1 화소(PXA)의 가로 폭은 제1 화소(PXA)의 양쪽에 위치하는 제1 데이터선(171a)의 세로 중앙선(도 3에서 점선으로 표시함)과 제2 데이터선(171b)의 세로 중앙선 사이의 제1 간격(G1)이다. 여기서, 화소의 가로 폭은 게이트선이 뻗어 있는 방향과 나란한 방향으로 측정한 폭을 의미한다.

제2 화소(PXB)의 가로 폭은 양쪽에 위치하는 제2 데이터선(171b)의 세로 중앙선과 제3 데이터선(171c)의 세로 중앙선 사이의 제2 간격(G2)이다. 이와 유사하게, 제3 화소(PXC)의 가로 폭은 제3 화소(PXC)의 양쪽에 위치하는 제3 데이터선(171c)의 세로 중앙선과 제1 데이터선(171a)의 세로 중앙선 사이의 제3 간격(G3)이다.

제1 간격(G1)은 제2 간격(G2)과 서로 다르고, 제2 간격(G2)과 제3 간격(G3)은 서로 다르고, 제3 간격(G3)과 제1 간격(G1)은 서로 다르다. 즉, 서로 다른 색을 표시하는 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC)의 가로 폭은 서로 다르다.

그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제1 간격(G1), 제2 간격(G2), 그리고 제3 간격(G3) 중 어느 하나만 나머지와 비교하여 크거나 작을 수도 있다. 즉, 서로 다른 색을 표시하는 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC) 중 어느 하나의 화소의 가로 폭은 나머지 두 개의 화소의 가로 폭보다 크거나 작을 수 있다.

앞서 설명하였듯이, 본 발명의 실시예에 따른 액정 표시 장치의 제1 데이터선(171a), 제2 데이터선(171b), 그리고 제3 데이터선(171c)은 서로 거의 같은 폭을 가진다.

도 3 및 도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치는 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC)의 가장 자리를 둘러싸는 차광 부재(220)를 포함한다. 차광 부재(220)는 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a), 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b), 그리고 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c)를 포함한다. 제1 차광 부재(220a), 제2 차광 부재(220b), 그리고 제3 차광 부재(220c)는 차광 부재(220)의 가로부(220d)에 의해 서로 연결되고, 차광 부재(220)의 가로부(220d)는 박막 트랜지스터와 제1 접촉 구멍(185)과 중첩하는 영역에 위치한다.

제1 차광 부재(220a), 제2 차광 부재(220b), 그리고 제3 차광 부재(220c)의 폭은 서로 거의 같다.

그러나, 서로 인접한 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a)와 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b) 사이의 제4 간격(GG1)은 서로 인접한 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b)와 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c) 사이의 제5 간격(GG2)과 다르다. 서로 인접한 서로 인접한 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b)와 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c) 사이의 제5 간격(GG2)은 서로 인접한 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c)와 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a) 사이의 제6 간격(GG3)과 다르다. 또한, 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c)와 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a) 사이의 제6 간격(GG3)은 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a)와 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b) 사이의 제4 간격(GG1)과 다르다.

이에 따라, 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC)의 개구 영역의 면적이 서로 다르게 된다.

그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제4 간격(GG1), 제5 간격(GG2), 그리고 제6 간격(GG3) 중 어느 하나만 나머지와 비교하여 크거나 작을 수도 있다. 즉, 서로 다른 색을 표시하는 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC) 중 어느 하나의 화소의 개구 영역의 면적은 나머지 두 개의 화소의 개구 영역의 면적보다 크거나 작을 수 있다.

이처럼, 본 발명의 실시예에 따른 액정 표시 장치는 순차적으로 위치하는 데이터선(171a, 171b, 171c)의 폭은 서로 같지만, 인접한 데이터선(171a, 171b, 171c) 사이의 간격, 또는 인접한 차광 부재(220a, 220b, 220c)의 간격을 다르게 형성함으로써, 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC)의 개구 영역의 면적을 서로 다르게 형성할 수 있다.

제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC)의 개구 영역의 면적의 차이는 어느 하나의 화소의 개구 영역의 면적을 기준으로 약 20% 정도의 차이일 수 있다. 보다 구체적으로, 제1 화소(PXA)의 개구 영역의 면적과 비교하여, 제2 화소(PXB)의 개구 영역의 면적은 제1 화소(PXA)의 개구 영역의 면적의 약 20% 내외로 더 크거나 더 작을 수 있다.

이처럼, 서로 다른 색을 표시하는 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC) 중 적어도 하나의 개구 영역의 면적을 나머지 화소의 개구 영역의 면적과 다르게 형성함으로써, 서로 다른 색을 나타내는 각 화소(PXA, PXB, PXC)에 동일한 공통 전압과 데이터 전압을 인가했을 때, 각 화소(PXA, PXB, PXC)가 표시하는 밝기를 같게 조절할 수 있고, 이에 따라 액정 표시 장치의 색 재현성을 높일 수 있다.

도 3을 참고하면, 제1 화소(PXA)의 제1 화소 전극(191a), 제2 화소(PXB)의 제2 화소 전극(191b), 그리고 제3 화소(PXC)의 제3 화소 전극(191c)의 면적은 서로 거의 같다.

이처럼, 서로 다른 색을 표시하는 복수의 화소(PXA, PXB, PXC)의 화소 전극(191a, 191b, 191c)의 면적을 동일하게 형성함으로써, 공통 전극(270)과 화소 전극(191a, 191b, 191c)의 중첩 면적을 동일하게 형성할 수 있다. 이에 따라, 서로 다른 색을 표시하는 복수의 화소(PXA, PXB, PXC)의 유지 용량의 크기가 같다. 만일, 서로 다른 색을 표시하는 복수의 화소(PXA, PXB, PXC) 사이에 유지 용량의 크기가 다를 경우, 킥백 전압(kickback voltage)의 크기가 달라질 수 있고, 이에 따라, 플리커 또는 잔상과 같은 표시 품질 저하가 발생할 수 있다. 그러나, 본 발명의 실시예에 따른 액정 표시 장치의 경우, 서로 다른 색을 표시하는 복수의 화소(PXA, PAB, PAC)의 개구 영역의 면적을 서로 다르게 형성하면서도, 서로 다른 색을 표시하는 복수의 화소(PXA, PXB, PXC)의 유지 용량의 크기를 동일하게 형성함으로써, 킥백 전압의 차이를 방지하여, 표시 품질 저하를 방지할 수 있다.

또한, 제1 화소(PXA)의 제1 화소 전극(191a), 제2 화소(PXB)의 제2 화소 전극(191b), 그리고 제3 화소(PXC)의 제3 화소 전극(191c)에 연결되어 있는 각 박막 트랜지스터의 위치 및 형태는 서로 거의 같다.

구체적으로, 제1 화소(PXA)의 제1 게이트 전극(124a)과 제2 화소(PXB)의 제2 게이트 전극(124b), 그리고 제3 화소(PXC)의 제3 게이트 전극(124c)의 형태는 서로 같고, 제1 화소(PXA)의 제1 게이트 전극(124a)과 제2 화소(PXB)의 제2 게이트 전극(124b) 사이의 제7 간격(Da), 제2 화소(PXB)의 제2 게이트 전극(124b)과 제3 화소(PXC)의 제3 게이트 전극(124c) 사이의 제8 간격(Db), 그리고 제3 화소(PXC)의 제3 게이트 전극(124c)과 제1 화소(PXA)의 제1 게이트 전극(124a) 사이의 제9 간격(Dc)은 서로 거의 같다. 또한, 제1 화소(PXA)의 제1 화소 전극(191a)에 연결되어 있는 제1 박막 트랜지스터(Qa), 제2 화소(PXB)의 제2 화소 전극(191b)에 연결되어 있는 제2 박막 트랜지스터(Qb), 그리고 제3 화소(PXC)의 제3 화소 전극(191c)에 연결되어 있는 제3 박막 트랜지스터(Qc)의 채널 길이(D)와 채널 폭(W)은 서로 같다.

만약, 각 게이트 전극(124a, 124b, 124c)의 형태나 각 게이트 전극(124a, 124b, 124c) 사이의 제7 간격(Da), 제8 간격(Db) 및 제9 간격(Dc)이 서로 다르게 되면, 각 게이트 전극(124a, 124b, 124c)에 게이트 온 전압이 충전되는 시간이 서로 다를 수 있다. 만약, 각 게이트 전극(124a, 124b, 124c)에 게이트 온 전압이 충전되는 시간이 서로 다르게 되면, 각 화소 전극(191a, 191b, 191c)에 데이터 전압이 충전되는 시간도 다르게 되고, 이는 밝기 차이 등의 표시 품질 저하의 원인이 된다. 그리고, 각 화소의 박막 트랜지스터의 채널 길이(D)와 채널 폭(W)이 다르면, 동일한 데이터 전압이 인가되는 경우에도 각 화소 전극(191a, 191b, 191c)에 충전되는 데이터 전압의 크기가 서로 다르게 되고, 킥백 전압도 서로 달라지게 된다. 이는 밝기 차이 등의 표시 품질 저하의 원인이 된다. 그러나, 본 발명의 실시예에 따른 액정 표시 장치의 경우, 서로 다른 색을 표시하는 복수의 화소(PXA, PAB, PAC)의 개구 영역의 면적을 서로 다르게 형성하면서도, 서로 다른 색을 표시하는 복수의 화소(PXA, PXB, PXC)의 박막 트랜지스터의 게이트 전극의 형태 및 간격을 거의 같도록 하고, 박막 트랜지스터의 채널 길이(D)와 채널 폭(W)을 서로 거의 같도록 함으로써, 밝기 차이 등의 표시 품질 저하를 방지할 수 있다.

도 3을 참고하면, 제1 화소(PXA)의 제1 소스 전극(173a)은 제1 데이터선(171a)과 거의 나란하게 뻗어 있다. 그러나, 제2 화소(PXB)의 제2 소스 전극(173b)은 제2 데이터선(171b)과 나란하지 않고, 제2 데이터선(171b)과 제2 소스 전극(173b)은 제1 사선부(172a)를 통해 서로 연결되어 있다. 또한, 제3 화소(PXC)의 제3 소스 전극(173c)은 제3 데이터선(171c)과 나란하지 않고, 제3 데이터선(171c)과 제3 소스 전극(173c)은 제2 사선부(172b)를 통해 서로 연결되어 있다. 제1 사선부(172a)와 제2 사선부(172b)의 길이는 서로 다를 수 있다. 도시한 바와 같이, 각 게이트 전극(124a, 124b, 124c)의 가장 자리와 중첩하는 부분에서, 각 소스 전극(173a, 173b, 173c)은 확장되어 있다. 이는 각 게이트 전극(124a, 124b, 124c)의 단차에 의해, 그 위에 형성되는 각 소스 전극(173a, 173b, 173c)이 단선되는 것을 방지할 수 있다.

이처럼, 본 발명의 실시예에 따른 액정 표시 장치의 경우, 액정 표시 장치의 색 재현성을 높이면서도, 각 화소의 화소 전극과 공통 전극의 중첩 면적을 동일하게 형성하여, 유지 용량을 같게 유지하고, 박막 트랜지스터의 게이트 전극의 형태 및 간격, 그리고 박막 트랜지스터의 채널 길이(D)와 채널 폭(W)을 서로 같게 형성함으로써, 표시 품질 저하를 방지할 수 있다.

그러면, 도 5를 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 5는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 복수의 화소를 도시한 배치도이다.

도 5를 참고하면, 본 실시예에 따른 액정 표시 장치는 앞서 도 3 및 도 4를 참고로 설명한 실시예에 따른 액정 표시 장치와 유사하다. 구체적인 구조에 대한 설명은 생략한다.

도 5에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 인접하여 배치되어 있으며, 서로 다른 색을 표시하는 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC)를 포함한다. 제1 화소(PXA), 제2 화소(PXB) 및 제3 화소(PXC)는 순서대로 배열되어, 반복하여 위치할 수 있다.

본 실시예에 따른 액정 표시 장치는 서로 순서대로 배치되어 있는 제1 데이터선(171a), 제2 데이터선(171b), 그리고 제3 데이터선(171c)을 포함한다. 제1 데이터선(171a), 제2 데이터선(171b), 그리고 제3 데이터선(171c)은 순서대로 배열되어, 반복하여 위치할 수 있다.

제1 화소(PXA)의 가로 폭은 제1 화소(PXA)의 양쪽에 위치하는 제1 데이터선(171a)의 세로 중앙선과 제2 데이터선(171b)의 세로 중앙선 사이의 제1 간격(G1)이다. 제2 화소(PXB)의 가로 폭은 양쪽에 위치하는 제2 데이터선(171b)의 세로 중앙선과 제3 데이터선(171c)의 세로 중앙선 사이의 제2 간격(G2)이다. 이와 유사하게, 제3 화소(PXC)의 가로 폭은 제3 화소(PXC)의 양쪽에 위치하는 제3 데이터선(171c)의 세로 중앙선과 제1 데이터선(171a)의 세로 중앙선 사이의 제3 간격(G3)이다.

본 발명의 실시예에 따른 액정 표시 장치는 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC)의 가장 자리를 둘러싸는 차광 부재(220)를 포함한다. 차광 부재(220)는 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a), 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b), 그리고 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c)를 포함한다. 제1 차광 부재(220a), 제2 차광 부재(220b), 그리고 제3 차광 부재(220c)는 차광 부재(220)의 가로부(220d)에 의해 서로 연결되고, 차광 부재(220)의 가로부(220d)는 박막 트랜지스터와 제1 접촉 구멍(185)과 중첩하는 영역에 위치한다.

제1 차광 부재(220a), 제2 차광 부재(220b), 그리고 제3 차광 부재(220c)의 폭은 서로 거의 같다. 그러나, 서로 인접한 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a)와 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b) 사이의 제4 간격(GG1)은 서로 인접한 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b)와 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c) 사이의 제5 간격(GG2)과 다르다. 서로 인접한 서로 인접한 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b)와 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c) 사이의 제5 간격(GG2)은 서로 인접한 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c)와 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a) 사이의 제6 간격(GG3)과 다르다. 또한, 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c)와 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a) 사이의 제6 간격(GG3)은 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a)와 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b) 사이의 제4 간격(GG1)과 다르다.

도 5를 참고하면, 제1 화소(PXA)의 제1 화소 전극(191a), 제2 화소(PXB)의 제2 화소 전극(191b), 그리고 제3 화소(PXC)의 제3 화소 전극(191c)의 면적은 서로 거의 같다.

이처럼, 서로 다른 색을 표시하는 복수의 화소(PXA, PXB, PXC)의 화소 전극(191a, 191b, 191c)의 면적을 동일하게 형성함으로써, 공통 전극(270)과 화소 전극(191a, 191b, 191c)의 중첩 면적을 동일하게 형성할 수 있다. 이에 따라, 서로 다른 색을 표시하는 복수의 화소(PXA, PAB, PAC)의 개구 영역의 면적을 서로 다르게 형성하면서도, 서로 다른 색을 표시하는 복수의 화소(PXA, PXB, PXC)의 유지 용량의 크기를 동일하게 형성함으로써, 킥백 전압의 차이를 방지하여, 표시 품질 저하를 방지할 수 있다.

구체적으로, 제1 화소(PXA)의 제1 게이트 전극(124a)과 제2 화소(PXB)의 제2 게이트 전극(124b), 그리고 제3 화소(PXC)의 제3 게이트 전극(124c)의 형태는 서로 같고, 제1 화소(PXA)의 제1 게이트 전극(124a)과 제2 화소(PXB)의 제2 게이트 전극(124b) 사이의 제7 간격(Da), 제2 화소(PXB)의 제2 게이트 전극(124b)과 제3 화소(PXC)의 제3 게이트 전극(124c) 사이의 제8 간격(Db), 그리고 제3 화소(PXC)의 제3 게이트 전극(124c)과 제1 화소(PXA)의 제1 게이트 전극(124a) 사이의 제9 간격(Dc)은 서로 거의 같다. 또한, 제1 화소(PXA)의 제1 화소 전극(191a), 제2 화소(PXB)의 제2 화소 전극(191b), 그리고 제3 화소(PXC)의 제3 화소 전극(191c)에 연결되어 있는 각 박막 트랜지스터의 채널 길이(D)와 채널 폭(W)은 서로 같다. 따라서, 본 실시예에 따른 액정 표시 장치는 서로 다른 색을 표시하는 복수의 화소(PXA, PAB, PAC)의 개구 영역의 면적을 서로 다르게 형성하면서도, 서로 다른 색을 표시하는 복수의 화소(PXA, PXB, PXC)의 박막 트랜지스터의 게이트 전극의 형태 및 간격을 거의 같도록 하고, 박막 트랜지스터의 채널 길이(D)와 채널 폭(W)을 서로 거의 같도록 함으로써, 밝기 차이 등의 표시 품질 저하를 방지할 수 있다.

도 5를 참고하면, 제1 화소(PXA)의 제1 소스 전극(173a)은 제1 데이터선(171a)과 거의 나란하게 뻗어 있다. 그러나, 제2 화소(PXB)의 제2 소스 전극(173b)은 제2 데이터선(171b)과 나란하지 않고, 제2 게이트 전극(124b)의 가장 자리와 중첩하는 제1 확장부(174a)를 포함한다. 제2 소스 전극(173b)의 제1 확장부(174a)는 제2 데이터선(171b)과 연결되어 있다. 이와 유사하게, 제3 화소(PXC)의 제3 소스 전극(173c)은 제3 데이터선(171c)과 나란하지 않고, 제3 소스 전극(173c)은 제3 게이트 전극(124c)의 가장 자리와 중첩하는 제2 확장부(174b)를 포함한다. 제3 소스 전극(173c)의 제2 확장부(174b)는 제3 데이터선(171c)과 연결되어 있다.

이처럼, 본 실시예에 따른 액정 표시 장치는 도 3에 도시한 실시예에 따른 액정 표시 장치와는 달리, 제2 화소(PXB)의 제2 데이터선(171b)과 제2 소스 전극(173b)을 서로 연결하는 제1 사선부(172a), 그리고 제3 화소(PXC)의 제3 데이터선(171c)과 제3 소스 전극(173c)을 서로 연결하는 제2 사선부(172b)를 포함하지 않는다. 제2 데이터선(171b)과 제3 데이터선(171c)은, 제2 소스 전극(173b)과 제3 소스 전극(173c)의 단선을 방지하기 위하여, 제2 게이트 전극(124b)과 제3 게이트 전극(124c)의 가장 자리와 중첩하도록 형성한 제2 소스 전극(173b) 및 제3 소스 전극(173c)의 제1 확장부(174a) 및 제2 확장부(174b)까지 뻗어, 제2 소스 전극(173b) 및 제3 소스 전극(173c)과 연결된다.

본 실시예에 따른 액정 표시 장치의 경우, 액정 표시 장치의 색 재현성을 높이면서도, 각 화소의 화소 전극과 공통 전극의 중첩 면적을 동일하게 형성하여, 유지 용량을 같게 유지하고, 박막 트랜지스터의 게이트 전극의 형태 및 간격, 그리고 박막 트랜지스터의 채널 길이(D)와 채널 폭(W)을 서로 같게 형성함으로써, 표시 품질 저하를 방지할 수 있다.

앞서 도 1 및 도 2, 그리고 도 3 및 도 4를 참고하여 설명한 실시예에 따른 액정 표시 장치의 많은 특징들은 본 실시예에 따른 액정 표시 장치에 모두 적용 가능하다.

그러면, 도 6을 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 6은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 복수의 화소를 도시한 배치도이다.

도 6을 참고하면, 본 실시예에 따른 액정 표시 장치는 앞서 도 3 및 도 4를 참고로 설명한 실시예에 따른 액정 표시 장치와 유사하다. 구체적인 구조에 대한 설명은 생략한다.

도 6에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 인접하여 배치되어 있으며, 서로 다른 색을 표시하는 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC)를 포함한다. 제1 화소(PXA), 제2 화소(PXB) 및 제3 화소(PXC)는 순서대로 배열되어, 반복하여 위치할 수 있다.

제1 차광 부재(220a), 제2 차광 부재(220b), 그리고 제3 차광 부재(220c)의 폭은 서로 다르다. 보다 구체적으로, 제1 차광 부재(220a)의 폭은 제2 차광 부재(220b)의 폭보다 넓고, 제2 차광 부재(220b)의 폭은 제3 차광 부재(220c)의 폭보다 넓다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제1 차광 부재(220a), 제2 차광 부재(220b), 그리고 제3 차광 부재(220c) 중 어느 하나의 폭은 나머지의 폭과 비교하여 크거나 작을 수도 있다. 즉, 제1 차광 부재(220a), 제2 차광 부재(220b), 그리고 제3 차광 부재(220c) 중 어느 하나의 폭은 나머지 두 개의 폭보다 크거나 작을 수 있다.

서로 인접한 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a)와 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b) 사이의 제4 간격(GG1)은 서로 인접한 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b)와 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c) 사이의 제5 간격(GG2)과 다르다. 서로 인접한 서로 인접한 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b)와 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c) 사이의 제5 간격(GG2)은 서로 인접한 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c)와 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a) 사이의 제6 간격(GG3)과 다르다. 또한, 제3 데이터선(171c)과 중첩하는 제3 차광 부재(220c)와 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a) 사이의 제6 간격(GG3)은 제1 데이터선(171a)과 중첩하는 제1 차광 부재(220a)와 제2 데이터선(171b)과 중첩하는 제2 차광 부재(220b) 사이의 제4 간격(GG1)과 다르다.

이에 따라, 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC)의 개구 영역의 면적이 서로 다르게 된다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제4 간격(GG1), 제5 간격(GG2), 그리고 제6 간격(GG3) 중 어느 하나만 나머지와 비교하여 크거나 작을 수도 있다. 즉, 서로 다른 색을 표시하는 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC) 중 어느 하나의 화소의 개구 영역의 면적은 나머지 두 개의 화소의 개구 영역의 면적보다 크거나 작을 수 있다.

도 6을 참고하면, 제1 화소(PXA)의 제1 화소 전극(191a), 제2 화소(PXB)의 제2 화소 전극(191b), 그리고 제3 화소(PXC)의 제3 화소 전극(191c)의 면적은 서로 거의 같다.

도 6을 참고하면, 제1 화소(PXA)의 제1 소스 전극(173a)은 제1 데이터선(171a)과 거의 나란하게 뻗어 있다. 그러나, 제2 화소(PXB)의 제2 소스 전극(173b)은 제2 데이터선(171b)과 나란하지 않고, 제2 데이터선(171b)과 제2 소스 전극(173b)은 제1 사선부(172a)를 통해 서로 연결되어 있다. 또한, 제3 화소(PXC)의 제3 소스 전극(173c)은 제3 데이터선(171c)과 나란하지 않고, 제3 데이터선(171c)과 제3 소스 전극(173c)은 제2 사선부(172b)를 통해 서로 연결되어 있다. 제1 사선부(172a)와 제2 사선부(172b)의 길이는 서로 다를 수 있다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제2 화소(PXB)의 제2 데이터선(171b)과 제2 소스 전극(173b)을 서로 연결하는 제1 사선부(172a), 그리고 제3 화소(PXC)의 제3 데이터선(171c)과 제3 소스 전극(173c)을 서로 연결하는 제2 사선부(172b)를 포함하지 않을 수 있다. 또한, 도 5에 도시한 실시예에 따른 표시 장치와 같이, 제2 데이터선(171b)과 제3 데이터선(171c)은, 제2 소스 전극(173b)과 제3 소스 전극(173c)의 단선을 방지하기 위하여, 제2 게이트 전극(124b)과 제3 게이트 전극(124c)의 가장 자리와 중첩하도록 형성한 제2 소스 전극(173b) 및 제3 소스 전극(173c)의 제1 확장부(174a) 및 제2 확장부(174b)까지 뻗어, 제2 소스 전극(173b) 및 제3 소스 전극(173c)과 연결된다.

앞서 도 1 및 도 2과 도 3 및 도 4, 그리고 도 5를 참고하여 설명한 실시예에 따른 액정 표시 장치의 많은 특징들은 본 실시예에 따른 액정 표시 장치에 모두 적용 가능하다.

그러면, 도 7을 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 7은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 복수의 화소를 도시한 배치도이다.

도 7을 참고하면, 본 실시예에 따른 액정 표시 장치는 앞서 도 3 및 도 4를 참고로 설명한 실시예에 따른 액정 표시 장치와 유사하다. 구체적인 구조에 대한 설명은 생략한다.

도 7에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 인접하여 배치되어 있으며, 서로 다른 색을 표시하는 제1 화소(PXA), 제2 화소(PXB), 그리고 제3 화소(PXC)를 포함한다. 제1 화소(PXA), 제2 화소(PXB) 및 제3 화소(PXC)는 순서대로 배열되어, 반복하여 위치할 수 있다.

제1 차광 부재(220a), 제2 차광 부재(220b), 그리고 제3 차광 부재(220c)의 폭은 서로 거의 같다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제1 차광 부재(220a), 제2 차광 부재(220b), 그리고 제3 차광 부재(220c)의 폭은 다를 수 있다.

도 7을 참고하면, 제1 화소(PXA)의 제1 화소 전극(191a)의 복수의 가지 전극(192)의 제1 폭(W1)과 제10 간격(S1)은 제2 화소(PXB)의 제2 화소 전극(191b)의 복수의 가지 전극(192)의 제2 폭(W2)과 제11 간격(S2)과 서로 다르다. 이와 유사하게, 제2 화소(PXB)의 제2 화소 전극(191b)의 복수의 가지 전극(192)의 제2 폭(W2)과 제11 간격(S2)은 제3 화소(PXC)의 제3 화소 전극(191c)의 복수의 가지 전극(192)의 제2 폭(W2)과 제12 간격(S3)과 다르다. 또한, 제3 화소(PXC)의 제3 화소 전극(191c)의 복수의 가지 전극(192)의 제2 폭(W2)과 제12 간격(S3)은 제1 화소(PXA)의 제1 화소 전극(191a)의 복수의 가지 전극(192)의 제1 폭(W1)과 제10 간격(S1)과 다르다.

그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제1 화소(PXA)의 제1 화소 전극(191a)의 복수의 가지 전극(192)의 제1 폭(W1)과 제10 간격(S1), 제2 화소(PXB)의 제2 화소 전극(191b)의 복수의 가지 전극(192)의 제2 폭(W2)과 제11 간격(S2), 그리고 제3 화소(PXC)의 제3 화소 전극(191c)의 복수의 가지 전극(192)의 제2 폭(W2)과 제12 간격(S3) 중 어느 하나의 화소의 화소 전극의 가지 전극의 폭과 간격이 다른 두 화소의 화소 전극의 가지 전극의 폭과 간격과 다를 수도 있다.

또한, 본 실시예에 따른 액정 표시 장치의 경우, 제1 화소(PXA)의 제1 화소 전극(191a)의 복수의 가지 전극(192), 제2 화소(PXB)의 제2 화소 전극(191b)의 복수의 가지 전극(192), 그리고 제3 화소(PXC)의 제3 화소 전극(191c)의 복수의 가지 전극의 수는 같은 것으로 설명하였으나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 따르면, 제1 화소(PXA)의 제1 화소 전극(191a)의 복수의 가지 전극(192), 제2 화소(PXB)의 제2 화소 전극(191b)의 복수의 가지 전극(192), 그리고 제3 화소(PXC)의 제3 화소 전극(191c)의 복수의 가지 전극의 수가 다를 수 있다.

도 7을 참고하면, 제2 화소(PXB)의 제2 화소 전극(191b)은 가지 전극(192)을 정의하는 개구부가 형성되지 않은 제1 돌출부(193a)를 포함하고, 제3 화소(PXC)의 제3 화소 전극(191c)은 가지 전극(192)을 정의하는 개구부가 형성되지 않은 제2 돌출부(193b)를 포함한다. 제2 화소(PXB)의 제1 돌출부(193a)와 제3 화소(PXC)의 제2 돌출부(193b)는 차광 부재(220)와 중첩할 수도 있다.

도시한 실시예에서, 제2 화소(PXB)의 제2 화소 전극(191b)은 가지 전극(192)의 제2 폭(W2)과 제3 화소(PXC)의 제3 화소 전극(191c)은 가지 전극(192)의 제3 폭(W3)은 제1 화소(PXA)의 제1 화소 전극(191a)의 가지 전극(192)의 제1 폭(W1)보다 좁다. 그러나, 제2 화소(PXB)의 제2 화소 전극(191b)은 가지 전극(192)을 정의하는 개구부가 형성되지 않은 제1 돌출부(193a)를 포함하고, 제3 화소(PXC)의 제3 화소 전극(191c)은 가지 전극(192)을 정의하는 개구부가 형성되지 않은 제2 돌출부(193b)를 포함함으로써, 제2 화소 전극(191b)의 면적과 제3 화소 전극(191c)의 면적은 제1 화소 전극(191a)의 면적과 거의 같을 수 있다.

도 7을 참고하면, 제1 화소(PXA)의 제1 소스 전극(173a)은 제1 데이터선(171a)과 거의 나란하게 뻗어 있다. 그러나, 제2 화소(PXB)의 제2 소스 전극(173b)은 제2 데이터선(171b)과 나란하지 않고, 제2 데이터선(171b)과 제2 소스 전극(173b)은 제1 사선부(172a)를 통해 서로 연결되어 있다. 또한, 제3 화소(PXC)의 제3 소스 전극(173c)은 제3 데이터선(171c)과 나란하지 않고, 제3 데이터선(171c)과 제3 소스 전극(173c)은 제2 사선부(172b)를 통해 서로 연결되어 있다. 제1 사선부(172a)와 제2 사선부(172b)의 길이는 서로 다를 수 있다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 제2 화소(PXB)의 제2 데이터선(171b)과 제2 소스 전극(173b)을 서로 연결하는 제1 사선부(172a), 그리고 제3 화소(PXC)의 제3 데이터선(171c)과 제3 소스 전극(173c)을 서로 연결하는 제2 사선부(172b)를 포함하지 않을 수 있다. 또한, 도 5에 도시한 실시예에 따른 표시 장치와 같이, 제2 데이터선(171b)과 제3 데이터선(171c)은, 제2 소스 전극(173b)과 제3 소스 전극(173c)의 단선을 방지하기 위하여, 제2 게이트 전극(124b)과 제3 게이트 전극(124c)의 가장 자리와 중첩하도록 형성한 제2 소스 전극(173b) 및 제3 소스 전극(173c)의 제1 확장부(174a) 및 제2 확장부(174b)까지 뻗어, 제2 소스 전극(173b) 및 제3 소스 전극(173c)과 연결된다.

앞서 도 1 및 도 2과 도 3 및 도 4를 참고로 설명한 실시예에 따른 액정 표시 장치, 도 5를 참고하여 설명한 실시예에 따른 액정 표시 장치, 그리고 도 6을 참고하여, 설명한 실시예에 따른 액정 표시 장치의 많은 특징들은 본 실시예에 따른 액정 표시 장치에 모두 적용 가능하다.

앞서 설명한 실시예에 따른 액정 표시 장치들의 경우, 두 개의 전기장 생성 전극인 공통 전극과 화소 전극이 절연막을 사이에 두고 중첩하고, 공통 전극이 절연막 아래에 위치하고, 화소 전극이 절연막 위에 위치하는 것으로 설명하였으나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 화소 전극이 절연막 아래에 위치하고, 공통 전극이 절연막 위에 위치할 수도 있다. 또한, 앞서 설명한 실시예에 따른 액정 표시 장치들의 경우, 화소 전극이 복수의 가지 전극을 가지는 것으로 설명하였으나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 공통 전극이 가지 전극을 가질 수도 있다. 또한, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 경우, 상부 표시판에 형성되어 있는 제3 전기장 생성 전극을 더 포함할 수도 있다.

또한, 앞서 설명한 실시예에 따른 액정 표시 장치들의 경우, 서로 중첩하는 두 개의 전기장 생성 전극, 즉 공통 전극과 화소 전극이 절연막을 사이에 두고 중첩하고, 두 개의 전기장 생성 전극 중 어느 하나는 판형이고 나머지 하나는 가지부를 가지는 것으로 설명하였으나, 본 발명은 이에 한정하지 않고, 하나의 표시판에 두 개의 전기장 생성 전극을 가지는 다른 모든 형태의 박막 트랜지스터 표시판에 적용 가능하다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

서로 다른 색을 표시하고 순차적으로 위치하는 제1 화소, 제2 화소, 그리고 제3 화소를 포함하는 복수의 화소,
순차적으로 반복적으로 위치하는 제1 데이터선, 제2 데이터선, 그리고 제3 데이터선을 포함하는 복수의 데이터선, 그리고
상기 제1 화소에 위치하는 제1 화소 전극, 상기 제2 화소에 위치하는 제2 화소 전극, 그리고 상기 제3 화소에 위치하는 제3 화소 전극을 포함하고,
상기 제1 데이터선은 상기 제3 화소와 상기 제1 화소 사이에 위치하고, 상기 제2 데이터선은 상기 제1 화소와 상기 제2 화소 사이에 위치하고, 상기 제3 데이터선은 상기 제2 화소와 상기 제3 화소 사이에 위치하고,
상기 제1 데이터선, 상기 제2 데이터선, 그리고 상기 제3 데이터선의 폭은 서로 같고,
상기 제1 데이터선과 상기 제2 데이터선 사이의 제1 간격은 상기 제2 데이터선과 상기 제3 데이터선 사이의 제2 간격 또는 상기 제3 데이터선과 상기 제1 데이터선 사이의 제3 간격과 다르고,
상기 제1 화소 전극, 상기 제2 화소 전극, 그리고 상기 제3 화소 전극은 복수의 가지 전극을 포함하고,
상기 제1 화소 전극의 상기 복수의 가지 전극의 폭과 간격은 상기 제2 화소 전극의 상기 복수의 가지 전극의 폭과 간격과 다르고,
상기 제2 화소 전극의 상기 복수의 가지 전극의 상기 폭과 상기 간격은 상기 제3 화소 전극의 상기 복수의 가지 전극의 폭과 간격과 다르고,
상기 제2 화소 전극은 개구부가 형성되지 않은 제1 돌출부를 더 포함하고,
상기 제3 화소 전극은 개구부가 형성되지 않은 제2 돌출부를 더 포함하고, 상기 제1 돌출부의 폭과 상기 제2 돌출부의 폭은 서로 다른 액정 표시 장치.
제1항에서,
상기 제1 화소 전극, 상기 제2 화소 전극, 그리고 상기 제3 화소 전극과 중첩하는 공통 전극을 더 포함하고,
상기 제1 화소 전극과 상기 공통 전극 사이의 중첩 면적은 상기 제2 화소 전극과 상기 공통 전극 사이의 중첩 면적과 같고,
상기 제2 화소 전극과 상기 공통 전극 사이의 중첩 면적은 상기 제3 화소 전극과 상기 공통 전극 사이의 중첩 면적과 같은 액정 표시 장치.
삭제
삭제
삭제
삭제
삭제
제2항에서,
상기 제1 데이터선과 상기 제1 화소 전극에 연결되어 있는 제1 박막 트랜지스터,
상기 제2 데이터선과 상기 제2 화소 전극에 연결되어 있는 제2 박막 트랜지스터, 그리고
상기 제3 데이터선과 상기 제3 화소 전극에 연결되어 있는 제3 박막 트랜지스터를 더 포함하고,
상기 제1 박막 트랜지스터의 채널 폭과 채널 길이는 상기 제2 박막 트랜지스터의 채널 폭과 채널 길이와 같고,
상기 제2 박막 트랜지스터의 상기 채널 폭과 상기 채널 길이는 상기 제3 박막 트랜지스터의 채널 폭과 채널 길이와 같은 액정 표시 장치.
제8항에서,
상기 제1 박막 트랜지스터의 제1 게이트 전극, 상기 제2 박막 트랜지스터의 제2 게이트 전극, 그리고 상기 제3 박막 트랜지스터의 제3 게이트 전극을 포함하는 게이트선을 더 포함하고,
상기 제1 게이트 전극, 상기 제2 게이트 전극, 그리고 상기 제3 게이트 전극의 형태는 서로 같고,
상기 제1 게이트 전극, 상기 제2 게이트 전극, 그리고 상기 제3 게이트 전극은 서로 일정한 간격을 이루며 순차적으로 배치되어 있는 액정 표시 장치.
제9항에서,
상기 제1 박막 트랜지스터의 제1 소스 전극은 상기 제1 데이터선과 나란하게 뻗고,
상기 제2 박막 트랜지스터의 제2 소스 전극은 상기 제2 게이트 전극의 가장자리와 중첩하는 제1 확장부를 포함하고,
상기 제2 데이터선은 상기 제1 확장부와 연결되고,
상기 제3 박막 트랜지스터의 제3 소스 전극은 상기 제3 게이트 전극의 가장자리와 중첩하는 제2 확장부를 포함하고,
상기 제3 데이터선은 상기 제2 확장부와 연결되어 있는 액정 표시 장치.
제8항에서,
상기 제1 박막 트랜지스터의 제1 소스 전극은 상기 제1 데이터선과 나란하게 뻗고,
상기 제2 박막 트랜지스터의 제2 소스 전극은 상기 제2 데이터선과 제1 사선부를 통해 서로 연결되고,
상기 제3 박막 트랜지스터의 제3 소스 전극은 상기 제3 데이터선과 제2 사선부를 통해 서로 연결되고,
상기 제1 사선부와 상기 제2 사선부의 길이는 서로 다른 액정 표시 장치.
삭제
서로 다른 색을 표시하고 순차적으로 위치하는 제1 화소, 제2 화소, 그리고 제3 화소를 포함하는 복수의 화소,
순차적으로 반복적으로 위치하는 제1 데이터선, 제2 데이터선, 그리고 제3 데이터선을 포함하는 복수의 데이터선,
상기 제1 화소에 위치하는 제1 화소 전극, 상기 제2 화소에 위치하는 제2 화소 전극, 그리고 상기 제3 화소에 위치하는 제3 화소 전극,
상기 제1 데이터선과 중첩하는 제1 차광 부재,
상기 제2 데이터선과 중첩하는 제2 차광 부재, 그리고
상기 제3 데이터선과 중첩하는 제3 차광 부재를 포함하고,
상기 제1 데이터선은 상기 제3 화소와 상기 제1 화소 사이에 위치하고, 상기 제2 데이터선은 상기 제1 화소와 상기 제2 화소 사이에 위치하고, 상기 제3 데이터선은 상기 제2 화소와 상기 제3 화소 사이에 위치하고,
상기 제1 데이터선, 상기 제2 데이터선, 그리고 상기 제3 데이터선의 폭은 서로 같고,
상기 제1 데이터선과 상기 제2 데이터선 사이의 제1 간격은 상기 제2 데이터선과 상기 제3 데이터선 사이의 제2 간격 또는 상기 제3 데이터선과 상기 제1 데이터선 사이의 제3 간격과 다르고,
상기 제1 차광 부재의 폭은 상기 제2 차광 부재의 폭 또는 상기 제3 차광 부재의 폭과 서로 다른 액정 표시 장치.
제13항에서,
상기 제1 화소 전극, 상기 제2 화소 전극, 그리고 상기 제3 화소 전극은 복수의 가지 전극을 포함하고,
상기 제1 화소 전극의 상기 복수의 가지 전극의 폭과 간격은 상기 제2 화소 전극의 상기 복수의 가지 전극의 폭과 간격과 같고,
상기 제2 화소 전극의 상기 복수의 가지 전극의 상기 폭과 상기 간격은 상기 제3 화소 전극의 상기 복수의 가지 전극의 폭과 간격과 같은 액정 표시 장치.
제14항에서,
상기 제1 화소 전극의 상기 복수의 가지 전극의 개수는 상기 제2 화소 전극의 상기 복수의 가지 전극의 개수 또는 상기 제3 화소 전극의 상기 복수의 가지 전극의 개수와 다른 액정 표시 장치.
제15항에서,
상기 제2 화소 전극은 개구부가 형성되지 않은 제1 돌출부를 더 포함하고,
상기 제3 화소 전극은 개구부가 형성되지 않은 제2 돌출부를 더 포함하는 액정 표시 장치.
제13항에서,
상기 제1 화소 전극, 상기 제2 화소 전극, 그리고 상기 제3 화소 전극은 복수의 가지 전극을 포함하고,
상기 제1 화소 전극의 상기 복수의 가지 전극의 폭과 간격은 상기 제2 화소 전극의 상기 복수의 가지 전극의 폭과 간격과 다르고,
상기 제2 화소 전극의 상기 복수의 가지 전극의 상기 폭과 상기 간격은 상기 제3 화소 전극의 상기 복수의 가지 전극의 폭과 간격과 다른 액정 표시 장치.
제17항에서,
상기 제2 화소 전극은 개구부가 형성되지 않은 제1 돌출부를 더 포함하고,
상기 제3 화소 전극은 개구부가 형성되지 않은 제2 돌출부를 더 포함하는 액정 표시 장치.
제13항에서,
상기 제1 데이터선과 상기 제1 화소 전극에 연결되어 있는 제1 박막 트랜지스터,
상기 제2 데이터선과 상기 제2 화소 전극에 연결되어 있는 제2 박막 트랜지스터, 그리고
상기 제3 데이터선과 상기 제3 화소 전극에 연결되어 있는 제3 박막 트랜지스터를 더 포함하고,
상기 제1 박막 트랜지스터의 채널 폭과 채널 길이는 상기 제2 박막 트랜지스터의 채널 폭과 채널 길이와 같고,
상기 제2 박막 트랜지스터의 상기 채널 폭과 상기 채널 길이는 상기 제3 박막 트랜지스터의 채널 폭과 채널 길이와 같은 액정 표시 장치.
제19항에서,
상기 제1 박막 트랜지스터의 제1 게이트 전극, 상기 제2 박막 트랜지스터의 제2 게이트 전극, 그리고 상기 제3 박막 트랜지스터의 제3 게이트 전극을 포함하는 게이트선을 더 포함하고,
상기 제1 게이트 전극, 상기 제2 게이트 전극, 그리고 상기 제3 게이트 전극의 형태는 서로 같고,
상기 제1 게이트 전극, 상기 제2 게이트 전극, 그리고 상기 제3 게이트 전극은 서로 일정한 간격을 이루며 순차적으로 배치되어 있는 액정 표시 장치.
제20항에서,
상기 제1 박막 트랜지스터의 제1 소스 전극은 상기 제1 데이터선과 나란하게 뻗고,
상기 제2 박막 트랜지스터의 제2 소스 전극은 상기 제2 게이트 전극의 가장자리와 중첩하는 제1 확장부를 포함하고,
상기 제2 데이터선은 상기 제1 확장부와 연결되고,
상기 제3 박막 트랜지스터의 제3 소스 전극은 상기 제3 게이트 전극의 가장자리와 중첩하는 제2 확장부를 포함하고,
상기 제3 데이터선은 상기 제2 확장부와 연결되어 있는 액정 표시 장치.
제19항에서,
상기 제1 박막 트랜지스터의 제1 소스 전극은 상기 제1 데이터선과 나란하게 뻗고,
상기 제2 박막 트랜지스터의 제2 소스 전극은 상기 제2 데이터선과 제1 사선부를 통해 서로 연결되고,
상기 제3 박막 트랜지스터의 제3 소스 전극은 상기 제3 데이터선과 제2 사선부를 통해 서로 연결되고,
상기 제1 사선부와 상기 제2 사선부의 길이는 서로 다른 액정 표시 장치.
삭제
삭제