KR102055125B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102055125B1
KR102055125B1 KR1020170139864A KR20170139864A KR102055125B1 KR 102055125 B1 KR102055125 B1 KR 102055125B1 KR 1020170139864 A KR1020170139864 A KR 1020170139864A KR 20170139864 A KR20170139864 A KR 20170139864A KR 102055125 B1 KR102055125 B1 KR 102055125B1
Authority
KR
South Korea
Prior art keywords
thickness
etching
target
local
semiconductor wafer
Prior art date
Application number
KR1020170139864A
Other languages
English (en)
Other versions
KR20180067408A (ko
Inventor
히로시 다나카
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20180067408A publication Critical patent/KR20180067408A/ko
Application granted granted Critical
Publication of KR102055125B1 publication Critical patent/KR102055125B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)

Abstract

본 발명은 에칭 후의 피에칭재의 목표 두께와, 실제로 에칭 후에 얻어지는 피에칭재의 두께의 대표값인 처리후 대표값의 사이에서 생기는 오차를 억제할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
반도체 웨이퍼 또는 해당 반도체 웨이퍼에 형성된 막을 피에칭재로 하여, 해당 피에칭재의 종점 검출 위치의 두께인 로컬 두께를 산출하고, 해당 로컬 두께로부터 미리 정해진 상대 에칭량을 감산함으로써, 로컬 타겟 두께를 결정하는 타겟 설정 공정과, 해당 종점 검출 위치의 두께를 모니터링하면서, 해당 피에칭재를 에칭하고, 해당 종점 검출 위치의 해당 피에칭재의 두께가 해당 로컬 타겟 두께 이하로 되었다고 판정하면, 에칭을 종료하는 에칭 공정을 구비한다.

Description

반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은 반도체 웨이퍼 또는 반도체 웨이퍼에 형성된 막을 피에칭재로 하여 에칭하는 반도체 장치의 제조 방법에 관한 것이다.
특허문헌 1에는, 인-시튜(in-situ) 타원 편광법을 통계적 모델화 수법과 함께 사용하는 것에 의해, 반도체 웨이퍼 표면에 걸친 공간적인 에칭 속도 패턴을 프로세스 조건의 함수로서 추측하는 것이 개시되어 있다.
특허문헌 1: 일본 특허 공개 평7-130812호 공보
반도체 웨이퍼 또는 반도체 웨이퍼에 형성된 막을 피에칭재로 하여 에칭하는 경우, 에칭 후의 피에칭재의 목표 두께와, 실제로 에칭 후에 얻어지는 피에칭재의 두께의 대표값인 처리후 대표값을 일치시키는 것이 바람직하다. 피에칭재의 특정의 장소를 종점 검출 위치로 하고, 에칭 중에 그 종점 검출 위치의 두께를 모니터링하여 에칭의 종점을 검출하는 것이 있다. 이 에칭 방법에서는, 에칭 전의 종점 검출 위치에서의 피에칭재가 두꺼우면 목표 두께에 이를 때까지의 에칭량이 증가하고, 피에칭재가 얇으면 목표 두께에 이를 때까지의 에칭량이 줄어든다.
종점 검출 위치에서의 피에칭재의 두께가 목표 두께로 될 때까지 에칭하는 방법에서는, 피에칭재의 두께의 면내 편차가 고려되어 있지 않다. 즉, 종점 검출 위치의 피에칭재가 피에칭재의 다른 부분과 비교하여 두꺼우면, 에칭량이 과대로 되어, 처리후 대표값이 목표 두께보다 작아져 버린다. 한편, 종점 검출 위치의 피에칭재가 피에칭재의 다른 부분과 비교하여 얇으면, 에칭량이 과소로 되어, 처리후 대표값이 목표 두께보다 커져 버린다.
본 발명은, 상술한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 에칭 후의 피에칭재의 목표 두께와, 실제로 에칭 후에 얻어지는 피에칭재의 두께의 대표값인 처리후 대표값간에 생기는 오차를 억제할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본원 발명에 따른 반도체 장치의 제조 방법은, 반도체 웨이퍼 또는 해당 반도체 웨이퍼에 형성된 막을 피에칭재로 하여, 해당 피에칭재의 종점 검출 위치의 두께를 기초로 로컬 두께를 산출하고, 해당 로컬 두께로부터 미리 정해진 상대 에칭량을 감산함으로써, 로컬 타겟 두께를 결정하는 타겟 설정 공정과, 해당 종점 검출 위치의 두께를 모니터링하면서, 해당 피에칭재를 에칭하고, 해당 종점 검출 위치의 해당 피에칭재의 두께가 해당 로컬 타겟 두께 이하로 되었다고 판정하면, 에칭을 종료하는 에칭 공정을 구비한 것을 특징으로 한다.
본 발명에 의하면, 에칭 후의 피에칭재의 목표 두께를 그대로 로컬 타겟 두께로 하는 것이 아니라, 피에칭재의 종점 검출 위치의 두께를 기초로 로컬 두께를 산출하고, 해당 로컬 두께로부터 미리 정해진 상대 에칭량을 감산함으로써, 로컬 타겟 두께를 결정하도록 하고 있으므로, 상대 에칭량을 적절히 정하는 것에 의해, 목표 두께와 처리후 대표값 사이에 생기는 차이를 억제할 수 있게 된다.
또한, 본 발명에서는 상대 에칭량을 적절히 정하는 방법도 개시하고 있다.
도 1은 실시 형태 1의 종점 검출 위치 등을 나타내는 도면이다.
도 2는 피에칭재의 단면도이다.
도 3은 실시 형태 2의 종점 검출 위치 등을 나타내는 도면이다.
도 4는 장치 구성을 나타내는 도면이다.
도 5는 피에칭재의 단면도이다.
도 6은 장치 구성을 나타내는 도면이다.
도 7은 비교예에 따른 종점 검출 위치 등을 나타내는 도면이다.
도 8은 비교예에 따른 장치 구성을 나타내는 도면이다.
도 9는 비교예에 따른 피에칭재의 단면도이다.
도 10은 웨이퍼 두께의 측정값을 나타내는 표이다.
도 11은 실시 형태 3에 따른 종점 검출 위치 등을 나타내는 도면이다.
도 12는 실시 형태 4에 따른 종점 검출 위치 등을 나타내는 도면이다.
도 13은 피에칭재의 단면도이다.
본 발명의 실시 형태에 따른 반도체 장치의 제조 방법에 대해 도면을 참조하여 설명한다. 동일하거나 또는 대응하는 구성요소에는 동일한 부호를 부여하고, 설명의 반복을 생략하는 경우가 있다.
실시 형태 1
본 발명의 실시 형태 1에 따른 반도체 장치의 제조 방법은, 반도체 웨이퍼 또는 반도체 웨이퍼에 형성된 막을 피에칭재로 하여, 그 피에칭재에 대해 에칭을 실시하는 것이다. 실시 형태 1에 따른 반도체 장치의 제조 방법은 우선, 타겟 설정 공정을 실시하고, 다음에 에칭 공정을 실시한다.
타겟 설정 공정에 대해 설명한다. 타겟 설정 공정에서는, 우선, 피에칭재의 종점 검출 위치의 두께를 기초로 로컬 두께를 산출한다. 도 1에는, 반도체 웨이퍼(1) 또는 반도체 웨이퍼(1)에 형성된 막인 피에칭재(2)의 종점 검출 위치(5a)가 나타내어져 있다. 반도체 웨이퍼(1)가 피에칭재(2)인 경우, 반도체 웨이퍼(1)는, 예를 들면 Si 웨이퍼이고, Si 웨이퍼 자체가 피에칭재(2)라고 하는 의미이다. 후기의 처리전 대표값과 처리후 대표값을 산출하기 위한 측정점(6)은 반도체 웨이퍼(1)의 면 내에 9점 있고, 그 중의 하나가 종점 검출 위치(5a)와 겹치고 있는 예이다. 측정점(6)은 세로로 1열, 가로로 1열 형성됨으로써, 전체적으로 열 십(十)자 모양으로 배치되어 있다. 종점 검출 위치(5a)의 피에칭재(2)의 두께인 로컬 두께를 주지의 방법으로 산출한다.
피에칭재(2)의 두께를 측정하는 방법으로서는, 피에칭재(2)를 투과하는 파장의 광을 조사하여 표면과 이면으로부터 반사하는 광의 간섭광의 강도와 굴절률로부터 피에칭재의 두께를 측정하는 방법이 있다. 또한, 피에칭재(2)를 투과하는 파장의 광을 사용할 수 없는 경우, 투과하는 성질이 없는 광을 조사하여, 레지스트 등으로 에칭이 보호되고 있는 부분과, 에칭되고 있는 부분으로부터 반사되는 광의 광로차에 의한 간섭광의 강도로부터 에칭되고 있는 피에칭재(2)의 두께를 측정하는 방법 등이 있다.
도 2는 피에칭재(2)의 단면도이다. 도 2에는, 에칭전의 피에칭재(2)의 표면(11)과 에칭 후의 피에칭재(2)의 표면(12)이 나타내어져 있다. 전(前) 공정의 가공 정밀도에 따라, 피에칭재(2)의 두께는 어느 정도 편차가 있다. 도 2의 예에서는 종점 검출 위치(5a)에서는 비교적 피에칭재(2)가 두껍게 형성되어 있다. 표면(11)에 있어서의 종점 검출 위치(5a)에서의 피에칭재(2)의 두께는 로컬 두께 B1이다. 처리전 대표값 B2는 에칭 전에서의 표면(11)의 복수 개소에서 측정한 두께를 대표하는 값이다. 예를 들면, 에칭 전의 도 1의 9개의 측정점(6)에서의 피에칭재(2)의 두께의 평균값이다. 처리전 대표값 B2는 타겟 설정 공정 또는 타겟 설정 공정의 전에, 피에칭재(2)의 복수 개소의 두께로부터 구한 피에칭재(2)의 두께의 대표값이면 좋기 때문에, 반드시 평균값에 한정되지 않는다.
상대 에칭량(15)은 타겟 설정 공정 또는 타겟 설정 공정의 전에, 처리전 대표값 B2로부터 에칭 후의 피에칭재(2)의 목표 두께 A1을 감산하여 산출한다. 목표 두께 A1은 피에칭재(2) 전체에서의 에칭 후의 이상적인 두께이다. 상대 에칭량(15)으로서, 예를 들면 미리 정해진 상대 에칭량을 그대로 이용해도 좋다. 처리후 대표값 A2는 에칭 후에서의 표면(12)의 복수 개소에서 측정한 두께를 대표하는 값이고, 산출하는 것이 필수는 아니지만 결과를 판단하는데 유효하다. 예를 들면, 에칭 후의 도 1의 9개의 측정점(6)에서의 피에칭재(2)의 두께의 평균값이다. 처리후 대표값 A2는, 처리 후에 피에칭재(2)의 복수 개소의 두께로부터 구한 피에칭재(2)의 두께의 대표값이면 좋기 때문에, 반드시 평균값에 한정되지 않는다.
로컬 타겟 두께 T는, 목표 두께 A1과 처리후 대표값 A2의 사이에서 생기는 오차를 억제하기 위해 필요한, 종점 검출 위치(5a)에서의 에칭의 종점 검출 두께이다. 타겟 설정 공정에서는, 로컬 두께 B1을 산출한 후, 그 로컬 두께 B1로부터 상기와 같은 산출 방법으로 미리 정해진 상대 에칭량(15)을 감산함으로써, 로컬 타겟 두께 T를 산출한다.
다음에, 에칭 공정을 실시한다. 에칭 공정에서는, 종점 검출 위치(5a)의 피에칭재(2)의 두께를 모니터링하면서, 피에칭재(2)를 에칭한다. 그리고, 종점 검출 위치(5a)의 피에칭재(2)의 두께가 로컬 타겟 두께 T 이하로 되었다고 판정하면 에칭의 종점이라고 파악하고, 에칭을 종료한다. 에칭 공정을 실시함으로써, 도 2의 피에칭재(2)의 표면(11)은 표면(12)까지 에칭된다.
에칭의 균일성이 좋을수록, 표면(11)의 형상과 표면(12)의 형상은 유사하다. 즉, 도 2에 나타내는 바와 같이, 로컬 두께 B1과 처리전 대표값 B2의 차분 Δt1은 로컬 타겟 두께 T와 처리후 대표값 A2의 차분 Δt2와 거의 동등하게 된다. 에칭에 의해 피에칭재(2)의 모든 장소에서 상대 에칭량(15)과 거의 같은 두께로 에칭되어, 목표 두께 A1과 처리후 대표값 A2의 사이에서 생기는 오차를 억제할 수 있다.
가령, 에칭 공정에서 종점 검출 위치(5a)의 피에칭재(2)의 두께가 목표 두께 A1로 될 때까지 에칭되어 버리면, 처리후 대표값 A2는 목표 두께 A1보다 작은 값이 된다. 그 때문에, 목표 두께 A1과 처리후 대표값 A2의 사이에서 생기는 오차를 억제할 수 없다. 그러나, 본 발명의 실시 형태 1에 따른 반도체 장치의 제조 방법에 의하면, 로컬 타겟 두께 T를 설정함으로써, 목표 두께 A1와 처리후 대표값 A2의 사이에서 생기는 오차를 억제할 수 있다.
본 발명의 실시 형태 1에 따른 반도체 장치의 제조 방법은, 그 특징을 유지하는 범위에서 여러 변형이 가능하다. 예를 들면, 측정점(6) 및 종점 검출 위치(5a)의 배치는 적절히 변경할 수 있다. 또한, 에칭 공정의 후에, 복수의 개소에서 피에칭재의 두께를 측정하고 그들의 값으로부터 피에칭재의 두께의 처리후 대표값을 산출하고, 목표 두께 A1과의 차분을 구하는 것으로 해도 좋다. 또한, 타겟 설정 공정 또는 타겟 설정 공정의 전에 측정한 피에칭재의 복수 개소의 두께와, 에칭 공정의 후에 측정한 피에칭재의 복수 개소의 두께, 또는 차감하여 얻어지는 복수 개소의 차분값에 대해, 최대값, 최소값, 평균값 또는 표준 편차값의 적어도 어느 하나를 구하는 것으로 해도 좋다. 또한, 처리전 대표값 B2를 산출할 때에, 반도체 웨이퍼 중심으로부터의 거리에 따라 피에칭재의 두께의 가중치를 변화시켜도 좋다.
피에칭재는, 예를 들면 Si 혹은 Si를 함유하는 것으로 해도 좋고, C 혹은 C를 함유하는 것으로 해도 좋고, 금속 혹은 금속을 함유하는 것으로 해도 좋다. 피에칭재는, 예를 들면 Si, SiO2, SiON, SiN, C, SiC, SiOC, SiCN, Al, AlCu, Cu, Ti, Ni, Pt 또는 GaN 등으로 할 수 있다. 에칭 공정에서는, 드라이 에칭 또는 웨트 에칭 등의 주지의 에칭 기술을 이용한다. 이들 변형은 본 발명에서의 실시 형태에 따른 반도체 장치의 제조 방법으로 적절히 응용할 수 있다.
실시 형태 2
실시 형태 2에 따른 반도체 장치의 제조 방법은 실시 형태 1과의 공통점이 많기 때문에 실시 형태 1과의 차이점을 중심으로 설명한다. 도 3에는, 실시 형태 2에서의 종점 검출 위치(5a) 등이 나타내어져 있다. 중심(5c)은 반도체 웨이퍼의 중심 위치이다. 복수의 측정점(6)은 중심(5c)을 통과하는 직선 상으로 1열로 나열되어 있다. 복수의 측정점(6)의 일부는 종점 검출 위치(5a), 중심(5c) 및 대칭 위치(5b)와 겹치고 있다. 대칭 위치(5b)는 종점 검출 위치(5a)와 반도체 웨이퍼의 중심(5c)에 대해 대칭으로 되는 위치이다. 즉, 대칭 위치(5b)와 종점 검출 위치(5a)는 반도체 웨이퍼의 중심(5c)에 대해 점대칭으로 되어 있다.
실시 형태 2의 타겟 설정 공정에서는, 종점 검출 위치(5a)와 대칭 위치(5b)의 피에칭재의 두께를 측정하고, 그들의 평균값을 로컬 두께로서 산출한다. 그리고, 로컬 두께로부터 미리 정해진 상대 에칭량을 감산함으로써, 로컬 타겟 두께를 산출한다.
도 4에는, 실시 형태 2에서의 장치 구성예가 나타내어져 있다. 반도체 웨이퍼(1)는 회전의 원점에 위치하는 스테이지(8)에 탑재되어 있다. 스테이지(8)의 위쪽에는, 주사 기구(7)에 의해 이동 가능하게 마련된 두께 계측 센서(5)가 있다. 양방향 화살표(7a)는 주사 기구(7)의 동작에 의해 두께 계측 센서(5)에서 측정할 수 있는 범위를 나타낸다. 스테이지(8)의 근처에는 에칭액 토출 노즐(3)을 구비한 노즐 스캔 암(9)이 도시되어 있다. 두께 계측 센서(5), 주사 기구(7), 노즐 스캔 암(9), 및 스테이지(8)를 제어용 콘트롤러(10a)에서 제어하여, 두께 계측 센서(5) 단독 혹은 주사 기구(7) 또는 스테이지(8)와 조합한 피에칭재(2)의 두께 측정, 노즐 스캔 암(9)과 스테이지(8)에 의한 에칭 처리를 행한다.
도 3에서의 피에칭재(2)의 두께 측정은, 제어용 콘트롤러(10a)가 주사 기구(7)를 제어하여 측정 위치에 두께 계측 센서(5)를 위치 결정해서 두께 계측 콘트롤러(10b)에게 측정을 지시하고, 두께 계측 콘트롤러(10b)가 간섭광의 강도와 굴절률로부터 피에칭재(2)의 두께를 측정하여 두께의 값을 제어용 콘트롤러(10a)에 되돌려줌으로써 이루어지고 있다. 이 동작을 각 측정점(6), 종점 검출 위치(5a), 대칭 위치(5b)에 대해 행하는 것이다. 타겟 설정 공정에서는, 제어용 콘트롤러(10a)가 상기의 두께 측정에 의해 얻어진 종점 검출 위치(5a)와 대칭 위치(5b)에서의 두께의 평균값을 로컬 두께로서 산출한다.
또한, 제어용 콘트롤러(10a)는 상기의 두께 측정에 의해 얻어진 복수의 측정점(6)의 두께의 대표값인 처리전 대표값을 산출한다. 처리전 대표값은, 예를 들면 복수의 측정점(6)에서의 피에칭재(2)의 두께의 평균값이다. 물론 복수의 측정점(6)의 일부에 종점 검출 위치(5a)와 대칭 위치(5b)가 겹치고 있어도 전혀 문제없다.
도 5는 피에칭재(2)의 단면도이다. 표면(11)에 대해, 종점 검출 위치(5a)의 피에칭재(2)의 두께는 대칭 위치(5b)의 피에칭재(2)의 두께보다 작다. 로컬 두께 B1은 종점 검출 위치(5a)와 대칭 위치(5b)의 피에칭재(2)의 두께의 평균값이다. 처리전 대표값 B2는 로컬 두께 B1보다 작은 값으로 되어 있다.
상대 에칭량(15)은, 타겟 설정 공정 또는 타겟 설정 공정의 전에, 처리전 대표값 B2로부터 에칭 후의 피에칭재의 목표 두께 A1을 감산하여 산출한다. 산출 처리는 제어용 콘트롤러(10a)에서 행한다. 목표 두께 A1은, 레시피 등으로 미리 정한 값인 것이 많지만, 처리전 대표값 B2의 범위에 따라 상이한 목표 두께 A1을 정한 복수의 레시피를 자동적으로 선택하는 기능도 당연히 사용할 수 있다. 타겟 설정 공정에서는, 도 5에 나타내는 바와 같이, 로컬 두께 B1로부터 상대 에칭량(15)을 감산함으로써, 로컬 타겟 두께 T를 산출한다.
에칭 공정에서는, 피에칭재(2)에 대해 매엽 웨트 에칭을 실시한다. 도 6은 에칭 공정에서의 장치의 동작을 나타내는 도면이다. 에칭 공정에서는, 두께 계측 센서(5)에서 종점 검출 위치(5a)의 피에칭재(2)의 두께를 모니터링하면서, 스테이지(8)에 의해 반도체 웨이퍼(1)를 회전시키면서 노즐 스캔 암(9)의 노즐(3)로부터 피에칭재(2)에 에칭액을 공급한다. 에칭액을 공급하여 피에칭재(2)를 웨트 에칭하면서, 노즐(3)을 노즐 스캔 암(9)의 회전 왕복 동작에 의한 스캔 동작(9a)으로 스캔한다. 그리고, 두께 계측 콘트롤러(10b)로부터 연속적으로 리턴되는 종점 검출 위치(5a)의 피에칭재(2)의 두께 중 회전의 원점과 180°의 위치에 가장 가까운 두께의 평균값을 연속적으로 산출하고, 그 값이 로컬 타겟 두께 T 이하로 되었다고 판정하면, 제어용 콘트롤러(10a)가 에칭 종점을 검출하고, 에칭을 종료한다. 그 후, 스테이지(8)는 회전의 원점으로 되돌아간다.
에칭 처리에 의해 도 5의 표면(11)은 표면(12)까지 후퇴한다. 에칭 처리의 후에, 주사 기구(7)를 구동시켜 두께 계측 센서(5)에 의해 피에칭재(2)의 두께를 측정한다. 구체적으로는, 도 4의 양 화살표의 범위에서 피에칭재(2)의 두께를 측정함으로써, 도 3의 모든 측정점(6)에서의 피에칭재(2)의 두께를 얻는다. 측정된 두께로부터 처리후 대표값 A2를 산출한다. 도 5에는 처리후 대표값 A2와 목표 두께 A1이 거의 동등하게 된 것이 개시되어 있다. 처리후 대표값 A2를 얻음으로서, 처리후 대표값 A2와 목표 두께 A1의 차분을 추출하거나, 에칭하는 전후에서 측정한 복수 개소의 웨이퍼 위치에서의 두께값 또는 차감하여 얻어지는 복수 개소의 차분값에 대해 최대값, 최소값, 평균값, 표준 편차값의 적어도 어느 하나를 추출하거나 할 수 있게 된다. 이들 값은 에칭의 품질 관리에 이용될 수 있다.
여기서, 본 발명의 실시 형태 2에 따른 반도체 장치의 제조 방법의 의의의 이해를 용이하게 하기 위해 비교예를 설명한다. 비교예에 대해서는 본 발명의 실시 형태 2와의 차이점을 중심으로 설명한다. 도 7은 비교예에서의 종점 검출 위치(5a)를 나타내는 도면이다. 종점 검출 위치(5a)는 피에칭재의 두께를 대표하는 위치에 마련하는 것이 중요하다. 도 8은 비교예에서의 에칭 공정을 설명하는 도면이다. 비교예에서는, 두께 계측 센서(5)에 의해 종점 검출 위치(5a)의 피에칭재(2)의 두께를 모니터링하면서, 반도체 웨이퍼(1)를 회전시키고, 노즐(3)로부터 피에칭재(2)에 에칭액을 토출하여 피에칭재(2)를 에칭한다. 비교예에서는, 매엽 웨트 에칭으로 피에칭재(2)를 에칭한다.
반응 율속(律速)의 시스템(reaction-limited system)에서는 노즐(3)을 반도체 웨이퍼(1)의 거의 중심 바로 위에 고정해도 양호한 균일성을 가지는 에칭 조건을 용이하게 찾아낼 수 있지만, 공급 율속의 시스템(supply-limited system)에서는 암을 스캔 동작(9a)시켜 노즐(3)로부터 토출되는 에칭액(4)을 피에칭재(2)의 전체에 밸런스 좋게 넓히지 않으면 양호한 에칭의 균일성을 실현할 수 없다. 공급 율속의 시스템에서 에칭의 균일성을 좋게 하기 위해서는, 에칭액의 에칭 레이트와 유량, 반도체 웨이퍼 회전수, 및 노즐(3)의 스캔 동작(9a)의 적정화가 불가결하다. 또 에칭의 균일성을 안정시키기 위해서는, 에칭액(4)의 열화에 의한 에칭 레이트의 변동을, 에칭액의 성분을 보충하는 등으로 억제할 필요가 있다.
비교예에서는 종점 검출 위치(5a)를 고정하면서 반도체 웨이퍼(1)를 회전시키므로, 반도체 웨이퍼(1)의 회전 중심으로부터 일정한 거리에 있는 원주 상에서 종점을 검출하게 된다. 이 원주 상의 종점 검출 위치(5a)가 피에칭재(2)의 두께를 대표하는 위치인 것이 중요하다. 또한, 피에칭재(2)의 두께의 면내 분포의 안정성 및 에칭의 균일성을 좋게 해 둘 필요가 있다.
도 9는 비교예에서의 피에칭재(2)의 단면도이다. 비교예에서는, 종점 검출 위치(5a)에서의 피에칭재(2)의 두께가 목표 두께 A1에 도달할 때까지 에칭을 행한다. 구체적으로는 에칭량(14)만큼 에칭한다. 그 때문에, 표면(11)에서의 종점 검출 위치(5a)의 피에칭재(2)의 두께가 처리전 대표값 B2로부터 어긋나 있으면, 목표 두께 A1과 처리후 대표값 A2의 사이에서 생기는 오차를 억제할 수 없다. 도 9에는, 에칭 전의 종점 검출 위치(5a)의 피에칭재(2)의 두께가 처리전 대표값 B2보다 크기 때문에, 과잉 에칭이 행해져, 처리후 대표값 A2가 목표 두께 A1보다 작아져 버린 것이 나타내어져 있다. 비교예의 경우, 에칭 전의 종점 검출 위치(5a)의 피에칭재(2)의 두께가 처리전 대표값 B2로부터 괴리되어 있으면, 목표 두께 A1와 처리후 대표값 A2의 사이에서 생기는 오차를 억제할 수 없다.
그러나, 실시 형태 1, 2에 따른 반도체 장치의 제조 방법은, 종점 검출 위치(5a)에서 목표 두께 A1을 실현하는 것이 아니고, 목표 두께 A1과 처리후 대표값 A2의 사이에서 생기는 오차를 억제하기 위해 종점 검출 위치(5a)에서 실현해야 할 두께인 로컬 타겟 두께 T를 설정하는 것이다. 본 발명의 실시 형태 2에서는, 종점 검출 위치(5a)와 대칭 위치(5b)의 피에칭재(2)의 두께의 평균값인 로컬 두께 B1로부터 상대 에칭량(15)을 감산함으로써, 로컬 타겟 두께 T를 산출하였다. 따라서, 도 5의 단면도에 나타내는 바와 같이 피에칭재(2)의 두께에 경사가 있는 경우, 종점 검출 위치(5a)의 두께만으로부터 로컬 두께를 정의하는 경우보다, 목표 두께 A1과 처리후 대표값 A2의 사이에서 생기는 오차를 억제할 수 있다.
도 10은 Si 웨이퍼의 에칭 전후의 두께 측정값의 예를 나타내는 도면이다. 전측정이란 에칭 전의 측정이고, 후측정이란 에칭 후의 측정이다. 웨이퍼면 내 49점에서 측정한 결과로부터, 에칭의 전에도 후에도 웨이퍼의 두께에는 어느 정도의 편차가 있는 것을 알 수 있다. 따라서, 실시 형태 2와 같이 복수의 위치에서의 측정값로부터 로컬 두께를 구하는 것이 바람직하다.
실시 형태 3
실시 형태 3에 따른 반도체 장치의 제조 방법은 실시 형태 2와의 공통점이 많기 때문에 실시 형태 2와의 차이점을 중심으로 설명한다. 도 11에는, 실시 형태 3에서의 종점 검출 위치(5a) 등이 나타내어져 있다. 실시 형태 3에서는 실시 형태 2에서 설명한 종점 검출 위치(5a)와 대칭 위치(5b)와 측정점(6)에서의 두께 측정을, 예를 들면 45°의 피치 회전(16a)마다 4회 행하고 있다. 종점 검출 위치(5a)와 대칭 위치(5b)와 측정점(6)의 두께는 4회분이며, 측정점(6)은 직선적으로 마련된 복수의 측정점(6a)과, 직선적으로 마련된 복수의 측정점(6b)과, 직선적으로 마련된 복수의 측정점(6c)과, 직선적으로 마련된 복수의 측정점(6d)을 포함한다. 물론 복수의 측정점(6a)의 일부에 하나의 종점 검출 위치(5a), 중심(5c), 및 하나의 대칭 위치(5b)가 겹치고 있어도 전혀 문제가 없다. 측정점(6b, 6c, 6d)도 마찬가지이다.
실시 형태 3의 타겟 설정 공정에서는, 반도체 웨이퍼(1)를 미리 정해진 45°의 피치 회전(16a)마다, 로컬 두께를 산출하여 로컬 두께로부터 상대 에칭량을 감산하는 동작을 행한다. 실시 형태 3에서는, 반도체 웨이퍼(1)를 탑재한 스테이지(8)가 회전의 원점에 있는 상태에서, 도 4에서 나타낸 두께 계측 센서(5)에서, 일직선으로 나열된 복수의 측정점(6a)의 두께를 측정하고, 측정점(6a)과 겹치고 있는 종점 검출 위치(5a)와 대칭 위치(5b)에서의 피에칭재(2)의 두께로부터 그들의 평균값인 로컬 두께를 산출한다. 그리고, 반도체 웨이퍼(1)를 회전각 45°만큼 회전시키고, 일직선으로 나열된 복수의 측정점(6b)의 두께를 측정하고, 측정점(6b)과 겹치고 있는 종점 검출 위치(5a)와 대칭 위치(5b)에서의 피에칭재(2)의 두께로부터 그들의 평균값인 로컬 두께를 산출한다.
또, 반도체 웨이퍼(1)를 회전각 45°만큼 회전시키고, 일직선으로 나열된 복수의 측정점(6c)의 두께를 측정하고, 측정점(6c)과 겹치고 있는 종점 검출 위치(5a)와 대칭 위치(5b)에서의 피에칭재(2)의 두께로부터 그들의 평균값인 로컬 두께를 산출한다. 마지막으로, 반도체 웨이퍼(1)를 회전각 45°만큼 회전시키고, 일직선으로 나열된 복수의 측정점(6d)의 두께를 측정하고, 측정점(6d)과 겹치고 있는 종점 검출 위치(5a)와 대칭 위치(5b)에서의 피에칭재(2)의 두께로부터 그들의 평균값인 로컬 두께를 산출한다.
이렇게 해서, 상이한 장소에 대한 4개의 로컬 두께를 산출한다. 그리고, 4개의 로컬 두께의 각각으로부터 상대 에칭량을 감산하고, 감산 후의 값의 평균값을 로컬 타겟 두께 T로 한다. 즉, 4개의 로컬 타겟 두께를 구하고 나서 그들의 평균을 에칭 공정에 이용하는 로컬 타겟 두께 T로 한다. 복수의 로컬 타겟 두께를 평균하여 얻어진 로컬 타겟 두께는 평균 로컬 타겟 두께로 한다. 종점 검출 위치(5a)에서 얻어진 4개의 두께와 대칭 위치(5b)에서 얻어진 4개의 두께는 중심(5c)으로부터 등거리에 있는 위치의 두께이고, 평균 로컬 타겟 두께는 고리 형상으로 나열된 8개의 위치의 두께를 반영한 값으로 되어 있다.
상대 에칭량(15)은 타겟 설정 공정 또는 타겟 설정 공정의 전에, 측정점(6a, 6b, 6c, 6d) 각각에 대해 두께의 대표값을 산출하고, 그들의 4개의 대표값의 평균값인 처리전 대표값을 산출하고, 그 처리전 대표값으로부터 에칭 후의 피에칭재의 목표 두께를 감산하여 상대 에칭량을 산출한다.
에칭 공정에서는, 반도체 웨이퍼(1)를 회전시키면서 에칭을 행하면서, 종점 검출 위치(5a)에서 에칭 대상의 두께를 연속하여 측정한다. 그리고, 피에칭재(2)의 두께 중 회전의 원점, 45°, 90°, 135°, 180°, 225°, 270°, 315°의 위치에 가장 가까운 두께의 평균값을 연속적으로 산출하고, 그 값이 평균 로컬 타겟 두께 이하로 되었다고 판정한 경우에 에칭의 종점을 검출하고 에칭을 종료한다. 실시 형태 3에 따른 반도체 장치의 제조 방법에 의하면, 에칭 대상의 두께의 분포에 요동이 있는 경우에, 목표 두께 A1과 처리후 대표값 A2의 사이에서 생기는 오차를 억제할 수 있다.
실시 형태 4
실시 형태 4에 따른 반도체 장치의 제조 방법은 실시 형태 2, 3과 유사점이 많기 때문에, 실시 형태 2, 3과의 차이점을 중심으로 설명한다. 도 12에는, 연속 회전(16b)에 의해 종점 검출 위치(5a)에서 두께를 파악할 수 있는 종점 검출 회전 궤적(5d) 등이 나타내어져 있다. 타겟 설정 공정에서는 반도체 웨이퍼(1)를 회전시키면서 로컬 두께를 측정한다. 보다 상세히 설명하면, 반도체 웨이퍼(1)를 회전시키면서 종점 검출 위치(5a)에서 피에칭재(2)의 두께를 예를 들면 1회전분 복수의 측정점에서 측정하고, 평균화 또는 모드 추출(mode extraction) 등에 의해, 종점 검출 회전 궤적(5d) 상의 두께를 대표하는 로컬 두께를 얻을 수 있다. 또한, 회전을 멈추는 일없이, 로컬 타겟 두께 T를 산출한 후, 계속해서 에칭 공정으로 진행할 수도 있다.
로컬 타겟 두께 T를 산출하기 위해 이용하는 상대 에칭량은 당연히 타겟 설정 공정 또는 타겟 설정 공정의 전에 산출된다. 상대 에칭량은, 예를 들면 중심(5c)을 통과하는 직선 상의 복수 개소의 피에칭재(2)의 두께로부터 피에칭재의 두께의 대표값인 처리전 대표값 B2를 산출하고, 처리전 대표값 B2로부터 목표 두께 A1을 감산하여 산출한다.
도 13에는, 에칭 전의 피에칭재(2)의 표면(11)과, 에칭 후의 피에칭재(2)의 표면(12)이 나타내어져 있다. 표면(11)의 두께의 요동이 클수록, 로컬 두께의 산출의 기초로 되는 두께의 측정 위치에 따라 로컬 두께가 크게 변화된다. 에칭 공정에서는 반도체 웨이퍼(1)를 회전시키므로, 에칭 동안은 종점 검출 회전 궤적(5d)에서의 피에칭재(2)의 두께를 모니터링하고 있게 된다. 따라서, 에칭 전에 산출하는 로컬 두께도 종점 검출 회전 궤적(5d)에서의 측정에서 얻는 것이 바람직하다. 그래서, 본 발명의 실시 형태 4에서는 반도체 웨이퍼(1)를 회전시키면서 로컬 두께를 산출하는 것으로 했으므로, 반도체 웨이퍼(1)의 회전 각도에 따라 상이한 값으로 되는 로컬 두께를 평준화할 수 있다. 따라서, 목표 두께 A1과 처리후 대표값 A2의 사이에서 생기는 오차를 억제할 수 있다.
타겟 설정 공정 및 에칭 공정에서, 반도체 웨이퍼(1)를 회전시키면서 피에칭재(2)의 두께를 복수의 측정점에서 측정하고, 평균값을 구해서 로컬 두께로 하여도 좋고, 빈도가 가장 높은 값을 로컬 두께로 하여도 좋다. 타겟 설정 공정에서의 막의 두께의 측정 방법과, 에칭 공정에서의 막의 두께의 측정 방법을 일치시키는 것에 의해, 상대 에칭량(15)을 정확하게 반영시킨 에칭이 가능해져, 목표 두께 A1과 처리후 대표값 A2의 사이에서 생기는 오차를 억제할 수 있다.
여기까지의 모든 실시 형태에 대해, 처리전 대표값 B2의 산출 방법은 특별히 한정되지 않는다. 예를 들면, 웨이퍼면 내에서 등간격으로 배치된 복수의 개소에서 측정한 두께를 단순히 평균하여 처리전 대표값 B2로 하거나, 웨이퍼 중심으로부터의 거리에 따라 측정하는 개소의 밀도를 변화시켜 측정값을 평균하여 처리전 대표값 B2로 하거나, 웨이퍼 중심으로부터의 거리에 따라 측정값의 가중치를 변화시켜 처리전 대표값 B2로 하거나 할 수 있다.
실시 형태 2-4에서, 반도체 웨이퍼(1)를 회전시키면서 에칭을 행하지만, 연속적으로 산출하는 피에칭재(2)의 두께의 평균값이 1회라도 로컬 타겟 두께 T 이하가 되면 에칭을 종료시키는 것이 아니라, 이동 평균에 의해 피에칭재(2)의 두께의 추이를 평준화한 두께로 판정함으로써 외란에 의한 두께의 이상치(outlier)와 요동의 영향을 완화할 수 있고, 또 목표 두께 A1과 처리후 대표값 A2의 사이에서 생기는 오차를 억제할 수 있다. 또, 여기까지 설명한 각 실시 형태에서의 기술적 특징은 적절히 조합하여 이용해도 좋다.
1: 반도체 웨이퍼
2: 피에칭재
5a: 종점 검출 위치
6: 측정점
11, 12: 표면
15: 상대 에칭량

Claims (12)

  1. 반도체 웨이퍼 또는 상기 반도체 웨이퍼에 형성된 막을 피에칭재로 하여, 상기 피에칭재의 종점 검출 위치의 두께를 기초로 로컬 두께를 산출하고, 상기 로컬 두께로부터 미리 정해진 상대 에칭량을 감산함으로써, 로컬 타겟 두께를 결정하는 타겟 설정 공정과,
    상기 종점 검출 위치의 두께를 모니터링하면서, 상기 피에칭재를 에칭하고, 상기 종점 검출 위치의 상기 피에칭재의 두께가 상기 로컬 타겟 두께 이하로 되었다고 판정하면, 에칭을 종료하는 에칭 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 에칭 공정에서는, 상기 반도체 웨이퍼를 회전시키면서 에칭을 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 타겟 설정 공정에서는, 상기 반도체 웨이퍼를 회전시키는 것에 의해 종점 검출 위치에서 얻어지는 복수의 개소의 두께로부터 상기 로컬 두께를 산출하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 타겟 설정 공정에서는, 상기 종점 검출 위치와 상기 반도체 웨이퍼의 중심에 대해 대칭인 대칭 위치의 상기 피에칭재의 두께의 평균값을 로컬 두께로서 산출하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 타겟 설정 공정에서는, 상기 반도체 웨이퍼를 미리 정해진 회전각만큼 회전시킬 때마다, 상기 로컬 두께를 산출하여 상기 로컬 두께로부터 상기 상대 에칭량을 감산하는 동작을 행하고, 얻어진 복수의 감산 후의 값에 대해 평균값을 산출하여 상기 로컬 타겟 두께로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 상대 에칭량은, 상기 타겟 설정 공정 또는 상기 타겟 설정 공정의 전에, 상기 피에칭재의 복수 개소의 두께로부터 상기 피에칭재의 두께의 대표값인 처리전 대표값을 산출하고, 상기 처리전 대표값로부터 에칭 후의 상기 피에칭재의 목표 두께를 감산하여 산출하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 복수 개소는 반도체 웨이퍼의 중심을 통과하는 직선 상에 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 6 항에 있어서,
    상기 복수 개소는 상기 종점 검출 위치와, 상기 종점 검출 위치와 상기 반도체 웨이퍼의 중심에 대해 대칭인 대칭 위치를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 5 항에 있어서,
    상기 상대 에칭량은, 상기 반도체 웨이퍼가 상기 회전각만큼 회전될 때마다, 상기 반도체 웨이퍼의 중심을 통과하는 직선 상의 복수 개소의 두께로부터 상기 피에칭재의 두께의 대표값을 산출하고, 얻어진 복수의 대표값에 대해 평균값을 산출하여 처리전 대표값으로 하고, 상기 처리전 대표값으로부터 에칭 후의 상기 피에칭재의 목표 두께를 감산하여 산출하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 에칭 공정의 후에, 복수의 개소에서 상기 피에칭재의 두께를 측정하여 그들의 값으로부터 상기 피에칭재의 두께의 처리후 대표값을 산출하고, 에칭 후의 상기 피에칭재의 목표 두께와의 차분을 구하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 6 항에 있어서,
    상기 타겟 설정 공정 또는 상기 타겟 설정 공정의 전에 측정한 상기 피에칭재의 복수 개소의 두께와, 에칭 공정의 후에 측정한 피에칭재의 복수 개소의 두께, 또는 각각의 복수 개소의 차분값에 대해, 최대값, 최소값, 평균값 또는 표준 편차값 중 적어도 어느 하나를 구하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 6 항에 있어서,
    상기 처리전 대표값을 산출할 때에, 상기 반도체 웨이퍼의 중심으로부터의 거리에 따라 피에칭재의 두께의 가중치를 변화시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020170139864A 2016-12-12 2017-10-26 반도체 장치의 제조 방법 KR102055125B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016240488A JP6673173B2 (ja) 2016-12-12 2016-12-12 半導体装置の製造方法
JPJP-P-2016-240488 2016-12-12

Publications (2)

Publication Number Publication Date
KR20180067408A KR20180067408A (ko) 2018-06-20
KR102055125B1 true KR102055125B1 (ko) 2019-12-12

Family

ID=62201894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170139864A KR102055125B1 (ko) 2016-12-12 2017-10-26 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (1) US10186461B2 (ko)
JP (1) JP6673173B2 (ko)
KR (1) KR102055125B1 (ko)
DE (1) DE102017218098A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11939665B2 (en) * 2020-03-10 2024-03-26 Tokyo Electron Limted Film thickness measuring apparatus and film thickness measuring method, and film forming system and film forming method
JP7460411B2 (ja) 2020-03-24 2024-04-02 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置及び基板処理方法
CN116858148B (zh) * 2023-09-01 2024-01-19 特变电工山东鲁能泰山电缆有限公司 厚度监测装置、自动生产系统以及厚度检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176087A (ja) * 2000-12-06 2002-06-21 Hamamatsu Photonics Kk 厚み計測装置、及びそれを用いたウエットエッチング装置、ウエットエッチング方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61214430A (ja) 1985-03-19 1986-09-24 Nippon Gakki Seizo Kk 半導体装置の製法
CA2070030A1 (en) 1992-05-29 1993-11-30 Ed Stengel Humidifier
JPH06140365A (ja) * 1992-10-23 1994-05-20 Shin Etsu Handotai Co Ltd Ｓｏｉ基板におけるｓｏｉ膜厚均一化方法
US5399229A (en) 1993-05-13 1995-03-21 Texas Instruments Incorporated System and method for monitoring and evaluating semiconductor wafer fabrication
JPH10294305A (ja) * 1997-04-18 1998-11-04 Hitachi Ltd 半導体製造方法及び装置
JP2012004294A (ja) * 2010-06-16 2012-01-05 Shibaura Mechatronics Corp 基板処理装置および基板処理方法
FR2991099B1 (fr) * 2012-05-25 2014-05-23 Soitec Silicon On Insulator Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice
US9698062B2 (en) * 2013-02-28 2017-07-04 Veeco Precision Surface Processing Llc System and method for performing a wet etching process
JP6132688B2 (ja) * 2013-07-18 2017-05-24 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
JP6289930B2 (ja) * 2014-02-18 2018-03-07 株式会社ディスコ ウェットエッチング装置
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176087A (ja) * 2000-12-06 2002-06-21 Hamamatsu Photonics Kk 厚み計測装置、及びそれを用いたウエットエッチング装置、ウエットエッチング方法

Also Published As

Publication number Publication date
JP6673173B2 (ja) 2020-03-25
US10186461B2 (en) 2019-01-22
US20180166346A1 (en) 2018-06-14
JP2018098322A (ja) 2018-06-21
KR20180067408A (ko) 2018-06-20
DE102017218098A1 (de) 2018-06-14

Similar Documents

Publication Publication Date Title
KR102055125B1 (ko) 반도체 장치의 제조 방법
TWI600895B (zh) 原位控制製程的方法及設備
US20120216747A1 (en) Chemical vapor deposition device and temperature control method of chemical vapor deposition device
US11920914B2 (en) Tubing dimensional measurement system
JP2016515300A5 (ko)
CN109075058B (zh) 用于蚀刻系统的晶片轮廓
KR20110099651A (ko) 연마 감시 방법, 연마 방법, 연마 감시 장치, 및 연마 장치
US8932962B2 (en) Chemical dispensing system and method
JP2012191071A (ja) 半導体製造装置、半導体装置の製造方法、及び電子機器の製造方法
JP2008177329A (ja) ウエットエッチング方法
US11826870B2 (en) Apparatus and method for double-side polishing work
US11717931B2 (en) Apparatus and method for double-side polishing work
US9018023B2 (en) Detection of surface defects by optical inline metrology during Cu-CMP process
KR102617186B1 (ko) 처리 조건 선택 방법, 기판 처리 방법, 기판 제품 제조 방법, 처리 조건 선택 장치 및 프로그램을 저장한 컴퓨터로 판독 가능한 기록 매체
US10763145B2 (en) Semiconductor manufacturing equipment and semiconductor manufacturing method
JP2010028011A (ja) エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ製造工程管理方法
JP6079664B2 (ja) 被測定物の表面測定装置およびその表面測定方法
Kagalwala et al. Integrated metrology's role in Gas Cluster Ion Beam etch
TWI571947B (zh) Calculation method of wafer thickness measurement
KR100625323B1 (ko) 급변하는 공정에서 실시간으로 인터락 제어를 위한 반도체제조 설비 및 그 방법
TW201727189A (zh) 非均質表面之處理方法
KR101003882B1 (ko) 오버레이 키의 미스얼라인 측정장치 및 방법
WO2020145886A1 (en) Apparatus and method for assessing surface roughness
CN117769477A (zh) 工件的双面研磨装置及双面研磨方法
JP2007123420A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right