KR102048106B1 - 방향성 결합식 멀티드롭 버스 - Google Patents

방향성 결합식 멀티드롭 버스 Download PDF

Info

Publication number
KR102048106B1
KR102048106B1 KR1020147025601A KR20147025601A KR102048106B1 KR 102048106 B1 KR102048106 B1 KR 102048106B1 KR 1020147025601 A KR1020147025601 A KR 1020147025601A KR 20147025601 A KR20147025601 A KR 20147025601A KR 102048106 B1 KR102048106 B1 KR 102048106B1
Authority
KR
South Korea
Prior art keywords
coupler
differential
coupling
impedance
module
Prior art date
Application number
KR1020147025601A
Other languages
English (en)
Other versions
KR20140132364A (ko
Inventor
다다히로 구로다
히로끼 이시꾸로
Original Assignee
각고호우징 게이오기주크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 각고호우징 게이오기주크 filed Critical 각고호우징 게이오기주크
Publication of KR20140132364A publication Critical patent/KR20140132364A/ko
Application granted granted Critical
Publication of KR102048106B1 publication Critical patent/KR102048106B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/293—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means
    • G02B6/29304—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means operating by diffraction, e.g. grating
    • G02B6/29316—Light guides comprising a diffractive element, e.g. grating in or on the light guide such that diffracted light is confined in the light guide
    • G02B6/29317—Light guides of the optical fibre type
    • G02B6/29319—With a cascade of diffractive elements or of diffraction operations
    • G02B6/2932—With a cascade of diffractive elements or of diffraction operations comprising a directional router, e.g. directional coupler, circulator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Near-Field Transmission Systems (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

방향성 결합식 멀티드롭 버스에 관한 것으로, 결합 시에서의 버스와의 임피던스를 정합해서 고속화한다. 제2 결합기 단부를 설치한 제2 모듈을 제1 결합기 단부를 설치한 제1 모듈에 장착했을 때에 방향성 결합기를 구성하도록 하여, 방향성 결합기의 결합 상태에 있어서의 근접 효과를 반영한 결합계 임피던스를 버스의 임피던스에 정합시킨다.

Description

방향성 결합식 멀티드롭 버스{DIRECTIONAL COUPLING-TYPE MULTI-DROP BUS}
본 발명은, 방향성 결합식 멀티드롭 버스에 관한 것이며, 예를 들어 CMOS 집적 회로에 의해 구성된 프로세서나 메모리 등의 모듈간에서의 신호 전송을 위한 기술에 관한 것으로, 특히, 복수의 모듈이 동일한 전송선에 접속되어 데이터 전송을 행하는 멀티드롭 버스의 고속화에 관한 것이다.
멀티드롭 버스는, 복수의 모듈이 1개의 신호 선로(버스)를 공유하여 상호 통신하는 접속 기술이다. 예를 들어, 정보 처리 장치에 있어서 프로세서와 메모리 모듈은 멀티드롭 버스에 의해 접속되는 경우가 많다. 복수의 전용 신호 선로를 사용해서 일대일 통신을 하는 접속 기술과 비교하면, 멀티드롭 버스는 신호선의 개수를 적게 할 수 있는 이점이 있다.
그러나, 한편, 멀티드롭 버스는 신호의 분기점에서 특성 임피던스가 불연속으로 되므로, 전송 속도를 고속으로 할 수 없다는 결점이 있다. 특성 임피던스가 불연속으로 되면, 신호의 일부는 반사하여, 통과한 신호에 왜곡이 발생한다. 또한, 분기한 이전에서의 짧은 전송 선로(스터브)에 부여한 모듈의 입력 용량이 분기점의 임피던스를 내려서 신호 왜곡이 발생하고, 또한 버스의 신호 전파를 지연시킨다.
또한, 모듈의 교환ㆍ추가를 할 수 있도록 커넥터를 스터브에 삽입하면, 커넥터에 기생하는 용량이나 인덕터의 성분이 분기점에 가해져서 버스를 전파하는 신호의 반사나 왜곡의 원인이 된다. 또한, 신호의 반사나 왜곡은 심볼간 간섭을 일으켜 비트 오류의 원인이 된다.
이와 같이, 멀티드롭 버스에서는, 각 분기점에서 신호의 반사ㆍ왜곡이 생기기 때문에, 일대일 통신에 비해 전송 속도를 고속으로 할 수 없다. 그러나, 프로세서와 메모리 모듈 사이의 데이터 전송이 시스템의 성능을 율속하는 경우가 많아，멀티드롭 버스의 고속화 요구는 항상 높다.
따라서, 이와 같은 문제를 해결하기 위해, 방향성 결합기를 사용함으로써 임피던스를 크게 바꾸지 않고 신호를 분기하는 제안이 이루어져 있다. 이 경우, 스터브에 부여한 모듈의 입력 용량이나 커넥터의 기생 성분을 버스로부터 분리할 수 있으므로, 버스를 전파하는 신호에 반사나 왜곡이 발생하지 않는다고 하는 이점도 있다.
예를 들어, 동일한 기판 상에 형성한 2개의 평행한 프린트 배선의 조선(條線)을, 접지한 2매의 도체판에 의해 샌드위치 형상으로 끼운 방향성 결합기를 사용해서 멀티드롭 버스를 형성하는 것이 제안되어 있다(예를 들어, 특허문헌 1 참조). 이 경우의 방향성 결합기의 임피던스는, 모든 방향성 결합기에 있어서 동일, 즉, 단일 임피던스이다.
혹은, 방향성 결합기를 메인 기판 혹은 서브 기판 중 어느 한쪽에 형성하는 것도 제안되어 있다(예를 들어, 특허문헌 2 참조). 메인 기판 상에 결합기가 형성되어 있는 경우에는, 서브 기판이 장착되지 않아도 신호는 결합기에 의해 분기된 후에 종단 저항으로 폐기된다. 한편, 서브 기판 상에 결합기가 형성되어 있는 경우에는, 서브 기판으로 구성하고 있는 버스는, 메인 기판으로부터 커넥터를 경유해서 서브 기판 상에서 결합기를 통하여 다시 커넥터를 경유해서 메인 기판으로 복귀되는 것을 반복하고, 마지막으로 정합 종단된다. 따라서, 버스에 커넥터가 삽입되고, 커넥터의 기생 효과로 버스 상의 신호는 반사나 왜곡을 받는다고 하는 문제가 있다.
또한, 이와 같은 방향성 결합기를 사용한 멀티드롭 버스를 메모리 모듈에 적용하는 것도 제안되어 있지만(예를 들어, 특허문헌 3 참조), 이 경우도 방향성 결합기는 동일 기판 상에 단일 임피던스로 형성된다.
또한, 이와 같은 방향성 결합기에 있어서의 임피던스 부정합의 문제를 해결하기 위해, 임피던스의 부정합으로 생긴 반사파를 사용해서 파형 정형을 하는 것이 제안되어 있다(예를 들어, 특허문헌 4 참조). 이 경우, 송신측에서 반사파를 만들어 송신 신호에 왜곡을 가함으로써, 결합부에서의 반사ㆍ왜곡을 상쇄하고 있다. 또한, 이 제안에 있어서도, 방향성 결합기는 동일 기판 상에 형성되어 있다.
또한, 방향성 결합식 버스 시스템에 있어서, 각 모듈에의 전파 신호량이 대략 동등해지도록 신호를 분배하기 위해, 방향성 결합기마다 다른 결합도를 갖게 하는 것이 제안되어 있다(예를 들어, 특허문헌 5 참조). 또한, 이 경우도, 방향성 결합기는 동일 기판 상에 단일 임피던스로 형성되어 있다.
또한, 마더보드 상의 버스와 메모리 모듈 상의 스터브를 지그재그로 배선하고, 메모리 모듈이 마더보드 상에 장착되었을 때에, 양쪽 배선이 투영적으로 교차해서 방향성 결합기로 하는 것도 제안되어 있다(예를 들어, 특허문헌 6 혹은 비특허문헌 1 참조). 이 경우, 2개의 배선이 교차한 개소에서 결합할 때, 양쪽 배선의 위치가 다소 어긋나도 교차 형상은 변함없으므로, 위치가 어긋나도 결합 특성이 변함없는 이점을 갖는다. 이 경우도, 방향성 결합기는 단일 임피던스로 형성되어 있다.
미국 특허 3, 619, 504호 명세서 일본 특허 공개 평07-141079호 공보 일본 특허 공개 제2001-027987호 공보 국제 공개 팸플릿 WO2004/003718 국제 공개 팸플릿 WO2004/003719 국제 공개 팸플릿WO2002/060137
JOHN R. Benham, et al., "An Alignment Insensitive Separable Electromagnetic Coupler for High-Speed Digital Multidrop BUS Applications", IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL. 51, NO. 12, DECEMBER 2003
방향성 결합기의 결합 선로를 동일 회로 기판에 구성하는 것이 아니라, 버스측 결합기 단부를 메인 기판(마더보드)에 형성하고, 스터브측 결합기 단부를 서브 기판(메모리 모듈)에 형성하여 구성하고, 양쪽 기판이 근접 배치되었을 때에 결합기가 구성되고, 비접촉으로 데이터 전송을 할 수 있도록 하면, 커넥터의 기생 소자에 의한 영향을 받지 않고 메모리 모듈을 착탈할 수 있다.
그러나, 한 쌍의 전송 선로로 이루어지는 결합기의 각 전송 선로를 각각 따로 따로의 기판에 형성하여, 양쪽 기판의 위치를 정렬시켜 근접 배치함으로써 결합기를 구성하는 경우는, 위치 정렬의 오차나 근접 배치를 위한 기계 구조에 필요한 「거싯(gusset)」이나 「유격」에 의해, 결합기의 치수 정밀도가 나빠져, 그 결과, 고속으로 데이터 전송하는 것이 곤란하다는 문제가 있다.
한편, 상기의 특허문헌 6이나 비특허문헌 1의 제안에서는, 결합기에서 충분히 큰 전력의 신호를 전파하기 위해서는, 결합도를 어느 정도 이상으로 설정하는 것이 요청된다. 그렇지 않으면, 송신 전력을 크게 하거나 혹은 수신 신호를 증폭하는 등, 통신에 필요한 전력이 증대한다. 한편, 결합도를 강하게 할수록 보다 큰 신호 전력이 전파하므로, 결합부의 특성 임피던스가 내려가, 전송 선로의 결합부 경계에 있어서 임피던스의 부정합이 커진다.
따라서, 통신을 고속으로 하기 위해서는 특성 임피던스의 부정합을 작게 하고자 하므로, 결합도를 그다지 강하게 할 수 없게 되고, 통신의 고속화 혹은 저전력화의 한쪽이 제약된다고 하는 과제가 있었다. 또한, 교차해서 결합시키면, 평행하게 결합하는 통상의 결합기에 비해 결합 면적이 작아져 결합도가 약해지고, 신호 대역도 좁아진다고 하는 문제도 있다.
또한, 차동 신호선을 지그재그로 배선하면, 양쪽 선로의 간격이 가까워지거나 멀어지거나 하고, 간격이 가까워진 경우에는 근접 효과로 특성 임피던스가 저하된다. 그로 인해, 양쪽 선로의 간격이 근접해졌을 때에는 특성 임피던스가 내려가고, 양쪽 선로의 간격이 멀어졌을 때에는 특성 임피던스가 오르고, 지그재그로 맞추어 임피던스의 부정합이 일어난다고 하는 문제가 있다.
또한, 근접 효과가 나타나지 않는 정도로 양쪽 배선을 멀리 이격시켜 지그자그하게 하면 임피던스의 변화는 일어나지 않지만, 양쪽 선로간의 결합이 약해지므로, 리턴 전류가 플레인을 흘러서 차동 임피던스에 영향을 주기 쉬워지기 때문에 차동 임피던스의 제어가 어려워지고, 또한 실장 밀도도 저하되는 등 페널티가 남는다.
또한, 동일한 결합기를 배열하고 있으므로, 복수의 메모리 모듈이 장착되었을 때에, 신호의 전파 방향에 대해 전방으로부터 순차 신호 전력이 분배되고, 보다 먼 곳에 있는 모듈에 전파하는 신호 전력이 점차 작아진다. 예를 들어, 4개의 메모리 모듈을 모두 결합도 C=1/5로 결합하는 경우, 메모리 컨트롤러로부터 송신된 신호는,
가장 가까운 제1 모듈에
1/5=0.20,
다음의 제2 모듈에
(1-1/5)×(1/5)=4/25=0.16,
제3 모듈에
(4/5-4/25)×(1/5)=16/125≒0.13,
그리고, 가장 먼 제4 모듈에
(16/25-16/125)×(1/5)=64/625≒0.10
의 비율로 신호 전력이 전파하게 되고, 제4 모듈은 제1 모듈의 약 절반의 신호 전력밖에 도달하지 않게 된다.
따라서, 필요한 신호 전력이 가장 먼 제4 모듈에도 도달하도록 송신 전력을 정하면, 가장 가까운 제1 모듈에는 필요한 신호 전력의 약 2배의 전력이 도달하게 되어, 전력의 낭비가 발생한다.
이에 대해, 각 모듈에 1/5의 신호 전력이 배분되고, 마지막으로 버스의 종단 저항으로 1/5의 전력이 폐기된다는 것이 이상적이다. 그로 인해서는,
제1 모듈의 결합도를 C1=1/5로,
제2 모듈의 결합도를 C2=(1/5)/(4/5)=1/4로,
제3 모듈의 결합도를 C3=(1/5)/(3/5)=1/3로,
제4 모듈의 결합도를 C4=(1/5)/(2/5)=1/2
로 설정하면 된다.
그러나, 상술한 특허문헌 6 혹은 비특허문헌 1에 있어서의 제안에서는, 상술한 바와 같이, 결합도와 임피던스 정합의 양립이 배반하여 제약되는, 즉, 결합도를 넓은 범위에 바꾸면 임피던스의 부정합도 커지므로, 이와 같이 결합도를 넓은 범위로 바꾸는 것이 곤란하였다.
따라서, 본 발명은, 메인 기판 상에 서브 기판을 배치한 상태에서 메인 기판과 서브 기판에 각각 형성된 전송 선로가 결합해서 방향성 결합기를 구성하고, 메인 기판 상의 버스로부터 서브 기판 상의 스터브에 신호를 분기하는 멀티드롭 버스에 있어서, 결합 시에서의 버스와의 임피던스를 정합해서 고속화하는 것을 목적으로 한다.
(1) 상기의 과제를 해결하기 위해, 본 발명은, 방향성 결합식 멀티드롭 버스에 있어서, 제1 기판의 표면 상에 설치된 차동 특성 임피던스가 Zja(Z1a≤Z2a≤…≤Zna)이 순서로 배열된 n개의 제1 결합기 단부와, 차동 입출력 임피던스가 Z0a(Z0a<Z1a)인 송수신 회로를 구비한 제1 반도체 집적 회로 장치와, 차동 임피던스가 Z0a인 제1 종단 부재와, 상기 제1 기판의 배면에 설치된 플레인을 적어도 갖고, 상기 제1 반도체 집적 회로 장치와 상기 n개의 결합기 단부와 상기 제1 종단 부재를 순서대로 차동 특성 임피던스가 Z0a인 접속선에 줄줄이 이어 연결한 제1 모듈과, 차동 특성 임피던스가 Z1b인 제2 결합기 단부와, 차동 입출력 임피던스가 Z0b(Z0b<Z1b)인 송수신 회로를 구비한 제2 반도체 집적 회로 장치와, 차동 임피던스가 Z0b인 제2 종단 부재를 적어도 갖고, 상기 제2 반도체 집적 회로 장치와 제2 결합기 단부와 상기 제2 종단 부재를 순서대로 차동 특성 임피던스가 Z0b인 접속선에 줄줄이 이어 연결한 제2 모듈을 갖고, 상기 제1 결합기 단부와 상기 제2 결합기 단부가 서로 대향해서 근접 배치하여 방향성 결합기를 형성하도록 상기 제2 모듈을 상기 제1 모듈에 장착하고, 상기 방향성 결합기 중 적어도 하나의 결합 상태에 있어서의 근접 효과를 반영한 결합계 임피던스 Zja - coupled 및 Z1b - coupled는, 각각, Z0a의 ±5％의 범위 내 및 Z0b의 ±5％의 범위 내인 것을 특징으로 한다.
이와 같이, 결합 후의 차동 특성 임피던스, 즉, 결합계 임피던스 Zja - coupled 및 Z1b-coupled를 각각 접속선의 차동 특성 임피던스 Z0a 및 Z0b에 거의 동등하게 하고 있으므로, 제2 모듈을 장착했을 때의 임피던스 정합을 취할 수 있고, 그에 의해, 신호 전파의 고속화가 가능해진다.
(2) 또한, 본 발명은, 상기 (1)에 있어서, 상기 각 방향성 결합기의 결합도 Cj는,
C1≤C2≤…≤Cn(단, C1<Cn)
인 것을 특징으로 한다. 제1 반도체 집적 회로 장치보다 멀어질수록 보다 많은 분기에 의해 신호가 감쇠하므로, 방향성 결합기의 결합도 Cj는, 제1 반도체 집적 회로 장치보다 멀어질수록 크게 하는 것이 바람직하다.
(3) 또한, 본 발명은, 상기 (1) 또는 (2)에 있어서, 상기 제1 결합기 단부의 차동선의 간격이, 상기 플레인까지의 거리 이상의 간격인 것을 특징으로 한다. 이와 같이 차동선의 간격을 상기 플레인까지의 거리 이상으로 이격됨으로써, 차동선간의 결합을 약하게 하여 차동 특성 임피던스 Zja를 조정하기 쉽게 할 수 있다.
(4) 또한, 본 발명은, 상기 (1) 내지 (3)에 있어서, 상기 제1 결합기 단부의 차동 특성 임피던스 Zja를, 상기 제1 결합기 단부의 차동선의 선 폭으로 조정하는 것을 특징으로 한다. 이와 같이, 제1 결합기 단부의 차동 특성 임피던스 Zja는, 차동선의 선 폭으로 조정할 수 있고, 바람직하게는, 선 폭 Wj를, W1≥W2≥…≥Wn으로 조정한다.
(5) 또한, 본 발명은, 상기 (1) 내지 (4)에 있어서, 결합 전의 상기 제1 결합기 단부의 차동 특성 임피던스 Zja는, 방향성 결합기의 결합도 C가 클수록, 상기 접속선의 차동 특성 임피던스 Z0a보다도 높은 것을 특징으로 한다. 이와 같이, 설정함으로써, 모든 방향성 결합기에 있어서의 결합 상태에 있어서의 임피던스 정합을 실현할 수 있다.
(6) 또한, 본 발명은, 상기 (5)에 있어서, 상기 각 방향성 결합기의 결합도를, 상기 제1 반도체 집적 회로 장치로부터 먼 곳으로 될수록 높게 설정함과 함께, 상기 제1 결합기 단부의 차동선의 선 폭을 상기 제1 반도체 집적 회로 장치로부터 먼 곳으로 될수록 가늘게 한 것을 특징으로 한다. 이와 같이, 차동선의 선 폭을 가늘게 할수록 차동 특성 임피던스를 높게 할 수 있다.
(7) 또한, 본 발명은, 상기 (2) 내지 (6)에 있어서, 상기 각 방향성 결합기의 결합도 Cj를 상기 제1 결합기 단부와 제2 결합기 단부의 거리 d를 바꿈으로써, 신호 전력을 등분배하도록 설정되어 있는 것을 특징으로 한다. 이와 같이, 신호 전력을 등분배하도록 결합도를 설정함으로써, 저소비 전력으로 제1 반도체 집적 회로 장치로부터 이격된 위치에 장착되는 제2 모듈에 있어서의 수신 신호 파형을 판별 가능한 상태로 할 수 있다.
(8) 또한, 본 발명은, 상기 (2) 또는 (7)에 있어서, 상기 제1 결합기 단부와 제2 결합기 단부의 거리 d를 제1 결합기 단부와 제2 결합기 단부 사이에 형성하는 절연막의 막 두께로 조정하는 것을 특징으로 한다. 이와 같이, 결합도는 제1 결합기 단부와 제2 결합기 단부 사이에 형성하는 절연막의 막 두께로 조정할 수 있다.
(9) 또한, 본 발명은, 상기 (2) 또는 (7)에 있어서, 상기 제1 결합기 단부와 제2 결합기 단부의 거리 d를, 상기 제1 기판에 설치한 다층 배선의 층준(層準)에 의해 조정하는 것을 특징으로 한다. 이와 같이, 결합도는 제1 기판에 설치한 다층 배선 구조에 의해서도 조정할 수 있다.
(10) 또한, 본 발명은, 상기 (2) 또는 (7)에 있어서, 제1 결합기 단부의 차동선의 간격을 상기 제1 반도체 집적 회로 장치로부터 먼 곳으로 될수록 좁게 한 것을 특징으로 한다. 이와 같이, 결합도는 차동선의 간격으로 조정할 수 있다.
(11) 또한, 본 발명은, 상기 (1) 내지 (10)에 있어서, 제1 결합기 단부의 차동선의 선 폭이, 상기 제2 모듈의 상기 제1 모듈에 대한 위치 정렬 오차보다도 넓은 것을 특징으로 한다. 이와 같은 설정을 함으로써, 위치 정렬 오차에 의한 결합도의 급격한 저하를 회피할 수 있다.
(12) 또한, 본 발명은, 상기 (11)에 있어서, 방향성 결합기의 형상이, 직사각형인 것을 특징으로 한다. 이와 같이, 방향성 결합기의 형상을 직사각형으로 함으로써, 제2 모듈을 제1 모듈에 장착할 때의 위치 정렬 어긋남에 의한 대각선 방향의 결합을 작게 할 수 있다.
(13) 또한, 본 발명은, 상기 (1) 내지 (12)에 있어서, 제2 모듈이 장착되어 있지 않은 상기 제1 결합기 단부에 상기 제2 결합기 단부의 양단부에 종단 저항을 접속한 종단 모듈을 장착하는 것을 특징으로 한다. 이와 같이, 종단 모듈을 사용함으로써, 필요로 하는 제2 모듈의 수가 적은 경우의 임피던스 부정합을 회피할 수 있다.
(14) 또한, 본 발명은, 상기 (1) 내지 (12)에 있어서, 제1 기판의 배면에 설치한 플레인이 상기 제1 결합기 단부와 대향하는 위치에 있어서 결락부로 되어 있고, 상기 제2 모듈이 장착되어 있지 않은 상기 제1 결합기 단부에, 상기 제2 결합기 단부 대신에 플레인을 설치한 플레인 모듈을 장착하는 것을 특징으로 한다. 이와 같이, 제1 기판에 플레인의 결락부를 설치한 경우에는, 플레인 모듈을 사용함으로써, 필요로 하는 제2 모듈의 수가 적은 경우의 임피던스 부정합을 회피할 수 있다.
(15) 또한, 본 발명은, 상기 (1) 내지 (14)에 있어서, 제1 모듈에 장착되는 복수의 제2 모듈이, 모두 동일한 특성 및 구조를 갖는 것을 특징으로 한다. 이와 같이, 임피던스 정합 혹은 결합도 조정 수단을 제1 모듈측에 설치함으로써, 제2 모듈을 범용화할 수 있어, 방향성 결합식 멀티드롭을 사용한 메모리 시스템을 저비용으로 실현할 수 있다.
개시의 방향성 결합식 멀티드롭 버스에 의하면, 결합 시에서 버스의 임피던스를 정합할 수 있어, 그에 의해, 신호 전송의 고속화가 가능해진다. 나아가서는, 서브 기판으로 분배되는 신호 전력을 동등하게 하는 구성 혹은 메인 기판과 서브 기판의 상대 위치가 어느 정도 어긋나도 결합기의 성능을 거의 일정하게 유지할 수 있는 구성을 아울러 채용함으로써, 고속뿐만 아니라, 저전력화 혹은 고신뢰성화를 동시에 실현할 수 있다.
도 1은 본 발명의 실시 형태의 방향성 결합식 멀티드롭 버스의 개념적 블록도이다.
도 2는 본 발명의 실시예 1의 방향성 결합식 멀티드롭 버스의 개념적 사시도이다.
도 3은 본 발명의 실시예 1의 방향성 결합식 멀티드롭 버스에 있어서의 서브 기판 및 결합 부분의 개념적 사시도이다.
도 4는 본 발명의 실시예 1의 방향성 결합식 멀티드롭 버스의 단면도이다.
도 5는 본 발명의 실시예 1에 의한 방향성 결합식 멀티드롭 버스를 사용한 메모리의 기입ㆍ판독 시의 신호 전파와 신호 전력의 설명도이다.
도 6은 방향성 결합기의 결합도와 전파 신호 전력의 관계의 설명도이다.
도 7은 본 발명의 실시예 1에 의한 방향성 결합기의 평면도이다.
도 8은 본 발명의 실시예 1에 있어서의 결합계 임피던스 정합의 설명도이다.
도 9는 본 발명의 실시예 1에 의한 방향성 결합기의 위치 어긋남의 설명도이다.
도 10은 방향성 결합기의 치수와 특성의 상관의 설명도이다.
도 11은 신호 전류와 리턴 전류의 경로의 설명도이다.
도 12는 방향성 결합부의 결합도와 거리의 상관의 설명도이다.
도 13은 방향성 결합기의 결합도와 위치 정렬 오차의 상관의 설명도이다.
도 14는 본 발명의 실시예 1의 방향성 결합식 멀티드롭 버스에 사용하는 송수신 회로의 일례 회로 구성도이다.
도 15는 서브 기판에 의해 측정한 수신 신호 파형의 파형도이다.
도 16은 결합도를 메모리 모듈마다 조정하여 신호 전력을 등분배했을 때의 비트 오류율과 수신 타이밍의 실측 결과의 설명도이다.
도 17은 본 발명의 실시예 2의 방향성 결합식 멀티드롭 버스의 평면도이다.
도 18은 본 발명의 실시예 2에 있어서의 결합계 임피던스 정합의 설명도이다.
도 19는 본 발명의 실시예 3의 방향성 결합식 멀티드롭 버스의 단면도이다.
도 20은 본 발명의 실시예 4의 방향성 결합식 멀티드롭 버스의 단면도이다.
도 21은 본 발명의 실시예 5의 방향성 결합식 멀티드롭 버스의 단면도이다.
도 22는 본 발명의 실시예 6의 방향성 결합식 멀티드롭 버스의 평면도이다.
여기서, 도 1을 참조하여, 본 발명의 실시 형태의 방향성 결합식 멀티드롭 버스를 설명한다. 도 1은, 본 발명의 실시 형태의 방향성 결합식 멀티드롭 버스의 개념적 블록도이며, 메인 기판에 형성된 제1 모듈(1)은 복수의 제1 결합기(51 내지 5n)를 구비하고 있고, 이 각 제1 결합기 단부(5j)에 대해 서브 기판(12j)이 되는 제2 모듈(11j)에 형성된 제2 결합기 단부(15j)가 방향성 결합된다. 또한, 도면에 있어서의 부호 6, 7, 13j, 14j, 16j, 17j, 18j, 19j는, 각각, 접속선, 종단 저항, 제2 반도체 집적 회로 장치, 송수신 회로, 스터브, 종단 저항, 비아 배선 및 DRAM이다.
이때, 결합도에 따라서 각 방향성 결합기의 차동 임피던스 Zc를 버스의 특성 임피던스 Z보다 미리 조금 높게(Zc>Z) 설정해 두고, 결합했을 때에 차동 임피던스가 정합(Zc-coupled=Z)하도록 한다. 따라서, 결합기의 결합도 C가 클수록 결합하기 전의 결합기의 차동 임피던스 Zc를 버스의 특성 임피던스 Z보다도 높게 설정할 필요가 있다. 또한, 결합계 임피던스의 정합은, 후술하는 전계 시뮬레이션의 결과에서 보아 ±5％의 오차 범위는 허용된다.
이와 같이, 차동 임피던스 Zc를 조정하는 수단으로서는, 버스와 스터브(16j)의 선로간의 거리를 충분히 크게 하여 결합시키지 않는 상태로 하여,
a. 결합기의 차동선의 간격 Sc를 넓혀서 차동 선로간의 결합을 약하게 하여, 임피던스를 선 폭 Wc로 결정하고, 혹은,
b. 결합기의 차동선의 간격 Sc를 플레인까지의 거리 h(≒기판의 두께) 이상으로 이격되어, 차동선간의 결합을 약하게 하고, 차동 임피던스를 선 폭 Wc로 결정하는,
수단이 있다.
또한, 결합도 Cj를 송수신 회로(4)로부터 이격될수록 순서대로 크게 설정하는 것이 바람직하다. 즉,
C1≤C2≤…≤Cn, 단, C1<Cn
이 되도록 설정한다. 이 경우, 제2 모듈을 장착한 상태에서 적어도 하나의 방향성 결합기에 있어서 임피던스 정합시키기 위해서는,
Z<Zc1≤Zc2…≤Zcn
으로 되도록 차동 임피던스를 조정한다. 이 경우, 모든 결합도가 다르도록 설정해도 좋고, 인접하는 복수의 결합기의 결합도가 동일하게 되도록 설정해도 좋다. 특히, 각 결합기의 결합도 Cj를 조정함으로써, 신호 전력을 등분배할 수 있다.
결합도 Cj는 제1 결합기 단부(5j)와 제2 결합기 단부(15j)의 거리 d를 바꾸어서 조정하고, 송수신 회로(4)를 구비한 제1 반도체 집적 회로 장치(3)로부터 먼 곳일수록 제1 결합기 단부(5j)와 제2 결합기 단부(15j) 사이의 절연 피막을 얇게 함으로써 거리 d를 짧게 하여 결합도를 강하게 한다.
혹은, 메인 기판에 설치하는 버스를 다층 배선 구조로 하고, 제1 결합기 단부(5j)를 설치하는 위치의 다층 배선의 층준에 의해 거리를 조정하도록 해도 좋다. 또한, 메인 기판의 결합기 간격을 넓혀서 결합도를 약하게 해도 좋지만, 맞춤 정밀도의 영향을 받는 결점이 있다.
메인 기판에 대한 서브 기판의 위치 정렬 오차 δ보다도 넓은 선 폭 Wc(>δ)의 결합기를 사용한다. 예를 들어, 결합기를 직사각형으로 하여, 선 폭 Wc를 장착 위치 오차의 상정값 δ보다도 크게 한다. 즉, 결합기를 직사각형으로 함으로써, 제2 모듈(11j)을 제1 모듈(1)에 장착할 때의 위치 정렬 어긋남에 의한 대각선 방향의 결합을 작게 할 수 있다.
또한, 제2 모듈(11j)을 장착하여 결합했을 때에 임피던스가 정합하도록 해 두면, 제2 모듈(11j)을 장착하지 않았을 때에는 임피던스가 정합하지 않는 문제가 남는다. 따라서, 제2 모듈(11j)이 장착되지 않아던 개소에는, 메모리나 송수신 회로는 구비하지 않고 결합기와 종단만을 구비한 종단용 서브 기판을 장착하여 임피던스를 정합시키는 것이 바람직하다. 혹은, 결합부만 메인 기판의 플레인을 삭제하고, 플레인을 구비한 서브 기판을 장착하여 버스 결합기의 플레인으로 해도 좋다. 그대로 해도 좋지만, 임피던스의 부정합에 의해 고속화가 약간 방해된다.
본 발명에 실시 형태에 의하면, 버스 중 적어도 하나의 분기점에서 임피던스가 정합하므로, 통신의 고속화를 실현할 수 있다. 또한, 본 발명을 사용하면, 서브 기판으로 분배되는 신호 전력을 동등하게 할 수 있으므로, 통신의 저전력화가 가능하다. 또한, 메인 기판과 서브 기판 사이에 비접촉으로 데이터 전송을 할 수 있어 상대 위치가 다소 어긋나도 전송 성능을 유지할 수 있으므로, 통신의 신뢰성이 높아진다.
또한, 구체적 소재에 대해서는, 메인 기판 혹은 서브 기판을 구성하는 회로 기판으로서는, 예를 들어 두께가 0.5㎜로 비유전율이 4.2의 FR-4 기재를 사용해서, 두께가 0.036㎜의 구리박을 기판 양면에 인쇄 가공하고, 그 위에 두께가 0.05㎜로 비유전율이 4.2의 솔더 레지스트 등의 유기 절연막으로 피막하는 것이 전형예이다. 단, 두께나 비유전율이나 배선층수가 달라도, 혹은, 다른 종류의 기판 경우라도, 본 발명은 마찬가지로 적용할 수 있다.
또한, 결합기나 접속선은, 바로 아래에 플레인을 갖는 마이크로스트립 선로를 사용하는 것이 전형적이지만, 스트립 선로를 사용해서 결합 개소만큼 선로간의 플레인을 제외해도 실현할 수 있다. 전송 선로의 특성 임피던스는 전형적인 50Ω이고, 차동 선로로 했을 때의 차동 임피던스가 100Ω인 것이 일반적이지만, 다른 값으로 해도 상관없다. 장착하는 모듈의 수는 몇 개이어도 상관없다.
또한, 임피던스 정합 수단 혹은 결합도 조정 수단을 제1 모듈측에 설치함으로써, 제2 모듈(11j)을 범용화할 수 있어, 방향성 결합식 멀티드롭을 사용한 메모리 시스템을 저비용으로 실현할 수 있다. 또한, 제2 모듈측의 결합기의 선 폭을 메인 기판측과 정렬시켜도 좋지만, 제2 모듈(11j)은 범용하지 않게 되어, 저비용화가 곤란해진다.
<실시예 1>
이상을 전제로 하여, 다음에, 도 2 내지 도 15를 참조하여, 본 발명의 실시예 1의 방향성 결합 방식 멀티드롭 버스를 설명한다. 여기서는, 절연막의 막 두께로 결합도 조정을 조정함과 함께, 결합기 선 간격 Sc > 플레인까지의 거리 h, 결합기 선 폭 일정 Wc > 위치 정렬 오차 δ로 하고 있다.
도 2는, 본 발명의 실시예 1의 방향성 결합식 멀티드롭 버스의 개념적 사시도이며, 도 3의 (a)는 서브 기판의 개략적 사시도이며, 도 3의 (b)는 결합 부분의 개념적 사시도이다. 도 2에 도시하는 바와 같이, 메인 기판(2) 상에는, 송수신 회로(4)를 구비한 마이크로프로세서 등의 송수신 칩인 제1 반도체 집적 회로 장치(3)로부터 차동 임피던스(Z:전형적으로는 100Ω)의 차동 선로가 복수쌍(도면에 있어서는 1쌍만 나타냄) 평행하게 배선되어 버스 선로[접속선(6)]를 형성하고 있다. 또한, 도 2에서는 차동 선로가 일직선으로 레이아웃되어 있지만, 구부려서 배선해도 좋다.
버스 선로는 송수신 칩과의 접속점 및 종점에 있어서 정합 종단되어 있고, 차동 선로의 도중에 스터브로 신호 분기하기 위한 제1 결합기 단부(5j)가 삽입되고, 서브 기판으로 형성된 메모리 모듈 등의 제2 모듈(11j)이 이 제1 결합기 단부(5j) 상에 장착된다. 도 2에서는 #1로부터 #5까지 5군데에 삽입되어 있지만, 몇개 삽입되어도 좋다. 메모리 모듈의 저면에는 서브 기판측의 제2 결합기 단부(15j)가 전송 선로로 형성되어 있고, 메인 기판(2)의 제1 결합기 단부(5j)에 근접 대면함으로써 방향성 결합기를 구성한다.
도 3의 (a)에 도시하는 바와 같이, 메모리 모듈측의 제2 결합기 단부(15j)의 양단부는 비아 배선(18j)을 통하여 메모리 모듈의 상방에 배선된다. 메모리 모듈측의 제2 결합기 단부(15j) 중, 메인 기판에서의 신호의 흐름에 대해 순방향은 정합 종단되고, 역방향은 송수신 칩인 제2 반도체 집적 회로 장치(13j)에 차동 선로에 의해 접속된다. 또한, 메인 기판측의 제1 결합기 단부(5j)와 서브 기판측의 제2 결합기 단부(15j)는 가까운 거리에 대면해서 용량ㆍ유도 결합하지만, 그 이외의 선로간에서는 거리가 이격되어 있기 때문에 결합하지 않는다.
이 경우의 메모리 모듈의 장착에는 종래의 커넥터와 같은 기계식 구조를 사용할 수 있어, 커넥터에 있어서 배선이 접촉함으로써, 종래와 같이 전원이 메모리 모듈에 공급된다. 데이터는 방향성 결합기를 통하여 비접촉으로 전송된다.
도 3의 (b)에 도시하는 바와 같이, 메인 기판측의 제1 결합기 단부(5j)와 서브 기판측의 제2 결합기 단부(15j)의 거리 d를 가깝게 할수록 방향성 결합기의 결합도 C를 강하게 할 수 있다. 여기서는, 메인 기판의 송수신 칩에 가까운 결합기 정도 거리 d를 멀게 하여 결합도 C를 약하게 하고, 먼 결합기 정도 거리 d를 가깝게 하여 결합도 C를 강하게 한다. 가장 가까운 결합기 #1의 거리를 d1로 결합도를 C1로 표기하고, 다음에 가까운 결합기 #2의 거리를 d2로 결합도를 C2로 표기한다. 이하 순차 결합기의 결합도와 거리를 마찬가지로 표기했을 때,
C1≤C2≤C3≤C4≤C5, 단, C1<C5,
d1≥d2≥d3≥d4≥d5, 단, d1>d5
의 관계가 성립된다.
도 4는, 본 발명의 실시예 1의 방향성 결합식 멀티드롭 버스의 단면도이다. 두께가 0.5㎜로 비유전율이 4.2의 FR-4 기재를 사용한 기판(21)의 이면에 그라운드 등에 접속된 플레인(22)을 설치하고, 표면에 두께가 0.036㎜의 구리박을 패터닝하여 마이크로스트립 선로로 차동 선로(23)와 결합기 단부(24)를 형성한다. 그 위에 두께가 0.05㎜로 비유전율이 4.2의 솔더 레지스트로 이루어지는 유기 절연막(25)이 피복되어, 결합기 단부(24) 상에 두께가 tj의 유기 절연막(26)을 더 형성한다. 또한, 플레인(22)의 표면에도 두께가 0.05㎜로 비유전율이 4.2의 솔더 레지스트로 이루어지는 유기 절연막(27)을 형성하고 있다. 또한, 차동 선로(23)의 일단부에는 송수신 회로를 구비한 마이크로프로세서 등의 송수신 칩(28)이 접속되고, 타단부에는 차동 임피던스가 100Ω으로 되도록 종단 저항(29)이 접속되어 있다.
한편, 메모리 모듈(30)은, 역T자 형상의 서브 기판(31)의 배면에 결합기 단부(32)를 설치하고, 이 결합기 단부(32)의 양단부의 한쪽은 비아 배선(33)을 통하여 종단 저항(34)에 접속되고, 다른 쪽은 비아 배선(35)을 통하여 스터브(36)에 접속된다. 이 스터브(36)는 송수신 칩(37)이 접속되고, 이 송수신 칩(37)에는 복수의 DRAM(38)이 접속되어 있다. 또한, 결합기 단부(32)의 표면에는 두께가 0.05㎜로 비유전율이 4.2의 솔더 레지스트로 이루어지는 유기 절연막(39)이 형성된다.
각 유기 절연막(26) 상에 메모리 모듈(30)을 장착하면, 메모리 모듈(30)과 메인 기판(20)의 결합기 단부(24) 사이의 거리 dj는, 유기 절연막(26)의 두께 tj와 솔더 레지스트 2매분[유기 절연막(25)+유기 절연막(39)]의 두께의 합계로 되고, dj=tj+0.100㎜로 된다.
각 메모리 모듈(30)의 위치에 설치된 유기 절연막(26)의 두께 tj를 바꿈으로써, 각 결합기의 거리 dj를 조정한다. 예를 들어, t1=0.100㎜, t2=0.075㎜, t3=0.050㎜, t4=0.025㎜, t5=0㎜로 하면, d1=0.200㎜, d2=175㎜, d3=0.150㎜, d4=0.125㎜, d5=0.100㎜가 된다. 이 경우, 유기 절연막(26)으로서, 1매의 두께가 0.025㎜의 절연막을 사용하고, 겹친 매수를 바꿈으로써, 유기 절연막(26)의 두께를 조정하도록 해도 좋다.
이와 같이, 메인 기판(20) 상의 결합기 단부(22)에 의해 다른 두께의 유기 절연막(26)을 형성함으로써, 동일한 메모리 모듈(30)을 장착해도 각 메모리 모듈(30)과의 결합도를 바꿀 수 있어, 메모리 모듈(30)의 범용화가 가능해진다. 또한, 메모리 모듈(30)의 장착 시에는, 커넥터를 사용해도 좋고, 다른 감합 기구 등을 사용해도 좋다.
도 5는, 본 발명의 실시예 1에 의한 방향성 결합식 멀티드롭 버스를 사용한 메모리의 기입ㆍ판독 시의 신호 전파와 신호 전력의 설명도이다. 도 5의 (a)에 도시하는 바와 같이, 메인 기판의 송수신 칩으로부터 송신된 차동 신호는, 차동 선로를 도면의 좌측으로부터 우측으로 전파하여, 제1 방향성 결합기에서 결합도에 따른 신호의 일부가 제2 메모리 모듈 #1에 역방향으로 전파하여, 메모리 모듈 #1의 결합기 단부를 도면의 우측으로부터 좌측으로 전파하고, 비아와 차동 선로를 통하여 서브 기판을 올려 송수신 칩에 수신된다. 제1 방향성 결합기에서 결합하지 않고 메인 기판의 결합 단부를 도면의 좌측으로부터 우측으로 빠져나간 신호는, 또한 차동 선로를 전파하여 제2 방향성 결합기에 도착하고, 이하 마찬가지를 반복하여, 마지막으로 종단(도면의 우측 단부)에 설치된 종단 저항에 의해 정합 종단되고, 신호는 반사하지 않는다.
이에 의해, 데이터를 송수신 칩으로부터 메모리 모듈 #1 내지 #3에 기입할 수 있다. 도면에서는, #1과 #2와 #3의 결합도 Cj를 각각 C1=1/6, C2=1/5, C3=1/4로 하고 있으므로, 각 메모리 모듈 #1 내지 #3에 송신 전력에 1/6의 신호 전력이 동등하게 분배되는 모습을 나타낸다.
판독 시에는 이 역신호 흐름이 된다. 예를 들어, 도 5의 (b)에 도시하는 바와 같이, 제2 메모리 모듈 #2의 송수신 칩으로부터 송신된 신호는, 방향성 결합기에서 결합도에 따른 일부의 신호가 메인 기판에 역방향으로 전파하고, 결합하지 않은 나머지의 신호는 제2 메모리 모듈 #2의 결합기 단부를 도면의 좌측으로부터 우측으로 전파하여 정합 종단된다. 메인 기판에 전파한 신호는 제2 방향성 결합기 #2의 결합기 단부를 도면의 우측으로부터 좌측으로 전파하고, 제1 방향성 결합기 #1에 도착한다. 제1 방향성 결합기 #1의 결합도에 따른 일부의 신호가 제1 메모리 모듈 #1에 역방향으로 전파하여 제1 메모리 모듈 #1의 결합기 단부를 도면의 좌측으로부터 우측으로 전파하여 종단 정합된다. 결합하지 않았던 나머지의 신호는 메인 기판의 제1 방향성 결합기 #1의 결합기 단부를 도면의 우측으로부터 좌측으로 통과하여, 메인 기판측의 송수신 칩에 송신 신호의 전력 1/6의 신호 전력이 수신된다.
또한, 도 5의 (c)에, 제3 메모리 모듈 #3의 송수신 칩으로부터 송신된 신호가, 메인 기판측의 송수신 칩에 수신되는 모습을 나타낸다. 송수신 칩이 수신하는 신호 전력은, 도 5의 (b)의 경우와 마찬가지로, 송신 전력의 1/6이다. 이와 같이, 어느 메모리 모듈로부터 송신된 신호도 그 1/6의 신호 전력이 메인 기판의 송수신 칩에 수신되게 된다.
또한, 실제는, 결합한 후에 전파의 방향이 순방향으로 진행하는 신호도 조금 존재하지만, 순방향으로 결합한 신호는 그 앞에서 정합 종단되어 반사하지 않는다. 예를 들어, 도 5의 (a)에서 메모리 모듈 #1에 순방향으로 전파한 신호는, 그 앞에 있는 종단 저항에 의해 정합 종단된다. 혹은, 도 5의 (b)에서 메모리 모듈 #2로부터 메인 기판에 순방향으로 전파한 신호는, 결합기 #3에서 메모리 모듈 #3에 역방향으로 전파한 후, 그 송수신 칩의 수신 입력에 의해 정합 종단된다.
도 6은 방향성 결합기의 결합도와 전파 신호 전력의 관계의 설명도이다. 도 6의 (a)에 도시하는 바와 같이, 최대의 결합도를 C=1/2(-6㏈)로 한 경우에는, 각 결합기의 결합도를,
C1=1/6, C2=1/5, C3=1/4, C4=1/3, C5=1/2
로 설정하면, 각 메모리 모듈에의 전파 신호 전력을 송신 전력의 1/6로 등분배할 수 있다.
또한, 결합기의 결합도를 C=1/2까지 크게 할 수 없는 경우, 예를 들어 결합도를 C=1/6(-16㏈) 이하로만 할 수 있는 경우는, 도 6의 (b)에 도시하는 바와 같이, 각 결합기의 결합도를,
C1=1/10, C2=1/9, C3=1/8, C4=1/7, C5=1/6
로 설정하면, 각 메모리 모듈에의 전파 신호 전력을 송신 전력의 1/10로 등분배할 수 있다.
도 7은, 본 발명의 실시예 1에 의한 방향성 결합기의 평면도이다. 메인 기판 상의 버스의 차동 선로(23)의 선로(231, 232)는, 선로 간격 S가 선로와 플레인의 거리 h보다도 짧은 것, 즉,
S≤h
가 바람직하다. 이 조건이 성립되는 경우, 차동 선로의 한쪽이 다른 쪽의 리턴 전류를 흘린다. 즉, 선로(231, 232)는 근접하여 강하고 밀하게 결합하고 있다.
이 경우, 리턴 전류가 플레인을 흐르지 않고 선로(231, 232)를 흐르므로, 차동 임피던스 Z가 예를 들어 플레인과의 거리 등에 영향받지 않고 선로(231, 232)의 선로 간격 S와 거리 h에 의해 주로 결정되므로, 임피던스를 제어하여 정합을 취하는 점에서 바람직하다. 선로(231, 232)의 차동 임피던스 Z는 전형적으로는 100Ω으로 설계되어 있다. 50Ω의 저항을 각각의 선로와 종단 전원 사이에 삽입해서 정합 종단한다.
또한, 방향성 결합기에 있어서는, 차동 선로로 구성되는 결합기 단부(24)의 선로(241, 242)는, 선로 간격 Sc가 선로와 플레인의 거리 h보다도 긴 것, 즉,
Sc≥h
인 것이 바람직하다. 이와 같이, 결합기 단부를 구성하는 선로(241, 242)의 결합이 약한 소결합(疎結合)인 경우, 선로끼리의 결합에 의한 효과가 생기지 않으므로, 결합기의 임피던스 설계가 후술하는 바와 같이 잘 예측할 수 있기 때문이다.
또한, Sc≥h로 함으로써, 선로(241, 242)와 선로(321, 322) 사이에 서브 기판을 메인 기판에 장착할 때의 위치 정렬 어긋남 δ에 의한 대각선 방향의 결합을 작게 할 수 있으므로, 그 영향을 작게 할 수 있다. 즉, 선로(241)와 선로(242)의 결합이 약하면, 선로(241)와 선로(242)의 리턴 전류는 플레인을 나눠서 흐른다.
차동 선로간의 결합이 약해지면 차동 임피던스는 높아지고, 각각의 선로의 특성 임피던스의 2배로 점근한다. 따라서, 메인 기판과 서브 기판이 결합하고 있지 않은 상태에 있어서는, 선로(241)와 선로(242)의 차동 임피던스 Zc는 차동 선로를 구성하는 선로(231)와 선로(232)의 차동 임피던스 Z보다도 높고, 즉,
Zc>Z
가 된다.
메인 기판 상에 서브 기판이 장착되고, 선로(241)와 선로(231)가 근접하여 결합하고, 선로(232)와 선로(322)가 근접하여 결합하면, 선로(241)와 선로(242)의 차동 임피던스 Zc는 저하되어, 선로(231)와 선로(232)의 차동 임피던스 Z와 동등하게, 즉,
Zc - coupled=Z
로 된다.
여기서는, 전형적인 치수로서,
버스의 선 폭 W=0.4㎜, 버스의 차동 선로의 간격 S=0.26㎜, 결합기의 선 폭 Wc=0.4㎜, 결합기의 선 간격 Sc=1.06㎜, 결합기의 길이 Lc=5㎜, 선로와 플레인의 거리 h=0.5㎜
를 채용한다.
도 8은, 본 발명의 실시예 1에 있어서의 결합계 임피던스 정합의 설명도이며, 도 8의 (a)는 종래의 차동선에 의한 결합계 임피던스의 전계 시뮬레이션 결과이며, 도 8의 (b)는 본 발명의 실시예 1의 결합계 임피던스의 전계 시뮬레이션 결과이다. 도 8의 (a)에 도시하는 바와 같이, 종래의 차동선의 경우에는, 결합도에 따라서 결합계 임피던스가 저하되어 20％ 이상의 부정합이 생긴다. 한편, 도 8의 (b)에 도시하는 바와 같이, 본 발명의 실시예 1에 있어서는, 방향성 결합기의 선로 폭을 넓혀서 임피던스를 높게 하고 있으므로, 결합계 임피던스 부정합이 적어지고, 적어도 하나의 방향성 결합기의 결합계 임피던스를 정합시킬 수 있다. 또한, 3번째의 방향성 결합기의 결합계 임피던스 부정합도 4％ 정도이며, 전체로서도 대략 ±10％의 범위 내에 수용할 수 있다.
또한, 결합기 단부의 선로 폭 Wc는, 서브 기판을 메인 기판에 장착할 때의 위치 정렬 어긋남 δ보다도 넓게 하는, 즉,
Wc>δ
로 함으로써, 위치 정렬 어긋남의 영향을 받지 않게 된다. 도 9는 방향성 결합기의 위치 어긋남의 설명도이며, 결합기 단부(24)의 선로와 결합기 단부(32)의 선로의 투영적 겹침에 있어서의 위치 어긋남을 δ라고 정의한다.
방향성 결합기의 결합도 C가 최대가 되는 주파수 f0은, 신호의 파장을 λ로 한 경우,
f0=λ/4
로 표시된다. 비유전율이 4의 유전체 중에서 1/4 파장이 5㎜로 되는 것은 주파수가 약 7㎓일 때이다. 따라서, 전송 선로 결합기의 길이 Lc를 5㎜로 하면 f0은 약 7㎓로 되고, Lc를 7㎜로 하면 f0은 약 5㎓로 된다.
또한, 결합 강도 C가 최대로부터 3㏈ 내려간 주파수를 fL과 fH로 나타내면, fH로부터 fL의 사이의 주파수 영역은 결합 강도 C가 주파수 f에 거의 의존하지 않고, 신호 파형을 변형시키지 않고 전송할 수 있으므로, 이 영역을 신호 대역이라고 생각할 수 있다. fL은 약 0.5×f0이며, fH는 약 1.5×f0이므로, 신호 대역의 fH-fL은 약 f0으로 된다.
통신 속도는 신호 대역에 비례하므로, 전송 선로 길이 L을 작게 할수록 광대역으로 되고, 고속 통신이 가능해진다. 이와 같이 신호 대역의 요구로부터, 전송 선로 결합기의 길이 Lc를 정한다.
2개의 전송 선로가 결합하고 있을 때, 양쪽 전송 선로를 흐르는 신호는, 동일한 방향의 신호(예를 들어 양쪽 모두 로우로부터 하이로 변화함)와 역방향의 신호(한쪽이 로우로부터 하이로 변화할 때 다른 쪽은 하이로부터 로우로 변화함)의 합성으로 표현할 수 있다.
즉 홀수 모드에서 전파하는 신호 성분을 Vodd, 짝수 모드에서 전파하는 신호 성분을 Veven으로 하면, 선로(241)와 선로(242)의 신호 V1과 V2는,
Vodd=V1-V2, Veven=0.5(V1+V2)
이므로,
V1=Veven+0.5Vodd, V2=Veven-0.5Vodd
로 나타낼 수 있다.
동상(同相) 신호에 대한 전송 선로쌍의 특성 임피던스를 짝수 모드 임피던스 Z0e라고 칭하고, 역상(逆相) 신호에 대한 전송 선로의 특성 임피던스를 홀수 모드 임피던스 Z0o라고 칭한다. 짝수 모드에서는 신호가 동상으로 변화하므로, 신호가 역상으로 변화하는 홀수 모드에 비해, 선로간의 캐패시턴스가 실효적으로 감소한다. 임피던스는 캐패시턴스에 역비례하므로, 짝수 모드 임피던스 Z0e는 홀수 모드 임피던스 Z0o보다도 커진다. 이 차가 클수록 결합도 C의 값은 커져 결합 강도가 강해진다. 또한, 전송 선로의 특성 임피던스 Z는 Z0e와 Z0o에서
Z=(Z0e×Z0o)1/2
로 표시된다.
결합도 C의 데시벨 표시값은, Z0e를 전송 선로쌍의 짝수 모드에서의 특성 임피던스, Z0o를 전송 선로쌍의 홀수 모드에서의 특성 임피던스로 하면,
C=20log|(Z0e-Z0o)/(Z0e+Z0o)|
로 표시된다. 당연히, 거리 d가 길어지면 결합도는 작아진다. 따라서, 결합도 C는 결합기의 거리 d를 바꾸어서 설계하고, 임피던스 Zc는 각각의 결합기의 선 폭 Wc를 바꾸어서 설계할 수 있다.
도 10은 방향성 결합기의 사이즈와 특성의 상관의 설명도이며, 여기서는, 상기의 관계를 전자계 해석 시뮬레이터에서 조사한 결과로서 도시하고 있다. 거리 d가 부여되었을 때, 배선 폭 W를 바꾸면 결합도 C와 임피던스 Z는 변화한다. W가 클수록, 도 10의 (a)에 도시하는 바와 같이, 임피던스는 낮아지고, 또한, 도 10의 (b)에 도시하는 바와 같이 결합이 강해진다.
또한, 전송 선로의 위치가 어긋날수록 결합은 약해지지만, 전송 선로의 폭 1/5 정도 어긋나도, 예를 들어 W=0.3㎜이고 δ=0.06㎜의 경우에도, 결합 강도는 6㏈ 낮게 되는 정도, 즉, 절반이 되는 정도이다.
도 11은 신호 전류와 리턴 전류의 경로의 설명도이며, 메인 기판 상의 버스 선로를 만드는 차동의 선로(231, 232)는 근접하여 결합하고 있으므로, 한쪽이 다른 쪽의 리턴 전류를 흘려서 차동 신호를 전파한다. 결합기에 들어가면, 선로(241)와 선로(242)의 간격 Sc는 이격되어 결합이 약하므로, 각각의 리턴 전류는 플레인을 나누어서 흐른다.
동시에, 서브 기판의 결합 단부가 메인 기판의 결합 단부와 근접하여 결합하면, 선로(241)를 흐르는 전류의 일부 리턴 전류가 선로(321)를 흐르고, 선로(242)를 흐르는 전류의 일부 리턴 전류가 선로(322)를 흐른다. 선로(321)와 선로(322)를 흐르는 전류는, 서브 기판의 스터브 선로를 만드는 선로(361)와 선로(362)를 근접하여 결합하므로, 한쪽이 다른 쪽의 리턴 전류를 흘려서 차동 신호를 전파한다.
도 12는 방향성 결합부의 결합도와 거리의 상관의 설명도이며, 여기서는, 각 부의 치수를
W=0.4㎜, S=0.26㎜, Wc=0.4㎜, Sc=1.06㎜, Lc=5㎜, h=0.5㎜
로서 실제로 작성한 방향성 결합기의 실측 결과를 나타내고 있다.
도 12의 실측 결과에 기초하여 방향성 결합부의 결합도와 거리의 상관을 테이블화하면 하기와 같다. 단, 직선 근사해서 수치화하고 있으므로, 오차를 포함하고 있다.
Figure 112014086683369-pct00001
상기의 테이블에 따라서, 각 메모리 모듈의 거리 d를, 예를 들어
d1=0.20㎜, d2=0.175㎜, d3=0.150㎜, d4=0.125㎜, d5=0.100㎜
로 하면, 각 메모리 모듈로 분배되는 신호 전력(신호 전압과 동등함)은 이하와 같게 되고, 송신 전력의 약 1/6의 전력을 각 메모리 모듈로 분배할 수 있다. 이 결과는, 도 6의 (a)에 예시한 결합도의 설정에 가깝다.
메모리 모듈 #1 1×0.158=0.158
메모리 모듈 #2 (1-0.158)×0.193=0.163
메모리 모듈 #3 (0.842-0.163)×0.232=0.158
메모리 모듈 #4 (0.679-0.158)×0.275=0.143
메모리 모듈 #5 (0.521-0.143)×0.331=0.125
종단 0.378×(1-0.331)=0.252
혹은,
d1=0.30㎜, d2=0.275㎜, d3=0.250㎜, d4=0.225㎜, d5=0.200㎜
로 하면, 각 메모리 모듈로 분배되는 신호 전력(신호 전압과 동등함)은 이하와 같게 되고, 송신 전력의 약 1/10의 전력을 각 메모리 모듈로 분배할 수 있다. 이 결과는, 도 6의 (b)에 예시한 결합도의 설정에 가깝다.
메모리 모듈 #1 1×0.076=0.076
메모리 모듈 #2 (1-0.076)×0.091=0.084
메모리 모듈 #3 (0.924-0.084)×0.110=0.092
메모리 모듈 #4 (0.840-0.092)×0.132=0.099
메모리 모듈 #5 (0.748-0.099)×0.158=0.103
종단 0.649×(1-0.158)=0.546
도 13은 방향성 결합기의 결합도와 위치 정렬 오차의 상관의 설명도이며, 여기서는, 상술한 바와 같이 선 폭 Wc=0.4㎜, 거리 d=0으로서 실제로 작성한 방향성 결합기에 대해서도 실측 결과로서 나타내고 있다. 도면에 도시하는 바와 같이, 폭 Wc의 범위 이내(≤0.4㎜)로 선로가 어긋나게 배치되어도, 결합도는 최대(4㏈ 정도, 즉, 0.6배 정도밖에 저하되지 않는다. 한편, 선 폭 이상(>0.4㎜)으로 선로가 어긋나게 배치되면, 결합도는 급격하게 저하된다. 따라서, 서브 기판의 위치 정렬 오차 d보다도 넓은 폭, 즉, Wc>δ의 결합기를 사용하면 되는 것을 알 수 있다.
도 14는, 본 발명의 실시예 1의 방향성 결합식 멀티드롭 버스에 사용하는 송수신 회로의 일례 회로 구성도이다. 송신 회로는 송신 데이터에 따라서 전류의 차동 신호를 송출하는 회로이다. 송신된 신호는 방향성 결합기를 통과할 때에 1층 미분되고, 결합도에 따라서 감쇠한다. 수신 회로는 히스테리시스를 가진 비교기를 사용해서, 그 신호를 원래의 데이터로 복원한다. 임피던스 정합 회로는 송수신기가 접속된 입출력 단자의 차동 임피던스를 디지털 보정한다.
도 15는 서브 기판에 의해 측정한 수신 신호 파형의 파형도이며, 도 15의 (a)는 결합도 C를 일정하게 한 경우의 수신 신호 파형이며, 도 15의 (b)는 결합도 C를 바꾸어서 신호 등분배로 한 경우의 수신 신호 파형이다. 여기서는, 실제로,
W=0.4㎜, S=0.26㎜, Wc=0.4㎜, Sc=1.06㎜, Lc=5㎜, h=0.5㎜
로 송수신 칩과 메인 기판 및 5개의 서브 기판을 제작해서 실장한 멀티드롭 버스에 대해서도 측정 결과를 나타내고 있다.
도 15의 (a)에 도시하는 바와 같이, 각 메모리 모듈의 결합도 C를 일정하게 한 경우에는, 먼 곳의 메모리 모듈이 수신하는 신호는 작아져 판정할 수 없게 되어 있다. 한편, 도 15의 (b)에 도시하는 바와 같이, 결합도를 메모리 모듈마다 바꾸어서 신호 등분배로 한 경우에는, 어느 메모리 모듈에서도 수신 신호는 전력이 거의 동등하게 판정 가능하다. 이것은, 도 8의 (b)에 도시하는 바와 같이, 결합계 임피던스의 정합이 취해져 있는 것도 기여하고 있다.
도 16은 결합도를 메모리 모듈마다 조정하여 신호 전력을 등분배했을 때의 비트 오류율과 수신 타이밍의 실측 결과의 설명도이며, 여기서는, 송수신 칩에 가장 가까운 메모리 모듈 #1과 가장 먼 메모리 모듈 #5의 측정 결과를 나타내고 있다.
도면에 도시하는 바와 같이, 7Gbps의 27-1 의사 랜덤 데이터를 사용하여 측정한 결과, 데이터 통신 시의 비트 오류율은 10-12 이하이고, 수신 타이밍의 여유가 주기(U.I.)의 50％ 이상 있다. 또한, 현시점(2012년 1월)에서, 멀티드롭 버스의 데이터 전송 속도에서 7Gbps는 세계 최고 속도이다.
이와 같이, 본 발명의 실시예 1에 있어서는, 하나의 방향성 결합기에 있어서 메모리 모듈을 장착하기 전의 메인 기판측의 결합기 단부의 차동 임피던스 Zc를 장착 후의 차동 임피던스 Zc - coupled가 차동 선로의 임피던스 Z에 동등하게 되도록, 미리 크게 설정하고 있으므로, 실제 동작 시에 임피던스 정합을 취할 수 있고, 그에 의해, 신호 전파를 고속으로 행하는 것이 가능해진다. 또한, 임피던스 정합시키는 방향성 결합기는, 무엇보다 결합도가 큰 방향성 결합기로 하는 것이 일반적이다. 단, 메모리 모듈의 장착 개수가 적은 경우에는, 중앙측의 방향성 결합기에서 임피던스 정합을 취하도록 해도 좋다.
또한, 메인 기판과 서브 기판 사이에 개재하는 유기 절연막의 두께를 바꿀 수 있어서 결합도 C를 각 메모리 모듈마다 등배분하도록 하고 있으므로, 각 메모리 모듈에 있어서 판별 가능한 신호 파형을 수신할 수 있어, 저소비 전력화가 가능해지는 동시에 신호 전송의 신뢰성을 매우 향상시킬 수 있다.
또한, 결합기부의 선로 간격 Sc를 선로와 플레이트의 거리 h보다 크게 하고 있으므로, 임피던스를 제어하기 쉬워짐과 함께, 메모리 모듈의 장착 시의 위치 어긋남 오차의 영향을 받는 것이 적어지고, 이 점으로부터도 신호 전송의 신뢰성이 향상된다.
<실시예 2>
다음에, 도 17을 참조하여 본 발명의 실시예 2의 방향성 결합식 멀티드롭 버스를 설명하지만, 이 실시예 2에 있어서는, 결합기부의 선 폭을 바꾸어서 임피던스를 조정한다. 도 17은, 본 발명의 실시예 2의 방향성 결합식 멀티드롭 버스의 평면도이며, 결합도가 클수록, 즉, 송수신 칩으로부터 이격될수록 메인 기판측의 결합기 단부의 선 폭 Wc를 작게 하고 있고, 그 이외는 상기의 실시예 1과 동일하다. 또한, 서브 기판은 실시예 1과 마찬가지로 각 결합기부에 있어서 공통이다. 즉, 어느 메모리 모듈을 메인 기판 상의 어느 위치에 장착해도 좋다.
이 경우의 메인 기판측의 결합기의 선 폭 Wc는,
Wc1≥Wc2≥Wc3≥Wc4≥Wc5, 단, Wc1>Wc5
로 설정한다. 결합기의 선 폭 Wc가 작아지면 도 10의 (b)에 도시하는 바와 같이 임피던스는 커지므로, 결합 전의 각 결합기에 있어서의 임피던스는,
Zc1≤Zc2≤Zc3≤Zc4≤Zc5, 단, Zc1<Zc5
가 된다.
결합도 C는, 상술한 바와 같이 송수신 칩으로부터 이격될수록 커지도록,
C1≤C2≤C3≤C4≤C5, 단, C1<C5
로 설정한다. 결합도 C가 클수록, 결합했을 때에 임피던스는 보다 크게 내려가므로, 그 결과, 결합했을 때의 임피던스 Zc - coupled가 모든 결합기에 있어서 차동 선로의 차동 임피던스 Z에 정합한다. 즉,
Zc1 - coupled=Zc2 - coupled=Zc3 - coupled=Zc4 - coupled=Zc5 - coupled=Z
가 된다.
도 18은, 본 발명의 실시예 2에 있어서의 결합계 임피던스 정합의 설명도이며, 도면에 도시하는 바와 같이 각 방향성 결합기의 선 폭 Wc를 설정함으로써, 전계 시뮬레이션의 결과, 모든 결합계 임피던스를 ±3％의 범위 내에 수용할 수 있는 것을 알 수 있었다. 또한, 실제로는, 위치 정렬 오차나 치수의 변동이 있으므로, ±5％의 범위 내에 수용된다.
여기서, 거리 d를 0.1㎜로 하여 결합도 C를 -9.6㏈로 했을 때와, d=0.2㎜로 하여 C=-16.0㏈로 했을 때에, Wc를 0.40㎜로 한 경우와 0.25㎜로 한 경우의 대역 중심 주파수(7㎓)에 있어서의 메인 기판측의 반사 계수 S11을 전자계 해석 시뮬레이션에서 구하면 이하와 같게 된다.
Figure 112014086683369-pct00002
즉, 거리가 짧고(d=0.1㎜) 결합이 강할(C=-9.6㏈) 때에는, 메인 기판측의 결합기 단부의 폭이 좁은 쪽(Wc=0.25㎜)의 선로(243, 244)가 반사 계수는 보다 작아(S11=-22㏈<-18㏈) 임피던스가 보다 잘 정합하고 있는 것을 나타내고 있다. 한편, 거리가 길고(d=0.25㎜) 결합이 약할 때(C=-19.2㏈)에는, 메인 기판측의 결합기 단부의 폭이 넓은 쪽(Wc=040㎜)의 선로(241, 242)가 반사 계수는 보다 작아(S11=-31㏈<-27㏈) 보다 임피던스가 정합하고 있는 것을 나타내고 있다.
또한, 서브 기판의 결합기 단부도 메인 기판과 동등하게 하여 바꾸어도 좋고, 그에 의해, 임피던스나 결합도의 제어를 보다 정확하게 행할 수 있게 되는 것이 이점이다. 단, 장착 위치마다 메모리 모듈이 전용으로 되므로, 공통으로 사용할 수 없게 되는 결점이 있다.
<실시예 3>
다음에, 도 19를 참조하여, 본 발명의 실시예 3의 방향성 결합식 멀티드롭 버스를 설명하지만, 이 실시예 3에 있어서는, 모듈 미장착부에 메모리나 송수신 회로는 구비하지 않고 결합기와 종단 저항만을 구비한 종단용 서브 기판을 장착하는 것이다. 도 19는, 본 발명의 실시예 3의 방향성 결합식 멀티드롭 버스의 단면도이며, 메모리 모듈이 장착되지 않았던 부분에 종단용 서브 기판, 즉, 종단 모듈(40)을 장착한다. 그 밖의 구성은 실시예 1과 동일하다. 또한, 여기서는, 메모리 모듈을 양측에 장착하고 있지만, 이하의 도 20에 도시하는 바와 같이 방향성 결합기의 결합도가 큰 순서대로 단부로부터 장착해도 좋다.
이 종단 모듈(40)은 메모리 모듈(30)과 동일한 서브 기판(41)과, 결합기 단부(42)와, 결합기 단부(42)의 양단부를 종단하는 종단 저항(45, 46)을 구비하고, 송수신 칩이나 DRAM을 탑재하지 않고, 종단 전위를 메인 기판(20)으로부터 부여되어 있다. 또한, 부호 43, 44는 비아 배선이다.
메모리 모듈(30)이 장착되었을 때에, 결합부의 임피던스가 낮아져서 버스의 임피던스와 정합하도록 설계되어 있으므로, 메모리 모듈(30)이 장착되지 않을 때에는 임피던스가 높아져서 정합하지 않는다. 메모리 모듈(30)이 장착되지 않는 개소에 종단 모듈(40)을 장착함으로써, 버스의 임피던스를 정합할 수 있어, 보다 고속인 데이터 전송을 할 수 있다. 종단 모듈(40)의 순방향측의 종단 저항(45)은 생략할 수도 있지만, 신호가 순방향으로 다소는 결합하는 것을 고려하면 저항을 구비하는 편이 바람직하다.
이와 같이, 본 발명의 실시예 3에 있어서는, 메모리 모듈이 장착되지 않는 결합기부에 종단 모듈을 장착하고 있으므로, 필요로 하는 메모리 모듈수가 적은 경우에도, 메인 기판측의 결합기 단부의 수를 조정하지 않고 버스의 임피던스 정합을 취할 수 있다.
<실시예 4>
다음에, 도 20을 참조하여, 본 발명의 실시예 4의 방향성 결합식 멀티드롭 버스를 설명하지만, 이 실시예 4에 있어서는, 결합부만큼 메인 기판의 플레인을 삭제하고, 모듈 미장착부에는 플레인을 구비한 서브 기판을 장착하여 버스 결합기의 플레인으로 한다.
도 20은, 본 발명의 실시예 4의 방향성 결합식 멀티드롭 버스의 단면도이며, 메인 기판(20)의 결합부의 이면은 플레인(22)의 결락부로 하고 있다. 또한, 메모리 모듈(30)은 결합도가 강한 부분으로부터, 즉, 송수신 칩으로부터 이격된 위치로부터 순차 장착되고, 메모리 모듈(30)이 장착되지 않았던 개소에는 플레인 모듈(50)을 장착한다. 그 이외의 점은 상기의 실시예 1과 동일하다. 또한, 메인 기판(20)의 송수신 칩(28)으로부터 이격될수록 고주파의 신호가 감쇠하기 쉬우므로, 도 19와 같이 장착해도 좋다.
플레인 모듈(50)은 서브 기판(51)의 배면에 플레인(52), 솔더 레지스트 등의 유기 절연막(53)과, 두께 조정의 유기 절연막(54)을 구비하고, 플레인 전위(전형적으로는 그라운드)를 메인 기판(20)으로부터 부여되어 있다.
메모리 모듈(30)이 장착되었을 때에, 결합부의 임피던스가 낮아져서 버스의 임피던스와 정합하도록 설계되어 있으므로, 메모리 모듈(30)이 장착되지 않을 때에는 임피던스가 높아져서 정합하지 않는다. 메모리 모듈(30)이 장착되지 않는 개소에 플레인 모듈(50)을 장착함으로써, 버스의 임피던스를 정합할 수 있도록, 플레인 모듈의 유기 절연막(54)의 두께가 결정된다.
메인 기판(20)의 송수신 칩(28)으로부터 먼 곳으로 될수록 결합기의 임피던스는 높게 설정되어 있으므로, 멀리 설치된 플레인 모듈(50)일수록 메인 기판(20)의 결합기 단부(24)와 플레인 모듈(50)의 플레인(52)의 거리가 짧아지도록 플레인 모듈(50)의 유기 절연막(54)의 두께가 결정된다.
<실시예 5>
다음에, 도 21을 참조하여, 본 발명의 실시예 5의 방향성 결합식 멀티드롭 버스를 설명하지만, 이 실시예 5는 메인 기판을 다층 배선 구조로 하고, 차동 배선 혹은 결합기 단부에 사용하는 배선의 층준을 바꾸어서 결합기의 거리 d를 바꾸는 것이다.
도 21은, 본 발명의 실시예 5의 방향성 결합식 멀티드롭 버스의 단면도이며, 메인 기판(20)에 4층 이상의 다층 배선 기판을 사용하고, 어느 층의 배선을 사용해서 결합기 단부를 형성할지에 따라서, 결합기의 거리 d를 바꾸고 있고, 그 밖의 구성은 상기의 실시예 1과 동일하다.
단, 실시예 1의 유기 절연막을 메인 기판 표면에 적층 형성하는 방법에 비교하면, 유기 절연막을 적층 형성하는 비용이 불필요하게 되지만, 결합기의 거리 d를 가늘게 조정하는 것은 어렵다. 따라서, 동일한 층준의 배선에 2개 혹은 그 이상의 결합기 단부를 형성하도록 해도 좋고, 이와 같이 구성해도 모든 결합도 C와 동일하게 한 경우에 비교하면 우수한 특성이 얻어진다.
<실시예 6>
다음에, 도 22를 참조하여, 본 발명의 실시예 6의 방향성 결합식 멀티드롭 버스를 설명하지만, 이 실시예 6은 메인 기판의 결합기 간격을 변화시켜 결합도 C를 바꾸는 것이며, 그 밖의 구성은 상기의 실시예 1과 마찬가지이다.
도 22는, 본 발명의 실시예 6의 방향성 결합식 멀티드롭 버스의 평면도이며, 메인 기판측의 송수신 칩(28)에 가까운 결합기일수록, 결합기 단부(24)의 간격 Sck(k=1, 2, …, n-1)를 서브 기판측의 결합기 단부(32)의 간격 Sc보다도 크게 함으로써 결합도 C를 조정하고 있다.
상술한 도 13에 도시하는 바와 같이, 양쪽 결합기 단부의 위치가 어긋날수록 결합도는 낮아지므로, 메인 기판측의 결합기 단부(24)의 간격 Sck를,
Sc1≥Sc2≥Sc3≥Sc4≥Sc5(=Sc), 단, Sc1>Sc5
로 설정한다. 단, 실시예 1의 방법에 비교하면, 맞춤 정밀도의 영향이 복잡해진다.

Claims (18)

  1. 제1 기판의 표면 상에 설치된 차동 특성 임피던스가 Zja(Z1a≤Z2a≤…≤Zna)인 순서로 배열된 n개의 제1 결합기 단부와,
    차동 입출력 임피던스가 Z0a(Z0a<Z1a)인 송수신 회로를 구비한 제1 반도체 집적 회로 장치와,
    차동 임피던스가 Z0a인 제1 종단 부재와,
    상기 제1 기판의 배면에 설치된 플레인을 적어도 갖고,
    상기 제1 반도체 집적 회로 장치와 상기 n개의 결합기 단부와 상기 제1 종단 부재를 순서대로 차동 특성 임피던스가 Z0a인 접속선에 줄줄이 이어 연결한(linked together) 제1 모듈과,
    차동 특성 임피던스가 Z1b인 제2 결합기 단부와,
    차동 입출력 임피던스가 Z0b(Z0b<Z1b)인 송수신 회로를 구비한 제2 반도체 집적 회로 장치와,
    차동 임피던스가 Z0b인 제2 종단 부재를 적어도 갖고,
    상기 제2 반도체 집적 회로 장치와 제2 결합기 단부와 상기 제2 종단 부재를 순서대로 차동 특성 임피던스가 Z0b인 접속선에 줄줄이 이어 연결한 제2 모듈
    을 갖고,
    상기 제1 결합기 단부와 상기 제2 결합기 단부가 서로 대향해서 근접 배치하여 방향성 결합기를 형성하도록 상기 제2 모듈을 상기 제1 모듈에 장착하고,
    상기 방향성 결합기 중 적어도 하나의 결합 상태에 있어서의 근접 효과를 반영한 결합계 임피던스 Zja - coupled 및 Z1b - coupled는, 각각, Z0a의 ±5％의 범위 내 및 Z0b의 ±5％의 범위 내인 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  2. 제1항에 있어서,
    상기 각 방향성 결합기의 결합도 Cj는,
    C1≤C2≤…≤Cn(단, C1<Cn)
    인 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  3. 제1항에 있어서,
    상기 제1 결합기 단부의 차동선의 간격이, 상기 플레인까지의 거리 이상의 간격인 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  4. 제1항에 있어서,
    상기 제1 결합기 단부의 차동 특성 임피던스 Zja를, 상기 제1 결합기 단부의 차동선의 선 폭으로 조정하는 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  5. 제1항에 있어서,
    상기 방향성 결합기의 결합도 C가 클수록, 결합 전의 상기 제1 결합기 단부의 차동 특성 임피던스 Zja와 상기 접속선의 차동 특성 임피던스 Z0a 사이의 차이(Zja-Z0a)가 커지는 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  6. 제5항에 있어서,
    상기 각 방향성 결합기의 결합도를, 상기 제1 반도체 집적 회로 장치로부터 먼 곳으로 될수록 높게 설정함과 함께, 상기 제1 결합기 단부의 차동선의 선 폭을 상기 제1 반도체 집적 회로 장치로부터 먼 곳으로 될수록 가늘게 한 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  7. 제2항에 있어서,
    상기 각 방향성 결합기의 결합도를, 상기 제1 결합기 단부와 제2 결합기 단부의 거리 d를 바꿈으로써, 신호 전력을 등분배하도록 설정해 있는 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  8. 제2항에 있어서,
    상기 제1 결합기 단부와 제2 결합기 단부의 거리 d를 제1 결합기 단부와 제2 결합기 단부 사이에 형성하는 절연막의 막 두께로 조정하는 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  9. 제2항에 있어서,
    상기 제1 결합기 단부와 제2 결합기 단부의 거리 d를, 상기 제1 기판에 설치한 다층 배선의 층준(層準)에 의해 조정하는 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  10. 제2항에 있어서,
    상기 제1 결합기 단부의 차동선의 간격을 상기 제1 반도체 집적 회로 장치로부터 먼 곳으로 될수록 좁게 한 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  11. 제1항에 있어서,
    상기 제1 결합기 단부의 차동선의 선 폭이, 상기 제2 모듈의 상기 제1 모듈에 대한 위치 정렬 오차보다도 넓은 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  12. 제11항에 있어서,
    상기 방향성 결합기의 형상이, 직사각형인 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  13. 제1항에 있어서,
    상기 제2 모듈이 장착되어 있지 않은 상기 제1 결합기 단부에 상기 제2 결합기 단부의 양단부에 종단 저항을 접속한 종단 모듈을 장착하는 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  14. 제1항에 있어서,
    상기 제1 기판의 배면에 설치한 플레인이 상기 제1 결합기 단부와 대향하는 위치에 있어서 결락부로 되어 있고,
    상기 제2 모듈이 장착되어 있지 않은 상기 제1 결합기 단부에, 상기 제2 결합기 단부 대신에 플레인을 설치한 플레인 모듈을 장착하는 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  15. 제1항에 있어서,
    상기 제1 모듈에 장착되는 복수의 제2 모듈이, 모두 동일한 특성 및 구조를 갖는 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  16. 제7항에 있어서,
    상기 제1 결합기 단부와 제2 결합기 단부의 거리 d를 제1 결합기 단부와 제2 결합기 단부 사이에 형성하는 절연막의 막 두께로 조정하는 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  17. 제7항에 있어서,
    상기 제1 결합기 단부와 제2 결합기 단부의 거리 d를, 상기 제1 기판에 설치한 다층 배선의 층준(層準)에 의해 조정하는 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
  18. 제7항에 있어서,
    상기 제1 결합기 단부의 차동선의 간격을 상기 제1 반도체 집적 회로 장치로부터 먼 곳으로 될수록 좁게 한 것을 특징으로 하는 방향성 결합식 멀티드롭 버스.
KR1020147025601A 2012-02-17 2013-02-08 방향성 결합식 멀티드롭 버스 KR102048106B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-032711 2012-02-17
JP2012032711A JP6059874B2 (ja) 2012-02-17 2012-02-17 方向性結合式マルチドロップバス
PCT/JP2013/053012 WO2013121996A1 (ja) 2012-02-17 2013-02-08 方向性結合式マルチドロップバス

Publications (2)

Publication Number Publication Date
KR20140132364A KR20140132364A (ko) 2014-11-17
KR102048106B1 true KR102048106B1 (ko) 2019-11-22

Family

ID=48984108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147025601A KR102048106B1 (ko) 2012-02-17 2013-02-08 방향성 결합식 멀티드롭 버스

Country Status (5)

Country Link
US (1) US9864143B2 (ko)
JP (1) JP6059874B2 (ko)
KR (1) KR102048106B1 (ko)
TW (1) TWI541679B (ko)
WO (1) WO2013121996A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6933258B2 (ja) 2017-09-05 2021-09-08 株式会社ソシオネクスト 通信回路、通信システム及び通信方法
WO2019159285A1 (ja) * 2018-02-15 2019-08-22 三菱電機株式会社 バスシステム及び通信装置
JP7179574B2 (ja) 2018-10-17 2022-11-29 キヤノン株式会社 通信システム及び通信方法
US11526649B2 (en) * 2018-10-31 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitive isolation structure insert for reversed signals
JP7286389B2 (ja) * 2019-04-15 2023-06-05 キヤノン株式会社 無線通信装置、無線通信システムおよび通信方法
JP7422512B2 (ja) * 2019-10-25 2024-01-26 キヤノン株式会社 無線通信システムおよびコンピュータ断層撮影装置
CN115695080B (zh) * 2022-12-30 2023-06-06 北京国科天迅科技有限公司 实现高速串行数据传输的装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003719A1 (ja) 2002-07-01 2004-01-08 Renesas Technology Corp. 等振幅方向性結合式バスシステム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2972121A (en) * 1957-10-14 1961-02-14 Motorola Inc Coupling system
FR1548848A (ko) 1967-01-13 1968-12-06
JP3399630B2 (ja) * 1993-09-27 2003-04-21 株式会社日立製作所 バスシステム
US6111476A (en) * 1998-12-21 2000-08-29 Nortel Networks Corporation Non-contact coupling system
JP3820843B2 (ja) 1999-05-12 2006-09-13 株式会社日立製作所 方向性結合式メモリモジュール
US6625682B1 (en) 1999-05-25 2003-09-23 Intel Corporation Electromagnetically-coupled bus system
JP4272149B2 (ja) 2002-07-01 2009-06-03 株式会社日立製作所 方向性結合器を用いたデータ転送方式
JP4867777B2 (ja) * 2007-05-01 2012-02-01 富士ゼロックス株式会社 ユニット間通信装置
JP5213087B2 (ja) * 2011-02-18 2013-06-19 学校法人慶應義塾 モジュール間通信装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003719A1 (ja) 2002-07-01 2004-01-08 Renesas Technology Corp. 等振幅方向性結合式バスシステム

Also Published As

Publication number Publication date
WO2013121996A1 (ja) 2013-08-22
US20140355935A1 (en) 2014-12-04
JP6059874B2 (ja) 2017-01-11
TWI541679B (zh) 2016-07-11
JP2013171298A (ja) 2013-09-02
TW201403378A (zh) 2014-01-16
KR20140132364A (ko) 2014-11-17
US9864143B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
KR102048106B1 (ko) 방향성 결합식 멀티드롭 버스
KR101869581B1 (ko) 모듈간 통신 장치
US8063316B2 (en) Split wave compensation for open stubs
US7084715B2 (en) Coupling device
CN101790902B (zh) 多层基底
US7755449B2 (en) Printed circuit board having impedance-matched strip transmission line
US20090014206A1 (en) Printed wiring board and electronic apparatus including same
CN111755792B (zh) 一种3dB正交混合耦合器及射频前端模块、通信终端
US6788163B2 (en) Digital network
US20200267833A1 (en) Asymmetric dual bend skew compensation for reducing differential mode to common mode conversion
EP1568099B1 (en) A circuit that taps a differential signal
US8587388B2 (en) Multi-section velocity compensated microstrip directional coupler
US9401688B2 (en) Passive equalizer
JP2004134546A (ja) 伝送線路及びこれを用いた光モジュール
CN103165968A (zh) 高方向性定向耦合器
JP2002368431A (ja) 多層プリント回路基板及び配線方法及び電子機器
CN109817613A (zh) 电路板以及布局结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant