KR102035143B1 - 막 두께 제어 장치, 막 두께 제어 방법 및 성막 장치 - Google Patents

막 두께 제어 장치, 막 두께 제어 방법 및 성막 장치 Download PDF

Info

Publication number
KR102035143B1
KR102035143B1 KR1020167033200A KR20167033200A KR102035143B1 KR 102035143 B1 KR102035143 B1 KR 102035143B1 KR 1020167033200 A KR1020167033200 A KR 1020167033200A KR 20167033200 A KR20167033200 A KR 20167033200A KR 102035143 B1 KR102035143 B1 KR 102035143B1
Authority
KR
South Korea
Prior art keywords
rate
filter
conversion value
rate conversion
film
Prior art date
Application number
KR1020167033200A
Other languages
English (en)
Other versions
KR20160147009A (ko
Inventor
요시카즈 코바야시
아츠시 이토
지로 엔도
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20160147009A publication Critical patent/KR20160147009A/ko
Application granted granted Critical
Publication of KR102035143B1 publication Critical patent/KR102035143B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/52—Means for observation of the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • C23C14/546—Controlling the film thickness or evaporation rate using measurement on deposited material using crystal oscillators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B17/00—Measuring arrangements characterised by the use of infrasonic, sonic or ultrasonic vibrations
    • G01B17/02—Measuring arrangements characterised by the use of infrasonic, sonic or ultrasonic vibrations for measuring thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B17/00—Measuring arrangements characterised by the use of infrasonic, sonic or ultrasonic vibrations
    • G01B17/02—Measuring arrangements characterised by the use of infrasonic, sonic or ultrasonic vibrations for measuring thickness
    • G01B17/025—Measuring arrangements characterised by the use of infrasonic, sonic or ultrasonic vibrations for measuring thickness for measuring thickness of coating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Length Measuring Devices Characterised By Use Of Acoustic Means (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Abstract

[과제] 이상치를 원인으로 하는 증착원으로의 과잉 피드백 제어를 억제할 수 있는 막 두께 제어 장치, 막 두께 제어 방법 및 성막 장치를 제공한다.
[해결 수단] 본 발명의 일 형태에 따른 막 두께 제어 장치는, 증착원을 가지는 성막 장치에 설치된 진동자의 발진 주파수에 근거해 성막 레이트를 측정하고, 측정된 상기 성막 레이트에 근거해 상기 증착원을 제어하는 막 두께 제어 장치에 있어서, 레이트 산출부(431)와, 제1 필터부(432)와, 제2 필터부(433)를 구비한다. 레이트 산출부(431)는, 진동자의 발진 주파수에 근거해, 단위 시간 마다의 레이트 환산치를 산출한다. 제1 필터부(중앙치 연산부(432))는, 레이트 산출부(431)로부터 출력되는 레이트 환산치로부터 이상치를 제거(중앙치를 산출)하도록 구성된다. 제2 필터부(평활화 처리부(433))는, 상기 제1 필터부로부터 출력되는 레이트 환산치를 평활화 하도록 구성된다.

Description

막 두께 제어 장치, 막 두께 제어 방법 및 성막 장치{FILM THICKNESS CONTROL DEVICE, FILM THICKNESS CONTROL METHOD, AND FILM FORMATION DEVICE}
본 발명은, 성막 장치에 설치된 진동자의 발진 주파수에 근거해 성막 레이트를 측정하고, 측정된 성막 레이트에 근거해 증착원을 제어하는 것이 가능한 막 두께(膜厚) 제어 장치, 막 두께 제어 방법 및 성막 장치에 관한 것이다.
종래, 진공 증착 장치 등의 성막 장치에서, 기판에 성막되는 막의 두께 및 성막 속도를 측정하기 위해, 수정 진동자법(QCM：Quartz Crystal Microbalance)이라고 하는 기술이 이용되고 있다. 이 방법은, 챔버 내에 배치되어 있는 수정 진동자의 공진 주파수가, 증착물의 퇴적에 의한 질량의 증가에 의해 감소하는 것을 이용한 것이다. 따라서, 수정 진동자의 공진 주파수의 변화를 측정 함으로써, 막 두께 및 성막 속도를 측정하는 것이 가능해진다.
막 두께 센서를 갖춘 증착 장치에서는, 측정된 증착 레이트를 기초로, 증착원에서의 증착 재료에 대한 가열 온도가 피드백 제어된다. 일반적으로, 막 두께 센서는, 증착 재료의 돌비(突沸)(스플래쉬)나 노이즈 등의 외란의 영향을 받아, 출력이 순간적으로 크게 변동하는 경우가 있다.
한편, 안정된 피드백 제어를 실현하기 위해, 막 두께 센서의 출력을 평활화 처리 함으로써, 이상치의 영향을 억제하는 방법이 알려져 있다. 예를 들면, 특허 문헌 1에는, 일정 시간 간격으로 수정 진동자의 공진 주파수를 측정하고, 이러한 공진 주파수에 근거해 산출되는 막 두께의 이동 평균을 취해, 막 두께 증가량을 산출하는 방법이 기재되어 있다.
[특허문헌 1] WO2009/038085호 공보
상술한 종래의 이동 평균 처리에 의한 출력의 평활화에서는, 예를 들면 돌비가 1회라도 발생하면, 그때 출력되는 이상치에 의해 평균치 전체가 상승한다. 따라서, 종래의 평활화 처리에서도, 이상치가 원인으로 증착원으로의 피드백 제어가 과잉으로 반응해 버려, 결과적으로 해당 제어가 흐트러지는(폭주하는) 문제가 있다.
이상과 같은 사정을 감안하여, 본 발명의 목적은, 이상치를 원인으로 하는 증착원으로의 과잉 피드백 제어를 억제할 수 있는 막 두께 제어 장치, 막 두께 제어 방법 및 성막 장치를 제공하는 것에 있다.
본 발명의 일 형태에 따른 막 두께 제어 장치는, 증착원을 가지는 성막 장치에 설치된 진동자의 발진 주파수에 근거해 성막 레이트를 측정하고, 측정된 상기 성막 레이트에 근거해 상기 증착원을 제어하는 막 두께 제어 장치로서, 레이트 산출부와, 제1 필터부와, 제2 필터부를 구비한다.
상기 레이트 산출부는, 상기 진동자의 발진 주파수에 근거해, 단위 시간 마다의 레이트 환산치를 산출하도록 구성된다.
상기 제1 필터부는, 상기 레이트 산출부로부터 출력되는 레이트 환산치로부터 이상치를 제거하도록 구성된다.
상기 제2 필터부는, 상기 제1 필터부로부터 출력되는 레이트 환산치를 평활화 하도록 구성된다.
상기 막 두께 제어 장치에 의하면, 상기 레이트 산출부로부터 출력되는 상기 레이트 환산치로부터 이상치를 제거하는 제1 필터부를 구비하고 있기 때문에, 이상치가 배제된 레이트 환산치를 기초로 제2 필터부에서의 평활화 처리가 실행 가능해진다. 이에 따라, 이상치를 원인으로 하는 증착원으로의 과잉 피드백 제어를 억제할 수 있다.
상기 제1 필터부는, 이상치를 제거할 수 있는 기능이 있으면 구성은 특별히 한정되지 않으며, 일례로, 상기 레이트 산출부로부터 출력되는 레이트 환산치로부터 대표치를 추출하도록 구성된다. 상기 대표치는, 이상치 라는 개연성이 낮은 레이트 환산치이면 무방하다. 전형적으로는, 제1 필터부는, 중앙치 연산 필터로 구성된다. 샘플 수는 특별히 한정되지 않으며, 일례로, 증착원으로의 피드백 제어에 지장을 초래하지 않는 범위에서 임의로 설정 가능하다.
한편, 상기 제2 필터부는, 평활화 기능을 가지는 필터이면 구성은 특별히 한정되지 않으며, 전형적으로는, 이동 평균 필터 혹은 일차 로우패스 필터(lowpass filter)로 구성된다. 이동 평균에는, 단순 이동 평균, 가중 이동 평균 등이 포함된다. 샘플 수는 특별히 한정되지 않으며, 예를 들면 증착원으로의 피드백 제어에 지장을 초래하지 않는 범위에서 임의로 설정 가능하다.
상기 막 두께 제어 장치는, 제3 필터부를 더 구비해도 무방하다. 상기 제3 필터부는, 상기 레이트 산출부로부터 출력되는 상기 레이트 환산치를 평활화 하고, 평활화한 레이트 환산치를 상기 제1 필터부로 출력한다.
이에 따라, 레이트 산출부로부터 출력되는 레이트 환산치에 비교적 큰 변동이 있는 경우에서도, 제1 필터부로 입력되는 해당 레이트 환산치의 평활화가 가능해지기 때문에, 측정 정밀도의 저하를 억제할 수 있다.
제3 필터부는, 평활화 기능을 가지는 필터이면 구성은 특별히 한정되지 않으며, 전형적으로는, 제2 필터부와 같은 이동 평균 필터 혹은 일차 로우패스 필터로 구성된다. 샘플 수는 특별히 한정되지 않으며, 예를 들면 증착원으로의 피드백 제어에 지장을 초래하지 않는 범위에서 임의로 설정 가능하다.
본 발명의 일 형태에 따른 막 두께 제어 방법은, 증착원을 가지는 성막 장치에 설치된 진동자의 발진 주파수에 근거해 성막 레이트를 측정하고, 측정된 상기 성막 레이트에 근거해 상기 증착원을 제어하는 막 두께 제어 방법으로서, 상기 진동자의 발진 주파수에 근거해, 단위 시간 마다의 레이트 환산치를 산출하는 것을 포함한다.
산출된 레이트 환산치로부터 이상치가 제거된다.
이상치가 제거된 레이트 환산치는 평활화 된다.
이와 같이, 레이트 환산치의 평활화 처리 전에, 레이트 환산치로부터 이상치를 제거 함으로써, 이상치를 원인으로 하는 성막 레이트의 측정 정밀도의 저하를 억제할 수 있다.
본 발명의 일 형태에 따른 성막 장치는, 진공 챔버와, 증착원과, 막 두께 센서와, 막 두께 모니터를 구비한다.
상기 증착원은, 상기 진공 챔버의 내부에 배치된다.
상기 막 두께 센서는, 상기 진공 챔버의 내부에 배치되고, 소정의 공진 주파수로 발진하는 진동자를 가진다.
상기 막 두께 모니터는, 레이트 산출부와, 제1 필터부와, 제2 필터부와, 출력부를 가진다. 상기 레이트 산출부는, 상기 진동자의 발진 주파수에 근거해 단위 시간 마다의 레이트 환산치를 산출하도록 구성된다. 상기 제1 필터부는, 상기 레이트 산출부로부터 출력되는 레이트 환산치로부터 이상치를 제거하도록 구성된다. 상기 제2 필터부는, 상기 제1 필터부로부터 출력되는 레이트 환산치를 평활화 하도록 구성된다. 상기 출력부는, 상기 제2 필터부로부터 출력되는 레이트 환산치에 근거해 상기 증착원을 제어하기 위한 제어 신호를 생성하도록 구성된다.
본 발명에 의하면, 이상치를 원인으로 하는 증착원으로의 과잉 피드백 제어를 억제할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 성막 장치를 나타내는 개략 단면도이다.
도 2는 상기 성막 장치에서의 측정 유닛의 1 구성 예를 나타내는 개략 블록도이다.
도 3은 막 두께 센서로부터 출력되는 성막 레이트의 실 데이터의 일례를 나타내는 도면이다.
도 4는 비교 예에 따른 성막 레이트의 측정 방법을 설명하는 플로우 차트이다.
도 5는 비교 예에 따른 필터를 적응해 얻어진 레이트 출력을 나타내는 도면이다.
도 6은 상기 성막 장치에서의 컨트롤러의 구성을 나타내는 기능 블록도이다.
도 7은 중앙치 연산의 일례를 설명하는 도면이다.
도 8은 중앙치 연산의 다른 예를 설명하는 도면이다.
도 9는 본 발명의 일 실시 형태에 따른 성막 레이트의 측정 방법을 설명하는 플로우 차트이다.
도 10은 본 발명의 일 실시 형태에 따른 필터를 이용해 얻어진 레이트 출력을 나타내는 도면이다.
도 11은 스텝 응답에 대한 각종 필터의 특성을 비교해 설명하는 도면이다.
도 12는 막 두께 센서로부터 출력되는 성막 레이트의 실 데이터의 다른 예를 나타내는 도면이다.
도 13은 도 12의 실 데이터에 비교 예에 따른 필터를 이용해 얻어진 레이트 출력을 나타내는 도면이다.
도 14는 도 12의 실 데이터에 본 실시 형태에 따른 필터를 이용해 얻어진 레이트 출력을 나타내는 도면이다.
도 15는 본 발명의 다른 실시 형태에 따른 성막 레이트의 측정 방법을 설명하는 플로우 차트이다.
이하, 도면을 참조하면서, 본 발명의 실시 형태를 설명한다.
<제1 실시 형태>
[성막 장치]
도 1은, 본 발명의 일 실시 형태에 따른 성막 장치를 나타내는 개략 단면도이다. 본 실시 형태의 성막 장치는, 진공 증착 장치로서 구성된다.
본 실시 형태의 성막 장치(10)는, 진공 챔버(11)와, 진공 챔버(11)의 내부에 배치된 증착원(12)과, 증착원(12)과 대향하는 기판 홀더(13)와, 진공 챔버(11)의 내부에 배치된 막 두께 센서(14)를 가진다.
진공 챔버(11)는, 진공 배기계(15)와 접속되어 있고, 내부를 소정의 감압 분위기로 유지하는 것이 가능하게 구성된다.
증착원(12)은, 증착 재료의 증기(입자)를 발생시키는 것이 가능하게 구성된다. 본 실시 형태에서, 증착원(12)은, 전원 유닛(18)에 전기적으로 접속되어 있고, 금속 재료 혹은 유기 재료를 가열 증발시켜 증착 입자를 방출시키는 증발원을 구성한다. 증발원의 종류는 특별히 한정되지 않으며, 저항 가열식, 유도 가열식, 전자빔 가열식 등의 다양한 방식이 적용 가능하다.
기판 홀더(13)는, 반도체 웨이퍼나 유리 기판 등의 성막 대상인 기판(W)을, 증착원(12)을 향해 보지(保持)하는 것이 가능하게 구성되어 있다.
막 두께 센서(14)는, 소정의 기본 주파수(고유 진동수)를 가지는 진동자를 내장하고, 후술하는 것처럼, 기판(W)에 퇴적된 금속막 혹은 유기막의 막 두께 및 성막 레이트를 측정하기 위한 센서 헤드를 구성한다. 상기 진동자에는, 예를 들면, 비교적 온도 특성이 뛰어난 AT컷 수정 진동자가 이용되고, 상기 소정의 기본 주파수는, 전형적으로는, 5~6 MHz이다. 막 두께 센서(14)는, 진공 챔버(11)의 내부이며, 증착원(12)과 대향하는 위치에 배치된다. 막 두께 센서(14)는, 전형적으로는, 기판 홀더(13)의 근방에 배치된다.
막 두께 센서(14)의 출력은, 측정 유닛(17)(막 두께 제어 장치)로 공급된다. 측정 유닛(17)은, 진동자의 공진 주파수의 변화에 근거해, 상기 막 두께 및 성막 레이트를 측정함과 함께, 해당 성막 레이트가 소정치가 되도록 증착원(12)을 제어한다. QCM의 흡착에 의한 주파수 변화와 질량 부하의 관계는, 이하의 식(1)에서 나타내는 Sauerbrey의 식이 이용된다.
Figure 112016115975515-pct00001
식(1)에서, ΔFs는 주파수 변화량, Δm는 질량 변화량, f0는 기본 주파수, ρQ는 수정의 밀도, μQ는 수정의 전단 응력, A는 전극 면적, N는 정수를 각각 나타내고 있다.
성막 장치(10)는, 셔터(16)를 더 가진다. 셔터(16)는, 증착원(12)과 기판 홀더(13)와의 사이에 배치되어 있고, 증착원(12)으로부터 기판 홀더(13) 및 막 두께 센서(14)에 이르는 증착 입자의 입사 경로를 개방 혹은 차폐하는 것이 가능하게 구성된다.
셔터(16)의 개폐는, 도시하지 않는 제어 유닛에 의해 제어된다. 전형적으로는, 셔터(16)는, 증착 개시 시, 증착원(12)에서 증착 입자의 방출이 안정될 때까지 폐색(閉塞)된다. 그리고, 증착 입자의 방출이 안정되었을 때, 셔터(16)는 개방된다. 이에 따라, 증착원(12)으로부터의 증착 입자가 기판 홀더(13) 상의 기판(W)에 도달하고, 기판(W)의 성막 처리가 개시된다. 동시에, 증착원(12)으로부터의 증착 입자는, 막 두께 센서(14)로 도달하고, 측정 유닛(17)에서 기판(W) 상의 증착막의 막 두께 및 그 성막 레이트가 감시된다.
[측정 장치]
계속해서, 측정 유닛(17)에 대해 설명한다.
도 2는, 측정 유닛(17)의 일 구성 예를 나타내는 개략 블록도이다. 측정 유닛(17)은, 발진 회로(41)와, 측정 회로(42)와, 컨트롤러(43)를 가진다.
발진 회로(41)는, 막 두께 센서(14)의 진동자(20)를 발진시킨다. 측정 회로(42)는, 발진 회로(41)로부터 출력되는 진동자(20)의 공진 주파수를 측정하기 위한 것이다. 컨트롤러(43)는, 측정 회로(42)를 통해 진동자(20)의 공진 주파수를 단위 시간 마다 취득하고, 기판(W) 상으로의 증착 재료 입자의 성막 레이트 및 기판(W)에 퇴적된 증착막의 막 두께를 산출한다. 또한, 컨트롤러(43)는 성막 레이트가 소정치가 되도록 증착원(12)을 제어한다.
측정 회로(42)는, 믹서 회로(51)와, 로우패스 필터(52)와, 저주파 카운터(53)와, 고주파 카운터(54)와, 기준 신호 발생 회로(55)를 가진다. 발진 회로(41)로부터 출력된 신호는, 고주파 카운터(54)에 입력되고, 먼저, 발진 회로(41)의 발진 주파수의 개략치가 측정된다. 고주파 카운터(54)에서 측정된 발진 회로(41)의 발진 주파수의 개략치는, 컨트롤러(43)에 출력된다. 컨트롤러(43)는, 측정된 개략치에 가까운 주파수의 기준 주파수(예를 들면 5 MHz)로 기준 신호 발생 회로(55)를 발진시킨다. 이 기준 주파수로 발진한 주파수의 신호와, 발진 회로(41)에서 출력되는 신호는, 믹서 회로(51)에 입력된다.
믹서 회로(51)는, 입력된 2종류의 신호를 혼합하여, 로우패스 필터(52)를 통해 저주파 카운터(53)에 출력한다. 여기서, 발진 회로(41)로부터 입력되는 신호를 cos((ω+α)t)로 하고, 기준 신호 발생 회로로부터 입력되는 신호를 cos(ωt)로 하면, 믹서 회로(51) 내에서 cos(ωt)·cos((ω+α)t)가 되는 식으로 나타내지는 교류 신호가 생성된다. 이 식은, cos(ωt)와 cos((ω+α)t)를 곱셈한 형식이 되고, 이 식에서 나타내지는 교류 신호는, cos((2·ω+α)t)로 표현되는 고주파 성분의 신호와, cos(αt)로 표현되는 저주파 성분의 신호의 합과 동일하다.
믹서 회로(51)에서 생성된 신호는, 로우패스 필터(52)에 입력되고, 고주파 성분의 신호 cos((2·ω+α)t)가 제거되고, 저주파 성분의 신호 cos(αt)만이 저주파 카운터(53)에 입력된다. 즉, 저주파 카운터(53)에는, 발진 회로(41)의 신호 cos((ω+α)t)와, 기준 신호 발생 회로(55)의 신호 cos(ωt)와의 차의 주파수의 절대치 ｜α｜인 저주파 성분의 신호가 입력된다.
저주파 카운터(53)는, 이 저주파 성분의 신호의 주파수를 측정하고, 그 측정치를 컨트롤러(43)로 출력한다. 컨트롤러(43)는, 저주파 카운터(53)에서 측정된 주파수와 기준 신호 발생 회로(55)의 출력 신호의 주파수에서, 발진 회로(41)가 출력하는 신호의 주파수를 산출한다. 구체적으로는, 기준 신호 발생 회로(55)의 출력 신호의 주파수가, 발진 회로(41)의 출력 신호의 주파수보다 작은 경우에는, 발진 회로(41)의 출력 신호에 저주파 성분의 신호의 주파수를 가산하고, 그 역의 경우에는 감산한다.
예를 들면, 고주파 카운터(54)에 의한 발진 회로(41)의 발진 주파수의 측정치가 5 MHz를 넘고 있고, 기준 신호 발생 회로(55)를 5 MHz의 주파수로 발진시킨 경우에는, 기준 신호 발생 회로(55)의 발진 주파수는, 발진 회로(41)의 실제의 발진 주파수보다 낮아진다. 따라서, 실제의 발진 회로(41)의 발진 주파수를 구하기 위해서는, 저주파 카운터(53)에서 구한 저주파 성분의 신호의 주파수 ｜α｜를, 기준 신호 발생 회로(55)의 설정 주파수 5 MHz에 가산하면 된다. 저주파 성분의 주파수 ｜α｜가 10 kHz이면, 발진 회로(41)의 정확한 발진 주파수는 5.01 MHz가 된다.
저주파 카운터(53)의 분해능에는 상한이 있지만, 그 분해능은, 상기 차의 주파수 ｜α｜를 측정하기 위해 할당할 수 있기 때문에, 같은 분해능으로 발진 회로(41)의 발진 주파수를 측정하는 경우에 비해, 정확한 주파수 측정을 실시할 수 있다.
또한, 기준 신호 발생 회로(55)의 발진 주파수는 컨트롤러(43)에 의해 제어되고, 그 발진 주파수를, 차의 주파수 ｜α｜가 소정치 보다 작아지도록 설정할 수 있기 때문에, 저주파 카운터(53)의 분해능을 유효하게 활용할 수 있다. 구해진 주파수의 값은, 컨트롤러(43)에 기억된다. 컨트롤러(43)는, 구해진 주파수의 값으로부터, 상기 식(1)에서 가리키는 연산식을 이용해, 기판(W) 상에 퇴적된 증착 재료의 막 두께 및 성막 레이트를 산출한다.
[성막 레이트의 측정 방법]
그런데 일반적으로, 막 두께 센서를 이용해 측정된 성막 레이트를 기초로 증착원에서의 증착 재료의 가열 온도를 제어하는 경우, 증착 재료의 스플래쉬나 노이즈 등의 외란의 영향을 받아 막 두께 센서의 출력이 순간적으로 크게 변동하여, 증착원에 대한 안정된 피드백 제어를 할 수 없는 경우가 있다. 그 해결 방법으로서, 막 두께 센서의 출력을 평활화 처리 함으로서, 이상치의 영향을 억제하는 방법이 알려져 있다.
예를 들면, 도 3에 도시한 바와 같이, 순간적으로 레이트가 큰폭으로 상승하는 이상치를 포함하는 측정 데이터로부터 성막 레이트를 산출하는 경우, 전형적으로는, 도 4에 도시한 처리 순서를 가지는 필터가 이용된다. 즉, 우선, 막 두께 센서로부터 취득된 진동자의 발진 주파수의 변화로부터, 이를 성막 레이트로 환산한 레이트 환산치를 취득한다(스텝(101)). 계속해서, 취득한 레이트 환산치를, 예를 들면, 이동 평균 연산에 의해 평활화 하고(스텝(S102)), 평활화한 레이트 환산치를 성막 레이트로서 출력한다(스텝(103)).
도 5는, 도 3에 나타낸 센서 출력을 이동 평균 연산에 의해 평활화 했을 때의 출력의 일례를 나타내고 있다. 도 5에 도시한 바와 같이, 이상치에 의한 변동폭은 작아지지만, 변동 시간(T)이 길어져 버린다. 즉, 상술한 것 같은 이동 평균 처리에 의한 출력의 평활화에서는, 예를 들면, 돌비가 1회라도 발생하면, 그때 출력되는 이상치에 의해 평균치 전체가 상승한다. 따라서, 이러한 평활화 처리에서는, 돌발적인 이상치가 원인으로 증착원으로의 피드백 제어가 과잉으로 반응해 버려, 결과적으로 해당 제어가 흐트러지는(폭주하는) 문제가 있다.
그래서, 본 실시 형태에서는, 상기 문제를 해소하기 위해, 측정 유닛(17)의 컨트롤러(43)는, 도 6에 도시한 바와 같이 구성되어 있다.
도 6은, 컨트롤러(43)의 구성을 도시한 기능 블록도이다. 컨트롤러(43)는, 레이트 산출부(431)와, 중앙치 연산부(432)와, 평활화 처리부(433)와, 출력부(434)를 가진다.
컨트롤러(43)는, 전형적으로는, CPU(Central Processing Unit), RAM(Random Access Memory), ROM(Read Only Memory) 등의 컴퓨터에 이용되는 하드웨어 요소 및 필요한 소프트웨어에 의해 실현될 수 있다. CPU를 대신해, 또는 이에 더해, FPGA(Field Programmable Gate Array) 등의 PLD(Programmable Logic Device), 혹은, DSP(Digital Signal Processor) 등이 이용되어도 무방하다.
레이트 산출부(431)는, 측정 회로(42)에서 측정된 진동자(20)의 발진 주파수에 근거해, 단위 시간 마다의 레이트 환산치를 산출하도록 구성된다. 레이트 산출부(431)는, 레이트 환산치를 예를 들면 상기 식(1)에 의해 산출한다.
중앙치 연산부(432)는, 레이트 산출부(431)로부터 출력되는 레이트 환산치로부터 이상치를 제거하는 「제1 필터부」로서 구성된다. 즉, 중앙치 연산부(432)는, 레이트 산출부로부터 스텝상(step shape)으로 출력되는(단위 시간 마다의) 레이트 환산치를, 시계열 순서로 소정의 샘플 수씩 취득하고, 취득한 유한 개의 샘플 데이터를 작은 순서로 나열했을 때의 중앙에 위치하는 데이터(레이트 환산치)를 출력한다. 샘플 수는 특별히 한정되지 않으며, 예를 들면, 증착원으로의 피드백 제어에 지장을 초래하지 않는 범위에서 임의로 설정 가능하다.
중앙치 연산부(432)에서의 중앙치의 산출 방법에 대해 도 7 및 도 8을 참조해 설명한다.
도 7의 A, B는, 샘플 수가 홀수 개인 경우에서의 중앙치의 산출 방법을 설명하는 도면이다. 여기에서는 이해를 용이하게 하기 위해, 샘플 수는 5개로 했다. 시계열적으로 취득한 데이터가 도 7의 A에 나타내는 값인 경우, 이들을 도 7의 B에 도시한 것처럼 값이 작은 순서로 바꿔 나열한다. 이 경우의 중앙치는, 「순위 3」의 「4」가 된다.
한편, 도 8의 A, B는, 샘플 수가 짝수 개인 경우에서의 중앙치의 산출 방법을 설명하는 도면이다. 여기에서는 이해를 용이하게 하기 위해, 샘플 수는 6개로 했다. 시계열적으로 취득한 데이터가 도 8의 A에 나타내는 값인 경우, 이들을 도 8의 B에 도시한 것처럼 작은 순서로 바꿔 나열한다. 이 경우의 중앙치는, 「순위 3」의 「3」 및 「순위 4」의 「4」에 대한 산술 평균치인 「3.5」가 된다.
평활화 처리부(433)는, 중앙치 연산부(432)로부터 출력되는 레이트 환산치(중앙치)를 평활화 하는 「제2 필터부」로서 구성된다. 평활화 처리부(433)는, 전형적으로는, 이동 평균 필터 혹은 일차 로우패스 필터로 구성된다. 이동 평균에는, 단순 이동 평균, 가중 이동 평균 등이 포함된다. 샘플 수는 특별히 한정되지 않으며, 예를 들면 증착원으로의 피드백 제어에 지장을 초래하지 않는 범위에서 임의로 설정 가능하다.
출력부(434)는, 평활화 처리부(433)에서 평활화된 레이트 환산치를 기초로, 후단의 처리에 필요한 신호에 생성해 출력한다. 상기 신호로서는, 성막 레이트 정보 혹은 막 두께 정보로서 도시하지 않은 모니터에 출력되는 표시 신호, 해당 각 정보를 소정의 기록 매체에 기록하기 위한 기록 신호, 증착원(12)에서의 증착 재료의 가열 온도를 제어하기 위한, 전원 유닛(18)으로 출력되는 제어 신호 등이 포함된다.
도 9는, 컨트롤러(43)의 처리 순서를 나타내는 플로우 차트이다.
컨트롤러(43)는, 우선, 측정 회로(42)에서 측정된 진동자(20)의 발진 주파수를 취득하고, 레이트 산출부(431)에서 단위 시간 마다의 레이트 환산치를 산출한다(스텝(201)). 컨트롤러(43)는, 중앙치 연산부(432)에서, 레이트 산출부(431)로부터 출력된 레이트 환산치로부터 중앙치를 추출 함으로써, 이상치를 제거한다(스텝(202)). 계속해서, 컨트롤러(43)는, 평활화 처리부(433)에서, 중앙치 연산부(432)로부터 출력된 레이트 환산치를 평활화 처리한다(스텝(203)). 그리고 컨트롤러(43)는, 출력부(434)에서, 평활화된 레이트 환산치를 기초로 상기 소정의 신호를 생성하고, 대응하는 기기(모니터, 기록 장치, 증착원(12) 등)로 출력한다.
본 실시 형태에 따른 필터는, 레이트 산출부(431)로부터 출력되는 레이트 환산치로부터 이상치를 제거하는 중앙치 연산부(432)를 구비하기 때문에, 이상치가 배제된 레이트 환산치를 기초로 평활화 처리부(433)에서의 평활화 처리가 실행 가능해진다. 이에 따라 이상치를 원인으로 하는 성막 레이트의 측정 정밀도의 저하를 억제할 수 있다. 또한, 측정된 레이트를 기초로 증착원(12)으로의 피드백 제어를 실시하는 경우에는, 이상치를 원인으로 하는 증착원(12)에의 과잉 피드백 제어를 억제할 수 있다.
또한, 본 실시 형태에서는, 레이트 환산치의 평활화 처리 전에, 레이트 환산치로부터 이상치를 제거하도록 하고 있기 때문에, 이상치가 평활화 처리의 계산에 포함되지 않게 할 수 있다. 따라서, 이상치의 영향을 받지 않는 레이트 정보 혹은 막 두께 정보를 취득하는 것이 가능해진다.
도 3에 나타낸 이상치를 포함하는 측정치의 실 데이터를, 본 실시 형태의 필터에 의해 처리한 후의 데이터를 도 10에 나타낸다.
또한, 본 실시 형태에서는, 중앙치 연산부(432)에서 이상치를 없애고 있기 때문에, 평활화 처리부(433)에서의 계산 시간을 짧게 할 수 있고, 평활화에 의한 증착원(12)으로의 피드백의 지연 시간을 짧게 할 수 있다.
예를 들면, 스텝 응답에 대해 (a) 20점의 이동 평균과 (b) 10점의 중앙치 연산 및 10점의 이동 평균을 비교한 경우, (a)에서는 20점의 지연, (b)에서는 15점의 지연이 되고, 동일 점수로 비교하면, 도 11에 도시한 것처럼 본 실시 형태의 중앙치 연산을 포함하는 필터를 사용한 편이 지연 시간을 짧게 할 수 있다.
중앙치 연산부(432)에서의 중앙치 연산을 위한 샘플 수와, 평활화 처리부(433)에서의 이동 평균 연산을 위한 샘플 수는 상술한 것처럼 동일한 수인 경우로 한정되지 않으며, 적절히 설정 가능하다.
예를 들면, 도 11에 도시한 것처럼 중앙치 연산의 경우는, 이동 평균 연산의 경우에 비해, 상승이 늦지만 추종성이 높다는 특성을 가진다. 또한, 증착 재료가 알루미늄 등의 승화성이 높은 재료인 경우, 레이트의 안정성이 비교적 높기 때문에 필터 시간은 약간 길게 설정되어도 큰 문제가 되지 않는 경우가 많다. 이러한 관점에서, 중앙치 연산의 점수를 이동 평균 연산의 점수보다 많이 해서, 레이트의 측정 정밀도의 향상을 도모해도 무방하다.
도 12~도 14는, 중앙치 연산과 이동 평균 연산을 포함하는 본 실시 형태에 따른 필터와, 이동 평균 연산 만을 포함하는 비교 예에 따른 필터와의 상이를 설명하는 다른 실험 결과이다. 진동자(막 두께 센서)의 공진 주파수의 변화에 근거해 산출된 성막 레이트의 실 데이터를 도 12에, 비교 예에 따른 필터를 사용해 해당실 데이터를 처리했을 때의 측정 데이터를 도 13에, 그리고 본 실시 형태에 따른 필터를 사용해 해당 실 데이터를 처리했을 때의 측정 데이터를 도 14에 각각 나타낸다.
비교 예에서의 이동 평균 연산의 점수는 40점, 본 실시 형태에서의 중앙치 연산 및 이동 평균 연산의 점수는 각각 20점으로 했다.
본 실시 형태에 의하면, 비교 예보다, 측정 개시 시의 레이트의 편차를 작게 억제할 수 있다. 또 본 실시 형태에 의하면, 레이트의 변동 폭을 작게 할 수 있음과 동시에, 레이트가 순간적으로 크게 변동했을 때의 변동 시간을 짧게 할 수 있다. 따라서, 본 실시 형태에 의하면, 비교 예 보다 성막 레이트의 측정 정밀도가 높아지고, 증착원(12)으로의 안정된 피드백 제어를 실현하는 것이 가능해진다.
<제2 실시 형태>
도 15는, 본 발명의 다른 실시 형태에서의 컨트롤러(43)의 처리 순서를 나타내는 플로우 차트이다.
이하, 제1 실시 형태와 다른 구성에 대해 주로 설명하고, 상술의 실시 형태와 같은 구성에 대해서는 같은 부호를 교부해 그 설명을 생략 또는 간략화 한다.
본 실시 형태의 컨트롤러(43)는, 레이트 산출부(431)로부터 출력되는 레이트 환산치의 중앙치 연산을 실행하기 전에, 해당 레이트 환산치를 평활화 하도록 구성된다(스텝(301~303)). 이에 따라, 레이트 산출부(431)로부터 출력되는 레이트 환산치에 비교적 큰 변동이 있는 경우에 있어서도, 중앙치 연산부(432)로 입력되는 해당 레이트 환산치의 평활화가 가능해지기 때문에, 측정 정밀도의 저하를 억제하는 것이 가능해진다.
또한, 중앙치 연산부(432)로부터 출력되는 레이트 환산치는, 상술과 같이, 평활화 처리부(433)에서 평활화 처리되고, 얻어진 측정 데이터가 출력부(434)를 통해 외부의 기기로 출력된다(도 6, 스텝(304, 305)).
이 경우, 컨트롤러(43)는, 레이트 산출부(431)로부터 출력되는 레이트 환산치를 평활화 하여 중앙치 연산부(432)로 출력하는 평활화 처리부를 「제3 필터부」로서 더 구비한다. 해당 평활화 처리부는, 「제2 필터부」로서의 평활화 처리부(433)와 동일한 구성이어도 무방하고, 다른 구성이어도 무방하다.
「제3 필터부」로서의 평활화 처리부는, 평활화 기능을 가지는 필터이면 구성은 특별히 한정되지 않으며, 전형적으로는, 제2 필터부와 같은 이동 평균 필터 혹은 일차 로우패스 필터로 구성된다. 샘플 수는 특별히 한정되지 않으며, 예를 들면 증착원으로의 피드백 제어에 지장을 초래하지 않는 범위에서 임의로 설정 가능하다.
예를 들면, 상기 제3 필터부에서의 평활화 처리에 사용되는 샘플 수는, 중앙치 연산에 사용되는 샘플 수의 1/2배 이하로 설정된다. 이에 따라, 지연 시간의 증가를 억제하면서, 고정밀의 레이트 측정을 확보하는 것이 가능해진다.
이상, 본 기술의 실시 형태에 대해 설명했지만, 본 기술은 상술의 실시 형태에만 한정되는 것은 아니며, 다양한 변경을 실시할 수 있음은 물론이다.
예를 들면, 이상의 실시 형태에서는, 중앙치 연산 및 이동 평균 연산을 적어도 1회 실행하도록 구성되었지만, 이들은 2회 이상 반복 실행되어도 무방하다. 구체적으로는, 중앙치 연산 및 이동 평균 연산이 된 레이트 환산치에 대해, 중앙치 연산 및 이동 평균 연산이 더 실행되어도 무방하다.
또한, 이상의 실시 형태에서는, 성막 장치로서, 진공 증착 장치를 예로 들어 설명했지만, 이에 한정되지 않으며, 스퍼터링 장치(Sputtering system) 등의 다른 성막 장치에도 본 발명은 적용 가능하다. 스퍼터링 장치의 경우, 증착원은, 타겟을 포함하는 스퍼터링 음극으로 구성된다.
10 … 성막 장치
11 … 진공 챔버
12 … 증착원
14 … 막 두께 센서
17 … 측정 유닛
18 … 전원 유닛
20 … 진동자
41 … 발진 회로
42 … 측정 회로
43 … 컨트롤러
431 … 레이트 산출부
432 … 중앙치 연산부
433 … 평활화 처리부
434 … 출력부
W … 기판

Claims (7)

  1. 증착원을 가지는 성막 장치에 설치된 진동자의 발진 주파수에 근거해 성막 레이트를 측정하고, 측정된 상기 성막 레이트에 근거해 상기 증착원을 제어하는 막 두께 제어 장치에 있어서,
    상기 진동자의 발진 주파수에 근거해, 단위 시간 마다의 레이트 환산치를 산출하는 레이트 산출부와,
    상기 레이트 산출부로부터 출력되는 레이트 환산치를 평활화 하는 제1 필터부와,
    상기 제1 필터부로부터 출력되는 레이트 환산치로부터 이상치를 제거하는 제2 필터부와,
    상기 제2 필터부로부터 출력되는 레이트 환산치를 평활화 하는 제3 필터부와,
    상기 제3 필터부로부터 출력되는 레이트 환산치에 근거해 상기 증착원을 피드백 제어하기 위한 제어 신호를 생성하는 출력부
    를 구비하는 막 두께 제어 장치.
  2. 제1항에 있어서,
    상기 제1 필터부는, 이동 평균 필터로 구성되는
    막 두께 제어 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 필터부는, 중앙치 연산 필터로 구성되는
    막 두께 제어 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 필터부에서의 평활화 처리에 사용되는 샘플 수는, 상기 제2 필터부에서의 중앙치 연산에 사용되는 샘플 수 보다 작게 설정되는
    막 두께 제어 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 제3 필터부는, 이동 평균 필터로 구성되는
    막 두께 제어 장치.
  6. 증착원을 가지는 성막 장치에 설치된 진동자의 발진 주파수에 근거해 성막 레이트를 측정하고, 측정된 상기 성막 레이트에 근거해 상기 증착원을 제어하는 막 두께 제어 방법에 있어서,
    상기 진동자의 발진 주파수에 근거해, 단위 시간 마다의 레이트 환산치를 산출하고,
    산출된 레이트 환산치를 평활화 하고,
    평활화된 레이트 환산치로부터 이상치를 제거하고,
    이상치가 제거된 레이트 환산치를 더 평활화 하고,
    평활화된 레이트 환산치에 근거해 상기 증착원을 피드백 제어하기 위한 제어 신호를 생성하는
    막 두께 제어 방법.
  7. 진공 챔버와,
    상기 진공 챔버의 내부에 배치된 증착원과,
    상기 진공 챔버의 내부에 배치되고, 정해진 공진 주파수로 발진하는 진동자를 가지는 막 두께 센서와,
    상기 진동자의 발진 주파수에 근거해 단위 시간 마다의 레이트 환산치를 산출하는 레이트 산출부와, 상기 레이트 산출부로부터 출력되는 레이트 환산치를 평활화 하는 제1 필터부와, 제1 필터부로부터 출력되는 레이트 환산치로부터 이상치를 제거하는 제2 필터부와, 상기 제2 필터부로부터 출력되는 레이트 환산치를 평활화 하는 제3 필터부와, 상기 제3 필터부로부터 출력되는 레이트 환산치에 근거해 상기 증착원을 피드백 제어하기 위한 제어 신호를 생성하는 출력부를 가지는 막 두께 모니터
    를 구비하는 성막 장치.
KR1020167033200A 2014-07-15 2015-07-10 막 두께 제어 장치, 막 두께 제어 방법 및 성막 장치 KR102035143B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014144891 2014-07-15
JPJP-P-2014-144891 2014-07-15
PCT/JP2015/003491 WO2016009626A1 (ja) 2014-07-15 2015-07-10 膜厚制御装置、膜厚制御方法および成膜装置

Publications (2)

Publication Number Publication Date
KR20160147009A KR20160147009A (ko) 2016-12-21
KR102035143B1 true KR102035143B1 (ko) 2019-10-22

Family

ID=55078135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167033200A KR102035143B1 (ko) 2014-07-15 2015-07-10 막 두께 제어 장치, 막 두께 제어 방법 및 성막 장치

Country Status (4)

Country Link
JP (1) JP6060319B2 (ko)
KR (1) KR102035143B1 (ko)
CN (1) CN106471152B (ko)
WO (1) WO2016009626A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11275975B2 (en) * 2017-10-05 2022-03-15 Applied Materials, Inc. Fault detection classification
JP7064407B2 (ja) * 2018-08-31 2022-05-10 キヤノントッキ株式会社 成膜装置及び成膜装置の制御方法
JP7036864B2 (ja) * 2020-05-26 2022-03-15 株式会社アルバック 測定異常検出装置、および、測定異常検出方法
CN113106409A (zh) * 2021-04-20 2021-07-13 湖北华鑫光电有限公司 一种膜厚控制装置及其镀膜方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000008164A (ja) * 1998-06-25 2000-01-11 Toray Ind Inc 薄膜付基材の製造方法および製造装置
WO2009038085A1 (ja) 2007-09-21 2009-03-26 Ulvac, Inc. 薄膜形成装置、膜厚測定方法、膜厚センサー
JP2010196082A (ja) 2009-02-23 2010-09-09 Canon Inc 真空蒸着装置
JP2013011545A (ja) 2011-06-30 2013-01-17 Ulvac Japan Ltd 蒸着装置、膜厚測定方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5791431B2 (ja) * 2011-08-30 2015-10-07 三菱日立パワーシステムズ株式会社 膜厚測定装置及び膜厚測定方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000008164A (ja) * 1998-06-25 2000-01-11 Toray Ind Inc 薄膜付基材の製造方法および製造装置
WO2009038085A1 (ja) 2007-09-21 2009-03-26 Ulvac, Inc. 薄膜形成装置、膜厚測定方法、膜厚センサー
JP2010196082A (ja) 2009-02-23 2010-09-09 Canon Inc 真空蒸着装置
JP2013011545A (ja) 2011-06-30 2013-01-17 Ulvac Japan Ltd 蒸着装置、膜厚測定方法

Also Published As

Publication number Publication date
JPWO2016009626A1 (ja) 2017-04-27
CN106471152A (zh) 2017-03-01
WO2016009626A1 (ja) 2016-01-21
KR20160147009A (ko) 2016-12-21
CN106471152B (zh) 2019-07-26
JP6060319B2 (ja) 2017-01-11

Similar Documents

Publication Publication Date Title
KR102035143B1 (ko) 막 두께 제어 장치, 막 두께 제어 방법 및 성막 장치
EP3144411B1 (en) Measurement apparatus and coating device
JP6328253B2 (ja) 膜厚モニタおよび膜厚測定方法
JP6291510B2 (ja) パーセル損失を制御する方法、システム、チップおよびコンピュータ・プログラム
KR101656745B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 장치의 운전 방법
JP2010271091A (ja) 周波数測定装置
Shitole et al. Sliding DFT-based vibration mode estimator for single-link flexible manipulator
US10482867B2 (en) Active vibration noise control apparatus
JP2017174180A (ja) サーボ制御装置、サーボ制御方法及びサーボ制御プログラム
TW202142721A (zh) 量測異常檢測裝置及量測異常檢測方法
US11175323B2 (en) Process monitoring using crystal with reactance sensor
JP7217822B1 (ja) 膜厚監視方法および膜厚監視装置
JP6412384B2 (ja) 水晶振動子、この水晶振動子を有するセンサヘッド、成膜制御装置、および成膜制御装置の製造方法
JP5741887B2 (ja) 周波数測定システム、周波数測定方法、及び周波数測定システムを備える電子機器
JP7036864B2 (ja) 測定異常検出装置、および、測定異常検出方法
RU2549223C1 (ru) Способ измерения изменения температуры объекта относительно заданной температуры
JP2016042643A (ja) 膜厚モニタ用発振回路
US8654831B2 (en) Signal detection apparatus
Jóźwiak et al. Quality factor and resonant frequency measurement by ARMA process identification of randomly excited MEMS/NEMS cantilever
KR20220116009A (ko) 펄스형 pvd 전력을 위한 파형 형상 팩터
JP2024022023A (ja) 測定装置、成膜装置および膜厚測定方法
WO2020169183A1 (en) Sensor data extrapolation method and system
JP2012177667A (ja) 周波数を求める回路装置
JP2006300869A (ja) センサ信号処理方法およびセンサ信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2018101003786; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20180912

Effective date: 20190910

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant