KR102013789B1 - 씨모스 이미지센서 및 그 제조 방법 - Google Patents
씨모스 이미지센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102013789B1 KR102013789B1 KR1020120073964A KR20120073964A KR102013789B1 KR 102013789 B1 KR102013789 B1 KR 102013789B1 KR 1020120073964 A KR1020120073964 A KR 1020120073964A KR 20120073964 A KR20120073964 A KR 20120073964A KR 102013789 B1 KR102013789 B1 KR 102013789B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- region
- photodiode
- blooming
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000009792 diffusion process Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000007667 floating Methods 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 238000005086 pumping Methods 0.000 claims abstract description 3
- 239000012535 impurity Substances 0.000 claims description 33
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 206010034960 Photophobia Diseases 0.000 abstract description 7
- 208000013469 light sensitivity Diseases 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 51
- 229910052710 silicon Inorganic materials 0.000 description 51
- 239000010703 silicon Substances 0.000 description 51
- 230000002265 prevention Effects 0.000 description 30
- 238000002955 isolation Methods 0.000 description 21
- 238000005468 ion implantation Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 기술은 블루밍 현상을 억제시킬 수 있는 씨모스 이미지 센서 및 그 제조 방법에 관한 것으로서, 본 기술에 따른 씨모스 이미지센서는, 기판; 상기 기판 상에 형성된 트랜스퍼트랜지스터의 게이트전극; 상기 게이트전극의 일측에 정렬되어 상기 기판에 형성된 포토다이오드; 상기 게이트전극의 타측에 정렬되어 상기 기판에 형성된 플로팅디퓨전영역;및 상기 포토다이오드 하부의 상기 기판 내에 형성된 블루밍패스영역을 포함하고, 본 기술은 포토다이오드 아래에 블루밍패스영역을 형성함으로써 블루밍 현상 및 크로스토크를 억제할 수 있는 효과가 있다. 아울러, 게이트전극에 네가티브 차지 펌핑 전압을 인가하였을 때 발생하는 블루밍 현상 및 크로스토크를 더욱 억제할 수 있다. 또한 포토다이오드의 캐패시티 면적을 용이하게 확보함으로써 광감도를 향상시킬 수 있는 효과가 있다.
Description
본 발명은 반도체 장치 제조 기술에 관한 것으로, 보다 구체적으로는 씨모스 이미지센서 및 그 제조 방법에 관한 것이다.
씨모스 이미지센서는 MOS 혹은 CMOS 트랜지스터와 같은 능동 소자를 이용하여 센서 칩 내부에 증폭 또는 신호 처리를 하는 블록을 가진 집적화된 센서이다.
일반적으로 씨모스 이미지센서의 단위픽셀(Unit Pixel)은, 하나의 포토다이오드(PD)와 네 개의 NMOS(Tx,Rx,Sx,Dx)로 구성된다. 트랜스퍼트랜지스터(Transfer transistor; Tx)는 포토다이오드(PD)에서 집속된 광전하(Photgenerated charge)를 플로팅디퓨전영역(Floating Diffusion; FD)으로 운송하기 위한 역할을 한다. 리셋트랜지스터(Reset transistor; Rx)는 원하는 값으로 노드의 전위를 세팅하고 광전하를 배출하여 플로팅디퓨전영역(FD)을 리셋(Reset)시키기 위한 역할을 한다.
드라이브트랜지스터(Drive transistor; Dx)는 소오스팔로워-버퍼증폭기(Source Follower Buffer Amplif ier) 역할을 한다. 셀렉트트랜지스터(Select transistor; Sx)는 스위칭으로 어드레싱(Addressing)을 할 수 있는 역할을 한다.
여기서 트랜스퍼트랜지스터(Tx) 및 리셋트랜지스터(Rx)는 네이티브트랜지스터(Native NMOS)를 이용하고, 드라이브트랜지스터(Dx) 및 셀렉트트랜지스터(Sx)는 일반적인 트랜지스터(Normal NMOS)를 이용하며, 리셋트랜지스터(Rx)는 CDS(Correlated Double Sampling)를 위한 트랜지스터이다.
즉, 씨모스 이미지센서는 각각의 이미지 픽셀 내부에서 일반적인 CMOS 소자를 이용하여 포토다이오드 및 트랜지스터를 구현함으로써, 기존의 CMOS 공정을 거의 그대로 사용하고 있기 때문에, 픽셀 외부 블럭에 집적화된 이미지 신호 처리 및 검출부를 가지게 할 수 있는 장점이 있다.
도 1은 종래 기술에 따른 씨모스 이미지센서를 도시한 단면도이다.
도 1에 도시된 바와 같이, 기판(11)에 펀치쓰루방지층(12)이 형성된다. 펀치쓰루방지층(12)에 에피택셜 성장된 실리콘에피층(13)이 형성되고, 실리콘에피층(13)의 표면으로부터 펀치쓰루방지층(12)의 상부와 이격되어 형성된 소자분리막(17)이 형성된다.
그리고 실리콘에피층(13)상에 게이트절연막(15a)가 형성되며, 게이트절연말(15a) 상에 폴리실리콘(15b)이 형성된다. 폴리실리콘(15b) 상에 텅스텐실리사이드막(15c)가 형성되어 트랜스퍼트랜지스터의 게이트전극(Tx,15)이 형성된다. 게이트전극(15)의 일측 에지에 정렬되면서 실리콘에피층(13) 내부에 깊은 N형 확산층(16)이 형성되고, 깊은 N형 확산층(16)상부와 실리콘에피층(13) 표면 하부에 게이트전극(15) 일측에 정렬되면서 얕은 P형 확산층(17)이 형성된다.
결국, 깊은 N형 확산층(16)과 얕은 P형 확산층(17)으로 이루어진 포토다이오드(PD)가 형성되고, 게이트전극(15)의 타측에 정렬되면서 실리콘에피층(13) 내에 플로팅디퓨전영역(FD, 15)이 형성된다.
상기와 같은 종래기술은 입사광이 입사될 때, 공핍층인 N형 확산층(16)에서 전자-홀 쌍(Electron Hole Pair; EHP)이 발생하는데 이중 홀(h)은 펀치쓰루방지층(12)으로 빠져나가게 되고 전자(e)가 축적되어 있다가 트랜스퍼트랜지스터(Tx)를 통하여 플로팅디퓨전영역(FD, 18)으로 이동하여 이미지 데이터화 된다.
이때, 상술한 종래기술에 따르면 암전류 현상 또는 광감도가 저하되는 현상이 발생하는 문제점이 있다. 즉, 외부에서 강한 광이 오랜 시간동안 조사되면, 포토다이오드(PD)에 생성된 광전하가 게이트전극(15)의 채널을 통해 플로팅디퓨전영역(18)으로 일부 전달되어 암전류 현상이 발생하며, 이로 인해 광감도 현상이 저하되는 문제점이 발생한다.
여기서 암전류 현상 및 광감도 현상을 개선하기 위해 게이트전극(15) 상에 NCP 바이어스를 인가하는 기술을 채택되고 있으나 이에 따른 트레이드오프(Trade-off) 특성 열화 문제인 블루밍 현상이 발생한다.
블루밍 현상에는 픽셀 블루밍 현상 및 다크 블루밍 현상이 포함되는데 특히 다크 블루밍 현상은 큰 수율 손실을 유발시킬 수 있는 결함소스(defect source)이다.
이와 같은 블루밍 현상은 게이트전극에 NCP 바이어스를 인가하는 경우 게이트전극의 베리어 증가에 따른 게이트전극 채널 블로킹이 발생한다. 또한 포토다이오드에서 특정 누적 시간(integration time)동안 높은 조도(illumination) 조건 또는 포토다이오드 상의 큰 결함조건(defect source)으로 기인한 다크 조건에서의 특정 포토다이오드가 풀 차지 업(full charge up) 되었을 때, 누설광전하가 게이트전극에 NCP 바이어스를 인가하지 않은 상태에서 게이트전극 블로킹에 따라 기판을 통하여 인접 픽셀로 새어나가는 현상이 발생한다.
본 발명의 실시예는 블루밍 현상을 억제할 수 있는 씨모스 이미지센서를 제공한다.
본 발명의 실시예에 따른 씨모스 이미지 센서는 기판;상기 기판 상에 형성된 트랜스퍼트랜지스터의 게이트전극; 상기 게이트전극 일측의 상기 기판에 형성된 포토다이오드; 상기 게이트전극 타측과 정렬되어 기판에 형성된 플로팅디퓨전영역;및 상기 포토다이오드 하부 기판 내에 형성된 블루밍패스영역을 포함하며,
또한 기판을 형성하는 단계; 상기 기판 내부에 블루밍패스영역을 형성하는 단계; 상기 기판 상에 상기 블루밍패스영역의 일측에 게이트전극 하부의 중심이 정렬되도록 게이트전극을 형성하는 단계; 상기 게이트전극 일측에 정렬되도록 하여 상기 블루밍패스영역 상에 포토다이오드를 형성하는 단계; 및 상기 게이트전극 타측에 정렬되도록 하여 상기 기판 내에 플로팅디퓨전영역을 형성하는 단계를 포함할 수 있다.
본 기술은 포토다이오드 아래에 블루밍패스영역을 형성함으로써 블루밍 현상 및 크로스토크를 억제할 수 있는 효과가 있다. 아울러, 게이트전극에 네가티브 차지 펌핑 전압을 인가하였을 때 발생하는 블루밍 현상 및 크로스토크를 더욱 억제할 수 있다. 또한 포토다이오드의 캐패시티 면적을 용이하게 확보함으로써 광감도를 향상시킬 수 있는 효과가 있다.
도 1은 종래기술에 따른 씨모스 이미지센서를 도시한 도면.
도 2a 내지 도 2c는 씨모스 이미지센서를 설명하기 위한 도면.
도 3a 내지 도 3b는 씨모스 이미지센서 구조의 에너지밴드다이어그램을 도시한 도면
도 4는 본 발명의 제1실시예에 따른 씨모스 이미지센서를 도시한 단면도.
도 5는 본 발명의 제2실시예에 따른 씨모스 이미지센서를 도시한 단면도.
도 6a 내지 6g는 본 발명의 제1실시예에 따른 씨모스 이미지센서를 제조하는 방법의 일례를 도시한 공정 단면도.
도 2a 내지 도 2c는 씨모스 이미지센서를 설명하기 위한 도면.
도 3a 내지 도 3b는 씨모스 이미지센서 구조의 에너지밴드다이어그램을 도시한 도면
도 4는 본 발명의 제1실시예에 따른 씨모스 이미지센서를 도시한 단면도.
도 5는 본 발명의 제2실시예에 따른 씨모스 이미지센서를 도시한 단면도.
도 6a 내지 6g는 본 발명의 제1실시예에 따른 씨모스 이미지센서를 제조하는 방법의 일례를 도시한 공정 단면도.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2c는 씨모스 이미지센서를 설명하기 위한 도면이다.
도 2a의 상부 도면은 게이트전극에 NCP 바이어스를 인가하지 않아 광이 조사되지 않은 경우의 픽셀을 나타낸 것으로(Dark 조건), 특정 픽셀에서의 포토다이오드 누설소스로 인하여 완전히 포화된 픽셀이다. 도 2b의 상부 도면은 게이트전극에 NCP 바이어스를 인가한 경우를 나타낸 도면으로, 기판을 통하여 인접 픽셀로 광전하가 새어나가는 현상(Dark blooming)을 표현한 것이다.
도 2a의 하부 도면과 도 2b의 하부 도면은 중앙에 위치한 그린픽셀이 광 조사에 의하여 포화상태에 도달된 이후, NCP바이어스를 게이트전극에 인가한 조건에서 인접 픽셀로 누설광전하가 새어나가는 현상을 나타낸다.
이때, 도 2c를 참조하면, 각 픽셀에 동일한 광량이 조사되고, 조사되는 광에 따라 각 픽셀에서 발생하는 광전하에 의한 포화전류값이 서로 동일하다고 가정할 때, 감도 차이로 인해 그린, 레드, 블루 픽셀순서로 포화전류값에 도달하게 되는 것이 일반적이나, NCP 바이어스를 인가한 상태에서는 레드/블루픽셀에 비하여 상대적으로 그린 픽셀이 포화전류값에 도달하는 시간이 단축되기 때문에 그린 픽셀이 포화전류값에 도달한 이후에 그린픽셀에 인접한 블루/레드픽셀로 광전하가 확산되어 레드/블루픽셀의 커브에 왜곡을 야기시키는 문제점이 있다.
도 3a 내지 도 3b는 씨모스 이미지센서 구조의 에너지밴드다이어그램을 도시한 도면이다.
도 3a는 일반적인 씨모스 이미지센서 구조의 에너지밴드다이어그램을 도시한 도면이고, 도 3b는 일반적인 씨모스 이미지센서 구조에 NCP 바이어스 인가시 에너지밴드다이어그램을 도시한 도면이다.
도 3a를 살펴보면, 기판(Psub)에 비해 포토다이오드(PD)의 컨덕션밴드(300)가 낮고, 포토다이오드(PD)의 컨덕션밴드(300)에 비해 트랜스퍼트랜지스터(Tx)의 컨덕션밴드(600)가 높고, 플로팅디퓨전영역(FD)의 컨덕션밴드(600)는 포토다이오드(PD) 보다 낮은 것을 알 수 있다.
한편 도 3b를 살펴보면, 기판(Psub)의 컨덕션밴드(700)는 포토다이오드(PD)의 컨덕션밴드보다 높고, 트랜스퍼트랜지스터의 컨덕션밴드(700)는 기판(Psub)의 컨덕션밴드(700)에 비해 높고, 플로팅디퓨전영역(FD)의 컨덕션밴드(700)는 포토다이오드(PD)의 포텐셜보다 낮은 것을 알 수 있다.
즉, NCP 바이어스를 인가한 경우, 트랜스퍼트랜지스터의 컨덕션밴드(700) 높이가 증가(h1)하여 포토다이오드의 광전하가 게이트 전극를 통해 플로팅디퓨전영역으로 전달되는 것을 막아 암전류 현상을 억제할 수 있다.
그러나, 트랜스퍼트랜지스터의 컨덕션밴드(700)가 기판(Psub)의 컨덕션밴드(700) 기준보다 높아질 경우, 포토다이오드에 광 조사에 따른 포토다이오드(PD) 포화도 이상으로 광전하가 축적되었을 때 게이트전극 오프 상태에서 오프 전류로 포토다이오드(PD) 포화도 이상으로 광전하를 조절하지 못하고 기판을 통하여 인접 픽셀로 새어나가는 블루밍 현상이 유발되는 문제가 있다.
도 4는 본 발명의 제1실시예에 따른 씨모스 이미지센서를 도시한 단면도이다.
도 4를 참조하면, 기판(31)에 펀치쓰루방지층(32)이 형성된다. 펀치쓰루방지층(32)은 기판(31)에 고농도 P형 불순물을 도핑되어 형성된다. 펀치쓰루방지층(32)이 형성된 기판(31) 상에 에피택셜 성장된 실리콘에피층(33)이 형성되고, 실리콘에피층(33)의 표면으로부터 펀치쓰루방지층(32)의 상부와 이격되어 형성된 채널스톱영역(34)이 구비된 소자분리막(35)이 형성된다.
그리고 실리콘에피층(33) 상에 게이트절연막(36a)이 형성된다. 게이트절연막(36a) 상에 폴리실리콘(36b)이 형성되며, 폴리실리콘(36b) 상에 텅스텐실리사이드막(36c)가 형성되어 트랜스퍼트랜지스터의 게이트전극(Tx,36) 형성된다. 게이트전극(36) 일측 에지에 정렬되면서 실리콘에피층(33) 내에 소자분리막(35)의 일측에 정렬되는 깊은 N형 확산층(37)이 형성되고, 깊은 N형 확산층(37) 상부와 실리콘에피층(33) 표면 하부에 게이트전극(36)의 일측에 정렬되는 얕은 P형 확산층(38)이 형성된다.
결국, 깊은 N형 확산층(37)과 얕은 P형 확산층(38)으로 이루어진 포토다이오드가(PD)가 형성된다.
여기서, 본 발명의 새로운 구조는 NCP 바이어스를 인가한 경우에 발생되는 블루밍 현상을 해결하기 위해 포토다이오드(PD) 하부의 실리콘에피층(33)내에 블루밍패스영역(39)을 포함하고 있다. 블루밍패스영역(39)은 NCP 바이어스를 인가한 경우에 발생되는 블루밍 현상을 해결하기 위한 영역이다. 블루밍패스영역은 깊은 N형 확산층(37) 하부에 게이트전극(36)의 중심(100)에 정렬되어(101) 형성된다. 즉, 블루밍패스영역(39)의 일측은 포토다이오드와 오버랩되고, 블루밍패스영역(39)의 타측은 게이트전극(36)의 일부와 오버랩되어 형성된다.
또한, 블루밍패스영역(39)의 일측면은 소자분리막(35)의 일측면과 접하며, 블루밍패스영역(39)의 타측면은 채널스톱영역(34)의 타측면과 접한다.
이때, 블루밍패스영역(39)은 적정 에너지 및 도즈 조건, 예컨대 제2도전형의 물질로 인(Ph)을 사용하여 200keV～400keV의 고에너지로 이온주입하고, 1×1010~3×1011 dose/cm2 수준으로 형성될 수 있다. 또한 고에너지로 이온주입하기 때문에 실리콘에피층(33) 내에 펀치쓰루방지층(32)에 이르는 깊이로 블루밍패스영역(39)이 형성됨에 따라 블루밍패스영역(39)과 펀치쓰루방지층(32)간의 거리(h1)를 감소시킨다.
여기서, 블루밍패스영역(39)은 채널스톱영역(34)보다 높은 불순물 농도를 갖는다.
그리고, 포토다이오드(PD)를 정렬시키는 게이트전극(36)의 일측과 반대로 게이트전극(36)의 타측에 정렬되어 N형 불순물이 도핑된 플로팅디퓨젼영역(40)이 형성된다.
상술한 구조를 갖는 본 발명의 제1실시예에 따른 이미지센서는 포토다이오드(PD) 하부에 블루밍패스영역(39)이 형성된다. 블루밍패스영역(39)은 실리콘에피층(33) 내에 게이트전극(36) 일부와 오버랩되어 형성됨으로써, 암전류 현상을 개선시킴과 동시에 게이트전극(36) 오프시 NCP 바이어스를 인가받았을 때, 게이트전극(36)의 베리어 증가에 따른 게이트전극(36) 채널 블로킹으로 포토다이오드(PD)에서 특정 누적 시간(integration time)동안 높은 조도(high illumination) 조건 또는 포토다이오드(PD)상의 큰 결함소스(defect source)로 인한 다크 조건에서의 특정 픽셀 포토다이오드(PD)가 풀 차지 업(full charge up)되었을 때, 그 이상의 누설광전하(①,②)가 인접 pixel로 새어나가지 않고(③,④), 플로팅디퓨전영역(40)으로 누설광전하(①,②)가 전달될 수 있도록 형성된 블루밍패스영역(36)을 통해 누설광전하(①,②)를 플로팅디퓨전영역(40)으로 전달함으로써 블루밍 현상을 개선시킬 수 있는 효과가 있다. 또한 이와 같은 구조는 포토다이오드(PD)의 캐패시티가 향상되어 게이트전극 온(on) 조건에서의 완전 공핍 영역이 펀치쓰루방지층(32)까지 확장되어, 픽셀의 포화레벨 뿐만아니라 광감도 및 크로스토크를 개선시키는 효과를 가진다.
도 5는 본 발명의 제2실시예에 따른 씨모스 이미지센서를 도시한 단면도이다.
도 5를 참조하면, 기판(41)에 펀치쓰루방지층(42)이 형성된다. 펀치쓰루방지층(42)은 기판(41)에 고농도 P형 불순물이 도핑되어 형성된다. 펀치쓰루방지층(42)이 형성된 기판(41) 상에 에피택셜 성장된 실리콘에피층(43)이 형성되고, 실리콘에피층(43)의 표면으로부터 펀치쓰루방지층(42)의 상부와 이격되어 형성된 채널스톱영역(44)이 구비된 소자분리막(45)이 형성된다.
그리고 실리콘에피층(43) 상에 게이트절연막(46a)이 형성된다. 게이트절연막(46a) 상에 폴리실리콘(46b)가 형성되며, 폴리실리콘(46b)상에 텅스텐실리사이드막(46c)가 형성되어 게이트전극(Tx, 46)이 형성된다. 게이트전극(46) 일측 에지에 정렬되면서 실리콘에피층(43) 내에 소자분리막(45)의 일측에 정렬되는 깊은 N형 확산층(47)이 형성되고, 깊은 N형 확산층(47) 상부와 실리콘에피층(43) 표면 하부에 게이트전극(46)의 일측에 정렬되는 얕은 P형 확산층(38)이 형성된다.
결국, 깊은 N형 확산층(47)과 얕은 P형 확산층(48)으로 이루어진 포토다이오드가(PD)가 형성된다.
여기서, 본 발명의 새로운 구조는 NCP 바이어스를 인가한 경우에 발생되는 블루밍 현상을 해결하기 위해 블루밍패스영역(49)하부의 실리콘에피층(43)내에 블루밍패스영역(49)을 포함하고 있다. 블루밍패스영역(49)은 깊은 N형 확산층(47) 하부 일부영역에 게이트전극(46b)의 중심(200)에 오버랩되어(201) 형성된다. 즉, 블루밍패스영역(49)의 일측은 포토다이오드의 일부와 오버랩되고, 블루밍패스영역(49)의 타측은 게이트전극(46)의 일부와 오버랩되어 형성된다.
또한, 블루밍패스영역(49)의 일측면은 소자분리막(45)의 일측면과 일정 간격(202) 이격되며, 블루밍패스영역(49)의 타측면은 채널스톱영역(44)의 타측면과 접한다.
이때, 블루밍패스영역(49)은 적정 에너지 및 도즈 조건, 예컨대 제2도전형의 물질로 인(Ph)을 사용하여 200keV～400keV의 고에너지로 이온주입하고, 1×1010~3×1011 dose/cm2 수준으로 형성될 수 있다. 또한 고에너지로 이온주입하기 때문에 실리콘에피층(43) 내에 펀치쓰루방지층(42)에 이르는 깊이로 블루밍패스영역(49)이 형성됨에 따라 블루밍패스영역(49)과 펀치쓰루방지층(42)간의 거리(h1)를 감소시킨다.
여기서, 블루밍패스영역(49)은 채널스톱영역(44)보다 높은 불순물 농도를 갖는다.
그리고, 포토다이오드(PD)를 정렬시키는 게이트전극(46)의 일측과 반대로 게이트전극(46)의 타측에 정렬되어 N형 불순물이 도핑된 플로팅디퓨젼영역(50)이 형성된다.
상술한 구조를 갖는 본 발명의 제2실시예에 따른 이미지센서는 포토다이오드(PD) 하부 일부 영역에 블루밍패스영역(49)을 형성한다. 블루밍패스영역(49)은 실리콘에피층(43) 내에 게이트전극(46)의 중앙(200)까지 오버랩되며 채널스탑영역(44)의 일측면과 접하여 형성됨으로써, 게이트전극(46) 오프시 NCP 바이어스를 인가받았을 때, 게이트전극(46)의 베리어 증가에 따른 게이트전극(46) 채널 블로킹으로 포토다이오드(PD)에서 특정 누적 시간(integration time)동안 높은 조도(high illumination) 조건 또는 포토다이오드(PD)상의 큰 결함소스(defect source)로 인한 다크 조건에서의 특정 픽셀 포토다이오드(PD)가 풀 차지 업(full charge up)되었을 때, 그 이상의 누설광전하(⑤,⑥)가 인접 pixel로 새어나가지 않고(⑦,⑧), 플로팅디퓨전영역(50)으로 누설광전하(⑤,⑥)가 전달될 수 있도록 형성된 블루밍패스영역(49)을 통해 누설광전하(⑤,⑥)를 플로팅디퓨전영역(50)으로 전달함으로써 블루밍 현상을 개선시킬 수 있는 효과가 있다. 또한 이와 같은 구조는 포토다이오드(PD)의 캐패시티가 향상되어 게이트전극(46) 온(on) 조건에서의 완전 공핍 영역 펀치쓰루방지층(42)까지 확장되어, 픽셀의 포화레벨 뿐만아니라 광감도 및 크로스토크를 개선시키는 효과를 가진다.
도 6a 내지 6g는 본 발명의 제1실시예에 따른 씨모스 이미지센서를 제조하는 방법의 일례를 도시한 공정 단면도이다.
도 6a를 참조하면, 기판(51)상에 펀치쓰루방지층(52)을 형성한다. 펀치쓰루방지층(52)은 기판(51)에 고농도 P형 불순물을 도핑시켜 형성된 불순물층일 수 있다.
펀치쓰루방지층(52)을 형성하기 위한 불순물로는 P형 불순물 예컨대, 붕소(B, Boron)를 사용할 수 있다. 펀치쓰루방지층(52)의 특성을 위해 불순물의 도핑농도는 적어도 1×1018 atoms//cm2 이상이 되도록 형성할 수 있다.
펀치쓰루방지층(52)이 형성된 기판상에 실리콘에피층(53)을 형성한다. 실리콘에피층(53)은 포토다이오드와 같은 씨모스 이미지센서의 구성요소가 형성될 층으로, 단결정상태를 갖도록 형성한다. 단결정상태를 갖는 실리콘에피층(53)은 에피택셜 성장법을 사용하여 형성할 수 있다.
실리콘에피층(53)은 불순물이 도핑된 도프드 실리콘에피층으로 형성할 수 있다. 불순물은 펀치쓰루방지층(52)과 동일한 도전형(P형)일 수 있으며, 도핑농도는 펀치쓰루방지층(52)보다 낮은 도핑농도를 갖는다.
여기서, 실리콘에피층(53)을 성장시키는 이유는, 실리콘에피층(53)이 존재하므로써 포토다이오드(PD)의 공핍층 깊이를 증가시킬 수 있어 우수한 광감도특성을 얻을 수 있고, 포토다이오드(PD)의 공핍층이 도달하지 않는 펀치쓰루방지층(52) 깊은 곳에서 발생 될 수 있는 전자들의 불규칙한 이동에 의한 단위화소간 크로스토크 현상을 펀치쓰루방지층(52)의 존재로 전자들을 재결합시킴으로써 방지할 수 있기 때문이다.
도 6b를 참조하면, 실리콘에피층(53)의 소자분리막이 형성될 부분에 저농도 P형 불순물을 이온주입하여 채널스탑영역(54)을 형성한다.
도면에 도시되지 않았지만, 채널스탑영역(54)을 형성하는 방법은, 먼저 실리콘에피층(53) 상에 채널스탑영역(54)을 형성하기 위한 이온주입 마스크를 이용하여 노출된 실리콘에피층(53)에 저농도 P형 불순물, 예컨데 보론(B11)을 이온주입하여 채널스탑영역(54)을 형성한다. 채널스탑영역(54)을 형성하기 위한 불순물의 이온주입시, 틸트없이 불순물을 주입하거나, 틸트각을 주면서 회전 또는 트위스트시켜 이온주입할 수 있다.
다음으로 실리콘에피층(53)에 이웃한 단위화소간을 격리시키는 소자분리막(55)을 형성한다.
도면에 도시되지 않았지만, 소자분리막(55)을 형성하기 위해 실리콘에피층(53) 상에 소자분리마스크를 형성한다. 이때 소자분리마스크를 형성하기 위한 마스크 공정은 STI(Shallow Trench Isolation)공정을 적용한다.
예컨데, 실리콘에피층(53) 상에 패드산화막(pad oxide)과 패드질화막(pad nitride)을 차례로 증착한 후, 패드질화막 상에 감광막을 도포한 후 노광 및 현상으로 패터닝하여 트렌치를 형성하기 위한 소자분리마스크를 형성한다.
그리고, 소자분리마스크에 의해 노출된 패드산화막과 패드질화막을 동시에 식각하여 실리콘에피층(53)의 표면 일부를 노출시키고, 계속해서 노출된 실리콘에피층(53)을 펀치쓰루방지층(52) 방향으로 일정 깊이까지 식각하여 트렌치를 형성한다.
그 다음에 소자분리마스크를 제거한 후 트렌치를 포함한 전면에 갭필(gapfill) 특성이 우수한 화학기상증착방식(Chemical Vapor Deposition:CVD)의 산화막을 증착하고, 패드질화막 및 패드 산화막이 제거될 때까지 산화막을 화학적기계적연마(Chemical Mechanical Polishing:CMP)하여 평탄화하여 평탄화된 산화막을 습식식각으로 등방성식각하여 트렌치에 매립되는 소자분리막(55)을 형성한다.
도 6c를 참조하면, 후속 포토다이오드(PD)에 저장되지 못한 전자가 다른 단위 픽셀로 새어나가지 못하도록 전자를 집속하기 위해 실리콘에피층(53) 내에 블루밍패스영역(57)을 형성한다.
블루밍패스영역(57)을 형성하는 방법은 실리콘에피층(53) 상에 감광막을 도포한 후, 감광막을 선택적으로 패터닝하여 N형 불순물을 이온주입하기 위한 제1마스크(56)를 형성한다.
이때, 제1마스크(56)의 일측은 채널스탑영역(57)의 일측에 정렬되고 타측은 포토다이오드(PD) 내부로 들어오는 부분없이 소자분리막(55)상의 소정 부분에 정렬되어 블루밍패스영역(57)이 형성될 실리콘에피층(53) 표면을 노출시킨다.
다음으로, 제1마스크(56)을 이온주입마스크로 하여, N형 불순물을 이온주입하여 실리콘에피층(53) 내에 블루밍패스영역(57)을 형성한다.
이때, 블루밍패스영역(57)의 일측면은 소자분리막(55) 일측면과 접하고, 타측면은 채널스탑영역(54)의 일측면과 접한다.
블루밍패스영역(57)은 실리콘에피층(53) 내부에 적정 에너지 및 도즈 조건, 예컨데 인(Ph)을 사용하여 200keV～400keV의 고에너지로 N형 불순물을 이온주입하고, 1×1010~3×1011 dose/cm2 수준으로 형성될 수 있다. 또한 고에너지로 이온주입하기 때문에 실리콘에피층(53) 내에 펀치쓰루방지층(52)에 이르는 깊이로 블루밍패스영역(57)이 형성됨에 따라 블루밍패스영역(57)과 펀치쓰루방지층(52)간의 거리(h1)를 감소시킨다.
여기서 블루밍패스영역(57)의 위치 및 깊이는 에너지 및 도즈 조건에 따라 조절가능하다.
도 6d를 참조하면, 상술한 바와 같은 공정에 의해 블루밍패스영역(57)을 형성한 후, 블루밍패스영역(57)의 일측이 후속 게이트전극의 중앙에 정렬될 수 있도록 실리콘에피층(53) 상에 게이트절연막(58A)을 형성하고, 게이트절연막(58A) 상에 폴리실리콘(58B), 텅스텐실리사이드막(58C) 및 희생산화막(58D)을 차례로 증착한다.
희생산화막(58D), 텅스텐실리사이드막(58C), 폴리실리콘(58B) 및 게이트절연막(58A)을 동시에 패터닝하여 단위화소의 트랜지스터들, 예컨대 트랜스퍼트랜지스터의 게이트전극(58)를 형성한다.
이때 게이트전극(58)은 게이트전극의 중심(300)이 블루밍패스영역(57)의 일측면과 정렬되도록 형성한다.
도 6e를 참조하면, 희생산화막(58D) 포함한 전면에 감광막을 도포한 후, 감광막을 선택적으로 패터닝하여 고에너지로 저농도 N형 불순물을 이온주입하기 위한 제2마스크(59)을 형성한다.
이때, 제2마스크(59)의 일측은 희생산화막(58D)을 포함한 게이트전극의 일측에 정렬되고 타측은 포토다이오드(PD) 내부로 들어오는 부분없이 소자분리막(55) 상의 소정 부분에 정렬되어 포토다이오드가 형성될 실리콘에피층(53) 표면을 노출시킨다.
다음으로, 제2마스크(59)을 이온주입마스크로 하여, N형 불순물을 이온주입하여 실리콘에피층(53) 내 블루밍패스영역(57)의 표면까지 깊은 N형 확산층(60)을 형성한다.
이때, 깊은 N형 확산층(60)의 일측은 게이트전극(58)의 일측에 정렬되고, 타측은 소자분리막(55) 일측면과 접한다.
계속해서, 제2마스크(59)을 재사용하여 제2마스크(59)에 의해 노출된 실리콘에피층(53), 자세히는 깊은 N형 확산층(60) 상부와 실리콘에피층(53) 표면 하부에 게이트전극(58)의 일측에 정렬되도록 얕은 P형 확산층(61)을 형성한다.
상술한 P형 불순물의 이온주입을 통해 얕은 P형 확산층(61)과 깊은 N형 확산층(60)으로 이루어지는 PN접합이 형성되고, 실리콘에피층(53)/블루밍패스영역(57)/깊은 N형 확산층(60)/ 얕은 P형 확산층(61)으로 이루어지는 확장된 포토다이오드가 형성된다.
도 6f를 참조하면, 제2마스크(59) 및 희생산화막(58D)을 제거한 후, 전면에 감광막을 도포하고 노광 및 현상으로 패터닝하여 게이트전극(58)의 타측에 노출된 채널스탑영역(54)을 노출시키는 제3마스크(62)를 형성한다.
다음으로, 제3마스크(62)를 이온주입 마스크로하여 N형 불순물을 이온주입하여 플로팅디퓨전영역(63)을 형성한다. 그리고 제3마스크(62)를 제거하여 도 6g와 같이 씨모스 이미지센서를 완성한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
31,41,51:기판
32,42,52:펀치쓰루방지층
33,43,53:실리콘에피층
35,45,55:소자분리막
36,46,58:게이트전극
37,47,60:N영역
38,48,61:P영역
40,50,63:플로팅디퓨전영역
34,44,54:채널스탑영역
39,49,57:블루밍패스영역
32,42,52:펀치쓰루방지층
33,43,53:실리콘에피층
35,45,55:소자분리막
36,46,58:게이트전극
37,47,60:N영역
38,48,61:P영역
40,50,63:플로팅디퓨전영역
34,44,54:채널스탑영역
39,49,57:블루밍패스영역
Claims (21)
- 기판;
상기 기판 상에 형성된 트랜스퍼트랜지스터의 게이트전극;
상기 게이트전극의 일측에 정렬되어 상기 기판 위에 형성된 포토다이오드;
상기 게이트전극의 타측에 정렬되어 상기 기판 위에 형성된 플로팅디퓨전영역;및
상기 포토다이오드 하부의 상기 기판 내에 형성된 블루밍패스영역
을 포함하며,
상기 블루밍패스영역의 일측은 상기 포토다이오드와 오버랩되고, 상기 블루밍패스영역의 타측은 상기 게이트 전극의 일부와 오버랩되며,
상기 블루밍패스영역은 상기 게이트전극 오프시 네가티브 차지 펌핑 전압을 인가할 때 상기 포토다이오드에 미저장된 광전하가 집속되도록 상기 포토다이오드의 하부면과 접하는 씨모스 이미지센서.
- 제1항에 있어서,
상기 블루밍패스영역의 일측이 상기 게이트전극의 중심에 정렬된 씨모스 이미지센서.
- 제1항에 있어서,
상기 포토다이오드는 상기 기판 표면에 형성된 P형 확산층과 상기 P형 확산층 아래에 형성된 N형 확산층을 포함하고, 상기 블루밍패스영역은 상기 N형 확산층과 접하는 씨모스 이미지센서.
- 제3항에 있어서,
상기 블루밍패스영역은 N형 불순물이 도핑된 씨모스 이미지센서.
- 제1항에 있어서,
상기 플로팅디퓨전영역의 하부에 형성된 채널스탑영역을 더 포함하는 씨모스 이미지센서.
- 제5항에 있어서,
상기 채널스톱영역의 일측이 상기 게이트전극의 중심에 정렬되어 상기 블루밍 패스 영역의 타측과 접하는 씨모스 이미지 센서.
- 기판을 형성하는 단계;
상기 기판 상에 블루밍패스영역을 형성하는 단계;
상기 기판 상에 상기 블루밍패스영역의 일측에 게이트전극 하부의 중심이 정렬되도록 게이트전극을 형성하는 단계;
상기 게이트전극 일측에 정렬되도록 하여 상기 블루밍패스영역 상에 포토다이오드를 형성하는 단계; 및
상기 게이트전극 타측에 정렬되도록 하여 상기 기판상에 플로팅디퓨전영역을 형성하는 단계를 포함하고
상기 블루밍패스영역은 상기 포토다이오드의 표면 전체와 오버랩되고, 상기 게이트 전극의 일부와 오버랩되며,
상기 블루밍패스영역은 상기 포토다이오드의 일부와 상기 게이트전극 일부가 오버랩되어 형성되는 씨모스 이미지센서 제조 방법.
- 제7항에 있어서,
상기 블루밍패스영역을 형성하는 단계 이전에,
채널스탑영역을 형성하는 단계를 더 포함하고, 상기 채널스탑영역은 상기 플로팅디퓨전영역과 접촉하는 씨모스 이미지센서 제조 방법.
- 제7항에 있어서,
상기 블루밍패스영역은 N형 불순물을 주입하여 형성하는 씨모스 이미지센서 제조 방법.
- 제7항에 있어서,
상기 블루밍패스영역을 형성하는 단계는,
200keV∼400keV의 에너지와 1×1010~3×1011 dose/cm2 도즈로 인을 주입하는 씨모스 이미지센서 제조 방법.
- 제7항에 있어서,
상기 포토다이오드는 제1타입의 제1불순물층 및 상기 제1 불순물층 아래에 형성되는 제2타입의 제2불순물층을 포함하고, 상기 제2 타입의 블루밍패스영역은 상기 제2불순물층과 접촉하는 씨모스 이미지센서 제조 방법.
- 제11항에 있어서,
상기 제1타입은 P형 불순물이고, 상기 제2타입은 N형 불순물인 씨모스 이미지센서 제조 방법.
- 기판;
상기 기판 상에 형성된 트랜스퍼트랜지스터의 게이트전극;
상기 게이트전극의 일측에 정렬되어 상기 기판 위에 형성된 포토다이오드;
상기 게이트전극의 타측에 정렬되어 상기 기판 위에 형성된 플로팅디퓨전영역;및
상기 포토다이오드 하부의 상기 기판 내에 형성된 블루밍패스영역
을 포함하며,
상기 블루밍패스영역의 일측은 상기 포토다이오드와 오버랩되고, 상기 블루밍패스영역의 타측은 상기 게이트 전극의 일부와 오버랩되며,
상기 블루밍패스영역의 일측은 상기 포토다이오드의 일부와 오버랩되고, 상기 블루밍패스영역의 타측은 상기 게이트전극의 일부와 오버랩된 씨모스 이미지센서.
- 기판;
상기 기판 상에 형성된 트랜스퍼트랜지스터의 게이트전극;
상기 게이트전극의 일측에 정렬되어 상기 기판 위에 형성된 포토다이오드;
상기 게이트전극의 타측에 정렬되어 상기 기판 위에 형성된 플로팅디퓨전영역;및
상기 포토다이오드 하부의 상기 기판 내에 형성된 블루밍패스영역
을 포함하며,
상기 블루밍패스영역의 일측은 상기 포토다이오드와 오버랩되고, 상기 블루밍패스영역의 타측은 상기 게이트 전극의 일부와 오버랩되며,
상기 플로팅디퓨전영역의 하부에 형성된 채널스탑영역을 더 포함하고
상기 블루밍패스영역은 상기 채널스탑영역보다 높은 불순물 도핑 농도를 갖는 씨모스 이미지센서.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120073964A KR102013789B1 (ko) | 2012-07-06 | 2012-07-06 | 씨모스 이미지센서 및 그 제조 방법 |
| US13/599,721 US8878266B2 (en) | 2012-07-06 | 2012-08-30 | CMOS image sensor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120073964A KR102013789B1 (ko) | 2012-07-06 | 2012-07-06 | 씨모스 이미지센서 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140013129A KR20140013129A (ko) | 2014-02-05 |
| KR102013789B1 true KR102013789B1 (ko) | 2019-08-26 |
Family
ID=49877866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120073964A KR102013789B1 (ko) | 2012-07-06 | 2012-07-06 | 씨모스 이미지센서 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8878266B2 (ko) |
| KR (1) | KR102013789B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102407036B1 (ko) | 2015-11-03 | 2022-06-10 | 삼성전자주식회사 | 이미지 센서 및 이미지 센서의 동작 방법 |
| KR102638779B1 (ko) | 2017-01-03 | 2024-02-22 | 삼성전자주식회사 | 이미지 센서 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134731A (ja) * | 2000-10-20 | 2002-05-10 | Nec Corp | 光電変換素子および固体撮像素子 |
| JP2002368204A (ja) | 2001-06-08 | 2002-12-20 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2009043932A (ja) * | 2007-08-08 | 2009-02-26 | Canon Inc | 光電変換装置及び撮像システム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050040026A (ko) | 2003-10-27 | 2005-05-03 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서의 포토다이오드 |
| US20060255372A1 (en) * | 2005-05-16 | 2006-11-16 | Micron Technology, Inc. | Color pixels with anti-blooming isolation and method of formation |
| KR100962470B1 (ko) | 2008-05-09 | 2010-06-14 | 한국과학기술원 | 고체 촬상 소자의 픽셀 회로 |
-
2012
- 2012-07-06 KR KR1020120073964A patent/KR102013789B1/ko active IP Right Grant
- 2012-08-30 US US13/599,721 patent/US8878266B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134731A (ja) * | 2000-10-20 | 2002-05-10 | Nec Corp | 光電変換素子および固体撮像素子 |
| JP2002368204A (ja) | 2001-06-08 | 2002-12-20 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP2009043932A (ja) * | 2007-08-08 | 2009-02-26 | Canon Inc | 光電変換装置及び撮像システム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140013129A (ko) | 2014-02-05 |
| US20140008708A1 (en) | 2014-01-09 |
| US8878266B2 (en) | 2014-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100461975B1 (ko) | 이미지센서의 트렌치 소자분리막 형성방법 | |
| US7115925B2 (en) | Image sensor and pixel having an optimized floating diffusion | |
| US7005315B2 (en) | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage | |
| KR100959435B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JP4406964B2 (ja) | 固体撮像素子及びその製造方法 | |
| KR101626121B1 (ko) | 이미지 센서의 단위 화소 | |
| US7955924B2 (en) | Image sensor and method of manufacturing the same | |
| KR100815941B1 (ko) | 씨모스 이미지 센서 및 그 형성 방법 | |
| KR101030300B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US20150084106A1 (en) | Solid-state imaging device and method of manufacturing the device | |
| KR102013789B1 (ko) | 씨모스 이미지센서 및 그 제조 방법 | |
| KR102009931B1 (ko) | 씨모스 이미지센서 및 그 제조 방법 | |
| KR20100036033A (ko) | 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법 | |
| KR100748318B1 (ko) | 이미지센서 및 그 제조 방법 | |
| KR100893054B1 (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 | |
| KR100853793B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP5294534B2 (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| KR100494032B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100875157B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100868646B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20040058689A (ko) | 시모스 이미지센서의 제조방법 | |
| KR20070071018A (ko) | 이미지 센서 및 그 제조방법 | |
| KR20030057709A (ko) | 이미지센서 및 그 제조 방법 | |
| KR20050062143A (ko) | 이미지센서 픽셀영역의 소자분리 방법 | |
| KR20040059759A (ko) | 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |