KR102013470B1

KR102013470B1 - 스텝-다운 dc/dc 컨버터를 위한 히스테리시스 제어부

Info

Publication number: KR102013470B1
Application number: KR1020147008332A
Authority: KR
Inventors: 케빈 마크 주니어. 스미스; 에크렘 센젤시
Original assignee: 마이크로세미 코포레이션
Priority date: 2011-10-26
Filing date: 2012-10-24
Publication date: 2019-10-21
Also published as: JP2014533083A; US8988056B2; WO2013063021A3; CN103947092B; US20130106385A1; KR20140095047A; JP6167107B2; WO2013063021A2; CN103947092A; WO2013063021A9

Abstract

히스테리시스 전력 컨버터는 스위칭 모드 전력 공급원과, 히스테리시스 비교부 - 상기 비교부의 제1 입력단은 상기 스위칭 모드 전력 공급원의 출력 전압을 나타내는 피드백 신호를 수신하도록 마련되고, 상기 비교부의 제2 입력단은 기준 전압을 수신하도록 마련됨 - 와, 상기 비교부의 제1 입력단과 제2 입력단 중 하나에 결합되는 램프 커패시터와, 전류원 - 상기 전류원의 단자는 상기 램프 커패시터에 결합되고 상기 램프 커패시터로 전류를 구동하도록 마련됨 - 과, 스위칭 전류원 - 상기 스위칭 전류원의 단자는 램프 커패시터에 결합되고, 상기 스위칭 전류원은 상기 전류원에 의해 구동되는 전류와 반대 방향으로 램프 커래시터로 전류를 구동하도록 마련됨 - 으로 구성되되, 스위칭 전류원은 히스테리시스 비교부의 출력에 응답하여 교대로 인에이블 및 디스에이블된다.

Description

스텝-다운 DC/DC 컨버터를 위한 히스테리시스 제어부{HYSTERESIS CONTROL FOR STEP-DOWN DC/DC CONVERTER}

본 발명은 전력 컨버터, 보다 상세하게는 히스테리시스 컨버터의 분야에 관한 것이고, 피드백 전압이 기준 전압에 가해지는 제어된 램프 전압과 비교된다.

DC 투 DC 전력 컨버터를 제어하는 다양한 스킨이 알려진다. 선형 제어 전력 컨버터에서, 출력 전압과 출력 전류 중 하나는 센싱되고, 오류 증폭기를 통하여 제어부로 피드백된다. 타겟 출력치를 나타내는 기준값은 오류 증폭기에 의해 더 수신되고, 타겟 출력치로부터의 출력에서의 차이가 감지되며, 일반적으로 전기 제어 스위치가 닫히는 시간량을 조절함에 의해 보상된다. 이러한 실시예에서, 출력 전압 또는 출력 전류는 타겟 출력치에 대해 가변되고, 시간에 따라 평균 출력치는 타겟 출력치와 동일할 것이다. 그러나, 이러한 선형 조절 제어부는 로드에서의 다량의 전하에 대한 빠른 반응이 요구될 때 부적절하다.

이러한 어려운점을 극복하기 위하여, 히스테리시스 컨버터가 사용된다. 히스테리시스 컨버터는 적어도 하나의 전기 제어 스위치, 비교부 및 인덕터를 포함하고, 전기 제어 스위치는 비교부의 출력에 응답하여 닫힌다. 비교부는 순간적인 출력 전압이 제1 기준 신호 이하로 떨어지는 것에 응답하여 즉각 전기 제어 스위치를 닫도록 마련되어서, 인터그레이터의 지연없이 출력 전압을 높게 구동하거나 다른 낮은 대역폭 회로를 구동한다. 전기 제어 스위치를 열기 위한 다양한 스킨이 존재하는데, 출력 전압을 제2 기준치와 비교하고, 전기 제어 스위치를 위한 시간에 대한 고정된 기설정치를 정의하는 것을 포함하나 이에 제한되지 않는다.

도 1은 종래의 히스테리시스 컨버터(10)의 고차원적이고 개략적인 다이어그램을 도시하는데, 상기 히스테리시스 컨버터는 슈밋 트리거 비교부와 같이 도시된 히스테리시스 비교부(20) 및 p-채널 필드-이펙트 트랜지스터(PFET)로 한정되지 않으면서 나타난 제1 전기 제어 스위치(50), n-채널 필드-이펙트 트랜지스터(NFET)로 한정되지 않으면서 나타난 제2 전기 제어 스위치(60), 인덕터(70) 및 출력 커패시터(80)로 구성된 벅 컨버터로서 한정되지 않으면서 나타난 스위칭 모드 전력 공급원(40)을 포함한다. 또한, 로드(90)가 추가로 도시된다. 입력 전압(VIN)은 PFET(50)의 소스단에 연결되고, PFET(50)의 드레인단은 인덕터(70)의 제1단 및 NFET(60)의 드레인단에 연결된다. 인덕터(70)의 제2단은 출력 커패시터(80)의 제1단 및 로드(90)의 제1단(그 곳의 출력 전압(VOUT)로 표시됨)에 연결된다. 로드(90)의 제2단, 출력 커패시터(80)의 제2단 및 NFET(60)의 소스단은 공통 전위에 연결된다.

출력 전압(VOUT)은 히스테리시스 비교부(20)의 비-반전 입력단에 추가로 연결되고, 기준 전압(VREF)은 히스테리시스 비교부(20)의 반전 입력단에 연결된다. 히스테리시스 비교부(20)의 출력단은 PFET(50)의 게이트단과 NFET(60)의 게이트단에 모두 연결된다. 선택적으로, 게이트 구동 회로(미도시)는 히스테리시스 비교부(20)의 출력단과 PFET(50)와 NFET(60)의 게이트단 사이에 제공된다. 출력 전압(VOUT)은 히스테리시스 비교부(20)의 비-반전 입력단으로 직접 피대백되도록 도시되나, 이는 이러한 방법에 제한되도록 의미하는 것은 아니고, 기준 전압(VREF)와 일치하는 분배된 출력 전압과 가은 출력 전압(VOUT)의 함수는 히스테리시스 비교부(20)의 비-반전 입력단으로 교대로 피드백되며, 바람직하게는, 임의의 함수는 능동 소자 없이 로드(100)에서의 변화에 응답하여 대역폭을 감소시키는 결과를 야기한다.

동작에 있어서, 출력 전압(VOUT)이 히스테리시스 비교부(20)의 반전 입력단으로 피드백되는 문턱값 신호, 즉 기준 전압(VREF)이하로 떨어질 때, 히스테리시스 비교부(20)는 PFET(50)를 통해 전류 흐름을 인에이블시켜서, 인덕터(70)를 입력 전압(VIN)에 연결시키며, 인덕터(70)를 통하여 증가된 전류 흐름을 인에이블시키고(출력 커패시터(80)의 방향으로 흐를 때 플로스로 정의됨), 출력 전압(VOUT)을 증가시킨다. 출력 전압(VOUT)이 기준 전압(VREF)보다 클 때, 히스테리시스 비교부(20)는 NFET(60)를 통해 전류 흐름을 인에이블시켜서, 인덕터(70)를 공통 전위에 연결시키며, NFET(60)를 통해 전류가 프리휠(freewheel)되도록 인에이블된다. 인덕터(70)를 통해 전류 흐름이 시간에 따라 감소되어서 출력 전압(VOUT)을 감소시킨다. 히스테리시스는 히스테리시스 비교부(20)에 의해 제공되어 불안정성을 피한다.

불행히도, 히스테리시스 컨버터는 출력 커패시터가 낮은 등가 직렬 레지스턴스를 나타내는 회로에서 불안정한 행동을 나타내는게 일반적인데, 이는 출력 전압이 전기 제어 스위치의 닫힘에 응답하여 즉각적으로 오르지 않기 때문이다. 상기 단점에 대한 다양한 해결책이 제안되었는데, 주로 인덕터 전류로 위상에서 리플을 인공적으로 유도하는 것에 의한다.

하나의 해결책에서, 월터등(Walter et al)에게 2004년 9월 14일에 발행된 미국 특허 S/N 6,791,306호에 기술된 바와 같이(본원에 그 전체 내용이 참조로서 포함됨), 트랜스컨덕턴스 증폭기가 인덕터에 걸쳐 연결되도록 제공된다. 트랜스컨덕턴스 증폭기에 의해 생성된 전류는 리플 전압 커패시터로 피드백되고, 이는 전류를 히스테리시스 비교부로의 입력을 위한 인덕터 전류-표현 전압(inductor current-representative voltage)으로 변환한다. 이러한 해결책은 인덕터의 양단으로부터 입력을 요구하는데, 이는 달성하기 어려울 것이다.

또 다른 해결책에서, 클레인(Klein)에게 2008년 11월 25일에 발행된 미국 특허 S/N 7,457,140호에 기술된 바와 같이(본원에 그 전체 내용이 참조로서 포함됨), 인덕터를 통해 전류 흐름에 비례하는 램프 전압이 생성되고 출력 전압 표현에 가해지고, 히스테리시스 비교부의 입력으로서 합산된 전압이 피드백된다. 도시된 실시예는 복잡하고, 상기 언급된 인덕터의 양단으로부터의 입력 및/또는 이중 에지의 원 샷 회로를 요한다.

따라서, 본 발명의 주요 목적은 종래 기술의 단점 중 적어도 일부를 극복하는데 있다. 이는 교대로 전력을 인덕터로 공급하고 전력을 인덕터로부터 빼내기 위해 마련된 하프 브리지 회로를 포함하는 히스테리시스 컨버터에 의한 어떤 실시예에서 제공된다. 램프 전압은 제1 전류원(브리지의 탑 스위치가 인에이블 될 때 인에이블되고, 브리지의 탑 스위치가 디스에이블 될 때 디스에이블 됨) 및 제2 전류원(서로 반대 방향으로 마련됨)의 조합에 의해 생성되는데, 제1 및 제2 전류원의 각각은 커패시터의 일단 및 커패시터에 병렬로 선택적인 저항에 연결된다. 램프 전압은 기준 전압에 가해지고, 히스테리시스 비교부의 하나의 입력단에 제공된다. 바람직하게는, 오토-제로 회로는 커패시터에 걸쳐 제공되고, 따라서, 출력 전압은 히스테리시스 비교부의 다른 입력단에 결합되는 피드백 입력에 응답하여 결정된다.

어떤 실시예는 인덕터, 전기 제어 스위치 및 출력 커패시터를 포함하는 스위칭 모드 전력 공급원 - 상기 전기 제어 스위치는 상기 인덕터와 전력원의 리드부로 루프를 교대로 열고 닫을 수 있도록 마련됨 - 과, 히스테리시스 비교부 - 상기 히스테리시스 비교부의 제1 입력단은 피드백 연결부에 결합되고, 상기 피드백 연결부로부터 상기 출력 커패시터에 걸친 전압의 표현을 제공하는 피드백 신호를 수신하도록 마련되며, 상기 전기 제어 스위치는 상기 히스테리시스 비교부의 출력에 응답하여 열리고 닫힘 - 와, 상기 히스테리시스 비교부의 제2 입력단에 연결되고, 기준 전압을 제공하도록 마련된 기준 전압원과, 상기 기준 전압원과 상기 피드백 연결부 중 하나와 결합되는 램프 커패시터와, 전류원 - 상기 전류원의 단자는 상기 램프 커패시터에 결합되고, 상기 램프 커패시터로 전류를 구동하도록 마련됨 - 과, 스위칭 전류원 - 상기 스위칭 전류원의 단자는 상기 램프 커패시터에 결합되고, 상기 스위칭 전류원은 상기 전류원에 의해 구동된 전류와 반대 방향으로 상기 램프 커패시터로 전류를 구동하도록 마련되며, 상기 스위칭 전류원은 상기 히스테리시스 비교부의 출력에 응답하여 교대로 인에이블 및 디스에이블됨 - 과, 상기 램프 커패시터에 걸쳐 결합되고, 상기 램프 커패시터에 걸친 평균 전압을 영으로 셋팅하도록 마련된 오토-제로 회로를 포함하는 히스테리시스 전력 컨버터를 인에이블 시킨다.

추가적인 어떤 실시예에서, 상기 스위칭 전류원은 인에이블 될 때 전류를 제공하도록 마련되고, 상기 전류의 진폭은 전력원의 리드부의 전압의 함수이다. 추가적인 어떤 실시예에서, 상기 전류원은 진폭이 기준 전압원의 함수인 전류를 제공하도록 마련된다.

추가적인 어떤 실시예에서, 전압 분배부를 더 포함하되, 상기 전압 분배부의 말단은 상기 출력 커패시터에 결합되고, 상기 피드백 연결부는 상기 전압 분배부의 공통 노드에 대한 연결부이다. 추가적인 어떤 실시예에서, 상기 기준 전압과 상기 피드백 연결부 중 하나와의 결합은 상기 기준 전압과의 결합이다. 바람직하게는, 상기 스위칭 전류원은 상기 제1 전기 제어 스위치가 닫힐 때 인에이블되고, 상기 제1 전기 제어 스위치가 열릴 때 디스에이블된다.

추가적인 어떤 실시예에서, 상기 전류원 및 상기 스위칭 전류원은 상기 램프 커패시터에 걸친 평균 전압이 영이 되도록 선택된다. 바람직하게는, 상기 램프 커패시터와 병렬적으로 결합된 램프 저항을 더 포함한다.

추가적인 어떤 실시예에서, 상기 오토-제로 회로는, 제1 트랜스컨덕턴스 증폭기와, 제2 트랜스컨덕턴스 증폭기와, 평균화 커패시터를 포함하고, 상기 제1 트랜스컨덕턴스 증폭기의 제1 입력단 및 제2 입력단은 상기 램프 커패시터에 걸쳐 결합되고, 상기 제1 트랜스컨덕턴스 증폭기의 출력단은 상기 제2 트랜스컨덕턴스 증폭기의 제1 입력단에 결합되며, 상기 평균화 커패시터는 상기 제2 트랜스컨덕턴스 증폭기의 제1 입력단 및 제2 입력단 사이에 결합되고, 상기 램프 커패시터에 걸친 전압의 평균을 반영하도록 마련되며, 상기 제2 트랜스컨덕턴스 증폭기의 출력단은 상기 램프 커패시터의 제1단에 결합되되, 상기 램프 커패시터에 걸친 평균 전압이 증가할 때, 상기 제2 트랜스컨덕턴스 증폭기는 상기 램프 커패시터에 걸친 전압을 감소시키기 위해 전류를 출력하고, 상기 램프 커패시터에 걸친 평균 전압이 감소할 때, 상기 제2 트랜스컨덕턴스 증폭기는 상기 램프 커패시터에 걸친 전압을 증가시키기 위해 전류를 출력한다.

추가적인 어떤 실시예에서, 주기 신호로 상기 스위칭 모드 전력 공급원을 동기화하도록 마련된 동기화 회로를 더 포함한다. 바람직하게는, 상기 동기화 회로는 주기 신호의 기설정된 조건까지 스위칭 모드 전력 공급원의 전기 제어 스위치를 닫도록 마련된다. 바람직하게는, 상기 히스테리시스 전력 컨버터는 기울기 보정 회로를 더 포함한다.

독립적으로, 어떤 실시예는 인덕터, 전기 제어 스위치 및 출력 커패시터를 포함하는 스위칭 모드 전력 공급원 - 상기 전기 제어 스위치는 상기 인덕터와 전력원의 리드부로 루프를 교대로 열고 닫을 수 있도록 마련됨 - 과, 히스테리시스 비교부 - 상기 히스테리시스 비교부의 제1 입력단은 피드백 연결부에 결합되고, 상기 피드백 연결부로부터 상기 출력 커패시터에 걸친 전압의 표현을 제공하는 피드백 신호를 수신하도록 마련되며, 상기 전기 제어 스위치는 상기 히스테리시스 비교부의 출력에 응답하여 열리고 닫힘 - 와, 상기 히스테리시스 비교부의 제2 입력단에 연결되고, 기준 전압을 제공하도록 마련된 기준 전압원과, 상기 기준 전압과 피드백 신호 중 하나에 가해지는 램프 전압을 생성하도록 마련된 램프 생성부 - 상기 램프 생성부는 전류원, 스위칭 전류원 및 램프 커패시터를 포함하고, 상기 전류원 및 상기 스위칭 전류원의 각 단자는 상기 램프 커패시터에 결합되고, 상기 전류원 및 상기 스위칭 전류원은 반대 방향으로 상기 램프 커패시터로 전류를 구동하도록 마련되고, 상기 스위칭 전류원은 히스테리시스 비교부의 출력에 응답하여 교대로 인에이블 및 디스에이블됨 - 와, 상기 램프 커패시터에 걸쳐 결합되고, 상기 램프 커패시터에 걸친 평균 전압을 영으로 셋팅하도록 마련된 오토-제로 회로를 포함하는 히스테리시스 전력 컨버터를 인에이블 시킨다.

추가적인 어떤 실시예에서, 상기 전류원은 진폭이 상기 기준 전압원의 함수인 전류를 제공하도록 마련되고, 상기 스위칭 전류원은 인에이블 될 때 전류를 제공하도록 마련되고, 상기 전류의 진폭은 전력원의 리드부의 전압의 함수이다. 추가적인 어떤 실시예에서, 전압 분배부를 더 포함하되, 상기 전압 분배부의 말단은 상기 출력 커패시터에 결합되고, 상기 피드백 연결부는 상기 전압 분배부의 공통 노드에 대한 연결부이다.

추가적인 어떤 실시예에서, 상기 기준 전압과 상기 피드백 연결부 중 하나에 가해지는 상기 램프 전압은 상기 기준 전압에 가해진다. 바람직하게는, 상기 스위칭 전류원은 상기 제1 전기 제어 스위치가 닫힐 때 인에이블되고, 상기 제1 전기 제어 스위치가 열릴 때 디스에이블된다.

추가적인 어떤 실시예에서, 상기 전류원 및 상기 스위칭 전류원은 상기 램프 커패시터에 걸친 평균 전압이 영이 되도록 선택된다. 바람직하게는, 램프 생성부는 상기 램프 커패시터와 병렬적으로 결합된 램프 저항을 더 포함한다.

추가적인 어떤 실시예에서, 제 1 항에 있어서, 상기 오토-제로 회로는, 제1 트랜스컨덕턴스 증폭기와, 제2 트랜스컨덕턴스 증폭기와, 평균화 커패시터를 포함하고, 상기 제1 트랜스컨덕턴스 증폭기의 제1 입력단 및 제2 입력단은 상기 램프 커패시터에 걸쳐 결합되고, 상기 제1 트랜스컨덕턴스 증폭기의 출력단은 상기 제2 트랜스컨덕턴스 증폭기의 제1 입력단에 결합되며, 상기 평균화 커패시터는 상기 제2 트랜스컨덕턴스 증폭기의 제1 입력단 및 제2 입력단 사이에 결합되고, 상기 생성된 램프 전압의 평균을 반영하도록 마련되며, 상기 제2 트랜스컨덕턴스 증폭기의 출력단은 상기 램프 커패시터의 제1단에 결합되되, 상기 생성된 램프 전압의 평균이 증가할 때, 상기 제2 트랜스컨덕턴스 증폭기는 상기 생성된 램프 전압을 감소시키기 위해 전류를 출력하고, 상기 생성된 램프 전압의 평균이 감소할 때, 상기 제2 트랜스컨덕턴스 증폭기는 상기 생성된 램프 전압을 증가시키기 위해 전류를 출력한다.

추가적인 어떤 실시예에서, 히스테리시스 전력 컨버터는 주기 신호로 상기 스위칭 모드 전력 공급원을 동기화하도록 마련된 동기화 회로를 더 포함한다. 바람직하게는, 상기 동기화 회로는 주기 신호의 기설정된 조건까지 스위칭 모드 전력 공급원의 전기 제어 스위치를 닫도록 마련된다. 바람직하게는, 히스테리시스 전력 컨버터는 기울기 보정 회로를 더 포함한다.

독립적으로, 히스테리시스 전력 변환하는 방법은 인덕터와 출력 커패시터로 구성된 스위칭 모드 전력 공급원을 제공하는 단계; 히스테리시스 비교부를 제공하는 단계; 상기 출력 커패시터에 걸친 전압을 나타내는 피드백 신호를 상기 제공된 히스테리시스 비교부의 제1 단자로 제공하는 단계; 상기 히스테리시스 비교부의 출력에 응답하여, 상기 인덕터와 전력원으로 루프를 교대로 열고 닫는 단계; 기준 전압을 제공하는 단계; 전류원을 제공하는 단계; 스위칭 전류원을 제공하는 단계; 상기 제공된 전류원 및 공통 노드에 결합된 상기 제공된 스위칭 전류원에 응답하여 램프 전압을 생성하는 단계 - 상기 스위칭 전류원인 상기 히스테리시스 비교부의 출력에 응답하여 교대로 인에이블 및 디스에이블됨 - 와, 상기 제공된 기준 전압 및 상 기 제공된 피드백 신호 중 하나에 상기 생성된 램프 전압을 가하는 단계; 및 상기 생성된 램프 전압의 평균을 영으로 능동적으로 셋팅하는 단계를 포함하여 인에이블 된다.

추가적인 어떤 실시예에서, 본 방법은 상기 생성된 램프 전압을 수신하기 위해 마련된 제1 트랜스컨덕턴스 증폭기를 제공하는 단계; 상기 제공된 제1 트랜스컨덕턴스 증폭기의 출력을 수신하기 위해 마련된 평균화 커패시터를 제공하는 단계 - 상기 제공된 평균화 커패시터에 걸친 전압은 상기 생성된 램프 전압의 평균을 반영함 - 와, 상기 제공된 평균화 커패시터에 걸친 전압을 수신하기 위해 마련된 제2 트랜스컨덕턴스 증폭기를 제공하는 단계; 상기 제공된 제2 트랜스컨덕턴스 증폭기의 출력에 응답하여 능동적으로 셋팅하는 단계를 더 포함한다.

추가적인 어떤 실시예에서, 상기 제공된 기준 전압과 상기 제공된 피드백 신호 중 하나에 상기 생성된 램프 전압을 가하는 단계는 상기 제공된 기준 전압에 가한다. 바람직하게는, 상기 스위칭 전류원은 상기 제1 전기 제어 스위치가 닫힐 때 인에이블되고, 상기 제1 전기 제어 스위치가 열릴 때 디스에이블된다.

추가적인 어떤 실시예에서, 본 방법은 상기 제공된 스위칭 모드 전력 공급원을 수신된 주기 신호로 동기화하는 단계를 더 포함한다.

본 발명의 추가적인특징 및 이점은 다음 도면과 설명으로부터 더욱 명백해질 것이다.

본 발명의 더 나은 이해를 위해, 그리고 본 발명이 어떠한 효과를 가지는지 나타내기 위해, 첨부된 도면만으로 이제 참조될 것이고, 여기서 동일한 숫자는 전반적으로 해당 요소 또는 섹션을 지시한다.
이제 세부 사항에 대한 도면을 구체적으로 참조하여, 자세한 내용이 본 발명의 바람직한 실시예의 설명의 목적 및 예시에 의해 도시되고, 본 발명의 원리와 개념을 용이하게 이해하는데 가장 유용하다고 믿는 것을 제공한다. 이와 관련하여, 본 발명의 구조적인 세부 사항이 아닌 본 발명의 기초적인 이해를 위해 필요한 것을 나타내고, 기술 분야의 당업자는 설명과 함께 도면으로 본 발명의 여러 형태가 어떻게 실시되어 구체화되는 지 이해될 것이다.
도 1은 종래의 히스테리시스 컨버터의 고차원적이고 개략적인 다이어그램을 도시한다.
도 2A는 한 쌍의 전류원과 램프 커패시터를 포함하는 히스테리시스 컨버터의 예시적인 실시예의 고차원적이고 개략적인 다이어그램을 도시하는데, 하프 브리지 구동 회로의 탑 스위치가 인에이블 될 때 전류원 중 하나가 인에이블 되도록 마련되어서, 램프 커패시터에 걸친 램프 전압을 형성하고, 상기 램프 전압은 기준 전압에 가해진다.
도 2B는 한 쌍의 전류원과 램프 커래시터를 포함하는 히스테리시스 컨버터의 예시적인 실시예의 고차원적이고 개략적인 다이어그램을 도시하는데, 하프 브리지 구동 회로의 탑 스위치가 인에이블 될 때 전류원 중 하나가 인에이블 되도록 마련되어서, 램프 커패시터에 걸친 램프 전압을 형성하고, 상기 램프 전압은 피드백 신호에 가해진다.
도 2C는 히스테리시스 비교부의 입력단에 결합된 동기화 회로를 더 포함하는 도 2A의 히스테리시스 컨버터의 예시적인 실시예의 고차원적이고 개략적인 다이어그램을 도시한다.
도 2D는 히스테리시스 비교부의 출력단에 결합된 가변 지연 요소를 더 포함하는 도 2A의 히스테리시스 컨버터의 예시적인 실시예의 고차원적이고 개략적인 다이어그램을 도시한다.
도 2E는 동기화 회로 및 선택적인 기울기 보정 회로를 더 포함하는 도 2A의 히스테리시스 컨버터의 예시적인 실시예의 고차원적이고 개략적인 다이어그램을 도시한다.
도 2F는 도 2E의 히스테리시스 컨버터의 예시적인 실시예의 고차원적이고 개략적인 다이어그램을 도시하는데, 상기 기울기 보정 회로의 출력은 피드백 신호 전압과 합산된다.
도 3은 한 쌍의 전류원을 포함하는 히스테리시스 컨버터의 예시적인 실시예의 고차원적이고 개략적인 다이어그램을 도시하는데, 하프 브리지 구동 회로의 탑 스위치가 인에이블 될 때 전류원 중 하나가 인에이블 되도록 마련되고, 자동-제어 회로를 더 포함한다.
도 4는 히스테리시스 전력 변환의 방법의 예시적인 실시예의 고차원적인 흐름도를 도시한다.

본 발명의 적어도 하나의 실시예를 자세히 설명하기 이전에, 본 발명은 다음 상세한 설명에 제시되고 도면에 도시된 구성의 자세한 구조나 장치에 그 활용분야가 제한되지 않는다는 것을 이해해야 한다. 본 발명은 다양한 방법으로 다른 실시예에 적용되거나 실시 또는 수행된다. 또한, 본원에서 사용되는 어법 및 용어는 설명의 목적이고 제한적으로 간주되어서는 아니된다는 것을 이해해야 한다.

본원에서 사용되는 바와 같이, 용어 "연결된" 또는 "결합된" 또는 그 임의의 변형예는 직접 연결에 한정되는 의미가 아니라, 직접 또는 간접적인 임의의 결합 또는 연결을 포함하는 것을 의미하며, 적절한 저항, 커패시터, 인덕터 및 다른 능동 및 수동 소자는 그의 범위를 초과하지 않는다.

도 2A는 히스테리시스 컨버터(100)의 예시적인 실시예를 고차원적이고 개략적인 다이어그램을 도시하였는데, 상기 히스테리시스 컨버터(hysteretic converter, 100)는 하나의 비-제한적인 실시예인 슈밋 트리거 비교부를 포함하는 히스테리시스 비교부(hysteretic comparator, 20), 벅 컨버터(buck converter)로서 제한되지 않게 도시된 스위칭 모드 전력 공급원(switched mode power supply, 40), 전압 분배부(voltgage divider, 110), 램프 생성부(ramp generator, 120) 및 기준 전압원(reference voltage source, 130)을 포함한다. 또한, 로드(load, 90)가 더욱 도시된다. 스위칭 모드 전력 공급원(40)은 하나의 비-제한적인 실시예로 PFET를 포함하는 제1 전기 제어 스위치(first electronically controlled switch, 50), 하나의 비-제한적인 실시예로 NFET를 포함하는 제2 전기 제어 스위치(second electronically controlled switch, 60), 인덕터(inductor, 70) 및 출력 커패시터(output capacitor, 80)를 포함한다. 램프 생성부(120)는 전류원(current source, 140), 스위칭 전류원(swichable current source, 150), 인버터(inverter, 160), 램프 저항(ramp resistor, 170) 및 램프 커패시터(ramp capacitor, 180)를 포함한다. 제1 전기 제어 스위치(50)는 하이 사이드 스위치로도 알려진 반면, 제2 전기 제어 스위치(60)는 로우 사이드 스위치로도 알려진다.

입력 전압(VIN)은 PFET(50)의 소스에 연결되고, PFET(50)의 드레인은 인덕터(70)의 제1단 및 NFET(60)의 드레인에 연결된다. 인덕터(70)의 제2 단은 출력 커패시터(80)의 제1단, 로드(90)의 제1단 및 전압 분배부(110)의 제1단에 연결되고, 그 곳의 전압을 출력 전압(VOUT)으로 표시된다. 로드(90)의 제2단, 출력 커패시터(80)의 제2단 및 NFET(60)의 소스는 공통 전위에 연결된다.

전압 분배부(110)의 제2단은 공통 전위에 연결된다. 전압 분배부(110)의 공통 노드는 히스테리시스 비교부920)의 비-반전 입력단에 연결되고, 피드백 연결부를 구성하며, 그 곳의 전압은 피드백 신호로 구성되며 FB로 표시된다. 히스테리시스 비교부(20)의 출력단은 PFET(50)의 게이트, NFET(60)의 게이트 및 인버터(160)의 입력단에 연결된다. 인버터(160)의 출력단은 스위칭 전류원(150)의 제어 입력단에 연결된다. 스위칭 전유원(150)의 입력단은 전류원(140)의 출력단, 램프 저항(170)의 제1단, 램프 커패시터(180)의 제1단 및 히스테리시스 비교부(20)의 반전 입력단에 연결되고, 그 곳의 전압은 VREF로 표시된다. 램프 저항(170)의 제2단은 램프 커패시터(180)의 제2단 및 기준 전압원(130)의 플러스단에 연결된다. 기준 전압원(130)의 마이너스단, 전류원(140)의 입력단 및 스위칭 전류원(150)의 출력단은 공통 전위에 연결된다. 선택적으로, 게이트 구동 회로(미도시)는 비교부(20)의 출력단과 PFET(50)와 NFET(60)의 게이트 사이에 제공된다. 램프 커패시터(180)는 그라운드에 결합되지 않는 것이 바람직하다.

바람직하게는, 전류원(140)의 증폭은 고정된 증폭이고, 더욱 바람직하게는, 고정된 증폭은 기준 전압원(130)에 걸친 전압의 함수이다. 바람직하게는, 인에이블될 때, 스위칭 전류원(150)의 증폭은 고정된 증폭이다. 고정된 증폭의 일 실시예는 입력 전압(VIN)의 함수이다. 일 실시예에서, 전류원 및 스위칭 전류원(150)의 방향은 반대이다.

동작에 있어서, 피드백 신호(FB)가 전압(VREF) 미만으로 떨어질 때, 히스테리시스 비교부(20)는 전기 제어 스위치(50)를 닫고, 전기 제어 스위치(60)를 열어서 스위칭 전류원(150)을 인에이블 시킨다. 따라서, 인덕터(70)는 입력 전압(VIN)에 연결되고, 전류 흐름은 인덕터(70)에 걸쳐 인에이블되며, 출력 커패시터(80)의 방향으로 흐를 때, 플러스로 정의되고, 따라서, 시간에 따라 출력 전압(VOUT)을 증가시킨다. 피드백 신호(FB)가 전압(VREF)보다 클 때, 히스테리시스 비교부(20)는 전기 제어 스위치(50)를 열고, 전기 제어 스위치(60)를 닫아서, 스위칭 전류원(150)을 디스에이블 시킨다. 따라서, 인덕터(70)는 공통 전위에 연결되고, 인덕터(70)를 통한 전류 흐름은 시간에 따라 감소되어서, 출력 전압(VOUT)을 감소시킨다. 불안정성을 피하기 위하여 히스테리시스는 히스테리시스 비교부(20)에 의해 제공된다. 유리하게도, 전압 분배부(110)에 의한 출력 전압(VOUT)의 분배에 의해 히스테리시스 비교부(20)는 낮은 전압 비교부를 사용할 수 있다.

램프 생성부(120)는 기준 전압원(130)에 가해지는 램프 전압을 생성하기 위해 마련된다. 구체적으로, 전류원(140)으로부터 나오는 전류(I1으로 표시되고, 상기 표시된 바와 같이, 바람직하게는 기준 전압원(130)에 걸친 전위의 함수임)는 시간에 따라 램프 커패시터(180)을 충전하도록 마련되어서, 시간에 따라 전압(VREF)을 증가시킨다. 스위칭 전류원(150)이 인에이블 될 때, 스위칭 전류원(150)으로부터 나오는 전류(I2로 표시되고, 상기 표시된 바와 같이, 바람직하게는 입력 전압(VIN)의 함수임)는 램프 커패시터(180)로부터 방전되어서, 시간에 따라 전압(VREF)을 감소시킨다.

더욱 자세하게는, PFET(50)이 닫히고, 즉, 인덕터(70)에 걸친 전류가 증가하면, 스위칭 전류원(150)이 인에이블 된다. 전류(I2)는 전류(I1)보다 크고, 그 결과, 커패시터(180)는 방전되기 시작하며, 전압(VREF)은 감소되기 시작한다. 전압(VREF)이 피드백 신호(FB) 아래로 떨어지면, 상기 기술되는 바와 같이, 히스테리시스 비교부(20)는 PFET(50)를 열고, NFET(60)를 닫도록 마련되고, 스위칭 전류원(150)은 디스에이블 된다. 디스에이블된 스위칭 전류원(150)의 전류(I2)이 없을 때, 커패시터(180)는 전류(I1)에 의해 충전되어서, 전압(VREF)는 증가하기 시작한다. 전압(VREF)가 피드백 신호(FB)보다 클 때, 상기 기술되는 바와 같이, 히스테리시스 비교부(20)는 NFET(60)을 열고, PFET(50)를 닫도록 마련되고, 스위칭 전류원(150)은 인에이블 된다.

히스테리시스 컨버터(100)의 폐루프 마련에 의해 출력 전압(VOUT)은 평균적으로

VOUT = α*VREF EQ. 1

여기서, α는 전압 분배부(110)에 의한 출력 전압(VOUT)의 분배 함수이다. 구체적으로,

α = VOUT/FB EQ. 2

이다.

출력 전압(VOUT)을 적절히 규제하기 위하여, VREF는 시간에 따라 일정한 평균 기준 전압으로 유지해야 한다. 일 실시예에서, 전류원(140) 및 스위칭 전류원(150)은 램프 커패시터(180)에 걸치 평균 전압이 영이 되도록 선택되어서, 전압(VREF)은 기준 전압원(130)에 의해 출력 전압과 동일한 평균 전압을 유지한다. 일 실시예에서, 전류원(140) 및 스위칭 전류원(150)은 전류(I1 및 I2)의 조합의 평균이 영이 되도록 선택된다. 구체적으로, 전류원(140) 및 스위칭 전류원(150)은 전류(I2) 및 전류(I1) 사이의 비가 아래식과 같이 되도록 선택된다.

I2/I1 = 1/D EQ. 3

여기서, D는 스위칭 전류원(150)의 듀티비, 즉, PFET(50)의 듀티비이다. 전류들(I1 및 I2)의 조합의 평균이 정확이 영이 안될 경우에, 램프 커패시터(180)에 걸친 충전이 초과로 충전되는 것을 방지하기 위하여, 램프 저항(170)은 램프 커패시터(180)에 방전 경로를 제시하도록 마련된다. 로드 조건의 범위에 걸쳐, D는 전위값의 범위에 따라 가변하여서, EQ. 3은 유지되지 않는다.

실시예와 관련하여 상기 기술된 것에서, 램프 커패시터(180)는 기준 전압원(130) 및 히스테리시스 비교부(20) 사이에 연결되나, 이는 이러한 방법에 제한되도록 의미하는 것은 아니다. 또 다른 실시예에서, 램프 커패시터(180), 램프 저항(170), 전류원(140) 및 스위칭 전류원(150)은 (발명의) 범위에 벗어남 없이, 모두 기준 전압원(130)과 공통 전위에 병렬로 연결된다.

실시예와 관련하여 상기 기술된 것에서, 스위칭 모드 전력 공급원(40)은 벅 컨버터를 포함하나, 이는 이러한 방법에 제한되도록 의미하는 것은 아니고, 부스트 컨버터 또는 벅 부스터 컨버터에 제한되지 않지만 포함되는 임의의 스위칭 모드 전력 공급원이 (발명의) 범위에 벗어남 없이, 제공될 수 있다.

도 2B는 히스테리시스 컨버터(200)의 예시적인 실시예의 고차원적이고 개략적인 다이어그램을 도시한다. 히스테리시스 컨버터(200)는, 히스테리시스 비교부(20)의 반전 입력단이 기준 전압원(130)의 출력단에 연결된다는 것을 제외하고는 도 2A의 히스테리시스 컨버터(100)와 모든 면에서 유사하다. 히스테리시스 비교부(20)의 비-반전 입력단은 램프 커패시터(180)의 제1단, 램프 생성부(120)의 제1단, 램프 저항(170)의 제1단, 전류원(140)의 출력단 및 스위칭 전류원(150)의 입력단에 연결된다. 램프 커패시터(180)의 제2단 및 램프 저항(170)의 제2단은 전압 분배부(110)의 공통 노드에 공통으로 연결된다. 더구나, 인버터(160)는 제공되지 않고, 스위칭 전류원(150)의 제어 입력단은 히스테리시스 비교부(20)의 출력단에 연결된다.

히스테리시스 컨버터(200)의 동작은 램프 커패시터(180)에 걸쳐 생성된 램프 전압이 기준 전압원(130)의 출력단이 아닌 전압 분배부(110)의 공통 노드에 피드백 신호(FB)가 가해진다는 것을 제외하고는, 히스테리시스 컨버터(100)의 동작과 모든 면에서 유사하다. 램프 전압이 피드백 신호(FB)에 가해지기 때문에, 램프 커패시터(180)에 걸친 전압은 PFET(50)가 닫힐 때 증가하고,PFET(50)가 열릴 때 감소한다. 그러나, 상기 표시된 바와 같이, 로드 조건의 범위에 따라, EQ. 3이 유지되지 않아서, 램프 커패시터(180)에 걸친 전압이 시간에 따라 평균 영이 되지 않아서, EQ. 1 및 EQ. 2에 의해 기술된 원하는 값으로부터 VOUT의 변화를 야기할 수 있다.

도 2C는 도 2A의 히스테리시스 컨버터(100)를 포함하고, 히스테리시스 비교부(20)의 입력단에 연결된 동기화 회로(synchronization circuit, 260)를 더 포함하는 히스테리시스 컨버터(250)의 예시적인 실시예의 고차원적이이고 개략적인 다이어그램을 나타낸다. 동기화 회로(260)는 주기 전류원(periodic current source, 262) 및 저항(resistor, 265)을 포함한다. 주기 전류원(262)의 제1단은 비교부(20)의 반전 입력단에 연결되고, 저항(265)을 통해 전압원(VREF)에 연결된다. 주기 전류원(262)은 비교부(20)의 반전 입력단을 향하는 주기 전류를 구동하도록 마련된다. 주기 전류원(262)의 제2단은 공통 전위에 연결된다. 바람직하게는, 주기 전류원(262)은 낮은 활성인 신호를 가지는, 제한적이지 않고, 1% 듀티 사이클과 같은 낮은 듀티 사이클을 가진 신호이다.

동작에 있어서, 히스테리시스 컨버터(250)는 주기 전류원(262)의 출력을 동기화하여, 히스테리시스 컨버터(100)와 모든 면에서 동일하다. 특히, 주기 전류원(262)이 활성화되면, 비교부(20)의 출력이 플러스로 된다. 주기 전류원(262)이 활성화 되지 않는 주기 동안에, 비교부(20)의 출력은 도 2A와 관련된 상기 기술된 바와 같다. 따라서, 비교부(20)의 사이클링이 시간에 따라 주기 전류원(262)의 활성 주기와 동기화되고, 그 결과, 히스테리시스 비교부(280)는 동기화 회로(260)에 응답하여 동기화된다.

도 2D는 도 2A의 히스테리시스 컨버터(100)를 포함하고, 동기화 회로(275)를 더 포함하는 예시적인 실시예의 고차원적이고 개략적인 다이어그램을 도시한다. 동기화 회로(275)는 주기 신호 생성부(periodic signal generator, 280), 위상 감지부(phase detector, 285), 필터(filter, 290) 및 가변 지연 요소(variable delay element, 295)를 포함한다. 주기 신호 생성부(280)는 위상 감지부(285)와 공통 전위 사이에 연결된다. 히스테리시스 비교부의 출력단은 가변 지연 요소(295)의 입력단에 연결되고, 가변 지연 요소(295)의 출력단은 위상 감지부(285)의 제2 입력단 및 전기 제어 스위치(50, 60)의 게이트단 및 인버터(160)의 입력단에 연결된다. 위상 감지부(285)의 출력단은 필터(290)를 통해 가변 지연 요소(295)의 제어 입력단에 연결된다. 램프 생성부(120)는 어떤 실시예에서 저항(170)이 필요하지 않는 바와 같이, 저항(170) 없이 도시된다.

동작에 있어서, 히스테리시스 컨버터(270)는 동기화 회로(275)에 응답하여 동기화하여, 히스테리시스 컨버터(100)와 모든 면에서 동일하다. 주기 신호 생성부(280)의 위상은 전기 제어 스위치(50, 60)으로의 구동 입력의 위상과 비교되고, 지연은 위상 지연에 응답하여 가변 지연 요소(295)에 따라 증가하거나 감소한다. 필터(290)는 노이즈를 감소하는 기능을 한다. 따라서, 전기 제어 스위치(50, 60)로의 구동 신호는 주기 신호 생성부(280)의 출력과 동기화된다.

도 2E는 도 2A의 히스테리시스 컨버터(100)에 대한 상기 기술된 바와 같이 히스테리시스 컨버터를 포함하고, 동기화 회로(310) 및 선택적인 기울기 보정 회로(320)를 더 포함하는 히스테리시스 컨버터(300)의 예시적인 실시예의 고차원적이고 개략적인 다이어그램을 도시한다. 스위칭 모드 전력 공급원(40)은 일반적으로 제1 전기 제어 스위치(50) 및 제2 전기 제어 스위치(60)로 구성되어 나타난다. 제1 전기 제어 스위치(50)는 버퍼(buffer, 355)에 의해 구동되도록 나타나고, 제2 전기 제어 스위치(60)는 인버팅 버퍼(inverting buffer, 370)에 의해 구동되도록 나타난다. 이러한 추가 버퍼와 같은 지연 회로는 슛 쓰루(shoot through)를 방지하기 위하여 제공될 수 있다. 스위칭 모드 전력 공급원(40)의 밸런스는 도 2A의 스위칭 모드 전력 공급원과 모든 면에서 동일하여서, 간략화를 위해 더 이상의 기술 하지 않을 것이다.

복수의 버퍼(360)가 제공된다. 선택적인 기울기 보정 회로(320)는 전기 제어 스위치(370), 커패시터(375) 및 전류원(380)을 포함한다. 동기화 회로(320)는 가산 증폭기(summing amplifier, 330), 주기 신호원(periodic signal source, 335), RS 플립-플롭(RS flip-flop, 340), 앤드 게이트(AND gate, 345) 및 "원 샷(one shot)"으로도 알려진 선택적인 단안정 다중 발진기(monostable multivibrator, 350)를 포함한다. 주기 신호원(335)는 동기화 회로(320) 내에서 도시되나, 이는 이러한 방법에 제한되도록 의미하는 것은 아니고, 특히 외부 주기 신호원의 사용도 생각해 볼 수 있다.

인버팅 버퍼(357)의 출력단은 제1 개별 버퍼(360)를 통해 전기 제어 스위치(370)의 제어 입력단에 연결되고, 제2 개별 버퍼(360)를 통해 램프 생성부(120)의 제어 입력단에 연결된다. 램프 생성부(120)는 상기 기술된 바와 같이, 기준 전압원(130)의 출력을 수신하고, 램프 생성부(120)의 출력단은 가산 증폭기(330)의 비-반전 입력단에 연결된다.

전기 제어 스위치(370)의 제1단은 커패시터(375)의 제1단, 전류원(380)의 플러스 출력단 및 가산 증폭기(330)의 반전 입력단에 연결된다. 전기 제어 스위치(370)의 제2단, 커패시터(375) 및 전류원(380)은 공통 전위에 공통으로 연결된다. 가산 증폭기(330)의 출력단은 히스테리시스 비교부(20)의 반전 입력단에 연결된다.

히스테리시스 비교부(20)의 출력단은 SR 플립-플롭(340)의 리셋 입력단에 연결되고, SR 플립-플롭(340)의 Q 출력단은 앤드 게이트(345)의 제1 입력단에 연결된다. 주기 신호원(335)의 출력단은 선택적인 단안정 다중 발진기(350)의 트리거 입력단에 연결되고, 선택적인 단안정 다중 발진기(350)의 출력단은 앤드 게이트(345)의 제2 입력단에 연결된다. 앤드 게이트(345)의 출력단은 버퍼(355) 및 인버팅 버퍼(357)의 각 입력단에 연결되고, 주기 신호원(335)의 귀선(return)은 공통 전위에 연결된다.

동작에 있어서, 히스테리시스 비교부(20)와 상호 협력하는 스위칭 모드 전력 공급원(40) 및 램프 생성부(120)는 도 2A의 히스테리시스 컨버터(100)에 관해 상기 기술된 바와 같이 작동한다. 또한, 스위칭 모드 전력 공급원(40)의 동작은 동기화 회로(310)에 응답하여 주기 신호원(335)의 출력과 동기화된다. 선택적인 기울기 보정 회로(320)는 스위칭 모드 전력 공급원(40)의 듀티 사이클이 50% 보다 클 때, 서브-하모닉 오실레이션을 감소시키도록 작동한다.

동기화 회로(310)의 동작이 이제 더 기술될 것이다. 피드백 신호(FB)의 전압이(VOUT을 나타냄) 기준 전압원(130)의 출력보다 클 때, 램프 생성부(120), 선택적인 기울기 보정 회로(320)에 의해 발생한 임의의 교란(perturbation)을 무시하며, SR 플립-플롭(340)이 리셋되어서, 앤드 게이트(345)의 출력을 로우 논리 레벨로 셋팅하여서, 제1 전기 제어 스위치(50)는 버퍼(355)에 응답하여 열리고, 제2 전기 제어 스위치(60)는 인버팅 버퍼(357)에 응답하여 닫힌다.

SR 플립-플롭(340)은 주기 신호원(335)에 응답하여 셋팅되어서, 상승 에지와 같은 주기 신호원(335)의 기설정된 조건에 응답하고, 앤드 게이트(345) 및 버퍼(355)에 응답하여, 제1 전기 제어 스위치(50)가 닫히고, 인버팅 버퍼(357)에 응답하여 제2 전기 제어 스위치(60)는 열린다. 따라서, 제1 전기 제어 스위치(50), 하이 사이드 스위치는 주기 신호원(335)의 출력에 응답하여 주기적으로 닫히고, 제2 전기 제어 스위치(60), 로우 사이드 스위치는 그 와 동시에 열린다. 제1 전기 제어 스위치(50)는 히스테리시스 비교부(20)의 출력에 응답하여 열려서, 제1 전기 제어 스위치(50)가 닫히는 시간량은 히스테리시스 비교부(20)에 응답하여 결정된다. 따라서, 스위칭 모드 전력 공급원(40)의 스위칭 동작은 주기 신호원(335)의 출력에 동기화된다. 바람직하게는, 이러한 동기화는 도 2D와 관련하여 상기 기술된 PLL 동기화와 비교할 때 지터를 감소시킨다.

선택적인 단안정 다중 발진기(350)는 제1 전기 제어 스위치(50)의 닫힌 상태에 대하여 고정된 최대 주기를 제공하기 위해 작동하는데, 왜나하면, 선택적인 단안정 다중 발진기(350)의 기설정된 주기가 끝난 후에, 앤드 게이트(345)의 출력은 로우로 되어서, 제1 전기 제어 스위치(50)를 열리게 한다.

상기 기술된 바와 같이, 램프 생성부(120)는 기준 전압원(130)의 출력에 작은 램프 전압(ramp voltage)을 추가하는 기능을 하여, 안정성을 더한다. 램프 생성부(120)는 아래 기술된 바와 같이, (발명의) 범위에 벗어남 없이 오토-제로 회로(auto-zero circuit, 410)를 포함할 수 있다.

선택적인 기울기 보정 회로(320)의 동작은 더 이상 기술되지 않을 것이다. 제2 전기 제어 스위치(60), 즉, 로우 사이드 스위치가 닫힐 때, 전기 제어 스위치(370)는 마찬가지로 닫히고, 따라서, 커패시터(375)를 쇼팅 아웃(shorting out)시키고, 가산 증폭기(330)의 반전 입력단을 공통 전위, 즉, 영으로 셋팅한다. 제2 전기 제어 스위치(60)가 열릴 때, 전기 제어 스위치(370)는 마찬가지로 열리고, 커패시터(375)는 전류원(380)에 응답하여 충전하기 시작한다. 커패시터(375)에 걸친 상승 전압은 램프 생성부(120)의 출력에서 빼고, 히스테리시스 비교부(20)의 반전 입력단에 더함이 존재한다. 히스테리시스 비교부(20)는 램프 생성부(120)의 변화에 응답하여 스위칭되고, 기울기 보정 회로(320)는 50%가 넘는 듀티 사이클에 대해 안정성을 제공한다.

도 2F는 도 2E의 히스테리시스 컨버터(300)와 기울기 보정 회로(320)의 출력이 추가되고, 기울기 보정 회로의 출력이 가산 증폭기(330)를 통해 피드백 신호(FB)와 합산되는 것을 제외하고는, 모든 면에서 동일한 히스테리시스 컨버터(390)의 예시적인 실시예의 고차원적이고 개략적인 다이어그램을 도시한다. 피드백 신호(FB) 및 기울기 보정 회로(320)의 출력단은 각각 가산 증폭기(330)의 비-반전 입력단에 각각 결합되고, 가산 증폭기(330)의 출력단은 히스테리시스 비교부(20)의 비-반전 입력단에 결합된다. 램프 생성부(120)의 출력단은 히스테리시스 비교부(20)의 반전 입력단에 결합된다. 히스테리시스 컨버터(390)의 동작은 히스테리시스 컨버터(300)의 동작과 모든 면에서 동일하고, 간결성을 위하여 추가로 기술되지 않을 것이다.

도 3은 히스테리시스 컨버터(400)의 예시적인 실시예의 고차원적이고 개략적인 다이어그램을 도시한다. 히스테리시스 컨버터(400)는 히스테리시스 컨버터(400)가 오토-제로 회로(410)를 더 포함한다는 것을 제외하고는, 도 2A의 히스테리시스 컨버터(100)와 모든 면에서 유사하다. 오토-제로 회로(410)는 제1 트랜스컨덕턴스 증폭기(first transconductance amplifier, 420), 제2 트랜스컨덕턴스 증폭기(second transconductance amplifier, 430) 및 평균화 커패시터(averaging capacitor, 440)를 포함한다. 제1 트랜스컨덕턴스 증폭기(420)의 반전 입력단은 램프 커패시터(180)의 제1단에 연결되고, 제1 트랜스컨덕턴스 증폭기(420)의 비-반전 입력단은 램프 커패시터(180)의 제2단에 연결된다. 제1 트랜스컨덕턴스 증폭기(420)의 출력단은 제2 트랜스컨덕턴스 증폭기(430)의 비-반전 입력단 및 평균화 커패시터(440)의 제1단에 연결된다. 평균화 커패시터(440)의 제2단 및 제2 트랜스컨덕턴스 증폭기(430)의 반전 입력단은 각각 공통 전위에 연결된다. 제2 트랜스컨덕턴스 증폭기(430)의 출력단은 램프 커패시터(180)의 제1단에 연결된다.

히스테리시스 컨버터(400)의 동작은 램프 커패시터(180)에 걸친 전압이 영보다 작을 때, 평균화 커패시터(440)가 제1 트랜스컨덕턴스 증폭기(420)에 의해 충전되고, 램프 커패시터(180)에 걸친 전압이 영보다 클 때, 평균화 커패시터(440)가 제1 트랜스컨덕턴스 증폭기(420)에 의해 방전되어서, 램프 커패시터(180)에 걸친 평균 전압이 영으로 보장한다는 것을 제외하고는, 히스테리시스 컨버터(100)의 동작과 모든 면에서 유사하다. 바람직하게는, 제1 트랜스컨덕턴스 증폭기(420) 및 평균화 커패시터(440)는 평균화 커패시터(440)가 램프 커패시터(180)보다 더 느린 속도로 충전되도록 선택된다. 이 평균화 회로의 대역폭은 히스테리시스 컨버터(400)의 크로스오버 주파수(crossover frequency) 보다 현저히 느린 것이 일반적이다. 따라서, 평균화 커패시터(440)에 걸친 전압은 램프 커패시터(180)에 걸치 평균 전압의 값의 역수를 나타낸다. 평균화 커패시터(440)에 걸치 전압이 영보다 작다면, 즉, 램프 커패시터(180)에 걸치 평균 전압이 영보다 크다면, 제2 트랜스컨덕턴스 증폭기(430)는 램프 커패시터(180)를 방전하도록 마련된다. 평균화 커패시터(440)에 걸치 전압이 영보다 크다면, 즉, 램프 커패시터(180)에 걸치 평균 전압이 영보다 작다면, 제2 트랜스컨덕턴스 증폭기(430)는 램프 커패시터(180)를 충전하도록 마련된다. 따라서, 오토-제로 회로(410)는 능동적으로, 램프 커패시터(180)에 걸친 평균 전압을 영으로 셋팅하도록 마련된다. 이러한 실시예에서, 램프 저항(170)은 요구되지 않는다. 그러나, 램프 정항(170)의 사용은 오토-제로 회로(410)에 인접하거나 및/또는 과도 응답 성능을 개선시키기 위한 어떤 실시예에서 유리할 수 있다.

도 4는 어떤 실시예에 따라서, 히스테리시스 전력 변환의 방법의 고차원적인 흐름도를 도시한다. 단계 1000에서, 스위칭 모드 전력 공급원(40)과 같은 스위칭 모드 전력 공급원이 제공된다. 도 2A에 대해 상기 기술되는 바와 같이, 임의의 유형의 스위칭 모드 전력 공급원이 제한 없이 제공될 수 있다. 스위칭 모드 전력 공급원은 인덕터, 전기 제어 스위치 및 출력 커패시터를 포함한다. 단계 1010에서, 히스테리시스 비교부가 제공된다. 제공된 히스테리시스 비교부의 제1 입력단은 출력 커패시터에 걸친 전압을 나타내는 피드백 신호를 제공하도록 마련된 피드백 연결부에 연결된다. 일 실시예에서, 출력 커패시터에 걸친 전압은 전압 분배부에 의해 분배되고, 전압의 분배된 부분은 피드백 신호를 구성한다. 단계 1020에서, 단계 1010의 제공된 히스테리시스 비교부의 출력에 응답하여, 루프는 인덕터 및 전력원과 함께 교대로 열리고 닫힌다. 일 실시예에서, 루프는 전기 제어 스위치의 개별적인 열림과 닫힘에 의하여 열리고 닫힌다. 선택적인 단계 1030에서, 루프의 열림과 닫힘은 주기 신호에 동기화된다.

단계 1040에서, 기준 전압이 제공되는데, 제공된 기준 전압은 단계 1010의 제공된 히스테리시스 비교부의 제2 입력단에 결합된다. 단계 1050에서, 램프 생성부가 제공되는데, 램프 생성부는 램프 커패시터, 전류원(단계 1040의 제공된 기준 전압의 함수로서 고정된 값인 것이 바람직함) 및 스위칭 전류원(인에이블 될 때, 입력 전압의 함수인 고정된 값인 것이 바람직함)을 포함한다. 램프 커패시터, 전류원 및 스위칭 전류원은 공통 노드에 연결되고, 스위칭 전류원은 공통 노드에 대하여, 전류원에 의해 제공된 전류 흐름의 방향과 반대인 방향의 전류 흐름을 제공하도록 마련된다. 램프 커패시터는 제공된 전류에 의해 충전 및 방전되어서, 상기 기술되는 바와 같이 램프 커패시터에 걸친 램프 전압을 생성한다. 스위칭 전류원은 단계 1010의 제공된 히스테리시스 비교부의 출력에 응답하여 교대로 인에이블 및 디스에이블된다. 일 실시예에서, 스위칭 전류원은 단계 1000의 전기 제어 스위치가 닫힐 때 인에이블되고, 전기 제어 스위치가 열릴 때, 디스에이블된다.

단계 1060에서, 단계 1050의 생성된 램프 전압은 피드백 신호와 기준 전압 중 하나에 가해진다. 특별한 일 실시예에서, 생성된 램프 전압은 기준 전압에 가해진다. 추가적인 일 실시예에서, 단계 1050의 램프 커패시터는 단계 1040의 제공된 기준 전압과 단계 1010의 준비된 히스테리시스 비교부의 제2 입력단 사이에 결합된다. 선택적인 단계 1070에서, 단계 1050의 전류원과 스위칭 전류원은 램프 커패시터에 걸쳐 생성된 평균 램프 전압이 영이 되도록 선택된다. 일 실시예에서, 램프 저항은 램프 커패시터에 병렬로 연결되도록 제공되고, 램프 커패시터에 방전 경로를 제공하도록 마련되어서, 임의의 축적된 전하를 위해 이를 지나는 반전 경로를 제공한다.

선택적인 단계 1080에서, 오토-제로 회로는 제공되고, 바람직하게는, 상기 오토-제로 회로는 제1 및 제2 트랜스컨덕턴스 증폭기 및 평균화 커패시터를 포함한다. 평균화 커패시터에 걸친 전압은 제1 트랜스컨덕턴스 증폭기의 출력에 응답하여, 단계 1050의 램프 커패시터에 걸친 평균 램프 전압을 나타낸다. 일 실시예에서, 제1 트랜스컨덕턴스 증폭기의 입력단은 램프 커패시터에 걸쳐 결합되고, 제1 컨덕턴스 증폭기의 출력단은 평균화 커패시터에 결합된다. 바람직하게는, 제2 트랜스컨덕턴스 증폭기는 평균화 커패시터에 걸친 전압에 응답하여, 능동적으로 평균 램프 전압을 영으로 셋팅하도록 마련된다. 일 실시예에서, 제2 트랜스컨덕턴스 증폭기의 입력단은 평균화 커패시터에 걸쳐 결합되고, 제2 트랜스컨덕턴스 증폭기의 출력단은 램프 커패시터에 연결된다.

본 발명의 어떤 특징(명확성을 위해 분리된 실시예의 맥락에서 기술됨)도 단일 실시예에서 조합으로 제공될 수 있다는 것을 이해해야 한다. 역으로, 본 발명의 다양한 특징(간결성을 위해 단일 실시예의 맥락에서 기술됨)도 별개로 또는 임의의 적절한 서브-조합으로 제공될 수 있다.

다른 정의가 없는 한, 본원에서 사용된 모든 기술적이고 과학적인 용어는 본 발명이 속하는 기술 분야의 당업자에 의해 흔히 이해되는 의미와 동일한 의미를 가진다. 본원에서 기술된 것과 유사 또는 등가인 방법이 본 발명의 실시 또는 시험에서 사용될 수 있더라도, 적절한 방법이 본 원에서 기술된다.

모든 간행물, 특허 출원서, 특허 및 본원에서 언급된 다른 참고서는 그 전체로서 참조로서 포함된다. 서로 충돌하는 경우에는, 정의를 포함하는 특허 명세서가 우선한다. 또한, 물질, 방법 및 예시는 단지 설명적이지 제한적인 의도가 아니다.

본 발명은 상기 본원에서 특정적으로 도시되고 기술된 것에 한정되지 않는 다는 것을 기술 분야의 당업자에 의해 이해될 것이다. 그 보다는, 본 발명의 범위는 첨부된 청구항에 의해 정의되고, 본 발명의 변형예와 수정예뿐만 아니라 상기 본원에 기술된 다양한 특징의 조합 및 서브-조합을 포함하며, 상기 변형예와 수정예는 종래 기술이 아닌 상기 설명을 읽는다면 기술 분야의 당업자가 생각할 수 있는 것이다.

Claims

인덕터, 전기 제어 스위치 및 출력 커패시터를 포함하는 스위칭 모드 전력 공급원 - 상기 전기 제어 스위치는 상기 인덕터와 전력원의 리드부로 루프를 교대로 열고 닫을 수 있도록 마련됨 - 과,
상기 스위칭 모드 전력 공급원을 주기 신호와 동기화하도록 구성된 동기화 회로 - 상기 동기화 회로는 상기 주기 신호의 지정 조건에 응답하여 상기 전기 제어 스위치를 닫도록 구성됨 - 와,
히스테리시스 비교부 - 상기 히스테리시스 비교부의 제1 입력단은 피드백 연결부에 결합되고, 상기 피드백 연결부로부터 상기 출력 커패시터에 걸친 전압의 표현을 제공하는 피드백 신호를 수신하도록 마련되며, 상기 전기 제어 스위치는 상기 히스테리시스 비교부의 출력에 응답하여 닫힘 - 와,
상기 히스테리시스 비교부의 제2 입력단에 연결되고, 기준 전압을 제공하도록 마련된 기준 전압원과,
상기 기준 전압원과 상기 피드백 연결부 중 하나와 결합되는 램프 커패시터와,
전류원 - 상기 전류원의 단자는 상기 램프 커패시터에 결합되고, 상기 램프 커패시터로 전류를 구동하도록 마련됨 - 과,
스위칭 전류원 - 상기 스위칭 전류원의 단자는 상기 램프 커패시터에 결합되고, 상기 스위칭 전류원은 상기 전류원에 의해 구동된 전류와 반대 방향으로 상기 램프 커패시터로 전류를 구동하도록 마련되며, 상기 스위칭 전류원은 상기 히스테리시스 비교부의 출력에 응답하여 교대로 인에이블 및 디스에이블됨 - 과,
상기 램프 커패시터에 걸쳐 결합되고, 상기 램프 커패시터에 걸친 평균 전압을 영으로 셋팅하도록 마련된 오토-제로 회로를 포함하는 히스테리시스 전력 컨버터.
제 1 항에 있어서, 상기 스위칭 전류원은 인에이블 될 때 전류를 제공하도록 마련되고, 상기 전류의 진폭은 전력원의 리드부의 전압의 함수인 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 1 항에 있어서, 상기 전류원은 진폭이 기준 전압원의 함수인 전류를 제공하도록 마련되는 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 1 항에 있어서, 전압 분배부를 더 포함하되, 상기 전압 분배부의 말단은 상기 출력 커패시터에 결합되고, 상기 피드백 연결부는 상기 전압 분배부의 공통 노드에 대한 연결부인 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 1 항에 있어서, 상기 스위칭 전류원은 상기 전기 제어 스위치가 닫힐 때 인에이블되고, 상기 전기 제어 스위치가 열릴 때 디스에이블되는 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 1 항에 있어서, 상기 전류원 및 상기 스위칭 전류원은 상기 램프 커패시터에 걸친 평균 전압이 영이 되도록 선택되는 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 6 항에 있어서, 상기 램프 커패시터와 병렬적으로 결합된 램프 저항을 더 포함하는 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 1 항에 있어서, 상기 동기화 회로는 고정 최대 주기의 만료 후 전기 제어 스위치를 열도록 더 구성되는 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 1 항에 있어서, 기울기 보정 회로를 더 포함하는 것을 특징으로 하는 히스테리시스 전력 컨버터.
인덕터, 전기 제어 스위치 및 출력 커패시터를 포함하는 스위칭 모드 전력 공급원 - 상기 전기 제어 스위치는 상기 인덕터와 전력원의 리드부로 루프를 교대로 열고 닫을 수 있도록 마련됨 - 과,
히스테리시스 비교부 - 상기 히스테리시스 비교부의 제1 입력단은 피드백 연결부에 결합되고, 상기 피드백 연결부로부터 상기 출력 커패시터에 걸친 전압의 표현을 제공하는 피드백 신호를 수신하도록 마련되며, 상기 전기 제어 스위치는 상기 히스테리시스 비교부의 출력에 응답하여 열리고 닫힘 - 와,
상기 히스테리시스 비교부의 제2 입력단에 연결되고, 기준 전압을 제공하도록 마련된 기준 전압원과,
상기 기준 전압원과 상기 피드백 연결부 중 하나와 결합되는 램프 커패시터와,
전류원 - 상기 전류원의 단자는 상기 램프 커패시터에 결합되고, 상기 램프 커패시터로 전류를 구동하도록 마련됨 - 과,
스위칭 전류원 - 상기 스위칭 전류원의 단자는 상기 램프 커패시터에 결합되고, 상기 스위칭 전류원은 상기 전류원에 의해 구동된 전류와 반대 방향으로 상기 램프 커패시터로 전류를 구동하도록 마련되며, 상기 스위칭 전류원은 상기 히스테리시스 비교부의 출력에 응답하여 교대로 인에이블 및 디스에이블됨 - 과,
상기 램프 커패시터에 걸쳐 결합되고, 상기 램프 커패시터에 걸친 평균 전압을 영으로 셋팅하도록 마련된 오토-제로 회로
를 포함하며, 상기 오토-제로 회로는
제1 트랜스컨덕턴스 증폭기와,
제2 트랜스컨덕턴스 증폭기와,
평균화 커패시터를 포함하고,
상기 제1 트랜스컨덕턴스 증폭기의 제1 입력단은 상기 램프 커패시터의 제1 단부 및 상기 램프 커패시터의 제2 단부에 연결된 제1 트랜스컨덕턴스 증폭기의 제2 입력단에 결합되고, 상기 제1 트랜스컨덕턴스 증폭기의 출력단은 상기 제2 트랜스컨덕턴스 증폭기의 제1 입력단에 결합되며, 상기 평균화 커패시터는 상기 제2 트랜스컨덕턴스 증폭기의 제1 입력단 및 상기 제2 트랜스컨덕턴스 증폭기의 제2 입력단 사이에 결합되고, 상기 램프 커패시터에 걸친 전압의 평균을 반영하도록 마련되며, 상기 제2 트랜스컨덕턴스 증폭기의 출력단은 상기 램프 커패시터의 제1단에 결합되되,
상기 램프 커패시터에 걸친 평균 전압이 증가할 때, 상기 제2 트랜스컨덕턴스 증폭기는 상기 램프 커패시터에 걸친 전압을 감소시키기 위해 전류를 출력하고, 상기 램프 커패시터에 걸친 평균 전압이 감소할 때, 상기 제2 트랜스컨덕턴스 증폭기는 상기 램프 커패시터에 걸친 전압을 증가시키기 위해 전류를 출력하는 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 10 항에 있어서, 상기 스위칭 모드 전력 공급원을 주기 신호와 동기화하도록 배열된 동기화 회로를 더 포함하는, 히스테리시스 전력 컨버터.
인덕터, 전기 제어 스위치 및 출력 커패시터를 포함하는 스위칭 모드 전력 공급원 - 상기 전기 제어 스위치는 상기 인덕터와 전력원의 리드부로 루프를 교대로 열고 닫을 수 있도록 마련됨 - 과,
상기 스위칭 모드 전력 공급원을 주기 신호와 동기화하도록 구성된 동기화 회로 - 상기 동기화 회로는 상기 주기 신호의 지정 조건에 응답하여 상기 전기 제어 스위치를 닫도록 구성됨 - 와,
히스테리시스 비교부 - 상기 히스테리시스 비교부의 제1 입력단은 피드백 연결부에 결합되고, 상기 피드백 연결부로부터 상기 출력 커패시터에 걸친 전압의 표현을 제공하는 피드백 신호를 수신하도록 마련되며, 상기 전기 제어 스위치는 상기 히스테리시스 비교부의 출력에 응답하여 열림 - 와,
상기 히스테리시스 비교부의 제2 입력단에 연결되고, 기준 전압을 제공하도록 마련된 기준 전압원과,
상기 기준 전압과 피드백 신호 중 하나에 가해지는 램프 전압을 생성하도록 마련된 램프 생성부 - 상기 램프 생성부는 전류원, 스위칭 전류원 및 램프 커패시터를 포함하고, 상기 전류원 및 상기 스위칭 전류원의 각 단자는 상기 램프 커패시터에 결합되고, 상기 전류원 및 상기 스위칭 전류원은 반대 방향으로 상기 램프 커패시터로 전류를 구동하도록 마련되고, 상기 스위칭 전류원은 히스테리시스 비교부의 출력에 응답하여 교대로 인에이블 및 디스에이블됨 - 와,
상기 램프 커패시터에 걸쳐 결합되고, 상기 램프 커패시터에 걸친 평균 전압을 영으로 셋팅하도록 마련된 오토-제로 회로를 포함하는 히스테리시스 전력 컨버터.
제 12 항에 있어서, 상기 전류원은 진폭이 상기 기준 전압원의 함수인 전류를 제공하도록 마련되고, 상기 스위칭 전류원은 인에이블 될 때 전류를 제공하도록 마련되고, 상기 전류의 진폭은 전력원의 리드부의 전압의 함수인 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 12 항에 있어서, 전압 분배부를 더 포함하되, 상기 전압 분배부의 말단은 상기 출력 커패시터에 결합되고, 상기 피드백 연결부는 상기 전압 분배부의 공통 노드에 대한 연결부인 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 12 항에 있어서, 상기 스위칭 전류원은 상기 전기 제어 스위치가 닫힐 때 인에이블되고, 상기 전기 제어 스위치가 열릴 때 디스에이블되는 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 12 항에 있어서, 상기 전류원 및 상기 스위칭 전류원은 상기 램프 커패시터에 걸친 평균 전압이 영이 되도록 선택되는 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 16 항에 있어서, 상기 램프 커패시터와 병렬적으로 결합된 램프 저항을 더 포함하는 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 12 항에 있어서, 상기 동기화 회로는 고정 최대 주기의 만료 후 전기 제어 스위치를 열도록 더 구성되는 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 12 항에 있어서, 기울기 보정 회로를 더 포함하는 것을 특징으로 하는 히스테리시스 전력 컨버터.
히스테리시스 전력 컨버터로서,
인덕터, 전기 제어 스위치 및 출력 커패시터를 포함하는 스위칭 모드 전력 공급원 - 상기 전기 제어 스위치는 상기 인덕터와 전력원의 리드부로 루프를 교대로 열고 닫을 수 있도록 마련됨 - 과,
히스테리시스 비교부 - 상기 히스테리시스 비교부의 제1 입력단은 피드백 연결부에 결합되고, 상기 피드백 연결부로부터 상기 출력 커패시터에 걸친 전압의 표현을 제공하는 피드백 신호를 수신하도록 마련되며, 상기 전기 제어 스위치는 상기 히스테리시스 비교부의 출력에 응답하여 열리고 닫힘 - 와,
상기 히스테리시스 비교부의 제2 입력단에 연결되고, 기준 전압을 제공하도록 마련된 기준 전압원과,
상기 기준 전압과 피드백 신호 중 하나에 가해지는 램프 전압을 생성하도록 마련된 램프 생성부 - 상기 램프 생성부는 전류원, 스위칭 전류원 및 램프 커패시터를 포함하고, 상기 전류원 및 상기 스위칭 전류원의 각 단자는 상기 램프 커패시터에 결합되고, 상기 전류원 및 상기 스위칭 전류원은 반대 방향으로 상기 램프 커패시터로 전류를 구동하도록 마련되고, 상기 스위칭 전류원은 히스테리시스 비교부의 출력에 응답하여 교대로 인에이블 및 디스에이블됨 - 와,
상기 램프 커패시터에 걸쳐 결합되고, 상기 램프 커패시터에 걸친 평균 전압을 영으로 셋팅하도록 마련된 오토-제로 회로
를 포함하며, 상기 오토-제로 회로는,
제1 트랜스컨덕턴스 증폭기와,
제2 트랜스컨덕턴스 증폭기와,
평균화 커패시터를 포함하고,
상기 제1 트랜스컨덕턴스 증폭기의 제1 입력단은 상기 램프 커패시터의 제1 단부 및 상기 램프 커패시터의 제2 단부에 결합된 제1 트랜스컨덕턴스 증폭기의 제2 입력단에 결합되고, 상기 제1 트랜스컨덕턴스 증폭기의 출력단은 상기 제2 트랜스컨덕턴스 증폭기의 제1 입력단에 결합되며, 상기 평균화 커패시터는 상기 제2 트랜스컨덕턴스 증폭기의 제1 입력단과 상기 제2 트랜스컨덕턴스 증폭기의 제2 입력단 사이에 결합되고, 상기 램프 커패시터 양단의 전압의 평균을 반영하도록 마련되며, 상기 제2 트랜스컨덕턴스 증폭기의 출력단은 상기 램프 커패시터의 제1단에 결합되되,
상기 생성된 램프 전압의 평균이 증가할 때, 상기 제2 트랜스컨덕턴스 증폭기는 상기 생성된 램프 전압을 감소시키기 위해 전류를 출력하고, 상기 생성된 램프 전압의 평균이 감소할 때, 상기 제2 트랜스컨덕턴스 증폭기는 상기 생성된 램프 전압을 증가시키기 위해 전류를 출력하는 것을 특징으로 하는 히스테리시스 전력 컨버터.
제 20 항에 있어서, 주기 신호로 상기 스위칭 모드 전력 공급원을 동기화하도록 마련된 동기화 회로를 더 포함하는 것을 특징으로 하는 히스테리시스 전력 컨버터.
인덕터, 전기 제어 스위치, 및 출력 커패시터로 구성된 스위칭 모드 전력 공급원을 제공하는 단계;
히스테리시스 비교부를 제공하는 단계;
상기 출력 커패시터에 걸친 전압을 나타내는 피드백 신호를 상기 제공된 히스테리시스 비교부의 제1 단자로 제공하는 단계;
상기 히스테리시스 비교부의 출력에 응답하여, 상기 인덕터와 전력원으로 루프를 교대로 열고 닫는 단계;
기준 전압을 제공하는 단계;
전류원을 제공하는 단계;
스위칭 전류원을 제공하는 단계;
상기 제공된 전류원 및 공통 노드에 결합된 상기 제공된 스위칭 전류원에 응답하여 램프 전압을 생성하는 단계 - 상기 스위칭 전류원인 상기 히스테리시스 비교부의 출력에 응답하여 교대로 인에이블 및 디스에이블됨 - 와,
상기 제공된 기준 전압 및 상 기 제공된 피드백 신호 중 하나에 상기 생성된 램프 전압을 가하는 단계;
상기 생성된 램프 전압을 수신하기 위해 마련된 제1 트랜스컨덕턴스 증폭기를 제공하는 단계;
상기 제공된 제1 트랜스컨덕턴스 증폭기의 출력을 수신하기 위해 마련된 평균화 커패시터를 제공하는 단계 - 상기 제공된 평균화 커패시터에 걸친 전압은 상기 생성된 램프 전압의 평균을 반영함 - 와,
상기 제공된 평균화 커패시터에 걸친 전압을 수신하기 위해 마련된 제2 트랜스컨덕턴스 증폭기를 제공하는 단계; 및
상기 제공된 제2 트랜스컨덕턴스 증폭기의 출력에 응답하여 상기 생성된 램프 전압의 평균을 영(0)으로 능동적으로 셋팅하는 단계
를 포함하는 것을 특징으로 하는 히스테리시스 전력 변환하는 방법.
제 22 항에 있어서, 상기 스위칭 전류원은 상기 전기 제어 스위치가 닫힐 때 인에이블되고, 상기 전기 제어 스위치가 열릴 때 디스에이블되는 것을 특징으로 하는 히스테리시스 전력 변환하는 방법.
히스테리시스 전력 변환 방법으로서, 상기 방법은
인덕터, 출력 커패시터로 구성된 스위칭 모드 전력 공급원을 제공하는 단계,
수신된 주기 신호의 지정 조건에 응답하여, 상기 인덕터 및 전력 공급원으로 루프를 닫음으로써, 제공된 스위칭 모드 전력 공급원을 수신된 주기 신호로 동기화하는 단계,
히스테리시스 비교부를 제공하는 단계,
제공된 히스테리시스 비교부의 제1 단자에 상기 출력 커패시터 양단의 전압을 나타내는 피드백 신호를 제공하는 단계,
상기 히스테리시스 비교부의 출력에 응답하여, 상기 인덕터 및 전력 공급원으로 루프를 여는 단계,
기준 전압을 제공하는 단계,
전류원을 제공하는 단계,
스위칭 가능한 전류원을 제공하는 단계,
제공된 전류원 및 제공된 스위칭 가능한 전류원이 공통 노드에 연결된 것에 응답하여 램프 전압을 생성하는 단계 - 상기 스위칭 가능한 전류원은 상기 히스테리시스 비교부의 출력에 응답하여 교대로 인에이블 및 디스에이블됨 - , 및
생성된 램프 전압을 제공된 기준 전압 및 제공된 피드백 신호 중 하나에 추가하는 단계
를 포함하는 것을 특징으로 하는 히스테리시스 전력 변환 방법.
삭제
삭제
삭제
삭제