KR102011787B1 - 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법 - Google Patents

반도체 패키지용 어댑터 및 인서트와, 그 제조 방법 Download PDF

Info

Publication number
KR102011787B1
KR102011787B1 KR1020170152402A KR20170152402A KR102011787B1 KR 102011787 B1 KR102011787 B1 KR 102011787B1 KR 1020170152402 A KR1020170152402 A KR 1020170152402A KR 20170152402 A KR20170152402 A KR 20170152402A KR 102011787 B1 KR102011787 B1 KR 102011787B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
adapter
hole
guide part
insert
Prior art date
Application number
KR1020170152402A
Other languages
English (en)
Other versions
KR20190055556A (ko
Inventor
전진국
박성규
함종욱
최명근
Original Assignee
주식회사 오킨스전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오킨스전자 filed Critical 주식회사 오킨스전자
Priority to KR1020170152402A priority Critical patent/KR102011787B1/ko
Publication of KR20190055556A publication Critical patent/KR20190055556A/ko
Application granted granted Critical
Publication of KR102011787B1 publication Critical patent/KR102011787B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Connecting Device With Holders (AREA)

Abstract

본 발명의 일 실시예에 따른 반도체 패키지용 어댑터는 반도체 패키지를 수용하는 반도체 패키지용 인서트의 중공부에 배치되는 반도체 패키지용 어댑터로서, 반도체 패키지의 솔더볼이 삽입 가능하도록 천공된 제1홀을 다수 구비하며, 반도체 패키지를 지지하는 볼 가이드부; 제1홀에 삽입되는 반도체 패키지의 솔더볼에 접촉하기 위한 컨택핀이 삽입 가능하도록 천공된 제2홀을 다수 구비하며, 볼 가이드부의 하부에 마련되는 핀 가이드부;를 포함하는 것을 특징으로 한다.

Description

반도체 패키지용 어댑터 및 인서트와, 그 제조 방법{Adapter and insert for semiconductor package, and method for manufacturing the same}
본 발명은 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법에 관한 것으로서, 더욱 상세하게는 미세 홀(hole)을 구비한 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법에 관한 것이다.
일반적으로, 반도체 패키지는 출하되기 전에 전기적 특성 검사, 번인 테스트(burn-in test), 기능 테스트(function test) 등과 같은 다양한 테스트 공정을 거치게 된다. 이때, 반도체 패키지의 보호, 반도체 패키지의 고정 등을 위해, 반도체 패키지를 반도체 패키지용 인서트(insert)에 수납한 상태에서 테스트 공정을 수행하게 된다.
도 1은 종래의 반도체 패키지용 인서트(I)를 나타낸다. 이때, 도 1(a)는 종래의 반도체 패키지용 인서트(I)의 사시도, 도 1(b)는 도 1(a)에서 점선을 확대한 사시도, 도 1(c)는 도 1(a)에서 점선을 확대한 측면도를 각각 나타낸다. 다만, 반도체 패키지(SP)는 도 1(c)에만 도시하였다.
도 1을 참조하면, 종래의 반도체 패키지용 인서트(I)는 반도체 패키지(SP)가 삽입되어 수납될 수 있도록 하는 수납 공간이 중앙부에 형성되어 있으며, 수납 공간에 수납된 반도체 패키지(SP)를 지지하는 지지부를 포함한다. 지지부는 반도체 패키지(SP)의 가장자리 부분과 접촉하여 반도체 패키지(SP)를 지지하며, 천공된 다수의 홀(H: hole)을 구비한다. 이때, 테스트 공정의 수행을 위해, 반도체 패키지(SP)의 하부에 구비된 솔더볼(SB: Solder Ball)은 홀(H)의 상부로 삽입되며, 홀(H)의 하부로 삽입되는 테스트 장치(미도시)(예를 들어, 테스트 소켓 등)의 접속 단자인 컨택핀(미도시)와 접촉하게 된다.
한편, 최근 소형화 박형화 추세에 따라, 솔더볼(SB)의 개수가 더 많아지고 솔더볼(SB)의 크기가 더 미세해진 반도체 패키지가 출시되고 있는 상황이다. 하지만, 종래 반도체 패키지용 인서트(I)는 몰드 성형 공정 등에 의해 일체로 제조되므로, 이러한 반도체 패키지의 추세, 즉 솔더볼(SB)의 개수 증가 및 미세화에 대응할 수 없는 문제점이 있다. 즉, 제조 공정 및 구조 상의 한계로 인해, 종래의 반도체 패키지용 인서트(I)는 일정 개수 이상 또는 일정 피치(Pitch) 이하의 홀(H)을 구비할 수 없다.
또한, 종래 반도체 패키지용 인서트(I)는 일체로 제조됨에 따라 홀(H)에 불량이 발생할 경우에 인서트(I) 전체를 폐기할 수 밖에 없는 비용 소모적인 문제점이 있다.
상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여, 본 발명은 반도체 패키지의 솔더볼의 개수 증가 및 미세화에 대응할 수 있는 미세 홀을 구비한 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 홀(H)에 불량이 발생하더라도 최소 비용으로 대응할 수 있는 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법을 제공하는데 그 목적이 있다.
다만, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 하기의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 과제를 해결하기 위한 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터는 반도체 패키지를 수용하는 반도체 패키지용 인서트의 중공부에 배치되는 반도체 패키지용 어댑터로서, (1) 반도체 패키지의 솔더볼이 삽입 가능하도록 천공된 제1홀을 다수 구비하며, 반도체 패키지를 지지하는 볼 가이드부, (2) 제1홀에 삽입되는 반도체 패키지의 솔더볼에 접촉하기 위한 컨택핀이 삽입 가능하도록 천공된 제2홀을 다수 구비하며, 볼 가이드부의 하부에 마련되는 핀 가이드부를 포함한다.
상기 볼 가이드부 또는 상기 핀 가이드부는 다수의 필름층이 적층 형성될 수 있다.
상기 핀 가이드부는 다수의 필름층이 적층 형성되되, 컨택핀의 종류에 따라 적층되는 필름층의 수가 조절될 수 있다.
상기 제1홀과 상기 제2홀은 서로 관통하도록 형성될 수 있다.
상기 제1홀과 상기 제2홀은 서로 다른 단면 형상으로 형성될 수 있다.
상기 제1홀은 상기 제2홀 보다 큰 단면을 가질 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지용 인서트는 반도체 패키지를 수용하는 것으로서, (1) 몸체부, (2) 몸체부에 천공된 중공부, (3) 중공부에 체결되는 상술한 반도체 패키지용 어댑터를 포함한다.
본 발명의 일 실시에에 따른 반도체 패키지용 어댑터의 제조 방법은, 반도체 패키지를 수용하는 반도체 패키지용 인서트의 중공부에 배치되되, 반도체 패키지의 솔더볼이 삽입 가능하도록 천공된 제1홀을 다수 구비하며 반도체 패키지를 지지하는 볼 가이드부와, 제1홀에 삽입되는 반도체 패키지의 솔더볼에 접촉하기 위한 컨택핀이 삽입 가능하도록 천공된 제2홀을 다수 구비하며 볼 가이드부의 하부에 마련되는 핀 가이드부를 각각 포함하는 반도체 패키지용 어댑터를 제조하기 위한 방법으로서, (a) 다수의 제1필름층을 적층하여 접착시킨 제1구조체와, 다수의 제2필름층을 적층하여 접착시킨 제2구조체를 각각 준비하는 단계, (b) 제1구조체에 레이저를 조사하여 제1홀을 다수 형성함으로써 볼 가이드부를 마련하고, 제2구조체에 레이저를 조사하여 제2홀을 다수 형성함으로써 핀 가이드부를 마련하는 단계를 포함한다.
상기 (a) 단계는 다수의 제1필름층을 압착하여 접착시키고, 다수의 제2필름층을 압착하여 접착시키는 단계를 더 포함할 수 있다.
본 발명의 일 실시에에 따른 반도체 패키지용 어댑터의 제조 방법은, 볼 가이드부의 하부에 핀 가이드부를 위치시키고, 볼 가이드부와 핀 가이드부를 압착하여 접착시키는 (c) 단계를 더 포함할 수 있다.
상기와 같이 구성되는 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법은 다수의 미세 홀을 구비할 수 있어, 반도체 패키지의 솔더볼의 개수 증가 및 미세화에 대응할 수 있는 이점이 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법은 홀(H)에 불량이 발생하더라도 반도체 패키지용 어댑터만 교체하면 되므로, 최소 비용으로 홀(H)의 불량에 대응할 수 있는 이점이 있다.
도 1은 종래 반도체 패키지용 인서트(I)를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지용 인서트(10)를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지용 인서트(10)의 분해도를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)를 나타낸다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)에 솔더볼(SB)과 컨택핀(CP)이 각각 삽입된 상태를 나타낸다.
도 6은 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)의 볼 가이드부(110)를 나타낸다.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)의 핀 가이드부(120)를 나타낸다.
도 8은 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100) 및 인서트(10)의 사용 상태도를 나타낸다.
도 9는 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)의 제조 방법을 나타낸다.
도 10은 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)의 제조 과정을 보다 상세히 나타낸다.
본 발명의 상기 목적과 수단 및 그에 따른 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.
또한, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 경우에 따라 복수형도 포함한다. 명세서에서 사용되는 "포함하다", “구비하다”, “마련하다” 또는 “가지다” 등의 용어는 언급된 구성요소 외의 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
본 명세서에서, “또는”, “적어도 하나” 등의 표현은 함께 나열된 단어들 중 하나를 나타내거나, 또는 둘 이상의 조합을 나타낼 수 있다. 예를 들어, “A 또는 B”, “A 및 B 중 적어도 하나”는 A 또는 B 중 하나만을 포함할 수 있고, A와 B를 모두 포함할 수도 있다.
본 명세서에서, “예를 들어”와 같은 표현에 따라는 설명은 인용된 특성, 변수, 또는 값과 같이 제시한 정보들이 정확하게 일치하지 않을 수 있고, 허용 오차, 측정 오차, 측정 정확도의 한계와 통상적으로 알려진 기타 요인을 비롯한 변형과 같은 효과로 본 발명의 다양한 실시 예에 따른 발명의 실시 형태를 한정하지 않아야 할 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소에 '연결되어’ 있다거나 '접속되어' 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성 요소에 '직접 연결되어' 있다거나 '직접 접속되어' 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있어야 할 것이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세히 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지용 인서트(10)를 나타낸다. 이때, 도 2(a)는 본 발명의 일 실시예에 따른 반도체 패키지용 인서트(10)의 사시도, 도 2(b)는 도 2(a)에서 점선을 확대한 사시도, 도 2(c)는 도 2(a)에서 점선을 확대한 측면도를 각각 나타낸다. 다만, 반도체 패키지(SP)는 도 2(c)에만 도시하였다. 또한, 도 3은 본 발명의 일 실시예에 따른 반도체 패키지용 인서트(10)의 분해도를 나타내고, 도 4는 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)를 나타내며, 도 5는 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)에 솔더볼(SB)과 컨택핀(CP)이 각각 삽입된 상태를 나타낸다.
본 발명의 일 실시예에 따른 반도체 패키지용 인서트(10)는 테스트 공정 중에 반도체 패키지(SP)를 수용하는 구성으로서, 도 2에 도시된 바와 같이, 몸체부(11), 중공부(12) 및 돌출부(13)를 포함하며, 반도체 패키지용 어댑터(100)와 체결된다.
즉, 몸체부(11)는 반도체 패키지(SP)를 수용하기 위한 수용 공간을 구비한 몸체 프레임으로서, 그 형상 및 재질은 특별히 한정되지 않는다. 중공부(12)는 몸체부(11)에 천공된 홀(hole)로서, 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)가 배치된다. 돌출부(13)는 반도체 패키지용 어댑터(100)와의 체결을 위해 몸체부(11)의 하부 또는 상부에 형성된 돌기 형상으로서, 반도체 패키지용 어댑터(100)의 천공된 체결부(112, 122)에 삽입된다.
도 2 및 도 3에서, 돌출부(13)가 몸체부(11)의 하부 구비된 것으로 도시하였으나, 이에 한정되는 것은 아니다. 다만, 반도체 패키지(SP)의 수용 공간이 몸체부(11)에 상부로 구비되므로, 돌출부(13)가 몸체부(11)의 하부 구비되는 경우에 반도체 패키지용 어댑터(100)를 몸체부(11)의 하부로 체결할 수 있어, 반도체 패키지용 어댑터(100) 체결의 용이함이 증가하게 되는 이점이 있다.
본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)는, 도 2 내지 도 5에 도시된 바와 같이, 반도체 패키지용 인서트(10)의 중공부(12)에 배치되며 반도체 패키지용 인서트(10)에 체결되는 구성으로서, 반도체 패키지용 인서트(10)에 착탈 가능하다. 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)는 그 상부에 반도체 패키지용 인서트(10)에 수용되는 반도체 패키지(SP)가 위치하게 되어 반도체 패키지(SP)를 지지하며, 그 하부에 테스트 소켓 등의 테스트 장치가 위치한다. 이에 따라, 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)는 그 상부에 위치한 반도체 패키지(SP)의 솔더볼(SB)과 그 하부에 위치한 테스트 장치의 컨택핀(CP) 사이의 연결하는 어댑터로서의 역할을 한다.
즉, 도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)의 상부에 형성된 제1홀(111)을 통해 솔더볼(SB)이 삽입되고, 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)의 하부에 형성된 제2홀(121)을 통해 컨택핀(CP)이 삽입된다. 이때, 삽입된 컨택핀(CP)은 제1홀(111) 또는 제2홀(121)에서 솔더볼(SB)과 접촉하게 되며, 이에 따라, 반도체 패키지(SP)에 대한 테스트 공정이 수행될 수 있게 된다.
구체적으로, 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)는 볼 가이드부(110) 및 핀 가이드부(120)를 포함한다.
도 6은 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)의 볼 가이드부(110)를 나타낸다. 이때, 도 6(a)는 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)의 볼 가이드부(110)의 사시도, 도 6(b)는 도 6(a)에서 점선을 확대한 사시도, 도 6(c)는 도 6(a)에서 점선을 확대한 측면도를 각각 나타낸다. 또한, 도 7은 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)의 핀 가이드부(120)를 나타낸다. 이때, 도 7(a)는 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)의 핀 가이드부(120)의 사시도, 도 7(b)는 도 7(a)에서 점선을 확대한 사시도, 도 7(c)는 도 7(a)에서 점선을 확대한 측면도를 각각 나타낸다.
볼 가이드부(110)는 반도체 패키지(SP)와 접촉하여 반도체 패키지(SP)를 직접 지지하는 구성으로서, 그 상부에 반도체 패키지(SP)가 위치하게 된다. 이때, 볼 가이드부(110)는 천공된 제1홀(111)을 다수 구비하여 반도체 패키지(SP)의 솔더볼(SB)을 가이드하며, 이에 따라, 반도체 패키지(SP)의 솔더볼(SB)이 제1홀(111)로 삽입 가능하게 된다.
핀 가이드부(120)는 볼 가이드부의 하부에 마련되며, 반도체 패키지(SP)에 대한 볼 가이드부(110)의 지지력을 증가시키는 구성으로서, 그 하부에 테스트 장치가 위치하게 된다. 이때, 핀 가이드부(120)는 천공된 제2홀(121)을 다수 구비하여 테스트 장치의 접속 단자인 컨택핀(CP)을 가이드하며, 이에 따라, 컨택핀(CP)이 핀 가이드부(120)의 제2홀(121)로 삽입 가능하게 된다.
제1홀(111)과 제2홀(121)은 서로 관통하도록 배치된다. 이때, 솔더볼(SB)과 컨택핀(CP)은 그 형상이 다를 수 밖에 없으므로, 제1홀(111)과 제2홀(121)은 서로 다른 단면 형상으로 형성된다. 예를 들어, 제1홀(111)은 원형의 단면을 가질 수 있고, 제2홀(121)은 사각형의 단면을 가질 수 있으나, 이에 한정되는 것은 아니다. 다만, 솔더볼(SB)이 컨택핀(CP) 보다 통상적으로 큰 단면을 가지므로, 제1홀(111)은 제2홀(121) 보다 큰 단면을 가질 수 있다.
볼 가이드부(110) 및 핀 가이드부(120)는 반도체 패키지용 인서트(10)에 체결되는 체결부(112, 122)를 각각 구비한다. 즉, 볼 가이드부(110)에 구비된 제1체결부(112)와 핀 가이드부(120)에 구비된 제2체결부(122)는 천공된 홀 형상일 수 있으며, 이때, 제1체결부(112) 및 제2체결부(122)의 각 홀은 서로 관통하도록 형성될 수 있다. 이에 따라, 반도체 패키지용 인서트(10)의 돌출부(13)가 제1체결부(112) 및 제2체결부(122)에 삽입되면서, 볼 가이드부(110) 및 핀 가이드부(120)는 반도체 패키지용 인서트(10)에 체결된다. 이때. 볼 가이드부(110) 및 핀 가이드부(120)는 각각 분리된 상태에서 반도체 패키지용 인서트(10)에 차례로 체결되거나, 서로 접착된 일체의 상태에서 반도체 패키지용 인서트(10)에 체결될 수 있다.
제1홀(111) 및 제2홀(121)에 각각 삽입되는 솔더볼(SB)및 컨택핀(CP)의 깊이 조절과, 볼 가이드부(110) 및 핀 가이드부(120)의 내구성 향상을 위해, 볼 가이드부(110) 또는 핀 가이드부(120)는, 도 6(c) 및 도 7(c)에 도시된 바와 같이, 다수의 필름층이 적층 형성될 수 있다. 예를 들어, 적층되는 필름층의 수가 많을수록, 솔더볼(SB)및 컨택핀(CP)이 각각 제1홀(111) 및 제2홀(121)에 삽입된 후에 제1홀(111) 및 제2홀(121) 내의 남는 공간이 증가하게 된다. 즉, 적층되는 필름층의 수를 조절함으로써, 원하는 특정 깊이에서 솔더볼(SB)및 컨택핀(CP)이 접촉하도록 보다 용이하게 조절할 수 있다. 또한, 적층되는 필름층의 수가 많을수록, 볼 가이드부(110) 및 핀 가이드부(120)의 내구성도 증가하게 된다. 특히, 핀 가이드부(120)의 경우, 제2홀(121)에 삽입되는 컨택핀(CP)의 종류에 따라 적층되는 필름층의 수가 조절된다. 이는 컨택핀(CP)의 종류 마다 그 길이 다양하므로 이에 대응하기 위함이다.
도 8은 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100) 및 인서트(10)의 사용 상태도를 나타낸다.
한편, 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100) 및 인서트(10)는, 도 8에 도시된 바와 같이, 테스트 소켓의 구성으로 포함될 수 있다. 즉, 도 8을 참조하면, 테스트 소켓은 커버(C), 반도체 패키지용 어댑터(100), 반도체 패키지용 인서트(10), 베이스(B), 핀 플레이트(P) 및 가이드(G)를 포함할 수 있다. 이들 구성의 구조를 설명하면 다음과 같다.
즉, 커버(C)는 반도체 패키지용 인서트(10)를 둘러싸는 구성으로서, 베이스(B)에 결합된다. 반도체 패키지용 인서트(10)는, 도 1 내지 도 7에 따라 상술한 바와 같이, 반도체 패키지용 어댑터(100)가 체결되며, 베이스(B)의 상부에 결합된다. 핀 플레이트(P)는 지정된 패턴으로 외부에 노출되는 컨택핀(CP)을 포함하는 구성으로서, 베이스(B)의 하부에 결합된다. 이때, 컨택핀(CP)은 반도체 패키지용 어댑터(100)에 삽입되는 반도체 패키지(SP)의 솔더볼(SB)과 동일한 패턴으로 형성될 수 있다. 가이드(G)는 베이스(B) 및 핀 플레이트(P)를 고정하는 구성으로서, 베이스(B)의 하부에 결합된다. 즉, 가이드(G)는 핀 플레이트(P)를 베이스(B) 하부 및/또는 내부에 고정시키며, 테스트 소켓을 기판의 지정된 위치에 배치 및 고정시킬 수 있다.
이하, 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(10)의 제조 방법에 대하여 설명하도록 한다.
도 9는 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)의 제조 방법을 나타내며, 도 10은 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(100)의 제조 과정을 보다 상세히 나타낸다.
본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(10)의 제조 방법은, 도 9에 도시된 바와 같이, S10 단계 및 S20 단계를 포함하며, S30 단계를 더 포함할 수 있다. 이때, S10 단계 내지 S30 단계는 별도의 제조 장치에 의해 제조될 수 있다. 이때, 제조 장치는 특정 구성을 이송하는 이송부(미도시), 레이저를 조사하는 레이저 조사부(L), 접착을 수행하는 접착부(미도시) 등을 포함할 수 있다. 또한, 본 발명의 일 실시예에 따른 반도체 패키지용 어댑터(10)는 도 1 내지 도 8에 따라 상술하였으므로, 이에 대한 상세한 설명은 생략하도록 한다.
S10 단계는 구조체 준비 단계이다. 즉, S10 단계에서는, 도 10(a)에 도시된 바와 같이, 다수의 제1필름층(F)을 적층하여 접착시킨 제1구조체(S1)와, 다수의 제2필름층(F)을 적층하여 접착시킨 제2구조체(S2)를 각각 준비한다. 이때, 이송부에 의해 제1필름층(F), 제2필름층(F), 제1구조체(S1), 제2구조체(S2)가 운반되는 이송 공정이 수행될 수 있으며, 접착부에 의해 압착 및/또는 접착제를 통해 적층된 다수의 제1필름층(F) 및 제2필름층(F)을 접착시키는 접착 공정이 수행될 수 있다.
다만, 볼 가이드부(110) 및 핀 가이드부(120)의 내구성 향상과 그 두께 조절을 위해, S10 단계는, 도 10(b)에 도시된 바와 같이, 다수의 제1필름층(F)을 압착하여 접착시키고, 다수의 제2필름층(F)을 압착하여 접착시키는 단계를 더 포함할 수 있다. 이 경우, 접착부는 압착 공정 수행을 위해, 롤러 또는 프레스판 등을 포함할 수 있다.
또한, S10 단계는 제1필름층(F) 및 제2필름층(F)의 수를 조절하는 단계를 더 포함할 수 있으며, 컨택핀(CP)의 종류에 따라 적층되는 제2필름층(F)의 수를 조절하는 단계를 더 포함할 수 있다.
제1필름층(F) 및 제2필름층(F)은 합성수지 등으로 이루어질 수 있다. 예를 들어, 합성수지로 이루어질 경우, 제1필름층(F) 및 제2필름층(F)은 폴리에틸렌테레프탈레이트(PET), 폴리카보네이트(PC), 폴리메틸메타아크릴레이트(PMMA), 폴리에틸렌나프탈레이트(PEN), 폴리에테르술폰(PES), 고리형 올레핀 고분자(COC), TAC(Triacetylcellulose), 폴리비닐알코올(Polyvinyl alcohol; PVA), 폴리이미드(Polyimide; PI), 폴리스틸렌(Polystyrene; PS), 이축연신폴리스틸렌(K레진 함유 biaxially oriented PS; BOPS), 폴리프로필렌(PP), 트리아세틸셀룰로오스(TAC)로 이루어지는 군에서 선택되는 1종 이상을 포함할 수 있다.
S20 단계는 홀 가공 단계이다. 즉, S20 단계에서는, 도 10(c)에 도시된 바와 같이, 제1구조체(S1)에 레이저를 조사하여 제1홀(111)을 다수 형성함으로써 볼 가이드부(110)를 마련하고, 제2구조체(S2)에 레이저를 조사하여 제2홀(120)을 다수 형성함으로써 핀 가이드부(120)를 마련한다. 이때, 이송부에 의해 레이저 조사부(L) 및/또는 제1구조체(S1)와 제2구조체(S2)가 이송되면서, 레이저 조사부(L)에 의해 원하는 위치에 레이저가 조사될 수 있다.
또한, S20 단계에서는 제1홀(111)과 제2홀(121)이 서로 관통할 수 있는 위치에 레이저를 조사하여 가공한다. 이때, 솔더볼(SB)과 컨택핀(CP)은 그 형상이 다를 수 밖에 없으므로, S20 단계에서는 제1홀(111)과 제2홀(121)이 서로 다른 단면 형상으로 형성되도록 레이저를 조사하여 가공한다. 다만, 솔더볼(SB)이 컨택핀(CP) 보다 통상적으로 큰 단면을 가지므로, S20 단계에서는 제1홀(111)이 제2홀(121) 보다 큰 단면을 가질 수 있도록 레이저를 조사하여 가공한다.
한편, S20 단계에서는 제1구조체(S1)에 레이저를 조사하여 제1체결부(112)를 형성하고, 제2구조체(S2)에 레이저를 조사하여 제2체결부(122)를 형성할 수도 있다.
S30 단계는 접착 단계이다. 즉, S30 단계에서는, 도 10(d)에 도시된 바와 같이, 볼 가이드부(110)의 하부에 핀 가이드부(120)를 위치시키고 볼 가이드부(110)와 핀 가이드부(120)를 접착시킬 수 있다. 이때, 이송부에 의해 볼 가이드부(110) 및 핀 가이드부(120)가 운반되는 이송 공정이 수행될 수 있으며, 접착부에 의해 압착 및/또는 접착제를 통해 적층된 볼 가이드부(110) 및 핀 가이드부(120)를 접착시키는 접착 공정이 수행될 수 있다.
다만, 볼 가이드부(110) 및 핀 가이드부(120)의 내구성 향상과 그 두께 조절을 위해, S30 단계는, 도 10(e)에 도시된 바와 같이, 적층된 볼 가이드부(110) 및 핀 가이드부(120)를 압착하여 접착시키는 단계를 더 포함할 수 있다. 이 경우, 접착부는 압착 공정 수행을 위해, 롤러 또는 프레스판 등을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술되는 특허청구의 범위 및 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
I, 10 : 반도체 패키지용 인서트 B : 베이스
C : 커버 CP : 컨택핀
F : 필름층 G : 가이드
H : 홀 L : 레이저 조사부
S1 : 제1구조체 S2 : 제2구조체
SB : 솔더볼 SP : 반도체 패키지
P : 핀 플레이트 11 : 몸체부
12 : 중공부 13 : 돌출부
100 : 반도체 패키지용 어댑터 110 : 볼 가이드부
111 : 제1홀 112 : 제1체결부
120 : 핀 가이드부 121 : 제2홀
122 : 제2체결부

Claims (10)

  1. 반도체 패키지를 수용하는 반도체 패키지용 인서트의 중공부에 배치되되, 반도체 패키지의 솔더볼이 삽입 가능하도록 천공된 제1홀을 다수 구비하며 반도체 패키지를 지지하는 볼 가이드부와, 제1홀에 삽입되는 반도체 패키지의 솔더볼에 접촉하기 위한 컨택핀이 삽입 가능하도록 천공된 제2홀을 다수 구비하며 볼 가이드부의 하부에 마련되는 핀 가이드부를 각각 포함하는 반도체 패키지용 어댑터를 제조하기 위한 방법으로서,
    (a) 다수의 제1필름층을 적층하여 접착시킨 제1구조체와, 다수의 제2필름층을 적층하여 접착시킨 제2구조체를 각각 준비하는 단계;
    (b) 제1구조체에 레이저를 조사하여 제1홀을 다수 형성함으로써 볼 가이드부를 마련하고, 제2구조체에 레이저를 조사하여 제2홀을 다수 형성함으로써 핀 가이드부를 마련하는 단계; 및
    (c) 볼 가이드부의 하부에 핀 가이드부를 위치시키고, 볼 가이드부와 핀 가이드부를 압착하여 접착시키는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지용 어댑터의 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 핀 가이드부는 컨택핀의 종류에 따라 적층되는 필름층의 수가 조절되는 것을 특징으로 하는 반도체 패키지용 어댑터의 제조 방법.
  4. 제1항에 있어서,
    상기 제1홀과 상기 제2홀은 서로 관통하도록 형성되는 것을 특징으로 하는 반도체 패키지용 어댑터의 제조 방법.
  5. 제4항에 있어서,
    상기 제1홀과 상기 제2홀은 서로 다른 단면 형상으로 형성되는 것을 특징으로 하는 반도체 패키지용 어댑터의 제조 방법.
  6. 제4항에 있어서,
    상기 제1홀은 상기 제2홀 보다 큰 단면을 가지는 것을 특징으로 하는 반도체 패키지용 어댑터의 제조 방법.
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 (a) 단계는 다수의 제1필름층을 압착하여 접착시키고, 다수의 제2필름층을 압착하여 접착시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지용 어댑터의 제조 방법.
  10. 삭제
KR1020170152402A 2017-11-15 2017-11-15 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법 KR102011787B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170152402A KR102011787B1 (ko) 2017-11-15 2017-11-15 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170152402A KR102011787B1 (ko) 2017-11-15 2017-11-15 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190055556A KR20190055556A (ko) 2019-05-23
KR102011787B1 true KR102011787B1 (ko) 2019-08-19

Family

ID=66681172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170152402A KR102011787B1 (ko) 2017-11-15 2017-11-15 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102011787B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102641973B1 (ko) * 2023-03-31 2024-02-29 보이드코리아유한회사 컨텍트핀안전정렬삽입부가 적용된 반도체 패키지 검사용 소켓 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093635A (ja) * 1999-09-22 2001-04-06 Shin Etsu Polymer Co Ltd 電気コネクタ及びその製造方法、電気コネクタの接続構造、並びにこれを有する電気電子部品
JP2010129505A (ja) * 2008-12-01 2010-06-10 Elpida Memory Inc Ｉｃソケットおよびｉｃソケット用ガイドプレート
KR101266789B1 (ko) * 2011-12-13 2013-05-24 (주)기가레인 칩 안착부의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101345628B1 (ko) * 2012-01-05 2013-12-27 김충기 반도체 패키지의 검사장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093635A (ja) * 1999-09-22 2001-04-06 Shin Etsu Polymer Co Ltd 電気コネクタ及びその製造方法、電気コネクタの接続構造、並びにこれを有する電気電子部品
JP2010129505A (ja) * 2008-12-01 2010-06-10 Elpida Memory Inc Ｉｃソケットおよびｉｃソケット用ガイドプレート
KR101266789B1 (ko) * 2011-12-13 2013-05-24 (주)기가레인 칩 안착부의 제조 방법

Also Published As

Publication number Publication date
KR20190055556A (ko) 2019-05-23

Similar Documents

Publication Publication Date Title
US7108535B1 (en) Integrated circuit test socket
US9753490B2 (en) Housing features including logo features of an electronic device
KR102011787B1 (ko) 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법
US12002685B2 (en) Method for packaging chip
US7484968B2 (en) Socket for an electrical tester
JP2018037082A (ja) 指紋センサに適したカバー部材を製造する方法
TWI555986B (zh) 探針卡與其製造方法
US8638117B2 (en) Production device, production method, test apparatus and integrated circuit package
WO2005109506A1 (ja) 積層型半導体装置用キャリア及び積層型半導体装置の製造方法
KR20170096485A (ko) 프로브 카드
JP4326495B2 (ja) 半導体基板用検査装置の組立方法
JP7058159B2 (ja) 位置決め機構および検査装置
KR101893039B1 (ko) 인쇄회로기판 검사용트레이
KR102346030B1 (ko) 필름 적층을 이용한 테스트용 소켓 핀 가이드 구조체 제조 방법
US20230085944A1 (en) Core patch with matched pth to fli pitch for z-disaggregation
JP2010182876A (ja) 保持治具及び小型部品の取扱装置
KR101976730B1 (ko) 반도체 패키지 테스트용 소켓 모듈
US20120142203A1 (en) Test socket
JP2020144039A (ja) Ｉｃトレイおよびテスト治具
KR101627869B1 (ko) 하이픽스 보드 검사 장치
US9629290B2 (en) Adhesively bonding jackets to central processing units
KR101315804B1 (ko) 시험용 캐리어
TWI401005B (zh) 具有可拆卸元件的電子裝配方式
US20120038062A1 (en) Stacked semiconductor package and stacking method thereof
JP7454385B2 (ja) ウェハ搬送ユニット及びウェハ搬送方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant