KR102002444B1 - 어레이 기판 및 그 제조 방법, 센서 및 검출 디바이스 - Google Patents

어레이 기판 및 그 제조 방법, 센서 및 검출 디바이스 Download PDF

Info

Publication number
KR102002444B1
KR102002444B1 KR1020177026551A KR20177026551A KR102002444B1 KR 102002444 B1 KR102002444 B1 KR 102002444B1 KR 1020177026551 A KR1020177026551 A KR 1020177026551A KR 20177026551 A KR20177026551 A KR 20177026551A KR 102002444 B1 KR102002444 B1 KR 102002444B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
array substrate
disposed
base substrate
Prior art date
Application number
KR1020177026551A
Other languages
English (en)
Other versions
KR20170129761A (ko
Inventor
지아지앙 린
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
카 이미징 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 카 이미징 인크. filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20170129761A publication Critical patent/KR20170129761A/ko
Application granted granted Critical
Publication of KR102002444B1 publication Critical patent/KR102002444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

어레이 기판, 그 제조 방법, 센서 및 검출 디바이스가 개시된다. 어레이 기판은: 베이스 기판(101); 베이스 기판(101) 상에 배치되며, 소스 전극(1025) 및 활성층(1023)을 포함하는 박막 트랜지스터(TFT)(102); TFT(102) 상에 배치되는 패시베이션 층(104); 패시베이션 층(104) 상에 배치되는 제1 금속층(105); 제1 금속층(105) 상에 배치되는 절연층(106); 절연층(106), 제1 금속층(105) 및 패시베이션 층(104)을 통해 이어지는 스루홀 구조체(107); 및 절연층(106) 상에 배치되고 제2 금속층(1031)을 포함하는 검출 유닛(103)을 포함하고, 제2 금속층(1031)은 스루홀 구조체(107)를 통해 소스 전극(1025)과 직접적인 접촉을 이룬다. 어레이 기판의 제조 프로세스에서, 제1 금속층 및 패시베이션 층은 동일한 패터닝 프로세스에서 패터닝될 수 있고, 따라서 제조 프로세스들이 병합되고 제조가 편리해지는 한편, 제조 비용이 절감된다.

Description

어레이 기판 및 그 제조 방법, 센서 및 검출 디바이스
본 발명의 실시예들은 어레이 기판, 그 제조 방법, 센서 및 검출 디바이스에 관한 것이다.
광전자 센서들은 높은 정확성, 신속한 응답, 비-접촉, 다수의 측정가능한 파라미터들, 단순한 구조 등으로 인해 검출 및 제어에서 널리 응용된다. 예를 들어, 광전자 센서들은 매연 및 먼지 혼탁도 모니터들, 바코드 스캐닝 펜들, 제품 카운터들, 광전자 매연 알람들, 회전 속도 측정 기기들, 레이저 무기들 등의 양태들에 응용될 수 있다.
광전자 센서는 어레이 기판을 포함한다. 어레이 기판은 박막 트랜지스터(TFT)들 및 포토다이오드들을 포함한다. 포토다이오드들은 광을 수신하고, 광기전 효과를 통해 광학 신호들을 전기 신호들로 전환시키고, TFT들의 스위칭 온 및 스위칭 오프에 의해 전기 신호들의 저장 및 판독을 각자 제어하고, 따라서, 검출 또는 제어 기능을 달성한다. 따라서, TFT들의 성능들은 광전자 센서에 있어서 매우 중요하다. 신호 간섭 및 광 누설은 TFT들의 성능에 영향을 주기 위한 핵심 인자들이다.
더 양호한 신호-대-잡음 비(SNR)를 획득하기 위해, 신호 차폐 금속층이 일반적으로 광전자 센서의 TFT들 상에 추가로 배열되고, 후속적으로, 안정된 전압이 신호 차폐 금속층에 인가되어 소스 전극들 및 드레인 전극들 상에의 감지 전극들의 전기장들에 의해 생성되는 유도 전류를 차폐하고, 따라서, TFT들의 성능들에 대한 영향이 감소될 수 있다. 그러나 이러한 타입의 센서는 제조 프로세스들에서 다수의 층들을 사용하고, 많은 프로세스 단계들을 가지며, 따라서 제조 비용을 증가시킨다.
본 발명의 적어도 하나의 실시예는 어레이 기판, 그 제조 방법, 센서 및 검출 디바이스를 제공한다. 어레이 기판은 센서 및 검출 디바이스에 대해 적용될 수 있다. 어레이 기판의 제조 프로세스에서, 제1 금속층 및 패시베이션 층이 동일한 패터닝 프로세스에서 패터닝될 수 있고, 따라서 제조 프로세스들이 병합되고, 제조가 편리한 한편, 제조 비용이 절감된다.
본 발명의 적어도 하나의 실시예는, 베이스 기판; 베이스 기판 상에 배치되며 소스 전극 및 활성층을 포함하는 박막 트랜지스터(TFT); TFT 상에 배치되는 패시베이션 층; 패시베이션 층 상에 배치되는 제1 금속층; 제1 금속층 상에 배치되는 절연층; 절연층, 제1 금속층 및 패시베이션 층을 통해 이어지는(running through) 스루홀 구조체(through hole structure); 및 절연층 상에 배치되며 제2 금속층을 포함하는 검출 유닛을 포함하는 어레이 기판을 제공하고, 여기서 제2 금속층은 스루홀 구조체를 통해 소스 전극과 직접적인 접촉을 이룬다.
예를 들어, 개시내용의 일 실시예에 의해 제공되는 어레이 기판에서, 어레이 기판은 제1 금속층 및 패시베이션 층을 통해 이어지며, 베이스 기판에 대해 평행한 방향으로 스루홀 구조체와 활성층 사이에 배치되는 리세스(recess)를 더 포함하고, 제1 금속층은 리세스에서 분리되어 서로 이격된 상이한 부분들을 형성한다.
예를 들어, 개시내용의 일 실시예에 의해 제공되는 어레이 기판에서, 베이스 기판 상의 제1 금속층의 돌출부는 베이스 기판 상의 TFT의 돌출부와 적어도 부분적으로 오버랩된다.
예를 들어, 개시내용의 일 실시예에 의해 제공되는 어레이 기판에서, 검출 유닛은 제2 금속층으로부터 이격된 바이어스 전극, 및 제2 금속층과 바이어스 전극 모두와 접촉을 이루는 반도체 층을 더 포함한다.
예를 들어, 개시내용의 일 실시예에 의해 제공되는 어레이 기판에서, 투명한 전도층이 제2 금속층 상에 배치된다.
예를 들어, 개시내용의 일 실시예에 의해 제공되는 어레이 기판에서, 투명한 전도층은 제2 금속층의 두께보다 더 큰 두께를 가진다.
예를 들어, 개시내용의 일 실시예에 의해 제공되는 어레이 기판에서, 투명한 전도층은 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO) 중 임의의 하나를 포함한다.
예를 들어, 개시내용의 일 실시예에 의해 제공되는 어레이 기판에서, 절연층의 재료는 유기 수지, 실리콘 질화물 또는 실리콘 산화물 중 임의의 하나이다.
예를 들어, 개시내용의 일 실시예에 의해 제공되는 어레이 기판에서, 절연층의 두께는 1-4 ㎛이다.
예를 들어, 개시내용의 일 실시예에 의해 제공되는 어레이 기판에서, 제1 금속층 및 제2 금속층의 재료는 몰리브덴(Mo), 알루미늄(Al) 및 구리(Cu) 중 임의의 하나 또는 이들의 조합이다.
발명의 적어도 하나의 실시예는 발명의 임의의 실시예에 따른 어레이 기판을 포함하는, 센서를 더 제공한다.
발명의 적어도 하나의 실시예는 발명의 임의의 실시예에 다른 검출 디바이스를 더 제공한다.
발명의 적어도 하나의 실시예는, 베이스 기판 상에 박막 트랜지스터(TFT)를 형성하는 것 ― TFT는 소스 전극 및 활성층을 포함함 ― ; 패시베이션 층 필름 및 제1 금속층 필름을 순차적으로 TFT 상에 퇴적시키는 것; 제1 금속층 필름 및 패시베이션 층 필름 상에 제1 패터닝 프로세스를 수행함으로써 제1 금속층, 제1 패시베이션 층, 및 제1 금속층과 패시베이션 층 내에 배치되는 제1 접속 홀 및 리세스를 형성하는 것 ― 소스 전극의 일부분은 제1 접속 홀에 의해 노출되고, 제1 금속층은 리세스에서 분리되어 서로 이격된 상이한 부분들을 형성함 ― ; 제1 금속층, 패시베이션 층, 제1 접속 홀 및 리세스 상에 절연층 필름을 형성하고, 제2 패터닝 프로세스에 의해 절연층 패턴 및 제2 접속 홀을 형성하는 것 ― 제1 접속 홀과 제2 접속 홀은 서로 통하여 스루홀 구조체를 형성함 ― ; 및 스루홀 구조체가 제공되는 베이스 기판 상에 검출 유닛을 형성하는 것 ― 검출 유닛은 스루홀 구조체를 통해 소스 전극과 직접적인 접촉을 이루는 제2 금속층을 포함함 ― 을 포함하는, 어레이 기판을 제조하기 위한 방법을 추가로 제공한다.
예를 들어, 발명의 일 실시예에 따른 어레이 기판을 제조하기 위한 방법에서, 제1 패터닝 프로세스에서, 제1 금속층 필름 및 패시베이션 층 필름이 제1 에칭제의 채택에 의해 에칭된다.
예를 들어, 발명의 일 실시예에 따른 어레이 기판을 제조하기 위한 방법에서, 제1 패터닝 프로세스에서, 제1 금속층 필름 및 패시베이션 층 필름은 각자 제2 에칭제 및 제3 에칭제에 의해 에칭된다.
예를 들어, 발명의 일 실시예에 따른 어레이 기판을 제조하기 위한 방법에서, 리세스가 베이스 기판에 대해 평행한 방향으로 스루홀 구조체와 활성층 사이에 배치된다.
예를 들어, 발명의 일 실시예에 따른 어레이 기판을 제조하기 위한 방법에서, 베이스 기판 상의 제1 금속층의 돌출부는 베이스 기판 상의 TFT의 돌출부와 적어도 부분적으로 오버랩된다.
예를 들어, 발명의 일 실시예에 따른 어레이 기판을 제조하기 위한 방법에서, 방법은 제2 금속층 상에 투명한 전도층을 형성하는 것을 더 포함한다.
예를 들어, 발명의 일 실시예에 따른 어레이 기판을 제조하기 위한 방법에서, 투명한 전도층은 ITO 또는 IZO 중 임의의 하나를 포함한다.
발명의 실시예들의 기술적 해법을 명확하게 예시하기 위해, 실시예들의 도면들은 다음에서 간략하게 기술될 것이다: 기술되는 도면들이 발명의 일부 실시예들에만 관련되며 따라서 발명에 대해 제한적이지 않다.
도 1은 본 발명의 실시예에 의해 제공되는 어레이 기판의 개략적 단면도이다.
도 2는 본 발명의 예에 의해 제공되는 어레이 기판의 개략적 단면도이다.
도 3은 본 발명의 예에 의해 제공되는 어레이 기판의 개략적 단면도이다.
도 4는 본 발명의 실시예에서 스루홀 구조체의 개략적 단면도이다.
도 5는 본 발명의 실시예에 의해 제공되는, 어레이 기판을 제조하기 위한 방법의 흐름도이다.
도 6a-6j는 본 발명의 실시예에 의해 제공되는 어레이 기판의 제조 프로세스의 상이한 스테이지들을 예시하는 개략적 단면도들이다.
첨부 도면들의 참조 부호들:
100- 어레이 기판; 101- 베이스 기판; 102- TFT; 1021- 게이트 전극; 1022- 게이트 절연층; 1023- 활성층; 1024- 드레인 전극; 1025- 소스 전극; 103- 검출 유닛; 1031- 제2 금속층; 1032- 바이어스 전극; 1033- 반도체 층; 1034- 투명한 전도층; 104- 패시베이션 층; 104'- 패시베이션 층 필름; 105- 제1 금속층; 105'- 제1 금속층 필름; 106- 절연층; 106'- 절연층 필름; 107- 스루홀 구조체; 1071- 제1 접속 홀; 1072- 제2 접속 홀; 108- 리세스; 201- 제1 사이즈; 202- 제2 사이즈; 203- 제3 사이즈; 204- 제1 계단; 205- 제2 계단.
발명의 실시예들의 목적들, 기술적 상세항목들 및 장점들을 명료하게 하기 위해, 실시예의 기술적 해법들은 발명의 실시예들에 관련된 도면들에 관해 명확하게 그리고 완전히 이해가능한 방식으로 기술될 것이다. 기술된 실시예들이 발명의 실시예들 전부가 아닌 단지 일부임이 명백하다. 기술되는 실시예들이, 임의의 발명적 작업 없이, 다른 실시예(들)를 획득할 수 있으며, 이는 발명의 범위 내에 있어야 한다.
다른 방식으로 정의되지 않는 한, 본원에서 사용되는 기술적 용어 또는 과학적 용어는 본 발명이 속하는 기술분야의 통상의 기술자에 의해 이해되는 일반적인 의미들을 가져야 한다. 본 발명 출원 명세서 및 청구항들에서 사용되는 "제1", "제2" 및 유사한 단어들은 임의의 시퀀스, 양 또는 중요도를 의미하는 것이 아니라, 단지 상이한 컴포넌트들을 구별하기 위해 사용된다. 단어 "포함하다(comprise, include)" 등은 단지, 다른 엘리먼트들 또는 컴포넌트들을 배제하지 않고, 그 단어 앞의 엘리먼트 또는 컴포넌트가 그 단어 다음에 열거되는 엘리먼트들 또는 컴포넌트들 및 그 등가물들을 포함하는 것을 나타낸다. "접속하는" 또는 "접속되는" 및 유사 단어들은 물리적 또는 기계적 접속에만 제한되는 것이 아니라, 직접적이든 또는 간접적이든 간에, 전기적 접속을 포함할 수 있다. "위에", "아래에" 등은 단지 상대적 위치 관계를 나타내기 위해 사용되며, 상대적 위치 관계는 절대적 위치가 변경될 때 변경될 수 있다.
본 발명의 적어도 하나의 실시예는 어레이 기판을 제공하며, 이는: 베이스 기판, 베이스 기판 상에 배치되며 소스 전극 및 활성층을 포함하는 TFT; TFT 상에 배치되는 패시베이션 층; 패시베이션 층 상에 배치되는 제1 금속층; 제1 금속층 상에 배치되는 절연층; 절연층, 제1 금속층 및 패시베이션 층을 통해 이어지는 스루홀 구조체; 및 절연층 상에 배치되며 제2 금속층을 포함하는 검출 유닛을 포함하며, 제2 금속층은 스루홀 구조체를 통해 소스 전극과 직접적인 접촉을 이룬다.
어레이 기판은 센서 및 검출 디바이스에 적용될 수 있다. 어레이 기판의 제조 프로세스에서, 제1 금속층 및 패시베이션 층은 동일한 패터닝 프로세스에서 패터닝될 수 있다. 예를 들어, 하나의 패터닝 프로세스는 포토레지스트 코팅, 노출 및 현상, 하나 이상의 에칭 프로세스들, 및 포토레지스트 제거와 같은 단계들을 포함할 수 있다. 본 발명의 실시예는 생산 프로세스들을 병합하며, 생산시 편리한 한편 제조 비용을 절감한다.
몇몇 실시예들에 관해 기재가 하기에 주어질 것이다.
제1 실시예
실시예는 어레이 기판을 제공한다. 도 1은 본 발명의 하나의 실시예에 의해 제공되는 어레이 기판의 개략적 단면도이다. 어레이 기판(100)은 베이스 기판(101); 베이스 기판(101) 상에 배치되며 소스 전극(1025) 및 활성층(1023)을 포함하는 TFT(102); TFT(102) 상에 배치되는 패시베이션 층(104); 패시베이션 층(104) 상에 배치되는 제1 금속층(105); 제1 금속층(105) 상에 배치되는 절연층(106); 절연층(106), 제1 금속층(105) 및 패시베이션 층(104)을 통해 이어지는 스루홀 구조체(107); 및 절연층(106) 상에 배치되며 제2 금속층(1031)을 포함하는 검출 유닛(103)을 포함하며, 제2 금속층(1031)은 스루홀 구조체(107)를 통해 소스 전극(1025)과 직접적인 접촉을 이룬다.
예를 들어, 도 1에 예시된 바와 같이, 어레이 기판은: 제1 금속층(105) 및 패시베이션 층(104)을 통해 이어지며, 베이스 기판(101)에 대해 평행한 방향으로 스루홀 구조체(107)와 활성층들(1023) 사이에 배치되는 리세스(108)를 더 포함하고, 제1 금속층(105)은 리세스(108)에서 분리되어 서로 이격된 상이한 부분들을 형성한다. 리세스(108)는 소스 전극(1025) 위에 형성된다. 제1 금속층(105)은 스루홀 구조체(107) 근처에 배치되는 제1 부분 및 리세스(108)에서 분리된 이후 제1 부분으로부터 이격되는 제2 부분을 형성할 수 있다. 말하자면, 리세스(108)는 제1 금속층(105)을 서로 이격된 상이한 부분들로 분할한다. 제1 금속층(105)의, 서로 이격된, 제1 부분 및 제2 부분은 전기적으로 접속되지 않는다. 제1 금속층(105)의 제1 부분은 제2 금속층(1031) 및 소스 전극(1025)이 스루홀 구조체(107)에서 더 잘 도통되도록 도울 수 있고; 안정된 전압이 제1 금속층(105)의 제2 부분에 인가되어 TFT(102)에 대한 제2 금속층(1031)의 전기장들의 영향을 감소시키는 한편, TFT(102)에 대한 광을 차폐시킨다.
예를 들어, 도 1에 예시된 바와 같이, TFT(102)는 또한 게이트 전극(1021), 게이트 전극(1021)을 커버하는 게이트 절연층(1022), 및 드레인 전극(1024)을 포함한다. TFT(102)에 대한 제2 금속층(1031)의 전기장들의 영향을 감소시키기 위해, 안정된 전압이 제1 금속층(105)의 제2 부분에 인가되어, 드레인 전극(1024), 소스 전극(1025) 및 드레인 전극(1024)과 접속되는 데이터 라인 상에서 제2 금속층(1031)의 전기장들에 의해 생성되는 유도 전류를 차폐할 수 있다.
예를 들어, 도 1에 예시된 바와 같이, 베이스 기판(101) 상의 제1 금속층(105)의 돌출부는 베이스 기판(101) 상의 TFT(102)의 돌출부와 적어도 부분적으로 오버랩되고, 베이스 기판(101) 상의 제1 금속층(105)의 돌출부는 적어도 베이스 기판 상의 드레인 전극(1024) 및 활성층(1023)의 돌출부들을 커버한다. TFT의 온-상태 전류 대 오프-상태 전류의 비는 일반적으로 107 또는 그 이상이도록 요구된다. 조명이 TFT의 스위칭 특성에 심각하게 영향을 줄 것임에 따라, 위의 요건에서의 온-상태 전류 대 오프-상태 전류의 비는 TFT의 활성 유닛들에 대한 광을 차폐함으로써만 만족될 수 있으며, 따라서, 적어도 활성층(1023)을 차폐하는 것이 필수적이다. 따라서, 베이스 기판(101) 상의 제1 금속층(105)의 돌출부는 적어도 베이스 기판 상의 활성층(1023)의 돌출부를 커버한다. 한편, 제1 금속층(105)은 드레인 전극(1024) 상의 유도 전류를 차폐할 수 있고, 따라서, 베이스 기판(101) 상의 제1 금속층(105)의 돌출부는 적어도 베이스 기판 상의 드레인 전극(1024)의 돌출부를 커버한다.
검출 유닛(103)은 제2 금속층(1031)으로부터 이격된 바이어스 전극(1032), 및 제2 금속층(1031) 및 바이어스 전극(1032) 모두와 접촉을 이루는 반도체 층(1033)을 더 포함할 수 있다. 이격된 배열은 여기서, 제2 금속층(1031) 및 바이어스 전극(1032)이 직접적인 접촉을 이루지 않음을 지칭한다. 베이스 기판(101)에 대해 평행한 방향으로의 제2 금속층(1031) 및 바이어스 전극(1032)의 나란한(side-by-side) 배열의 구조체가 채택될 수 있거나, 또는 베이스 기판(101)에 대해 직교하는 방향으로 제2 금속층(1031) 및 바이어스 전극(1032)의 평행한 배열의 구조체가 채택될 수 있는데, 즉, 반도체 층은 제2 금속층(1031) 및 바이어스 전극(1032) 사이에 끼인다.
예를 들어, 도 1에 예시된 바와 같은 구조체는 베이스 기판(101)에 대해 평행한 방향으로 제2 금속층(1031) 및 바이어스 전극(1032)의 나란한 배열의 구조체이다. 여기서 나란한 배열의 구조체에서, 비정질 실리콘(a-Si) 반도체 층이 제2 금속층(1031) 및 바이어스 전극(1032) 상에 그리고 제2 금속층과 바이어스 전극 사이의 구간 영역 내에 배치될 수 있거나, 또는 절연 필름이 제2 금속층(1031) 및 바이어스 전극(1032) 상에 추가로 배치될 수 있다. 절연 필름은 제2 금속층(1031) 및 바이어스 전극(1032)이 산화되는 것을 방지할 수 있고, 한편, 절연 필름은 또한 전자들 및 정공들을 서로 더욱 명백하게 분리되도록 할 수 있다. 바이어스 전극(1032)은 a-Si 반도체 층에 의해 완전히 커버된다. 바이어스 전극(1032)이 고전압 전기 신호를 수신할 때, 바이어스 전극(1032)은 높은 전압을 a-Si 반도체 층에 인가할 수 있다. a-Si 반도체 층이 가시광에 의해 조사될 때, a-Si 반도체 층은 광학 신호들을 전기 신호들로 전환시키고; 전기 신호들은 스루홀 구조체(107)에서 TFT(102)의 소스 전극들(1025)과 제2 금속층(1031) 사이의 접속에 의해 TFT(102)에 전송되고; 전기 신호들의 출력은 TFT(102)에 의해 제어된다. 나란한 배열(side-by-side arrangement)의 구조체에서, 바이어스 전극(1032)의 재료는 금속일 수 있고, 또한 다른 전도성 재료들일 수 있다. 바이어스 전극(1032)의 광 투과성은 제한되지 않는다. 예를 들어, 바이어스 전극(1032)의 재료는 Mo, Al 및 Cu, 또는 이들의 임의의 조합에 의해 형성되는 합금과 같은, 전도성 금속일 수 있고; 바이어스 전극(1032)의 재료는 또한 인듐 주석 산화물(ITO), 알루미늄 아연 산화물(AZO), 인듐 아연 산화물(IZO), 전도성 수지, 그래핀 필름 및 탄소 나노튜브 필름과 같은 전도성 재료들일 수 있다.
예를 들어, 도 2는 본 발명의 일 예에 의해 제공되는 어레이 기판의 개략적 단면도이다. 도 2에 예시된 바와 같은 구조체는 베이스 기판(101)에 대해 직교하는 방향으로 제2 금속층(1031) 및 바이어스 전극(1032)의 평행한 배열의 구조체인데, 소위, 반도체 층(1033)은 제2 금속층(1031) 상에 배치되고, 바이어스 전극(1032)은 반도체 층(1033) 상에 배치된다. 이 점에서, 반도체 층(1033)이 광을 수신할 수 있음을 보장하기 위해, 바이어스 전극(1032)은 투명한 전도성 재료들인데, 예를 들면, ITO, IZO, AZO, 전도성 수지, 그래핀 필름 및 탄소 나노튜브 필름과 같은 재료들로 이루어질 수 있다.
예를 들어, 도 1 및 2에 예시된 바와 같은 구조체에서, 제2 금속층(1031)의 두께는 0.03-0.06㎛, 예를 들어, 0.05㎛이고, 바이어스 전극(1032)의 두께는 0.05-0.1㎛, 예를 들어, 0.08㎛이다.
예를 들어, 도 3에 예시된 바와 같이, 투명한 전도층(1034)은 제2 금속층(1031) 상에 추가로 배치될 수 있다. 투명한 전도층(1034)은 양호한 유연성 및 높은 전기 전도성을 가지며, 전기 신호들의 정상적인 전도를 보장할 수 있다. 신호 전송의 경우, 바이어스 전극(1032)에 인가되는 높은 전압이 TFT들의 전기 신호들을 간섭할 것임에 따라, 높은 두께를 가지는 절연층(106)이 TFT 상에 추가로 배열되고, 한편 제1 금속층(105)은 TFT 상의 여러 신호를 차폐하도록 배열된다. 검출 유닛에 대한 낮은 잡음을 획득하기 위해, 감지 전극, 소위 제2 금속층(1031)의 두께가 낮도록 요구되고, 얇은 제2 금속층(1031)은 가능한 전류 누설 영역을 감소시키고 누설 전류를 감소시킬 수 있다. 제2 금속층(1031)이, 두꺼운 절연층의 물리적 구조 및 제2 금속층(1031)의 얇은 두께로 인해, 두꺼운 절연층을 통과하여 TFT와 통할(communicated) 때, 제2 금속층(1031)은 쉽게 깨져서(broken) 열악한 전도의 문제점을 초래할 수 있고, 특히 제2 금속층(1031)은 코너들에서 쉽게 깨질 수 있다. 투명한 전도층(1034)이 제2 금속층(1031) 상에 배치될 때, 깨진 제2 금속층(1031)으로 인한 비-전도의 문제점이 회피될 수 있다.
한편, 전체 제조 프로세스에서, 주변 영역 내의 전극들이 산화되는 것을 방지하기 위해, 투명한 전도층(1034)은 주변 전극들 상에 추가로 배치될 수 있고, 따라서 제2 금속층(1031) 상의 투명한 전도층(1034)의 배열에 의해 추가적인 프로세스가 추가되지 않는다.
예를 들어, 도 3은 본 발명의 예에 의해 제공되는 어레이 기판의 개략적 단면도이다. 도 3에 예시되는 바와 같이, 투명한 전도층(1034)의 두께는 제2 금속층(1031)의 두께보다 더 크다. 예를 들어, 투명한 전도층(1034)의 두께는 0.08-0.15㎛, 예를 들어 0.1㎛이다. 깨진 제2 금속층(1031)으로 인한 비-전도의 문제를 회피하기 위해, 투명한 전도층(1034)은 제2 금속층(1031)의 패턴들을 따라 설계된다. 전류 누설 및 잡음을 회피하기 위해, 투명한 전도층(1034) 및 반도체 층(1033)은 직접 접속되지 않는다.
예를 들어, 도 3에 예시된 바와 같이, 투명한 전도층(1034)은 ITO 및 IZO 중 임의의 하나로 만들어질 수 있고, 또한 AZO, 전도성 수지, 그래핀 필름 및 탄소 나노튜브 필름과 같은 투명한 전도성 재료들 중에서 선택되는 임의의 하나로 만들어질 수 있다.
예를 들어, 도 1 내지 3에 예시된 바와 같이, 절연층(106)은 유기 수지와 같은 유기 절연층일 수 있고, 또한 실리콘 질화물 및 실리콘 산화물과 같은 무기 절연층일 수 있다.
예를 들어, 도 1 내지 3에 예시된 바와 같이, 절연층(106)의 두께는 1-4㎛, 예를 들어, 1.5㎛이다. 두꺼운 절연층(106)은 잡음을 차폐하며, 한편, 두꺼운 절연층(106)은 또한 평탄화의 기능을 가진다.
예를 들어, 도 1 내지 3에 예시된 바와 같이, 제1 금속층(105) 및 제2 금속층(1031)의 재료는 Mo, Al 및 Cu로부터 선택되는 임의의 금속 또는 합금이다.
예를 들어, 스루홀 구조체(107)의 특성들을 더욱 명백하게 예시하기 위해, 도 4는 본 발명의 실시예에서 스루홀 구조체의 개략적 단면도이다. 스루홀 구조체(107)는 제1 부분, 제2 부분 및 제3 부분을 포함한다. 제1 부분, 제2 부분 및 제3 부분은 베이스 기판(101)으로부터 떨어진 패시베이션 층(104), 제1 금속층(105) 및 절연층(106)의 측면에 형성되는 제1 사이즈(201), 제2 사이즈(202) 및 제3 사이즈(203)를 각자 포함한다.
예를 들어, 도 4에 예시된 바와 같이, 제1 사이즈(201)는 제2 사이즈(202)보다 작거나 같고; 제2 사이즈들(202)은 제3 사이즈(203)보다 작거나 같고; 제1 계단 (204)은 패시베이션 층(104)과 제1 금속층(105) 사이에 형성되고; 제2 계단(205)은 제1 금속층(105)과 절연층(106) 사이에 형성된다. 제1 계단(204) 및 제2 계단(205)은 스루홀 구조체(107)가 더욱 매끄러워지도록 허용한다. 따라서, 도 1 내지 3의 제2 금속층(1031)의 퇴적은 더 순조롭게 달성될 수 있고; 제2 금속층(1031)은 깨지기 더 어려워질 수 있고; 제2 금속층(1031)의 전도성이 개선될 수 있다.
제2 실시예
실시예는 센서를 제공한다. 센서는 검출 엘리먼트로서 광전자 엘리먼트를 취하기 위한 센서인 광전자 센서이다. 센서는 먼저, 외부로부터의 측정된 변경들을 광학 신호들에서의 변경들로 전환시키고, 이후 광전자 엘리먼트를 통해 광학 신호들을 전기 신호들로 추가로 전환시킨다. 센서의 수신기 및 검출 회로는 실시예에 의해 제공되는 임의의 어레이 기판을 통합적으로 포함한다. 예를 들어, 센서는 신틸레이터 층 또는 형광단 층을 더 포함할 수 있다. 신틸레이터 층 또는 형광단 층은 어레이 기판 내의 검출 유닛의 광선 또는 광을 수신하기 위해 단부 부분 상에 배치되며, 광선을 광으로 전환시키도록 구성된다. 어레이 기판 내의 검출 유닛은 전환된 광을 감지하여 대응하는 전기 신호를 생성할 수 있다. 실시예에 의해 제공되는 센서는 신틸레이터 층 또는 형광단 층의 타입의 선택에 의해 상이한 광선들을 검출하기 위해 사용될 수 있다.
제3 실시예
실시예는 검출 디바이스 및 제어 시스템을 포함하는 검출 디바이스를 제공하며, 여기서 검출 디바이스는 제2 실시예에 의해 제공되는 센서를 포함한다. 예를 들어, 검출 디바이스는 가시광 또는 근처 적외선 대역에서 광선 측정 및 검출, 산업 자동 제어, 광도 측정 등을 위해 사용될 수 있으며, 적외선 대역에서 미사일 유도, 적외선 열화상, 적외선 원격 감지 등의 양태들에서 주로 사용된다.
제4 실시예
실시예는 어레이 기판을 제조하기 위한 방법을 제공하며, 이는: 베이스 기판 상에 TFT를 형성하는 것 ― TFT는 소스 전극 및 활성층을 포함함 ― ; TFT 상에 패시베이션 층 필름 및 제1 금속층 필름을 순차적으로 퇴적시키는 것; 제1 금속층 필름과 패시베이션 층 필름 상에 제1 패터닝 프로세스를 수행함으로써 제1 금속층, 패시베이션 층, 및 제1 금속층과 패시베이션 층 내에 배치되는 제1 접속 홀 및 리세스를 형성하는 것 ― 소스 전극의 일부분은 제1 접속 홀에 의해 노출되고, 제1 금속층은 리세스에서 분리되어 서로 이격된 상이한 부분들을 형성함 ― ; 제1 금속층, 패시베이션 층, 제1 접속 홀 및 리세스 상에 절연층 필름을 형성하고, 제2 패터닝 프로세스에 의해 절연층 패턴 및 제2 접속 홀을 형성하는 것 ― 제1 접속 홀 및 제2 접속 홀이 통하여 스루홀 구조체를 형성함 ― ; 및 스루홀 구조체가 제공되는 베이스 기판 상에 검출 유닛을 형성하는 것을 포함하고, 검출 유닛은 스루홀 구조체를 통해 소스 전극과 직접적인 접촉을 이루는 제2 금속층을 포함한다.
예를 들어, 각각의 패터닝 프로세스는 기판 클리닝, 포토레지스트 코팅, 노출, 현상, 에칭, 포토레지스트 제거(예를 들어, 스트리핑) 등을 포함할 수 있다. 도 5는 본 발명의 실시예에 의해 제공되는, 어레이 기판을 제조하기 위한 방법의 흐름도이며, 어레이 기판을 제조하기 위한 방법의 프로세스들을 예시한다.
도 6a-6j는 본 발명의 실시예에 의해 제공되는 어레이 기판의 제조 프로세스의 상이한 스테이지들을 예시하는 개략적 단면도들이다. 도 6a에 예시된 바와 같이, 베이스 기판(101)이 제공되고; 금속층 필름의 층(예시되지 않음)이 베이스 기판(101) 상에 형성되고; 포토레지스트(예시되지 않음)가 금속층 필름의 전체 표면 상에 코팅되고; 게이트 전극(1021), 게이트 라인 등에 대응하는 포토레지스트 패턴들이 노출 및 현상과 같은 프로세스들에 의해 금속층 필름 상에 형성되고; 그리고 게이트 전극(1021), 게이트 라인 등은 에칭 마스크로서 포토레지스트 패턴들의 채택에 의해 금속층 필름을 패터닝함으로써 베이스 기판(101) 상에 형성된다. 베이스 기판(101)은 투명한 절연체이고, 베이스 기판(101)의 재료는 유리, 석영 또는 다른 적절한 재료들을 포함한다. 게이트 금속 필름은 크롬(Cr), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo), 알루미늄(Al) 및 구리(Cu), 또는 이들의 합금과 같은, 금속으로 만들어질 수 있다. 금속층은 화학적 기상 증착(CVD) 또는 스퍼터링에 의해 형성될 수 있다.
도 6b에 예시된 바와 같이, 게이트 전극(1021) 및 게이트 라인을 커버하기 위한 게이트 절연층(1022)은 게이트 전극(1021), 게이트 라인 등이 제공되는 베이스 기판 상에 형성되며, 게이트 절연층(1022)의 재료는 SiNx, SiOx 또는 다른 적합한 재료들을 포함한다. 게이트 절연층(1022)의 두께는 0.35-0.5㎛, 예를 들어, 0.4㎛이다.
도 6c에 예시된 바와 같이, 베이스 기판(101)의 주요 표면에 대해 직교하는 방향으로 게이트 전극들(1021)과 적어도 부분적으로 오버랩되는 a-Si 층이, 게이트 절연층(1022)이 제공되는 베이스 기판 상에 형성된다. a-Si 층의 형성 프로세스는: CVD에 의해 a-Si 필름을 퇴적시키는 것; a-Si 필름 상에 포토레지스트 필름을 형성하는 것; 포토리소그래피에 의해 포토레지스트 필름을 패터닝하고, a-Si 필름 상에 포토레지스트 패턴을 형성하는 것; 및 에칭 마스크로서 포토레지스트 패턴의 채택에 의해 a-Si 필름을 패터닝함으로써 활성층(1023)을 형성하는 것을 포함하고, 활성층(1023)의 두께는 0.03-0.06㎛, 예를 들어, 0.05㎛이다.
도 6d에 예시된 바와 같이, 소스/드레인 금속층 필름(예시되지 않음)은 게이트 전극(1021), 게이트 절연층(1022) 및 활성층(1023)이 제공되는 전체 베이스 기판(101)의 표면 상에 형성되는데, 예를 들어, CVD 또는 스퍼터링에 의해 형성될 수 있다. 후속적으로, 포토레지스트가 소스/드레인 금속층 필름의 표면 상에 코팅되고; 포토레지스트 패턴들은 노출 및 현상과 같은 프로세스들에 의해 소스/드레인 금속층 필름 상에 형성되고; 소스 전극(1025) 및 드레인 전극(1024)은 에칭 마스크로서 포토레지스트 패턴들의 채택에 의해 소스/드레인 금속층 필름을 패터닝함으로써 절연층 상에 형성된다. 소스/드레인 금속층은 알루미늄-네오디뮴 합금(AlNd), 텅스텐-몰리브덴 합금(WMo), Al, Cu, Mo 또는 Cr의 단일층 필름일 수 있고, 또한, 이러한 금속성 재료들의 임의의 조합에 의해 형성되는 복합 필름일 수 있다.
도 6e-6f에 예시된 바와 같이, 소스 전극(1025) 및 드레인 전극(1024)이 형성된 이후, 패시베이션 층 필름(104') 및 제1 금속층 필름(105')이 TFT 상에 순차적으로 퇴적된다. 후속적으로, 포토레지스트는 제1 금속층 필름(105')의 표면 상에 코팅되고, 패터닝되어 제1 금속층 필름(105') 상에 포토레지스트 패턴을 형성하고, 제1 금속층(105), 패시베이션 층(104), 제1 접속 홀(1071) 및 리세스(108)는 에칭 마스크로서 포토레지스트 패턴의 채택에 의해 제1 금속층 필름(105') 및 패시베이션 층 필름(104')에 의해 TFT 상에 형성된다.
패시베이션 층 필름(104')의 재료는 실리콘 질화물 및 실리콘 산화물과 같은 무기 절연 필름을 포함하고, 패시베이션 층 필름의 두께는 0.15-0.25㎛, 예를 들어, 0.2㎛이다. 패시베이션 층 필름은 CVD에 의해 퇴적된다. 제1 금속층 필름의 재료는 Mo, Al 또는 Cu 또는 이들의 합금, 예를 들어, 알루미늄-구리 합금(AlCu), 알루미늄-몰리브덴 합금(AlMo), 구리-몰리브덴 합금(CuMo) 또는 몰리브덴-알루미늄-구리 합금(MoAlCu) 중 임의의 하나를 포함한다.
예를 들어, 제1 금속층 필름(105') 및 패시베이션 층 필름(104')은 에칭 마스크로서 포토레지스트 패턴들의 채택에 의해 패터닝되고, 제1 금속층 필름(105') 및 패시베이션 층 필름(104')은 제1 에칭제의 채택에 의해 에칭될 수 있다. 제1 에칭제는, 예를 들어, 혼합된 부식성 이온들이며, 불화 암모늄(NH4F), 불산(HF) 등을 포함하는 혼합 용액이다. 패시베이션 층 필름 아래의 소스 전극은 에칭 시간의 제어에 의해 에칭되지 않도록 보장될 수 있다.
예를 들어, 제1 금속층 필름(105') 및 패시베이션 층 필름(104')은 제2 에칭제 및 제3 에칭제에 의해 각자 에칭된다. 제1 금속층 필름(105') 및 패시베이션 층 필름(104')은 동일한 마스크를 통해 에칭된다. 제1 금속층 필름이 제2 에칭제에 의해 에칭된 이후, 제3 에칭제가 에칭제로 채택되어 패시베이션 층 필름(104')을 에칭한다.
예를 들어, 제2 에칭액은: 물, 질산, 인산 및 아세트산에 의해 형성되는 용액을 포함하며, 각각의 산의 내용물은 특정 제한 범위를 가진다. 예를 들어, 질산의 중량 백분율은 0.1%-4%이고; 인산의 중량 백분율은 50%-78%이고; 아세트산의 중량 백분율은 0.1%-15%이다. 일 예에서, 질산의 중량 백분율은 예를 들어, 1.5%이고; 인산의 중량 백분율은 예를 들어, 70%이고; 아세트산의 중량 백분율은 예를 들어, 10%이고; 에칭액의 나머지는 물이고, 물은, 예를 들어, 탈이온수이다. 또한, 에칭액은 억제제로서 취해지는 아졸 화합물, 및 에칭 레이트를 안정화시키도록 구성되는 금속 이온 킬레이트화제를 더 포함할 수 있다. 금속 이온 킬레이트화제는, 예를 들어, 시트르산, 옥살산, 에틸렌디아민사아세트산, 또는 트랜스-시클로헥산 디아민 사아세트산이다.
예를 들어, 제3 에칭제는 습식 에칭을 위해 사용되는 수산화 칼륨(KOH)과 같은 수성 알칼리를 포함하며, 또한 건식 에칭을 위해 사용되는 SF6 및 O2와 같은 기체를 포함할 수 있다.
예를 들어, 도 6f에 예시된 바와 같이, 에칭제에 의한 패시베이션 층(104) 및 제1 금속층(105)의 에칭 정도가 완전히 같지 않음에 따라, 제1 계단(204)이 패시베이션 층(104)과 제1 금속층(105) 사이에 형성된다. 제1 계단(204)은 제1 접속 홀들(1071)이 더욱 매끄러워지도록 허용한다. 제1 접속 홀(1071)은 제1 부분 및 제2 부분을 포함한다. 제1 부분 및 제2 부분은 베이스 기판(101)으로부터 떨어진 패시베이션 층(104) 및 제1 금속층(105)의 측면 상에 형성되는 제1 사이즈(201) 및 제2 사이즈(202)를 각자 포함한다. 제1 사이즈(201)는 제2 사이즈(202)보다 더 작거나 같다.
제1 금속층(105), 패시베이션 층(104), 제1 접속 홀(1071) 및 리세스(108)의 패턴들은 제1 패터닝 프로세스를 통해 제1 금속층 필름 및 패시베이션 층 필름을 에칭함으로써 형성된다. 따라서, 프로세스 단계들이 감소되는 한편, 제조 비용이 절감된다.
도 6g 내지 6h에 예시된 바와 같이, 절연층 필름(106')은 제1 금속층(105), 패시베이션 층(104), 제1 접속 홀(1071) 및 리세스(108)가 제공되는 베이스 기판(101) 상에 퇴적되고; 후속적으로, 포토레지스트가 절연층 필름(106') 상의 표면에 코팅되고, 패터닝되어 절연층 필름(106') 상에 포토레지스트 패턴들을 형성하고, 절연층(106) 및 제2 접속 홀(1072)은 에칭 마스크로서 포토레지스트 패턴들의 채택에 의해 절연층 필름을 패터닝함으로써 형성되며, 제1 접속 홀(1071) 및 제2 접속 홀(1072)이 통하여 스루홀 구조체를 형성한다. 절연층(106)의 재료는 유기 수지, 실리콘 질화물 또는 실리콘 산화물 중 임의의 하나이다.
예를 들어, 도 6h에 예시된 바와 같이, 제2 접속 홀(1072)은 제3 부분을 포함한다. 제3 부분은 베이스 기판(101)으로부터 떨어진 절연층(106)의 측면 상에 형성되는 제3 사이즈(203)를 가진다. 제2 사이즈(202)는 제3 사이즈(203)보다 더 작거나 같고, 제2 계단(205)은 제1 금속층(105)과 절연층(106) 사이에 형성된다. 제2 계단(205)은 스루홀 구조체(107)가 더욱 매끄러워지도록 허용한다. 따라서, 제2 금속층의 퇴적은 더 순조롭게 달성될 수 있고, 한편 제2 금속층은 깨지기 더 어려울 수 있으며, 따라서, 제2 금속층의 전도성이 개선될 수 있다.
도 6i에 예시된 바와 같이, 제2 금속층 필름(예시되지 않음)은 스루홀 구조체(107) 및 절연층(106)이 제공되는 베이스 기판(101) 상에 퇴적되고; 후속적으로, 포토레지스트가 제2 금속층 필름의 표면 상에 코팅되고, 패터닝되어 제2 금속층 필름 상에 포토레지스트 패턴을 형성하고, 제2 금속층(1031)의 패턴은 에칭 마스크로서 포토레지스트 패턴의 채택에 의해 제2 금속층 필름을 패터닝함으로써 형성된다. 제2 금속층(1031) 및 소스 전극(1025)은 스루홀 구조체(107)에서 직접적인 접촉을 이룬다. 투명한 또는 불투명한 재료들로 만들어진 바이어스 전극(1032)이 동일한 패터닝 프로세스에 의해 형성된다. 여기서 추가적인 기재는 주어지지 않을 것이다.
예를 들어, 어레이 기판의 제조 방법은 제2 금속층 상에 투명한 전도층(예시되지 않음)을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 투명한 전도층은 ITO, AZO, IZO, 투명한 전도성 수지, 그래핀 필름, 탄소 나노튜브 필름 등일 수 있다.
도 6j에 예시된 바와 같이, a-Si 반도체 층(1033)은 제2 금속층(1031) 및 바이어스 전극(1032)이 제공되는 베이스 기판(101) 상에 형성된다.
본 발명의 실시예들은 어레이 기판, 그 제조 방법, 센서 및 검출 디바이스를 제공한다. 본 발명의 적어도 하나의 실시예는 어레이 기판을 제공하며, 이는 : 베이스 기판; 베이스 기판 상에 배치되며, 소스 전극 및 활성층을 포함하는 TFT; TFT 상에 배치되는 패시베이션 층; 패시베이션 층 상에 배치되는 제1 금속층; 제1 금속층 상에 배치되는 절연층; 절연층, 제1 금속층 및 패시베이션 층을 통해 이어지는 스루홀 구조체; 및 절연층 상에 배치되며 제2 금속층을 포함하는 검출 유닛을 포함하고, 제2 금속층은 스루홀 구조체를 통해 소스 전극과 직접적인 접촉을 이룬다. 어레이 기판 및 센서 및 이를 포함하는 검출 디바이스는 후속하는 장점들을 가진다: 어레이 기판은 센서 및 검출 디바이스에 적용될 수 있고; 어레이 기판의 제조 프로세스에서, 제1 금속층 및 패시베이션 층은 동일한 패터닝 프로세스에서 패터닝될 수 있고, 따라서 제조 프로세스들이 병합되고 생산이 편리한 한편, 제조 비용이 절감된다.
후속하는 점들에 유의해야 한다:
(1) 명료함을 위해, 어레이 기판, 센서 및 검출 디바이스의 모든 구조체들이 주어지지는 않는다. 센서 및 검출 디바이스의 필수적인 기능들을 달성하기 위해, 예시되지 않은 다른 구조체들이 특정 응용예들에 따라 본 기술분야의 통상의 기술자에 의해 설정될 수 있다. 여기서 본 발명에서의 제한이 주어지지 않을 것이다. 본 발명의 첨부 도면들은 또한 본 발명의 실시예들에 관련된 구조체들만을 수반하며, 다른 구조체들은 본 발명에 기반한 일반적 설계를 지칭할 수 있다.
(2) 본 발명의 상이한 예들에서의 특성들은 충돌없이 상호 조합될 수 있다.
이전내용은 본 발명의 단지 바람직한 실시예들이며, 본 발명의 보호 범위를 제한하도록 의도되지 않는다. 본 발명의 보호 범위는 첨부된 청구항들에 의해 정의되어야 한다.
출원은, 2016년 4월 13일에 출원되었으며 그 개시내용이 출원의 일부로서 참조로 포함되는, 중국 특허 출원 제201610229060.X호를 우선권 주장한다.

Claims (19)

  1. 어레이 기판으로서,
    베이스 기판;
    상기 베이스 기판 상에 배치되며 소스 전극 및 활성층을 포함하는, 박막 트랜지스터(TFT);
    상기 TFT 상에 배치되는 패시베이션 층;
    상기 패시베이션 층 상에 배치되는 제1 금속층;
    상기 제1 금속층 상에 배치되는 절연층;
    상기 절연층, 상기 제1 금속층 및 상기 패시베이션 층을 통해 이어지는(running through) 스루홀 구조체(through hole structure); 및
    상기 절연층 상에 배치되며 제2 금속층을 포함하는 검출 유닛
    을 포함하고,
    상기 제2 금속층은 상기 스루홀 구조체를 통해 상기 소스 전극과 직접적인 접촉을 이루고,
    상기 제1 금속층 및 상기 패시베이션 층을 통해 이어지며, 상기 베이스 기판에 대해 평행한 방향으로 상기 스루홀 구조체와 상기 활성층 사이에 배치되는 리세스(recess)를 더 포함하고, 상기 제1 금속층은 상기 리세스에서 분리되어(disconnect) 서로 이격된 상이한 부분들을 형성하는 어레이 기판.
  2. 삭제
  3. 제1항에 있어서, 상기 베이스 기판 상의 상기 제1 금속층의 돌출부가 상기 베이스 기판 상의 상기 TFT의 돌출부와 적어도 부분적으로 오버랩되는 어레이 기판.
  4. 제1항에 있어서, 상기 검출 유닛은 상기 제2 금속층으로부터 이격된 바이어스 전극, 및 상기 제2 금속층과 상기 바이어스 전극 모두와 접촉을 이루는 반도체 층을 더 포함하는 어레이 기판.
  5. 제1항에 있어서, 투명한 전도층이 상기 제2 금속층 상에 배치되는 어레이 기판.
  6. 제5항에 있어서, 상기 투명한 전도층은 상기 제2 금속층의 두께보다 더 큰 두께를 가지는 어레이 기판.
  7. 제6항에 있어서, 상기 투명한 전도층은 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO) 중 임의의 하나를 포함하는 어레이 기판.
  8. 제1항에 있어서, 상기 절연층의 재료는 유기 수지, 실리콘 질화물 또는 실리콘 산화물 중 임의의 하나인 어레이 기판.
  9. 제8항에 있어서, 상기 절연층의 두께는 1-4 ㎛인 어레이 기판.
  10. 제1항에 있어서, 상기 제1 금속층 및 상기 제2 금속층의 재료는 몰리브덴(Mo), 알루미늄(Al) 또는 구리(Cu) 중 임의의 하나 또는 이들의 조합인 어레이 기판.
  11. 제1항에 따른 어레이 기판을 포함하는 센서.
  12. 제11항에 따른 센서를 포함하는 검출 디바이스.
  13. 어레이 기판을 제조하기 위한 방법으로서,
    베이스 기판 상에 박막 트랜지스터(TFT)를 형성하는 단계 ― 상기 TFT는 소스 전극 및 활성층을 포함함 ― ;
    상기 TFT 상에 패시베이션 층 필름 및 제1 금속층 필름을 순차적으로 퇴적시키는 단계;
    상기 제1 금속층 필름 및 상기 패시베이션 층 필름 상에 제1 패터닝 프로세스를 수행함으로써 제1 금속층, 패시베이션 층, 및 상기 제1 금속층과 상기 패시베이션 층 내에 배치되는 제1 접속 홀(first connecting hole) 및 리세스를 형성하는 단계 ― 상기 소스 전극의 일부분이 상기 제1 접속 홀에 의해 노출되고, 상기 제1 금속층은 상기 리세스에서 분리되어 서로 이격된 상이한 부분들을 형성함 ― ;
    상기 제1 금속층, 상기 패시베이션 층, 상기 제1 접속 홀 및 상기 리세스 상에 절연층 필름을 형성하고, 제2 패터닝 프로세스에 의해 절연층 패턴 및 제2 접속 홀을 형성하는 단계 ― 상기 제1 접속 홀 및 상기 제2 접속 홀은 서로 통하여(communicated with each other) 스루홀 구조체를 형성함 ― ; 및
    상기 스루홀 구조체가 제공되는 상기 베이스 기판 상에 검출 유닛을 형성하는 단계 ― 상기 검출 유닛은 상기 스루홀 구조체를 통해 상기 소스 전극과 직접적인 접촉을 이루는 제2 금속층을 포함함 ―
    를 포함하는 제조 방법.
  14. 제13항에 있어서, 상기 제1 패터닝 프로세스에서, 상기 제1 금속층 필름 및 상기 패시베이션 층 필름은 제1 에칭제의 채택에 의해 에칭되는 제조 방법.
  15. 제13항에 있어서, 상기 제1 패터닝 프로세스에서, 상기 제1 금속층 필름 및 상기 패시베이션 층 필름은 제2 에칭제(etching agent) 및 제3 에칭제에 의해 각자 에칭되는 제조 방법.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 리세스는 상기 베이스 기판에 대해 평행한 방향으로 상기 스루홀 구조체와 상기 활성층 사이에 배치되는 제조 방법.
  17. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 베이스 기판 상의 상기 제1 금속층의 돌출부는 상기 베이스 기판 상의 상기 TFT의 돌출부와 적어도 부분적으로 오버랩되는 제조 방법.
  18. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 제2 금속층 상에 투명한 전도층을 형성하는 단계를 더 포함하는 제조 방법.
  19. 제18항에 있어서, 상기 투명한 전도층은 ITO 또는 IZO 중 임의의 하나를 포함하는 제조 방법.
KR1020177026551A 2016-04-13 2017-01-10 어레이 기판 및 그 제조 방법, 센서 및 검출 디바이스 KR102002444B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610229060.XA CN105720063B (zh) 2016-04-13 2016-04-13 阵列基板及其制备方法、传感器和探测设备
CN201610229060.X 2016-04-13
PCT/CN2017/070747 WO2017177735A1 (zh) 2016-04-13 2017-01-10 阵列基板及其制备方法、传感器和探测设备

Publications (2)

Publication Number Publication Date
KR20170129761A KR20170129761A (ko) 2017-11-27
KR102002444B1 true KR102002444B1 (ko) 2019-07-23

Family

ID=56160996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177026551A KR102002444B1 (ko) 2016-04-13 2017-01-10 어레이 기판 및 그 제조 방법, 센서 및 검출 디바이스

Country Status (6)

Country Link
US (2) US10224353B2 (ko)
EP (1) EP3444842B1 (ko)
JP (1) JP6924698B2 (ko)
KR (1) KR102002444B1 (ko)
CN (1) CN105720063B (ko)
WO (1) WO2017177735A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720063B (zh) * 2016-04-13 2019-02-15 京东方科技集团股份有限公司 阵列基板及其制备方法、传感器和探测设备
CN105789324B (zh) 2016-04-15 2019-05-03 京东方科技集团股份有限公司 传感器及其制造方法、电子设备
CN109713076A (zh) * 2019-02-21 2019-05-03 京东方科技集团股份有限公司 平板探测基板及其制备方法、平坦探测器
CN110176519B (zh) * 2019-06-17 2021-08-06 京东方科技集团股份有限公司 一种平板探测器及其制作方法
US11608947B2 (en) 2019-09-19 2023-03-21 Beijing Boe Optoelectronics Technology Co., Ltd. Light bar, backlight assembly and display device
CN111312777B (zh) * 2020-02-26 2023-12-15 合肥鑫晟光电科技有限公司 显示基板、显示面板、显示装置和显示基板的制作方法
US11281046B2 (en) * 2020-03-17 2022-03-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Backlight module, manufacturing method thereof, and display device
CN112713161B (zh) * 2020-12-30 2023-10-31 武汉华星光电技术有限公司 一种阵列基板及其制备方法
US20240170505A1 (en) * 2021-05-31 2024-05-23 Beijing Boe Technology Development Co., Ltd. X-ray detector and method for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030128329A1 (en) 2001-12-29 2003-07-10 Lg. Philips Lcd Co., Ltd. Method for manufacturing liquid crystal display device
US6806472B2 (en) 2001-07-12 2004-10-19 Drtech Co., Ltd. Switching device of an X-ray sensor and method for manufacturing the same
KR100531046B1 (ko) 2002-07-12 2005-11-28 한스타 디스플레이 코퍼레이션 엑스레이 검출 배열 소자를 제작하는 방법
US7535506B2 (en) 2003-02-14 2009-05-19 Canon Kabushiki Kaisha Solid-state image pickup device and radiation image pickup device suitable for use in a flat panel detector
KR101344980B1 (ko) 2011-06-01 2013-12-24 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터 및 어레이 기판의 제조 방법, 및 마스크
CN105720063A (zh) 2016-04-13 2016-06-29 京东方科技集团股份有限公司 阵列基板及其制备方法、传感器和探测设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197660A (ja) * 1997-09-19 1999-04-09 Semiconductor Energy Lab Co Ltd イメージセンサおよびそれを用いた装置
KR101171175B1 (ko) * 2004-11-03 2012-08-06 삼성전자주식회사 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
US7479655B2 (en) * 2006-01-31 2009-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5280671B2 (ja) * 2006-12-20 2013-09-04 富士フイルム株式会社 画像検出器および放射線検出システム
JP2009252835A (ja) * 2008-04-02 2009-10-29 Fujifilm Corp 電磁波検出素子
KR20130006999A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
US9082925B2 (en) * 2013-03-13 2015-07-14 Sunpower Corporation Methods for wet chemistry polishing for improved low viscosity printing in solar cell fabrication
JP2014225524A (ja) * 2013-05-15 2014-12-04 キヤノン株式会社 検出装置の製造方法、その検出装置、及び、検出システム
US9780140B2 (en) * 2013-08-07 2017-10-03 Sharp Kabushiki Kaisha X-ray image sensor substrate
US20150364626A1 (en) * 2014-06-11 2015-12-17 Electronics And Telecommunications Research Institute Transparent electrode and solar cell including the same
CN105097860B (zh) * 2015-06-18 2018-06-29 京东方科技集团股份有限公司 探测基板及其制造方法、探测器
CN205488128U (zh) * 2016-04-13 2016-08-17 京东方科技集团股份有限公司 阵列基板、传感器和探测设备
CN205508828U (zh) * 2016-04-15 2016-08-24 京东方科技集团股份有限公司 传感器及电子设备
CN105789324B (zh) * 2016-04-15 2019-05-03 京东方科技集团股份有限公司 传感器及其制造方法、电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806472B2 (en) 2001-07-12 2004-10-19 Drtech Co., Ltd. Switching device of an X-ray sensor and method for manufacturing the same
US20030128329A1 (en) 2001-12-29 2003-07-10 Lg. Philips Lcd Co., Ltd. Method for manufacturing liquid crystal display device
US7006179B2 (en) 2001-12-29 2006-02-28 Lg. Philips Lcd Co., Ltd. Method for manufacturing liquid crystal display device using a diffraction mask
KR100531046B1 (ko) 2002-07-12 2005-11-28 한스타 디스플레이 코퍼레이션 엑스레이 검출 배열 소자를 제작하는 방법
US7535506B2 (en) 2003-02-14 2009-05-19 Canon Kabushiki Kaisha Solid-state image pickup device and radiation image pickup device suitable for use in a flat panel detector
KR101344980B1 (ko) 2011-06-01 2013-12-24 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터 및 어레이 기판의 제조 방법, 및 마스크
CN105720063A (zh) 2016-04-13 2016-06-29 京东方科技集团股份有限公司 阵列基板及其制备方法、传感器和探测设备

Also Published As

Publication number Publication date
EP3444842B1 (en) 2021-12-15
WO2017177735A1 (zh) 2017-10-19
CN105720063A (zh) 2016-06-29
US10224353B2 (en) 2019-03-05
EP3444842A1 (en) 2019-02-20
CN105720063B (zh) 2019-02-15
US20180114802A1 (en) 2018-04-26
US10622388B2 (en) 2020-04-14
JP6924698B2 (ja) 2021-08-25
US20190165007A1 (en) 2019-05-30
EP3444842A4 (en) 2020-02-12
JP2019514193A (ja) 2019-05-30
KR20170129761A (ko) 2017-11-27

Similar Documents

Publication Publication Date Title
KR102002444B1 (ko) 어레이 기판 및 그 제조 방법, 센서 및 검출 디바이스
US9236518B2 (en) Sensor and method for fabricating the same
EP3444847B1 (en) Sensor and manufacturing method therefor, and electronic device
US9786711B2 (en) Array substrate of X-ray sensor and method for manufacturing the same
US9128341B2 (en) Visible sensing transistor, display panel and manufacturing method thereof
US9735183B2 (en) TFT flat sensor and manufacturing method therefor
US9190438B2 (en) Sensor and method for fabricating the same
US9214562B2 (en) Method of manufacturing field-effect transistor, field-effect display device and electromagnetic wave detector
US9318629B2 (en) Method for fabricating sensor using multiple patterning processes
KR20100126214A (ko) 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법
CN109494231B (zh) 薄膜晶体管阵列基板及其制作方法、以及液晶显示面板
US20120025189A1 (en) Sensor array substrate and method of fabricating the same
US20150221688A1 (en) Sensor and method for fabricating the same
KR101543946B1 (ko) 센서를 제조하기 위한 방법
US9490279B2 (en) Sensor including TFT device and photodiode sensing device and method for fabricating the same
JP2009182134A (ja) 電磁波検出素子の製造方法
US20130037903A1 (en) Display device
KR20080032983A (ko) 박막트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant