JP6924698B2 - アレイ基板及びその製造方法、センサ並びに検出機器 - Google Patents

アレイ基板及びその製造方法、センサ並びに検出機器 Download PDF

Info

Publication number
JP6924698B2
JP6924698B2 JP2017538380A JP2017538380A JP6924698B2 JP 6924698 B2 JP6924698 B2 JP 6924698B2 JP 2017538380 A JP2017538380 A JP 2017538380A JP 2017538380 A JP2017538380 A JP 2017538380A JP 6924698 B2 JP6924698 B2 JP 6924698B2
Authority
JP
Japan
Prior art keywords
metal layer
layer
thin film
array substrate
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017538380A
Other languages
English (en)
Other versions
JP2019514193A (ja
Inventor
家▲強▼ 林
家▲強▼ 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2019514193A publication Critical patent/JP2019514193A/ja
Application granted granted Critical
Publication of JP6924698B2 publication Critical patent/JP6924698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明の実施例は、アレイ基板及びその製造方法、センサ並びに検出機器に関する。
光電センサは、精度が高く、応答が速く、非接触式で、測定可能なパラメータが多く、構成が簡単である等の利点を有し、検出や制御に幅広く用いられている。たとえば、光電センサは、粉塵用濁度モニター、ペン型バーコードリーダー、生産数カウンタ、光電式煙感知器、回転数計測器、レーザ兵器等の分野に適用できる。
光電センサは、薄膜トランジスタ及びフォトダイオードが含まれるアレイ基板を備える。フォトダイオードは受光して光起電力効果により光信号を電気信号に変換し、薄膜トランジスタのオン／オフによって電気信号の記憶と読み取りをそれぞれ制御することで、検出や制御機能を実現する。従って、光電センサにとっては、薄膜トランジスタの特性が非常に重要である。そのうち、信号ノイズと光漏れは、薄膜トランジスタの特性を左右する重要な要素である。
光電センサは、より良好な信号対雑音比を得るために、通常、薄膜トランジスタ上に金属信号遮蔽層を追加してから、金属信号遮蔽層に定電圧を印加することにより、検出電極の電界によるソース電極とドレイン電極で生じた誘導電流を遮蔽して、薄膜トランジスタ特性への影響を軽減させる。しかしながら、このようなセンサは、製作過程で使用した層数が多く、工程数が多いため、製造コストを上昇させる。
本発明の少なくとも一態様は、アレイ基板及びその製造方法、センサ並びに検出機器を提供する。該アレイ基板は、センサや検出機器に適用されるものであり、アレイ基板の製作過程において、同一パターニングにて第１金属層とパッシベーション層をパターニングして製作工程を一括することで、生産が容易になるとともに、製造コストの削減が可能になる。
本発明の少なくとも一態様は、ベース基板と、前記ベース基板上に設けられ、ソース電極と活性層を含む薄膜トランジスタと、前記薄膜トランジスタ上に設けられるパッシベーション層と、前記パッシベーション層上に設けられる第１金属層と、前記第１金属層上に設けられる絶縁層と、前記絶縁層、前記第１金属層及び前記パッシベーション層を貫通するビアホール構造と、前記絶縁層上に設けられ、第２金属層が含まれる検出部材と、を備え、前記第２金属層は、前記ビアホール構造を介して前記ソース電極に直接接触するアレイ基板を提供する。
たとえば、本発明の一態様に係るアレイ基板において、前記第１金属層及び前記パッシベーション層を貫通し、かつ前記ベース基板に平行な方向において前記ビアホール構造と前記活性層との間に位置する凹溝をさらに備え、前記第１金属層は、互いに間隔をおいて異なる部分を形成するように前記凹溝で切断される。
たとえば、本発明の一態様に係るアレイ基板において、前記第１金属層の前記ベース基板への投影は、前記薄膜トランジスタの前記ベース基板への投影と少なくとも部分的に重なる。
たとえば、本発明の一態様に係るアレイ基板において、前記検出部材は、前記第２金属層と間隔をおいて設けられるバイアス電極、及び前記第２金属層と前記バイアス電極との両方に接触する半導体層をさらに含む。
たとえば、本発明の一態様に係るアレイ基板において、前記第２金属層上には透明導電層が設けられる。
たとえば、本発明の一態様に係るアレイ基板において、前記透明導電層の厚さは、前記第２金属層の厚さよりも大きい。
たとえば、本発明の一態様に係るアレイ基板において、前記透明導電層は、ＩＴＯ、ＩＺＯのうちのいずれか１種を含む。
たとえば、本発明の一態様に係るアレイ基板において、前記絶縁層の材料は、有機樹脂、窒化ケイ素及び酸化ケイ素のうちのいずれか１種である。
たとえば、本発明の一態様に係るアレイ基板において、前記絶縁層の厚さは１〜４μｍである。
たとえば、本発明の一態様に係るアレイ基板において、前記第１金属層、前記第２金属層の材料は、モリブデン、アルミニウム、銅のうちのいずれか１種またはこれらの組合せである。
本発明の少なくとも一態様は、本発明の実施例のいずれか一態様に記載のアレイ基板を備えるセンサをさらに提供する。
本発明の少なくとも一態様は、本発明の実施例のいずれか一態様に記載のセンサを備える検出機器をさらに提供する。
本発明の少なくとも一態様は、ベース基板上に、ソース電極と活性層とを含む薄膜トランジスタを形成する工程と、前記薄膜トランジスタ上に、パッシベーション層薄膜と第１金属層薄膜をこの順に堆積する工程と、第１金属層と、パッシベーション層と、前記第１金属層および前記パッシベーション層における第１接続孔及び凹溝とを形成するように、前記第１金属層薄膜と前記パッシベーション層薄膜に対し第１パターニングを行う工程であって、前記第１接続孔が前記ソース電極の一部を露出させ、前記第１金属層が前記凹溝で切断されて、互いに間隔をおいて異なる部分を形成する工程と、前記第１金属層、前記パッシベーション層、前記第１接続孔及び前記凹溝上に絶縁層薄膜を形成し、絶縁層パターンと第２接続孔を形成するように第２パターニングを行う工程であって、前記第１接続孔と前記第２接続孔が連通してビアホール構造を形成する工程と、前記ビアホール構造が形成されたベース基板上に、前記ビアホール構造を介して前記ソース電極に直接接触する第２金属層が含まれる検出部材を形成する工程と、を含むアレイ基板の製造方法をさらに提供する。
たとえば、本発明の一態様に係るアレイ基板の製造方法において、前記第１パターニングにて、第１エッチング剤によって前記第１金属層薄膜と前記パッシベーション層薄膜をエッチングする。
たとえば、本発明の一態様に係るアレイ基板の製造方法において、前記第１パターニングにて、第２エッチング剤および第３エッチング剤によって前記第１金属層薄膜および前記パッシベーション層薄膜をそれぞれエッチングする。
たとえば、本発明の一態様に係るアレイ基板の製造方法において、前記凹溝は、前記ベース基板に平行な方向において前記ビアホール構造と前記活性層との間に位置する。
たとえば、本発明の一態様に係るアレイ基板の製造方法において、前記第１金属層の前記ベース基板への投影は、前記薄膜トランジスタの前記ベース基板への投影と少なくとも部分的に重なる。
たとえば、本発明の一態様に係るアレイ基板の製造方法において、前記第２金属層上に透明導電層を形成する工程をさらに含む。
たとえば、本発明の一態様に係るアレイ基板の製造方法において、前記透明導電層は、ＩＴＯ、ＩＺＯのうちのいずれか１種を含む。
以下、本発明の実施例に係る技術思想をより明確に説明するため、実施例の図面について簡単に説明する。下で述べる図面は勿論、単なる本発明の実施例の一部に触れており、本発明はこれらに限定するものではない。
図１は本発明の一実施例に係るアレイ基板の断面模式図である。 図２は本発明の一例に係るアレイ基板の断面模式図である。 図３は本発明の一例に係るアレイ基板の断面模式図である。 図４は本発明の一実施例に係るビアホール構造の断面模式図である。 図５は本発明の一実施例に係るアレイ基板の製造方法のフローチャートである。 図６（ａ）〜６（ｊ）は本発明の一実施例に係るアレイ基板の製作過程における各段階の断面模式図である。
以下、本発明の目的、技術手段、およびメリットをより明白にするため、本発明の実施例に係る技術思想について本発明の実施例の図面を参照しながら全体として明確に説明する。説明された実施例が本発明の一部の実施例のみであり、本発明の全ての実施例ではないことは明白であろう。当業者には、開示された本発明の実施例に基づき、容易に成し遂げることができた他の実施例の全ては本発明の精神から逸脱しない。
特に定義しない限り、本開示に使用された技術用語または科学用語は、当業者に理解される一般的な意味である。本開示に使用された「第１」、「第２」及び類似する用語は、順番、数量や重要度を表すものではなく、異なる構成要素を区別させるものに過ぎない。「備える」、「含む」および類似する用語は、挙げられた要素に加えて、他の要素が共存してもよいことを意味する。「接続」、「連結」および類似する用語は、物理的や機械的接続に限定されず、直接または間接の電気的接続を含んでもよい。「上」、「下」、「左」、「右」等の用語は、相対的位置関係を表すものに過ぎず、説明しようとする対象の絶対的位置が変わると、その相対的位置関係がそれ相応に変わる場合もある。
本発明の少なくとも１つの実施例は、ベース基板と、ベース基板上に設けられ、ソース電極と活性層を含む薄膜トランジスタと、薄膜トランジスタ上に設けられるパッシベーション層と、パッシベーション層上に設けられる第１金属層と、第１金属層上に設けられる絶縁層と、絶縁層、第１金属層及びパッシベーション層を貫通するビアホール構造と、絶縁層上に設けられ、第２金属層が含まれる検出部材と、を備え、第２金属層は、ビアホール構造を介してソース電極に直接接触するアレイ基板を提供する。
該アレイ基板は、センサや検出機器に適用されるものであり、アレイ基板の製作過程において、同一パターニングにて第１金属層とパッシベーション層をパターニングすることが可能になる。１回のパターニングはたとえば、フォトレジストコーティング、露光や現像、及び１回または複数回のエッチング、フォトレジスト除去等の工程を含む。本発明の実施例によれば、製作工程を一括することで、生産が容易になるとともに、製造コストを削減させる。
以下、いくつかの実施例によって説明する。
実施例１
本実施例はアレイ基板を提供する。図１は、本発明の一実施例に係るアレイ基板の断面模式図である。該アレイ基板１００は、ベース基板１０１と、ベース基板１０１上に設けられ、ソース電極１０２５と活性層１０２３を含む薄膜トランジスタ１０２と、該薄膜トランジスタ１０２上に設けられるパッシベーション層１０４と、該パッシベーション層１０４上に設けられる第１金属層１０５と、該第１金属層１０５上に設けられる絶縁層１０６と、該絶縁層１０６、該第１金属層１０５及び該パッシベーション層１０４を貫通するビアホール構造１０７と、絶縁層１０６上に設けられ、第２金属層１０３１が含まれる検出部材１０３と、を備え、第２金属層１０３１は、ビアホール構造１０７を介してソース電極１０２５に直接接触する。
たとえば、図１に示すように、該アレイ基板は、第１金属層１０５とパッシベーション層１０４を貫通し、ベース基板１０１に平行な方向においてビアホール構造１０７と活性層１０２３との間に位置する凹溝１０８をさらに備え、第１金属層１０５は、互いに間隔をおいて異なる部分を形成するように、凹溝１０８で切断されている。該凹溝１０８はソース電極１０２５の上方に形成されており、第１金属層１０５は凹溝１０８で切断された後に、ビアホール構造１０７付近に位置する第１部分及び第１部分と間隔をおく第２部分が形成される。つまり、凹溝１０８は、互いに間隔をおいて異なる部分にするように第１金属層１０５を分割し、第１金属層１０５の互いに間隔をおく第１部分と第２部分が電気的に接続されていない。第１金属層１０５は、第１部分が第２金属層１０３１とソース電極１０２５とのビアホール構造１０７でのより良い導通に寄与する一方で、第２部分が、定電圧が印加されることで第２金属層１０３１の電界による薄膜トランジスタ１０２への影響を軽減するとともに、薄膜トランジスタ１０２を遮光する。
たとえば、図１に示すように、薄膜トランジスタ１０２は、ゲート電極１０２１と、ゲート電極１０２１を覆うゲート絶縁層１０２２と、ドレイン電極１０２４と、を備え、第１金属層１０５の第２部分に安定電圧が印加されることで、第２金属層１０３１の電界がドレイン電極１０２４、ソース電極１０２５、およびドレイン電極１０２４に接続されるデータラインで生じた誘導電流を遮蔽して、第２金属層１０３１の電界による薄膜トランジスタ１０２への影響を軽減させる。
たとえば、図１に示すように、第１金属層１０５のベース基板１０１への投影は、薄膜トランジスタ１０２のベース基板１０１への投影と少なくとも部分的に重なり、少なくとも第１金属層１０５のベース基板１０１への投影は、ドレイン電極１０２４と活性層１０２３とのベース基板への投影とカバーする。一般的には、薄膜トランジスタのオン電流とオフ電流の比中で１０７以上が求められる。光照が薄膜トランジスタのスイッチング特性に重大な影響を招くため、上記求められた薄膜トランジスタのオン電流とオフ電流の比を満たせば、ＴＦＴの能動素子を遮光する必要がある。従って、少なくとも活性層１０２３を遮光する必要があるから、少なくとも第１金属層１０５のベース基板１０１における投影は活性層１０２３のベース基板への投影をカバーする。それとともに、第１金属層１０５がドレイン電極１０２４における誘導電流を遮蔽する必要があるため、少なくとも第１金属層１０５のベース基板１０１への投影はドレイン電極１０２４のベース基板への投影をカバーする。
検出部材１０３は、第２金属層１０３１と間隔をおいて設けられるバイアス電極１０３２、及び第２金属層１０３１とバイアス電極１０３２との両方に接触する半導体層１０３３をさらに含む。ここで、「間隔をおいて設けられる」とは、第２金属層１０３１とバイアス電極１０３２が直接接触しないことを意味し、第２金属層１０３１とバイアス電極１０３２がベース基板１０１に平行な方向において並列設置される構造であってもよく、第２金属層１０３１とバイアス電極１０３２がベース基板１０１に垂直な方向において平行に設置される構造であってもよく、つまり、第２金属層１０３１とバイアス電極１０３２の間には半導体層が介設される。
たとえば、図１に示される構造は、第２金属層１０３１とバイアス電極１０３２がベース基板１０１に平行な方向において並列設置されるものである。この並列設置される構造では、第２金属層１０３１およびバイアス電極１０３２の上及びそれらの間の間隔領域内のいずれにもａ−Ｓｉ半導体層が設けられてもよく、第２金属層１０３１およびバイアス電極１０３２の上に、第２金属層１０３１とバイアス電極１０３２の酸化を防止するとともに電子と正孔をより明らかに分離させる絶縁膜が設けられてもよい。バイアス電極１０３２は、ａ−Ｓｉ半導体層に完全に覆われており、高圧電気信号を受けると、ａ−Ｓｉ半導体層に高電圧を印加するものの、可視光がａ−Ｓｉ半導体層に照射されると、ａ−Ｓｉ半導体層により光信号を電気信号に変換し、第２金属層１０３１によってビアホール構造１０７で薄膜トランジスタ１０２のソース電極１０２５に接続されて電気信号を薄膜トランジスタ１０２に伝送し、かつ薄膜トランジスタ１０２によって電気信号の出力を制御する。このような並列設置される構造では、バイアス電極１０３２が透過特性をもっていれば、バイアス電極１０３２の材料は金属であってもよく、ほかの導電性材料であってもよい。たとえば、バイアス電極１０３２の材料は、モリブデン、アルミニウム、銅等の導電性金属またはそれらを組合せてなる合金であってもよく、バイアス電極１０３２の材料もＩＴＯ、ＡＺＯ、ＩＺＯ、導電性樹脂、グラフェン薄膜、カーボンナノチューブ薄膜等の導電性材料であってもよい。
たとえば、図２は、本発明の一例に係るアレイ基板の断面模式図である。図２に示される構造は、ベース基板１０１に垂直な方向において第２金属層１０３１とバイアス電極１０３２が平行に設置される構造であり、すなわち第２金属層１０３１上に半導体層１０３３が設けられ、半導体層１０３３上にバイアス電極１０３２が設けられるものである。このとき、半導体層１０３３が光に照射されることを確保するため、該バイアス電極１０３２は透明な導電性材料、たとえば、ＩＴＯ、ＩＺＯ、ＡＺＯ、導電性樹脂、グラフェン薄膜、カーボンナノチューブ薄膜等の材料からなる。
たとえば、図１及び図２に示される構造では、第２金属層１０３１の厚さは０．０３〜０．０６μｍ、たとえば０．０５μｍであり、バイアス電極１０３２の厚さは０．０５〜０．１μｍ、たとえば０．０８μｍである。
たとえば、図３に示すように、第２金属層１０３１上に透明導電層１０３４がさらに設けられてもよい。透明導電層１０３４は可撓性が高く、導電性が高いので、電気信号の正常な導通を確保できる。電気信号の伝送時に、バイアス電極１０３２に印加される高圧電力が薄膜トランジスタの電気信号に干渉を与えるため、薄膜トランジスタ上に厚手の絶縁層１０６を追加するとともに、第１金属層１０５を設置することで、薄膜トランジスタにおけるノイズ信号を遮蔽する。検出部材は低いノイズを得るために、検出電極である第２金属層１０３１の厚さが小さいことが好ましく、薄い第２金属層１０３１によって漏電可能な面積を減少させ、漏電電流を減少させる。第２金属層１０３１が厚手の絶縁層にわたって薄膜トランジスタと連通すると、厚手の絶縁層の物理的構造及び薄手の第２金属層１０３１によって、第２金属層１０３１が破断して導通不良との問題を引き起こしやすく、特にコーナー部で第２金属層１０３１が破断しやすい。第２金属層１０３１上に透明導電層１０３４が設けられると、第２金属層１０３１が破断して導通不能になる問題を防止できる。
また、プロセスの全過程において、周辺領域で電極を酸化から保護するために、周辺電極上に透明導電層１０３４を設ける必要もあるので、第２金属層１０３１上に透明導電層１０３４を設けることは余分に追加する工程ではない。
たとえば、図３は、本発明の一例に係るアレイ基板の断面模式図である。図３に示すように、該透明導電層１０３４の厚さは、第２金属層１０３１の厚さよりも大きい。たとえば、該透明導電層１０３４の厚さは０．０８〜０．１５μｍ、たとえば０．１μｍである。第２金属層１０３１の破断による導通不能な問題を防止するために、透明導電層１０３４は、第２金属層１０３１のパターンデザインに沿って設けられるものである。漏電ノイズを回避するために、透明導電層１０３４と半導体層１０３３とは直接接続されていない。
たとえば、該透明導電層１０３４は、図３に示すように、ＩＴＯ、ＩＺＯのうちのいずれか１種を含んでもよく、ＡＺＯ、導電性樹脂、グラフェン薄膜、カーボンナノチューブ薄膜等の透明導電性材料のうちのいずれか１種であってもよい。
たとえば、絶縁層１０６は、図１〜図３に示すように、有機樹脂等のような有機絶縁層であってもよく、窒化ケイ素や酸化ケイ素等のような無機絶縁層であってもよい。
たとえば、絶縁層１０６の厚さは、図１〜図３に示すように、１〜４μｍ、たとえば１．５μｍである。厚手の絶縁層１０６は、ノイズ信号を遮蔽するとともに、平坦化の作用を果たす。
たとえば、第１金属層１０５、第２金属層１０３１の材料は、図１〜図３に示すように、モリブデン、アルミニウム、銅等の金属のうちのいずれか１種または任意の合金である。
たとえば、ビアホール構造１０７の特徴をより明確に説明するために、図４は、本発明の一実施例に係るビアホール構造の断面模式図を示し、該ビアホール構造１０７は第１部分、第２部分及び第３部分を含み、第１部分、第２部分及び第３部分は次々とパッシベーション層１０４、第１金属層１０５及び絶縁層１０６のベース基板１０１から離れた一側に形成される第１寸法２０１、第２寸法２０２及び第３寸法２０３を有する。
たとえば、図４に示すように、該第１寸法２０１は第２寸法２０２以下、第２寸法２０２は第３寸法２０３以下であり、パッシベーション層１０４と第１金属層１０５の間には第１段差２０４が形成され、第１金属層１０５と絶縁層１０６の間には第２段差２０５が形成される。第１段差２０４、第２段差２０５によってビアホール構造１０７が緩やかになることで、図１〜図３に示される第２金属層１０３１の堆積に寄与し、第２金属層１０３１が破断しにくくなり、第２金属層１０３１の導通特性が向上する。
実施例２
本実施例は、光電素子を検出素子とする光電センサであるセンサを提供する。まず、測定された外部の変化を光信号の変化に変換し、次に光電素子によりさらに光信号を電気信号に変換する。センサの受信機と検出回路は、実施例１のいずれか１つのアレイ基板を一体に備える。センサは、たとえば、アレイ基板における検出部材の放射線または光を受ける端部に設けられ、放射線を光に変換するシンチレータ層又は蛍光体層をさらに備え、該変換された光がアレイ基板の検出部材に検知されて相応な電気信号に変換される。本実施例に係るセンサは、シンチレータ層または蛍光体層のタイプの選択によって、異なる放射線を検出できる。
実施例３
本実施例は、実施例２に記載のセンサが備えられる検出装置及び制御システムを備える検出機器を提供する。たとえば、該検出機器は、可視光または近赤外線の波長領域において放射線の測定と検出、産業用自動化制御、光度測定等に用いられ、赤外線の波長領域において主にミサイル誘導、赤外線サーマルイメージング、赤外線リモートセンシング等の分野に用いられる。
実施例４
本実施例は、ベース基板上に、ソース電極と活性層とを含む薄膜トランジスタを形成する工程と、薄膜トランジスタ上に、パッシベーション層薄膜と第１金属層薄膜をこの順に堆積する工程と、第１金属層と、パッシベーション層と、第１金属層およびパッシベーション層における第１接続孔及び凹溝とを形成するように、第１金属層薄膜とパッシベーション層薄膜に対し第１パターニングを行っており、第１接続孔がソース電極の一部を露出させ、第１金属層が凹溝で切断されて、互いに間隔をおいて異なる部分を形成する工程と、絶縁層パターンと第２接続孔を形成するように、第１金属層、パッシベーション層、第１接続孔及び凹溝上に絶縁層薄膜を形成しかつ第２パターニングを行っており、第１接続孔と第２接続孔が連通してビアホール構造を形成する工程と、ビアホール構造が形成されたベース基板上に、ビアホール構造を介してソース電極に直接接触する第２金属層が含まれる検出部材を形成する工程と、を含む。
たとえば、パターニングプロセスには、基板洗浄、フォトレジストコーティング、露光、現像、エッチング、フォトレジスト除去（たとえば、剥離）等が含まれる。図５は、本発明の一実施例に係るアレイ基板の製造方法のフローチャートであり、上記アレイ基板の製造方法の手順を説明する。
図６ａ〜６ｊは、本発明の一実施例に係るアレイ基板の製作過程における各段階の断面模式図である。図６ａに示すように、ベース基板１０１を提供し、ベース基板１０１上に１層の金属層薄膜（図示せず）を形成し、金属層薄膜の全面にフォトレジスト（図示せず）を塗布し、露光、現像等の工程により金属層薄膜上にゲート電極１０２１、ゲートライン等に対応するフォトレジストパターンを形成し、フォトレジストパターンをエッチングマスクとして金属層薄膜をパターニングして、ベース基板１０１上にゲート電極１０２１、ゲートライン等を形成する。該ベース基板１０１は透明絶縁体であり、ベース基板１０１の材料として、ガラス基板、石英基板またはほかの適切な材料が含まれ、ゲート電極の金属薄膜、はＣｒ、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ａｌ、Ｃｕ等の金属およびその合金からなり、該金属層は、化学気相堆積（ＣＶＤ）またはスパッタリング処理によって形成される。
図６ｂに示すように、ゲート電極１０２１、ゲートライン等が形成されたベース基板上にゲート電極１０２１、ゲートラインを覆うゲート絶縁層１０２２を形成し、ゲート絶縁層１０２２の材料として、ＳｉＮｘ、ＳｉＯｘまたはほかの適切な材料が含まれる。該ゲート絶縁層１０２２の厚さは、０．３５〜０．５μｍ、たとえば０．４μｍである。
図６ｃに示すように、ゲート絶縁層１０２２が形成されたベース基板上に、ベース基板１０１の主面に垂直な方向においてゲート電極１０２１と少なくとも部分的に重なる非晶質シリコン層を形成する。該非晶質シリコン層の形成過程については、化学気相堆積法で非晶質シリコン薄膜を堆積し、そして非晶質シリコン薄膜上にフォトレジスト膜を形成し、フォトリソグラフィ処理によってフォトレジスト膜をパターニングして、非晶質シリコン薄膜上にフォトレジストパターンを形成し、フォトレジストパターンをエッチングマスクとして非晶質シリコン薄膜をパターニングして、厚さ０．０３〜０．０６μｍ、たとえば０．０５μｍの活性層１０２３を形成する。
図６ｄに示すように、ゲート電極１０２１、ゲート絶縁層１０２２及び活性層１０２３が形成されたベース基板１０１の全面に、たとえば、ＣＶＤまたはスパッタリング処理によってソース、ドレインの金属層薄膜（図示せず）を形成する。続いて、ソース、ドレインの金属層薄膜の表面にフォトレジストを塗布し、露光、現像等の工程によってソース、ドレインの金属層薄膜上にフォトレジストパターンを形成し、該フォトレジストパターンをエッチングマスクとしてソース、ドレインの金属層薄膜をパターニングして、絶縁層上にソース電極１０２５とドレイン電極１０２４を形成する。ソース、ドレインの金属層の材料は、アルミニウムネオジム（ＡｌＮｄ）合金、タングステンモリブデン合金（ＷＭｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）またはクロム（Ｃｒ）の単層膜を含み、これらの金属材料の任意の組合せから構成される複合膜であってもよい。
図６ｅ〜６ｆに示すように、ソース電極１０２５とドレイン電極１０２４を形成した後、薄膜トランジスタ上にパッシベーション層薄膜１０４’と第１金属層薄膜１０５’をこの順に堆積し、続いて第１金属層薄膜１０５’の表面にフォトレジストを塗布するとともにフォトレジストをパターニングして、第１金属層薄膜１０５’上にフォトレジストパターンを形成し、該フォトレジストパターンをエッチングマスクとして第１金属層薄膜１０５’とパッシベーション層薄膜１０４’をパターニングする。それにより、薄膜トランジスタ上に第１金属層１０５、パッシベーション層１０４、第１接続孔１０７１及び凹溝１０８を形成する。
該パッシベーション層薄膜１０４’は、材料として無機絶縁膜、たとえば窒化ケイ素、酸化ケイ素等が含まれ、厚さが０．１５〜０．２５μｍ、たとえば０．２μｍである。該パッシベーション層薄膜は化学気相堆積法で堆積され、該第１金属層薄膜の材料はモリブデン、アルミニウム、銅のうちのいずれか１種又はそれらの合金、たとえば、アルミニウム銅合金、アルミニウムモリブデン合金、銅モリブデン合金、モリブデンアルミニウム銅合金を含む。
たとえば、該フォトレジストパターンをエッチングマスクとして第１金属層薄膜１０５’とパッシベーション層薄膜１０４’をパターニングする時、第１エッチング剤を用いて第１金属層薄膜１０５’とパッシベーション層薄膜１０４’をエッチングしてもよい。該第１エッチング剤は、たとえば腐食性混合イオンであって、フッ化アンモニウム（ＮＨ４Ｆ）、フッ化水素酸（ＨＦ）等を含有した混合溶液である。エッチング時間の制御によって、パッシベーション層薄膜下のソース電極をエッチングから保護する。
たとえば、第２エッチング剤と第３エッチング剤を用いてそれぞれ第１金属層薄膜１０５’とパッシベーション層薄膜１０４’をエッチングする。第１金属層薄膜１０５’とパッシベーション層薄膜１０４’は同一マスクでエッチングする。第２エッチング剤を用いて第１金属層薄膜をエッチングした後、エッチング剤を第３エッチング剤に変えてパッシベーション層薄膜１０４’をエッチングすればいい。
たとえば、該第２エッチング剤は、水、硝酸、リン酸及び酢酸からなる溶液を含み、それぞれの酸の含有量が所定の範囲に限定され、たとえば、硝酸は０．１〜４重量％、リン酸は５０〜７８重量％、酢酸は０．１〜１５重量％である。エッチング剤は、一例として、たとえば、硝酸を１．５重量％、リン酸を７０重量％、酢酸を１０重量％含有し、残部が脱イオン水等のような水を含む。さらに、該エッチング剤は、抑制剤であるアゾール化合物、エッチングレートを安定化するための金属イオンキレート剤を含んでもよい。金属イオンキレート剤はたとえば、クエン酸、蓚酸、エチレンジアミン四酢酸またはトランス−シクロヘキサンジアミン四酢酸等である。
たとえば、該第３エッチング剤は、ウェットエッチング用のＫＯＨ等のアルカリ溶液を含んでもよく、ドライエッチング用のＳＦ６、Ｏ２等のガスを含んでもよい。
たとえば、図６ｆに示すように、エッチング剤によるパッシベーション層１０４と第１金属層１０５のエッチンググレートが完全同一とならないため、パッシベーション層１０４と第１金属層１０５との間には第１段差２０４が形成される。第１段差２０４によって、第１接続孔１０７１は緩らかになる。該第１接続孔１０７１は第１部分と第２部分を含んでおり、第１部分と第２部分は次々とパッシベーション層１０４、第１金属層１０５のベース基板１０１から離れた一側に形成される第１寸法２０１と第２寸法２０２を有し、該第１寸法２０１が第２寸法２０２以下である。
第１パターニングにて第１金属層薄膜とパッシベーション層薄膜をエッチングして、第１金属層１０５、パッシベーション層１０４、第１接続孔１０７１及び凹溝１０８を含むパターンを形成することによって、工程数を減らすとともに、製造コストを削減する。
図６ｇ〜６ｈに示すように、第１金属層１０５、パッシベーション層１０４、第１接続孔１０７１及び凹溝１０８が形成されたベース基板１０１上に絶縁層薄膜１０６’を堆積し、続いて絶縁層薄膜１０６’の表面にフォトレジストを塗布するとともにフォトレジストをパターニングして、絶縁層薄膜１０６’上にフォトレジストパターンを形成し、該フォトレジストパターンをエッチングマスクとして絶縁層薄膜をパターニングして、絶縁層１０６と第２接続孔１０７２を形成する。そのうち、第１接続孔１０７１と第２接続孔１０７２は連通してビアホール構造を形成する。絶縁層１０６の材料は、有機樹脂、窒化ケイ素及び酸化ケイ素のうちのいずれか１種である。
たとえば、図６ｈに示すように、第２接続孔１０７２は、絶縁層１０６のベース基板１０１から離れた一側に形成される第３寸法２０３を有する第３部分を含む。第２寸法２０２は第３寸法２０３以下であり、第１金属層１０５と絶縁層１０６の間には第２段差２０５が形成されている。第２段差２０５によってビアホール構造１０７が緩やかになることで、第２金属層の堆積に寄与するとともに、第２金属導電層が破断しにくくなり、第２金属層の導通特性が向上する。
図６ｉに示すように、ビアホール構造１０７と絶縁層１０６が形成されたベース基板１０１上に第２金属層膜（図示せず）を堆積し、続いて第２金属層膜の表面にフォトレジストを塗布するとともにフォトレジストをパターニングして、第２金属層膜上にフォトレジストパターンを形成し、該フォトレジストパターンをエッチングマスクとして第２金属層膜をパターニングして、第２金属層１０３１のパターンを形成する。第２金属層１０３１とソース電極１０２５はビアホール構造１０７で直接接触している。さらに同様なパターニングによって、光透過または光不透過の材料からなるバイアス電極１０３２を形成するが、ここで重複説明を省略する。
たとえば、アレイ基板の製造方法は、第２金属層上に透明導電層（図示せず）を形成する工程をさらに含む。たとえば、該透明導電層は、ＩＴＯ、ＡＺＯ、ＩＺＯ、透明導電性樹脂、グラフェン薄膜、カーボンナノチューブ薄膜等であってもよい。
図６ｊに示すように、第２金属層１０３１とバイアス電極１０３２が形成されたベース基板１０１上にａ−Ｓｉ半導体層１０３３を形成する。
本発明の実施例は、アレイ基板及びその製造方法、センサ並びに検出機器を提供する。本発明の少なくとも１つの実施例は、ベース基板と、ベース基板上に設けられ、ソース電極と活性層を含む薄膜トランジスタと、薄膜トランジスタ上に設けられるパッシベーション層と、パッシベーション層上に設けられる第１金属層と、第１金属層上に設けられる絶縁層と、絶縁層、第１金属層及びパッシベーション層を貫通するビアホール構造と、絶縁層上に設けられ、第２金属層が含まれる検出部材と、を備え、第２金属層は、ビアホール構造を介してソース電極に直接接触する、アレイ基板を提供する。該アレイ基板及び該アレイ基板を備えたセンサ、検出機器は、以下の有利な効果を有する。該アレイ基板はセンサや検出機器に適用でき、アレイ基板の製作過程において、同一パターニングにて第１金属層とパッシベーション層をパターニングして製作工程を一括することで、生産が容易になるとともに、製造コストを削減する。
なお、
（１）明確に説明するために、アレイ基板、センサ及び検出機器の全体構造にかかわっていない。センサと検出機器の必要な機能を実現するために、当業者は具体的な用途に応じて言及されていないほかの構造を設置でき、本発明は特に限定されるものではない。また、本開示の図面は本発明の実施例に係る構造のみを示し、それ以外の構造が本開示に基づいて周知技術を参考にして確かめる。
（２）互いに矛盾しない限り、本発明の各例の特徴を組み合わせることが可能である。
以上、本発明の例示的な実施形態を説明したが、本発明の保護範囲はこれらに限定されるものではなく、添付した特許請求の範囲に定められる。
本願は、２０１６年４月１３日に出願された中国特許出願第２０１６１０２２９０６０．Ｘ号の優先権を主張し、上記出願の全ての内容は参照により本明細書の一部として組み込まれた。
１００ アレイ基板
１０１ ベース基板
１０２ 薄膜トランジスタ
１０２１ ゲート電極
１０２２ ゲート絶縁層
１０２３ 活性層
１０２４ ドレイン電極
１０２５ ソース電極
１０３ 検出部材
１０３１ 第２金属層
１０３２ バイアス電極
１０３３ 半導体層
１０３４ 透明導電層
１０４ パッシベーション層
１０４’ パッシベーション層薄膜
１０５ 第１金属層
１０５’ 第１金属層薄膜
１０６ 絶縁層
１０６’ 絶縁層薄膜
１０７ ビアホール構造
１０７１ 第１接続孔
１０７２ 第２接続孔
１０８ 凹溝
２０１ 第１寸法
２０２ 第２寸法
２０３ 第３寸法
２０４ 第１段差
２０５ 第２段差

Claims (17)

  1. ベース基板と、
    前記ベース基板上に設けられ、ソース電極と活性層を含む薄膜トランジスタと、
    前記薄膜トランジスタ上に設けられるパッシベーション層と、
    前記パッシベーション層上に設けられる第１金属層と、
    前記第１金属層上に設けられる絶縁層と、
    前記絶縁層、前記第１金属層及び前記パッシベーション層を貫通するビアホール構造と、
    前記絶縁層上に設けられ、第２金属層が含まれる検出部材と、
    前記第１金属層及び前記パッシベーション層を貫通し、かつ前記ベース基板に平行な方向において前記ビアホール構造と前記活性層との間に位置する凹溝と、を備え、
    前記第１金属層は、互いに間隔をおいて異なる部分を形成するように前記凹溝で切断され、
    前記第２金属層は、前記ビアホール構造を介して前記ソース電極に直接接触し、
    前記絶縁層の一部は、前記凹溝に位置し、
    前記ビアホール構造は、前記第１金属層及び前記パッシベーション層に第１接続孔と、前記絶縁層に第２接続孔と、を含む、アレイ基板。
  2. 前記第１金属層の前記ベース基板への投影は、前記薄膜トランジスタの前記ベース基板への投影と少なくとも部分的に重なる、請求項１に記載のアレイ基板。
  3. 前記検出部材は、前記第２金属層と間隔をおいて設けられるバイアス電極、及び前記第２金属層と前記バイアス電極との両方に接触する半導体層をさらに含む、請求項１または２に記載のアレイ基板。
  4. 前記第２金属層上には透明導電層が設けられる、請求項１〜３のいずれか１項に記載のアレイ基板。
  5. 前記透明導電層の厚さは、前記第２金属層の厚さよりも大きい、請求項４に記載のアレイ基板。
  6. 前記透明導電層は、ＩＴＯ、ＩＺＯのうちのいずれか１種を含む、請求項５に記載のアレイ基板。
  7. 前記絶縁層の材料は、有機樹脂、窒化ケイ素及び酸化ケイ素のうちのいずれか１種である、請求項１〜６のいずれか１項に記載のアレイ基板。
  8. 前記絶縁層の厚さは１〜４μｍである、請求項７に記載のアレイ基板。
  9. 前記第１金属層、前記第２金属層の材料は、モリブデン、アルミニウム、銅のうちのいずれか１種またはこれらの組合せである、請求項１〜８のいずれか１項に記載のアレイ基板。
  10. 請求項１〜９のいずれか１項に記載のアレイ基板を備えるセンサ。
  11. 請求項１０に記載のセンサを備える検出機器。
  12. アレイ基板の製造方法であって、
    ベース基板上に、ソース電極と活性層とを含む薄膜トランジスタを形成する工程と、
    前記薄膜トランジスタ上に、パッシベーション層薄膜と第１金属層薄膜をこの順に堆積する工程と、
    第１金属層と、パッシベーション層と、前記第１金属層および前記パッシベーション層における第１接続孔及び凹溝とを形成するように、前記第１金属層薄膜と前記パッシベーション層薄膜に対し第１パターニングを行う工程であって、前記第１接続孔が前記ソース電極の一部を露出させ、前記第１金属層が前記凹溝で切断されて、互いに間隔をおいて異なる部分を形成する工程と、
    前記第１金属層、前記パッシベーション層、前記第１接続孔及び前記凹溝上に絶縁層薄膜を形成し、絶縁層パターンと第２接続孔を形成するように第２パターニングを行う工程であって、前記第１接続孔と前記第２接続孔が連通してビアホール構造を形成する工程と、
    前記ビアホール構造が形成されたベース基板上に、前記ビアホール構造を介して前記ソース電極に直接接触する第２金属層が含まれる検出部材を形成する工程と、を含み、
    前記凹溝は、前記ベース基板に平行な方向において前記ビアホール構造と前記活性層との間に位置する、製造方法。
  13. 前記第１パターニングにて、第１エッチング剤によって前記第１金属層薄膜と前記パッシベーション層薄膜をエッチングする、請求項１２に記載の製造方法。
  14. 前記第１パターニングにて、第２エッチング剤および第３エッチング剤によって前記第１金属層薄膜および前記パッシベーション層薄膜をそれぞれエッチングする、請求項１２に記載の製造方法。
  15. 前記第１金属層の前記ベース基板への投影は、前記薄膜トランジスタの前記ベース基板への投影と少なくとも部分的に重なる、請求項１２〜１４のいずれか１項に記載の製造方法。
  16. 前記第２金属層上に透明導電層を形成する工程をさらに含む、請求項１２〜１５のいずれか一項に記載の製造方法。
  17. 前記透明導電層は、ＩＴＯ、ＩＺＯのうちのいずれか１種を含む、請求項１６に記載の製造方法。
JP2017538380A 2016-04-13 2017-01-10 アレイ基板及びその製造方法、センサ並びに検出機器 Active JP6924698B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610229060.XA CN105720063B (zh) 2016-04-13 2016-04-13 阵列基板及其制备方法、传感器和探测设备
CN201610229060.X 2016-04-13
PCT/CN2017/070747 WO2017177735A1 (zh) 2016-04-13 2017-01-10 阵列基板及其制备方法、传感器和探测设备

Publications (2)

Publication Number Publication Date
JP2019514193A JP2019514193A (ja) 2019-05-30
JP6924698B2 true JP6924698B2 (ja) 2021-08-25

Family

ID=56160996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017538380A Active JP6924698B2 (ja) 2016-04-13 2017-01-10 アレイ基板及びその製造方法、センサ並びに検出機器

Country Status (6)

Country Link
US (2) US10224353B2 (ja)
EP (1) EP3444842B1 (ja)
JP (1) JP6924698B2 (ja)
KR (1) KR102002444B1 (ja)
CN (1) CN105720063B (ja)
WO (1) WO2017177735A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720063B (zh) * 2016-04-13 2019-02-15 京东方科技集团股份有限公司 阵列基板及其制备方法、传感器和探测设备
CN105789324B (zh) 2016-04-15 2019-05-03 京东方科技集团股份有限公司 传感器及其制造方法、电子设备
CN109713076A (zh) * 2019-02-21 2019-05-03 京东方科技集团股份有限公司 平板探测基板及其制备方法、平坦探测器
CN110176519B (zh) * 2019-06-17 2021-08-06 京东方科技集团股份有限公司 一种平板探测器及其制作方法
US11608947B2 (en) 2019-09-19 2023-03-21 Beijing Boe Optoelectronics Technology Co., Ltd. Light bar, backlight assembly and display device
CN111312777B (zh) * 2020-02-26 2023-12-15 合肥鑫晟光电科技有限公司 显示基板、显示面板、显示装置和显示基板的制作方法
US11281046B2 (en) * 2020-03-17 2022-03-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Backlight module, manufacturing method thereof, and display device
CN112713161B (zh) * 2020-12-30 2023-10-31 武汉华星光电技术有限公司 一种阵列基板及其制备方法
US20240170505A1 (en) * 2021-05-31 2024-05-23 Beijing Boe Technology Development Co., Ltd. X-ray detector and method for forming the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197660A (ja) * 1997-09-19 1999-04-09 Semiconductor Energy Lab Co Ltd イメージセンサおよびそれを用いた装置
KR100448448B1 (ko) * 2001-07-12 2004-09-13 주식회사 디알텍 Ｘ선 센서용 스위칭소자 및 그 제조방법
KR100617029B1 (ko) * 2001-12-29 2006-08-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
TW544946B (en) * 2002-07-12 2003-08-01 Hannstar Display Corp Manufacturing method of X-ray inspecting instrument array unit
JP4323827B2 (ja) * 2003-02-14 2009-09-02 キヤノン株式会社 固体撮像装置及び放射線撮像装置
KR101171175B1 (ko) * 2004-11-03 2012-08-06 삼성전자주식회사 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
US7479655B2 (en) * 2006-01-31 2009-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5280671B2 (ja) * 2006-12-20 2013-09-04 富士フイルム株式会社 画像検出器および放射線検出システム
JP2009252835A (ja) * 2008-04-02 2009-10-29 Fujifilm Corp 電磁波検出素子
CN102655095B (zh) * 2011-06-01 2014-10-15 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制造方法
KR20130006999A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
US9082925B2 (en) * 2013-03-13 2015-07-14 Sunpower Corporation Methods for wet chemistry polishing for improved low viscosity printing in solar cell fabrication
JP2014225524A (ja) * 2013-05-15 2014-12-04 キヤノン株式会社 検出装置の製造方法、その検出装置、及び、検出システム
US9780140B2 (en) * 2013-08-07 2017-10-03 Sharp Kabushiki Kaisha X-ray image sensor substrate
US20150364626A1 (en) * 2014-06-11 2015-12-17 Electronics And Telecommunications Research Institute Transparent electrode and solar cell including the same
CN105097860B (zh) * 2015-06-18 2018-06-29 京东方科技集团股份有限公司 探测基板及其制造方法、探测器
CN205488128U (zh) * 2016-04-13 2016-08-17 京东方科技集团股份有限公司 阵列基板、传感器和探测设备
CN105720063B (zh) * 2016-04-13 2019-02-15 京东方科技集团股份有限公司 阵列基板及其制备方法、传感器和探测设备
CN205508828U (zh) * 2016-04-15 2016-08-24 京东方科技集团股份有限公司 传感器及电子设备
CN105789324B (zh) * 2016-04-15 2019-05-03 京东方科技集团股份有限公司 传感器及其制造方法、电子设备

Also Published As

Publication number Publication date
EP3444842B1 (en) 2021-12-15
WO2017177735A1 (zh) 2017-10-19
CN105720063A (zh) 2016-06-29
US10224353B2 (en) 2019-03-05
EP3444842A1 (en) 2019-02-20
CN105720063B (zh) 2019-02-15
KR102002444B1 (ko) 2019-07-23
US20180114802A1 (en) 2018-04-26
US10622388B2 (en) 2020-04-14
US20190165007A1 (en) 2019-05-30
EP3444842A4 (en) 2020-02-12
JP2019514193A (ja) 2019-05-30
KR20170129761A (ko) 2017-11-27

Similar Documents

Publication Publication Date Title
JP6924698B2 (ja) アレイ基板及びその製造方法、センサ並びに検出機器
EP3444847B1 (en) Sensor and manufacturing method therefor, and electronic device
US10297635B2 (en) TFT and manufacturing method thereof, array substrate and manufacturing method thereof, X-ray detector and display device
US9735183B2 (en) TFT flat sensor and manufacturing method therefor
US9214562B2 (en) Method of manufacturing field-effect transistor, field-effect display device and electromagnetic wave detector
KR20100126214A (ko) 전계 효과형 트랜지스터의 제조 방법, 전계 효과형 트랜지스터, 및 표시 장치의 제조 방법
CN103681957A (zh) 光电转换元件、光电转换元件的制造方法以及电子设备
EP2983204A1 (en) Display device and method for manufacturing the same
KR20160114767A (ko) 이미지센서 및 이의 제조방법
US9484486B2 (en) Pin diode and manufacturing method thereof, and x-ray detector using pin diode and manufacturing method thereof
US20220399416A1 (en) Display substrate, display substrate motherboard and manufacturing method therefor, and display device
US9490279B2 (en) Sensor including TFT device and photodiode sensing device and method for fabricating the same
CN205488128U (zh) 阵列基板、传感器和探测设备
KR100683526B1 (ko) 엑스-선 검출소자 및 그의 제조방법
JPS6257248A (ja) 固体撮像装置
KR20120096606A (ko) 엑스레이 디텍터 패널 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210802

R150 Certificate of patent or registration of utility model

Ref document number: 6924698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150