KR101995684B1 - 전원 장치 - Google Patents

전원 장치 Download PDF

Info

Publication number
KR101995684B1
KR101995684B1 KR1020187037361A KR20187037361A KR101995684B1 KR 101995684 B1 KR101995684 B1 KR 101995684B1 KR 1020187037361 A KR1020187037361 A KR 1020187037361A KR 20187037361 A KR20187037361 A KR 20187037361A KR 101995684 B1 KR101995684 B1 KR 101995684B1
Authority
KR
South Korea
Prior art keywords
circuit
reactance
circuits
voltage
impedance
Prior art date
Application number
KR1020187037361A
Other languages
English (en)
Other versions
KR20190007065A (ko
Inventor
겐야 나카시마
도우고 오오하시
요시노리 미야노
마사유키 가이다
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20190007065A publication Critical patent/KR20190007065A/ko
Application granted granted Critical
Publication of KR101995684B1 publication Critical patent/KR101995684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/426—Indexing scheme relating to amplifiers the amplifier comprising circuitry for protection against overload
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Amplifiers (AREA)

Abstract

부하 변동에 의해 변동되는 전류를 제한하여, 반도체 스위치를 보호한다. 소정의 크기의 도통 전압이 인가되었을 때에 도통되는 스위치 회로 (19) 와, 소정의 리액턴스치를 갖는 부리액턴스 회로 (30) 가 형성된 보호 회로 (14) 를, 반도체 스위치에 의한 고주파 전류가 흐르는 주리액턴스 회로 (13) 에 병렬 접속시킨다. 스위치 회로 (19) 가 도통되면, 주리액턴스 회로 (13) 와 부리액턴스 회로 (30) 가 병렬 접속되고, 그 병렬 접속 회로에 고주파 전류가 흐른다. 병렬 접속 회로의 임피던스치는, 주리액턴스 회로 (13) 의 임피던스치보다 커지도록 되어 있고, 스위치 회로 (19) 의 도통에 의해, 전류가 제한되게 되어, 반도체 스위치가 보호된다.

Description

전원 장치
본 발명은, 전원 장치의 기술 분야에 관한 것이고, 특히, 고주파 증폭 회로의 반도체 스위치의 보호에 관한 것이다.
플라즈마 발생용 고주파 전원에 있어서, 부하가 되는 플라즈마에는, 갑작스런 이상 방전이나, 고주파 전원의 펄스 출력 동작에 의한 플라즈마 밀도의 돌발적인 변화를 일으키는 경우가 있다. 이것들이 발생하면, 고주파 전원으로부터 본 부하 임피던스가 순간적으로 변동되어, 고주파 증폭 회로의 출력 전류·전압을 증대시키는 경우가 있기 때문에, 빈발하면 고주파 증폭 회로나 고주파 출력 회로 내부 소자에 대한 전기적인 스트레스·파괴의 요인이 된다.
예를 들어 플라즈마 프로세스 중에 발생하는 이상 방전에 있어서는, 발생한 수백 n 초 후에 고주파 출력을 정지시키고, 플라즈마 에너지를 흩어져 없어지게 한 후에, 고주파 전력을 재투입하는 것이 실시되고 있다. 이 방법에서는 플라즈마는 실화 (失火) 상태로부터 수 μ 초 ∼ 수십 μ 초에 걸쳐 정상 상태로 되돌아온다. 만약 재착화에 실패하여, 실화 상태가 계속되어 플라즈마가 정상 상태로 되돌아오지 않는 경우에는, 고주파 증폭 회로와 부하 사이의 임피던스가 부정합이 되어, 전력 손실이 발생한다.
고주파 증폭 회로의 전력 손실을 억제하기 위해, 출력 전력의 피드백 제어 중에서, 수하 (垂下) 제어를 실시하는 것을 생각할 수 있지만, 많은 경우 응답이 느려 수백 μ ∼ 수 m 초간에 걸쳐 출력 전력이 낮아지므로, 그 때까지의 동안에는 고주파 증폭 회로의 각 소자는 피드백 제어에 의한 보호는 작용하지 않는다.
만일 고주파 증폭 회로로부터 부하측으로의 임피던스가 통상보다 매우 낮은 임피던스로 되어 있는 경우에는, 고주파 증폭 회로는 통상의 수 배의 에너지를 출력해 버린다. 이 때문에, 고주파 증폭 회로의 반도체 스위치는 그에 따른 전력 손실이나 과전압·과전류가 발생해 버린다. 고주파 전원의 설계자는 이들 부하 임피던스 변동에서 기인하는 과전압과 과전류를 고려한 설계를 하고자 하면, 통상의 수 배의 정격 (定格) 을 갖는 것과 같은 반도체 스위치를 형성하여, 내압 성능이 높은 회로를 설계해야만 하여, 소형화·부품 비용의 삭감의 장해로 되어 있었다.
US 2979677호 공개 공보 US 4047120호 공개 공보 US 4719556호 공개 공보 US 6072362호 공개 공보 일본 공개특허공보 2014-180577호 일본 특허공보 제5258836호 일본 특허공보 제4972411호 일본 특허공보 제2628634호 일본 특허공보 제5797313호
본 발명의 과제는, 부하 변동에 대해 고주파의 출력 전류를 제한할 수 있는 전원을 제공하는 것에 있고, 또, 부하 변동에 대해 반도체 스위치를 보호할 수 있는 전원 장치를 제공하는 것에 있다.
상기 과제를 해결하기 위해서, 본 발명은, 직류 전압을 출력하는 직류 전원과, 상기 직류 전원에 접속된 반도체 스위치가 도통과 차단을 반복하여 고주파의 전류를 생성하는 고주파 증폭 회로와, 상기 고주파의 전류를 부하에 공급하는 고주파 출력 회로와, 소정의 리액턴스치를 갖고, 타회로에 대한 전기적인 접속극을 2 극 갖고, 상기 접속극의 편방을 상기 고주파 증폭 회로에, 상기 접속극의 타방의 극을 상기 고주파 출력 회로에 직렬 접속되는 주 (主) 리액턴스 회로를 갖는 전원 장치로서, 상기 주리액턴스 회로의 2 극에 대해 병렬 접속된 보호 회로를 갖고, 상기 보호 회로에는, 소정의 참조 전압을 공급하는 직류 전압원과, 상기 참조 전압에 관계되는 임계치 전압보다 큰 도통 전압이 인가되면 도통되는 스위치 회로와, 소정의 리액턴스치를 갖는 부 (副) 리액턴스 회로가 형성되고, 상기 스위치 회로가 도통되었을 때의 상기 보호 회로와 상기 주리액턴스 회로의 병렬 접속 회로의 임피던스의 절대치는, 상기 스위치 회로가 비도통일 때의 상기 보호 회로와 상기 주리액턴스 회로의 병렬 접속 회로의 임피던스의 절대치보다 커지도록 된 전원 장치로서, 상기 스위치 회로가 도통되면, 상기 고주파 증폭 회로로부터 상기 부하측을 본 임피던스의 절대치는, 상기 보호 회로가 비도통일 때보다 커져, 상기 고주파의 전류가 제한되도록 동작하고, 상기 스위치 회로는, 상기 참조 전압으로 충전되는 참조 캐패시턴스 소자와, 상기 참조 캐패시턴스 소자의 충전 전압으로 역 (逆) 바이어스되는 다이오드 소자를 갖고, 상기 다이오드 소자가 순바이어스되는 전압이 상기 스위치 회로에 인가되어, 상기 다이오드 소자가 도통되면, 상기 스위치 회로가 도통되는 전원 장치이다.
또, 본 발명은, 유도성의 리액턴스와 용량성의 리액턴스 중, 상기 주리액턴스 회로의 리액턴스치는 어느 일방에 설정되고, 상기 부리액턴스 회로는 타방에 설정된 전원 장치이다.
또, 본 발명은, 상기 스위치 회로는, 상기 참조 전압으로 충전되는 참조 캐패시턴스 소자와, 상기 참조 캐패시턴스 소자의 충전 전압으로 역 (逆) 바이어스되는 다이오드 소자를 갖고, 상기 다이오드 소자가 순바이어스되는 전압이 상기 스위치 회로에 인가되어, 상기 다이오드 소자가 도통되면, 상기 스위치 회로가 도통되는 전원 장치이다.
또, 본 발명은, 보조 전원이 형성되고, 상기 참조 캐패시턴스 소자는, 상기 보조 전원으로 충전되는 전원 장치이다.
또, 본 발명은, 상기 참조 캐패시턴스 소자는 상기 직류 전원으로 충전되는 전원 장치이다.
또한, 상기 캐패시턴스 소자에는, 복수의 콘덴서로 형성된 용량성 회로도 포함된다.
＜본 발명의 다른 표현＞
본 발명을 상기와는 다른 표현으로 기재하면, 본 발명은, 직류의 전원 전압을 출력하는 직류 전원과, 상기 직류 전원에 접속된 반도체 스위치가 도통과 차단을 반복하여 고주파의 출력 전류를 생성하는 고주파 증폭 회로와, 소정의 리액턴스치를 갖고, 상기 출력 전류가 흐르는 주리액턴스 회로와, 상기 주리액턴스 회로에 전기적으로 접속된 출력 단자를 갖고, 상기 출력 단자로부터 부하에 고주파의 출력 전압이 공급되는 전원 장치로서, 상기 주리액턴스 회로에 병렬 접속된 보호 회로를 갖고, 상기 보호 회로에는, 소정의 참조 전압보다 큰 도통 전압이 인가되면 도통되는 스위치 회로와, 소정의 리액턴스치를 갖는 부리액턴스 회로가 형성되고, 상기 스위치 회로가 도통되면, 상기 부리액턴스 회로에 상기 스위치 회로를 흐르는 전류가 흐르도록 된 전원 장치라고 기재할 수 있다.
또, 본 발명은, 상기 스위치 회로가 도통되면, 상기 고주파 증폭 회로와 상기 출력 단자 사이의 임피던스치는, 상기 보호 회로가 비도통일 때의 임피던스치보다 커지도록 된 전원 장치라고 기재할 수 있다.
또, 본 발명은, 상기 스위치 회로가 도통되었을 때의 상기 보호 회로와 상기 주리액턴스 회로의 병렬 접속 회로의 임피던스치는, 상기 스위치 회로가 차단되어 있을 때의 상기 보호 회로와 상기 주리액턴스 회로의 병렬 접속 회로의 임피던스치보다 커지도록 된 전원 장치라고 기재할 수 있다.
또, 본 발명은, 유도성의 리액턴스치와 용량성의 리액턴스치 중, 상기 주리액턴스 회로의 리액턴스치는 어느 일방에 설정되고, 상기 부리액턴스 회로의 리액턴스치는 타방에 설정된 전원 장치라고 기재할 수 있다.
또, 본 발명은, 상기 스위치 회로는, 상기 참조 전압으로 충전되는 참조 콘덴서와, 상기 참조 콘덴서의 충전 전압으로 역바이어스되는 다이오드 소자를 갖고, 상기 다이오드 소자가 순바이어스되어 도통되는 전압이 상기 스위치 회로에 인가되어, 상기 다이오드 소자가 도통되면, 상기 스위치 회로가 도통되는 전원 장치라고 기재할 수 있다.
또, 본 발명은, 보조 전원이 형성되고, 상기 참조 콘덴서는, 상기 보조 전원으로 충전되는 전원 장치라고 기재할 수 있다.
또, 본 발명은, 상기 참조 콘덴서는 상기 직류 전원으로 충전되는 전원 장치라고 기재할 수 있다.
또, 본 발명은, 상기 고주파 증폭 회로는, 일단이 상기 직류 전원에 전기적으로 접속된 유도성의 출력 인덕턴스 회로를 갖고, 상기 출력 인덕턴스 회로의 타단에는, 상기 반도체 스위치가 전기적으로 접속되고, 상기 출력 전류는, 상기 반도체 스위치가 도통과 차단을 반복하여, 상기 출력 인덕턴스 회로를 흐르는 전류에 의해 생성되는 전원 장치라고 기재할 수 있다.
또, 본 발명은, 트랜스를 갖고, 상기 트랜스의 1 차 권선에 상기 고주파 증폭 회로가 생성한 상기 출력 전류가 흐르고, 상기 1 차 권선과 자기 결합된 2 차 권선에, 상기 출력 전압이 유기되는 전원 장치라고 기재할 수 있다.
＜고주파 전류 제한 회로의 기본적 동작 및 동작 파형에 대해＞
후술하는 보호 회로와 주리액턴스 회로를 병렬 접속한 회로를 고주파 전류 제한 회로라고 하고, 본 발명의 전원 회로의 기본적 동작 및 동작 파형에 대해 설명한다.
본 발명에서는 고주파 전류 제한 회로는, 고주파 증폭 회로와 부하 사이에 직렬로 삽입되어 있고, 부하 임피던스가 변동되어 고주파 증폭 회로의 출력 전류가 커지려고 했을 때에, 고주파 전류 제한 회로의 직렬 임피던스가 증대됨으로써 출력 전류를 작게 할 수 있게 되어 있다.
고주파 전류 제한 회로의 전류 제한하는 기능에 대해 설명한다 (도 13(a), (b)).
＜고주파 전류 제한 회로가 없는 경우 (종래)＞
고주파 증폭 회로를 고주파 전압원 「VRF」라고 보았을 때에, 「Load」임피던스의 절대치에 반비례한 크기의 전류가 출력된다 (하기 식).
Figure 112018129316229-pct00001
예를 들어, 고주파 증폭 회로로부터 본 부하 임피던스의 절대치가 30 ∼ 40 Ω 정도로 설계되어 있는 경우, 만일 부하 임피던스의 절대치가 1 Ω 까지 저하되어 버리면, 30 ∼ 40 배 전류가 흐른다.
＜고주파 전류 제한 회로를 넣은 경우＞
먼저 고주파 전류 제한 회로로서 기능시키기 위해 회로 정수 (定數) 를 적절한 값으로 조정되어 있을 필요가 있고, 다이오드 소자를 "D" 로 줄여서 기재하면, D1, D2, D3, D4 가 도통되어 있을 때에는 차단되어 있을 때보다, A 극·B 극간의 임피던스의 절대치가 증대되어 있는 상태로 한다. D1, D2, D3, D4 의 애노드 캐소드간을 도통시킨 상태에서, L (코일) 과 C (콘덴서) 의 값은 병렬 공진 조건에서 합성 임피던스의 절대치가 가장 큰 값이 된다. f 를 발진 주파수, π 를 원주율로 하면, 하기 식의 관계를 기준으로 L 또는 C 의 리액턴스치의 조정을 실시한다.
Figure 112018129316229-pct00002
＜전류 제한되지 않는 상태의 거동＞
전류 제한되지 않는 상태는, D1, D2, D3, D4 에 인가되는 전압은 역바이어스이고, 또는 순바이어스여도 다이오드 소자의 임계치 전압 Vf 를 초과하지 않는 전압이 인가되어 있는 상태를 말한다. 이 상태에서는, 보호 회로는 D1, D2 의 기생 용량과 C 의 합성 용량의 임피던스를 갖는다. D1, D2 와 C 의 합성 임피던스의 절대치는 L 의 것보다 크게 설정되어 있기 때문에, 출력 전류의 대부분은 L 에 흐르고, 나머지가 C 에 흐르는 것으로 생각해도 된다 (도 14(a)).
＜전류 제한되는 상태의 거동＞
전류 제한되는 상태에 있어서는, 크게 4 가지 상태로 분류된다 (도 15).
기간 [A] : D2, D4 가 도통된 기간
기간 [B] : D1, D2, D3, D4 가 차단된 기간
기간 [C] : D1, D3 가 도통된 기간
기간 [D] : D1, D2, D3, D4 가 차단된 기간
[B] 및 [D] 기간에 있어서는, 임계치 전압을 초과하지 않기 때문에, 주로 L 에 출력 전류가 흐른다. 보호 회로에는, 다이오드 소자의 기생 용량을 경유하여 전류가 흐른다.
기간 [A] 및 기간 [C] 에 있어서는, D1, D3 또는 D2, D4 가 도통되어 있기 때문에, 도통되어 있는 다이오드 소자, 및 참조 전압원 Vlimit 가 고주파적으로 단락 임피던스로 한 경우, 보호 회로에는 C 의 임피던스에 기초한 전류가 흐른다. L 과 C 는 수학식 2 에 의한 병렬 공진 조건이 되는 임피던스 관계로 되어 있기 때문에, L 의 전류를 없애도록 전류가 흐르고자 하고, 결과적으로 IL (코일에 흐르는 전류) 과 IC (콘덴서에 흐르는 전류) 의 합성 전류의 실효치는 작아지기 때문에, 전류를 제한할 수 있다 (도 14(b)).
주리액턴스 회로가 용량성이고, 부리액턴스 회로가 유도성인 경우에도 동일한 동작을 확인할 수 있다 (도 16).
＜전류 제한되지 않는 상태의 거동＞
전류 제한되지 않는 상태에 있어서는, D1, D2, D3, D4 에는 역바이어스가 인가되어 있고, 또는 순방향 전압에서도 다이오드 소자의 임계치 전압 Vf 를 초과하지 않기 때문에, D1, D2, D3, D4 의 기생 용량과 C 의 합성 용량의 임피던스를 갖는다. D1, D2 와 C 의 합성 임피던스의 절대치는 L 의 것보다 크게 설정되어 있기 때문에, 출력 전류의 대부분은 L 에 흐르고, 나머지가 C 에 흐른다고 생각해도 된다 (도 17(a)).
＜전류 제한되는 상태의 거동＞
전류 제한되는 상태 (도 17(b)) 에 있어서는, 하기 기간 A ∼ D 로 분류된다 (도 18).
기간 [A] : D2, D4 가 도통된 기간
기간 [B] : D1, D2, D3, D4 가 차단된 기간
기간 [C] : D1, D3 이 도통된 기간
기간 [D] : D1, D2, D3, D4 가 차단된 기간
기간 [B]/기간 [D] 에 있어서는, 임계치 전압을 초과하지 않기 때문에, 주로 C 에 출력 전류가 흐른다. 보호 회로에는, 다이오드 소자의 기생 용량을 경유하여 전류가 흐른다.
기간 [A]/기간 [C] 에 있어서는, D1, D3 또는 D2, D4 가 도통되어 있기 때문에, 도통되어 있는 다이오드 소자, 및 참조 전압원 Vlimit 가 고주파에 대해 단락 임피던스로 한 경우, 보호 회로에는 L 의 임피던스에 기초한 전류가 흐른다. L 과 C 는 수학식 2 에 의한 병렬 공진 조건이 되는 임피던스 관계로 되어 있기 때문에, C 에 흐르는 전류를 없애도록 전류가 흐르고자 하고, 결과적으로 IL 과 IC 의 합성 전류의 실효치는 작아지기 때문에, 전류 제한할 수 있다.
또, 정류 회로에 관해서는 전파 (全波) 정류 회로뿐만 아니라, 정류 회로에 흐르는 어느 쪽의 극성의 전류에 대해서도, 다이오드 소자가 도통되었을 때에, A 극·B 극간의 임피던스가 차단시에 비해 증대되도록 설계되어 있으면, 그 밖의 정류 회로여도 가능하고, 반파배 (半波倍) 전압 정류 회로 등 여러 가지 정류 회로를 적용하는 것이 가능하다.
반파배 전압 정류 회로의 경우 (도 19), AC 결합 캐패시터 Cc 를 고려할 필요가 있어, D1/D2 단락 상태에 있어서, Cc, L, C 에 의한 A 극·B 극 사이의 합성 임피던스가 최대가 되도록 조정하면 된다 (도 20, 21).
직류 전압원 Vlimit 를 RF 의 공급 회로로부터 절연하고자 하는 경우, 하기와 같은 변압기 결합형의 정류 회로 (도 22) 도 적용 가능하다 (도 23, 24). 하기 예의 경우에 있어서는 D1, D2 의 애노드 캐소드간을 단락한 상태에서 Cc, Tx, L 의 부리액턴스 회로의 임피던스와, 주리액턴스 회로의 C 의 임피던스의 합성 임피던스 조정을 실시한다.
[고주파 전류 제한 회로가 유효하게 기능하기 위해 필요시되는 특성]
고주파 전류 제한 회로의 임피던스의 관점에서 각 회로에 필요시되는 특성에 대해 설명한다.
도 13(b) 의 각 회로의 발진 주파수에서의 각 회로의 임피던스를 도 29 에 나타내는 바와 같이 정의하고, 그 내용을 하기에 기재한다.
주리액턴스 회로 임피던스 : Z1 = R1 ＋ jX1 [Ω]
부리액턴스 회로 임피던스 : Z2 = R2 ＋ jX2 [Ω]
도통된 스위치 회로 임피던스 : ZSON = RSON ＋ jXSON [Ω]
차단된 스위치 회로 임피던스 : ZSOFF = RSOFF ＋ jXSOFF [Ω]
스위치 회로 도통시의 보호 회로 임피던스 : ZPON [Ω]
스위치 회로 차단시의 보호 회로 임피던스 : ZPOFF [Ω]
스위치 회로 도통시의 고주파 전류 제한 회로 임피던스 : ZLimitON [Ω]
스위치 회로 차단시의 고주파 전류 제한 회로 임피던스 : ZLimitOFF [Ω]
부하 임피던스 : ZLoad [Ω]
고주파 전류 제한 회로는 보호 회로와 주리액턴스 회로의 병렬 접속 회로를 이루고 있고, 그 합성 임피던스의 절대치는 하기 식 A1·A2 가 된다.
Figure 112018129316229-pct00003
Figure 112018129316229-pct00004
R1, R2, RSON 은 정 (正) 의 값을 가지므로, 스위치 회로가 도통되어 있을 때의 고주파 전류 제한 회로의 임피던스의 절대치가 최대가 되는 조건은, X1 ≠ 0 [Ω] 또한, X2 ＋ XSON ≠ 0 [Ω] 또한, X1 ＋ X2 ＋ XSON = 0 [Ω] 이 된다.
본건 명세서에서는, 「≒」를 좌변과 우변이 거의 동등한 것을 나타내는 기호로서 사용하고 있어, X1 ＋ X2 ＋ XSON ≒ 0 [Ω] 으로 조정한 경우에 있어서는 ZLimitON 은 식 A3 이 된다.
Figure 112018129316229-pct00005
여기서 고주파 전류 제한 회로를 플라즈마 발생용 고주파 전원에 적용시키는 경우, 전력 손실을 억제해야만 하기 때문에, R1, R2, RSON 및 RSOFF 는 각각 주리액턴스 회로의 X1 에 대해 매우 작은 값으로 해야만 한다. 따라서, |X1| > 1 [Ω] 의 경우에 있어서, 식 A3 의 분자의 저항 성분의 항이, X12 의 항에 대해 매우 작은 값이 되기 때문에, 0 [Ω] 에 근사하면, ZLimitON 은 식 A4 와 같이, 저항 성분이 대부분을 차지하는 상태가 된다.
Figure 112018129316229-pct00006
식 A4 를 실현할 수 있는 조건에 있어서는, 고주파 전압원 VRF 로부터 본, 임피던스는, 부하 임피던스가 어떠한 조건에 있어서도, 직렬 접속의 ZLimitON 이 나타나게 되므로, 안정적으로 전류 제한의 기능을 실현할 수 있다.
고주파 전류 제한 회로의 스위치 회로 도통시의 전류에 대해 설명한다.
여기서 회로 조건으로서, X1 ＋ X2 ＋ XSON = 0 [Ω] 또한, R1, R2, RSON, RSOFF 는 |X1| 에 대해 매우 작은 저항으로서, 각각 0 [Ω] 에 근사한 경우,
ZPON = R2 ＋ RSON ＋ j(X2 ＋ XSON) ≒ －jX1 [Ω] … A5
Z1 = R1 ＋ jX1 ≒ jX1 [Ω] … A6
ZPON 과 Z1 은 서로 복소공액이 되는 임피던스가 된다. 또, 서로 병렬 접속되어 있기 때문에, 주리액턴스 회로에 흐르는 전류에 대해, 보호 회로에 흐르는 전류는 주리액턴스와 동일한 크기의 역위상의 전류가 흐르는 것을 의미한다. 따라서, 고주파 전류 제한 회로가 전류 제한 기능을 발휘하는 상태에 있어서는, 스위치 회로 도통시에는 주리액턴스 회로에 흐르는 전류를 없애는 것과 같은 전류가 보호 회로에 흐르기 때문에, 출력 전류가 제한되는 것이다.
다음으로, 스위치 회로가 차단되어 있을는 때의 임피던스 조건에 대해 설명한다.
먼저, 도통되어 있을 때의 스위치 회로의 리액턴스치와 차단되어 있을 때의 스위치 회로의 리액턴스치의 차의 리액턴스치의 크기를 주리액턴스치보다 큰 값으로 설정한다.
|XSON － XSOFF|＞|X1| … B1
보호 회로는 복수의 소자를 조합한 스위치 회로를 갖기 때문에, 임피던스의 저항 성분이 주리액턴스 회로에 비해 커지기 쉬운 점에서, 정상 상태에서의 전력 손실을 억제할 필요가 있다. 보호 회로의 비도통시 임피던스의 절대치를 주리액턴스 회로보다 크게 하여, 고주파 증폭 회로에서 생성되는 출력 전류를 보호 회로로 가능한 한 흐르게 하지 않도록 할 필요가 있다. 흐르는 전류는 각 회로의 임피던스의 절대치로 정해지므로, 주리액턴스 회로의 임피던스의 절대치와, 스위치 회로 차단 시의 보호 회로 임피던스 ZPOFF 의 절대치가, 주리액턴스 회로 임피던스 Z1 의 절대치의 G 배 (G > 1) 가 되도록 설정한 경우, 관계식 B2 가 된다.
G × |Z1| = |ZPOFF| [Ω] … B2
식 A2 에 대해, 조건 R1, R2, RSON, RSOFF ≪ X1 ＜ |XSON － XSOFF| 와
XSON ≒ －(X1 ＋ X2) [Ω] 을 적용하고, 다시 관계식 B2 를 적용하면, 근사식 B3 이 된다.
Figure 112018129316229-pct00007
식 A4·B3 으로부터, 스위치 회로가 차단되어 있을 때의 고주파 전류 제한 회로의 임피던스의 절대치가, 스위치 회로가 도통되어 있을 때의 고주파 전류 제한 회로의 임피던스의 절대치보다 커지는 조건은, B4 식이 된다.
|XSON ― XSOFF| ＞ G × (R1 ＋ R2 ＋ RSON) … B4
따라서, 고주파 전류 제한 회로가 최선으로 기능하기 위해, 요구되는 각 회로의 임피던스 조건은, 하기와 같다.
|X1| ＞ 1 [Ω]
X1 ＋ X2 ＋ XSON ≒ 0 [Ω]
R1, R2, RSON, RSOFF ≪ |X1| [Ω]
|XSON ― XSOFF| ＞ |X1|
G × |Z1| = |ZPOFF| [Ω] 단 G ＞ 1
|XSON ― XSOFF| ＞ G × (R1 ＋ R2 ＋ RSON)
[고주파 전원에 대한 적용]
고주파 증폭 회로에 E 급 증폭 회로를 적용했을 때의 예를 나타낸다 (도 25, 27, 28). 발진 주파수 13.56 ㎒ 에서 동작하는 증폭 회로이다. 고주파 전류 제한 회로는 C4 = C2 = 2000 pF 로 하고, L2 는 D1 또는 D2 의 애노드 캐소드간을 도통시켰을 때에 A 극·B 극간의 임피던스의 절대치가 최대, 즉 병렬 공진 조건이 되는 137 nH 를 기준으로 미세 조정한다. 이 예에서는 |Z| = 300 Ω 이 최대치가 되었다.
부리액턴스 회로의 인덕턴스를 조정했을 때의, 고주파 전류 제한 회로의 임피던스의 변화를 도 11 에 나타내면, 주·부리액턴스 회로 각각 저항 성분을 갖는 점에서, 조정 목표가 되는 임피던스의 절대치가 최대 조건에 있어서는 리액턴스의 절대치는 0 Ω 부근에서, 저항성의 임피던스를 갖는다. 고주파 전류 제한 회로의 임피던스의 저항 요소는, 부하에 직렬 접속되었을 때에, 부하 임피던스의 리액턴스치에 영향을 받지 않고, 그대로 저항 요소가 가산된 임피던스로서, 고주파 증폭 회로로부터 보이기 때문에, 부하 임피던스에 상관없이 안정적인 전류 제한 성능을 발휘할 수 있다.
또한 적용예에 있어서의 고주파 전류 제한 회로의 다이오드 소자가 도통되어 있을 때와 차단되어 있을 때의 고주파 전류 제한 회로의 임피던스의 차이에 대해 도 12 에 나타낸다. 다이오드 소자가 도통되어 있을 때에는, 다이오드 소자의 리액턴스는 0 Ω 으로 볼 수 있고, 고주파 전류 제한 회로의 임피던스의 절대치는 300 Ω 을 갖는다. 다이오드 소자가 반도체 소자인 경우, 역바이어스가 인가되어 다이오드 소자가 차단되어 있을 때에는, 역바이어스 전압의 크기에 따라 다이오드 소자의 기생 용량 성분은 변화된다. 이 때의 다이오드 소자의 기생 용량의 리액턴스치가 －20 ∼ －50 Ω 사이를 갖는다고 하면, 고주파 전류 제한 회로의 임피던스의 절대치는 10 Ω 전후의 값을 갖는 것이 된다. 비도통 상태·도통 상태에서의 고주파 전류 제한 회로의 임피던스 차는 30 배 정도이다. 이 점에서 고주파 전류 제한 회로는 임피던스를 전환하는 회로로서 동작할 수 있는 특성인 것을 알 수 있다.
각 회로 정수는 참조 전압에 대한 제한 전류에 상관이 있기 때문에 시뮬레이션이나 실험적으로 적절한 값을 구하고 있다. 고주파 출력 회로는 고조파의 필터나 정상 부하 상태에 있어서 임피던스의 최적화가 실시되어 부하 임피던스가 50 Ω 일 때에 고주파 증폭 회로가 7 ＋ j20 Ω (|Z| = 21 Ω) 으로 조정되어 있다.
부하 임피던스가 50 Ω 으로부터 단락시켜, 고주파 증폭 회로의 출력부로부터 부하를 본 임피던스가 낮은 상태 (|Z| ＜ 5 Ω) 로 이행시켰을 때의 예를 나타낸다. 보호 회로 : 고주파 전류 제한 회로가 없음·있음의 경우에서의 비교를 실시한 결과, 고주파 전류 제한 회로가 없는 경우, 단락 후 3 ㎲ 동안에 3.5 배의 전류 출력으로 증대되어 있는 것에 반해, 고주파 전류 제한 회로가 있는 경우에는, 고속의 억제 동작을 나타내고, 출력 전류도 1.5 배 이하의 전류로 억제되어 있다 (도 26).
본 발명은, 고주파 증폭 회로가 생성한 고주파의 출력 전류를 고속으로 제한하는 것이 가능하여, 전원 장치의 신뢰성 향상, 반도체 스위치의 정격이 낮아지는 것에 의한 저비용화를 달성할 수 있다.
또, 레이아웃의 자유도가 높아지고, 설계 난이도가 낮아지며, 전력 효율도 향상된다.
또, 전원 장치를 포함하는 고주파 전원 시스템의 전류 보호의 설계가 용이해진다.
또, 부하 임피던스에 상관없이, 설정한 직류 전압에 따라, 전류 제한 소자를 설치한 장소의 고주파의 출력 전류를 제한할 수 있다.
도 1 은, 본 발명의 제 1 예의 회로이다.
도 2 는, 본 발명의 제 2 예의 회로이다.
도 3 은, 본 발명의 제 1 예의 회로의 상세한 회로도 (1) 이다.
도 4 는, 본 발명의 제 2 예의 회로의 상세한 회로도 (1) 이다.
도 5 는, 본 발명의 제 1 예의 회로의 상세한 회로도 (2) 이다.
도 6 은, 본 발명의 제 2 예의 회로의 상세한 회로도 (2) 이다.
도 7 은, 본 발명의 제 1 예의 회로의 상세한 회로도 (3) 이다.
도 8 은, 본 발명의 제 2 예의 회로의 상세한 회로도 (3) 이다.
도 9 는, 본 발명의 제 1 예의 회로의 상세한 회로도 (4) 이다.
도 10 은, 본 발명의 제 2 예의 회로의 상세한 회로도 (4) 이다.
도 11 은, 부리액턴스 회로의 인덕턴스치와 고주파 전류 제한 회로의 임피던스치의 관계를 설명하기 위한 그래프이다.
도 12 는, 고주파 전류 제한 회로의 임피던스치의 보호 회로 다이오드 소자의 리액턴스치에 대한 의존성을 나타내는 그래프이다.
도 13(a), (b) 는, 단순화한 회로의 도면이다.
도 14(a), (b) 는, 전류 제한의 유무와 출력 전류의 관계를 설명하기 위한 도면이다.
도 15 는, 기간 A ∼ D 에 흐르는 전류의 방향을 설명하기 위한 도면이다.
도 16 은, 주리액턴스 회로가 용량성이고, 부리액턴스 회로가 유도성일 때의 예이다.
도 17(a), (b) 는, 제한이 있는 경우와 없는 경우의 전류를 나타내는 그래프이다.
도 18 은, 전류 제한할 때의 기간 A ∼ D 에 흐르는 전류를 설명하기 위한 도면이다.
도 19 는, 반파배 전압 정류 회로의 도면이다.
도 20(a), (b) 는, 전류가 흐르는 상태를 설명하기 위한 도면이다.
도 21 은, 기간 A ∼ D 에 흐르는 전류의 방향을 설명하기 위한 도면이다.
도 22 는, 변압기 결합형의 정류 회로의 도면이다.
도 23(a), (b) 는, 그 회로의 전류의 흐름을 설명하기 위한 도면이다.
도 24 는, 기간 A ∼ D 에 흐르는 전류의 방향을 설명하기 위한 도면이다.
도 25 는, 고주파 증폭 회로에 E 급 증폭 회로를 적용했을 때의 제 1 예의 회로의 도면이다.
도 26 은, 전류가 흐르는 상태를 설명하기 위한 도면이다.
도 27 은, 고주파 증폭 회로에 D 급 증폭 회로를 적용했을 때의 제 2 예의 회로의 도면이다.
도 28 은, 고주파 증폭 회로에 D 급 증폭 회로를 적용했을 때의 제 3 예의 회로의 도면이다.
도 29 는, 내부의 임피던스를 설명하기 위한 도면이다.
이하, 다이오드 소자 등의 반도체 소자에는, 기생 용량이 병렬 접속되어 있지만, 본 명세서에 첨부된 도면에서는, 기생 용량의 기재는 생략한다.
도 1 의 부호 10 은, 부하 (25) 에 고주파 전력을 공급하는 제 1 예의 전원 장치이고, 도 2 의 부호 60 은, 부하 (75) 에 고주파 전력을 공급하는 제 2 예의 전원 장치이다.
이들 전원 장치 (10, 60) 는, 직류의 전원 전압을 출력하는 직류 전원 (11, 61) 과, 전원 전압을 스위칭하여 고주파의 출력 전류를 생성하는 고주파 증폭 회로 (12, 62) 와, 소정의 리액턴스치를 갖는 주리액턴스 회로 (13, 63) 와, 고주파를 제거하기 위한 필터 회로 (15, 65) 를 각각 가지고 있다. 본 발명의 설명에서는 「필터 회로」는 「고주파 출력 회로」라고도 하는 경우도 있다.
제 1, 제 2 예의 전원 장치 (10, 60) 의 고주파 증폭 회로 (12, 62) 는, 소정의 크기의 유도성 리액턴스치를 갖는 출력 인덕턴스 회로 (21, 71) 와, 도통과 차단을 실시하는 반도체 스위치 (22, 72) 와, 출력 인덕턴스 회로 (21, 71) 를 흐른 전류의 일부에 의해 충전되는 출력 캐패시턴스 소자 (23, 73) 와, 반도체 스위치 (22, 72) 의 도통과 차단을 제어하는 제어 회로 (24, 74) 를 각각 가지고 있다. 반도체 스위치 (22, 72) 에는 트랜지스터 소자를 사용할 수 있다.
제 1, 제 2 예의 전원 장치 (10, 60) 의 출력 인덕턴스 회로 (21, 71) 의 일단은, 직류 전원 (11, 61) 에 전기적으로 접속되고, 타단은 반도체 스위치 (22, 72) 의 반도체 출력 단자 (20, 70) 에 각각 전기적으로 접속되어 있다.
직류 전원 (11, 61) 은, 직류 전압 출력 장치 (17, 67) 와, 정전압 출력용의 전원 캐패시턴스 소자 (27, 77) 를 가지고 있다.
직류 전압 출력 장치 (17, 67) 와 전원 캐패시턴스 소자 (27, 77) 는, 서로 병렬 접속되고, 직류 전압 출력 장치 (17, 67) 의 일단과, 전원 캐패시턴스 소자 (27, 77) 의 일단은, 출력 인덕턴스 회로 (21, 71) 의 일단에 각각 전기적으로 접속되어 있고, 직류 전압 출력 장치 (17, 67) 의 타단과, 전원 캐패시턴스 소자 (27, 77) 의 타단은, 각각 접지 전위에 전기적으로 접속되어 있다.
제어 회로 (24, 74) 의 제어에 의해, 반도체 스위치 (22, 72) 가 도통되면, 제 1, 제 2 예의 전원 장치 (10, 60) 의 출력 인덕턴스 회로 (21, 71) 에 각각 전류가 흐른다. 출력 인덕턴스 회로 (21, 71) 에 흐른 전류는, 제 1, 제 2 예의 전원 장치 (10, 60) 의 반도체 스위치 (22, 72) 를 통하여 접지 전위에 각각 유출된다.
출력 캐패시턴스 소자 (23, 73) 는, 반도체 스위치 (22, 72) 에 병렬 접속되어 있고, 충전된 출력 캐패시턴스 소자 (23, 73) 는, 반도체 스위치 (22, 72) 를 통하여 방전되고, 제 1, 제 2 예의 전원 장치 (10, 60) 의 반도체 출력 단자 (20, 70) 의 전압은 각각 저하된다.
제어 회로 (24, 74) 의 제어에 의해, 반도체 스위치 (22, 72) 가 도통으로부터 차단으로 바뀌면, 출력 인덕턴스 회로 (21, 71) 에는, 출력 인덕턴스 회로 (21, 71) 에 흐르는 전류를 유지하는 극성의 유도 기전력이 발생하고, 출력 캐패시턴스 소자 (23, 73) 를 충전하여, 제 1, 제 2 예의 전원 장치 (10, 60) 의 반도체 출력 단자 (20, 70) 의 전압을 각각 상승시킨다.
제 1, 제 2 예의 전원 장치 (10, 60) 의 주리액턴스 회로 (13, 63) 의 일단은, 반도체 출력 단자 (20, 70) 에 전기적으로 접속되고, 타단은 필터 회로 (15, 65) 를 통하여 출력 단자 (16, 66) 에 전기적으로 접속되어 있다.
고주파 증폭 회로 (12, 62) 의 동작에 의해, 반도체 출력 단자 (20, 70) 에는, 정전압 내에서 진폭하는 고주파의 전압이 생성되어 있고, 고주파 증폭 회로 (12, 62) 가 출력하는 고주파 전류는, 반도체 출력 단자 (20, 70) 로부터 주리액턴스 회로 (13, 63) 에 공급되고, 주리액턴스 회로 (13, 63) 를 흘러, 출력 단자 (16, 66) 에, 고주파의 출력 전압이 인가된다.
출력 단자 (16, 66) 에는, 부하 (25, 75) 가 전기적으로 접속되어 있고, 출력 전압은, 출력 단자 (16, 66) 로부터 부하 (25, 75) 에 공급된다. 제 1, 제 2 예의 전원 장치 (10, 60) 에서는, 출력 전류는 필터 회로 (15, 65) 를 흘러, 출력 단자 (16, 66) 로부터 부하 (25, 75) 에 각각 공급된다.
이들 제 1, 제 2 예의 전원 장치 (10, 60) 는, 플라즈마의 생성과 유지에 사용되는 진공 처리 장치용의 고주파 전원 장치이며, 부하 (25, 75) 는 플라즈마의 임피던스를 나타내고 있다.
플라즈마가 발생할 때, 플라즈마가 불안정해졌을 때, 또는 플라즈마가 소멸했을 때 등의 비정상 상태에서는, 플라즈마의 임피던스는 변화되기 때문에, 비정상 상태에서는, 부하 (25, 75) 의 임피던스의 값이 변화되게 된다.
제 1, 제 2 예의 전원 장치 (10, 60) 는, 주리액턴스 회로 (13, 63) 에 병렬 접속된 보호 회로 (14, 64) 를 각각 가지고 있다.
도 1 ∼ 도 10 중의 부호 Q1 ∼ Q4 는 주리액턴스 회로 (13, 63) 가 갖는 접속 전극으로, 일방의 접속 전극 (Q1, Q3) 은 고주파 증폭 회로 (12, 62) 에 접속되고, 타방의 접속 전극 (Q2, Q4) 은 고주파 출력 회로인 필터 회로 (15, 65) 에 접속되어 있다.
도 3 에는, 제 1 예의 전원 장치 (10) 의 보호 회로 (14) 의 내부 회로의 일례가 나타나 있고, 도 4 에는, 제 2 예의 전원 장치 (60) 의 보호 회로 (64) 의 내부 회로의 일례가 나타나 있다.
보호 회로 (14, 64) 는, 스위치 회로 (19, 69) 와, 소정의 리액턴스치를 갖는 부리액턴스 회로 (30, 80) 를 가지고 있다.
제 1, 제 2 전원 장치 (10, 60) 의 부리액턴스 회로 (30, 80) 는, 제 1 부리액턴스 소자 (281, 781) 와, 제 2 부리액턴스 소자 (282, 782) 를 가지고 있고, 제 1 부리액턴스 소자 (281, 781) 와, 스위치 회로 (19, 69) 와, 제 2 부리액턴스 소자 (282, 782) 는 직렬 접속되어 있고, 따라서, 제 1 부리액턴스 소자 (281, 781) 와 제 2 부리액턴스 소자 (282, 782) 사이에 스위치 회로 (19, 69) 가 배치되어 있어도, 스위치 회로 (19, 69) 와 부리액턴스 회로 (30, 80) 는 직렬 접속되어 있고, 그 직렬 접속된 회로로 보호 회로 (14, 64) 가 구성되어 있고, 보호 회로 (14, 64) 는, 주리액턴스 회로 (13, 63) 에 병렬 접속되어 있다.
스위치 회로 (19, 69) 는, 소정의 참조 전압보다 큰 도통 전압이 인가되면 도통되고, 소정의 참조 전압을 하회하는 전압이 인가되어 있을 때에는 차단된다.
스위치 회로 (19, 69) 가 도통되어 있는 상태를 도통 상태로 하고, 차단되어 있는 상태를 비도통 상태로 하면, 스위치 회로 (19, 69) 가 비도통 상태일 때에도 후술하는 기생 용량 등에 의해 스위치 회로 (19, 69) 에는 전류가 흐르게 되어 있고, 고주파 증폭 회로 (12, 62) 에서 생성된 출력 전류는, 스위치 회로 (19, 69) 가 도통 상태에 있을 때와 비도통 상태에 있을 때의 양방 모두, 주리액턴스 소자 (13, 63) 와 보호 회로 (14, 64) 의 양방을 흐르게 된다.
스위치 회로 (19, 69) 가 비도통 상태일 때의 보호 회로 (14, 64) 의 임피던스의 절대치는, 주리액턴스 회로 (13, 63) 의 임피던스의 절대치보다 크고, 스위치 회로 (19, 69) 가 도통 상태일 때의 보호 회로 (14, 64) 의 임피던스의 절대치는, 주리액턴스 회로 (13, 63) 의 임피던스의 절대치보다 작아지도록 되어 있다.
따라서, 스위치 회로 (19, 69) 가 비도통 상태일 때에는, 보호 회로 (14, 64) 에 흐르는 전류는 주리액턴스 회로 (13, 63) 에 흐르는 전류보다 작고, 반대로, 스위치 회로 (19, 69) 가 도통 상태에 있을 때에는, 보호 회로 (14, 64) 에 흐르는 전류는 주리액턴스 회로 (13, 63) 에 흐르는 전류보다 커진다.
주리액턴스 회로 (13, 63) 의 리액턴스치는 1 Ω 을 초과하는 크기이고, 주리액턴스 회로 (13, 63) 의 레지스턴스치는, 리액턴스치보다 작은 값으로 되어 있다.
또 스위치 회로 (19, 69) 가 도통 상태에 있을 때의 보호 회로 (14, 64) 의 리액턴스치와, 비도통 상태에 있을 때의 보호 회로 (14, 64) 의 리액턴스치의 차의 리액턴스치는, 주리액턴스 회로 (13, 63) 의 리액턴스치보다 커지도록 설정되어 있고, 스위치 회로 (19, 69) 의 레지스턴스치는, 주리액턴스 회로 (13, 63) 의 리액턴스치의 크기보다 작은 값으로 설정되어 있다.
부리액턴스 회로 (30, 80) 의 리액턴스의 값은, 도통 상태의 보호 회로 (14, 64) 와 주리액턴스 회로 (13, 63) 의 병렬 회로의 임피던스의 절대치가, 비도통 상태의 보호 회로 (14, 64) 와 주리액턴스 회로 (13, 63) 의 병렬 회로의 임피던스의 절대치보다 커지는 값으로 설정되어 있고, 보호 회로 (14, 64) 가 비도통 상태로부터 도통 상태로 바뀌면 출력 전류가 잘 흐르지 않게 되어 있다.
또, 부리액턴스 회로 (30, 80) 의 레지스턴스의 값은, 주리액턴스 회로의 리액턴스치와 비교하면 작은 값으로 설정되어 있다.
스위치 회로 (19, 69) 의 내용을 설명하면, 제 1, 제 2 전원 장치 (10, 60) 의 스위치 회로 (19, 69) 는, 복수개의 다이오드 소자와, 소정의 크기의 참조 전압에 충전되는 참조 캐패시턴스 소자 (18, 68) 를 가지고 있다.
여기서는, 각 스위치 회로 (19, 69) 는, 제 1 ∼ 제 4 다이오드 소자 (D01 ∼ D04 또는 D11 ∼ D14) 를 각각 가지고 있고, 제 1 다이오드 소자 (D01, D11) 의 애노드 단자에는, 제 4 다이오드 소자 (D04, D14) 의 캐소드 단자가 전기적으로 접속되고, 또, 제 3 다이오드 소자 (D03, D13) 의 애노드 단자에는, 제 2 다이오드 소자 (D02, D12) 의 캐소드 단자가 전기적으로 접속되어 있다.
제 1 다이오드 소자 (D01, D11) 의 캐소드 단자와 제 3 다이오드 소자 (D03, D13) 의 캐소드 단자는 전기적으로 접속되고, 제 4 다이오드 소자 (D04, D14) 의 애노드 단자와 제 2 다이오드 소자 (D02, D12) 의 애노드 단자는 전기적으로 접속되어 있다.
제 1 ∼ 제 4 다이오드 소자 (D01 ∼ D04 또는 D11 ∼ D14) 에는, 각각 다이오드 소자의 기생 용량 (CD01 ∼ CD04 또는 CD11 ∼ CD14) 이 병렬 요소로서 존재하고 있다.
순방향 전압이 인가되어 있는 제 1 ∼ 제 4 다이오드 소자 (D01 ∼ D04 또는 D11 ∼ D14) 는 도통되어, 보호 회로 (14, 64) 에 전류가 흐른다.
다이오드 소자 (D01 ∼ D04 또는 D11 ∼ D14) 에 역방향 전압이 인가되어 있을 때에는 다이오드 소자 본체의 접합 부분에는 전류는 흐르지 않고, 다이오드 소자 (D01 ∼ D04 또는 D11 ∼ D14) 는 차단되지만, 다이오드 소자의 기생 용량 (CD01 ∼ CD04 또는 CD11 ∼ CD14) 에는 전류가 흐른다.
주리액턴스 회로 (13, 63) 는 2 단자의 회로이다. 제 1 다이오드 소자 (D01, D11) 의 애노드 단자와 제 4 다이오드 소자 (D04, D14) 의 캐소드 단자의 접속 부분을 제 1 접속점 (P1, P11) 이라고 하고, 제 3 다이오드 소자 (D03, D13) 의 애노드 단자와 제 2 다이오드 소자 (D02, D12) 의 캐소드 단자의 접속점을 제 2 접속점 (P2, P12) 이라고 하면, 제 1 부리액턴스 소자 (281, 781) 의 일단은, 제 1 접속점 (P1, P11) 에 전기적으로 접속되고, 타단은, 주리액턴스 회로 (13, 63) 의 일단에 전기적으로 접속되어 있다.
제 2 부리액턴스 소자 (282, 782) 의 일단은, 제 2 접속점 (P2, P12) 에 전기적으로 접속되고, 타단은, 주리액턴스 회로 (13, 63) 의 타단과 필터 회로 (15, 65) 의 일단에 전기적으로 접속되어 있다. 필터 회로 (15, 65) 의 타단은, 출력 단자 (16, 66) 에 전기적으로 접속되어 있다.
제 1 다이오드 소자 (D01, D11) 의 캐소드 단자와 제 3 다이오드 소자 (D03, D13) 의 캐소드 단자가 전기적으로 접속된 부분을 캐소드 점 (PK 또는 PKK) 이라고 하고, 제 4 다이오드 소자 (D04, D14) 의 애노드 단자와 제 2 다이오드 소자 (D02, D12) 의 애노드 단자가 전기적으로 접속된 부분을 애노드 점 (PA 또는 PAA) 이라고 하면, 참조 캐패시턴스 소자 (18, 68) 의 일단은 캐소드 점 (PK, PKK) 에 전기적으로 접속되고, 타단은 애노드 점 (PA, PAA) 에 전기적으로 접속되며, 제 1 ∼ 제 4 다이오드 소자 (D01 ∼ D04 또는 D11 ∼ D14) 와 참조 캐패시턴스 소자 (18, 68) 에서 H 브릿지 회로가 구성되어 있다.
후술하는 본 발명의 전원 장치를 포함하여, 본 발명에는 필터 회로를 사용할 수 있고, 여기서는, 동일한 필터 회로 (15, 65) 가 사용되고 있는 것으로 한다.
그 필터 회로 (15, 65) 는, 블로킹 캐패시턴스 소자 (35, 85) 와, 인덕턴스 소자와, 캐패시턴스 소자가 병렬 접속된 제 1 필터 회로 (36, 86) 와, 인덕턴스 소자로 이루어지는 제 2 필터 회로 (37, 87) 와, 캐패시턴스 소자로 이루어지는 제 3 필터 회로 (34, 84) 를 가지고 있고, 블로킹 캐패시턴스 소자 (35, 85) 와, 제 1 필터 회로 (36, 86) 와, 제 2 필터 회로 (37, 87) 는, 직렬 접속되고, 주리액턴스 회로 (13, 63) 와 보호 회로 (14, 64) 가 접속된 부분과, 출력 단자 (16, 66) 를 전기적으로 접속시키고 있고, 제 3 필터 회로 (34, 84) 는, 출력 단자 (16, 66) 를 접지 전위에 접속시키고 있고, 고주파 증폭 회로 (12, 62) 와 출력 단자 (16, 66) 사이를, 주파수를 갖는 출력 전류가 통과하기 쉽게 되어 있다.
다음으로, 도 3 을 참조하여 제 1 예의 전원 장치 (10) 에 특유의 사항을 설명한다.
제 1 예의 전원 장치 (10) 에는 보조 전원 (26) 이 형성되어 있다.
보조 전원 (26) 에는, 직류의 정전압을 출력하는 정전압 단자 (38) 와, 정전압 단자 (38) 의 전압에 대해 부전압을 출력하는 부전압 단자 (39) 가 형성되어 있고, 정전압 단자 (38) 는 캐소드 점 (PK) 에 전기적으로 접속되고, 부전압 단자 (39) 는 애노드 점 (PA) 에 전기적으로 접속되어 있고, 보조 전원 (26) 이 정전압 단자 (38) 로부터 출력하는 정전압은 캐소드 점 (PK) 에 인가되고, 부전압 단자 (39) 가 출력하는 부전압은 애노드 점 (PA) 에 인가되고, 참조 캐패시턴스 소자 (18) 는 보조 전원 (26) 이 출력하는 전압으로 충전된다.
참조 캐패시턴스 소자 (18) 가 충전된 전압을 참조 전압이라고 하면, 보조 전원 (26) 의 정전압 단자 (38) 의 부전압 단자 (39) 에 대한 전압은 참조 전압이고, 브릿지 회로 중의 제 1, 제 4 다이오드 소자 (D01, D04) 의 직렬 회로와, 제 2, 제 3 다이오드 소자 (D02, D03) 의 직렬 회로에는, 참조 캐패시턴스 소자 (18) 의 양 단에 나타나는 참조 전압이, 역바이어스로 인가되어, 제 1 ∼ 제 4 다이오드 소자 (D01 ∼ D04) 는 도통되지 않게 되어 있다.
또한, 여기서는, 보조 전원 (26) 과 참조 캐패시턴스 소자 (18) 사이에는, 커먼 초크 코일 (29) 이 삽입되어 있고, 커먼 초크 코일 (29) 내의 자기 결합된 2 개의 권선 (31, 32) 중, 일방의 권선 (31) 의 일단은 애노드 점 (PA) 에 전기적으로 접속되고, 타단은 부전압 단자 (39) 에 전기적으로 접속되어 있다. 타방의 권선 (32) 의 일단은 캐소드 점 (PK) 에 전기적으로 접속되고, 타단은 정전압 단자 (38) 에 전기적으로 접속되어 있다.
2 개의 권선 (31, 32) 은 동 극성으로 되어 있고, 2 개의 권선 (31, 32) 의 양방에 보조 전원 (26) 을 향하는 전류가 흐르는 경우, 또는 2 개의 권선 (31, 32) 의 양방에 보호 회로 (14) 를 향하는 전류가 흐르는 경우에는, 2 개의 권선 (31, 32) 이 인덕턴스 소자로서 기능하여, 전류가 잘 흐르지 않게 된다. 애노드 점 (PA) 과 캐소드 점 (PK) 에는, 고주파 증폭 회로 (12) 가 출력하는 동일한 극성 및 크기의 전압이 인가된다고 하면, 그 전압은, 커먼 초크 코일 (29) 에 의해 감쇠 또는 차단되어, 보조 전원 (26) 의 정전압 단자 (38) 와 부전압 단자 (39) 사이에 잘 인가되지 않게 되어 있다.
다음으로, 도 4 를 참조하여 제 2 예의 전원 장치 (60) 를 설명한다.
제 2 예의 전원 장치 (60) 에도, 커먼 초크 코일 (79) 이 형성되어 있고, 커먼 초크 코일 (79) 내에서 자기 결합된 2 개의 권선 (81, 82) 중, 일방의 권선 (81) 의 일단은, 애노드 점 (PAA) 에 전기적으로 접속되고, 타단은 접지 전위에 전기적으로 접속되어 있다.
타방의 권선 (82) 의 일단은, 캐소드 점 (PKK) 에 전기적으로 접속되고, 타단은 직류 전원 (61) 과 출력 인덕턴스 회로 (71) 가 접속된 부분에 전기적으로 접속되어 있다.
참조 캐패시턴스 소자 (68) 의 애노드 점 (PAA) 은, 접지 전위에 직류 접속되고, 캐소드 점 (PKK) 은 직류 전원 (61) 에 직류 접속되어 있기 때문에, 참조 캐패시턴스 소자 (68) 는, 직류 전원 (61) 이 출력하는 직류 전압에 의해 충전된다.
애노드 점 (PAA) 과 캐소드 점 (PKK) 에는, 고주파 증폭 회로 (62) 가 출력하는 동일한 극성 및 크기의 전압이 인가되어 있는 것으로 하면, 그 전압은, 커먼 초크 코일 (79) 에 의해 감쇠 또는 차단되어, 직류 전원 (61) 에는 잘 인가되지 않게 되어 있다.
이상 설명한 바와 같이, 참조 캐패시턴스 소자 (68) 의 충전 전압을 참조 전압으로 하면, 제 1, 제 2 예의 전원 장치 (10, 60) 의 참조 캐패시턴스 소자 (18, 68) 는 참조 전압에 충전되어 있지만, 제 1 접속점 (P1, P11) 과 제 2 접속점 (P2, P12) 사이에, 참조 전압보다 크고, 제 1 다이오드 소자 (D01, D11) 와, 제 2 다이오드 소자 (D02, D12) 를 도통시키는 크기의 전압, 또는 제 3 다이오드 소자 (D03, D13) 와, 제 4 다이오드 소자 (D04, D14) 를 도통시키는 크기의 전압이 인가되면, 스위치 회로 (19, 69) 의 내부는, 제 1 다이오드 소자 (D01, D11) 와, 참조 캐패시턴스 소자 (18, 68) 와, 제 2 다이오드 소자 (D02, D12) 를 통하여 전류가 흐르거나, 또는 제 3 다이오드 소자 (D3, D13) 와, 참조 캐패시턴스 소자 (18, 68) 와, 제 4 다이오드 소자 (D04, D14) 를 통하여 전류가 흐른다.
요컨대, 이 스위치 회로 (19, 69) 는, 제 1, 제 2 접속점 (P1, P11, P2, P12) 사이에, 참조 전압과 다이오드 소자의 도통 전압의 2 개분을 가산한 크기의 전압이 인가되면 도통된다.
또한, 보조 전원 (26) 이 출력하는 전압은, 플라즈마가 정상 상태에 있을 때에는 스위치 회로가 도통되지 않도록 적절한 값으로 설정된다.
스위치 회로 (19, 69) 가 비도통 상태일 때에는, 보호 회로 (14, 64) 의 임피던스의 절대치는 주리액턴스 회로 (13, 63) 의 임피던스의 절대치보다 크게 설정되어 있으므로, 고주파 증폭 회로 (12, 62) 로부터 부하 (25, 75) 를 향하는 고주파의 출력 전류는, 주리액턴스 회로 (13, 63) 에 흐르는 전류량 쪽이, 부리액턴스 회로 (30, 80) 에 흐르는 전류량보다 크게 되어 있다.
스위치 회로 (19, 69) 가 비도통 상태일 때에 보호 회로 (14, 64) 에 흐르는 전류를 비도통 전류라고 하고, 스위치 회로 (19, 69) 가 도통 상태일 때에 보호 회로 (14, 64) 에 흐르는 전류를 도통 전류라고 하기로 하면, 보호 회로 (14, 64) 에 비도통 전류가 흐를 때에는, 제 1 접속점 (P1, P11) 의 전압이 제 2 접속점 (P2, P12) 의 전압에 대해 정전압일 때와, 제 2 접속점 (P2, P12) 의 전압이 제 1 접속점 (P1, P11) 의 전압에 대해 정전압일 때가 있다.
제 1 접속점 (P1, P11) 의 전압이 제 2 접속점 (P2, P12) 의 전압에 대해 정전압인 경우에, 비도통 전류에 대응하여 스위치 회로 (19, 69) 에 흐르는 전류는, 제 1 접속점 (P1, P11) 으로부터 스위치 회로 (19, 69) 로 유입되고, 제 1 다이오드 소자 (D01, D11) 의 기생 용량 (CD01, CD11) 과, 제 4 다이오드 소자 (D04, D14) 의 기생 용량 (CD04, CD14) 과, 참조 캐패시턴스 소자 (18, 68) 와, 제 3 다이오드 소자 (D03, D13) 의 기생 용량 (CD03, CD13) 과, 제 2 다이오드 소자 (D02, D12) 의 기생 용량 (CD02, CD12) 을 통하여 제 2 접속점 (P2, P12) 으로부터 스위치 회로 (19, 69) 의 외부로 유출된다.
반대로, 제 2 접속점 (P2, P12) 이 제 1 접속점 (P1) 에 대해 정전압인 경우에, 비도통 전류에 대응하여 스위치 회로 (19, 69) 에 흐르는 전류는, 제 2 접속점 (P2, P12) 으로부터 스위치 회로 (19, 69) 로 유입되고, 제 3 다이오드 소자 (D03, D13) 의 기생 용량 (CD03, CD13) 과, 제 2 다이오드 소자 (D02, D12) 의 기생 용량 (CD02, CD12) 과, 참조 캐패시턴스 소자 (18, 68) 와, 제 1 다이오드 소자 (D01, D11) 의 기생 용량 (CD01, CD11) 과, 제 4 다이오드 소자 (D04, D14) 의 기생 용량 (CD04, CD14) 을 통하여 제 1 접속점 (P1, P11) 으로부터 외부로 유출된다.
즉, 스위치 회로 (19, 69) 가 비도통 상태일 때의 보호 회로 (14, 64) 의 임피던스는, 부리액턴스 회로 (30, 80) 와, 제 1 다이오드 소자 (D01, D11) 의 기생 용량 (CD01, CD11) 과, 제 4 다이오드 소자 (D04, D14) 의 기생 용량 (CD04, CD14) 과, 참조 캐패시턴스 소자 (18, 68) 와, 제 3 다이오드 소자 (D03, D13) 의 기생 용량 (CD03, CD13) 과, 제 2 다이오드 소자 (D02, D12) 의 기생 용량 (CD02, CD12) 에 의해 형성되는 회로의 합성 임피던스의 값이 된다.
또한, 스위치 회로 (19, 69) 가 비도통 상태일 때의 보호 회로 (14, 64) 의 임피던스의 절대치는, 주리액턴스 회로 (13, 63) 의 임피던스의 절대치보다 커지도록 설정되어 있고, 보호 회로 (14, 64) 와 주리액턴스 회로 (13, 63) 는 병렬 접속되어 있으므로, 주리액턴스 회로 (13, 63) 를 흐르는 전류 쪽이, 보호 회로 (14, 64) 를 흐르는 전류보다 많아진다.
스위치 회로 (19, 69) 가 비도통 상태일 때에, 제 1 접속점 (P1, P11) 과 제 2 접속점 (P2, P12) 사이에, 참조 전압보다, 다이오드 소자의 순방향 전압의 2 개분 큰 전압이 인가된 경우에는, 그 전압이 도통 전압이 되어, 스위치 회로 (19, 69) 가 도통되어 도통 전류가 흐른다.
여기서, 도통 전압이 제 1 접속점 (P1, P11) 이 제 2 접속점 (P2, P12) 에 대해 정전압인 경우에는, 제 1 접속점 (P1, P11) 으로부터 유출되는 전류는, 제 1 다이오드 소자 (D01, D11) 와, 참조 캐패시턴스 소자 (18, 68) 와, 제 2 다이오드 소자 (D02, D12) 를 통과하여 흘러, 제 2 접속점 (P2, P12) 으로 유입된다.
반대로, 제 2 접속점 (P2, P12) 이 제 1 접속점 (P1, P11) 에 대해 정전압인 경우에는, 제 2 접속점 (P2, P12) 으로부터 유출되는 전류는, 제 3 다이오드 소자 (D03, D13) 와, 참조 캐패시턴스 소자 (18, 68) 와, 제 4 다이오드 소자 (D04, D14) 를 통과하여 제 1 접속점 (P1, P11) 으로 유입된다.
즉, 스위치 회로 (19, 69) 가 도통 상태일 때의 보호 회로 (14, 64) 의 임피던스는, 부리액턴스 회로 (30, 80) 와, 제 1 다이오드 소자 (D01, D11) 와, 참조 캐패시턴스 소자 (18, 68) 와, 제 2 다이오드 소자 (D02, D12) 로 형성되는 회로의 합성 임피던스, 또는 부리액턴스 회로 (30, 80) 와, 제 3 다이오드 소자 (D03, D13) 와, 참조 캐패시턴스 소자 (18, 68) 와, 제 4 다이오드 소자 (D04, D14) 로 형성되는 회로의 합성 임피던스가 된다.
따라서 고주파 증폭 회로 (12, 62) 와 부하 (25, 75) 사이에서는, 보호 회로 (14, 64) 와 주리액턴스 회로 (13, 63) 가 병렬 접속된 회로의 임피던스치에 따라 전류가 흐르기 때문에, 스위치 회로 (19, 69) 가 도통 상태일 때에는, 비도통 상태일 때와는 상이한 임피던스치로 고주파 증폭 회로 (12, 62) 와 부하 (25, 75) 가 접속되게 된다.
제 1, 제 2 예의 전원 회로 (10, 60) 에 있어서, 부리액턴스 회로 (30, 80) 의 리액턴스치는, 보호 회로 (14, 64) 와 주리액턴스 회로 (13, 63) 가 병렬 접속된 회로의 임피던스의 절대치가, 비도통시의 주리액턴스 회로 (13, 63) 의 임피던스의 절대치보다 커지도록 설정되어 있고, 고주파 증폭 회로 (12, 62) 는, 스위치 회로 (19, 69) 가 비도통 상태일 때인 쪽이 도통 상태일 때보다 큰 임피던스의 절대치로 부하 (25, 75) 에 전기적으로 접속되므로, 그 때, 고주파 증폭 회로 (12, 62) 가 출력되거나, 또는 고주파 증폭 회로 (12, 62) 로 유입되는 전류가 제한되어 반도체 스위치 (22, 72) 는 보호된다.
또한, 주리액턴스 회로 (13, 63) 의 리액턴스치와, 부리액턴스 회로 (30, 80) 의 리액턴스치와, 도통 상태의 스위치 회로 (19, 69) 의 리액턴스치의 총합이 제로에 가까워지도록 설정하면, 스위치 회로 (19, 69) 가 도통 상태에 있을 때에는, 보호 회로 (14, 64) 와 주리액턴스 회로 (13, 63) 의 병렬 회로의 임피던스의 절대치를, 총합이 제로에 가깝지 않을 때보다 크게 할 수 있다.
도 3, 4 의 전원 장치 (10, 60) 에서는, 주리액턴스 회로 (13, 63) 에는 인덕턴스 소자를 사용하여 유도성 리액턴스로 하고, 부리액턴스 회로 (30, 80) 에는 캐패시턴스 소자를 사용하여 용량성 리액턴스로 했으나, 도 5, 6 의 전원 장치 (41, 91) 와 같이, 주리액턴스 회로 (13, 63) 에는 캐패시턴스 소자를 사용하여 용량성 리액턴스로 하고, 부리액턴스 회로 (30, 80) 에는 인덕턴스 소자를 사용하여 유도성 리액턴스로 해도 된다.
다음으로, 도 7, 도 8 의 전원 장치 (42, 92) 에서는, 스위치 회로 (19, 69) 는, 참조 캐패시턴스 소자 (18, 68) 와, 참조 캐패시턴스 소자 (18, 68) 에 직렬 접속된 제 5 다이오드 소자 (D21, D31) 와, 참조 캐패시턴스 소자 (18, 68) 와 제 5 다이오드 소자 (D21, D31) 가 직렬 접속된 회로에 병렬 접속된 제 6 다이오드 소자 (D22, D32) 를 가지고 있다.
이 스위치 회로 (19, 69) 는, 유도성 리액턴스를 갖는 제 1 부리액턴스 소자 (281, 781) 와, 유도성 리액턴스를 갖는 제 2 부리액턴스 소자 (282, 782) 가 직렬 접속되어 있다. 참조 캐패시턴스 소자 (18, 68) 는, 보조 전원 (26) 또는 직류 전원 (61) 에 의해, 양 단의 전위차가 소정의 참조 전압이 되도록, 충전되어 있다.
여기서는, 고주파 증폭 회로 (12, 62) 측의 단자가, 부하 (25, 75) 측의 단자보다 높아지도록 충전되어 있고, 참조 캐패시턴스 소자 (18, 68) 에 직렬 접속된 제 5 다이오드 소자 (D21, D31) 는, 캐소드 단자가 부하 (25, 75) 측을 향하게 되고, 애노드 단자가 고주파 증폭 회로 (12, 62) 를 향하게 되어 있다.
스위치 회로 (19, 69) 가 비도통 상태일 때에는, 스위치 회로 (19, 69) 의 양 단에는, 참조 전압 이상의 크기의 전압은 인가되지 않아, 스위치 회로 (16, 69) 는 도통되지 않는다.
부하 (25, 75) 의 임피던스가 급변함으로써, 주리액턴스 회로 (13, 63) 에 흐르는 전류, 및 전압이 증대되면, 동일하게, 스위치 회로 (19, 69) 의 제 1 접속점 (P1, P11) 과 제 2 접속점 (P2, P12) 사이의 전압이 증대된다. 여기서, 참조 전압에 제 5 다이오드 소자 (D21, D31) 의 순방향 도통 전압을 가한 전압 이상 커지면, 제 5 다이오드 소자 (D21, D31) 는 순바이어스되어, 참조 캐패시턴스 소자 (18, 68) 와 제 5 다이오드 소자 (D21, D31) 가 도통되어, 보호 회로 (14, 64) 에 도통 전류가 흐른다.
이 때, 고주파 증폭 회로 (12, 62) 는, 주리액턴스 회로 (13, 63) 와 보호 회로 (14, 64) 가 병렬 접속된 회로의 임피던스에 의해 부하 (25, 75) 에 접속된다.
주리액턴스 회로 (13, 63) 와 보호 회로 (14, 64) 가 병렬 접속된 회로의 임피던스의 절대치는, 스위치 회로 (16, 69) 비도통 상태의 임피던스의 절대치보다, 스위치 회로 (16, 69) 도통 상태의 임피던스의 절대치 쪽이 커지도록 설정되어 있고, 고주파 증폭 회로 (12, 62) 로부터 출력되는 전류가 제한되어 반도체 스위치 (22, 72) 가 보호된다.
도 7, 도 8 의 전원 장치 (42, 92) 는, 주리액턴스 회로 (13, 63) 에는 인덕턴스 소자가 사용되고, 부리액턴스 회로 (30, 80) 에는 부리액턴스 소자 (281, 282, 781, 782) 가 사용되며, 주리액턴스 회로 (13, 63) 가 유도성 리액턴스, 부리액턴스 회로 (30, 80) 가 용량성 리액턴스로 되어 있었지만, 도 9, 도 10 의 전원 장치 (43, 93) 와 같이, 주리액턴스 회로 (13, 63) 에 캐패시턴스 소자를 사용하고, 부리액턴스 회로 (30, 80) 의 부리액턴스 소자 (28, 78) 에 인덕턴스 소자를 사용하며, 주리액턴스 회로 (13, 63) 를 용량성 리액턴스, 부리액턴스 회로 (30, 80) 에 유도성 리액턴스를 사용해도 된다.
또, 고주파 증폭 회로 (12, 62) 와 부하 (25, 75) 에 전류를 공급하는 출력 단자 (16, 66) 사이에 부 1 차 권선을 전기적으로 접속시키고, 부 1 차 권선과 자기 결합된 부 2 차 권선에, 보호 회로 (14, 64) 를 형성해도 된다.
10, 41 ∼ 45, 60, 91 ∼ 95 : 전원 장치
11, 61 : 직류 전원
12, 62 : 고주파 증폭 회로
13, 63 : 주리액턴스 회로
14, 64 : 보호 회로
16, 66 : 출력 단자
18, 68 : 참조 캐패시턴스 소자
19, 69 : 스위치 회로
21, 71 : 출력 인덕턴스 회로
25, 75 : 부하
30, 80 : 부리액턴스 회로
D01 ∼ D04, D11 ∼ D14, D21, D31 : 다이오드 소자
CD01 ∼ CD04 또는 CD11 ∼ CD14, CD21, CD31 : 다이오드 소자의 기생 용량
L : 코일
C : 콘덴서

Claims (5)

  1. 직류 전압을 출력하는 직류 전원과,
    상기 직류 전원에 접속된 반도체 스위치가 도통과 차단을 반복하여 고주파의 전류를 생성하는 고주파 증폭 회로와,
    상기 고주파의 전류를 부하에 공급하는 고주파 출력 회로와,
    소정의 리액턴스치를 갖고, 타회로에 대한 전기적인 접속극을 2 극 갖고, 상기 접속극의 편방을 상기 고주파 증폭 회로에, 상기 접속극의 타방의 극을 상기 고주파 출력 회로에 직렬 접속되는 주리액턴스 회로를 갖는 전원 장치로서,
    상기 주리액턴스 회로의 상기 2 극 사이에 접속된 보호 회로를 갖고, 상기 주리액턴스 회로와 상기 보호 회로는 병렬 접속되어 병렬 접속 회로를 구성하고, 상기 보호 회로에는,
    소정의 참조 전압을 공급하는 직류 전압원과,
    상기 참조 전압에 관계되는 임계치 전압보다 큰 도통 전압이 인가되면 도통되는 스위치 회로와,
    소정의 리액턴스치를 갖는 부리액턴스 회로가 형성되고,
    상기 스위치 회로가 도통되었을 때의 상기 병렬 접속 회로의 임피던스의 절대치는, 상기 스위치 회로가 비도통일 때의 상기 병렬 접속 회로의 임피던스의 절대치보다 커지도록 된 전원 장치로서,
    상기 스위치 회로가 도통되면, 상기 고주파 증폭 회로로부터 상기 부하 측을 본 임피던스의 절대치는, 상기 보호 회로가 비도통일 때보다 커져, 상기 고주파의 전류가 제한되도록 동작하고,
    상기 스위치 회로는,
    상기 참조 전압으로 충전되는 참조 캐패시턴스 소자와,
    상기 참조 캐패시턴스 소자의 충전 전압으로 역바이어스되는 다이오드 소자를 갖고,
    상기 다이오드 소자가 순바이어스되는 전압이 상기 스위치 회로에 인가되어, 상기 다이오드 소자가 도통되면, 상기 스위치 회로가 도통되는, 전원 장치.
  2. 제 1 항에 있어서,
    상기 주리액턴스 회로의 리액턴스치는 유도성의 리액턴스와 용량성의 리액턴스 중 어느 일방의 리액턴스의 리액턴스치로 설정되고, 상기 부리액턴스 회로의 리액턴스치는 타방의 리액턴스의 리액턴스치로 설정된, 전원 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    보조 전원이 형성되고,
    상기 참조 캐패시턴스 소자는, 상기 보조 전원으로 충전되는, 전원 장치.
  4. 제 1 항 또는 제 2 항에 있어서
    상기 참조 캐패시턴스 소자는 상기 직류 전원으로 충전되는, 전원 장치.
  5. 삭제
KR1020187037361A 2016-09-30 2017-09-20 전원 장치 KR101995684B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016193785 2016-09-30
JPJP-P-2016-193785 2016-09-30
PCT/JP2017/033905 WO2018061932A1 (ja) 2016-09-30 2017-09-20 電源装置

Publications (2)

Publication Number Publication Date
KR20190007065A KR20190007065A (ko) 2019-01-21
KR101995684B1 true KR101995684B1 (ko) 2019-07-02

Family

ID=61759715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187037361A KR101995684B1 (ko) 2016-09-30 2017-09-20 전원 장치

Country Status (5)

Country Link
US (1) US10461731B2 (ko)
KR (1) KR101995684B1 (ko)
CN (1) CN109792146B (ko)
TW (1) TWI662776B (ko)
WO (1) WO2018061932A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111122957B (zh) * 2019-12-26 2022-08-09 上海三菱电机·上菱空调机电器有限公司 过电压检测电路、过电压检测方法、逆变器及空气调节器
JP6953566B2 (ja) * 2020-02-14 2021-10-27 株式会社京三製作所 高周波電源装置及びその出力制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183692A (ja) 2013-03-21 2014-09-29 Yokogawa Electric Corp 過電圧保護回路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2979677A (en) 1957-03-14 1961-04-11 Jean H Clark Quarter wave limiter circuit
JPS5218288B2 (ko) 1972-11-18 1977-05-20
JPS5258836A (en) 1975-11-10 1977-05-14 Toshiba Corp Enclosed type distribution baord having switching surge suppressor
US4047120A (en) 1976-07-15 1977-09-06 The United States Of America As Represented By The Secretary Of The Navy Transient suppression circuit for push-pull switching amplifiers
JPS5797313A (en) 1980-12-10 1982-06-17 Dainichi Nippon Cables Ltd Method of winding aerial insulated wire
JPS5866832U (ja) * 1981-10-27 1983-05-07 日新電機株式会社 限流装置
JPS6059745U (ja) * 1983-09-26 1985-04-25 日新電機株式会社 計器用変圧装置
GB2177273A (en) 1985-06-26 1987-01-14 Philips Electronic Associated R f power amplifier
US4719556A (en) 1986-08-07 1988-01-12 Armstrong World Industries, Inc. Current and voltage limited inverter
US5651865A (en) * 1994-06-17 1997-07-29 Eni Preferential sputtering of insulators from conductive targets
AU730114B2 (en) * 1996-12-17 2001-02-22 Abb Ab Device and method relating to protection of an object against overcurrents comprising overcurrent reduction and current limitation
DE69841671D1 (de) * 1997-02-20 2010-07-01 Shibaura Mechatronics Corp Stromversorgungseinheit für sputtervorrichtung
US6072362A (en) 1998-07-10 2000-06-06 Ameritherm, Inc. System for enabling a full-bridge switch-mode amplifier to recover all reactive energy
US7180758B2 (en) 1999-07-22 2007-02-20 Mks Instruments, Inc. Class E amplifier with inductive clamp
JP4884624B2 (ja) 1999-07-22 2012-02-29 エムケイエス インスツルメンツ，インコーポレイテッド 保護回路を有する電源
US6808607B2 (en) * 2002-09-25 2004-10-26 Advanced Energy Industries, Inc. High peak power plasma pulsed supply with arc handling
JP2004350337A (ja) * 2003-05-20 2004-12-09 National Institute Of Advanced Industrial & Technology 限流機能付き潮流制御装置
EP2075823B1 (en) * 2007-12-24 2012-02-29 Huettinger Electronic Sp. z o. o Current change limiting device
CN201336630Y (zh) * 2009-01-04 2009-10-28 青岛海信电器股份有限公司 一种电源电路及具有所述电源电路的电器设备
EP2569839B1 (en) * 2010-05-11 2019-01-09 Transtector Systems, Inc Dc pass rf protector having a surge suppression module
JP5429391B2 (ja) * 2010-09-22 2014-02-26 株式会社島津製作所 高周波電源
JP5866832B2 (ja) * 2011-07-11 2016-02-24 セイコーエプソン株式会社 検出装置及び検出方法
US10842563B2 (en) 2013-03-15 2020-11-24 Covidien Lp System and method for power control of electrosurgical resonant inverters
JP5797313B1 (ja) 2014-08-25 2015-10-21 株式会社京三製作所 回生サーキュレータ、高周波電源装置、及び高周波電力の回生方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183692A (ja) 2013-03-21 2014-09-29 Yokogawa Electric Corp 過電圧保護回路

Also Published As

Publication number Publication date
TW201830840A (zh) 2018-08-16
CN109792146B (zh) 2019-11-26
WO2018061932A1 (ja) 2018-04-05
CN109792146A (zh) 2019-05-21
US20190123733A1 (en) 2019-04-25
KR20190007065A (ko) 2019-01-21
TWI662776B (zh) 2019-06-11
US10461731B2 (en) 2019-10-29

Similar Documents

Publication Publication Date Title
KR102289330B1 (ko) 전력 증폭기 출력들의 결합 및 부하 전압 클램핑 회로들의 분리를 위한 변압기들을 포함하는 전력 공급 회로
TWI327741B (en) Arc suppression arrangement and alternating voltage gas discharge excitation arrangement
JP5811292B2 (ja) 電力伝送システム
JP6042035B2 (ja) 直流遮断装置
US9013840B2 (en) Adaptive line filter
WO2014124857A2 (en) Power supply arrangement for supplying industrial processes with power
KR101995684B1 (ko) 전원 장치
TW201725818A (zh) 固態故障電流限制器及系統
KR20230147756A (ko) 무선 전력 전송을 위한 페일세이프 안전 회로들
US10490365B2 (en) Direct-current switching device
JP6424976B1 (ja) 直流遮断装置
CN108539968B (zh) 开关电源及其控制方法
JP2007336682A (ja) 過電圧保護回路並びに過電圧保護およびノイズ抑制回路
JP6289794B1 (ja) 電源装置
US20160121418A1 (en) Welder Powered Arc Starter
Zhang et al. Touch current suppression for semiconductor-based galvanic isolation
CN101212182B (zh) 电源电路
US10453632B2 (en) Direct current switching device and use thereof
JP7288509B2 (ja) Ｒｆ電力増幅器、発電機、及びプラズマシステム
JP5172135B2 (ja) 真空装置
CN215378445U (zh) 一种用于机箱电源的保护电路
CN211209294U (zh) 一种浪涌防护电路、器件、充电装置和电子设备
JP6869854B2 (ja) 電源装置
US20200358284A1 (en) Capacitive power supply circuit
CN110867841A (zh) 一种浪涌防护电路、器件、充电装置和电子设备

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant