KR101946689B1 - Finfet 및 finfet 형성 방법 - Google Patents

Finfet 및 finfet 형성 방법 Download PDF

Info

Publication number
KR101946689B1
KR101946689B1 KR1020160135160A KR20160135160A KR101946689B1 KR 101946689 B1 KR101946689 B1 KR 101946689B1 KR 1020160135160 A KR1020160135160 A KR 1020160135160A KR 20160135160 A KR20160135160 A KR 20160135160A KR 101946689 B1 KR101946689 B1 KR 101946689B1
Authority
KR
South Korea
Prior art keywords
fin
pin
source
gate
gate structure
Prior art date
Application number
KR1020160135160A
Other languages
English (en)
Other versions
KR20170121667A (ko
Inventor
퉁웬 쳉
웨이양 로
치산 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170121667A publication Critical patent/KR20170121667A/ko
Application granted granted Critical
Publication of KR101946689B1 publication Critical patent/KR101946689B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

실시예는 구조물로서, 상기 구조물은 기판 위의 제 1 핀, 기판 위의 제 2 핀 - 상기 제 2 핀은 제 1 핀에 인접함 - , 제 1 핀 및 제 2 핀을 둘러싸는 격리 영역 - 상기 격리 영역의 제 1 부분이 제 1 핀과 제 2 핀 사이에 있음 - , 제 1 핀 및 제 2 핀의 측벽을 따르고 상위 표면 위에 있는 게이트 구조물 - 상기 게이트 구조물은 제 1 핀 및 제 2 핀에서 채널 영역을 정의함 - , 게이트 구조물의 측벽 상의 게이트 시일 스페이서 - 상기 게이트 시일 스페이서의 제 1 부분이 제 1 핀과 제 2 핀 사이의 격리 영역의 제 1 부분 상에 있음 - , 및 게이트 구조물에 인접한 제 1 핀 및 제 2 핀 상의 소스/드레인 영역을 포함한다.

Description

FINFET 및 FINFET 형성 방법{FINFETS AND METHODS OF FORMING FINFETS}
우선권 주장 및 상호 참조
본 출원은 발명의 명칭이 "FINFETS AND METHODS OF FORMING FINFETS"인 2016년 4월 25일자에 출원된 미국 가특허 출원 제62/327,135호의 우선권을 주장하고, 이 출원은 참조용으로 본 명세서에 포함된다.
반도체 산업이 높은 디바이스 밀도, 높은 성능, 및 낮은 비용을 추구하여 나노미터 기술 공정 노드로 진행함에 따라, 제조 및 설계 문제 모두의 과제는 핀 전계 효과 트랜지스터(fin field effect transistor; FinFET)와 같은 입체적인 설계의 개발을 야기하였다. 종래의 FinFET는, 예를 들어, 기판의 실리콘 층의 일부를 에칭하여 제거함으로써 형성된 기판으로부터 연장된 얇은 수직 "핀"(또는 핀 구조)으로 제조된다. FinFET의 채널이 이 수직 핀에 형성된다. 게이트가 핀 위에 제공된다(예컨대, 랩핑). 채널의 양측 상에 게이트를 구비하는 것은, 양측으로부터 채널의 게이트 제어를 허용한다. 그러나, 반도체 제조에서 이러한 피처(feature) 및 공정들을 구현하는데 문제가 있다.
실시예는 구조물로서, 상기 구조물은 기판 위의 제 1 핀, 기판 위의 제 2 핀 - 상기 제 2 핀은 제 1 핀에 인접함 - , 제 1 핀 및 제 2 핀을 둘러싸는 격리 영역 - 상기 격리 영역의 제 1 부분이 제 1 핀과 제 2 핀 사이에 있음 - , 제 1 핀 및 제 2 핀의 측벽을 따르고 상위 표면 위에 있는 게이트 구조물 - 상기 게이트 구조물은 제 1 핀 및 제 2 핀에서 채널 영역을 정의함 - , 게이트 구조물의 측벽 상의 게이트 시일 스페이서 - 상기 게이트 시일 스페이서의 제 1 부분이 제 1 핀과 제 2 핀 사이의 격리 영역의 제 1 부분 상에 있음 - , 및 게이트 구조물에 인접한 제 1 핀 및 제 2 핀 상의 소스/드레인 영역을 포함한다.
본 개시의 양태는 첨부 도면들과 함께 아래의 상세한 설명을 읽음으로써 가장 잘 이해된다. 본 산업계에서의 표준적인 실시에 따라, 다양한 피처(feature)들은 실척도로 도시되지 않았음을 유념한다. 사실, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 3차원 보기의 핀 전계 효과 트랜지스터(Fin Field-Effect Transistor; FinFET)의 일례이다.
도 2 내지 도 6, 도 7a 내지 도 7c, 도 8a 내지 도 8c, 도 9a 내지 도 9c, 및 도 10 내지 도 14는 일부 실시예들에 따라, FinFET 제조의 중간 단계들의 3차원 보기 및 횡단면도이다.
도 15 및 도 16은 일부 실시예들에 따라, 게이트 라스트 구조물 공정의 중간 단계들의 횡단면도를 도시한다.
다음의 개시는 본 발명의 상이한 피처들을 구현하기 위한 다수의 상이한 실시예들, 또는 예들을 제공한다. 컴포넌트 및 배치의 특정한 예들은 본 개시를 단순화하기 위해 이하에 설명된다. 물론, 이러한 설명은 단지 예일 뿐 제한하기 위한 것이 아니다. 예를 들어, 이어지는 설명에서 제 2 피처 위에 또는 제 2 피처 상에 제 1 피처의 형성은, 제 1 피처 및 제 2 피처가 직접 접촉하여 형성되는 실시예들을 포함할 수 있고, 제 1 피처 및 제 2 피처가 직접 접촉하지 않도록 제 1 피처와 제 2 피처 사이에 추가의 피처들이 형성되는 실시예들을 또한 포함할 수 있다. 게다가, 본 개시는 다양한 예들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 간략함과 명료함을 위한 것으로, 그 자체가 논의된 다양한 실시예들 및/또는 구성들 사이의 관계를 지시하지 않는다.
더욱이, "아래", "밑", "하위", "위", "상위" 등과 같은 공간적 관계 용어들이 도면들에 나타난 바와 같이 다른 요소(들) 또는 피처(들)에 대한 하나의 요소 또는 피처의 관계를 설명하는데 설명의 용이함을 위해 본 명세서에서 이용될 수 있다. 공간적 관계 용어들은 도면에 도시된 방향은 물론 사용 중이거나 동작 중인 디바이스의 상이한 방향을 포함하기 위한 것이다. 장치는 다른 식으로 배향될 수 있고(90도 회전 또는 다른 방향으로 있음), 그에 맞춰 본 명세서에서 이용되는 공간적 관계 설명이 또한 이해된다.
핀 전계 효과 트랜지스터(FinFET) 및 FinFET를 형성하는 방법이 다양한 실시예들에 따라 제공된다. FinFET를 형성하는 중간 단계들이 도시된다. 본원에 논의된 일부 실시예들은 게이트 퍼스트 공정을 사용하여 형성된 FinFET의 맥락에서 논의된다. 다른 실시예들에서, 게이트 라스트 공정(때때로, 교체 게이트 공정으로 언급됨)이 사용될 수 있다. 실시예들의 일부 변형들이 논의된다. 당업자는 다른 실시예들의 범위 내에서 고려될 수 있는 다른 변형을 용이하게 이해할 것이다. 방법 실시예들이 특정 순서로 논의되었지만, 다양한 다른 방법 실시예들이 임의의 논리적인 순서로 수행될 수 있고, 본원에 설명된 단계보다 더 많거나 적은 단계들을 포함할 수 있다.
예시된 실시예들을 구체적으로 다루기 전에, 개시된 본 실시예들의 특정 유리한 특징과 양태들이 일반적으로 다루어질 것이다. 일반적인 용어에서, 본 개시는 반도체 디바이스 및 반도체 디바이스를 형성하는 방법으로서, 디바이스 향상을 위해, 적어도 FinFET의 채널 영역에 가까운 곳에서, 적은 결함(예컨대, 전위 등)을 갖는 FinFET에 에피택셜 소스/드레인 영역을 달성하기 위해, 간단하고 비용 효율이 높은 공정 흐름을 제공한다. 게다가, 이러한 간단하고 비용 효율이 높은 공정 흐름은 인접한 핀 사이의 누설을 감소시킴으로써 인접한 핀 사이에 더욱 양호한 격리를 달성할 수 있고, 또한 소스/드레인 영역에 대한 콘택 저항을 감소시킬 수 있다. 특히, 이하에 개시된 바와 같은 실시예들은 에피택셜 성장된 소스/드레인 영역을 이용하는 공정 흐름 및 구조물을 포함하고, 격리 영역(예컨대, 쉘로우 트렌치 격리(shallow trench isolation; STI) 영역)의 격리 물질의 일부 및 측벽 스페이서 물질의 일부가 소스/드레인 영역에서 인접한 핀 사이에 남아 있다. 이러한 남아 있는 격리 물질 및 스페이서 물질은, 인접한 핀 사이의 에피택셜 볼륨의 양을 감소시키기 때문에, 전위의 발생을 억제한다. 또한, 남아 있는 격리 물질 및 스페이서 물질은 에피택셜 소스/드레인 구조물 사이의 캐패시턴스를 감소시킬 수 있다. 이 감소된 캐패시턴스는 디바이스에 대해 더욱 양호한 교류(alternating current; AC) 성능을 허용할 수 있다. 또한, 에피택셜 소스/드레인 구조물의 상위 표면은 비평면(예컨대, 물결 모양 및/또는 웨이브) 상단 표면을 가질 수 있고, 이는 위에 놓인 콘택에 대한 콘택 표면 영역을 증가시킬 수 있다. 이러한 증가된 콘택 표면은 소스/드레인 영역에 대한 콘택 저항을 감소시킬 수 있다.
도 1은 3차원 보기의 FinFET(30)의 일례를 도시한다. FinFET(30)는 기판(32) 상의 핀(36)을 포함한다. 기판(32)은 격리 영역(34)을 포함하고, 핀(36)은 이웃하는 격리 영역(34) 위로, 그리고 이웃하는 격리 영역(34) 사이로 돌출된다. 게이트 유전체(38)가 핀(36)의 측벽을 따르고 핀(36)의 상단 표면을 위에 있으며, 게이트 전극(40)이 게이트 유전체(38) 위에 있다. 소스/드레인 영역(42 및 44)이 게이트 유전체(38) 및 게이트 전극(40)에 대해 핀(36)의 양측에 배치된다. 도 1은 또한 나중 도면들에서 사용되는 기준 단면을 도시한다. 단면(B-B)은 FinFET(30)의 채널, 게이트 유전체(38), 및 게이트 전극(40)을 가로지른다. 단면(C-C)은 단면(B-B)과 평행하고, 소스/드레인 영역(42)을 가로지른다. 단면(A-A)은 단면(B-B)에 수직이고, 핀(36)의 세로축을 따르고, 예를 들어, 소스/드레인 영역(42 및 44) 사이의 전류 흐름의 방향에 있다. 후속 도면들은 명확함을 위해 이러한 기준 단면을 참조한다.
도 2 내지 도 6, 도 7a 내지 도 7c, 도 8a 내지 도 8c, 도 9a 내지 도 9c, 및 도 10 내지 도 14는 일부 실시예들에 따라, FinFET 제조의 중간 단계들의 3차원 보기 및 횡단면도이다. 도 2 내지 도 6, 도 7a 내지 도 7c, 도 8a 내지 도 8c, 도 9a 내지 도 9c, 및 도 10 내지 도 16은 다수의 핀을 제외하면, 도 1의 FinFET(30)와 유사한 FinFET를 도시한다. 도 2 내지 도 6은 단면(B-B)을 도시한다. 도 7a 내지 도 9c에서, "A" 명칭으로 끝나는 도면은 3차원 도면이고, "B" 명칭으로 끝나는 도면은 단면(B-B)을 도시하고, "C" 명칭으로 끝나는 도면은 단면(C-C)을 도시한다. 도 10 및 도 12 내지 도 14는 단면(C-C)을 도시하고, 도 11은 단면(A-A)을 도시한다.
도 2은 기판(50)을 나타낸다. 기판(50)은 벌크 반도체, 반도체 온 인슐레이터(semiconductor-on-insulator; SOI) 기판 등과 같은 반도체 기판일 수 있고, (예컨대, p 형 또는 n 형 도펀트로) 도핑되거나 비도핑될 수 있다. 기판(50)은 실리콘 웨이퍼와 같은 웨이퍼일 수 있다. 일반적으로, SOI 기판은 절연 층 상에 형성된 반도체 물질 층을 포함한다. 절연 층은, 예를 들어, 매립 산화물(buried oxide; BOX) 층, 실리콘 산화물 층 등일 수 있다. 절연 층은 기판 상에 제공되고, 통상적으로, 실리콘 또는 유리 기판 상에 제공된다. 다층 또는 경사 기판과 같은 다른 기판이 또한 사용될 수 있다. 일부 실시예들에서, 기판(50)의 반도체 물질은, 실리콘; 게르마늄; 실리콘 탄화물, 갈륨 비화물, 갈륨 인화물, 인듐 인화물, 인듐 비화물, 및/또는 안티몬화 인듐을 포함한 화합물 반도체; SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및/또는 GaInAsP을 포함한 혼정 반도체; 또는 이들의 조합을 포함할 수 있다.
기판(50)은 집적 회로 디바이스(도시되지 않음)를 포함할 수 있다. 트랜지스터, 다이오드, 커패시터, 저항, 이들의 조합 등과 같은 매우 다양한 집적 회로 디바이스들이 FinFET를 위한 설계의 구조적 및 기능적 요건을 발생시키기 위해 기판(50) 내에 및/또는 기판(50) 상에 형성될 수 있다는 것을 당업자라면 인식할 것이다. 집적 회로 디바이스는 임의의 적합한 방법을 사용하여 형성될 수 있다.
도 3은 반도체 스트립(60)을 형성하기 위해, 기판(50) 위에 마스크 층(56)의 형성 및 패터닝, 및 마스크 층(52)을 사용하여 기판(50)의 패터닝을 도시한다. 일부 실시예들에서, 마스크 층(52)은 하드 마스크이고, 이하에서 하드 마스크(52)로서 언급될 수 있다. 하드 마스크(52)는 실리콘 질화물, 실리콘 산화질화물, 실리콘 탄화물, 실리콘 탄소-질소화합물, 또는 이들의 조합 등으로 형성될 수 있다.
일부 실시예들에서, 반도체 스트립(60)은 기판(50)에 트렌치를 에칭함으로써 형성될 수 있다. 에칭은 반응성 이온 에칭(reactive ion etch; RIE), 중성 빔 에칭(neutral beam etch; NBE), 또는 이들의 조합 등과 같은 임의의 허용 가능한 에칭 공정일 수 있다. 에칭은 이방성일 수 있다.
도 4는 격리 영역(62)을 형성하기 위해 이웃하는 반도체 스트립(60) 사이에 절연 물질의 형성을 도시한다. 절연 물질은 실리콘 산화물, 질화물, 또는 이들의 조합 등과 같은 산화물일 수 있고, 고밀도 플라즈마 화학적 기상 증착(high density plasma chemical vapor deposition; HDP-CVD), 유동성 CVD(flowable CVD; FCVD)(예컨대, 산화물과 같은 다른 물질로 변환시키기 위해 원격 플라즈마 시스템 및 후 경화에서 CVD 기반 물질 증착) 또는 이들의 조합 등에 의해 형성될 수 있다. 임의의 허용 가능한 공정에 의해 형성된 다른 절연 물질이 사용될 수 있다. 도시된 실시예에서, 절연 물질은 FCVD 공정에 의해 형성된 실리콘 산화물이다. 일단 절연 물질이 형성되면, 어닐링 공정이 수행될 수 있다. 또한, 도 4에서, 화학적 기계적 연마(chemical mechanical polish; CMP)와 같은 평탄화 공정이 임의의 과도한 절연 물질(및, 존재하는 경우, 하드 마스크(56))을 제거하여, 동일 평면에 있는 반도체 스트립(60)의 상단 표면 및 격리 영역(62)의 상단 표면을 형성할 수 있다.
도 5는, 예컨대, 쉘로우 트렌치 격리(STI) 영역(62)을 형성하기 위해, 격리 영역(62)의 리세싱을 도시한다. 격리 영역(62)은, 반도체 스트립(60)의 상위 부분이 이웃하는 격리 영역(62) 사이에 돌출되어 반도체 핀(64)을 형성하도록 리세스된다. 격리 영역(62)의 상단 표면은, 도시된 바와 같은 평면, 볼록면, 오목면(예컨대, 디싱), 또는 이들의 조합을 가질 수 있다. 격리 영역(62)의 상단 표면은 적절한 에칭에 의해 평평하게, 볼록하게 및/또는 오목하게 형성될 수 있다. 격리 영역(62)은 격리 영역(62)의 물질에 선택적인 허용 가능한 에칭 공정을 사용하여 리세스될 수 있다. 예를 들어, CERTAS® 에칭 또는 Applied Materials SICONI 툴 또는 희석된 불산(dilute hydrofluoric; dHF)을 사용하는 화학적 산화물 제거가 사용될 수 있다.
도 2 내지 도 5는 핀(64)을 형성하는 실시예를 도시하지만, 핀은 다양한 상이한 공정으로 형성될 수 있다. 일례에서, 핀은 반도체 스트립을 형성하기 위해 기판에 트렌치를 에칭함으로써 형성될 수 있다; 트렌치는 유전체 층으로 충전될 수 있다; 반도체 스트립이 핀을 형성하기 위해 유전체 층으로부터 돌출되도록 유전체 층은 리세스될 수 있다. 다른 예에서, 유전체 층이 기판의 상단 표면 위에 형성될 수 있다; 트렌치가 유전체 층을 통해 에칭될 수 있다; 호모에피택셜 구조물이 트렌치에 에피택셜 성장될 수 있다; 호모에피택셜 구조물이 핀을 형성하기 위해 유전체 층으로부터 돌출되도록 유전체 층은 리세스될 수 있다. 또 다른 예에서, 헤테로에피택셜 구조물이 핀을 위해 사용될 수 있다. 예를 들어, 반도체 스트립은 리세스될 수 있고, 반도체 스트립과는 상이한 물질이 대신에 에피택셜 성장될 수 있다. 또 다른 추가의 예에서, 유전체 층이 기판의 상단 표면 위에 형성될 수 있다; 트렌치가 유전체 층을 통해 에칭될 수 있다; 헤테로에피택셜 구조물이 기판과는 상이한 물질을 사용하여 트렌치에 에피택셜 성장될 수 있다; 헤테로에피택셜 구조물이 핀을 형성하기 위해 유전체 층으로부터 돌출되도록 유전체 층은 리세스될 수 있다. 호모에피택셜 또는 헤테로에피택셜 구조물이 에피택셜 성장되는 일부 실시예들에서, 성장된 물질은 사전 및 후속 주입을 제거할 수 있는 성장 동안 인시츄(in situ) 도핑될 수 있지만, 인시츄 및 주입 도핑은 함께 사용될 수 있다. 여전히 또한, PMOS 영역의 물질과는 상이한 물질을 NMOS 영역에서 에피택셜 성장시키는 것은 유리할 수 있다. 다양한 실시예들에서, 핀은 실리콘 게르마늄(SixGe1 -x, 여기서 x는 약 0과 100 사이에 있을 수 있다), 실리콘 탄화물, 순수하거나 실질적으로 순수한 게르마늄, III-V 족 화합물 반도체, II-VI 족 화합물 반도체 등을 포함할 수 있다. 예를 들어, III-V 족 화합물 반도체를 형성하기 위해 이용 가능한 물질은, 비제한적으로, InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP 등을 포함한다.
도 6은 반도체 핀(64) 위에 게이트 구조물의 형성을 도시한다. 유전체 층(도시되지 않음)이 반도체 핀(64) 및 격리 영역(62) 위에 형성된다. 유전체 층은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 이들의 다층 등일 수 있고, 허용 가능한 기술에 따라 성막 또는 열 성장될 수 있다. 일부 실시예들에서, 유전체 층은 하이-k 유전체 물질일 수 있고, 이러한 실시예들에서, 유전체 층은 대략 7.0보다 큰 k 값을 가질 수 있고, 금속 산화물 또는 Hf, Al, Zr, La, Mg, Ba, Ti, Pb, 이들의 다층, 및 이들의 조합의 실리케이트를 포함할 수 있다. 유전체 층의 형성 방법은 분자 빔 증착(Molecular-Beam Deposition; MBD), 원자층 증착(Atomic Layer Deposition; ALD), 플라즈마 강화 CVD(plasma-enhanced CVD; PECVD) 등을 포함할 수 있다.
게이트 층(도시되지 않음)이 유전체 층 위에 형성되고, 마스크 층(도시되지 않음)이 게이트 층 위에 형성된다. 게이트 층은 유전체 층 위에 성막되고, 그런 다음 CMP에 의해 평탄화될 수 있다. 마스크 층은 게이트 층 위에 성막될 수 있다. 게이트 층은, 예를 들어, 폴리실리콘으로 형성될 수 있지만, 다른 물질들이 또한 사용될 수 있다. 일부 실시예들에서, 게이트 층은 TiN, TaN, TaC, Co, Ru, Al, 이들의 조합, 및 이들의 다층과 같은 금속 함유 물질을 포함할 수 있다. 마스크 층은, 예를 들어, 실리콘 질화물 등으로 형성될 수 있다.
층들이 형성된 이후에, 마스크 층은 마스크(70)를 형성하기 위해 허용 가능한 포토리소그래피 및 에칭 기술을 사용하여 패턴화될 수 있다. 그런 다음, 마스크(70)의 패턴은 게이트(68) 및 게이트 유전체(66)를 형성하기 위해 허용 가능한 에칭 기술에 의해 게이트 층 및 유전체 층에 전달될 수 있다. 게이트(68) 및 게이트 유전체(66)는 반도체 핀(64)의 개개의 채널 영역을 커버한다. 게이트(68)는 또한 개개의 반도체 핀(64)의 길이 방향에 실질적으로 수직인 길이 방향을 가질 수 있다.
도 7a, 도 7b, 및 도 7c는 격리 영역(62), 반도체 핀(64), 게이트(68), 및 마스크(70)의 노출된 표면 상에 게이트 시일 스페이서(gate seal spacer)(72)의 형성을 도시한다. 열 산화 또는 성막 공정이 게이트 시일 스페이서(72)를 형성할 수 있다. 일부 실시예들에서, 게이트 시일 스페이서(72)는 실리콘 질화물, 실리콘 산화질화물, 실리콘 탄화물, 실리콘 탄소-질소화합물, 또는 이들의 조합과 같은 질화물로 형성될 수 있다.
도 8a, 도 8b, 및 도 8c는 게이트 구조물의 측벽 바깥쪽의 게이트 시일 스페이서의 일부분을 제거하는 것을 도시한다. 일부 실시예들에서, 건식 에칭 공정과 같은 이방성 에칭 공정이 게이트 구조물의 측벽 바깥쪽의 게이트 시일 스페이서(72)의 일부분을 제거하기 위해 사용될 수 있다. 일부 실시예들에서, 에칭 공정 이후에, 게이트 시일 스페이서(72)의 일부분이 인접한 반도체 핀(64) 사이의 격리 영역(62) 상에 남아 있다(도 8c, 도 9c, 도 10, 및 도 10 내지 도 14 참조). 일부 게이트 시일 스페이서 물질(72)이 격리 영역(62) 상에 남아 있는 이유는, 적어도 부분적으로, 반도체 핀(64)의 상단 표면과 비교하여, 게이트 시일 스페이서 물질(72)이 격리 영역(62) 상에 두껍게 형성되기 때문이다(도 7c 참조).
또한, 도 8a, 도 8b, 도 8c, 도 9a, 도 9b, 및 도 9c에서, 게이트 구조물 바깥쪽의 핀(64)은 제거된다. 게이트 구조물은 핀(64)의 제거 동안 마스크로서 사용될 수 있다. 일부 실시예들에서, 게이트 구조물 바깥쪽의 핀(64)의 제거는 다단계 제거 공정이다. 일 실시예에서, 다단계 제거 공정은 제 1 건식 에칭 공정 및 제 2 습식 에칭 공정을 포함한다. 도 8a, 도 8b, 및 도 8c에 도시된 바와 같이, 제 1 건식 에칭 공정은 게이트 구조물 바깥쪽의 핀(64)의 상위 부분을 제거하면서, 인접한 핀(64) 사이의 격리 영역 상에 게이트 시일 스페이서 물질(72')을 유지한다. 제 2 습식 에칭 공정은 핀(64)의 남아 있는 부분을 선택적으로 에칭하고, 일부 실시예들에서, 반도체 핀(64) 및/또는 격리 영역(62)에 리세스(76)를 형성하기 위해 격리 영역(62)의 상위 표면 아래로 반도체 스트립(60) 내에서 에칭한다.
제 1 단계의 건식 에칭 공정은 RIE, NBE, 또는 이들의 조합 등과 같은 임의의 허용 가능한 에칭 공정일 수 있다. 일 실시예에서, 제 1 단계의 건식 에칭 공정은, 게이트 시일 스페이서 물질(72')이 인접한 반도체 핀 사이의 격리 영역(62) 상에 보존되도록 낮은 충격을 이용하는 플라즈마 건식 에칭 공정이다. 에칭은 이방성일 수 있다. 일부 실시예들에서, 제 1 단계의 건식 에칭 공정은 대략 100 millitorr (mTorr)보다 크거나 같은 압력을 갖는 환경에서 대략 50 volt보다 작거나 같은 바이어스 전압을 갖는다. 플라즈마는 플라즈마 발생기에 결합되고, 플라즈마 시스템에 유도성 결합되고, 반응성 이온 에칭을 자기적으로 강화시키는 변압기, 전자 사이클로트론 공명, 원격 플라즈마 발생기 등과 같은, 플라즈마를 생성하는 임의의 적절한 방법에 의해 생성될 수 있다.
도 9a, 도 9b, 및 도 9c에 도시된 바와 같이, 제 1 건식 에칭 공정 이후에, 제 2 습식 에칭 공정이 또한 리세스(76)를 형성하기 위해 남아 있는 격리 영역(62)과 남아 있는 게이트 시일 스페이서 물질(72') 사이의 핀(64/60)을 제거한다. 일부 실시예들에서, 리세스(76)는 격리 영역(62)의 상단 표면 아래로 연장되는 표면을 갖는다. 이러한 제 2 습식 에칭 공정은 핀(64/60)의 물질과 격리 영역(62)의 물질 및 게이트 시일 스페이서 물질(72) 사이에 양호한 에칭 선택성을 갖는, 수산화테트라메틸암모늄(Tetramethylammonium hydroxide; TMAH), 수산화 암모늄(ammonium hydroxide; NH4OH), 핀(64/60)을 에칭할 수 있는 습식 에천트와 같은 임의의 허용 가능한 에칭 공정일 수 있다. 에칭은 등방성일 수 있다. 일부 실시예들에서, 건식 및 습식 에칭 공정 양자 모두가 수행된 이후에, 남아 있는 게이트 시일 스페이서 물질(72')은 에칭 공정으로 인해 둥근 상단 표면(도 9c 참조)을 가질 수 있다. 일부 실시예들에서, 반도체 스트립(60)의 상단 표면은 리세스(76)의 하단 표면의 적어도 일부분으로서 노출된다.
도 10은 소스/드레인 영역(80)의 형성을 도시한다. 소스/드레인 영역(80)은 유기 금속 CVD(metal-organic CVD; MOCVD), 분자빔 에피택시(molecular beam epitaxy; MBE), 액상 에피택시(liquid phase epitaxy; LPE), 기상 에피택시(vapor phase epitaxy; VPE), 선택적 에피택셜 성장(selective epitaxial growth; SEG), 또는 이들의 조합 등에 의해, 리세스 내에 물질을 에피택셜 성장시킴으로써 리세스(76) 내에 형성된다. 도 10에 도시된 바와 같이, 인접한 핀(64/60) 사이의 남아 있는 격리 영역 물질(62) 및 남아 있는 게이트 시일 스페이서 물질(72')의 차단으로 인해, 소스/드레인 영역(80)은 리세스(76)에 먼저 수직으로 성장되고(도 10의 섹션 B), 그 동안 소스/드레인 영역(80)은 수평으로 성장되지 않는다. 리세스(76)가 완전히 충전된 이후에, 소스/드레인 영역(80)은 패싯(facet)(도 10의 섹션 A)을 형성하기 위해 수직으로 그리고 수평으로 모두 성장된다. 도 10에 도시된 바와 같이, 남아 있는 게이트 시일 스페이서 물질(72')은, 에피택셜 소스/드레인 영역(80)의 성장으로부터의 힘 및/또는 에칭 단계로 인해 둥근 상단 표면 및 비평면 측벽(즉, 웨이브 또는 물결 모양 측벽)을 가질 수 있다.
도 10에서, 섹션(A 및 B)을 갖는 이중층(Bi-layer) 같은 에피택셜 소스/드레인 구조물(80)이 도시된다. 에피택셜 구조물 사이의 구조물(때때로 인터 에피택셜 구조물로서 언급됨)은, 남아 있는 격리 영역 물질(62) 및 남아 있는 게이트 시일 스페이서 물질(72') 양자 모두를 포함하고, 또한 인터 에피(Inter-Epi) 이중층 구조물로서 언급될 수 있다. 일부 실시예들에서, 남아 있는 게이트 시일 스페이서 물질(72')은 인접한 핀(64/60) 상의 소스/드레인 영역(80)의 양자의 A 섹션 사이로 연장되고, 양자의 A 섹션과 모두 접촉한다. 인터 에피 이중층 구조물은 제 2 층(L2)의 격리 영역 물질(62) 위에 제 1 층(L1)의 게이트 시일 스페이서 물질(72')을 포함한다. 일부 실시예들에서, L1은 대략 9 nm 내지 대략 15 nm의 범위의 높이를 갖는다. L1의 높이는 소스/드레인(80)의 에피택셜 볼륨을 제어하는 것을 도울 것이고, 이것은 디바이스의 WAT 성능에 직접적으로 영향을 미칠 것이다. 일부 실시예들에서, L2는 대략 14 nm 내지 대략 20 nm의 범위의 높이를 갖는다. L2의 높이는 인접한 핀 사이의 전기적 격리를 결정하는 것을 도울 것이고, 또한 소스/드레인(80)의 에피택셜 볼륨을 제어하는 것을 도울 것이다. 일부 실시예들에서, 인터 에피 이중층 구조물의 폭(W1)은 대략 17 nm 내지 대략 23 nm의 범위에 있다. 인터 에피 이중층 구조물의 폭(W1)이 크면 클수록, 인터 에피 이중층 구조물은 소스/드레인(80)의 에피택셜 볼륨에 더 많은 압력을 인가하여, WAT 성능을 저하시킬 수 있고, 특히, (Isat/Ion) 성능을 저하시킬 수 있다.
도 10에 도시된 바와 같이, 인접한 핀(64/60)의 소스/드레인 영역(80)은 연속적인 에피택셜 소스/드레인 영역(80)을 형성하기 위해 병합된다. 일부 실시예들에서, 인접한 핀(64/60)에 대한 소스/드레인 영역(80)은 함께 병합되지 않고, 별도의 소스/드레인 영역(80)으로 남아 있다. 결과 FinFET가 n 형 FinFET인 일부 예시적인 실시예들에서, 소스/드레인 영역(80)은 실리콘 탄화물(SiC), 실리콘 인화물(SiP), 인 도핑된 실리콘 탄화물(SiCP) 등을 포함한다. 결과 FinFET가 p 형 FinFET인 대안적인 예시적인 실시예들에서, 소스/드레인 영역(80)은 SiGe, 및 붕소 또는 인듐과 같은 p 형 불순물을 포함한다.
에피택셜 소스/드레인 영역(80)은 소스/드레인 영역(80)을 형성하기 위해 도펀트로 주입될 수 있고, 어닐링이 이어진다. 주입 공정은 주입 공정으로부터 보호될 FinFET의 영역을 커버하기 위해 포토 레지스트와 같은 마스크를 형성 및 패터닝하는 단계를 포함할 수 있다. 소스/드레인 영역(80)은 대략 1019 cm-3 내지 대략 1021 cm-3의 범위에 있는 불순물 농도를 가질 수 있다. 일부 실시예들에서, 에피택셜 소스/드레인 영역은 성장 동안 인시츄 도핑될 수 있다.
도 11은 도 1의 단면(A-A)을 따라 도 10의 중간 처리 단계를 도시한다. 도 11에 도시된 바와 같이, 에피택셜 소스/드레인 영역(80)은 핀(64)의 개개의 표면으로부터 상승된 표면(예컨대, 핀(64)의 비리세스된 부분 위로 상승됨)을 가질 수 있고, 패싯을 가질 수 있다. 도 11은 또한 게이트 구조물의 측벽을 따라 게이트 시일 스페이서(72) 상의 게이트 스페이서(86)를 도시한다. 게이트 스페이서(86)는 물질을 컨포멀하게 성막하고 후속적으로 물질을 이방성으로 에칭함으로써 형성될 수 있다. 게이트 스페이서(86)의 물질은 실리콘 질화물, SiCN, 이들의 조합 등일 수 있다. 게이트 스페이서(86)는 에피택셜 소스/드레인 영역(80) 이전 또는 이후에 형성될 수 있다. 일부 실시예들에서, 더미 게이트 스페이서가 에피택셜 소스/드레인 영역(80)의 에피택셜 공정 이전에 게이트 시일 스페이서(72) 상에 형성되고, 에피택셜 소스/드레인 영역(80)이 형성된 이후에 더미 게이트 스페이서는 제거되어 게이트 스페이서(86)로 교체된다.
소스/드레인 영역(80)의 형성 이후에, 캐핑층(84)이 소스/드레인 영역(80) 상에 형성된다. 캐핑층(84)은 소스/드레인 영역의 부분으로 고려될 수 있다. 일부 실시예들에서, 캐핑층(84)은 소스/드레인 영역(80) 상에 에피택셜 성장된다. 캐핑층(84)은 후속 공정(예컨대, 에칭 공정, 온도 처리 등) 동안 도펀트 손실로부터 소스/드레인 영역(80)을 보호하도록 돕는다. 소스/드레인 영역(80)의 지형은 도 10 및 도 12에 도시된 바와 같은 비평면, 또는 평면(도시되지 않음)이 되도록 제어될 수 있다.
소스/드레인 영역(80)은 40 %보다 큰 Ge 농도를 가질 수 있다. 소스/드레인 영역(80)의 높은 농도는, 소스/드레인 영역(80)이 FinFET의 채널 영역에 더 큰 응력(stress)을 가하도록 허용한다. 소스/드레인 영역(80)의 이러한 높은 도펀트 농도 부분은 응력층(80)으로 언급될 수 있다. 게다가, 캐핑층(84) 및 응력층(80)의 도펀트 농도는 상이할 수 있다. 예를 들어, 캐핑층(84)은 대략 40 %보다 낮은 Ge 농도를 가질 수 있고, 응력층(80)은 대략 40 %보다 큰 Ge 농도를 가질 수 있다.
일부 실시예들에서, 응력층(80) 및 캐핑층(84)은 단일 연속 에피택셜 공정으로 형성될 수 있다. 다른 실시예들에서, 이러한 구조물들은 별도의 공정으로 형성될 수 있다. 단일 연속 공정을 이용하는 실시예에서, 에피택셜 공정의 공정 파라미터(예컨대, 공정 가스 흐름, 온도, 압력 등)는 다양한 물질 조성을 갖는 이러한 구조물들을 형성하기 위해 변경될 수 있다. 예를 들어, 에피택시 동안, 게르마늄 함유 전구체(예컨대, GeH4)의 유량은 응력층(80)(때로는 버퍼층으로 언급됨)의 초기 형성 동안 제 1 레벨에 있을 수 있고, 응력층(80)의 주요 부분의 형성으로 전환할 때 제 2 레벨로 증가될 수 있다. 또한, 캐핑층(84)의 형성으로 전환할 때, 게르마늄 함유 전구체의 유량은 제 2 레벨에서부터 제 3 레벨로 감소될 수 있다. 캐핑층(84) 및 버퍼층은 소스/드레인 영역의 부분으로 고려될 수 있다.
하나 이상의 층간 유전체의 형성 및 콘택의 형성과 같은 FinFET 디바이스의 후속 공정이 수행될 수 있다. 이러한 공정들은 도 13 및 도 14를 참조하여 이하에 논의될 것이다.
도 13에서, 층간 유전체(interlayer dielectric; ILD)(90)가 도 12에 도시된 구조물 위에 성막된다. ILD(90)는 포스포실리케이트 유리(phosphosilicate glass; PSG), 보로실리케이트 유리(borosilicate glass; BSG), 붕소 도핑된 포스포실리케이트 유리(boron-doped phosphosilicate Glass; BPSG), 비도핑된 실리케이트 유리(undoped silicate glass; USG) 등과 같은 유전체 물질로 형성되고, CVD, PECVD 또는 FCVD와 같은 임의의 적합한 방법에 의해 성막될 수 있다.
도 14에서, 콘택(92)이 ILD(90)를 통해 형성된다. 콘택(92)에 대한 개구부가 ILD(90)를 통해 형성된다. 개구부는 허용 가능한 포토리소그래피 기술 및 에칭 기술을 사용하여 형성될 수 있다. 일부 실시예들에서, 캐핑층(84)의 적어도 일부분이 개구부의 형성 동안 제거된다. 확산 장벽층, 접착층 등과 같은 라이너, 및 전도성 물질이 개구부에 형성된다. 라이너는 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물 등을 포함할 수 있다. 전도성 물질은 구리, 구리 합금, 은, 금, 텅스텐, 알루미늄, 니켈 등일 수 있다. CMP와 같은 평탄화 공정이 ILD(90)의 표면으로부터의 과도한 물질을 제거하기 위해 수행될 수 있다. 남아 있는 라이너 및 전도성 물질은 개구부에 콘택(92)을 형성한다. 어닐링 공정이 콘택(92)과 소스/드레인 영역(80)(존재한다면, 캐핑층(84)) 사이의 계면에서 실리사이드를 형성하기 위해 수행될 수 있다. 콘택(92)은 소스/드레인 영역(80)(존재한다면, 캐핑층(84))에 물리적 및 전기적으로 결합된다.
명시적으로 도시되지 않았지만, 기술 분야의 당업자는 추가의 처리 단계들이 도 14의 구조물 상에 수행될 수 있다는 것을 용이하게 이해할 것이다. 예를 들어, 다양한 금속간 유전체(inter-metal dielectric; IMD) 및 이들의 대응하는 금속화가 ILD(90) 위에 형성될 수 있다. 또한, 게이트(68)에 대한 콘택이 위에 놓인 유전체 층을 통해 형성될 수 있다.
또한, 일부 실시예들에서, 게이트 라스트 공정(때때로, 교체 게이트 공정으로 언급됨)이 사용될 수 있다. 이러한 실시예들에서, 게이트(68) 및 게이트 유전체(66)는 더미 구조물로 간주될 수 있으며, 후속 공정 동안 제거되어 활성 게이트 및 활성 게이트 유전체로 교체될 것이다.
도 15 및 도 16은 일부 실시예들에 따라, 게이트 라스트 구조물 공정의 중간 단계들의 횡단면도를 도시한다. 도 15 및 도 16은 도 1의 단면(A-A)을 따른 횡단면도이다.
도 15는 도 13의 공정 이후의 구조물을 도시하지만, 추가의 단계들이 수행될 수 있다. 이러한 추가의 단계들은, 게이트(68)(때때로, 이 실시예에서 더미 게이트(68)로서 언급됨), 게이트 시일 스페이서(72), 및 게이트(68) 바로 아래에 놓인 게이트 유전체 층(66)(때때로, 이 실시예에서 더미 게이트 유전체 층(66)으로서 언급됨)의 일부를 제거하는 단계를 포함한다. 일부 실시예들에서, 게이트(68), 게이트 유전체(66), 및 게이트 시일 스페이서(72)는 에칭 단계(들)에서 제거되어, 리세스가 형성된다. 각각의 리세스는 개개의 핀(64)의 채널 영역을 노출시킨다. 각각의 채널 영역은 에피택셜 소스/드레인 영역(80)의 이웃하는 쌍 사이에 배치된다. 제거 동안, 더미 게이트 유전체 층(66)은 더미 게이트(68)가 에칭될 때, 에칭 정지 층으로서 사용될 수 있다. 그런 다음, 더미 게이트(68)의 제거 이후에, 더미 게이트 유전체 층(66) 및 게이트 시일 스페이서(72)는 제거될 수 있다.
또한, 도 15에서, 게이트 유전체 층(96) 및 게이트 전극(98)이 교체 게이트 동안 형성된다. 게이트 유전체 층(96)은, 예컨대, 핀(64)의 상단 표면 및 측벽 상에, 게이트 스페이서(86)의 측벽 상에, 그리고 ILD(90)의 상단 표면 상에, 리세스에서 컨포멀하게 성막된다. 일부 실시예들에 따라, 게이트 유전체 층(96)은 실리콘 산화물, 실리콘 질화물, 또는 이들의 다층을 포함한다. 다른 실시예들에서, 게이트 유전체 층(96)은 하이-k 유전체 물질을 포함하고, 이러한 실시예들에서, 게이트 유전체 층(96)은 대략 7.0보다 큰 k 값을 가질 수 있고, 금속 산화물 또는 Hf, Al, Zr, La, Mg, Ba, Ti, Pb, 및 이들의 조합의 실리케이트를 포함할 수 있다. 게이트 유전체 층(96)의 형성 방법은 MBD, ALD, PECVD 등을 포함할 수 있다.
다음으로, 게이트 전극(98)은 게이트 유전체 층(96) 위에 각각 성막되고, 리세스의 남아 있는 부분을 충전한다. 게이트 전극(98)은 TiN, TaN, TaC, Co, Ru, Al, 이들의 조합, 또는 이들의 다층과 같은 금속 함유 물질로 구성될 수 있다. 게이트 전극(98)의 충전 이후에, CMP와 같은 평탄화 공정이 게이트 전극(98)의 물질 및 게이트 유전체 층(96)의 과도한 부분을 제거하기 위해 수행될 수 있고, 이러한 과도한 부분들은 ILD(90)의 상단 표면 위에 있다. 따라서, 게이트 전극(98) 및 게이트 유전체 층(96)의 결과적으로 남아 있는 물질 부분은 결과 FinFET의 교체 게이트를 형성한다.
도 16에서, ILD(100)가 ILD(90) 위에 성막된다. 도 16에 또한 도시된 바와 같이, 콘택(92)이 ILD(100) 및 ILD(90)를 통해 형성되고, 콘택(102)이 ILD(100)를 통해 형성된다. 일 실시예에서, ILD(100)는 유동성 CVD 방법에 의해 형성된 유동성 막이다. 일부 실시예들에서, ILD(100)는 PSG, BSG, BPSG, USG 등과 같은 유전체 물질로 형성되고, CVD 및 PECVD와 같은 임의의 적합한 방법에 의해 성막될 수 있다. 콘택(92)에 대한 개구부가 ILD(90 및 100)를 통해 형성된다. 콘택(102)에 대한 개구부가 ILD(100)를 통해 형성된다. 이러한 개구부들은 모두 동일한 공정으로 또는 별도의 공정으로 동시에 형성될 수 있다. 개구부들은 허용 가능한 포토리소그래피 기술 및 에칭 기술을 사용하여 형성될 수 있다. 확산 장벽층, 접착층 등과 같은 라이너, 및 전도성 물질이 개구부에 형성된다. 라이너는 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물 등을 포함할 수 있다. 전도성 물질은 구리, 구리 합금, 은, 금, 텅스텐, 알루미늄, 니켈 등일 수 있다. CMP와 같은 평탄화 공정이 ILD(100)의 표면으로부터의 과도한 물질을 제거하기 위해 수행될 수 있다. 남아 있는 라이너 및 전도성 물질은 개구부에 콘택(92 및 102)을 형성한다. 어닐링 공정이 각각 콘택(92)과 에피택셜 소스/드레인 영역(80) 사이의 계면에서 실리사이드를 형성하기 위해 수행될 수 있다. 콘택(92)은 에피택셜 소스/드레인 영역(80)에 물리적 및 전기적으로 결합되고, 콘택(102)은 게이트 전극(98)에 물리적 및 전기적으로 결합된다.
실시예들은 장점을 달성할 수 있다. 예를 들어, 본 개시는 반도체 디바이스 및 반도체 디바이스를 형성하는 방법으로서, 디바이스 향상을 위해, 적어도 FinFET의 채널 영역에 가까운 곳에서, 적은 결함(예컨대, 전위 등)을 갖는 FinFET에 에피택셜 소스/드레인 영역을 달성하기 위해, 간단하고 비용 효율이 높은 공정 흐름을 제공한다. 게다가, 이러한 간단하고 비용 효율이 높은 공정 흐름은 인접한 핀 사이의 누설을 감소시킴으로써 인접한 핀 사이에 더욱 양호한 격리를 달성할 수 있고, 또한 소스/드레인 영역에 대한 콘택 적항을 감소시킬 수 있다. 특히, 이하에 개시된 바와 같은 실시예들은 에피택셜 성장된 소스/드레인 영역을 이용하는 공정 흐름을 포함하고, 격리 영역(예컨대, 쉘로우 트렌치 격리(STI) 영역)의 격리 물질의 일부 및 측벽 스페이서 물질의 일부가 소스/드레인 영역에서 인접한 핀 사이에 남아 있다. 이러한 남아 있는 격리 물질 및 스페이서 물질은, 인접한 핀 사이의 에피택셜 볼륨의 양을 감소시키기 때문에, 전위의 발생을 억제한다. 또한, 남아 있는 격리 물질 및 스페이서 물질은 에피택셜 소스/드레인 구조물 사이의 캐패시턴스를 감소시킬 수 있다. 이 감소된 캐패시턴스는 디바이스에 대해 더욱 양호한 교류(AC) 성능을 허용할 수 있다. 또한, 에피택셜 소스/드레인 구조물의 상위 표면은 비평면 상단 표면(예컨대, 물결 모양 및/또는 웨이브)을 가질 수 있고, 이는 위에 놓인 콘택에 대한 콘택 표면 영역을 증가시킬 수 있다. 이러한 증가된 콘택 표면은 소스/드레인 영역의에 대한 콘택 저항을 감소시킬 수 있다.
실시예는 구조물로서, 상기 구조물은 기판 위의 제 1 핀, 기판 위의 제 2 핀 - 상기 제 2 핀은 제 1 핀에 인접함 - , 제 1 핀 및 제 2 핀을 둘러싸는 격리 영역 - 상기 격리 영역의 제 1 부분이 제 1 핀과 제 2 핀 사이에 있음 - , 제 1 핀 및 제 2 핀의 측벽을 따르고 상위 표면 위에 있는 게이트 구조물 - 상기 게이트 구조물은 제 1 핀 및 제 2 핀에서 채널 영역을 정의함 - , 게이트 구조물의 측벽 상의 게이트 시일 스페이서 - 상기 게이트 시일 스페이서의 제 1 부분이 제 1 핀과 제 2 핀 사이의 격리 영역의 제 1 부분 상에 있음 - , 및 게이트 구조물에 인접한 제 1 핀 및 제 2 핀 상의 소스/드레인 영역을 포함한다.
다른 실시예는 방법으로서, 상기 방법은, 기판 상에 핀을 형성하는 단계, 핀을 둘러싸는 격리 영역 - 상기 격리 영역의 제 1 부분이 인접한 핀 사이에 있음 - 을 형성하는 단계, 핀 위에 게이트 구조물을 형성하는 단계, 게이트 구조물의 측벽 상에 게이트 시일 스페이서 - 상기 게이트 시일 스페이서의 제 1 부분이 인접한 핀 사이의 격리 영역의 제 1 부분 상에 있음 - 를 형성하는 단계, 및 게이트 구조물의 대향측 상에 소스/드레인 영역 - 상기 소스/드레인 영역의 적어도 하나가 게이트 시일 스페이서의 제 1 부분 위로 연장됨 - 을 형성하는 단계를 포함한다.
추가의 실시예는 방법으로서, 상기 방법은, 기판 위에 제 1 핀 및 제 2 핀 - 상기 제 2 핀은 제 1 핀에 인접함 - 을 형성하는 단계, 제 1 핀 및 제 2 핀을 둘러싸는 격리 물질 - 상기 격리 물질의 제 1 부분이 제 1 핀과 제 2 핀 사이에 있고, 제 1 핀 및 제 2 핀의 상위 부분은 격리 물질의 상단 표면 위로 연장됨 - 을 성막하는 단계, 제 1 핀 및 제 2 핀의 측벽을 따라 그리고 상위 표면 위에 게이트 구조물 - 상기 게이트 구조물은 제 1 핀 및 제 2 핀에서 채널 영역을 정의함 - 을 형성하는 단계, 게이트 구조물의 측벽 상에 게이트 시일 스페이서 - 상기 게이트 시일 스페이서의 제 1 부분이 제 1 핀과 제 2 핀 사이의 격리 물질의 제 1 부분 상에 있음 - 를 성막하는 단계, 제 1 핀 내의 제 1 리세스 및 제 2 핀 내의 제 2 리세스를 형성하기 위해 게이트 구조물 바깥쪽의 제 1 핀 및 제 2 핀을 리세스하는 단계, 및 제 1 핀의 제 1 리세스 및 제 2 핀의 제 2 리세스에 제 1 소스/드레인 영역을 에피택셜 성장시키는 단계를 포함하고, 게이트 시일 스페이서의 제 1 부분은 제 1 소스/드레인 영역과 격리 물질의 제 1 부분 사이에 개재된다.
당업자가 본 개시의 양태들을 더욱 잘 이해할 수 있도록 앞서 말한 것은 여러 실시예들의 특징들을 설명하였다. 당업자는 본 명세서에 도입된 실시예들의 동일한 이점들을 달성 및/또는 동일한 목적을 수행하는 구조 및 다른 공정을 설계 또는 수정하기 위한 기본으로서 본 개시를 용이하게 이용할 수 있음을 이해해야 한다. 당업자는 또한, 등가 구조물이 본 개시의 사상과 범위로부터 벗어나지 않도록 실현해야 하며, 본 개시의 사상과 범위로부터 벗어나지 않고 여기에서 다양한 변경, 대체 및 변화를 행할 수 있다.

Claims (10)

  1. 구조물에 있어서,
    기판 위의 제 1 핀;
    상기 기판 위의 제 2 핀 - 상기 제 2 핀은 상기 제 1 핀에 인접함 - ;
    상기 제 1 핀 및 상기 제 2 핀을 둘러싸는 격리 영역 - 상기 격리 영역의 제 1 부분이 상기 제 1 핀과 상기 제 2 핀 사이에 있음 - ;
    상기 제 1 핀 및 상기 제 2 핀의 측벽을 따르고, 상기 제 1 핀 및 상기 제 2 핀의 상위 표면 위에 있는 게이트 구조물 - 상기 게이트 구조물은 상기 제 1 핀 및 상기 제 2 핀에서 채널 영역을 정의함 - ;
    상기 게이트 구조물의 측벽 상의 게이트 시일 스페이서 - 상기 게이트 시일 스페이서의 제 1 부분이 상기 제 1 핀과 상기 제 2 핀 사이의 상기 격리 영역의 상기 제 1 부분 상에 있으며, 상기 게이트 시일 스페이서의 상기 제 1 부분은 볼록한 상단 표면을 가짐 - ; 및
    상기 게이트 구조물에 인접한 상기 제 1 핀 및 상기 제 2 핀 상의 소스/드레인 영역
    을 포함하고,
    상기 게이트 시일 스페이서의 제 1 부분과 상기 소스/드레인 영역 간의 경계면은 비평면인 구조물.
  2. 제 1 항에 있어서, 상기 소스/드레인 영역은 상기 제 1 핀과 상기 제 2 핀 사이의 연속적인 소스/드레인 영역인 것인, 구조물.
  3. 제 1 항에 있어서, 상기 소스/드레인 영역은,
    상기 제 1 핀 상의 제 1 부분 - 상기 소스/드레인 영역의 상기 제 1 부분은 상기 제 1 핀으로부터 수직으로 연장됨 -; 및
    상기 제 1 부분 상의 제 2 부분 - 상기 제 2 부분은 수평으로 그리고 수직으로 모두 연장됨 -
    을 포함하는 것인, 구조물.
  4. 제 1 항에 있어서, 상기 소스/드레인 영역은 비평면 상단 표면을 갖는 것인, 구조물.
  5. 제 1 항에 있어서, 상기 소스/드레인 영역은 에피택셜 소스/드레인 영역인 것인, 구조물.
  6. 제 1 항에 있어서, 상기 소스/드레인 영역은,
    상기 제 1 핀 및 상기 제 2 핀 상의 버퍼층 - 상기 버퍼층은 제 1 도펀트의 제 1 도펀트 농도를 가짐 -;
    상기 버퍼층 상의 응력층 - 상기 응력층은 상기 제 1 도펀트의 제 2 도펀트 농도를 갖고, 상기 제 2 도펀트 농도는 상기 제 1 도펀트 농도보다 큼 -; 및
    상기 응력층 상의 캐핑층 - 상기 캐핑층은 상기 제 1 도펀트의 제 3 도펀트 농도를 갖고, 상기 제 3 도펀트 농도는 상기 제 2 도펀트 농도보다 적음 -
    을 포함하는 것인, 구조물.
  7. 제 6 항에 있어서, 상기 제 1 도펀트는 게르마늄인 것인, 구조물.
  8. 방법에 있어서,
    기판 상에 핀(fin)들을 형성하는 단계;
    상기 핀들을 둘러싸는 격리 영역 - 상기 격리 영역의 제 1 부분이 인접한 핀들 사이에 있음 - 을 형성하는 단계;
    상기 핀들 위에 게이트 구조물을 형성하는 단계;
    상기 게이트 구조물의 측벽 상에 게이트 시일 스페이서 - 상기 게이트 시일 스페이서의 제 1 부분이 인접한 핀들 사이의 상기 격리 영역의 제 1 부분 상에 있으며, 상기 게이트 시일 스페이서의 상기 제 1 부분은 볼록한 상단 표면을 가짐 - 를 형성하는 단계; 및
    상기 게이트 구조물의 대향측 상에 소스/드레인 영역들 - 상기 소스/드레인 영역들의 적어도 하나가 상기 게이트 시일 스페이서의 제 1 부분 위로 연장됨 - 을 형성하는 단계
    를 포함하고,
    상기 소스/드레인 영역들은 상기 핀들 상에 형성되고,
    상기 게이트 시일 스페이서의 제 1 부분과 인접한 상기 소스/드레인 영역들 간의 경계면들은 비평면인 것인, 방법.
  9. 방법에 있어서,
    기판 위에 제 1 핀 및 제 2 핀 - 상기 제 2 핀은 상기 제 1 핀에 인접함 - 을 형성하는 단계;
    상기 제 1 핀 및 상기 제 2 핀을 둘러싸는 격리 물질 - 상기 격리 물질의 제 1 부분이 상기 제 1 핀과 상기 제 2 핀 사이에 있고, 상기 제 1 핀 및 상기 제 2 핀의 상위 부분은 상기 격리 물질의 상단 표면 위로 연장됨 - 을 성막하는 단계;
    상기 제 1 핀 및 상기 제 2 핀의 측벽을 따라 그리고 상기 제 1 핀 및 상기 제 2 핀의 상위 표면 위에 게이트 구조물 - 상기 게이트 구조물은 상기 제 1 핀 및 상기 제 2 핀에서 채널 영역을 정의함 - 을 형성하는 단계;
    상기 게이트 구조물의 측벽 상에 게이트 시일 스페이서 - 상기 게이트 시일 스페이서의 제 1 부분이 상기 제 1 핀과 상기 제 2 핀 사이의 상기 격리 물질의 제 1 부분 상에 있으며, 상기 게이트 시일 스페이서의 상기 제 1 부분은 볼록한 상단 표면을 가짐 - 를 성막하는 단계;
    상기 제 1 핀 내의 제 1 리세스 및 상기 제 2 핀 내의 제 2 리세스를 형성하기 위해 상기 게이트 구조물 바깥쪽의 상기 제 1 핀 및 상기 제 2 핀을 리세스하는 단계; 및
    상기 제 1 핀의 제 1 리세스 및 상기 제 2 핀의 제 2 리세스에 제 1 소스/드레인 영역을 에피택셜 성장시키는 단계
    를 포함하고, 상기 게이트 시일 스페이서의 상기 제 1 부분은 상기 제 1 소스/드레인 영역과 상기 격리 물질의 제 1 부분 사이에 개재되며,
    상기 게이트 시일 스페이서의 제 1 부분과 상기 제 1 소스/드레인 영역 간의 경계면은 비평면인 것인, 방법.
  10. 제 9 항에 있어서,
    상기 제 1 핀, 상기 제 2 핀, 상기 제 1 소스/드레인 영역 위에 상기 게이트 구조물을 둘러싸는 제 1 층간 유전체를 형성하는 단계;
    상기 게이트 구조물을 활성 게이트 구조물로 교체하는 단계;
    상기 게이트 구조물 및 상기 제 1 층간 유전체 위에 제 2 층간 유전체를 형성하는 단계;
    상기 제 1 소스/드레인 영역에 전기적으로 결합되도록 상기 제 1 층간 유전체 및 상기 제 2 층간 유전체를 통해 제 1 콘택을 형성하는 단계; 및
    상기 활성 게이트 구조물에 전기적으로 결합되도록 상기 제 2 층간 유전체를 통해 제 2 콘택을 형성하는 단계
    를 더 포함하는 방법.
KR1020160135160A 2016-04-25 2016-10-18 Finfet 및 finfet 형성 방법 KR101946689B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662327135P 2016-04-25 2016-04-25
US62/327,135 2016-04-25
US15/200,770 2016-07-01
US15/200,770 US10163898B2 (en) 2016-04-25 2016-07-01 FinFETs and methods of forming FinFETs

Publications (2)

Publication Number Publication Date
KR20170121667A KR20170121667A (ko) 2017-11-02
KR101946689B1 true KR101946689B1 (ko) 2019-02-11

Family

ID=60090327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160135160A KR101946689B1 (ko) 2016-04-25 2016-10-18 Finfet 및 finfet 형성 방법

Country Status (4)

Country Link
US (3) US10163898B2 (ko)
KR (1) KR101946689B1 (ko)
CN (1) CN107316904B (ko)
TW (1) TWI648856B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777466B2 (en) * 2017-11-28 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Fin cutting process and structures formed thereby
US10340384B2 (en) * 2017-11-30 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing fin field-effect transistor device
US10340341B1 (en) * 2017-12-20 2019-07-02 International Business Machines Corporation Self-limiting and confining epitaxial nucleation
US10347541B1 (en) * 2018-04-25 2019-07-09 Globalfoundries Inc. Active gate contacts and method of fabrication thereof
US10629706B2 (en) * 2018-05-10 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Fin and gate dimensions for optimizing gate formation
CN110556337B (zh) * 2018-05-31 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110797262B (zh) * 2018-08-01 2023-06-13 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
US11054748B2 (en) 2018-09-21 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy insertion for improving throughput of electron beam lithography
US11094597B2 (en) * 2018-09-28 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with fin structures
US10692775B2 (en) * 2018-11-09 2020-06-23 Applied Materials, Inc. Fin damage reduction during punch through implantation of FinFET device
US10686033B2 (en) 2018-11-09 2020-06-16 Applied Materials, Inc. Fin damage reduction during punch through implantation of FinFET device
KR20210042222A (ko) 2019-10-08 2021-04-19 삼성전자주식회사 반도체 소자
US11348840B2 (en) * 2019-10-30 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR102442812B1 (ko) * 2019-10-30 2022-09-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 방법
US11862712B2 (en) * 2020-02-19 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of semiconductor device fabrication including growing epitaxial features using different carrier gases
US11973120B2 (en) 2020-06-24 2024-04-30 Etron Technology, Inc. Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
US11972983B2 (en) 2020-06-24 2024-04-30 Etron Technology, Inc. Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
US11489075B2 (en) * 2020-06-29 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US11430790B2 (en) * 2020-08-14 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11855218B2 (en) 2020-09-09 2023-12-26 Etron Technology, Inc. Transistor structure with metal interconnection directly connecting gate and drain/source regions
US11862519B2 (en) * 2021-08-30 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device with epitaxial features having adjusted profile and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150380305A1 (en) * 2014-06-26 2015-12-31 International Business Machines Corporation Structure and method to form liner silicide with improved contact resistance and reliablity

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US8497528B2 (en) 2010-05-06 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a strained structure
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8362575B2 (en) 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
US8610240B2 (en) 2009-10-16 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with multi recessed shallow trench isolation
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8796759B2 (en) 2010-07-15 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8367498B2 (en) 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8723236B2 (en) 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US9171925B2 (en) 2012-01-24 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate devices with replaced-channels and methods for forming the same
US8735993B2 (en) * 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8680576B2 (en) 2012-05-16 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS device and method of forming the same
US9012310B2 (en) * 2012-06-11 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation of source and drain regions
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8847281B2 (en) 2012-07-27 2014-09-30 Intel Corporation High mobility strained channels for fin-based transistors
US9136383B2 (en) * 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8703556B2 (en) 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US9147682B2 (en) 2013-01-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin spacer protected source and drain regions in FinFETs
US8901607B2 (en) 2013-01-14 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9059208B2 (en) * 2013-04-10 2015-06-16 International Business Machines Corporation Replacement gate integration scheme employing multiple types of disposable gate structures
US9006805B2 (en) * 2013-08-07 2015-04-14 United Microelectronics Corp. Semiconductor device
US9853154B2 (en) * 2014-01-24 2017-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with downward tapered region under facet region
US9123744B1 (en) * 2014-03-07 2015-09-01 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US9773869B2 (en) * 2014-03-12 2017-09-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9391200B2 (en) * 2014-06-18 2016-07-12 Stmicroelectronics, Inc. FinFETs having strained channels, and methods of fabricating finFETs having strained channels
KR102216511B1 (ko) 2014-07-22 2021-02-18 삼성전자주식회사 반도체 소자
CN105355658B (zh) * 2014-08-18 2019-10-18 联华电子股份有限公司 鳍状场效晶体管元件及其制造方法
KR102379267B1 (ko) * 2015-04-01 2022-03-28 삼성전자주식회사 아이솔레이션 영역 상의 스페이서를 갖는 반도체 소자
KR20160125208A (ko) * 2015-04-21 2016-10-31 삼성전자주식회사 핀 액티브 영역들을 갖는 반도체 소자 및 그 제조 방법
US9450094B1 (en) * 2015-09-08 2016-09-20 United Microelectronics Corp. Semiconductor process and fin-shaped field effect transistor
US9455314B1 (en) * 2016-02-05 2016-09-27 International Business Machines Corporation Y-FET with self-aligned punch-through-stop (PTS) doping

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150380305A1 (en) * 2014-06-26 2015-12-31 International Business Machines Corporation Structure and method to form liner silicide with improved contact resistance and reliablity

Also Published As

Publication number Publication date
CN107316904B (zh) 2020-11-06
US10163898B2 (en) 2018-12-25
TW201806155A (zh) 2018-02-16
US20180350809A1 (en) 2018-12-06
KR20170121667A (ko) 2017-11-02
US10515958B2 (en) 2019-12-24
US10868005B2 (en) 2020-12-15
CN107316904A (zh) 2017-11-03
US20200126983A1 (en) 2020-04-23
US20170309624A1 (en) 2017-10-26
TWI648856B (zh) 2019-01-21

Similar Documents

Publication Publication Date Title
KR101946689B1 (ko) Finfet 및 finfet 형성 방법
US11728208B2 (en) FETS and methods of forming FETS
US11600715B2 (en) FETs and methods of forming FETs
US9704883B2 (en) FETS and methods of forming FETS
US9773786B2 (en) FETs and methods of forming FETs
KR102058219B1 (ko) FinFET 구조체 및 이를 형성하는 방법
US11855178B2 (en) Semiconductor devices having air-gap
US11776854B2 (en) Semiconductor structure with hybrid nanostructures
TW201802893A (zh) 半導體裝置的形成方法
US20230343635A1 (en) FETS and Methods of Forming FETS

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant