CN105355658B - 鳍状场效晶体管元件及其制造方法 - Google Patents
鳍状场效晶体管元件及其制造方法 Download PDFInfo
- Publication number
- CN105355658B CN105355658B CN201410405794.XA CN201410405794A CN105355658B CN 105355658 B CN105355658 B CN 105355658B CN 201410405794 A CN201410405794 A CN 201410405794A CN 105355658 B CN105355658 B CN 105355658B
- Authority
- CN
- China
- Prior art keywords
- fin
- fin structure
- effect transistor
- extension
- clearance wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000002955 isolation Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004615 ingredient Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- -1 silicon nitride).But Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
本发明公开一种鳍状场效晶体管元件及其制造方法，该制造方法包含以下步骤：提供一基材，其基材表面具有鳍状结构；在基材上形成氧化层；移除部分氧化层，用以露出部分的鳍状结构，同时形成至少一浅沟槽隔离结构；在鳍状结构的露出部分两侧形成一对间隙壁；移除部分鳍状结构用以于间隙壁间形成一凹槽，并同时移除部分未被间隙壁覆盖的浅沟槽隔离结构；在凹槽中形成外延鳍状结构；移除间隙壁；以及于外延鳍状结构上形成栅极结构，使其延伸方向垂直于外延鳍状结构的延伸方向。本发明另提供一种鳍状场效晶体管元件。
Description
技术领域
本发明涉及一种场效晶体管元件及其制造方法，尤其是涉及一种鳍状场效晶体管元件及其制造方法。
背景技术
随着科技的进步，在追求微小化的同时，还必须确保效能的提升，因此发展出了不同于一般场效晶体管的鳍状场效晶体管(FinFET)的技术。鳍状场效晶体管(FinFET)，不同于现有的平面场效晶体管，鳍状场效晶体管(FinFET)具有类似鱼鳍形状的结构，并以此命名。其特征在于结构上为非平面双栅极晶体管，电路设计上可以设计成两个单独控制的栅极，让晶体管的设计更为弹性，制造出更具效能、低耗电的元件。对于现今微小化、高效能的趋势，鳍状场效晶体管将成为未来电子产业的主流，但就现有技术而言，制作工艺与效能上还有改进的空间。
发明内容
为解决上述问题，本发明提供一种鳍状场效晶体管(FinFET)元件制造方法，其包括以下步骤。首先提供一基材，并且基材表面具有鳍状结构。在基材上形成氧化层后，移除部分氧化层，用以露出部分的鳍状结构，同时形成至少一浅沟槽隔离结构。在鳍状结构的露出部分两侧形成一对间隙壁，之后，移除部分鳍状结构用以于该对间隙壁间形成凹槽，并同时移除部分未被间隙壁覆盖的浅沟槽隔离结构。在凹槽中形成外延鳍状结构后，移除间隙壁，再于外延鳍状结构上形成栅极结构，使其延伸方向垂直于外延鳍状结构的延伸方向。
在本发明的优选实施例中，上述移除部分未被间隙壁覆盖的浅沟槽隔离结构，用以形成凹陷部，同时形成边缘部被覆盖于间隙壁之下，其中边缘部的顶面高于凹陷部的顶面。
在本发明的优选实施例中，上述的凹槽的底面与边缘部的顶面共平面。
在本发明的优选实施例中，上述的凹槽的底面高于边缘部的顶面。
在本发明的优选实施例中，上述的凹槽的底面低于边缘部的顶面。
在本发明的优选实施例中，上述外延鳍状结构的顶面与该对间隙壁的顶部对齐。
在本发明的优选实施例中，上述的外延鳍状结构的顶面高于该对间隙壁的顶部。
在本发明的优选实施例中，上述的外延鳍状结构的顶面低于该对间隙壁一顶部。
在本发明的优选实施例中，上述的外延鳍状结构物理接触凹槽的底面，且外延鳍状结构中含锗的比例范围为50％～100％。
在本发明的优选实施例中，上述的鳍状场效晶体管元件制造方法，还包含以下步骤：移除部分未被栅极结构覆盖的外延鳍状结构，用以形成移除区；以及于移除区中外延形成源/漏极结构，并且源/漏极结构的成分不同于外延鳍状结构。
本发明同时提供一种鳍状场效晶体管(FinFET)元件，包含：基材、鳍状结构、浅沟槽隔离结构与栅极结构。鳍状结构位于基材表面，其中鳍状结构包含底部鳍状结构与位于底部鳍状结构上的外延鳍状结构；浅沟槽隔离结构位于基材上，其中，浅沟槽隔离结构包含边缘部与凹陷部，且边缘部物理接触鳍状结构；以及栅极结构，垂直横跨外延鳍状结构上。
在本发明的优选实施例中，上述的外延鳍状结构的底面与边缘部的顶面共平面。
在本发明的优选实施例中，上述的外延鳍状结构的底面高于边缘部的顶面。
在本发明的优选实施例中，上述的外延鳍状结构的底面低于边缘部的顶面。
在本发明的优选实施例中，上述的外延鳍状结构包含源/漏极结构与鳍状通道结构。源/漏极结构未被栅极结构覆盖；以及鳍状通道结构覆盖于栅极结构之下，并且鳍状通道结构中含锗的比例范围为50％～100％，其成分不同于源/漏极结构。
在本发明的优选实施例中，上述的外延鳍状结构的成分不同于基材，且外延鳍状结构含锗。
附图说明
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举数个优选实施例，并配合所附的附图，作详细说明如下:
图1-图6A为本发明一实施例所绘制的鳍状场效晶体管元件制造过程剖面示意图；
图6B为本发明一实施例所绘制的鳍状场效晶体管元件的制造过程剖面示意图；
图6C为本发明一实施例所绘制的鳍状场效晶体管元件的制造过程剖面示意图；
图7A为本发明一实施例所绘制的鳍状场效晶体管元件的制造过程剖面示意图；
图7B为本发明一实施例所绘制的鳍状场效晶体管元件的制造过程剖面示意图；
图7C为本发明一实施例所绘制的鳍状场效晶体管元件的制造过程剖面示意图；
图8-图9为本发明一实施例所绘制的鳍状场效晶体管元件制造过程的剖面示意图；
图10为本发明一实施例所绘制的鳍状场效晶体管元件的立体示意图；
图11-图13为本发明一实施例所绘制的鳍状场效晶体管元件制造过程的剖面示意图；以及
图14为本发明一实施例所绘制的鳍状场效晶体管元件的立体示意图。
符号说明
10：基材
11：浅沟槽
12：氧化层
13：材料层
20、20’：浅沟槽隔离结构
21：边缘部
21T：边缘部顶面
22：凹陷部
30：间隙壁
30T：间隙壁顶部
31、32、33：凹槽
31B、32B、33B：凹槽底面
41、42、43、300：外延鳍状结构
41T、42T、43T：外延鳍状结构的顶面
41’：鳍状通道结构
50：栅极结构
60：源/漏极结构
61：移除区
100、200、201、202、400：鳍状结构
101：鳍状结构的露出部
102、103、104：底部鳍状结构
501：栅介电层
502：栅极材料层
S1：第一侧
S2：第二侧
a-a’、b-b’：切线
X、Y：方向
具体实施方式
本发明是在提供一种鳍状场效晶体管元件(FinFET)及其制作工艺，以提升鳍状场效晶体管元件的品质与效能，并节省制作工艺成本与工时。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文以实施例配合所附的附图，做详细说明。
首先如图1所示，提供一基材10，基材10具有第一侧S1与第二侧S2。基材10例如是硅基材或是其他的半导体基材，移除第一侧S1的部分基材10，用以于基材10表面上形成至少一浅沟槽11以及至少一鳍状结构100，其中浅沟槽11与鳍状结构100相邻且相间。浅沟槽11与鳍状结构100的形成方法可以包含一般的光掩模光刻制作工艺与蚀刻制作工艺，例如干式蚀刻或其他现有技术。其后，如图2所示，在鳍状结构100与基材10上，形成氧化层12以填满浅沟槽11，并覆盖整个鳍状结构100与基材10的表面，氧化层12的形成方法例如是进行化学气相沉积(Chemical Vapor Deposition,CVD)、物理气相沉积(Physical VaporDeposition,PVD)或原子层沉积(Atomic Layer Deposition,ALD)等。然后，移除部分氧化层12，以暴露鳍状结构100的露出部101，并同时形成浅沟槽隔离结构20，如图3所示。移除部分氧化层12的方法可选择使用一般蚀刻制作工艺，如干式或湿式蚀刻，湿式蚀刻溶剂例如氢氟酸(HF)溶液、氢氧化钾(KOH)溶液、氟化铵(NH4F)溶液等。鳍状结构100的露出部101的高度可依据需要调整蚀刻制作工艺，依据本发明一实施例，露出部101的高度介于200纳米至500纳米之间。
接着，在鳍状结构100的露出部101的两侧面形成间隙壁，用以在后续制作工艺中定义外延鳍状结构的形状。形成间隙壁的步骤如图4-图5所示，先于鳍状结构100的露出部101与浅沟槽隔离结构20上，形成材料层13，并与露出部101及浅沟槽隔离结构20共形(conformal)。材料层13的厚度可介于100埃～200埃。然后如图5所示，进行回蚀制作工艺，移除部分材料层13以形成间隙壁30。间隙壁30位于鳍状结构100露出部101的两侧，且具有与露出部101接触的平面内侧壁与远离露出部101的曲面外侧壁，覆盖并接触于部分浅沟槽隔离结构20上，形成帆船形(sail-shaped)的间隙壁。间隙壁30具有一顶部30T，顶部30T可以低于露出部101的上表面，或是与露出部101的上表面共平面。图5为依据本发明的一实施例所绘制的示意图，其中间隙壁30的顶部30T低于露出部101的上表面。
接着，移除部分鳍状结构100，如图6A-图6C所示，其中图6A-图6C为依据本发明不同实施例所绘制的剖面示意图。方法可以是一般蚀刻制作工艺，如干式或湿式蚀刻，湿式蚀刻溶剂例如氢氟酸(HF)溶液、氢氧化钾(KOH)溶液、氟化铵(NH4F)溶液等。值得注意的是，鳍状结构100与间隙壁30间具有高蚀刻选择比，故可掏除部分的鳍状结构100，而留下间隙壁30；鳍状结构100与浅沟槽隔离结构20间也具有高蚀刻选择比。为能达到较好的效果，可依需要使用选择性较高的蚀刻溶剂。在对鳍状结构100蚀刻的过程中，无法避免的会同时移除少量浅沟槽隔离结构20而形成凹陷部22，但由于部分浅沟槽隔离结构20表面被间隙壁30所覆盖，受到保护而形成边缘部21，因此在本蚀刻步骤后产生的浅沟槽隔离结构20’表面具有至少一边缘部21与凹陷部22。浅沟槽隔离结构20’的边缘部21与鳍状结构100的两侧相接触，且与间隙壁30接触；浅沟槽隔离结构20’的凹陷部22相对的两侧与边缘部21相接触，配置于边缘部21远离与鳍状结构100物理接触的一侧，其表面未被间隙壁30所覆盖，并且边缘部21的顶面高于凹陷部22的顶面。
移除部分鳍状结构100的步骤，如图6A示意的实施例所示，可蚀刻移除整个鳍状结构100的露出部101，以形成凹槽31与底部鳍状结构102。凹槽31由间隙壁30的二平面内侧壁与底部鳍状结构102的顶面构成，换言之，底部鳍状结构102的顶面即为凹槽31的底面31B。在图6A的实施例中，蚀刻移除整个露出部101，使凹槽31的底面31B与边缘部21的顶面21T共平面。
依据本发明另一实施例，如图6B所示，可蚀刻移除鳍状结构100露出部101的部分，以形成凹槽32与底部鳍状结构103。凹槽32由间隙壁30的部分平面内侧壁与底部鳍状结构103的顶面构成，换言之，底部鳍状结构103的顶面即为凹槽32的底面32B。在图6B的实施例中，蚀刻移除露出部101的部分，使底面32B高于边缘部21的顶面21T。
依据本发明一实施例，如图6C所示，可蚀刻移除包含整个露出部101的部分鳍状结构100，以形成凹槽33与底部鳍状结构104。凹槽33系由间隙壁30的二平面内侧壁、浅沟槽隔离结构20’的部分侧壁与底部鳍状结构104的顶面构成，换言之，底部鳍状结构104的顶面即为凹槽33的底面33B。在图6C的实施例中，值得注意的是，移除部分鳍状结构100所形成的凹槽33的底面33B可低于边缘部21的顶面21T。
接着进行外延步骤，以间隙壁定义外延鳍状结构。为方便说明，将以图6A所示实施例为举例做后续外延步骤的说明，但并不用以限定本发明。图7A-图7C依据本发明不同实施例所绘制的示意图。在本发明的一实施例中，如图7A所示，在凹槽31中进行外延步骤，形成外延鳍状结构41，与底部鳍状结构102构成鳍状结构200。值得注意的是，外延鳍状结构41具有与间隙壁30的顶部30T对齐的顶面41T。依据本发明的另一实施例，如图7B所示，在凹槽31中进行外延步骤，形成外延鳍状结构42，与底部鳍状结构102构成鳍状结构201。值得注意的是，外延鳍状结构42具有高于间隙壁30的顶部30T的顶面42T。依据本发明的一实施例，如图7C所示，在凹槽31中进行外延步骤，形成外延鳍状结构43，与底部鳍状结构102构成鳍状结构202。值得注意的是，外延鳍状结构43具有低于间隙壁30的顶部30T的顶面43T。由于图7A-图7C不同实施例中，都以图6A所示实施例为举例做外延步骤的说明，因此外延鳍状结构41、42、43的底面都与边缘部21的顶面21T共平面。
上述实施例中，外延鳍状结构41、42、43的材料可包含锗或硅锗，并且所含锗的比例范围介于50％～100％之间。图7A-图7C仅供说明之用，图7A-图7C示意的不同实施例的外延步骤可依实际需求，可分别实施于图6B或图6C示意的不同实施例之后，形成不同于图7A-图7C示意的结构。例如以图6B所示实施例为举例实行后续外延步骤，其所形成的外延鳍状结构的底面高于边缘部21的顶面21T，并依实际需要，利用图7A-图7C提供的不同外延步骤，形成不同高度的外延鳍状结构；又例如以图6C所示实施例为举例实行后续外延步骤，其所形成的外延鳍状结构的底面低于边缘部21的顶面21T，并依实际需要，利用图7A-图7C提供的不同外延步骤，形成不同高度的外延鳍状结构。依据本发明提供的方法与步骤产生的变化，都不脱离本发明公开的专利范围。
接着，可利用一般蚀刻制作工艺来移除间隙壁30，用以露出外延鳍状结构。为方便说明，以下将以图7A实施例的外延步骤为举例做后续制作工艺步骤的说明，但并不用以限定本发明。如图8所示，移除间隙壁30后，露出外延鳍状结构41。另外，间隙壁30及浅沟槽隔离结构20’间可具有高蚀刻选择比，例如，浅沟槽隔离结构20’由氧化物所组成，则间隙壁30可由氮化物(如氮化硅)所组成。不过，移除间隙壁30时，仍可能会使浅沟槽隔离结构20’的凹陷部22更加凹陷一些。
接着，请参照图9，在部分外延鳍状结构41与部分浅沟槽隔离结构20’上，形成栅极结构50，其步骤可包含先形成栅介电层501于部分外延鳍状结构41与部分浅沟槽隔离结构20’上，使其沿X方向延伸垂直于鳍状结构200的延伸方向Y。然后于栅介电层501与部分浅沟槽隔离结构20’上，形成栅极材料层502，同样地使其沿X方向延伸垂直于鳍状结构200的延伸方向Y，用以形成包含栅介电层501与栅极材料层502的栅极结构50，据此，完成如图10所绘示的鳍状场效晶体管元件，而图9为图10中沿X方向的a-a’切线所绘制的剖面示意图。其中，栅介电层501可以是高介电常数材料，栅极材料层可以是导体或半导体材料。在形成栅介电层501之前，还可选择性形成覆盖层(未绘示)于部分外延鳍状结构41与部分浅沟槽隔离结构20’上，另外，在形成栅介电层501之后，形成栅极材料层502之前，也可依需要选择性形成金属功函数层(未绘示)。
接下来，栅极结构50完成后，如图11所示，图11沿图10中沿Y方向的b-b’切线所绘制剖面示意图，进行源/漏极结构形成步骤。先对外延鳍状结构41的两端进行蚀刻，换言之，保留栅极结构50覆盖的部分外延鳍状结构41，移除源/漏极的预定区域所在的部分外延鳍状结构41，以形成移除区61与鳍状通道结构41’(如图12所示)。移除未被栅极结构50覆盖的部分外延鳍状结构41后，如图13所示，在移除区61处外延形成源/漏极结构60，完成如图13与图14所示的鳍状场效晶体管元件，其中图14为图13所示的鳍状场效晶体管元件的立体俯视图。另外，源/漏极结构60与鳍状通道结构41’共同组成外延鳍状结构300，并且外延鳍状结构300与底部鳍状结构102共同组成鳍状结构400。值得注意的是，源/漏极结构60的成分不同于鳍状通道结构41’与基材10的成分。于本发明其他实施例中，源/漏极结构60的成分可含锗，但含锗的比例与鳍状通道结构41’不同。
根据上述实施例，本发明提供一种鳍状场效晶体管元件及其制造方法，使用间隙壁来定义并外延形成鳍状场效晶体管元件的通道区域，不仅提升鳍状场效晶体管元件的品质与效能，更节省制作工艺成本与工时。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明。任何该领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰。因此本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (10)
1.一种鳍状场效晶体管元件制造方法，其包括以下步骤：
提供一基材，该基材表面上具有一鳍状结构；
在该基材上形成一氧化层；
移除部分该氧化层，用以露出部分的该鳍状结构，同时形成至少一浅沟槽隔离结构；
在该鳍状结构的露出部分两侧形成一对间隙壁；
移除部分该鳍状结构用以于该对间隙壁间形成一凹槽，并同时移除部分未被间隙壁覆盖的该浅沟槽隔离结构；
在该凹槽中形成一外延鳍状结构；
移除该对间隙壁；以及
在该外延鳍状结构上形成一栅极结构，使其延伸方向垂直于该外延鳍状结构的延伸方向。
2.如权利要求1所述的鳍状场效晶体管元件制造方法，其中移除部分未被该对间隙壁覆盖的该浅沟槽隔离结构用以形成一凹陷部，同时形成一边缘部被覆盖于该对间隙壁之下，其中该边缘部的一顶面高于该凹陷部的一顶面。
3.如权利要求2所述的鳍状场效晶体管元件制造方法，其中该凹槽的一底面与该边缘部的该顶面共平面。
4.如权利要求2所述的鳍状场效晶体管元件制造方法，其中该凹槽的一底面高于该边缘部的该顶面。
5.如权利要求2所述的鳍状场效晶体管元件制造方法，其中该凹槽的一底面低于该边缘部的该顶面。
6.如权利要求1所述的鳍状场效晶体管元件制造方法，其中该外延鳍状结构的一顶面与该对间隙壁的一顶部对齐。
7.如权利要求1所述的鳍状场效晶体管元件制造方法，其中该外延鳍状结构的一顶面高于该对间隙壁的一顶部。
8.如权利要求1所述的鳍状场效晶体管元件制造方法，其中该外延鳍状结构的一顶面低于该对间隙壁的一顶部。
9.如权利要求1所述的鳍状场效晶体管元件制造方法，其中该外延鳍状结构物理接触该凹槽的一底面，且该外延鳍状结构中含锗的比例范围为50％～100％。
10.如权利要求1所述的鳍状场效晶体管元件制造方法，其还包含以下步骤：
移除部分未被该栅极结构覆盖的该外延鳍状结构，用以形成一移除区；以及
在该移除区中外延形成一源/漏极结构，该源/漏极结构的成分不同于该外延鳍状结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410405794.XA CN105355658B (zh) | 2014-08-18 | 2014-08-18 | 鳍状场效晶体管元件及其制造方法 |
| US14/490,624 US20160049467A1 (en) | 2014-08-18 | 2014-09-18 | Fin field effect transistor device and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410405794.XA CN105355658B (zh) | 2014-08-18 | 2014-08-18 | 鳍状场效晶体管元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105355658A CN105355658A (zh) | 2016-02-24 |
| CN105355658B true CN105355658B (zh) | 2019-10-18 |
Family
ID=55302748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410405794.XA Active CN105355658B (zh) | 2014-08-18 | 2014-08-18 | 鳍状场效晶体管元件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20160049467A1 (zh) |
| CN (1) | CN105355658B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9601377B2 (en) * | 2014-10-17 | 2017-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET formation process and structure |
| US9929242B2 (en) * | 2015-01-12 | 2018-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR102310076B1 (ko) * | 2015-04-23 | 2021-10-08 | 삼성전자주식회사 | 비대칭 소스/드레인 포함하는 반도체 소자 |
| US10483262B2 (en) * | 2015-05-15 | 2019-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual nitride stressor for semiconductor device and method of manufacturing |
| US9922975B2 (en) * | 2015-10-05 | 2018-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit having field-effect trasistors with dielectric fin sidewall structures and manufacturing method thereof |
| US20170191912A1 (en) * | 2016-01-06 | 2017-07-06 | International Business Machines Corporation | Semiconductor manufactured nano-structures for microbe or virus trapping or destruction |
| US10163898B2 (en) * | 2016-04-25 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs and methods of forming FinFETs |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101189730A (zh) * | 2004-03-31 | 2008-05-28 | 英特尔公司 | 具有增强迁移率的应变沟道的非平面体晶体管及制造方法 |
| CN103903985A (zh) * | 2012-12-27 | 2014-07-02 | 台湾积体电路制造股份有限公司 | 用于形成具有自对准源极/漏极的FinFET的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101386430B1 (ko) * | 2007-10-02 | 2014-04-21 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US8207038B2 (en) * | 2010-05-24 | 2012-06-26 | International Business Machines Corporation | Stressed Fin-FET devices with low contact resistance |
-
2014
- 2014-08-18 CN CN201410405794.XA patent/CN105355658B/zh active Active
- 2014-09-18 US US14/490,624 patent/US20160049467A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101189730A (zh) * | 2004-03-31 | 2008-05-28 | 英特尔公司 | 具有增强迁移率的应变沟道的非平面体晶体管及制造方法 |
| CN103903985A (zh) * | 2012-12-27 | 2014-07-02 | 台湾积体电路制造股份有限公司 | 用于形成具有自对准源极/漏极的FinFET的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105355658A (zh) | 2016-02-24 |
| US20160049467A1 (en) | 2016-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105355658B (zh) | 鳍状场效晶体管元件及其制造方法 | |
| US8629038B2 (en) | FinFETs with vertical fins and methods for forming the same | |
| CN102446972B (zh) | 具有带凹口的鳍片结构的晶体管及其制造方法 | |
| CN103050533B (zh) | 用于三维晶体管应用的采用等离子体掺杂和蚀刻的选择性鳍成形工艺 | |
| US9461150B2 (en) | Method for fabricating semiconductor device with fin-shaped structure | |
| CN103177950B (zh) | 制造鳍器件的结构和方法 | |
| US20180047848A1 (en) | Method of fabricating semiconductor device | |
| KR102067171B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN103854989B (zh) | 具有相同鳍型场效晶体管栅极高度的结构及其形成方法 | |
| US20130052778A1 (en) | Semiconductor process | |
| US10559564B2 (en) | Two dimension material fin sidewall | |
| CN104217998B (zh) | 集成电路及制造具有包覆非平面晶体管结构的集成电路的方法 | |
| CN103794490A (zh) | 自对准双图形的形成方法 | |
| US9224841B2 (en) | Semiconductor fins on a trench isolation region in a bulk semiconductor substrate and a method of forming the semiconductor fins | |
| US8822284B2 (en) | Method for fabricating FinFETs and semiconductor structure fabricated using the method | |
| CN103715097A (zh) | 利用外延工艺制备垂直沟道的围栅型mosfet的方法 | |
| US9076870B2 (en) | Method for forming fin-shaped structure | |
| US9520469B1 (en) | Fabrication of fin structures having high germanium content | |
| CN105161535B (zh) | 多沟道全包围栅极鳍式半导体器件制备方法 | |
| US9620589B2 (en) | Integrated circuits and methods of fabrication thereof | |
| US11018218B2 (en) | Narrow gap device with parallel releasing structure | |
| US9721804B1 (en) | Semiconductor device and method for fabricating the same | |
| US10157751B1 (en) | Method for manufacturing semiconductor device | |
| CN104701184A (zh) | 形成多鳍结构场发射晶体管的方法 | |
| US9013024B2 (en) | Semiconductor structure and process thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |