KR101943235B1 - 산화물 반도체 박막 트랜지스터용 스캔 구동회로 - Google Patents

산화물 반도체 박막 트랜지스터용 스캔 구동회로 Download PDF

Info

Publication number
KR101943235B1
KR101943235B1 KR1020177007045A KR20177007045A KR101943235B1 KR 101943235 B1 KR101943235 B1 KR 101943235B1 KR 1020177007045 A KR1020177007045 A KR 1020177007045A KR 20177007045 A KR20177007045 A KR 20177007045A KR 101943235 B1 KR101943235 B1 KR 101943235B1
Authority
KR
South Korea
Prior art keywords
electrically connected
node
transistor
gate
drain
Prior art date
Application number
KR1020177007045A
Other languages
English (en)
Other versions
KR20170042352A (ko
Inventor
챠오 다이
Original Assignee
센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20170042352A publication Critical patent/KR20170042352A/ko
Application granted granted Critical
Publication of KR101943235B1 publication Critical patent/KR101943235B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 산화물 반도체 박막 트랜지스터용 스캔 구동회로를 제공하며, 상기 산화물 반도체 박막 트랜지스터용 스캔 구동회로의 풀다운 유지회로부(600)는 주 인버터와 보조 인버터를 구비하고, 정전압 저전위(DCL)를 도입하여, 정전압 저전위(DCL)<제2 부전위(VSS2)<제1 부전위(VSS1)로 설정함으로써, 산화물 반도체 박막 트랜지스터의 전기적 특성이 스캔 구동회로에 미치는 영향, 특히 누전 문제가 가져오는 기능적인 불량을 방지할 수 있어, 풀다운 유지회로부(600)가 작용 기간에는 정상적으로 풀다운되고, 비작용 기간에는 비교적 높은 전위에 처하여, 제1 노드(Q(N))와 출력단(G(N))이 효과적으로 저전위를 유지할 수 있다.

Description

산화물 반도체 박막 트랜지스터용 스캔 구동회로{SCAN DRIVING CIRCUIT FOR OXIDE SEMICONDUCTOR THIN FILM TRANSISTOR}
본 발명은 액정 디스플레이 분야에 관한 것으로서, 특히 산화물 반도체 박막 트랜지스터용 스캔 구동회로에 관한 것이다.
GOA(Gate Drive On Array)는 박막 트랜지스터(thin film transistor, TFT) 액정 디스플레이 어레이(Array) 제조공정을 이용하여 게이트 드라이버를 박막 트랜지스터 어레이 기판에 제작함으로써 순차주사를 구현하는 구동방식이다.
통상적으로, GOA 회로는 주로 풀업부(Pull-up part), 풀업제어부(Pull-up control part), 전송부(Transfer part), 풀다운부(Pull-down part), 풀다운 유지회로부(Pull-down Holding part), 및 전위를 상승시키는 부스트부(Boost part)로 구성되며, 부스트부는 일반적으로 부트스트랩 커패시터로 구성된다.
풀업부는 주로 입력된 클럭신호(Clock)를 박막 트랜지스터의 게이트로 출력하는 일을 담당하며, 액정 디스플레이의 구동신호 역할을 한다. 풀업제어부는 주로 풀업부의 개방을 제어하는 일을 담당하며, 일반적으로 이전 단계의 GOA 회로로부터 전달되는 신호에 의해 작용한다. 풀다운부는 주로 스캔신호를 출력 후, 신속히 스캔신호(즉 박막 트랜지스터의 게이트의 전위)를 로우레벨로 낮추는 일을 담당한다. 풀다운 유지회로부는 즉 주로 스캔신호와 풀업부의 신호를 차단 상태(즉 설정된 부전위)로 유지하는 일을 담당한다. 부스트부는 즉 주로 풀업부의 전위에 대해 2차 상승을 수행하여 풀업부의 정상적인 출력을 보장하는 일을 담당한다.
산화물 반도체 박막 트랜지스터가 발전함에 따라, 산화물 반도체에 상응하는 패널 주변의 집적회로 역시 관심의 촛점이 되었다. 산화물 반도체 트랜지스터의 캐리어 이동도는 비정질 실리콘 박막 트랜지스터의 20~30배로서, TFT의 화소전극에 대한 충방전 속도를 대폭 향상시킬 수 있어 화소의 응답 속도가 향상되고, 보다 빠른 리프레시 속도를 구현함과 동시에, 더욱 빠른 응답은 화소의 라인 스캔 속도 또한 크게 향상시킬 수 있어, TFT-LCD에서 초고해상도가 가능해진다. 따라서, 산화물 반도체 박막 트랜지스터의 GOA 회로는 향후 비정질 실리콘의 GOA 회로를 대체할 가능성이 있다. 종래 기술 중, 산화물 반도체 박막 트랜지스터의 GOA 회로의 개발이 비교적 드물고, 특히 산화물 박막 트랜지스터의 전기적 특성 자체가 가져오는 여러 문제들을 극복할 필요가 있다. 예를 들어, 종래의 비정질 실리콘 박막 트랜지스터의 전기적 특성 중 임계전압은 일반적으로 0V 이상이고, 또한 서브임계 영역의 전압은 전류에 비해 요동폭이 비교적 크다. 그렇기 때문에, 회로 설계에 있어, 설사 모종의 트랜지스터가 작동 시 트랜지스터의 게이트와 소스 간의 전압(Vgs)이 거의 OV와 같더라도, 발생되는 누설전류가 비교적 작다. 그러나 산화물 반도체 박막 트랜지스터는 그 재료 자체의 특성이 비정질 실리콘과 뚜렷한 차이가 있어, 그 임계전압값은 0V 정도이고, 또한 서브임계 영역의 요동폭이 비교적 작다. 그런데 GOA 회로는 off 상태일 때 대부분의 소자가 Vgs=0V에서 작동하기 때문에, 산화물 반도체 박막 트랜지스터 GOA 회로 설계의 난도가 증가할 수 있으며, 비정질 실리콘 반도체에 적용되는 약간의 스캔 구동 회로를 산화물 반도체에 응용할 경우 약간의 기능적인 문제가 존재할 수 있다. 이밖에, 모종의 외재적인 요소의 유도 및 응력 작용에 의해, 산화물 반도체 박막 트랜지스터는 임계전압이 음의 값을 향해 감소하는 추세가 발생하기도 하는데, 이렇게 되면 산화물 반도체 박막 트랜지스터 GOA 회로가 작동할 수 없는 상황을 직접적으로 초래할 수 있다. 따라서 회로 설계 시 이러한 소자 특성이 GOA 회로에 미치는 영향을 반드시 고려해야 한다.
본 발명의 목적은 산화물 박막 트랜지스터의 전기성이 GOA 구동 회로에 미치는 영향, 특히 누설 전류 문제가 가져오는 기능적인 불량을 해결하고, 현재의 산화물 박막 트랜지스터 스캔 구동회로 중 풀다운 유지회로부가 비작용 기간에 비교적 높은 전위에 놓이지 못하는 문제를 해결하기 위한 산화물 반도체 박막 트랜지스터용 스캔 구동회로를 제공하고자 하는데 있다.
상기 목적에 대하여, 본 발명은 산화물 반도체 박막 트랜지스터의 스캔 구동회로를 제공하며, 이는 캐스케이드 연결된 복수의 GOA 유닛을 포함하고, N은 양의 정수로서, 제N 단계 GOA 유닛은 풀업제어부, 풀업부, 전송부, 제1 풀다운부, 부트스트랩 커패시터부 및 풀다운 유지회로부를 포함하며;
상기 풀업제어부는 게이트가 상기 제N 단계 GOA 유닛의 두 단계 이전 GOA 유닛인 제N-2 단계 GOA 유닛의 구동 출력단에 전기적으로 연결되고, 드레인은 상기 제N 단계 GOA 유닛의 두 단계 이전 GOA 유닛인 제N-2 단계 GOA 유닛의 출력단에 전기적으로 연결되며, 소스는 제1 노드에 전기적으로 연결되는 제11 트랜지스터를 포함하고;
상기 제1 풀다운부는 게이트가 상기 제N 단계 GOA 유닛의 두 단계 다음 GOA 유닛인 제N+2 단계 GOA 유닛의 출력단에 전기적으로 연결되고, 드레인은 제1 노드에 전기적으로 연결되며, 소스는 제2 부전위 또는 출력단에 전기적으로 연결되는 제41 트랜지스터를 포함하며;
상기 풀다운 유지부는 게이트와 드레인이 모두 정전압 고전위에 전기적으로 연결되고, 소스는 제4 노드에 전기적으로 연결되는 제51 트랜지스터; 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 제4 노드에 전기적으로 연결되며, 소스는 제1 부전위에 전기적으로 연결되는 제52 트랜지스터; 게이트는 제4 노드에 전기적으로 연결되고, 드레인은 정전압 고전위에 전기적으로 연결되며, 소스는 제2 노드에 전기적으로 연결되는 제53 트랜지스터; 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 제2 노드에 전기적으로 연결되며, 소스는 제3 노드에 전기적으로 연결되는 제54 트랜지스터; 게이트는 제4 노드에 전기적으로 연결되고, 드레인은 정전압 고전위에 전기적으로 연결되며, 소스는 제3 노드에 전기적으로 연결되는 제73 트랜지스터; 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 제3 노드에 전기적으로 연결되며, 소스는 정전압 저전위에 전기적으로 연결되는 제74 트랜지스터; 게이트는 제2 노드에 전기적으로 연결되고, 드레인은 제1 노드에 전기적으로 연결되며, 소스는 제2 부전위에 전기적으로 연결되는 제42 트랜지스터; 게이트는 제2 노드에 전기적으로 연결되고, 드레인은 출력단에 전기적으로 연결되며, 소스는 제1 부전위에 전기적으로 연결되는 제32 트랜지스터를 포함하고;
상기 제51 트랜지스터, 제52 트랜지스터, 제53 트랜지스터, 제54 트랜지스터는 주 인버터를 구성하여, 상기 주 인버터로 제32 트랜지스터와 제42 트랜지스터를 제어하고; 상기 제73 트랜지스터, 제74 트랜지스터는 보조 인버터를 구성하여, 상기 보조 인버터는 작용 기간에 주 인버터로 저전위를 공급하고, 비작용 기간에 주 인버터로 고전위를 제공하며;
상기 제1 부전위, 제2 부전위와 정전압 저전위의 관계는 정전압 저전위<제2 부전위<제1 부전위이다.
상기 보조 인버터는 게이트와 드레인이 모두 정전압 고전위에 전기적으로 연결되고, 소스는 제73 트랜지스터의 게이트에 전기적으로 연결되는 제71 트랜지스터; 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 제73 트랜지스터의 게이트에 전기적으로 연결되며, 소스는 정전압 저전위에 전기적으로 연결되는 제72 트랜지스터를 더 포함하며; 상기 제73 트랜지스터의 게이트는 제4 노드와 차단된다.
상기 스캔 구동회로에 채택된 단계 전송 방식은 제N-2단계에서 제N단계로 전송하는 방식이다.
상기 풀업부는 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 클럭 신호에 전기적으로 연결되며, 소스는 출력단에 전기적으로 연결되는 제21 트랜지스터를 포함하고;
상기 전송부는 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 클럭 신호에 전기적으로 연결되며, 소스는 구동 출력단에 전기적으로 연결되는 제22 트랜지스터를 포함하며;
상기 부트스트랩 커패시터부는 일단이 제1 노드에 전기적으로 연결되고, 타단은 출력단에 전기적으로 연결되는 커패시터를 포함한다.
상기 스캔 구동회로의 제1단계 연결관계에서, 제11 트랜지스터의 게이트는 회로의 시동 신호단에 전기적으로 연결되고, 드레인은 회로의 시동 신호단에 전기적으로 연결되며;
상기 스캔 구동회로의 제2단계 연결관계에서, 제11 트랜지스터의 게이트와 드레인은 모두 회로의 시동 신호단에 전기적으로 연결된다.
상기 스캔 구동회로의 마지막 단계의 연결관계에서, 제41 트랜지스터의 게이트는 회로의 시동 신호단에 전기적으로 연결되고;
상기 스캔 구동회로의 끝에서 두 번째 단계의 연결관계에서, 제41 트랜지스터의 게이트는 회로의 시동 신호단에 전기적으로 연결된다.
상기 클럭신호의 파형 듀티비는 50/50 미만이다.
상기 클럭신호의 파형 듀티비는 40/60이다.
상기 제1 노드의 신호 출력 파형은 "凸"자형이다.
상기 클럭신호는 4세트의 클럭신호인 제1 클럭신호, 제2 클럭신호, 제3 클럭신호, 제4 클럭신호를 포함한다.
본 발명의 유익한 효과는 다음과 같다. 본 발명은 산화물 반도체 박막 트랜지스터용 스캔 구동회로를 제공하며, 상기 산화물 반도체 박막 트랜지스터용 스캔 구동회로의 풀다운 유지회로부는 주 인버터와 보조 인버터를 구비하고, 정전압 저전위를 도입하여, 정전압 저전위<제2 부전위<제1 부전위로 설정함으로써, 산화물 반도체 박막 트랜지스터의 전기적 특성이 스캔 구동회로에 미치는 영향, 특히 누설전류 문제가 가져오는 기능적인 불량을 방지할 수 있어, 풀다운 유지회로부가 작용 기간에는 정상적으로 풀다운되고, 비작용 기간에는 비교적 높은 전위에 처하여, 제1 노드와 출력단이 효과적으로 저전위를 유지할 수 있다.
본 발명의 특징 및 기술 내용을 좀 더 구체적으로 이해할 수 있도록, 이하 본 발명에 관한 상세한 설명과 첨부도면을 참조하기 바라며, 단 첨부도면은 단지 참고 및 설명용으로 제공되는 것일 뿐, 결코 본 발명을 제한하기 위한 것이 아니다.
도면 중,
도 1은 본 발명의 산화물 반도체 박막 트랜지스터용 스캔 구동회로의 제1 실시예의 회로도이다.
도 2는 도 1에 도시된 제1 실시예의 제1 단계 GOA 유닛의 회로도이다.
도 3은 도 1에 도시된 제1 실시예의 제2 단계 GOA 유닛의 회로도이다.
도 4는 도 1에 도시된 제1 실시예의 끝에서 두 번째 단계의 GOA 유닛의 회로도이다.
도 5는 도 1에 도시된 제1 실시예의 마지막 단계 즉 끝에서 첫 번째 단계의 GOA 유닛의 회로도이다.
도 6은 본 발명의 산화물 반도체 박막 트랜지스터용 스캔 구동회로의 제2 실시예의 회로도이다.
도 7은 본 발명의 산화물 반도체 박막 트랜지스터용 스캔 구동회로의 제3 실시예의 회로도이다.
도 8은 본 발명의 산화물 반도체 박막 트랜지스터용 스캔 구동회로의 제4 실시예의 회로도이다.
도 9는 본 발명의 산화물 반도체 박막 트랜지스터용 스캔 구동회로의 파형 설정과 키 노드의 출력파형도이다.
본 발명이 채택한 기술 수단 및 그 효과를 좀 더 구체적으로 설명하기 위하여, 이하 본 발명의 바람직한 실시예 및 그 첨부도면을 결합하여 상세히 설명한다.
도 1-5를 참조하면, 본 발명의 산화물 반도체 박막 트랜지스터용 스캔 구동회로의 제1 일시예이다. 도 1에 도시된 바와 같이, 상기 산화물 반도체 박막 트랜지스터용 스캔 구동회로는 인듐갈륨아연 산화물(Indium Gallium Zinc Oxide, IGZO) 박막 트랜지스터의 스캔 구동회로이며, 캐스케이드 연결된 복수의 GOA 유닛을 포함하며, N은 양의 정수로서, 제N 단계 GOA 유닛은 풀업 제어부(100), 풀업부(200), 전송부(300), 제1 풀다운부(400), 부트스트랩 커패시터(500)부 및 풀다운 유지회로부(600)를 포함한다.
상기 각 부분의 구성 및 구체적인 연결방식은 다음과 같다.
상기 풀업 제어부(100)는 제11 트랜지스터(T11)를 포함하며, 상기 제11 트랜지스터(T11)의 게이트는 상기 제N 단계 GOA 유닛의 두 단계 이전 GOA 유닛인 제N-2 단계 GOA 유닛의 구동 출력단(ST(N-2))에 전기적으로 연결되고, 드레인은 상기 제N 단계 GOA 유닛의 두 단계 이전 GOA 유닛인 제N-2 단계 GOA 유닛의 출력단(G(N-2))에 전기적으로 연결되며, 소스는 제1 노드(Q(N))에 전기적으로 연결되고;
상기 풀업부(200)는 제21 트랜지스터(T21)를 포함하며, 상기 제21 트랜지스터(T21)의 게이트는 제1 노드(Q(N))에 전기적으로 연결되고, 드레인은 클럭신호(CK(M))에 전기적으로 연결되며, 소스는 출력단(G(N))에 전기적으로 연결되고;
상기 전송부(300)는 제22 트랜지스터(T22)를 포함하며, 상기 제22 트랜지스터(T22)의 게이트는 제1 노드(Q(N))에 전기적으로 연결되고, 드레인은 클럭신호(CK(M))에 전기적으로 연결되며, 소스는 구동 출력단(ST(N))에 전기적으로 연결되고;
상기 제1 풀다운부(400)는 제41 트랜지스터(T41)를 포함하며, 상기 제41 트랜지스터(T41)의 게이트는 상기 제N단계 GOA 유닛의 두 단계 다음 GOA 유닛인 제N+2 단계 GOA 유닛의 출력단(G(N+2))에 전기적으로 연결되고, 드레인은 제1 노드(Q(N))에 전기적으로 연결되며, 소스는 제2 부전위(VSS2)에 전기적으로 연결되고;
상기 부트스트랩 커패시터부(500)는 커패시터(Cb)를 포함하며, 상기 커패시터(Cb)의 일단은 제1 노드(Q(N))에 전기적으로 연결되고, 타단은 출력단(G(N))에 전기적으로 연결되며;
상기 풀다운 유지부(600)는 게이트와 드레인이 모두 정전압 고전위(DCH)에 전기적으로 연결되고, 소스는 제4 노드(S(N))에 전기적으로 연결되는 제51 트랜지스터(T51);
게이트는 제1 노드(Q(N))에 전기적으로 연결되고, 드레인은 제4 노드(S(N))에 전기적으로 연결되며, 소스는 제1 부전위(VSS1)에 전기적으로 연결되는 제52 트랜지스터(T52);
게이트는 제4 노드(S(N))에 전기적으로 연결되고, 드레인은 정전압 고전위(DCH)에 전기적으로 연결되며, 소스는 제2 노드(P(N))에 전기적으로 연결되는 제53 트랜지스터(T53);
게이트는 제1 노드(Q(N))에 전기적으로 연결되고, 드레인은 제2 노드(P(N))에 전기적으로 연결되며, 소스는 제3 노드(K(N))에 전기적으로 연결되는 제54 트랜지스터(T54);
게이트와 드레인은 모두 정전압 고전위(DCH)에 전기적으로 연결되고, 소스는 제73 트랜지스터(T73)의 게이트에 연결되는 제71 트랜지스터(T71);
게이트는 제1 노드(Q(N))에 전기적으로 연결되고, 드레인은 제73 트랜지스터(T73)의 게이트에 전기적으로 연결되며, 소스는 정전압 저전위(DCL)에 전기적으로 연결되는 제72 트랜지스터(T72);
게이트는 제71 트랜지스터(T71)의 소스에 전기적으로 연결되고, 드레인은 정전압 고전위(DCH)에 전기적으로 연결되며, 소스는 제3 노드(K(N))에 전기적으로 연결되는 제73 트랜지스터;
게이트는 제1 노드(Q(N))에 전기적으로 연결되고, 드레인은 제3 노드(K(N))에 전기적으로 연결되며, 소스는 정전압 저전위(DCL)에 전기적으로 연결되는 제74 트랜지스터(T74);
게이트는 제2 노드(P(N))에 전기적으로 연결되고, 드레인은 제1 노드(Q(N))에 전기적으로 연결되며, 소스는 제2 부전위(VSS2)에 전기적으로 연결되는 제42 트랜지스터(T42);
게이트는 제2 노드(P(N))에 전기적으로 연결되고, 드레인은 출력단(G(N))에 전기적으로 연결되며, 소스는 제1 부전위(VSS1)에 전기적으로 연결되는 제32 트랜지스터(T32)를 포함한다.
특별히 설명해 두어야 할 점으로, 먼저, 상기 제1 부전위(VSS1), 제2 부전위(VSS2)와 정전압 전위(DCL)의 관계는 정전압 저전위(DCL)<제2 부전위(VSS2)<제1 부전위(VSS1)이다.
그 다음, 상기 스캔 구동회로에 채택된 단계 전송 방식은 제N-2단계가 제N단계로 전송해주는 방식이며, 도 2에 도시된 바와 같이, 상기 스캔 구동회로의 제1단계 연결관계에서, 제11 트랜지스터(T11)의 게이트와 드레인은 회로의 시동 신호단(STV)에 전기적으로 연결된다.
도 3에 도시된 바와 같이, 상기 스캔 구동회로의 제2단계 연결관계에서, 제11 트랜지스터(T11)의 게이트와 드레인은 모두 회로의 시동 신호단(STV)에 전기적으로 연결된다.
도 4에 도시된 바와 같이, 상기 스캔 구동회로의 끝에서 두 번째 단계의 연결관계에서, 제41 트랜지스터(T41)의 게이트는 회로의 시동 신호단(STV)에 전기적으로 연결된다.
도 5에 도시된 바와 같이, 상기 스캔 구동회로의 마지막 단계인 끝에서 첫 번째 단계의 연결관계에서, 제41 트랜지스터(T41)의 게이트는 회로의 시동 신호단(STV)에 전기적으로 연결된다.
또한, 제1 풀다운부(400)는 제41 트랜지스터(T41)만 제1 노드(Q(N))의 풀다운을 담당하고, 제41 트랜지스터(T41)의 게이트는 제N+2 단계 GOA 유닛의 출력단(G(N+2))에 전기적으로 연결되며, T41의 소스는 제2 부전위(VSS2)에 전기적으로 연결된다. 상기 클럭신호(CK(M))는 4세트의 클럭신호인 제1 클럭신호(CK(1)), 제 클럭신호(CK(2)), 제3 클럭신호(CK(3)), 제4 클럭신호(CK(4))를 포함하며, 또한 클럭신호(CK(M))의 듀티비는 제1 노드(Q(N))가 "凸"자형을 나타내도록 50/50 미만으로 설정하여야 하고, 상기 클럭신호(CK(M))의 파형 듀티비는 40/60인 것이 바람직하다.
가장 중요한 것은, 상기 풀다운 유지회로부(600)는 특수한 이중 인버터 설계를 채택하였다는 점이다. 그 중 제51 트랜지스터(T51), 제52 트랜지스터(T52), 제53 트랜지스터(T53), 제54 트랜지스터(T54) 4개의 트랜지스터로 주 인버터를 구성하고, 제71 트랜지스터(T71), 제72 트랜지스터(T72), 제73 트랜지스터(T73), 제74 트랜지스터(T74) 4개의 트랜지스터로 보조 인버터를 구성한다. 상기 주 인버터의 작용은 제32 트랜지스터(T32)와 제42 트랜지스터(T42) 2개의 트랜지스터를 제어하는 것이고, 상기 보조 인버터의 작용은 작용 기간에 주 인버터로 저전위를 제공하고, 비작용 기간에 주 인버터에 적당한 고전위를 제공하여 제54 트랜지스터(T54)의 누전을 감소시킴으로써, 주 인버터가 비작용 기간에 비교적 높은 전위를 발생시킬 수 있도록 하는 것이다.
작용 기간에, 보조 인버터가 정전압 고전위(DCH)와 정전압 저전위(DCL)의 고/저 전압을 통해 구동된 후, 제52 트랜지스터(T52)는 제1 부전위(VSS1)로 풀다운되고, 제74 트랜지스터(T74), 제72 트랜지스터(T72)는 제1 노드(Q(N))가 고전위일 때 개방되어 정전압 고전위(DCH)를 풀다운시킴으로써, 제3 노드(K(N))를 더욱 낮은 전위에 이르게 하며, 제2 노드(P(N)) 역시 더욱 낮은 전위로 풀다운된다. 즉 보조 인버터가 작용 기간에 주 인버터로 저전위를 제공하기 때문에, 제32 트랜지스터(T32), 제42 트랜지스터(T42)에 임계전압이 비교적 낮거나 또는 0V에 가까워지는 물리적인 특성으로 유발되는 누전의 발생을 철저히 방지함으로써, 상기 풀다운 유지회로부(600)가 작용 기간에 정상적으로 풀다운될 수 있도록 보장한다.
비작용 기간에, 제52 트랜지스터(T52), 제54 트랜지스터(T54), 제72 트랜지스터(T72), 제74 트랜지스터(T74)는 모두 컷오프된다. 제54 트랜지스터(T54)의 게이트가 제1 노드(Q(N))에 전기적으로 연결되고, 소스는 제3 노드(K(N))에 전기적으로 연결되며, 상기 제54 트랜지스터(T54)의 게이트는 부전위이고, 소스는 정전위이기 때문에, Vgs는 상대적으로 상당히 음의 값인 전위로서, 제54 트랜지스터(T54)를 매우 잘 차단시켜 누전을 감소시킬 수 있으며, 즉 보조 인버터가 비작용 기간에 주 인버터로 하나의 적당한 고전위를 제공함으로써 제54 트랜지스터(T54)의 누전을 감소시키고, 상기 풀다운 유지회로부(600)가 비작용 기간에 비교적 높은 전위에 놓이도록 보장하며, 제1 노드(Q(N))와 출력단(G(N))은 저전위를 효과적으로 유지할 수 있다. 또한, 제3 노드(K(N))가 고전위일 경우, 저항 분압 기능을 더 구비하여, 제2 노드(P(N))의 전위가 더욱 높아지도록 할 수 있기 때문에, 제2 노드(P(N))의 전위를 안정화시킬 수 있다.
도 6을 참조하면, 본 발명의 산화물 반도체 박막 트랜지스터용 스캔 구동회로의 제2 실시예이다. 상기 제2 실시예와 제1 실시예의 차이점은, 상기 제41 트랜지스터(T41)의 소스가 출력단(G(N))에 전기적으로 연결된다는데 있으며, 제41 트랜지스터(T41)의 소스를 출력단(G(N))에 전기적으로 연결하면, 작용 기간에 상기 제41 트랜지스터(T41)를 통한 제1 노드(Q(N))의 누전을 감소시킬 수 있다. 이 부분을 제외하고, 도 6과 도 1 중 동일한 부호를 갖는 부분의 구성, 연결관계, 기능과 조작 원리가 같으므로, 여기서는 중복 설명을 생략한다.
도 7을 참조하면, 본 발명의 산화물 반도체 박막 트랜지스터용 스캔 구동회로의 제3 실시예이다. 상기 제3 실시예와 제1 실시예의 차이점은, 상기 보조 인버터부에서 제71 트랜지스터(T71)와 제72 트랜지스터(T72)를 삭제하고, 상기 제73 트랜지스터(T73)의 게이트를 제4 노드(S(N)에 전기적으로 연결하여, 제73 트랜지스터(T73)와 제74 트랜지스터(T74)만으로 보조 인버터를 구성하였다는데 있으며, 상기 보조 인버터는 주 인버터 중의 제4 노드(S(N))를 인용하여 제73 트랜지스터(T73)를 제어함으로써, 보조 인버터의 부품 수량을 감소시킬 수 있고, 별도의 부품으로 S(N) 노드와 유사한 파형을 발생시켜 제73 트랜지스터(T73)를 제어할 필요가 없다.
작용 기간에, 보조 인버터가 제4 노드(S(N)와 정전압 저전위(DCL)의 고/저 전압을 통해 구동된 후, 제52 트랜지스터(T52)는 제1 부전위(VSS1)로 풀다운되고, 제74 트랜지스터(T74), 제1 노드(Q(N))가 고전위일 때 개방되어 정전압 고전위(DCH)를 풀다운시킴으로써, 제3 노드(K(N)를 더욱 낮은 전위에 이르게 하며, 제2 노드(P(N) 역시 더욱 낮은 전위로 풀다운된다. 즉 보조 인버터가 작용 기간에 주 인버터로 저전위를 제공하기 때문에, 제32 트랜지스터(T32), 제2 트랜지스터(T42)에 임계전압이 비교적 낮거나 또는 0V에 가까워지는 물리적인 특성으로 유발되는 누전의 발생을 철저히 방지함으로써, 상기 풀다운 유지회로부(600)가 작용 기간에 정상적으로 풀다운될 수 있도록 보장한다.
비작용 기간에, 제52 트랜지스터(T52), 제54 트랜지스터(T54), 제74 트랜지스터(T74)는 모두 컷오프된다. 제54 트랜지스터(T54)의 게이트가 제1 노드(Q(N))에 전기적으로 연결되고, 소스는 제3 노드(K(N))에 전기적으로 연결되며, 상기 제54 트랜지스터(T54)의 게이트는 부전위이고, 소스는 정전위이기 때문에, Vgs는 상대적으로 상당히 음의 값인 전위로서, 제54 트랜지스터(T54)를 매우 잘 차단시켜 누전을 감소시킬 수 있으며, 즉 보조 인버터가 비작용 기간에 주 인버터로 하나의 적당한 고전위를 제공함으로써 제54 트랜지스터(T54)의 누전을 감소시키고, 상기 풀다운 유지회로부(600)가 비작용 기간에 비교적 높은 전위에 놓이도록 보장하며, 제1 노드(Q(N))와 출력단(G(N))은 저전위를 효과적으로 유지할 수 있다. 이밖에, 제3 노드(K(N))가 고전위일 경우, 저항 분압 기능을 더 구비하여, 제2 노드(P(N))의 전위가 더욱 높아지도록 할 수 있기 때문에, 제2 노드(P(N))의 전위를 안정화시킬 수 있다. 이 부분을 제외하고, 도 7과 도 1 중 동일한 부호를 갖는 부분의 구성, 연결관계, 기능과 조작 원리는 동일하므로, 여기서는 중복 설명을 생략한다.
도 8을 참조하면, 본 발명의 산화물 반도체 박막 트랜지스터의 스캔 구동회로의 제4 실시예이다. 상기 제4 실시예와 제3 실시예의 차이점은, 상기 제41 트랜지스터(T41)의 소스가 출력단(G(N))에 전기적으로 연결된다는데 있으며, 제41 트랜지스터(T41)의 소스를 출력단(G(N))에 전기적으로 연결하면, 작용 기간에 상기 제41 트랜지스터(T41)를 통한 제1 노드(Q(N))의 누전을 감소시킬 수 있다. 이 부분을 제외하고, 도 8과 도 7 중 동일한 부호를 갖는 부분의 구성, 연결관계, 기능과 조작 원리가 같으므로, 여기서는 중복 설명을 생략한다.
도 9를 참조하면, 본 발명의 산화물 반도체 박막 트랜지스터용 스캔 구동회로의 파형 설정과 키 노드의 출력 파형도이다. 그 중 STV는 회로의 시동 신호이고; CK(1)-CK(4)는 회로의 클럭신호이며, 여기에 도시된 클럭신호의 파형 듀티비는 40/60으로서, 제1 노드의 Q(N)의 신호 출력 파형이 "凸"자형을 나타내도록 보장할 수 있다. VSS1, VSS2, DCH, DCL은 입력된 정전압 제어신호이고, DCH는 고전위이며, VSS1, VSS2, DCL은 모두 정전압 저전위이고, 또한 DCL<VSS2<VSS1이다. 나머지는 회로의 키 노드가 발생시키는 출력신호 파형이다. 도면을 통해 알 수 있듯이, 제1 노드(Q(N))의 신호 출력파형은 "凸"자형을 나타내고, 출력단(G(N))은 정상적으로 출력되며; 비작용 기간에, 제1 노드(Q(N))와 출력단(G(N)은 저전위에 처한다.
결론적으로, 본 발명의 산화물 반도체 박막 트랜지스터용 스캔 구동회로의 풀다운 유지회로부는 주 인버터와 보조 인버터를 구비하고, 정전압 전위를 도입하여, 정전압 저전위<제2 부전위<제1 부전위로 설정함으로써, 산화물 반도체 박막 트랜지스터의 전기적 특성이 스캔 구동회로에 미치는 영향, 특히 누설전류 문제가 가져오는 기능성 불량을 방지할 수 있어, 풀다운 유지회로부가 작용 기간에는 정상적으로 풀다운되고, 비작용 기간에는 비교적 높은 전위에 처하여, 제1 노드와 출력단이 효과적으로 저전위를 유지할 수 있다.
비록 본 발명은 바람직한 실시예를 상기와 같이 공개하였으나, 상기 바람직한 실시예는 결코 본 발명을 제한하기 위한 것이 아니며, 상기 분야의 보통 기술자라면 본 발명의 정신과 범위를 벗어나지 않고 각종 변경과 수식을 실시할 수 있으며, 따라서 본 발명의 보호범위는 청구항으로 한정된 범위를 기준으로 한다.

Claims (15)

  1. 캐스케이드 연결된 복수의 GOA 유닛을 포함하고, N은 양의 정수로서, 제N 단계 GOA 유닛은 풀업제어부, 풀업부, 전송부, 제1 풀다운부, 부트스트랩 커패시터부 및 풀다운 유지회로부를 포함하는 산화물 반도체 박막 트랜지스터의 스캔 구동회로에 있어서,
    상기 풀업제어부는 게이트가 상기 제N 단계 GOA 유닛의 두 단계 이전 GOA 유닛인 제N-2 단계 GOA 유닛의 구동 출력단에 전기적으로 연결되고, 드레인은 상기 제N 단계 GOA 유닛의 두 단계 이전 GOA 유닛인 제N-2 단계 GOA 유닛의 출력단에 전기적으로 연결되며, 소스는 제1 노드에 전기적으로 연결되는 제11 트랜지스터를 포함하고;
    상기 제1 풀다운부는 게이트가 상기 제N 단계 GOA 유닛의 두 단계 다음 GOA 유닛인 제N+2 단계 GOA 유닛의 출력단에 전기적으로 연결되고, 드레인은 제1 노드에 전기적으로 연결되며, 소스는 제2 부전위 또는 출력단에 전기적으로 연결되는 제41 트랜지스터를 포함하며;
    상기 풀다운 유지회로부는 게이트와 드레인이 모두 정전압 고전위에 전기적으로 연결되고, 소스는 제4 노드에 전기적으로 연결되는 제51 트랜지스터; 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 제4 노드에 전기적으로 연결되며, 소스는 제1 부전위에 전기적으로 연결되는 제52 트랜지스터; 게이트는 제4 노드에 전기적으로 연결되고, 드레인은 정전압 고전위에 전기적으로 연결되며, 소스는 제2 노드에 전기적으로 연결되는 제53 트랜지스터; 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 제2 노드에 전기적으로 연결되며, 소스는 제3 노드에 전기적으로 연결되는 제54 트랜지스터; 게이트는 제4 노드에 전기적으로 연결되고, 드레인은 정전압 고전위에 전기적으로 연결되며, 소스는 제3 노드에 전기적으로 연결되는 제73 트랜지스터; 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 제3 노드에 전기적으로 연결되며, 소스는 정전압 저전위에 전기적으로 연결되는 제74 트랜지스터; 게이트는 제2 노드에 전기적으로 연결되고, 드레인은 제1 노드에 전기적으로 연결되며, 소스는 제2 부전위에 전기적으로 연결되는 제42 트랜지스터; 게이트는 제2 노드에 전기적으로 연결되고, 드레인은 출력단에 전기적으로 연결되며, 소스는 제1 부전위에 전기적으로 연결되는 제32 트랜지스터를 포함하고;
    상기 제51 트랜지스터, 제52 트랜지스터, 제53 트랜지스터, 제54 트랜지스터는 주 인버터를 구성하여, 상기 주 인버터로 제32 트랜지스터와 제42 트랜지스터를 제어하고; 상기 제73 트랜지스터, 제74 트랜지스터는 보조 인버터를 구성하여, 상기 보조 인버터는 작용 기간에 주 인버터로 저전위를 공급하고, 비작용 기간에 주 인버터로 고전위를 제공하며;
    상기 제1 부전위, 제2 부전위와 정전압 저전위의 관계는 정전압 저전위<제2 부전위<제1 부전위이되,
    상기 풀업부는 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 클럭 신호에 전기적으로 연결되며, 소스는 출력단에 전기적으로 연결되는 제21 트랜지스터를 포함하고;
    상기 전송부는 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 클럭 신호에 전기적으로 연결되며, 소스는 구동 출력단에 전기적으로 연결되는 제22 트랜지스터를 포함하며;
    상기 부트스트랩 커패시터부는 일단이 제1 노드에 전기적으로 연결되고, 타단은 출력단에 전기적으로 연결되는 커패시터를 포함하는 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
  2. 제1항에 있어서,
    상기 보조 인버터는 게이트와 드레인이 모두 정전압 고전위에 전기적으로 연결되고, 소스는 제73 트랜지스터의 게이트에 전기적으로 연결되는 제71 트랜지스터; 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 제73 트랜지스터의 게이트에 전기적으로 연결되며, 소스는 정전압 저전위에 전기적으로 연결되는 제72 트랜지스터를 더 포함하며; 상기 제73 트랜지스터의 게이트는 제4 노드와 차단되는 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
  3. 제1항에 있어서,
    채택된 단계 전송 방식은 제N-2단계에서 제N단계로 전송하는 방식인 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
  4. 제1항에 있어서,
    상기 스캔 구동회로의 제1단계 연결관계에서, 제11 트랜지스터의 게이트는 회로의 시동 신호단에 전기적으로 연결되고, 드레인은 회로의 시동 신호단에 전기적으로 연결되며;
    상기 스캔 구동회로의 제2단계 연결관계에서, 제11 트랜지스터의 게이트와 드레인은 모두 회로의 시동 신호단에 전기적으로 연결되는 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
  5. 제1항에 있어서,
    상기 스캔 구동회로의 마지막 단계의 연결관계에서, 제41 트랜지스터의 게이트는 회로의 시동 신호단에 전기적으로 연결되고;
    상기 스캔 구동회로의 끝에서 두 번째 단계의 연결관계에서, 제41 트랜지스터의 게이트는 회로의 시동 신호단에 전기적으로 연결되는 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
  6. 제1항에 있어서,
    상기 클럭신호의 파형 듀티비는 50/50 미만인 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
  7. 제6항에 있어서,
    상기 클럭신호의 파형 듀티비는 40/60인 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
  8. 제1항에 있어서,
    상기 제1 노드의 신호 출력 파형은 "凸"자형인 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
  9. 제1항에 있어서,
    상기 클럭신호는 4세트의 클럭신호인 제1 클럭신호, 제2 클럭신호, 제3 클럭신호, 제4 클럭신호를 포함하는 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
  10. 캐스케이드 연결된 복수의 GOA 유닛을 포함하고, N은 양의 정수로서, 제N 단계 GOA 유닛은 풀업제어부, 풀업부, 전송부, 제1 풀다운부, 부트스트랩 커패시터부 및 풀다운 유지회로부를 포함하는 산화물 반도체 박막 트랜지스터의 스캔 구동회로에 있어서,
    상기 풀업제어부는 게이트가 상기 제N 단계 GOA 유닛의 두 단계 이전 GOA 유닛인 제N-2 단계 GOA 유닛의 구동 출력단에 전기적으로 연결되고, 드레인은 상기 제N 단계 GOA 유닛의 두 단계 이전 GOA 유닛인 제N-2 단계 GOA 유닛의 출력단에 전기적으로 연결되며, 소스는 제1 노드에 전기적으로 연결되는 제11 트랜지스터를 포함하고;
    상기 제1 풀다운부는 게이트가 상기 제N 단계 GOA 유닛의 두 단계 다음 GOA 유닛인 제N+2 단계 GOA 유닛의 출력단에 전기적으로 연결되고, 드레인은 제1 노드에 전기적으로 연결되며, 소스는 제2 부전위 또는 출력단에 전기적으로 연결되는 제41 트랜지스터를 포함하며;
    상기 풀다운 유지회로부는 게이트와 드레인이 모두 정전압 고전위에 전기적으로 연결되고, 소스는 제4 노드에 전기적으로 연결되는 제51 트랜지스터; 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 제4 노드에 전기적으로 연결되며, 소스는 제1 부전위에 전기적으로 연결되는 제52 트랜지스터; 게이트는 제4 노드에 전기적으로 연결되고, 드레인은 정전압 고전위에 전기적으로 연결되며, 소스는 제2 노드에 전기적으로 연결되는 제53 트랜지스터; 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 제2 노드에 전기적으로 연결되며, 소스는 제3 노드에 전기적으로 연결되는 제54 트랜지스터; 게이트는 제4 노드에 전기적으로 연결되고, 드레인은 정전압 고전위에 전기적으로 연결되며, 소스는 제3 노드에 전기적으로 연결되는 제73 트랜지스터; 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 제3 노드에 전기적으로 연결되며, 소스는 정전압 저전위에 전기적으로 연결되는 제74 트랜지스터; 게이트는 제2 노드에 전기적으로 연결되고, 드레인은 제1 노드에 전기적으로 연결되며, 소스는 제2 부전위에 전기적으로 연결되는 제42 트랜지스터; 게이트는 제2 노드에 전기적으로 연결되고, 드레인은 출력단에 전기적으로 연결되며, 소스는 제1 부전위에 전기적으로 연결되는 제32 트랜지스터를 포함하고;
    상기 제51 트랜지스터, 제52 트랜지스터, 제53 트랜지스터, 제54 트랜지스터는 주 인버터를 구성하여, 상기 주 인버터로 제32 트랜지스터와 제42 트랜지스터를 제어하고; 상기 제73 트랜지스터, 제74 트랜지스터는 보조 인버터를 구성하여, 상기 보조 인버터는 작용 기간에 주 인버터로 저전위를 공급하고, 비작용 기간에 주 인버터로 고전위를 제공하며;
    상기 제1 부전위, 제2 부전위와 정전압 저전위의 관계는 정전압 저전위<제2 부전위<제1 부전위이고;
    상기 풀업부는 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 클럭신호에 전기적으로 연결되며, 소스는 출력단에 전기적으로 연결되는 제21 트랜지스터를 포함하며;
    상기 전송부는 게이트는 제1 노드에 전기적으로 연결되고, 드레인은 클럭신호에 전기적으로 연결되며, 소스는 구동 출력단에 전기적으로 연결되는 제22 트랜지스터를 포함하고;
    상기 부트스트랩 커패시터부는 일단이 제1 노드에 전기적으로 연결되고, 타단은 출력단에 전기적으로 연결되는 커패시터를 포함하며;
    상기 클럭신호의 파형 듀티비는 50/50 미만이고;
    상기 클럭신호의 파형 듀티비는 40/60이며;
    상기 제1 노드의 신호 출력 파형은 "凸"자형인 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
  11. 삭제
  12. 제10항에 있어서,
    채택된 단계 전송 방식은 제N-2단계에서 제N단계로 전송하는 방식인 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
  13. 제10항에 있어서,
    상기 스캔 구동회로의 제1단계 연결관계에서, 제11 트랜지스터의 게이트는 회로의 시동 신호단에 전기적으로 연결되고, 드레인은 회로의 시동 신호단에 전기적으로 연결되며;
    상기 스캔 구동회로의 제2단계 연결관계에서, 제11 트랜지스터의 게이트와 드레인은 모두 회로의 시동 신호단에 전기적으로 연결되는 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
  14. 제10항에 있어서,
    상기 스캔 구동회로의 마지막 단계의 연결관계에서, 제41 트랜지스터의 게이트는 회로의 시동 신호단에 전기적으로 연결되고;
    상기 스캔 구동회로의 끝에서 두 번째 단계의 연결관계에서, 제41 트랜지스터의 게이트는 회로의 시동 신호단에 전기적으로 연결되는 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
  15. 제10항에 있어서,
    상기 클럭신호는 4세트의 클럭신호인 제1 클럭신호, 제2 클럭신호, 제3 클럭신호, 제4 클럭신호를 포함하는 산화물 반도체 박막 트랜지스터용 스캔 구동회로.
KR1020177007045A 2014-11-07 2015-02-06 산화물 반도체 박막 트랜지스터용 스캔 구동회로 KR101943235B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410626091.X 2014-11-07
CN201410626091.XA CN104392701B (zh) 2014-11-07 2014-11-07 用于氧化物半导体薄膜晶体管的扫描驱动电路
PCT/CN2015/072360 WO2016070515A1 (zh) 2014-11-07 2015-02-06 用于氧化物半导体薄膜晶体管的扫描驱动电路

Publications (2)

Publication Number Publication Date
KR20170042352A KR20170042352A (ko) 2017-04-18
KR101943235B1 true KR101943235B1 (ko) 2019-04-17

Family

ID=52610594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177007045A KR101943235B1 (ko) 2014-11-07 2015-02-06 산화물 반도체 박막 트랜지스터용 스캔 구동회로

Country Status (6)

Country Link
US (1) US9501991B1 (ko)
JP (1) JP6419325B2 (ko)
KR (1) KR101943235B1 (ko)
CN (1) CN104392701B (ko)
GB (1) GB2544694B (ko)
WO (1) WO2016070515A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409055B (zh) * 2014-11-07 2017-01-11 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
CN104882108B (zh) * 2015-06-08 2017-03-29 深圳市华星光电技术有限公司 基于氧化物半导体薄膜晶体管的goa电路
CN105118459B (zh) * 2015-09-17 2017-09-26 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105321491B (zh) * 2015-11-18 2017-11-17 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN105652537B (zh) * 2016-01-27 2019-03-15 京东方科技集团股份有限公司 一种goa电路、驱动方法及显示装置
CN106297704B (zh) 2016-08-31 2019-06-11 深圳市华星光电技术有限公司 一种栅极驱动电路
CN106448590B (zh) * 2016-10-11 2019-03-22 深圳市华星光电技术有限公司 一种液晶显示面板的goa电路及显示装置
CN107689221B (zh) * 2017-10-11 2019-12-10 深圳市华星光电半导体显示技术有限公司 Goa电路
US10217429B1 (en) * 2017-10-25 2019-02-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit
US20190285930A1 (en) * 2018-03-13 2019-09-19 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Gate driver on array (goa) unit, goa circuit, and liquid crystal display (lcd) panel
CN108922485B (zh) * 2018-07-17 2020-06-12 惠科股份有限公司 栅极驱动电路结构、显示面板、以及栅极驱动电路结构的驱动方法
US20200035179A1 (en) * 2018-07-26 2020-01-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal panel including goa circuit and driving method thereof
CN110021279A (zh) * 2019-03-05 2019-07-16 深圳市华星光电技术有限公司 Goa电路
CN110349536B (zh) * 2019-04-08 2021-02-23 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN113327537B (zh) * 2021-06-17 2022-08-16 北京京东方显示技术有限公司 移位寄存器、栅极驱动电路及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021360A (zh) 2012-10-11 2013-04-03 友达光电股份有限公司 可防止漏电的栅极驱动电路
CN103400601A (zh) 2013-05-28 2013-11-20 友达光电股份有限公司 移位寄存器电路
CN103928009A (zh) 2014-04-29 2014-07-16 深圳市华星光电技术有限公司 用于窄边框液晶显示器的栅极驱动器
CN103680386B (zh) 2013-12-18 2016-03-09 深圳市华星光电技术有限公司 用于平板显示的goa电路及显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803163B1 (ko) * 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
KR101115026B1 (ko) * 2006-01-10 2012-03-06 삼성전자주식회사 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
US7542329B2 (en) * 2006-07-19 2009-06-02 International Business Machines Corporation Virtual power rails for integrated circuits
JP4915367B2 (ja) * 2008-02-27 2012-04-11 ソニー株式会社 表示撮像装置および物体の検出方法
TWI398852B (zh) * 2008-06-06 2013-06-11 Au Optronics Corp 可降低時脈偶合效應之移位暫存器及移位暫存器單元
KR20100075141A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 게이트 구동회로 및 이를 구비한 표시 장치
EP2234100B1 (en) * 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI400686B (zh) * 2009-04-08 2013-07-01 Au Optronics Corp 液晶顯示器之移位暫存器
TWI505245B (zh) * 2012-10-12 2015-10-21 Au Optronics Corp 移位暫存器
US9632527B2 (en) * 2013-03-21 2017-04-25 Sharp Kabushiki Kaisha Shift register
CN103474038B (zh) * 2013-08-09 2016-11-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器与显示装置
CN103680453B (zh) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN103680388B (zh) * 2013-12-26 2015-11-11 深圳市华星光电技术有限公司 用于平板显示的可修复的goa电路及显示装置
CN103761952B (zh) * 2013-12-31 2016-01-27 深圳市华星光电技术有限公司 一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法
CN104008741A (zh) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 一种扫描驱动电路及液晶显示装置
CN104008742B (zh) * 2014-05-20 2016-06-29 深圳市华星光电技术有限公司 一种扫描驱动电路及一种液晶显示装置
CN104064160B (zh) * 2014-07-17 2016-06-15 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
US9418613B2 (en) * 2014-11-03 2016-08-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. GOA circuit of LTPS semiconductor TFT
US9407260B2 (en) * 2014-11-03 2016-08-02 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit based on LTPS semiconductor TFT
US9390674B2 (en) * 2014-11-03 2016-07-12 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit based on LTPS semiconductor TFT
CN104464662B (zh) * 2014-11-03 2017-01-25 深圳市华星光电技术有限公司 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104409058B (zh) * 2014-11-14 2017-02-22 深圳市华星光电技术有限公司 一种扫描驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021360A (zh) 2012-10-11 2013-04-03 友达光电股份有限公司 可防止漏电的栅极驱动电路
CN103400601A (zh) 2013-05-28 2013-11-20 友达光电股份有限公司 移位寄存器电路
CN103680386B (zh) 2013-12-18 2016-03-09 深圳市华星光电技术有限公司 用于平板显示的goa电路及显示装置
CN103928009A (zh) 2014-04-29 2014-07-16 深圳市华星光电技术有限公司 用于窄边框液晶显示器的栅极驱动器

Also Published As

Publication number Publication date
KR20170042352A (ko) 2017-04-18
JP2018500583A (ja) 2018-01-11
US9501991B1 (en) 2016-11-22
GB2544694B (en) 2021-03-03
JP6419325B2 (ja) 2018-11-07
GB201703825D0 (en) 2017-04-26
US20160343329A1 (en) 2016-11-24
WO2016070515A1 (zh) 2016-05-12
CN104392701B (zh) 2016-09-14
CN104392701A (zh) 2015-03-04
GB2544694A (en) 2017-05-24

Similar Documents

Publication Publication Date Title
KR101943235B1 (ko) 산화물 반도체 박막 트랜지스터용 스캔 구동회로
KR101943236B1 (ko) 산화물 반도체 박막 트랜지스터용 스캔 구동회로
KR101943237B1 (ko) 산화물 반도체 박막 트랜지스터용 스캔 구동회로
US9767751B2 (en) GOA circuit based on oxide semiconductor thin film transistor
KR101933332B1 (ko) 산화물 반도체 박막 트랜지스터에 의한 goa회로
KR101944641B1 (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
US9858880B2 (en) GOA circuit based on oxide semiconductor thin film transistor
KR101944640B1 (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
KR101940933B1 (ko) 산화물 반도체 박막트랜지스터로 구성된 행 구동회로
WO2016106822A1 (zh) 用于氧化物半导体薄膜晶体管的扫描驱动电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant