KR101940110B1 - 반도체 장치의 출력 데이터 노이즈 제거 방법 및 이를 구현하는 반도체 장치 - Google Patents

반도체 장치의 출력 데이터 노이즈 제거 방법 및 이를 구현하는 반도체 장치 Download PDF

Info

Publication number
KR101940110B1
KR101940110B1 KR1020120095552A KR20120095552A KR101940110B1 KR 101940110 B1 KR101940110 B1 KR 101940110B1 KR 1020120095552 A KR1020120095552 A KR 1020120095552A KR 20120095552 A KR20120095552 A KR 20120095552A KR 101940110 B1 KR101940110 B1 KR 101940110B1
Authority
KR
South Korea
Prior art keywords
data
output
magnitude
noise
data noise
Prior art date
Application number
KR1020120095552A
Other languages
English (en)
Other versions
KR20140028691A (ko
Inventor
한성우
오익수
이준호
정부호
조선기
김양희
김태훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120095552A priority Critical patent/KR101940110B1/ko
Priority to US13/720,992 priority patent/US8941406B2/en
Publication of KR20140028691A publication Critical patent/KR20140028691A/ko
Priority to US14/581,357 priority patent/US9124252B2/en
Application granted granted Critical
Publication of KR101940110B1 publication Critical patent/KR101940110B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/12—Shaping pulses by steepening leading or trailing edges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

반도체 장치는 복수의 출력 버퍼 및 데이터 노이즈 측정부를 포함한다. 상기 복수의 출력 버퍼는 공급 전원 및 접지 전원으로 구동되며, 수신하는 데이터를 출력한다. 상기 데이터 노이즈 측정부는 상기 복수의 출력 버퍼 중 특정 출력 버퍼의 출력 데이터로부터 데이터 노이즈의 크기를 측정하고, 그 측정 결과에 기초하여 상기 복수의 출력 버퍼의 슬루율을 조절하는 슬루율 조절 신호를 생성한다.

Description

반도체 장치의 출력 데이터 노이즈 제거 방법 및 이를 구현하는 반도체 장치{OUTPUT DATA NOISE REDUCTION METHOD OF SEMICONDUCTOR APPARATUS AND SEMICONDUCTOR APPARATUS FOR IMPLEMENTING THE METHOD}
본 발명은 반도체 설계 기술에 관한 것으로, 더 상세하게는 반도체 장치의 출력 데이터에 대한 노이즈를 감소시키는 방법 및 이를 구현하는 반도체 장치에 관한 것이다.
일반적으로 반도체 장치는 데이터를 출력하는 출력 버퍼를 포함한다. 출력 버퍼는 공급 전원으로부터 하이 데이터를 구동하고, 접지 전원으로부터 로우 데이터를 구동한다.
도 1은 복수의 출력 버퍼를 포함하는 일반적인 반도체 장치의 데이터 출력부를 나타낸 회로도이다.
상기 반도체 장치의 데이터 출력부는 출력 버퍼부(10)를 포함한다. 상기 출력 버퍼부(10)는 데이터(D<0~n>)를 수신하여 입출력 패드(DQ<0~n>)로 출력하는 복수의 출력 버퍼(BUF0~BUFn)를 포함한다. 이때, 출력 데이터(Q<0~n>)의 임피던스 미스 매칭을 보정하기 위하여, 각 입출력 패드(DQ<0~n>)에 온다이 터미네이션(On-Die Termination, ODT) 회로가 연결될 수 있다.
상기 출력 버퍼부(10)의 각 출력 버퍼(BUF0~BUFn)는 공급 전원(VDDQ)으로부터 하이 데이터를 구동하고, 접지 전원(VSSQ)으로부터 로우 데이터를 구동한다. 각 출력 버퍼(BUF0~BUFn)가 공통의 파워 소스(VDDQ, VSSQ)로부터 전원을 인가받기 때문에, 동시에 복수의 데이터가 천이하는 경우 상기 출력 버퍼(BUF0~BUFn)에 공급되는 공급 전원(VDDQ) 또는 접지 전원(VSSQ)에 동시 스위칭 잡음이 발생할 수 있다. 예컨대, 복수의 데이터가 하이에서 로우로 천이하는 경우 동시에 접지 전원(VSSQ)으로 많은 전류(IL1)가 흐르게 되고, 접지 전원 단의 기생 인덕턴스 성분(L1)에 의해 공급되는 접지 전원(VSSQ)에 동시 스위칭 잡음(VL1)이 발생할 수 있다. 다음은 동시 스위칭 잡음(VL1)이 발생하는 원리를 수학식으로 나타낸 것이다.
Figure 112012070004626-pat00001
또한 이러한 원리로, 복수의 데이터가 로우에서 하이로 천이하는 경우, 공급 전원 단의 기생 인덕턴스 성분(L2)에 의해 공급되는 공급 전원(VDDQ)에 동시 스위칭 잡음(VL2)이 발생할 수 있다.
이러한 동시 스위칭 잡음은 출력 데이터(Q<0~n>)에 노이즈를 발생시킨다.
도 2는 도 1의 반도체 장치에서 발생할 수 있는 데이터 노이즈를 보여주는 그래프이다. 도 2의 그래프는, 일 예로써, 복수의 출력 버퍼가 하이에서 로우로 천이하는 출력 데이터(Q<0:l>)를 구동하는 경우에 발생할 수 있는 데이터 노이즈를 나타낸다.
특정 출력 버퍼로는 로우 레벨의 출력 데이터(Q<k>)가 구동되고, 복수의 출력 버퍼로 하이에서 로우로 천이하는 출력 데이터(Q<0~l>)가 구동된다. 복수의 출력 버퍼가 하이에서 로우로 데이터를 천이시키기 때문에, 접지 전원(VSSQ)로는 동시에 많은 전류가 흐르게 되고, 이는 기생 인덕턴스 성분으로 인하여 동시 스위칭 잡음(VL1)을 발생시킨다. 접지 전원(VSSQ)에 발생한 상기 동시 스위칭 잡음(VL1)의 영향으로, 로우 레벨을 유지하는 출력 데이터(Q<k>)에 데이터 노이즈가 발생한다.
이러한 출력 데이터 노이즈로 인하여 전체 반도체 장치의 신뢰성이 보장되지 못하는 문제점이 발생한다.
본 발명은 동시 스위칭 잡음으로 발생하는 출력 데이터 노이즈를 감소시키는 방법 및 이를 구현하는 반도체 장치를 제공한다.
본 발명의 일 실시예에 따른 출력 데이터 노이즈 제거 방법은 데이터를 출력하는 복수의 출력 버퍼를 포함하는 반도체 장치의 출력 데이터 노이즈 제거 방법으로서, 상기 복수의 출력 버퍼 중 특정 출력 버퍼에 로우 데이터를 구동하고, 나머지 출력 버퍼에는 하이에서 로우로 천이하는 데이터를 구동하는 단계; 및 상기 특정 출력 버퍼의 출력 데이터에 발생하는 데이터 노이즈의 크기를 측정하고, 그 측정 결과에 기초하여 상기 복수의 출력 버퍼의 슬루율(slew rate)을 결정하는 단계를 포함한다.
본 발명의 일 실시예에 따른 데이터 노이즈 제거 방법은 데이터를 출력하는 복수의 출력 버퍼를 포함하는 반도체 장치의 출력 데이터 노이즈 제거 방법으로서, 상기 복수의 출력 버퍼 중 특정 출력 버퍼에 하이 데이터를 구동하고, 나머지 출력 버퍼에는 로우에서 하이로 천이하는 데이터를 구동하는 단계; 및 상기 특정 출력 버퍼의 출력 데이터에 발생하는 데이터 노이즈의 크기를 측정하고, 그 측정 결과에 기초하여 상기 복수의 출력 버퍼의 슬루율(slew rate)을 결정하는 단계를 포함한다.
본 발명의 일 실시예에 따른 반도체 장치는 공급 전원 및 접지 전원으로 구동되며, 수신하는 데이터를 출력하는 복수의 출력 버퍼; 및 상기 복수의 출력 버퍼 중 특정 출력 버퍼의 출력 데이터로부터 데이터 노이즈의 크기를 측정하고, 그 측정 결과에 기초하여 상기 복수의 출력 버퍼의 슬루율을 조절하는 슬루율 조절 신호를 생성하는 데이터 노이즈 측정부를 포함한다.
본 기술에 의하면 동시 스위칭 잡음으로 발생하는 출력 데이터 노이즈를 감소시킬 수 있다.
도 1은 복수의 출력 버퍼를 포함하는 일반적인 반도체 장치의 데이터 출력부를 나타낸 회로도,
도 2는 도 1의 반도체 장치에서 발생할 수 있는 데이터 노이즈를 보여주는 그래프,
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 출력 데이터 노이즈 제거 방법을 나타낸 순서도,
도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 출력 데이터 노이즈 제거 방법을 나타낸 순서도,
도 5는 본 발명의 일 실시예에 따른 반도체 장치를 나타낸 도면,
도 6은 도 5의 출력 버퍼의 구체적인 실시예를 나타낸 회로도,
도 7a 및 도 7b는 도 5의 반도체 장치의 동작에 대한 일 실시예를 나타낸 그래프,
도 8a 및 도 8b는 도 5의 반도체 장치의 동작에 대한 다른 실시예를 나타낸 그래프이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 출력 데이터 노이즈 제거 방법을 나타낸 순서도이다.
상기 도 3에서 제시되는 출력 데이터 노이즈 제거 방법은 데이터를 외부로 출력하는 반도체 장치의 데이터 출력부뿐만 아니라, 출력 버퍼가 사용되는 반도체 장치의 어떠한 부분에라도 광범위하게 적용될 수 있음은 물론이다.
본 발명의 일 실시예로써, 상기 출력 데이터 노이즈 제거 방법은 반도체 장치의 초기 설정 시 출력 버퍼의 초기 세팅을 위해 사용될 수 있다.
본 발명의 일 실시예에 따른 반도체 장치의 출력 데이터 노이즈 제거 방법은, 출력 버퍼에 발생할 수 있는 최대의 데이터 노이즈를 측정하고, 상기 데이터 노이즈의 크기에 기초하여 출력 버퍼의 슬루율(slew rate)을 조절하는 것을 특징으로 한다. 즉, 데이터의 노이즈가 클수록 기생 인덕턴스에 의한 동시 스위칭 잡음의 영향이 큼을 나타내기 때문에, 이 경우 슬루율을 감소시켜 스위칭 시 전원 단으로 동시에 흐르는 전류의 양을 감소시킨다.
구체적으로, 본 발명의 실시예에 따라 반도체 장치의 출력 데이터의 노이즈를 제거하기 위하여, 우선 출력 버퍼에 발생할 수 있는 최대의 데이터 노이즈를 측정한다. 즉, 복수의 출력 버퍼 중 특정 출력 버퍼에만 로우(low) 데이터를 계속하여 구동시키고, 나머지 출력 버퍼에는 하이(high)에서 로우로 천이하는 데이터를 구동시킨다(S11). 최대의 데이터 노이즈를 측정하기 위하여, 바람직하게 특정 하나의 출력 버퍼에만 로우 데이터를 구동시킬 수 있다. 이 경우 하이에서 로우로 데이터를 천이시키는 복수의 출력 버퍼의 영향으로 접지 전원 단에는 동시 스위칭 잡음이 발생하게 된다. 상기 동시 스위칭 잡음의 영향으로 특정 출력 버퍼에서 출력되는 로우 데이터에는 데이터 노이즈가 발생하게 된다.
이후, 상기 특정 출력 버퍼의 출력 데이터에 발생한 데이터 노이즈의 크기를 측정하고, 그 측정 결과에 기초하여 상기 복수의 출력 버퍼의 슬루율을 결정한다. 이는 구체적으로, 상기 특정 출력 버퍼의 출력 데이터에 발생하는 데이터 노이즈의 크기를 측정하여 디지털 코드 값으로 변환시키는 단계(S12) 및 상기 디지털 코드 값에 근거하여 상기 복수의 출력 버퍼의 슬루율을 조절하는 단계(S13)를 포함한다. 상기 디지털 코드 값에 근거하여 상기 복수의 출력 버퍼의 슬루율은 조절하는 단계(S13)는, 전체 출력 버퍼의 슬루율을 함께 조절할 수 있도록 하는 것이 설계 효율의 관점에서도 바람직하다.
상기 특정 출력 버퍼의 출력 데이터에 발생하는 데이터 노이즈의 크기를 측정하여 디지털 코드 값으로 변환시키는 단계(S12)의 구체적인 실행 방법의 일 예는 다음과 같다.
우선 상기 데이터 노이즈의 크기를 증폭시키고, 증폭된 상기 데이터 노이즈를 정류(rectify)하여 상기 증폭된 데이터 노이즈의 크기를 정량화한다(S12_2). 즉, 증폭된 데이터 노이즈의 크기를 특정 아날로그 전압 레벨로 나타낸다.
이후, 정량화된 상기 증폭된 데이터 노이즈의 크기를 대응하는 상기 디지털 코드 값으로 변환시킨다(S12_3). 예컨대, 저장된 특정 기준 레벨보다 상기 정량화된 노이즈의 전압 레벨의 높은 경우에는 출력 버퍼의 슬루율을 감소시키도록 디지털 코드 값을 설정할 수 있다. 반면 상기 특정 기준 레벨보다 상기 정량화된 노이즈의 전압 레벨이 낮은 경우에는 출력 버퍼의 슬루율을 증가시키도록 디지털 코드 값을 설정할 수 있다.
이때, 상기 특정 출력 버퍼의 로우 레벨의 출력 데이터에 온 다이 터미네이션 회로 등이 영향을 미쳐 직류(DC) 성분이 포함되는 경우를 고려하여, 상기 출력 데이터의 직류(DC) 성분을 제거하고 교류 성분(AC)을 상기 데이터 노이즈로 추출하는 단계를 (S12_1)를 더 포함할 수 있다.
상기 디지털 코드 값에 근거하여 상기 복수의 출력 버퍼의 슬루율을 조절하는 단계(S13)에서, 상기 데이터 노이즈의 크기가 기준 보다 큰 경우에는 대응하는 디지털 코드 값에 응답하여 상기 복수의 출력 버퍼의 슬루율을 감소시킨다. 출력 버퍼의 슬루율을 감소시킨다는 것은 출력 버퍼가 동시에 구동하는 전류의 양을 감소시킨다는 것을 의미한다. 따라서 이로써 동시 스위칭 잡음의 영향을 감소시킬 수 있고, 결과적으로 데이터 노이즈를 감소시킬 수 있다.
반면, 상기 데이터 노이즈의 크기가 기준 보다 작은 경우에는 대응하는 디지털 코드 값에 응답하여 상기 복수의 출력 버퍼의 슬루율을 증가시킬 수 있다. 이는 동시 스위칭 잡음의 영향이 데이터 출력 결과에 영향을 미치지 않음을 의미하므로, 효율적인 출력 버퍼의 동작을 위해 적정한 기준 값으로 출력 버퍼의 슬루율을 증가시킬 수 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 출력 데이터 노이즈 제거 방법을 나타낸 순서도이다.
상기 도 4에서 제시되는 출력 데이터 노이즈 제거 방법도 또한 데이터를 외부로 출력하는 반도체 장치의 데이터 출력부뿐만 아니라, 출력 버퍼가 사용되는 반도체 장치의 어떠한 부분에라도 광범위하게 적용될 수 있음은 물론이다.
본 발명의 일 실시예로써, 상기 출력 데이터 노이즈 제거 방법은 반도체 장치의 초기 설정 시 출력 버퍼의 초기 세팅을 위해 사용될 수 있다.
본 발명의 일 실시예에 따른 반도체 장치의 출력 데이터 노이즈 제거 방법은, 출력 버퍼에 발생할 수 있는 최대의 데이터 노이즈를 측정하고, 상기 데이터 노이즈의 크기에 기초하여 출력 버퍼의 슬루율을 조절하는 것을 특징으로 한다. 즉, 데이터의 노이즈가 클수록 기생 인덕턴스에 의한 동시 스위칭 잡음의 영향이 큼을 나타내기 때문에, 이 경우 슬루율을 감소시켜 스위칭 시 전원 단으로 동시에 흐르는 전류의 양을 감소시킨다.
구체적으로, 본 발명의 실시예에 따라 반도체 장치의 출력 데이터의 노이즈를 제거하기 위하여, 우선 출력 버퍼에 발생할 수 있는 최대의 데이터 노이즈를 측정한다. 도 3의 실시예와 다른 점은, 본 실시예는 복수의 출력 버퍼 중 특정 출력 버퍼에만 하이 데이터를 계속하여 구동시키고, 나머지 출력 버퍼에는 로우에서 하이로 천이하는 데이터를 구동시킨다(S21). 즉, 도 3의 실시예는 접지 전원단에 발생하는 최대 동시 스위칭 잡음을 고려한 것이고, 본 실시예는 공급 전원단에 발생하는 최대 동시 스위칭 잡음을 고려한 것이다. 최대의 데이터 노이즈를 측정하기 위하여, 바람직하게 특정 하나의 출력 버퍼에만 하이 데이터를 구동시킬 수 있다. 이 경우 로우에서 하이로 데이터를 천이시키는 복수의 출력 버퍼의 영향으로 공급 전원 단에는 동시 스위칭 잡음이 발생하게 된다. 상기 동시 스위칭 잡음의 영향으로 특정 출력 버퍼에서 출력되는 하이 데이터에는 데이터 노이즈가 발생하게 된다.
이후의 단계는 앞서 검토한 도 3의 실시예와 유사하다. 즉, 상기 특정 출력 버퍼의 출력 데이터에 발생한 데이터 노이즈의 크기를 측정하고, 그 측정 결과에 기초하여 상기 복수의 출력 버퍼의 슬루율을 결정한다. 구체적으로, 상기 특정 출력 버퍼의 출력 데이터에 발생하는 데이터 노이즈의 크기를 측정하여 디지털 코드 값으로 변환시키는 단계(S22) 및 상기 디지털 코드 값에 근거하여 상기 복수의 출력 버퍼의 슬루율을 조절하는 단계(S23)를 포함한다. 상기 디지털 코드 값에 근거하여 상기 복수의 출력 버퍼의 슬루율은 조절하는 단계(S23), 전체 출력 버퍼의 슬루율을 함께 조절할 수 있도록 하는 것이 설계 효율의 관점에서도 바람직하다.
상기 특정 출력 버퍼의 출력 데이터에 발생하는 데이터 노이즈의 크기를 측정하여 디지털 코드 값으로 변환시키는 단계(S22)의 구체적인 실행 방법의 일 예는 다음과 같다.
우선, 상기 특정 출력 버퍼의 하이 레벨의 출력 데이터에서 직류(DC) 성분을 제거하고 교류 성분(AC)을 상기 데이터 노이즈로 추출한다(S22_1). 데이터 성분을 제외하고 노이즈 성분만을 얻기 위함이다.
이후, 상기 데이터 노이즈의 크기를 증폭시키고, 증폭된 상기 데이터 노이즈를 정류(rectify)하여 상기 증폭된 데이터 노이즈의 크기를 정량화한다(S22_2). 즉, 증폭된 데이터 노이즈의 크기를 특정 아날로그 전압 레벨로 나타낸다.
그러고 나서, 정량화된 상기 증폭된 데이터 노이즈의 크기를 대응하는 상기 디지털 코드 값으로 변환시킨다(S22_3). 예컨대, 저장된 특정 기준 레벨보다 상기 정량화된 노이즈의 전압 레벨의 높은 경우에는 출력 버퍼의 슬루율을 감소시키도록 디지털 코드 값을 설정할 수 있다. 반면 상기 특정 기준 레벨보다 상기 정량화된 노이즈의 전압 레벨이 낮은 경우에는 출력 버퍼의 슬루율을 증가시키도록 디지털 코드 값을 설정할 수 있다.
상기 디지털 코드 값에 근거하여 상기 복수의 출력 버퍼의 슬루율을 조절하는 단계(S23)에서, 상기 데이터 노이즈의 크기가 기준 보다 큰 경우에는 대응하는 디지털 코드 값에 응답하여 상기 복수의 출력 버퍼의 슬루율을 감소시킨다. 출력 버퍼의 슬루율을 감소시킨다는 것은 출력 버퍼가 동시에 구동하는 전류의 양을 감소시킨다는 것을 의미한다. 따라서 이로써 동시 스위칭 잡음의 영향을 감소시킬 수 있고, 결과적으로 데이터 노이즈를 감소시킬 수 있다.
반면, 상기 데이터 노이즈의 크기가 기준 보다 작은 경우에는 대응하는 디지털 코드 값에 응답하여 상기 복수의 출력 버퍼의 슬루율을 증가시킬 수 있다. 이는 동시 스위칭 잡음의 영향이 데이터 출력 결과에 영향을 미치지 않음을 의미하므로, 효율적인 출력 버퍼의 동작을 위해 적정한 기준 값으로 출력 버퍼의 슬루율을 증가시킬 수 있다.
도 5는 본 발명의 실시예에 따른 출력 데이터 노이즈 제거 방법을 구현하는 예시적인 반도체 장치의 구성을 나타낸 도면이다.
도 5는 데이터를 외부로 출력하는 데이터 출력부의 출력 버퍼에 대해 예시적으로 도시하고 있으나, 뿐만 아니라 본 기술은 출력 버퍼가 사용되는 반도체 장치의 어떠한 부분에라도 광범위하게 적용될 수 있음은 물론이다.
도 5에 도시된 반도체 장치는 데이터 출력부(100) 및 데이터 노이즈 측정부(200)를 포함한다.
상기 데이터 출력부(100)는 출력 버퍼부(110)를 포함한다. 상기 출력 버퍼부(110)는 데이터(D<0~n>)를 수신하여 입출력 패드(DQ<0~n>)로 출력하는 복수의 출력 버퍼(BUF0~BUFn)를 포함한다. 이때, 출력 데이터(Q<0~n>)의 임피던스 미스 매칭을 보정하기 위하여, 각 입출력 패드(DQ<0~n>)에 온다이 터미네이션(On-Die Termination, ODT) 회로가 연결될 수 있다.
상기 출력 버퍼부(110)의 각 출력 버퍼(BUF0~BUFn)는 공급 전원(VDDQ)으로부터 하이 데이터를 구동하고, 접지 전원(VSSQ)으로부터 로우 데이터를 구동한다. 각 출력 버퍼(BUF0~BUFn)가 공통의 파워 소스(VDDQ, VSSQ)로부터 전원을 인가받기 때문에, 동시에 복수의 데이터가 천이하는 경우 기생 인덕턴스 성분(L1, L2)으로 인해 접지 전원(VSSQ) 또는 공급 전원(VDDQ)에 동시 스위칭 잡음(VL1, VL2)이 발생할 수 있다. 이러한 동시 스위칭 잡음(VL1, VL2)은 출력 데이터(Q<0~n>)에 노이즈를 발생시킨다.
본 발명의 실시예에 따른 반도체 장치는, 최대로 발생할 수 있는 동시 스위칭 잡음(VL1, VL2)에 따른 출력 데이터(Q<0~n>)의 노이즈의 크기를 측정하고, 측정된 노이즈의 크기에 기초하여 출력 버퍼(BUF0~BUFn)의 슬루율을 조절할 수 있도록 한다. 예컨대, 접지 전원 단의 동시 스위칭 잡음(VL1)에 따른 데이터 노이즈를 발생시키기 위해, 본 발명의 일 실시예는 초기 설정 시 특정 출력 버퍼(BUFn)로는 로우 데이터를 구동시키고, 나머지 출력 버퍼(BUF0~BUFn-1)로는 하이에서 로우로 천이하는 데이터를 구동시킨다. 이때, 최대의 데이터 노이즈를 측정하기 위하여, 바람직하게 특정 하나의 출력 버퍼(BUFn)에만 로우 데이터를 구동시킬 수 있다.
반면, 공급 전원 단의 동시 스위칭 잡음(VL2)에 따른 데이터 노이즈를 발생시키기 위해, 본 발명의 일 실시예는 초기 설정 시 특정 출력 버퍼(BUFn)로는 하이 데이터를 구동시키고, 나머지 출력 버퍼(BUF0~BUFn-1)로는 로우에서 하이로 천이하는 데이터를 구동시킨다. 이때, 최대의 데이터 노이즈를 측정하기 위하여, 바람직하게 특정 하나의 출력 버퍼(BUFn)에만 하이 데이터를 구동시킬 수 있다.
상기 데이터 노이즈 측정부(200)는 상기 특정 출력 버퍼(BUFn)의 출력 데이터(Q<n>)로부터 데이터 노이즈의 크기를 측정하고, 그 측정 결과에 기초하여 상기 복수의 출력 버퍼(BUF0~BUFn)의 슬루율을 조절하는 슬루율 조절 신호(SR<0:m>)를 생성한다. 이때, 전체 출력 버퍼(BUF0~BUFn)의 슬루율을 함께 조절할 수 있도록 하는 것이 설계 효율의 관점에서도 바람직하다.
상기 데이터 노이즈 측정부(200)는 구체적으로 AC 성분 추출기(210), 증폭기(220), 정류기(230) 및 아날로그 디지털 변환기(240)를 포함한다.
상기 AC성분 추출기(210)는 상기 특정 출력 버퍼(BUFn)의 상기 출력 데이터(Q<n>)에서 직류(DC) 성분을 제거하고 교류(AC) 성분을 상기 데이터 노이즈로 추출한다. 출력 데이터(Q<n>)에서 데이터 성분을 제외하고 노이즈 성분만을 얻기 위함이다. 구체적으로 AC 성분 추출기(210)는 직렬로 연결된 커패시터(미도시)로 구현될 수 있다.
상기 증폭기(220)는 추출된 상기 데이터 노이즈의 크기를 식별 가능하도록 증폭한다. 구체적으로 증폭기(220)는 OP-AMP(미도시)로 구현될 수 있다.
상기 정류기(230)는 증폭된 상기 데이터 노이즈를 정류하여 상기 증폭된 데이터 노이즈의 크기를 정량화한다. AC 성분인 데이터 노이즈의 크기를 비교가 가능하도록 특정 전압 레벨로 정량화하는 것이다. 구체적으로 정류기(230)는 커패시터가 병렬로 연결된 정류 커패시터 필터(미도시)로 구현될 수 있다.
상기 아날로그 디지털 변환기(240)는 정량화된 상기 증폭된 데이터 노이즈의 크기를 대응하는 디지털 코드 값으로 변환하여 상기 슬루율 조절 신호(SR<0:m>)로 출력한다. 이때, 아날로그 디지털 변환기(240)는 기준 값을 저장하는 레지스터(미도시)를 포함하고, 상기 기준 값을 기준으로 하여 정량화된 상기 증폭된 데이터 노이즈의 전압 레벨을 슬루율 조절 신호(SR<0:m>)로 변환한다. 예컨대, 정량화된 상기 증폭된 데이터 노이즈의 전압 레벨이 상기 기준 값보다 클수록 슬루율 조절 신호(SR<0:m>)가 하강하도록 설정할 수 있고, 정량화된 상기 증폭된 데이터 노이즈의 전압 레벨이 상기 기준 값보다 작을수록 슬루율 조절 신호(SR<0:m>)가 상승하도록 설정할 수 있다. 아날로그 디지털 변환기(240)는 반도체 장치에 일반적으로 사용되는 것으로, 자세한 구성에 대한 설명은 생략하기로 한다.
상기 출력 버퍼부(110)의 복수의 출력 버퍼(BUF0~BUFn)는 각각 상기 슬루율 조절 신호(SR<0:m>)를 수신하여 슬루율을 조절한다. 예컨대, 상기 증폭된 데이터 노이즈의 전압 레벨이 상기 기준 값보다 클 경우, 수신하는 상기 슬루율 조절 신호(SR<0:m>)에 응답하여 슬루율을 감소시킬 수 있다. 출력 버퍼(BUF0~BUFn)의 슬루율을 감소시킨다는 것은 출력 버퍼(BUF0~BUFn)가 동시에 구동하는 전류의 양을 감소시킨다는 것을 의미한다. 따라서 이로써 동시 스위칭 잡음의 영향을 감소시킬 수 있고, 결과적으로 데이터 노이즈를 감소시킬 수 있다.
반면, 상기 증폭된 데이터 노이즈의 전압 레벨이 상기 기준 값보다 작을 경우, 수신하는 상기 슬루율 조절 신호(SR<0:m>)에 응답하여 슬루율을 증가시킬 수 있다. 이는 동시 스위칭 잡음의 영향이 데이터 출력 결과에 영향을 미치지 않음을 의미하므로, 효율적인 출력 버퍼(BUF0~BUFn)의 동작을 위해 적정한 기준 값으로 출력 버퍼의 슬루율을 증가시킬 수 있다.
도 6은 상기 출력 버퍼부(110)의 하나의 출력 버퍼(BUF0)의 구체적인 실시예를 나타낸 회로도이다.
도 6에 도시된 본 발명의 실시예에 따른 출력 버퍼(BUF0)는 반전 데이터(/D<0>)를 수신하여 출력 데이터(Q<0>)를 내보낸다. 구체적으로 출력 버퍼(BUF0)는 풀업 드라이버(111) 및 풀다운 드라이버(112)를 포함한다.
상기 풀업 드라이버(111)는 반전 데이터(/D<0>)의 레벨에 따라 공급 전원(VDDQ)으로부터 하이 데이터를 구동하고, 반전된 슬루율 조절 신호(/SR<0:m>)에 응답하여 슬루율이 조절된다.
상기 풀다운 드라이버(112)는 반전 데이터(/D<0>)의 레벨에 따라 접지 전원(VSSQ)으로부터 로우 데이터를 구동하고, 슬루율 조절 신호(SR<0:m>)에 응답하여 슬루율이 조절된다.
상기 풀업 드라이버(111)는 구체적으로 복수의 풀업 트랜지스터(P1~P4) 및 복수의 피모스 스위치 트랜지스터(P5~P8)를 포함한다. 상기 복수의 풀업 트랜지스터(P1~P4)는 반전 데이터(/D<0>)를 수신하여 출력 데이터(Q<0>)를 출력하는 역할을 한다. 상기 복수의 피모스 스위치 트랜지스터(P5~P8) 각각은 각 비트의 반전된 슬루율 조절 신호(/SR<0:m>)를 수신하여 선택적으로 인에이블된다.
상기 풀다운 드라이버(112)는 구체적으로 복수의 풀다운 트랜지스터(N1~N4) 및 복수의 엔모스 스위치 트랜지스터(N5~N8)를 포함한다. 상기 복수의 풀다운 트랜지스터(N1~N4)는 반전 데이터(/D<0>)를 수신하여 출력 데이터(Q<0>)를 출력하는 역할을 한다. 상기 복수의 엔모스 스위치 트랜지스터(N5~N8) 각각은 각 비트의 슬루율 조절 신호(SR<0:m>)를 수신하여 선택적으로 인에이블된다.
즉, 슬루율 조절 신호(SR<0:m>)에 따라 인에이블되는 피모스 및 엔모스 스위치 트랜지스터(P5~P8, N5~N8)가 많을수록 슬루율은 증가하고, 슬루율 조절 신호(SR<0:m>)에 따라 디스인에이블되는 피모스 및 엔모스 스위치 트랜지스터(P5~P8, N5~N8)가 많을수록 슬루율은 감소한다.
도 7a 및 도 7b는 상기 반도체 장치의 동작에 대한 일 실시예를 나타낸 그래프이다. 도 7a 및 도 7b는 접지 전원 단에 최대의 동시 스위칭 잡음(VL1)이 발생하도록 하여 데이터 노이즈를 측정하는 실시예에 따른 동작을 나타낸다.
도 7a는 데이터 출력부(100)의 출력 버퍼부(110)의 동작을 나타낸다.
도 7a에 도시된 바와 같이 초기 설정 시 특정 출력 버퍼로는 로우 데이터(Q<n>)를 구동시키고, 상기 로우 데이터(Q<n>)에 최대의 데이터 노이즈를 발생시키기 위하여 나머지 출력 버퍼로는 하이에서 로우로 천이하는 데이터(Q<0~n-1>)를 구동시킨다. 상기 천이하는 데이터(Q<0~n-1>)의 영향으로 접지 전원 단에 동시 스위칭 잡음(VL1)이 발생하고, 이 영향으로 상기 로우 데이터(Q<n>)에 데이터 노이즈가 발생한다.
도 7b는 상기 로우 데이터를 수신하는 데이터 노이즈 측정부(200)의 동작을 나타낸다.
상기 로우 데이터(Q<n>)는 AC 성분 추출기(210)를 거쳐 데이터 성분이 제거되고 노이즈 성분만이 데이터 노이즈(A)로 추출된다. 증폭기(220)는 상기 데이터 노이즈(A)를 거쳐 증폭된 데이터 노이즈(B)로 출력된다. 정류기(230)는 상기 증폭된 데이터 노이즈(C)를 정류하여, 상기 증폭된 데이터 노이즈(C)의 크기를 특정 전압 레벨(C)로 출력한다.
이후, 아날로그 디지털 변환기(240)는 상기 전압 레벨(C)을 대응하는 디지털 코드 값으로 변환하여 슬루율 조절 신호(SR<0:m>)로 출력하고, 출력 버퍼부(110)는 상기 슬루율 조절 신호(SR<0:m>)에 응답하여 슬루율을 조절한다.
도 8a 및 도 8b는 상기 반도체 장치의 동작에 대한 다른 실시예를 나타낸 그래프이다. 도 8a 및 도 8b는 공급 전원 단에 최대의 동시 스위칭 잡음(VL2)이 발생하도록 하여 데이터 노이즈를 측정하는 실시예에 따른 동작을 나타낸다.
도 8a는 데이터 출력부(100)의 출력 버퍼부(110)의 동작을 나타낸다.
도 8a에 도시된 바와 같이 초기 설정 시 특정 출력 버퍼로는 하이 데이터(Q<n>)를 구동시키고, 상기 하이 데이터(Q<n>)에 최대의 데이터 노이즈를 발생시키기 위하여 나머지 출력 버퍼로는 로우에서 하이로 천이하는 데이터(Q<0~n-1>)를 구동시킨다. 상기 천이하는 데이터(Q<0~n-1>)의 영향으로 공급 전원 단에 동시 스위칭 잡음(VL2)이 발생하고, 이 영향으로 상기 하이 데이터(Q<n>)에 데이터 노이즈가 발생한다.
도 8b는 상기 하이 데이터를 수신하는 데이터 노이즈 측정부(200)의 동작을 나타낸다.
상기 하이 데이터(Q<n>)는 AC 성분 추출기(210)를 거쳐 데이터 성분이 제거되고 노이즈 성분만이 데이터 노이즈(A)로 추출된다. 증폭기(220)는 상기 데이터 노이즈(A)를 거쳐 증폭된 데이터 노이즈(B)로 출력된다. 정류기(230)는 상기 증폭된 데이터 노이즈(C)를 정류하여, 상기 증폭된 데이터 노이즈(C)의 크기를 특정 전압 레벨(C)로 출력한다.
이후, 아날로그 디지털 변환기(240)는 상기 전압 레벨(C)을 대응하는 디지털 코드 값으로 변환하여 슬루율 조절 신호(SR<0:m>)로 출력하고, 출력 버퍼부(110)는 상기 슬루율 조절 신호(SR<0:m>)에 응답하여 슬루율을 조절한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 데이터 출력부 200 : 데이터 노이즈 측정부
110 : 출력 버퍼부 210 : AC 성분 추출기
220 : 증폭기 230 : 정류기
240 : 아날로그 디지털 변환기 111 : 풀업 드라이버
112 : 풀다운 드라이버

Claims (21)

  1. 데이터를 출력하는 복수의 출력 버퍼를 포함하는 반도체 장치의 출력 데이터 노이즈 제거 방법으로서,
    상기 복수의 출력 버퍼 중 특정 출력 버퍼를 로우 데이터로 구동하고, 나머지 출력 버퍼를 하이에서 로우로 천이하는 데이터로 구동하는 단계; 및
    상기 특정 출력 버퍼의 출력 데이터에 발생하는 데이터 노이즈의 크기를 측정하고, 그 측정 결과에 기초하여 상기 복수의 출력 버퍼의 슬루율(slew rate)을 결정하는 단계를 포함하는 반도체 장치의 출력 데이터 노이즈 제거 방법.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 특정 출력 버퍼의 상기 출력 데이터에 발생하는 상기 데이터 노이즈의 크기를 측정하고, 그 측정 결과에 기초하여 상기 복수의 출력 버퍼의 슬루율을 결정하는 단계는,
    상기 특정 출력 버퍼의 상기 출력 데이터에 발생하는 상기 데이터 노이즈의 크기를 측정하여 디지털 코드 값으로 변환하는 단계; 및
    상기 디지털 코드 값에 근거하여 상기 복수의 출력 버퍼의 슬루율을 조절하는 단계를 포함하는 반도체 장치의 출력 데이터 노이즈 제거 방법.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 특정 출력 버퍼의 상기 출력 데이터에 발생하는 상기 데이터 노이즈의 크기를 측정하여 상기 디지털 코드 값으로 변환하는 단계는,
    상기 특정 출력 버퍼의 상기 출력 데이터에서 직류 성분을 제거하고 교류 성분을 상기 데이터 노이즈로서 추출하는 단계를 더 포함하는 상기 반도체 장치의 출력 데이터 노이즈 제거 방법.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 특정 출력 버퍼의 상기 출력 데이터에 발생하는 상기 데이터 노이즈의 크기를 측정하여 상기 디지털 코드 값으로 변환하는 단계는,
    상기 데이터 노이즈의 크기를 증폭하는 단계;
    증폭된 상기 데이터 노이즈를 정류하여 상기 증폭된 데이터 노이즈의 크기를 정량화하는 단계; 및
    정량화된 상기 증폭된 데이터 노이즈의 크기를 대응하는 상기 디지털 코드 값으로 변환하는 단계를 포함하는 반도체 장치의 출력 데이터 노이즈 제거 방법.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 디지털 코드 값에 근거하여 상기 복수의 출력 버퍼의 슬루율을 조절하는 단계는,
    기준 값보다 큰 상기 데이터 노이즈의 크기에 대응하는 상기 디지털 코드 값이 입력되는 경우에는 상기 복수의 출력 버퍼의 슬루율을 감소시키는 반도체 장치의 출력 데이터 노이즈 제거 방법.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2 항에 있어서,
    상기 디지털 코드 값에 근거하여 상기 복수의 출력 버퍼의 슬루율을 조절하는 단계는,
    기준 값보다 작은 상기 데이터 노이즈의 크기에 대응하는 상기 디지털 코드 값이 입력되는 경우에는 상기 복수의 출력 버퍼의 슬루율을 증가시키는 반도체 장치의 출력 데이터 노이즈 제거 방법.
  7. 데이터를 출력하는 복수의 출력 버퍼를 포함하는 반도체 장치의 출력 데이터 노이즈 제거 방법으로서,
    상기 복수의 출력 버퍼 중 특정 출력 버퍼를 하이 데이터로 구동하고, 나머지 출력 버퍼를 로우에서 하이로 천이하는 데이터로 구동하는 단계; 및
    상기 특정 출력 버퍼의 출력 데이터에 발생하는 데이터 노이즈의 크기를 측정하고, 그 측정 결과에 기초하여 상기 복수의 출력 버퍼의 슬루율을 결정하는 단계를 포함하는 반도체 장치의 출력 데이터 노이즈 제거 방법.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 특정 출력 버퍼의 상기 출력 데이터에 발생하는 상기 데이터 노이즈의 크기를 측정하고, 그 측정 결과에 기초하여 상기 복수의 출력 버퍼의 슬루율을 결정하는 단계는,
    상기 특정 출력 버퍼의 상기 출력 데이터에 발생하는 상기 데이터 노이즈의 크기를 측정하여 디지털 코드 값으로 변환하는 단계; 및
    상기 디지털 코드 값에 근거하여 상기 복수의 출력 버퍼의 슬루율을 조절하는 단계를 포함하는 반도체 장치의 출력 데이터 노이즈 제거 방법.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 특정 출력 버퍼의 상기 출력 데이터에 발생하는 상기 데이터 노이즈의 크기를 측정하여 상기 디지털 코드 값으로 변환하는 단계는,
    상기 특정 출력 버퍼의 상기 출력 데이터에서 직류 성분을 제거하고 교류 성분을 상기 데이터 노이즈로 추출하는 단계;
    추출된 상기 데이터 노이즈의 크기를 증폭하는 단계;
    증폭된 상기 데이터 노이즈를 정류하여 상기 증폭된 데이터 노이즈의 크기를 정량화하는 단계; 및
    정량화된 상기 증폭된 데이터 노이즈의 크기를 대응하는 상기 디지털 코드 값으로 변환하는 단계를 포함하는 반도체 장치의 출력 데이터 노이즈 제거 방법.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 디지털 코드 값에 근거하여 상기 복수의 출력 버퍼의 슬루율을 조절하는 단계는,
    기준 값보다 큰 상기 데이터 노이즈의 크기에 대응하는 상기 디지털 코드 값이 입력되는 경우에는 상기 복수의 출력 버퍼의 슬루율을 감소시키는 반도체 장치의 출력 데이터 노이즈 제거 방법.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8 항에 있어서,
    상기 디지털 코드 값에 근거하여 상기 복수의 출력 버퍼의 슬루율을 조절하는 단계는,
    기준 값보다 작은 상기 데이터 노이즈의 크기에 대응하는 상기 디지털 코드 값이 입력되는 경우에는 상기 복수의 출력 버퍼의 슬루율을 증가시키는 반도체 장치의 출력 데이터 노이즈 제거 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020120095552A 2012-08-30 2012-08-30 반도체 장치의 출력 데이터 노이즈 제거 방법 및 이를 구현하는 반도체 장치 KR101940110B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120095552A KR101940110B1 (ko) 2012-08-30 2012-08-30 반도체 장치의 출력 데이터 노이즈 제거 방법 및 이를 구현하는 반도체 장치
US13/720,992 US8941406B2 (en) 2012-08-30 2012-12-19 Method for reducing output data noise of semiconductor apparatus and semiconductor apparatus implementing the same
US14/581,357 US9124252B2 (en) 2012-08-30 2014-12-23 Method for reducing output data noise of semiconductor apparatus and semiconductor apparatus implementing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120095552A KR101940110B1 (ko) 2012-08-30 2012-08-30 반도체 장치의 출력 데이터 노이즈 제거 방법 및 이를 구현하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20140028691A KR20140028691A (ko) 2014-03-10
KR101940110B1 true KR101940110B1 (ko) 2019-01-18

Family

ID=50186682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120095552A KR101940110B1 (ko) 2012-08-30 2012-08-30 반도체 장치의 출력 데이터 노이즈 제거 방법 및 이를 구현하는 반도체 장치

Country Status (2)

Country Link
US (2) US8941406B2 (ko)
KR (1) KR101940110B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101940110B1 (ko) * 2012-08-30 2019-01-18 에스케이하이닉스 주식회사 반도체 장치의 출력 데이터 노이즈 제거 방법 및 이를 구현하는 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702976B1 (ko) * 1999-12-27 2007-04-05 엘피다 메모리 가부시키가이샤 반도체 집적회로 및 전자회로

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021833U (ko) * 1993-12-03 1995-07-28 멀티 패스 노이즈 검출회로
US6675118B2 (en) * 2001-03-19 2004-01-06 Hewlett-Packard Development Company, L.P. System and method of determining the noise sensitivity characterization for an unknown circuit
KR100424179B1 (ko) 2001-10-23 2004-03-24 주식회사 하이닉스반도체 반도체 메모리 장치의 출력 버퍼
US7562323B1 (en) * 2003-09-19 2009-07-14 Cadence Design Systems, Inc. System, method and computer program product for handling small aggressors in signal integrity analysis
US7680226B2 (en) * 2005-03-24 2010-03-16 Dell Products L.P. Minimizing dynamic crosstalk-induced jitter timing skew
KR100718043B1 (ko) 2006-05-04 2007-05-14 주식회사 하이닉스반도체 반도체 메모리의 노이즈 측정용 전원장치 및 노이즈측정방법
JP4199789B2 (ja) * 2006-08-29 2008-12-17 エルピーダメモリ株式会社 半導体装置の出力回路調整方法
US7454731B2 (en) * 2006-09-22 2008-11-18 Synopsys, Inc. Generation of engineering change order (ECO) constraints for use in selecting ECO repair techniques
US8086435B1 (en) * 2008-12-11 2011-12-27 Xilinx, Inc. Method for predicting simultaneous switching output (SSO) noise
US20110075834A1 (en) * 2009-09-30 2011-03-31 Ashikhmin Alexei E Crosstalk control using delayed post-compensation in a multi-channel communication system
KR101024244B1 (ko) * 2009-11-30 2011-03-29 주식회사 하이닉스반도체 임피던스 조절 장치
JP2012049838A (ja) * 2010-08-27 2012-03-08 Elpida Memory Inc 半導体装置およびその特性調整方法
KR101175245B1 (ko) * 2011-02-28 2012-08-21 에스케이하이닉스 주식회사 임피던스 조절회로 및 이를 포함하는 집적회로 칩
US8618843B2 (en) * 2011-12-21 2013-12-31 Ati Technologies Ulc High speed serial input/output bus voltage mode driver with tunable amplitude and resistance
US8890564B2 (en) * 2012-03-22 2014-11-18 Lsi Corporation System and method for decreasing signal integrity noise by using varying drive strengths based on likelihood of signals becoming victims
KR101940110B1 (ko) * 2012-08-30 2019-01-18 에스케이하이닉스 주식회사 반도체 장치의 출력 데이터 노이즈 제거 방법 및 이를 구현하는 반도체 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702976B1 (ko) * 1999-12-27 2007-04-05 엘피다 메모리 가부시키가이샤 반도체 집적회로 및 전자회로

Also Published As

Publication number Publication date
US20140062557A1 (en) 2014-03-06
KR20140028691A (ko) 2014-03-10
US9124252B2 (en) 2015-09-01
US20150109041A1 (en) 2015-04-23
US8941406B2 (en) 2015-01-27

Similar Documents

Publication Publication Date Title
JP5504903B2 (ja) 受信回路、受信方法及び信号伝達システム
US20120062190A1 (en) Dc-dc converters
CN111587525A (zh) 使用反激转换器进行零电压切换的方法和装置
CN106341146B (zh) 数据通信接收机和功率转换器
JPWO2012157180A1 (ja) 受信回路及び信号受信方法
CN102064817B (zh) I/o驱动电路
CN105871207B (zh) 电源转换器
KR101940110B1 (ko) 반도체 장치의 출력 데이터 노이즈 제거 방법 및 이를 구현하는 반도체 장치
US11171570B2 (en) High low power converter switches, latch, diode isolated intermediate ground
US20160226293A1 (en) Demodulation circuit and wireless charging device having the same
US20180006637A1 (en) Demodulation circuit and wireless charging device having the same
CN104932596B (zh) 一种用于调整充电装置的输出端电压的补偿电路
CN108270405A (zh) 一种交越失真消除方法、装置、电路、计算机和存储介质
KR101901576B1 (ko) 고정 온타임 제어 절연된 컨버터
JP6565485B2 (ja) 給電装置
KR101915057B1 (ko) 고정 온타임 제어 절연된 컨버터
US8929466B2 (en) Data receiving circuit and semiconductor device
CN103731149A (zh) 数字模拟转换电路
US8970258B2 (en) Systems and methods for edge control in a switched output stage
JP4835665B2 (ja) リンギング低減回路および該リンギング低減回路を備えた半導体集積回路
JP4222389B2 (ja) リンギング低減回路および該リンギング低減回路を備えた半導体集積回路
CN106059417B (zh) 变压器、驱动模块及驱动方法
US9529023B2 (en) Signal analysis circuit and signal analysis method thereof
JP5408274B2 (ja) 半導体出力回路及び外部出力信号生成方法並びに半導体装置
CN103138698B (zh) 一种限幅电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant