KR101939902B1

KR101939902B1 - 복합 인덕터

Info

Publication number: KR101939902B1
Application number: KR1020170052938A
Authority: KR
Inventors: 젠신 성
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2016-04-28
Filing date: 2017-04-25
Publication date: 2019-01-17
Also published as: JP2017199837A; US20170316865A1; JP6531712B2; CN107369539A; KR20170123255A

Abstract

종래의 복합 인덕터는 E 코어의 중각과 I 코어 사이, 및 E 코어의 중각과 I 코어 사이에 갭 G가 형성되어 있다. 이 갭 G가 자기 저항으로서 기능하기 때문에 코일 간의 자기 결합이 억제되어 있다. 그럼에도 불구하고 코일 간의 결합 계수는 1% 이상이며, 0으로 할 수는 없다는 문제가 있었다.
복수의 코일을 일체화한 복합 인덕터에 있어서, 제1 직선 상에 권취 축을 정렬시켜 배치된 제1 코일 군과, 제2 직선 상에 권취 축을 정렬시켜 배치된 제2 코일 군으로 이루어지고, 상기 제1 코일 군의 코일과 상기 제2 코일 군의 코일은 번갈아 엇갈리게 배치되고, 상기 제1 코일 군의 코일과 상기 제2 코일 군의 코일이 권취 축 방향에서 보아 일부가 중첩되어 있는 것을 특징으로 하는 복합 인덕터.

Description

복합 인덕터{COMPOSITE INDUCTOR}

본 발명은, 복수의 인덕터가 일체화된, 각각의 코일의 사이의 결합이 대략 0인 복합 인덕터에 관한 것이다.

전자 회로에 있어서, 동일한 전자 부품이 복수 사용되는 경우가 있다. 그러한 경우에 실장 면적을 저감시키기 위하여, 복수의 전자 부품을 일체화한 복합 전자 부품이 사용된다. 인덕터에 있어서도, 복수의 인덕터를 일체화한 복합 인덕터가 사용되는 경우가 있다. 일반적으로 복합 인덕터는, 각각의 코일이 다른 코일에 영향을 미치지 않도록 각 인덕터 간의 자기 결합을 최대한 작게 해야 한다.

일본 특허 공개 제2003-224013호 공보

도 16은, 특허문헌 1에 기재되어 있는 종래의 복합 인덕터의 구조를 설명하기 위한 도면이며, 도 16의 (a)는 사시도를 나타내고, 도 16의 (b)는 도 16의 (a)의 A-A 종단면도를 나타낸다.

도 16의 (a)와 도 16의 (b)에 도시한 바와 같이, 복합 인덕터(5)는, 페라이트를 포함하는 단면 E자 형상의 E 코어(6, 7)와, 페라이트를 포함하는 판상의 I 코어(8)와, 링 형상으로 권회된 코일(1, 2)과, 수지제의 베이스(9)를 포함하는 페라이트 인덕터이다. 복합 인덕터(5)는 2 in 1 인덕터라 칭해지고 있다.

E 코어(6, 7)는 내부에 코일(1, 2)을 각각 수납하여 I 코어(8)의 양면에 배치되고, 베이스(9) 상에 탑재된다. 코일(1)의 단말(1a, 1a) 및 코일(2)의 단말(2b, 2b)은 베이스(9)의 하면으로부터 인출되어 실장 단자로 되어 있다.

복합 인덕터(5)는 E 코어(6)의 중각(6a)과 I 코어(8) 사이, 및 E 코어(7)의 중각(7a)와 I 코어(8) 사이에 갭 G가 형성되어 있다. 이 갭 G가 자기 저항으로서 기능하기 때문에 코일(1)과 코일(2)의 자기 결합이 억제되어 있다. 그럼에도 불구하고 코일(1)과 코일(2)의 결합 계수는 1% 이상이며, 0으로 할 수는 없다는 문제가 있었다.

최근 들어 많이 사용되어 있는, 자성분 함유 수지 중에 코일을 매설하는 압분 인덕터의 경우에는, 갭을 형성하는 것은 곤란한 데다, 가령 갭을 형성했다고 하더라도 자성분 함유 수지의 비투자율이 수십 정도로, 페라이트의 비투자율이 수백인 데 비하여 상당히 낮은 점에서, 갭에 의한 결합 계수의 억제 효과가 적어 결합 계수가 상당히 커져 버린다. 그 때문에 압분 인덕터는 복합 인덕터에 적합치 않다는 문제가 있었다.

본 발명의 복합 인덕터는,

복수의 코일을 일체화한 복합 인덕터에 있어서,

제1 직선 상에 권취 축을 정렬시켜 배치된 제1 코일 군과,

제2 직선 상에 권취 축을 정렬시켜 배치된 제2 코일 군으로 이루어지고,

상기 제1 코일 군의 코일과 상기 제2 코일 군의 코일은 번갈아 엇갈리게 배치되고,

상기 제1 코일 군의 코일과 상기 제2 코일 군의 코일이 권취 축 방향에서 보아 일부가 중첩되어 있는 것을 특징으로 한다.

본 발명의 복합 인덕터에 의하면, 간단한 구조로 각 코일 간의 자기 결합이 대략 0인 복합 인덕터를 제공할 수 있다.

도 1은 본 발명의 복합 인덕터의 제1 실시예의 투시 사시도이다.
도 2는 본 발명의 복합 인덕터의 제1 실시예의 종단면도이다.
도 3은 본 발명의 복합 인덕터의 제1 실시예의 시뮬레이션 결과이다.
도 4는 본 발명의 복합 인덕터의 제1 실시예의 시뮬레이션 결과이다.
도 5는 본 발명의 복합 인덕터의 원리를 설명하는 모식 단면도이다.
도 6은 본 발명의 복합 인덕터의 제2 실시예의 사시도이다.
도 7은 본 발명의 복합 인덕터의 제2 실시예의 종단면도이다.
도 8은 본 발명의 복합 인덕터의 제2 실시예의 시뮬레이션 결과이다.
도 9는 일반적인 디지털 증폭기의 회로도이다.
도 10은 본 발명의 복합 인덕터의 제3 실시예의 종단면도이다.
도 11은 본 발명의 복합 인덕터의 제3 실시예의 시뮬레이션 결과이다.
도 12는 채널 내의 인덕터가 결합한 경우의 디지털 증폭기의 시뮬레이션 결과이다.
도 13은 채널 간의 인덕터가 결합한 경우와, 결합해 있지 않은 경우의 디지털 증폭기의 시뮬레이션 결과이다.
도 14는 다채널 DC-DC 컨버터의 회로도이다.
도 15는 본 발명의 복합 인덕터의 제4 실시예의 종단면도이다.
도 16은 종래의 복합 인덕터의 사시도와 종단면도이다.

실시예

(실시예 1)

도 1은, 본 발명의 복합 인덕터의 제1 실시예를 설명하기 위한 투시 사시도이며, 도 2는 그 종단면도이다.

도 1과 도 2에 도시한 바와 같이, 복합 인덕터(50)는, 절연 피복된 도선이 링 형상으로 권회된 2개의 코일(10, 20)을 자성분 함유 수지(60) 내에 매설하고 일체로 성형한 압분 인덕터이다.

코일(10)과 코일(20)은 동일 형상 동일 치수이고, 개구면이 평행이면서 코일의 권취 축 방향에서 보아 개구면의 일부가 중첩되도록 배치되어 있다.

코일(10, 20)의 단말은 복합 인덕터(50)의 외장으로 인출되고 절연 피복이 박리되어 실장 단자로 되어 있다

코일(10, 20)의 평균 직경을 D, 높이를 h, 코일(10)의 권취 축을 축 C₁, 코일(20)의 권취 축을 축 C₂라 하면, 축 C₁과 축 C₂는 평행이고 축 C₁과 축 C₂의 거리는 S 떨어져 있다. 코일(10)과 코일(20)이 대치하는 개구면 사이의 거리는 d 떨어져 있다. 여기서 평균 직경은 (외경+내경)/2이다.

이후, 축의 사이 거리를 축 간격, 대치하는 개구면 사이의 거리를 코일 간격이라 한다.

발명자는 이하의 2종의 시뮬레이션을 행한 결과, 코일(10)과 코일(20) 사이의 결합이 대략 0으로 되는 경우가 있는 것을 알아내었다.

(시뮬레이션 1)

먼저, 평균 직경 D=6.4㎜, 높이 h=2.5㎜, 권취수 N=10인 2개의 코일(10, 20)을, 코일 간격 d=2㎜로 하여 자성분 함유 수지 내에 매설하고 축 간격 S를 변화시켰을 경우의, 코일(10)과 코일(20) 사이의 결합 계수를 시뮬레이션하였다. 도 3은 그 결과를 나타내는 그래프이다. 도 3에 있어서, 횡축은 S/D, 종축은 결합 계수 k를 나타낸다. 여기서, 평균 직경 D가 일정하므로, 횡축 S/D는 클수록 2개의 코일의 권취 축이 떨어져 있는 것을 나타내고, S/D<1일 때는 개구면이 평면에서 보아 일부가 중첩되어 있는 것을 나타내고 있다.

도 3의 결과로부터, S/D=0.7일 때 결합 계수 k가 대략 0으로 되는 것을 알 수 있었다.

(시뮬레이션 2)

다음으로, 표 1에 나타내는 조건 1 내지 6에서 마찬가지의 시뮬레이션을 행하였다. 도 4는 그 결과를 나타내는 그래프이다. 도 4에 있어서, 횡축은 S/D, 종축은 결합 계수 k를 나타낸다.

도 4의 결과로부터, 평균 직경 D, 코일 간격 d, 높이 h, 권취수 N의 조건에 따라 상이하지만 축 간격 S에 의하여 결합 계수 k가 대략 0으로 되는 것을 알 수 있었다.

이하, 본 실시예의 복합 인덕터의 코일 간의 결합 계수가 0으로 되는 원리를 도 5의 모식 종단면도를 이용하여 설명한다.

도 5에 도시한 바와 같이, 코일(20)에 전류를 흐르게 하였을 경우, 코일(20)의 근방을 주회하는 자속 f1, f2와, 코일(20)의 원방을 주회하는 자속 f3, f4가 발생한다. 자속 f1, f2는 코일(20)만을 주회하고, 자속 f3은 코일(10)의 구멍을 도면중 아래에서 위로 관통하여 주회하며, 자속 f4는 코일(10)의 구멍을 도면중 위에서 아래로 관통하여 주회한다.

여기서, 자속 f3과 자속 f4은 코일(10)을 관통하는 방향이 서로 반대이므로, 자속 f3과 자속 f4의 차의 절댓값 |f4-f3|만이 코일 간의 자기 결합에 기여한다. 자속 f3과 자속 f4의 크기는 축 간격 S에 따라 변화되므로, 자속 f3과 자속 f4를 대략 동등한 축 간격 S로 하면, 결합 계수 k를 대략 0로 하는 것이 가능하다.

상술한 원리를 도 3에 적용하여 생각해 보자.

S/D=0일 때, 즉, 코일(10)과 코일(20)의 권취 축이 일치하고 있는 경우, 결합 계수 k는 약 12%이다.

S/D가 커짐에 따라, 즉, 코일(10)과 코일(20)의 중첩이 작아짐에 따라 자속 f4는 감소, 자속 f3은 증가하므로, |f4-f3|는 감소한다. 그 결과, 결합 계수 k는 서서히 감소해 간다.

S/D=0.73일 때, 자속 f4와 자속 f3이 동등해지고, 그 결과, 결합 계수 k=0으로 된다.

S/D가 더욱 커지면 자속 f3은 자속 f4보다 커지므로, f4-f3은 부호는 반전, |f4-f3|는 증가한다. 그 결과, 결합 계수 k는 다시 증가한다.

S/D가 1보다 커져 코일(10)과 코일(20)이 완전히 떨어져 가면, 코일 간의 영향은 작아지므로 결합 계수 k는 0에 수렴한다.

또한 복합 인덕터(50)는 코일(10)과 코일(20)을 일체로 성형하지 않아도 된다. 일반적으로 압분 인덕터에 있어서, 성형 후의 코일 간의 위치를 제어하여 성형하는 것은 곤란하다. 따라서 하나의 코일의 중심을 서로 위치를 어긋나게 하여 매설한 2개의 압분 인덕터를 조합하여, 도 2에 도시한 구조를 실현해도 된다.

또한 조건 2와 조건 3, 및 조건 5와 조건 6의 결과의 비교로부터, 코일의 높이 h가 높을수록 결합 계수 k의 변화가 완만한 경향이 있다. 압분 인덕터와 같이 매설하는 코일의 위치를 제어하는 것이 곤란한 경우에는, 결합 계수 k의 변화가 작아지도록 가능한 한 코일의 높이 h를 높게 하는 편이 제조가 용이해진다.

또한 결합 계수 k를 대략 0으로 하지 않더라도, 약간이라도 결합 계수 k를 작게 할 수 있으면 좋은 경우도 있다. 예를 들어 조건 3의 압분 인덕터이면, 0.65≤S/D≤0.81 정도로 하면 종래의 복합 인덕터와 동일한 정도의 결합 계수 k<1%로 할 수 있다.

(실시예 2)

상술한 복합 인덕터는 압분 성형에 의한 복합 인덕터였지만, 페라이트를 포함하는 복합 인덕터에서도 상술한 원리는 성립된다. 도 6 및 도 7은 본 발명의 복합 인덕터의 제2 실시예를 설명하기 위한 도면이며, 도 6은 사시도를 나타내고, 도 7의 (A), 도 7의 (B)는 각각 도 6의 A-A 단면, B-B 단면을 나타낸다.

복합 인덕터(51)는, 페라이트를 포함하는 단면 E자 형상의 E 코어(61, 71)와, 페라이트를 포함하는 판상의 I 코어(81)와, 수지제의 베이스(91)와, 절연 피복된 도선이 링 형상으로 에지와이즈 권회된 코일(11, 21)과, 수지제의 베이스(91)를 포함하는 페라이트 인덕터이다.

E 코어(61, 71)는 내부에 코일(11, 21)을 각각 수납하여 I 코어(81)의 양면에 배치되고, 베이스(91)에 탑재되어 있다. 코일(11)의 단부(11a, 11b) 및 코일(21)의 단부(21a, 21b)는 베이스(91)의 하면으로부터 인출되고, 절연 피복의 일부가 박리되어 실장 단자로 되어 있다.

여기서, E 코어(61)의 중각(61a)의 중심 C₆₁과 E 코어(71)의 중각(71a)의 중심 C₇₁은 각각 역방향으로 치우쳐 형성되어 있다. 그 때문에, 조립되었을 때 중각의 중심끼리의 위치가 어긋난다. 또한 복합 인덕터(51)는 E 코어(61)의 중각과 I 코어(81) 사이, 및 E 코어(71)의 중각과 I 코어(81) 사이에 갭 G가 형성되어 있다.

도 8은, 본 실시예의 복합 인덕터(51)에 있어서, 축 간격 S를 변화시켰을 경우의, 코일(11)과 코일(21) 사이의 결합 계수를 시뮬레이션한 결과를 나타내는 그래프이다. 도 8에 있어서, 횡축은 S/D, 종축은 결합 계수 k를 나타낸다. 여기서 코일(11, 21)의 평균 직경 D=5.8㎜이다.

도 8의 결과로부터, S/D=0(축 간격 S=0, 즉, 종래의 복합 인덕터와 마찬가지의 구조)인 경우에는 결합 계수 k는 2.4%나 되지만, S/D=0.69(축 간격 S=4㎜)일 때는 결합 계수 k가 대략 0으로 되어 있는 것을 알 수 있다.

그런데, 예를 들어 디지털 증폭기로서도 자주 사용되는 BTL(Bridge Tied Load) 접속의 디지털 증폭기 회로에서는, 1채널마다 2개의 인덕터가 사용되기 때문에 좌우 2채널에서 합계 4개의 인덕터가 필요하게 된다.

도 9는 BTL 접속의 디지털 증폭기의 1채널분의 회로도이다.

직렬로 접속된 n형 MOS의 트랜지스터 Tr2, Tr1, 및 직렬로 접속된 n형 MOS의 트랜지스터의 Tr4, Tr3이 전원 +V와 -V 사이에 접속되어 있다.

음성 등의 입력 신호가, 비교기 CMP에 입력된 입력 신호 Vin과 삼각파의 기준 신호와 비교됨으로써, PWM 변조된 PWM 신호가 생성된다. 게이트 드라이버 1은 PWM 신호로부터 트랜지스터 Tr1, Tr2의 구동 신호 V_G1, V_G2가 생성된다. 구동 신호 V_G1, V_G2는 트랜지스터 Tr1 및 트랜지스터 Tr2의 게이트에 접속된다.

게이트 드라이버 2는 PWM 신호를 반전한 nPWM 신호로부터 트랜지스터 Tr3, Tr4의 구동 신호 V_G3, V_G4가 생성된다. 구동 신호 V_G3, V_G4는 트랜지스터 Tr3 및 트랜지스터 Tr4의 게이트에 각각 접속된다.

트랜지스터 Tr1의 드레인과 트랜지스터 Tr2의 소스의 접속점 V_SW1은, 인덕터 L1과 콘덴서 C1를 포함하는 LC 필터에 입력되고, 출력 Vout1이 스피커 SP의 한쪽 단자에 접속된다.

마찬가지로, 트랜지스터 Tr3의 드레인과 트랜지스터 Tr4의 소스의 접속점 V_SW2는, 인덕터 L2와 콘덴서 C2를 포함하는 LC 필터에 입력되고, 출력 Vout2가 스피커 SP의 다른 쪽 단자에 접속되어 있다. 이후, Vout1과 Vout2 사이의 전압을 출력 신호 Vout이라 한다.

스테레오의 경우에는, 도 9에 도시하는 회로와 마찬가지의 회로가 하나 더 필요해지며, 이러한 경우에는, 4개의 코일이 일체화된 복합 인덕터가 실장 면적을 저감시키기 때문에 유용하다.

(실시예 3)

도 10은, 본 발명의 복합 인덕터의 제3 실시예를 설명하기 위한 종단면도이다.

도 10에 도시한 바와 같이, 복합 인덕터(52)는, 절연 피복된 도선이 링 형상으로 권회된 2개의 코일(12, 22, 32, 42)를 자성분 함유 수지(62) 중에 매설하고 일체로 성형한 압분 인덕터이다. 복합 인덕터(52)는 4 in 1 인덕터라 칭해지고 있다.

코일(12, 22, 32, 42)는 동일 형상, 동일 치수이고, 개구면이 평행으로 배치되어 있다.

코일(12)과 코일(32)은 각각의 권취 축이 축 C₁₂ 상에 배치되고, 코일(22)과 코일(42)은 각각의 권취 축이 축 C₂₂ 상에 배치되며, 코일(12, 22, 32, 42)는 번갈아 엇갈리게 배치되어 있다.

코일(12, 22, 32, 43)의 단말은 복합 인덕터(52)의 외장으로 인출되고 절연 피복이 박리되어 실장 단자로 되어 있다.

도 11은, 축 C₁₂와 축 C₂₂ 사이의 축 간격 S에 대한 결합 계수 k를 시뮬레이션한 결과를 나타내는 그래프이다. 도 11에 있어서,

○표는,

코일(12)과 코일(22) 사이의 결합 계수 k12,

코일(22)과 코일(32) 사이의 결합 계수 k23, 또는

코일(32)과 코일(42) 사이의 결합 계수 k34를 나타내고,

△표는,

코일(12)과 코일(32) 사이의 결합 계수 k13, 또는

코일(22)과 코일(42) 사이의 결합 계수 k24를 나타낸다.

도 11의 결과로부터, 상이한 직선 상의 인접하는 코일끼리는 결합 계수 k를 0으로 할 수 있지만, 권취 축이 동일 직선 상의 코일끼리는, 권취 축이 상이한 직선 상의 인접하는 코일끼리보다도 거리가 떨어져 있음에도 불구하고 결합 계수 k를 0으로 할 수 없는 것을 알 수 있다.

여기서, 도 9의 회로도에 있어서, 인덕터 L1과 인덕터 L2의 결합 계수 k가 변화되었을 경우, 입력 신호 Vin과 LC 필터의 출력 신호 Vout의 파형을 비교하는 시뮬레이션을 행하였다. 도 12는 그 시뮬레이션 결과를 나타내는 그래프이다.

도 12의 결과로부터, 결합 계수 k=30%인 경우, 출력 신호 Vout의 왜곡은 크지만, 결합 계수 k=6%인 경우에는 결합 계수 k=0%의 경우와 그다지 변화되지 않는 것을 알 수 있다.

또한 도 9의 회로를 CH1과 CH2의 2개 준비하고, CH1과 CH2의 인덕터 L1끼리의 결합 계수가 0%와 6%인 경우에, CH2의 입력 신호와 CH2의 출력 신호 Vout의 파형을 비교하는 시뮬레이션을 행하였다. 도 13은 그 시뮬레이션 결과를 나타내는 그래프이며, 도 13의 (a)는 결합 계수 k=0인 경우를 나타내고, 도 13의 (b)는 결합 계수 k=6%인 경우를 나타낸다. 또한 CH1의 입력 신호 Vin은 10㎑의 정현파, CH2의 입력 신호 Vin은 2㎑의 정현파, PWM 변조의 주파수는 450㎑로 하였다.

도 13의 (a)와 도 13의 (b)의 결과로부터, 결합 계수 k=6%인 경우에도 CH2의 출력 신호의 파형이 왜곡되어 있는 것을 알 수 있다.

상기 결과로부터, BTL 접속의 디지털 증폭기의 LC 필터 회로는, 동일한 채널 내의 인덕터끼리이면 2개의 코일에 흐르는 전류는 항상 동일하므로 다소의 결합은 허용할 수 있지만, 상이한 채널 2개의 코일에 흐르는 전류는 상이하기 때문에 채널 간의 결합은 가능한 한 회피하는 편이 좋은 것을 알 수 있다.

따라서 도 10에 도시한 복합 인덕터(52)를 도 9에 도시한 BTL 접속의 디지털 증폭기의 회로도에 사용하는 경우에는, 코일(12)과 코일(32)의 쌍을 한쪽 채널에 사용하고, 코일(22)과 코일(42)의 쌍을 다른 쪽 채널에 사용하는 것이 최적인 것을 알 수 있다.

또한 복합 인덕터(52)에 있어서, 코일(22)과 코일(32)은 양측에 코일이 있는 데 반해, 코일(12)과 코일(42)은 편측에밖에 코일이 없다. 그 때문에, 코일(12)과 코일(22), 및 코일(32)과 코일(42)은 완전히 동일한 형상이었다고 하더라도 인덕턴스 값에 차가 발생한다. 그러한 경우에는, 코일(12)로부터 복합 인덕터의 단부면까지의 두께 t1, 및 코일(42)로부터 복합 인덕터의 단부면까지의 두께 t2에서 개개의 코일 인덕턴스를 조정하여, 복합 인덕터의 특성을 최적화하면 된다.

또한 본 실시예에서는, 4 in 1인덕터의 결합 관계를 설명하기 위하여 BTL 접속의 디지털 증폭기 회로를 이용하여 설명을 했지만, 디지털 증폭기에 한정되지 않으며, 예를 들어 도 14에 도시하는 다채널의 DC-DC 컨버터에도 상술한 결합의 관계를 고려하여 복합 인덕터를 채용함으로써, 실장 면적을 저감시킴과 동시에 DC-DC 컨버터의 동작 안정화를 확보할 수 있다. 또한 일체화하는 코일은 2개와 4개에 한정되지 않으며, 더 많은 코일을 일체화해도 된다.

(실시예 4)

상술한 실시예는 코일은 모두 동일한 크기였지만, 상이한 크기여도 된다.

도 15은, 본 발명의 복합 인덕터의 제4 실시예를 설명하기 위한 종단면도이다.

도 15에 도시한 바와 같이, 복합 인덕터(53)는, 코일(13)과, 코일(13)보다 직경이 작은 코일(23, 33)을 자성체 함유 수지(63)에 매설하고 일체로 성형한 압분 인덕터이다.

코일(13)의 권취 축을 축 C₁₃, 코일(23)의 권취 축을 축 C₂₃, 코일(33)의 권취 축을 축 C₃₃이라 하면, 코일(13, 23, 33)은, 축 C₂₃과 축 C₃₃의 중간이 축 C₁₃으로 되고, 코일(23)과 코일(33)은, 개구면이 동일한 평면 상에 배치되고, 코일(13)은, 코일(23) 및 코일(33)과 단차가 생기도록 배치된다. 이 경우, 코일(13과 23) 및 코일(13과 33) 사이의 결합 계수가 대략 0으로 됨과 동시에, 동일한 평면 상에 배치된 코일(23과 33) 사이의 결합 계수는, 축 간격이 커서 완전히 떨어져 있으므로 낮게 억제할 수 있다.

이와 같이 코일의 형상은 동일한 형상에 한정되지 않는다. 예를 들어 코일의 형상이 원형 이외의 타원이나 직사각형 등 다양한 형상의 코일을 사용하는 것도 가능하다. 코일의 일부가 중첩되어 있으면 본 발명을 적용 가능하다.

복합 인덕터: 5, 50, 51, 52, 53
코일: 1, 2, 10, 11, 12, 13, 20, 21, 22, 23, 32, 33, 42
자성체 함유 수지: 6, 60, 62, 63
E 코어: 6, 7, 61, 71
I 코어: 8, 81
베이스: 9, 91

Claims

복수의 코일을 일체화한 복합 인덕터에 있어서,
제1 직선 상에 권취 축을 정렬시켜 배치된 제1 코일 군과,
제2 직선 상에 권취 축을 정렬시켜 배치된 제2 코일 군으로 이루어지고,
상기 제1 코일 군의 코일과 상기 제2 코일 군의 코일은 번갈아 엇갈리게 배치되고,
상기 제1 코일 군의 코일과 상기 제2 코일 군의 코일이 권취 축 방향에서 보아 일부가 중첩되어 있고,
코일의 권취 축 사이의 거리 S와 코일의 외경과 내경의 평균치 D의 비율(S/D)은 0.65
S/D
0.81이고,
각각의 코일 사이의 결합이 0인 것을 특징으로 하는 복합 인덕터.
제1항에 있어서,
상기 복합 인덕터는 자성분 함유 수지를 포함하는 압분 인덕터인
복합 인덕터.
제1항에 있어서,
상기 복합 인덕터는, 판상의 코어와, 상기 판상의 코어의 양면에 배치된 단면 E자 형상을 포함하는
복합 인덕터.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 복수의 코일은 4개의 코일이고,
상기 제1 코일 군을, 2개의 대칭인 회로 중 한쪽 회로에서 쌍으로 사용하고,
상기 제2 코일 군을, 2개의 대칭인 회로 중 다른 쪽 회로에서 쌍으로 사용한
복합 인덕터.