KR101939590B1 - 열처리 시스템 내의 기판 파손 검출 - Google Patents

열처리 시스템 내의 기판 파손 검출 Download PDF

Info

Publication number
KR101939590B1
KR101939590B1 KR1020187011016A KR20187011016A KR101939590B1 KR 101939590 B1 KR101939590 B1 KR 101939590B1 KR 1020187011016 A KR1020187011016 A KR 1020187011016A KR 20187011016 A KR20187011016 A KR 20187011016A KR 101939590 B1 KR101939590 B1 KR 101939590B1
Authority
KR
South Korea
Prior art keywords
thermal processing
substrate
wafer
temperature
cooling
Prior art date
Application number
KR1020187011016A
Other languages
English (en)
Other versions
KR20180045048A (ko
Inventor
조셉 시베레
Original Assignee
맷슨 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맷슨 테크놀로지, 인크. filed Critical 맷슨 테크놀로지, 인크.
Publication of KR20180045048A publication Critical patent/KR20180045048A/ko
Application granted granted Critical
Publication of KR101939590B1 publication Critical patent/KR101939590B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00—Investigating or analyzing materials by the use of thermal means
    • G01N25/72—Investigating presence of flaws
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Immunology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Toxicology (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

열처리 시스템 내의 파손 검출(breakage detection)을 위한 장치, 시스템 및 공정이 제공된다. 일 예시적인 실시예에서, 공정은 기판을 위한 복수의 온도 측정을 나타내는 데이터에 접근하는 단계로서, 상기 복수의 온도 측정은 열처리 동안 상기 기판을 위한 쿨다운 주기 동안에 얻어지는, 상기 데이터 접근 단계; 상기 복수의 온도 측정을 나타내는 데이터에 적어도 부분적으로 근거하여 냉각 모델과 관련된 하나 이상의 메트릭스(metrics)를 추정하는 단계; 및 상기 냉각 모델과 관련된 상기 하나 이상의 메트릭스에 적어도 부분적으로 근거하여 파손 검출 신호를 결정하는 단계를 구비할 수 있다. 상기 파손 검출 신호는 상기 기판이 열처리 동안에 파손되었는지의 여부를 나타낸다.

Description

열처리 시스템 내의 기판 파손 검출
본 출원은 2015년 12월 30일자에 "밀리세컨드 어닐 시스템 내의 웨이퍼 파손 검출"이라는 명칭으로 출원된 미국 가출원 시리얼 62/272,826호를 우선권으로 주장하며, 그 내용은 본원에 참고로 편입된다.
본 개시내용은 일반적으로 열처리 챔버, 더욱 상세하게 기판, 예컨대 반도체 기판을 처리하는데 이용되는 밀리세컨드 어닐 열처리 챔버에 관한 것이다.
밀리세컨드 어닐 시스템은 실리콘 웨이퍼 등의 기판에 대한 초고속 열처리를 위한 반도체 처리에 이용될 수 있다. 반도체 처리에서, 신속한 열처리는 임플란트 손상을 보수하고, 증착된 층의 품질을 개선하고, 층 계면부의 품질을 개선하여 도펀트를 활성화하고, 다른 목적을 성취하는 동시에, 도펀트 종(dopant species)의 확산을 제어하도록 어닐 단계로서 이용될 수 있다.
반도체 기판의 밀리세컨드 또는 초고속 온도처리는 104℃/초를 초과할 수 있는 속도로 기판의 전체 상부면을 가열하도록 강렬하고 짧은 광 노출을 이용하여 성취될 수 있다. 기판의 일 표면만에 대한 신속한 가열은 기판의 두께를 통해 높은 온도 구배를 생성하는 한편, 대부분의 기판은 광 노출 전의 온도를 유지할 수 있다. 따라서, 대부분의 기판은 상부면의 신속한 냉각 속도를 일으키는 히트 싱크(heat sink)로서 작용한다.
본 개시내용의 실시예에 대한 관점 및 이점은 하기의 설명에서 부분적으로 기술되거나, 또는 그 설명으로부터 알 수 있거나, 혹은 그 실시예에 대한 실시를 통해 알 수 있다.
본 개시내용의 일례의 관점은 열처리 시스템 내의 파손 검출(breakage detection)을 위한 공정에 관한 것이다. 상기 공정은 기판을 위한 복수의 온도 측정을 나타내는 데이터에 접근하는 단계로서, 상기 복수의 온도 측정은 열처리 동안 상기 기판을 위한 쿨다운 주기(cool down period) 동안에 얻어지는, 상기 데이터 접근 단계; 상기 복수의 온도 측정을 나타내는 데이터에 적어도 부분적으로 근거하여 냉각 모델과 관련된 하나 이상의 메트릭스(metrics)를 추정하는 단계; 및 상기 냉각 모델과 관련된 상기 하나 이상의 메트릭스에 적어도 부분적으로 근거하여 파손 검출 신호를 결정하는 단계를 구비한다. 상기 파손 검출 신호는 상기 기판이 열처리 동안에 파손되었는지의 여부를 나타낸다.
본 개시내용의 예시적인 관점에는 변형 및 수정이 이루어질 수 있다. 본 개시내용의 다른 예시적인 관점은 밀리세컨드 어닐 시스템 내의 파손 검출을 위한 시스템, 방법, 장치 및 공정에 관한 것이다.
각종 실시예에 대한 특징, 관점 및 이점은 하기의 설명 및 첨부한 청구범위를 참조하면 더욱 잘 이해될 것이다. 본 명세서의 포함되고 그 일부를 구성하는 첨부한 도면은 본 개시내용의 실시예를 기술하고, 그 설명과 함께 관련된 원리를 설명하게 된다.
당업자에게 관한 실시예에 대한 상세한 설명이 첨부한 도면을 참조하여 본 명세서에 기술된다.
도 1은 본 개시내용의 예시적인 실시예에 따른 예시적인 밀리세컨드 어닐 가열 프로파일에 대한 도면,
도 2는 본 개시내용의 예시적인 실시예에 따른 예시적인 밀리세컨드 어닐 시스템의 일부에 대한 예시적인 사시도,
도 3은 본 개시내용의 예시적인 실시예에 따른 예시적인 밀리세컨드 어닐 시스템에 대한 분해도,
도 4는 본 개시내용의 예시적인 실시예에 따른 예시적인 밀리세컨드 어닐 시스템에 대한 단면도,
도 5는 본 개시내용의 예시적인 실시예에 따른 밀리세컨드 어닐 시스템에 이용되는 예시적인 램프에 대한 사시도,
도 6은 본 개시내용의 예시적인 실시예에 따른 밀리세컨드 어닐 시스템의 웨이퍼 평면 플레이트에 이용되는 예시적인 에지 반사기에 대한 도면,
도 7은 본 개시내용의 예시적인 실시예에 따른 밀리세컨드 어닐 시스템에 이용될 수 있는 예시적인 반사기에 대한 도면,
도 8은 본 개시내용의 예시적인 실시예에 따른 밀리세컨드 어닐 시스템에 이용될 수 있는 예시적인 아크 램프에 대한 도면,
도 9-10은 본 개시내용의 예시적인 실시예에 따른 예시적인 아크 램프에 대한 작동을 도시한 도면,
도 11은 본 개시내용의 예시적인 실시예에 따른 예시적인 전극에 대한 단면도,
도 12는 본 개시내용의 예시적인 실시예에 따른 밀리세컨드 어닐 시스템에 이용되는 예시적인 아크 램프에 물과 가스(예컨대, 아르곤 가스)를 공급하기 위한 예시적인 폐쇄 루프 시스템에 대한 도면,
도 13은 본 개시내용의 예시적인 실시예에 따른 밀리세컨드 어닐 시스템을 위한 예시적인 온도 측정 시스템에 대한 도면,
도 14는 본 개시내용의 예시적인 실시예에 따른 웨이퍼 파손 검출을 위한 예시적인 공정에 대한 흐름도,
도 15는 본 개시내용의 예시적인 실시예에 따른 웨이퍼 파손 검출을 위한 예시적인 공정에 대한 흐름도.
실시예에 대해 상세하게 참조될 것이고, 그 실시예의 하나 이상의 예는 도면에 도시된다. 각각의 예는 실시예에 대한 설명으로서 제공되며, 본 개시내용을 제한하지 않는다. 실제로, 본 개시내용의 범위 또는 사상으로부터 벗어나지 않고서 각종 변경 및 수정이 이루어질 수 있음이 당업자에게 명백할 것이다. 예컨대, 일 실시예의 일부로서 도시 또는 기술된 특징이 또 다른 실시예를 산출하도록 다른 실시예와 함께 이용될 수 있다. 이에 따라, 본 개시내용의 관점은 이러한 변경 및 수정을 포함하도록 의도된다.
개요
본 개시내용의 예시적인 관점은 열처리 동안에 기판 파손(예컨대, 웨이퍼 파손)을 검출하는 것에 관한 것이다. 본 개시내용의 관점은 도시 및 설명을 위해 "웨이퍼" 또는 반도체 웨이퍼를 참조하여 기술된다. 본원에 제공된 개시내용을 이용하여 당업자는 본 개시내용의 예시적인 관점이 임의의 반도체 기판 또는 다른 적절한 기판과 관련하여 이용될 수 있음을 이해할 것이다. 더욱이, 수치와 관련된 용어 "약"에 대한 사용은 기술된 수치의 10% 이내를 지칭하도록 의도된다.
아울러, 본 개시내용의 관점은 도시 및 설명을 위해 밀리세컨드 어닐 시스템을 참조하여 기술된다. 본원에 제공된 개시내용을 이용하여 당업자는 본 개시내용의 예시적인 관점이 다른 적절한 열처리 시스템으로 이용될 수 있음을 이해할 것이다.
본 개시내용의 소정의 예시적인 관점은 밀리세컨드 어닐 시스템 내의 웨이퍼 파손에 대한 실시간 또는 거의 실시간 검출에 관한 것이다. 반도체 웨이퍼의 밀리세컨드 또는 초고속 어닐은 104℃/초를 초과할 수 있는 속도로 웨이퍼의 전체 상부면을 가열하도록 강렬하고 짧은 광 노출을 이용하여 성취될 수 있다. 웨이퍼 표면에 대한 신속한 가열은 상당한 열응력을 초래하는 웨이퍼의 두께를 통해 높은 온도 구배를 생성한다. 이러한 응력은 웨이퍼를 굽히거나 또는 변형시키는 웨이퍼 내의 변형(strain)을 유도하기 시작할 수 있다. 일부 경우에, 변형은 웨이퍼를 균열 또는 파손시키는 응력을 초래할 수 있다.
다른 경우에, 변형은 표면 가열의 인가 후에 웨이퍼를 상당히 계속 변형시킬 수 있다. 이와 같이 계속된 변형은 열변형이 잠재적으로 완화될 수 있는 열평형에 도달하도록 웨이퍼에 요구되는 시간 간격보다 일반적으로 훨씬 더 짧은 시간 간격에 걸쳐 웨이퍼의 표면이 가열된다는 점일 수 있다. 그 후, 계속된 변형은 웨이퍼 모션을 구속 또는 제한하는 메커니즘이 소정 위치에 없다면 웨이퍼가 진동하게 하는 추진력으로서 작용하는 응력을 유도할 수 있다. 후속적인 웨이퍼 진동은 웨이퍼 균열 또는 파손에 대한 위험을 증대시킬 수 있다. 예컨대, 웨이퍼 진동은 웨이퍼를 지지하거나 그 모션을 제한하도록 의도된 구조에 웨이퍼가 충격을 줄 가능성을 증대시킬 수 있다. 그 진동은 웨이퍼에 남아 있는 열구배에 의해 유도되는 변형에 대응하는 방식으로 웨이퍼를 변형시킴으로써, 열응력만으로 초래되는 응력을 증대시킬 수 있다.
웨이퍼 파손이 발생하면, 처리 챔버는 파손된 웨이퍼의 피스로 오염될 수 있다. 웨이퍼 파손이 검출되지 않으면, 후속적인 미처리 웨이퍼(들)는 오염물에 노출되어 미처리된 웨이퍼를 폐기하게 할 것이다.
본 개시내용의 예시적인 관점은 밀리세컨드 어닐 가열 펄스의 인가 후에 시작하고, 다음의 웨이퍼가 처리 챔버에 들어오기 전(예컨대, 웨이퍼 냉각 동안)에 종료하는 시간 간격 내에 웨이퍼의 파손을 검출할 수 있다. 그 후 이러한 시간 간격 동안에, 또 다른 웨이퍼가 파손된 웨이퍼로부터의 피스로 오염되는 처리 챔버에 들어오는 것을 방지하고 그리고/또는 다른 교정 제어 조치를 개시하도록 공정 제어 시스템에 신호가 제공될 수 있다.
더 구체적으로, 파손된 웨이퍼의 검출과, 그 후에 또 다른 웨이퍼가 처리 챔버에 들어오는 것을 방지하는 공정 제어 시스템으로의 신호, 혹은 다른 교정 제어 조치는, 추정된 냉각 모델 변수 및/또는 모델 피팅 오차의 값에 대한 사전결정된 편차를 검출함으로써 성취될 수 있으며, 그 값은 웨이퍼 쿨다운 주기 동안에 웨이퍼의 온도 측정 데이터로부터 얻어진다. 일부 실시예에서, 웨이퍼 온도 측정 데이터는 웨이퍼로부터 열방출되는 방열(radiation)의 비접촉 측정에 근거할 수 있다.
본 개시내용의 일 예시적인 실시예는 열처리 시스템(예컨대, 밀리세컨드 어닐 시스템)에서 파손 검출을 위한 공정에 관한 것이다. 상기 공정은 기판을 위한 복수의 온도 측정을 나타내는 데이터에 접근하는 단계를 구비한다. 상기 복수의 측정은 열처리 동안 기판을 위한 쿨다운 주기(예컨대, 밀리세컨드 어닐 펄스의 인가 후의 쿨다운) 동안에 얻어진다. 상기 공정은 상기 복수의 온도 측정을 나타내는 데이터에 적어도 부분적으로 근거하여 냉각 모델과 관련된 하나 이상의 메트릭스를 추정하는 단계; 및 상기 냉각 모델과 관련된 상기 하나 이상의 메트릭스에 적어도 부분적으로 근거하여 파손 검출 신호를 결정하는 단계를 구비할 수 있다. 상기 파손 검출 신호는 상기 기판이 열처리 동안에 파손되었는지의 여부를 나타낼 수 있다.
일부 실시예에서, 상기 파손 검출 신호가 비파손 기판을 나타내면, 상기 공정은 상기 열처리 시스템 내의 다음의 기판을 처리하는 단계를 구비할 수 있다. 일부 실시예에서, 상기 파손 검출 신호가 파손 기판을 나타내면, 상기 공정은 상기 열처리 시스템 내의 다음의 기판을 처리하기 전에 교정 조치를 수행하는 단계를 구비할 수 있다. 상기 교정 조치는, 예컨대 열처리를 위한 다음의 기판을 카세트로 다시 이동시키는 단계; 열처리 챔버의 도어를 개방하는 단계; 및 상기 열처리 챔버로부터 상기 파손 기판의 하나 이상의 피스를 제거하는 단계를 구비할 수 있다.
일부 실시예에서, 상기 복수의 온도 측정은 상기 기판의 상부면과 관련된 하나 이상의 온도 측정 및/또는 상기 기판의 하부면과 관련된 하나 이상의 온도 측정을 구비할 수 있다.
일부 실시예에서, 상기 하나 이상의 메트릭스는 냉각 모델 변수를 구비할 수 있다. 일부 실시예에서, 상기 하나 이상의 메트릭스는 모델 피팅 오차(예컨대, 평균 제곱근 오차)를 구비할 수 있다. 일부 실시예에서, 상기 냉각 모델은 뉴턴의 냉각법칙(Newton's law of cooling)에 근거할 수 있다. 일부 실시예에서, 상기 냉각 모델 변수는 뉴턴의 냉각법칙에서 지수형 냉각 상수(exponential cooling constant)를 구비할 수 있다.
일부 실시예에서, 상기 냉각 모델과 관련된 상기 하나 이상의 메트릭스에 적어도 부분적으로 근거하여 파손 검출 신호를 결정하는 단계는, 상기 하나 이상의 메트릭스를 사전결정된 메트릭스 범위와 비교하는 단계; 및 상기 하나 이상의 메트릭스가 상기 사전결정된 메트릭스 범위에 포함되는지의 여부에 적어도 부분적으로 근거하여 상기 파손 검출 신호를 결정하는 단계를 구비할 수 있다. 일부 실시예에서, 상기 사전결정된 메트릭스 범위는 비파손 기판과 관련된 메트릭스 범위를 구비할 수 있다. 일부 실시예에서, 상기 사전결정된 메트릭스 범위는 파손 기판과 관련된 메트릭스 범위를 구비할 수 있다.
일부 실시예에서, 상기 냉각 모델과 관련된 상기 하나 이상의 메트릭스에 적어도 부분적으로 근거하여 파손 검출 신호를 결정하는 단계는, 복수의 온도 측정을 나타내는 데이터를 사전결정된 시간 간격과 각각 관련된 복수의 세트로 분할하는 단계; 각 세트를 위한 상기 냉각 모델과 관련된 하나 이상의 메트릭스를 결정하는 단계; 각 세트를 위해 결정된 상기 하나 이상의 메트릭스와 관련된 적어도 하나의 값을 결정하는 단계; 상기 값을 사전결정된 값 범위와 비교하는 단계; 및 상기 적어도 하나의 값이 사전결정된 값 범위에 포함되는지의 여부에 적어도 부분적으로 근거하여 상기 파손 검출 신호를 결정하는 단계를 구비할 수 있다. 일부 실시예에서, 상기 값은 각 세트를 위해 결정된 상기 하나 이상의 메트릭스의 평균 또는 표준 편차에 적어도 부분적으로 근거하여 결정된다.
본 개시내용의 또 다른 예시적인 실시예는 온도 측정 시스템에 관한 것이다. 상기 온도 측정 시스템은 밀리세컨드 어닐 시스템 내의 반도체 기판의 상부면과 관련된 온도 측정을 얻도록 구성된 제1 온도 센서를 구비할 수 있다. 상기 시스템은 밀리세컨드 어닐 시스템 내의 반도체 기판의 하부면과 관련된 온도 측정을 얻도록 구성된 제2 온도 센서를 구비할 수 있다. 상기 시스템은 작업을 수행하도록 구성된 적어도 하나의 처리 회로를 구비할 수 있다. 상기 작업은, 상기 반도체 기판에 밀리세컨드 어닐 펄스를 인가한 후에 쿨다운 주기 동안에 상기 제1 온도 센서와 상기 제2 온도 센서로부터 얻어진 온도 측정을 나타내는 데이터에 접근하는 단계; 상기 복수의 온도 측정을 나타내는 데이터에 적어도 부분적으로 근거하여 냉각 모델과 관련된 하나 이상의 메트릭스를 추정하는 단계; 및 상기 냉각 모델과 관련된 상기 하나 이상의 메트릭스에 적어도 부분적으로 근거하여 파손 검출 신호를 결정하는 단계를 구비할 수 있다. 상기 파손 검출 신호는 상기 반도체 기판이 열처리 동안에 파손되었는지의 여부를 나타낼 수 있다. 일부 실시예에서, 상기 제1 온도 센서와 상기 제2 온도 센서는 상기 반도체 기판으로부터의 방열을 측정함으로써 온도를 측정하도록 구성될 수 있다. 일부 실시예에서, 상기 하나 이상의 메트릭스는 냉각 모델 변수(예컨대, 뉴턴의 냉각법칙에서 지수형 냉각 상수) 또는 모델 피팅 오차를 구비할 수 있다.
본 개시내용의 또 다른 예시적인 실시예는 밀리세컨드 어닐 시스템에 관한 것이다. 상기 시스템은 처리 챔버를 구비할 수 있다. 상기 시스템은 반도체 기판을 지지하도록 구성되는 웨이퍼 평면 플레이트를 구비할 수 있다. 상기 웨이퍼 평면 플레이트는 상기 처리 챔버를 상부 챔버와 하부 챔버로 나눈다. 상기 시스템은 상기 반도체 기판의 상부면에 밀리세컨드 어닐 펄스를 제공하도록 구성된 하나 이상의 열원을 구비할 수 있다. 상기 시스템은 반도체 기판의 상부면과 관련된 온도 측정을 얻도록 구성된 제1 온도 센서를 구비할 수 있다. 상기 시스템은 상기 반도체 기판의 하부면과 관련된 온도 측정을 얻도록 구성된 제2 온도 센서를 구비할 수 있다. 상기 시스템은 작업을 수행하도록 구성된 적어도 하나의 처리 회로를 구비할 수 있다. 상기 작업은, 상기 반도체 기판에 밀리세컨드 어닐 펄스를 인가한 후에 쿨다운 주기 동안에 상기 제1 온도 센서와 상기 제2 온도 센서로부터 얻어진 온도 측정을 나타내는 데이터에 접근하는 단계; 상기 복수의 온도 측정을 나타내는 데이터에 적어도 부분적으로 근거하여 냉각 모델과 관련된 하나 이상의 메트릭스를 추정하는 단계; 및 상기 냉각 모델과 관련된 상기 하나 이상의 메트릭스에 적어도 부분적으로 근거하여 파손 검출 신호를 결정하는 단계를 구비할 수 있다. 상기 파손 검출 신호는 상기 반도체 기판이 열처리 동안에 파손되었는지의 여부를 나타낸다.
예시적인 밀리세컨드 어닐 시스템
예시적인 밀리세컨드 어닐 시스템은, 예컨대 약 104℃/초를 초과할 수 있는 속도로 기판의 전체 상부면을 가열하도록 강렬하고 짧은 광 노출을 제공하도록 구성될 수 있다. 도 1은 밀리세컨드 어닐 시스템을 이용하여 성취된 반도체 기판의 예시적인 온도 프로파일(100)을 도시한다. 도 1에 도시한 바와 같이, 대부분의 반도체 기판(예컨대, 실리콘 웨이퍼)은 램프 상(ramp phase)(102) 동안에 중간 온도(Ti)로 가열된다. 중간 온도는 약 450℃ 내지 약 900℃ 범위일 수 있다. 중간 온도(Ti)에 도달하면, 반도체 기판의 상측부는 최대 약 104℃/초의 가열 속도를 초래하는 매우 짧고 강렬한 광 플래시에 노출될 수 있다. 원도우(110)는 짧고 강렬한 광 플래시 동안의 반도체 기판의 온도 프로파일을 나타낸다. 곡선(112)은 플래시 노출 동안의 반도체 기판의 상부면에 대한 급속한 가열을 나타낸다. 곡선(116)은 플래시 노출 동안의 반도체 기판의 대부분 또는 나머지 부분의 온도를 도시한다. 곡선(114)은 히트 싱크로서 작용하는 대부분의 반도체 기판에 의한 반도체 기판의 상부면의 냉각에 대한 전도에 의해 급속한 냉각을 나타낸다. 대부분의 반도체 기판은 기판을 위한 높은 상측부 냉각 속도를 발생시키는 히트 싱크로서 작용한다. 곡선(104)은 냉각제로서 처리 가스에 의해 열방사 및 대류에 의한 대부분의 반도체 기판의 느린 냉각을 나타낸다.
예시적인 밀리세컨드 어닐 시스템은 반도체 기판의 상부면에 대한 강렬한 밀리세컨드의 긴 노출, 소위 "플래시"를 위한 광원으로서 복수의 아크 램프(예컨대, 4개의 아르곤 아크 램프)를 구비할 수 있다. 상기 플래시는 기판이 중간 온도(예컨대, 약 450℃ 내지 약 900℃)로 가열되었을 때에 반도체 기판에 가해질 수 있다. 복수의 연속적인 모드 아크 램프(예컨대, 2개의 아르곤 아크 램프)가 반도체 기판을 중간 온도로 가열하는데 이용될 수 있다. 일부 실시예에서, 반도체 기판을 중간 온도로 가열하는 것은 웨이퍼의 전체 부피를 가열하는 램프 속도로 반도체 기판의 하부면을 통해 성취된다.
도 2 내지 5는 본 개시내용의 예시적인 실시예에 따른 예시적인 밀리세컨드 어닐 시스템(80)에 대한 각종 관점을 도시한다. 도 2-4에 도시한 바와 같이, 밀리세컨드 어닐 시스템(80)은 처리 챔버(200)를 구비할 수 있다. 처리 챔버(200)는 웨이퍼 평면 플레이트(210)에 의해 상부 챔버(202)와 하부 챔버(204)로 나뉠 수 있다. 반도체 기판(60)(예컨대, 실리콘 웨이퍼)은 웨이퍼 지지 플레이트(214)(예컨대, 웨이퍼 평면 플레이트(210) 내에 삽입된 석영유리 플레이트)에 장착된 지지 핀(212)(예컨대, 석영 지지핀)에 의해 지지될 수 있다.
도 2 및 4에 도시한 바와 같이, 밀리세컨드 어닐 시스템(80)은 반도체 기판(60)의 상부면에 대한 강렬한 밀리세컨드의 긴 노출, 소위 "플래시"를 위한 광원으로서, 상부 챔버(202)에 근접하게 배치된 복수의 아크 램프(220)(예컨대, 4개의 아르곤 아크 램프)를 구비할 수 있다. 상기 플래시는 기판이 중간 온도(예컨대, 약 450℃ 내지 약 900℃)로 가열되었을 때에 반도체 기판에 가해질 수 있다.
하부 챔버(204)에 근접하게 위치된 복수의 연속적인 모드 아크 램프(240)(예컨대, 2개의 아르곤 아크 램프)가 반도체 기판(60)을 중간 온도로 가열하는데 이용될 수 있다. 일부 실시예에서, 반도체 기판(60)을 중간 온도로 가열하는 것은 반도체 기판(60)의 전체 부피를 가열하는 램프 속도로 반도체 기판의 하부면을 통해 하부 챔버(204)로부터 성취된다.
도 3에 도시한 바와 같이, 하부 아크 램프(240)(예컨대, 반도체 기판을 중간 온도로 가열할 때 사용)로부터 그리고 상부 아크 램프(220)(예컨대, 플래시에 의해 밀리세컨드 가열을 제공할 때 사용)로부터 반도체 기판(60)을 가열하는 광은 워터 윈도우(260)(예컨대, 수냉식 석영유리 윈도우)를 통해 처리 챔버(200)에 도입될 수 있다. 일부 실시예에서, 워터 윈도우(260)는 4 mm 두께의 워터층이 석영 판(panes)을 냉각하도록 순환되고 있는 것과 예컨대 약 1400 nm 이상의 파장에 광 필터를 제공하는 것 사이에 2개의 석영유리 판의 샌드위치를 구비할 수 있다.
도 3에 또 도시한 바와 같이, 처리 챔버 벽(250)은 가열 광을 반사시키기 위한 반사 미러(270)를 구비할 수 있다. 반사 미러(270)는, 예컨대 수냉식 광택 알루미늄 패널일 수 있다. 일부 실시예에서, 밀리세컨드 어닐 시스템에 이용되는 아크 램프의 메인 바디는 램프 방사를 위한 반사기를 구비할 수 있다. 예컨대, 도 5는 밀리세컨드 어닐 시스템(80)에 이용될 수 있는 상부 램프 어레이(220)와 하부 램프 어레이(240) 양자에 대한 사시도를 도시한다. 도시한 바와 같이, 각 램프 어레이(220, 240)의 메인 바디는 가열 광을 반사시키기 위한 반사기(262)를 구비할 수 있다. 이들 반사기(262)는 밀리세컨드 어닐 시스템(80)의 처리 챔버(200)의 반사 표면의 일부를 형성할 수 있다.
반도체 기판의 온도 균일성은 반도체 기판의 상이한 영역 상에 낙하하는 광 밀도를 조작함으로써 제어될 수 있다. 일부 실시예에서, 균일성 조율(uniformity tuning)은 작은 사이즈의 반사기의 반사 등급을 메인 반사기로 변경함으로써 그리고/또는 웨이퍼를 둘러싸는 웨이퍼 지지 평면 상에 장착된 에지 반사기의 사용에 의해 성취될 수 있다.
예컨대, 에지 반사기는 하부 램프(240)로부터 반도체 기판(60)의 에지로 광을 재지향시키는데 이용될 수 있다. 일례로서, 도 6은 하부 램프(240)로부터 반도체 기판(60)의 에지로 광을 지향시키는데 이용될 수 있는 웨이퍼 평면 플레이트(210)의 일부를 형성하는 예시적인 에지 반사기(264)를 도시한다. 에지 반사기(264)는 웨이퍼 평면 플레이트(210)에 장착될 수 있고, 반도체 기판(60)을 둘러싸거나 또는 적어도 부분적으로 둘러쌀 수 있다.
일부 실시예에서, 웨이퍼 평면 플레이트(210) 근방의 챔버 벽 상에 추가적인 반사기가 장착될 수도 있다. 예컨대, 도 7은 가열 광을 위한 반사기 미러로서 작용할 수 있는 처리 챔버 벽에 장착될 수 있는 예시적인 반사기를 도시한다. 더 구체적으로, 도 7은 하부 챔버 벽(254)에 장착된 예시적인 웨지 반사기(272)를 도시한다. 또한, 도 7은 상부 챔버 벽(252)의 반사기(270)에 장착된 반사 요소(274)를 도시한다. 반도체 기판(60)의 처리에 대한 균일성은 처리 챔버(200) 내의 웨지 반사기(272) 및/또는 다른 반사 요소(예컨대, 반사 요소(274))의 반사 등급을 변경시킴으로써 조율될 수 있다.
도 8-11은 반도체 기판(60)의 상부면의 강렬한 밀리세컨드의 긴 노출(예컨대, "플래시")을 위한 광원으로서 이용될 수 있는 예시적인 상부 아크 램프(220)에 대한 관점을 도시한다. 예컨대, 도 8은 예시적인 아크 램프(220)의 단면도를 도시한다. 아크 램프(220)는, 예컨대 개방 흐름 아크 램프일 수 있으며, 여기서 아크 방전 동안에 가압된 아르곤 가스(또는 다른 적절한 가스)가 고압 플라즈마로 변환된다. 아크 방전은 음전하 캐소드(222)와 이격된 양전하 애노드(230)(예컨대, 약 300 mm 이격됨) 사이의 석영 튜브(225)에서 일어난다. 캐소드(222)와 애노드(230) 사이의 전압이 아르곤 또는 다른 적절한 가스의 파괴 전압(예컨대, 약 30 kV)에 도달하자마자, 전자기 스펙트럼의 가시적 및 UV 범위에서 광을 방출하는 안정된 낮은 유도 플라즈마가 형성된다. 도 9에 도시한 바와 같이, 램프는 반도체 기판(60)의 처리를 위해 램프에 의해 제공된 광을 반사시키는데 이용될 수 있는 램프 반사기(262)를 구비할 수 있다.
도 10 및 11은 본 개시내용의 예시적인 실시예에 따른 밀리세컨드 어닐 시스템(80) 내의 아크 램프(220)에 대한 예시적인 작동의 관점을 도시한다. 더 구체적으로, 워터 벽(228)에 의해 내부로부터 수냉된 석영 튜브(225) 내에는 플라즈마(226)가 수용된다. 워터 벽(228)은 램프(220)의 캐소드 단부 상에서 높은 유속으로 주입되어 애노드 단부에서 배출된다. 캐소드 단부에서 램프(220)에 도입되어 애노드 단부로부터 배출되는 아르곤 가스(229)에 대해서도 마찬가지이다. 워터 벽(228)을 형성하는 물은 원심 작용이 물 소용돌이를 발생시키도록 램프 축에 수직하게 주입된다. 이런 이유로, 램프의 중심선을 따라, 아르곤 가스(229)를 위한 채널이 형성된다. 아르곤 가스 칼럼(229)은 워터 벽(228)과 동일한 방향으로 회전하고 있다. 플라즈마(226)가 형성되기만 하면, 워터 벽(228)은 석영 튜브(225)를 보호하고 있고 플라즈마(226)를 중심축에 구속하고 있다. 워터 벽(228)과 전극(캐소드(230)와 애노드(222))만이 고 에너지 플라즈마(226)와 직접 접촉한다.
도 11은 본 개시내용의 예시적인 실시예에 따른 아크 램프와 함께 이용되는 예시적인 전극(예컨대, 캐소드(230))에 대한 단면도를 도시한다. 도 11은 캐소드(230)를 도시한다. 그러나, 애노드(222)를 위해 유사한 구성이 이용될 수 있다.
일부 실시예에서, 전극이 높은 열부하를 받음에 따라, 전극 중 하나 이상은 각각 팁(232)을 구비할 수 있다. 팁은 텅스텐으로 제조될 수 있다. 팁은 수냉식 구리 히트 싱크(234)에 결합 및/또는 융합될 수 있다. 구리 히트 싱크(234)는 전극의 내부 냉각 시스템(예컨대, 하나 이상의 워터 냉각 채널(236))의 적어도 일부를 구비할 수 있다. 전극은 워터 냉각 채널(236)을 갖는 황동 베이스(235)를 더 구비하여, 물 또는 다른 유체의 순환과, 전극의 냉각을 제공할 수 있다.
본 개시내용의 관점에 따른 예시적인 밀리세컨드 어닐 시스템에 이용되는 아크 램프는 물과 아르곤 가스를 위한 개방 흐름일 수 있다. 그러나, 관리를 이유로, 일부 실시예에서는 양자의 매체가 폐쇄 루프 시스템에서 순환될 수 있다.
도 12는 본 개시내용의 예시적인 실시예에 따른 밀리세컨드 어닐 시스템에 이용되는 개방 흐름 아르곤 아크 램프를 작동시키는데 요구되는 물과 아르곤 가스를 공급하기 위한 예시적인 폐쇄 루프 시스템(300)을 도시한다.
더 구체적으로, 램프(220)에는 고순도 물(302)과 아르곤(304)이 공급된다. 고순도 물(302)은 워터 벽과, 전극의 냉각을 위해 이용된다. 램프에서 나오는 것은 가스/물 혼합물(306)이다. 이러한 가스/물 혼합물(306)은 램프(220)의 입구로 재공급될 수 있기 전에 분리기(310)에 의해 무가스 물(302) 및 건조 아르곤(304)으로 분리된다. 램프(220)를 가로질러 요구되는 압력 강하를 발생시키기 위해, 가스/물 혼합물(306)은 워터 구동식 제트 펌프(320)에 의해 펌핑된다.
고전력 전기 펌프(330)는 램프(220) 내의 워터 벽을 구동하는 수압, 램프 전극을 위한 냉각수, 및 제트 펌프(320)를 위한 모티브 흐름(motive flow)을 공급한다. 제트 펌프(320)의 하류에 있는 분리기(310)는 혼합물로부터 액상 및 기상(아르곤)을 추출하는데 이용될 수 있다. 아르곤은 램프(220)에 재도입하기 전에 복합 필터(340) 내에서 더욱 건조된다. 필요하다면, 추가적인 아르곤이 아르곤 공급원(350)으로부터 공급될 수 있다.
물은 아크에 의해 물 내에 스퍼터링되는 입자를 제거하도록 하나 이상의 입자 필터(350)를 통과하고 있다. 이온성 오염물은 이온교환 수지에 의해 제거된다. 물의 일부는 혼합층 이온교환 필터(370)를 통해 흐르게 된다. 이온교환 바이패스(370)로의 입구 밸브(372)는 물 저항률에 의해 제어될 수 있다. 물 저항률이 하한값으로 떨어지면, 밸브(372)가 개방되고, 상한값에 도달할 때, 밸브(372)가 폐쇄된다. 상기 시스템은 물의 일부가 유기 오염물을 제거하도록 추가적으로 여과될 수 있는 활성탄 필터 바이패스 루프(380)를 수용할 수 있다. 수온을 유지하기 위해, 물은 열교환기(390)를 통과할 수 있다.
본 개시내용의 예시적인 실시예에 따른 밀리세컨드 어닐 시스템은 반도체 기판의 양자의 표면(예컨대, 상부면과 하부면)의 온도를 독립적으로 측정하는 능력을 구비할 수 있다. 도 13은 밀리세컨드 어닐 시스템(200)을 위한 예시적인 온도 측정 시스템(150)을 도시한다.
도 13에서는 밀리세컨드 어닐 시스템(200)의 단순화된 도시를 나타낸다. 반도체 기판(60)의 양측부의 온도는 온도 센서(152)와 온도 센서(154) 등의 온도 센서에 의해 독립적으로 측정될 수 있다. 온도 센서(152)는 반도체 기판(60)의 상부면의 온도를 측정할 수 있다. 온도 센서(154)는 반도체 기판(60)의 하부면의 온도를 측정할 수 있다. 일부 실시예에서, 약 1400 nm의 측정 파장을 갖는 좁은 밴드 고온측정 센서는 온도 센서(152 및/또는 154)로서 이용되어, 예컨대 반도체 기판(60)의 중앙 영역의 온도를 측정할 수 있다. 일부 실시예에서, 온도 센서(152, 154)는 플래시 가열에 의해 야기되는 밀리세컨드 온도 스파이크를 해결하기에 충분히 높은 샘플링 레이트(sampling rate)를 갖는 초고속 라디오미터(ultra-fast radiometers: UFR)일 수 있다.
온도 센서(152, 154)의 판독은 방사율 보상형(emissivity compensated)일 수 있다. 도 13에 도시한 바와 같이, 방사율 보상 스킴(emissivity compensation scheme)은 진단 플래시(156), 참조 온도 센서(158) 및 반도체 웨이퍼의 상하부면을 측정하도록 구성된 온도 센서(152, 154)를 구비할 수 있다. 진단 가열 및 측정은 진단 플래시(156)(예컨대, 테스트 플래시)와 함께 이용될 수 있다. 참조 온도 센서(158)로부터의 측정은 온도 센서(152, 154)의 방사율 보상을 위해 이용될 수 있다.
일부 실시예에서, 밀리세컨드 어닐 시스템(200)은 워터 윈도우를 구비할 수 있다. 워터 윈도우는 온도 센서(152, 154)의 측정 밴드에서 램프 방사를 억제하는 광 필터를 제공하여, 온도 센서(152, 154)만이 반도체 기판으로부터의 방사를 측정할 수 있다.
온도 센서(152, 154)의 판독은 프로세서 회로(160)에 제공될 수 있다. 프로세서 회로(160)는 밀리세컨드 어닐 시스템(200)의 하우징 내에 위치될 수 있지만, 변형적으로, 프로세서 회로(160)는 밀리세컨드 어닐 시스템(200)으로부터 이격되게 위치될 수 있다. 본원에 기술된 각종 기능은 소망한다면 단일의 프로세서 회로에 의해, 또는 국부 및/또는 원격 프로세서 회로의 다른 조합에 의해 수행될 수 있다.
일부 실시예에서, 처리 회로(160)는 본원에 기술된 제어 루틴, 예컨대 도 14 및 15에 개시된 웨이퍼 또는 반도체 기판 파손을 결정하기 위한 제어 루틴 중 어느 것을 실행하기 위해 하나 이상의 메모리 장치 내에 저장된 컴퓨터 판독가능한 지시를 실행하도록 구성될 수 있다. 일부 실시예에서, 본 개시내용의 예시적인 관점에 따른 웨이퍼 파손 검출 공정은 미국특허 7,616,872호에 기재된 온도 측정 및 제어 시스템을 이용하여 실시될 수 있으며, 이는 본원에 참고로 편입된다.
예시적인 웨이퍼 파손 검출
본 개시내용의 예시적인 관점에 의하면, 웨이퍼 파손 검출은, 추정된 냉각 모델 변수 및/또는 모델 피팅 오차의 값에 대한 사전결정된 편차를 검출함으로써 성취될 수 있으며, 그 값은 웨이퍼 쿨다운 주기 동안에(예컨대, 도 1의 곡선(104)에 대응하는 시간 주기) 웨이퍼의 온도 측정 데이터로부터 얻어진다. 일부 실시예에서, 웨이퍼 온도 측정 데이터는 웨이퍼로부터 열방출되는 방열의 비접촉 측정(예컨대, 도 13의 센서(152, 154)에 의해 얻어진 비접촉 측정)에 근거할 수 있다.
일부 실시예에서, 웨이퍼 파손 검출 공정은 웨이퍼 쿨다운 주기 동안에(예컨대, 도 1의 곡선(104)에 대응하는 시간 주기) 웨이퍼로부터 열방출되는 방열을 이용하여 웨이퍼의 상부 및/또는 하부의 온도를 측정함으로써 시작될 수 있다. 웨이퍼 쿨다운 주기는 밀리세컨드 어닐 가열 펄스의 인가 종료 후에 바로 시작할 수 있다. 일단 얻어지면, 쿨다운 온도 측정 데이터는 정의된 냉각 모델에 피팅될 수 있다. 냉각 모델은, 예컨대 뉴턴의 냉각법칙에 근거할 수 있다. 이러한 피팅은 냉각 모델에 측정된 온도 데이터에 대한 최상의 피팅을 제공하는 모델의 하나 이상의 변수를 추정하는 단계를 구비할 수 있다. 그 변수 중 적어도 하나는, 예컨대 냉각 모델의 뉴턴 법칙에서 지수형 냉각 상수 변수(열전달 계수로도 부름)일 수 있다. 일부 실시예에서, 그 최상의 피팅은 (예컨대, 임의의 적절한 회귀분석을 이용하여) 최소 제곱법 오차 감지에서 정의될 수 있다.
일단 확립되면, 모델 변수 및/또는 모델 피팅 오차를 나타내는 데이터는 웨이퍼 또는 다른 반도체 기판이 파손될 때를 검출하는데 이용되는 메트릭스로서 기능할 수 있다. 더 구체적으로, 파손된 웨이퍼를 위한 메트릭스의 값 범위(예컨대, 모델 변수 및/또는 모델 피팅 오차)는 그 모델을 이용하여 사전결정될 수 있다. 이러한 메트릭스의 값 범위는 비파손된 웨이퍼와 관련된 메트릭스의 값 범위(예컨대, 모델 변수 및/또는 모델 피팅 오차)와 명확하게 상이할 수 있다.
파손된 웨이퍼의 검출은, 측정된 온도 데이터에 근거하여 결정된 선택된 메트릭스의 값이 파손된 웨이퍼와 관련된 사전 정의된 값 범위에 포함되는지를 결정함으로써 측정된 온도 데이터에 근거하여 실시간 또는 거의 실시간으로 이루어질 수 있다. 마지막으로, 파손된 웨이퍼를 검출한 후에, 또 다른 웨이퍼가 파손된 웨이퍼로부터의 피스로 오염되는 처리 챔버에 들어오는 것을 방지하고 그리고/또는 다른 교정 제어 조치를 개시하도록, 예컨대 공정 제어 시스템에 신호가 제공될 수 있다.
파손된 웨이퍼를 검출하도록 냉각 모드(예컨대, 모델 변수 및/또는 모델 피팅 오차)로부터 메트릭스의 값을 이용하는 이점은, 특정한 모델 변수의 값이 웨이퍼에 가해진 열플럭스 프로파일의 변화에 매우 민감하지 않다는 점인데, 그 이유는 그 모델이 웨이퍼와 둘러싸는 주변 양자에 대한 특정된 상대적으로 일정한 물리적 구성과, 부피 특성 하에서 발생하는 냉각에 대한 물리적 공정에 근거하기 때문이다.
예컨대, 뉴턴의 냉각법칙은 다수의 추정, 예컨대 웨이퍼 내의 열전도율이 웨이퍼의 전도 또는 대류에 의한 열손실률보다 훨씬 더 큰 점에 근거한다. 또 다른 가정은 물체의 온도가 그 용적에 걸쳐 대략 동일하도록 웨이퍼가 "열적으로 얇다(thermally thin)"는 점일 수 있다. 또 다른 가정은 열손실률이 예컨대 웨이퍼와 주위 환형 사이의 온도차에 의존하지 않는다는 점일 수 있다. 이러한 가정은 웨이퍼에 가해지는 인가된 열플럭스 프로파일에 의존하는 것이 아니라, 웨이퍼와 주위의 물리적 구성 및 부피 특성에만 의존한다. 그 결과, 임의의 특정 모델을 위해, 그 추정이 강하게 만종되는 조건은 그 모델이 정확한 예측을 제공하게 할 것이다. 특히 웨이퍼가 파손되지 않은 경우에, 예컨대 뉴턴의 냉각범칙에서 전술한 바와 같은 가정은, 냉각 간격에서 주위 가스의 절대 온도에 대한 약한 의존성을 갖는 주위 가스 내로의 열전달률을 제외하고, 강하게 만족될 수 있다.
냉각 모델이 웨이퍼와 둘러싸는 주변 양자에 대한 특정된 상대적으로 일정한 물리적 구성과, 부피 특성 하에서 발생할 수 있음을 고려하면, 웨이퍼 파손을 검출하는 것은 파손된 웨이퍼가 이러한 모든 가정을 만족하지 않음으로 인해 더욱 신뢰성 있을 수 있다. 예컨대, 웨이퍼가 다수의 작은 피스 또는 2개의 큰 피스로 파손되면, 웨이퍼는 비파손된 웨이퍼의 물리적 구성에 비해 상이한 물리적 구성에 있을 것이다. 그 결과, 예컨대, 파손된 웨이퍼를 위한 뉴턴의 냉각법칙에서 지수형 냉각 상수는 비파손된 웨이퍼의 것과는 상이할 것이다.
더욱이, 웨이퍼 파손 이벤트는 균열된 웨이퍼 피스의 개수, 그 운동 및/또는 웨이퍼 피스가 그 최종 위치에 멈추는 시간 간격에 관해 랜덤 이벤트일 수 있다. 웨이퍼가 파손되고 있는 동안에 얻어진 온도 데이터에 냉각 모델을 피팅하려는 시도는 모델의 모든 가정을 위반하여, 측정된 온도 데이터를 정확하게 따르지 않는 모델 피팅을 초래한다. 모델이 데이터를 어떻게 정확하게 따르는지를 추정하는 것은 각종 오차 측정, 예컨대 평균 제곱근 오차를 이용하여 이루어질 수 있다. 이러한 오차 메트릭스는 파손하지 않은 웨이퍼로부터의 온도 데이터가 전체의 냉각 간격을 구비할 때 약 3도 미만일 수 있다. 이러한 잔류 오차는 웨이퍼를 둘러싸는 주위 가스의 온도에 대한 열전달 계수의 약한 의존성에 기인한다.
파손된 웨이퍼의 경우에, 오차 측정은, 특히 파손 웨이퍼 피스의 모션이 모델 핏에 이용되는 온도 데이터를 얻는데 이용되는 측정 간격의 큰 부분, 예컨대 10% 이상으로 계속된다면, 일반적으로 3도보다 훨씬 더 크다. 파손된 웨이퍼 피스의 모션이, 예컨대 모델 핏을 위한 온도 데이터를 얻는데 이용되는 측정 간격의 1% 미만인 간격으로 매우 갑자기 정지하는 경우, 오차 측정은 약 3도 미만일 수도 있다. 그러나, 모델 변수, 예컨대 뉴턴의 냉각법칙에서 지수형 냉각 상수 변수의 값은 웨이퍼가 파손되지 않을 때 얻어지는 값과는 상당히 상이할 것이다. 따라서, 선택된 모델 변수, 예컨대 뉴턴의 냉각법칙에서 지수형 냉각 상수와, 피팅 오차 메트릭스를 이용하면, 파손된 웨이퍼를 정확하게 검출할 때에 신뢰성을 증대시킨다.
도 14는 본 개시내용의 예시적인 실시예에 따른 밀리세컨드 어닐 시스템에서의 웨이퍼 파손 검출을 위한 일 예시적인 공정(400)에 대한 흐름도를 도시한다. 그 공정(400)은, 예컨대 본원에 기술된 밀리세컨드 어닐 시스템(200) 및 온도 측정 시스템(150)을 이용하여 실시될 수 있다. 도 14는 도시 및 기술의 목적을 위해 특정한 순서로 수행되는 단계를 도시한다. 본원에 제공된 개시내용을 이용하는 당업자는, 본원에 기술된 방법 또는 공정 중 어느 것의 각종 단계는 본 개시내용의 범위로부터 벗어나지 않고서 각종 방식으로 변경, 채택, 확장, 생략 및/또는 재배치될 수 있음을 이해할 것이다.
도시한 바와 같이, 공정(400)은 (402)에서 처리 챔버 내에 제1 웨이퍼를 로딩하는 단계를 구비한다. 예컨대, 반도체 기판(60)은 밀리세컨드 어닐 시스템(200) 내에 로딩될 수 있다. (402)에서, 상기 방법은 웨이퍼에 열적 열플럭스 프로파일(예컨대, 플래시)을 인가하는 단계 및/또는 웨이퍼의 상부면 TT(tn)의 온도 측정을 얻고 하부면 TB(tn)의 온도 측정을 얻기 시작하는 단계를 구비할 수 있으며, 여기서, 측정에 대한 n 별개의 시간 예는 tn으로 나타낸다.
그 다음, 공정(400)은 열적 열플럭스 프로파일의 인가가 (406)에 도시한 바와 같이 완료됨을 공정 제어 시스템에서 나타낸 후의 사전결정된 시간(예컨대, 50 밀리세컨드) 후에 온도 측정 데이터를 저장하기 시작할 수 있다. 그 공정은 (408)에 도시한 바와 같이 웨이퍼가 제거될 수 있는 온도 아래에 웨이퍼 온도 TT(tn) 및 TB(tn)이 있음을 공정 제어 시스템에서 나타낼 때 온도 측정 데이터의 저장을 중지할 수 있다.
그 다음, 공정(400)은 냉각 모델 변수 값 및/또는 모델 피팅 오차 메트릭스(예컨대, 평균 제곱근 오차)의 2개 세트를 추정하도록 저장된 온도 데이터를 이용하는 단계를 구비할 수 있다(410). 하나의 세트는 상부면 TT(tn)의 온도 측정에 근거할 수 있다. 또 다른 세트는 하부면 TB(tn)의 온도 측정에 근거할 수 있다. 냉각 모델 변수값은, 예컨대 뉴턴의 냉각법칙에서 지수형 냉각 상수를 구비할 수 있다.
그 다음, 공정(400)은 선택된 추정된 모델 변수가 비파손된 웨이퍼와 관련된 수용가능한 범위 내에 있는지의 여부를 결정할 수 있다(412). 그렇다면, 제어 시스템은 웨이퍼가 파손되지 않음을 나타내는 신호를 제공할 수 있다(414). 추정된 모델 변수가 수용가능한 범위 내에 있지 않는다면, 제어 시스템은 웨이퍼가 파손됨을 나타내는 신호를 제공할 수 있다(416). 그 다음, 공정은 교정 조치를 수행하는 단계(418), 예컨대 파손된 웨이퍼의 하나 이상의 피스가 챔버로부터 제거될 때까지 다음의 웨이퍼가 챔버 내에 로딩되는 것을 방지하도록 공정 제어 시스템에 신호를 송신하는 단계를 구비할 수 있다.
도 14에 도시한 바와 같이, 이러한 공정(400)은 (420)에서 최종 웨이퍼가 처리됨을 결정될 때까지 계속할 수 있으며, 그 지점에서 공정이 종료한다. 최종 웨이퍼가 처리되지 않았다면, 공정(400)은 다음의 웨이퍼를 처리하는 단계(422)를 구비할 수 있다.
도 15는 본 개시내용의 예시적인 실시예에 따른 밀리세컨드 어닐 시스템에서의 웨이퍼 파손 검출을 위한 예시적인 공정(500)에 대한 흐름도를 도시한다. 그 공정(500)은, 예컨대 본원에 기술된 밀리세컨드 어닐 시스템(200) 및 온도 측정 시스템(150)을 이용하여 실시될 수 있다. 도 15는 도시 및 기술의 목적을 위해 특정한 순서로 수행되는 단계를 도시한다. 본원에 제공된 개시내용을 이용하는 당업자는, 본원에 기술된 방법 또는 공정 중 어느 것의 각종 단계는 본 개시내용의 범위로부터 벗어나지 않고서 각종 방식으로 변경, 채택, 확장, 생략 및/또는 재배치될 수 있음을 이해할 것이다.
도시한 바와 같이, 공정(500)은 (502)에서 처리 챔버 내에 제1 웨이퍼를 로딩하는 단계를 구비한다. 예컨대, 반도체 기판(60)은 밀리세컨드 어닐 시스템(200) 내에 로딩될 수 있다. (502)에서, 상기 방법은 웨이퍼에 열적 열플럭스 프로파일을 인가하는 단계 및/또는 웨이퍼의 상부면 TT(tn)의 온도 측정을 얻고 하부면 TB(tn)의 온도 측정을 얻기 시작하는 단계를 구비할 수 있다.
그 다음, 공정(500)은 열플럭스 프로파일의 인가가 (506)에 도시한 바와 같이 완료됨을 공정 제어 시스템에서 나타낸 후의 사전결정된 시간(예컨대, 50 밀리세컨드) 후에 온도 측정 데이터를 저장하기 시작할 수 있다. 그 공정은 (508)에 도시한 바와 같이 웨이퍼가 제거될 수 있는 온도 아래에 웨이퍼 온도 TT(tn) 및 TB(tn)이 있음을 공정 제어 시스템이 나타낼 때 온도 측정 데이터의 저장을 중지할 수 있다.
공정(500)은 측정 데이터를 N 사전결정된 시간 간격을 스패닝하는 세트로 나누는 단계를 구비할 수 있다. 각 시간 간격을 위해, 냉각 모델 변수 값 및/또는 모델 피팅 오차 메트릭스(예컨대, 평균 제곱근 오차)의 2개 세트가 추정된다(510). 하나의 세트는 상부면 TT(tn)의 온도 측정에 근거할 수 있다. 또 다른 세트는 하부면 TB(tn)의 온도 측정에 근거할 수 있다. 냉각 모델 변수값은, 예컨대 뉴턴의 냉각법칙에서 지수형 냉각 상수를 구비할 수 있다.
그 다음, 공정(500)은 시간 간격을 가로질러 선택된 모든 추정된 모델 변수에 대한 평균 및/또는 표준편차가 비파손된 웨이퍼와 관련된 수용가능한 범위 내에 있는지의 여부를 결정할 수 있다(512). 그렇다면, 제어 시스템은 웨이퍼가 파손되지 않음을 나타내는 신호를 제공할 수 있다(514). 추정된 모델 변수가 수용가능한 범위 내에 있지 않는다면, 제어 시스템은 웨이퍼가 파손됨을 나타내는 신호를 제공할 수 있다(516). 그 다음, 공정은 교정 조치를 수행하는 단계(518), 예컨대 다음의 웨이퍼가 챔버 내에 로딩되는 것을 방지하도록 공정 제어 시스템에 신호를 송신하고, 파손된 웨이퍼를 챔버로부터 치유하는 단계를 구비할 수 있다.
도 15에 도시한 바와 같이, 이러한 공정(500)은 (420)에서 최종 웨이퍼가 처리됨을 결정될 때까지 계속할 수 있으며, 그 지점에서 공정이 종료한다. 최종 웨이퍼가 처리되지 않았다면, 공정(500)은 다음의 웨이퍼를 처리하는 단계(522)를 구비할 수 있다.
본 개시내용의 예시적인 실시예에 따른 웨이퍼 파손 검출을 위한 예시적인 공정의 이점은 추가적인 하드웨어 또는 하드웨어 수정을 요구하지 않고서 밀리세컨드 어닐 시스템에 기반을 둔 온도 측정 및 제어 시스템을 이용하여 실시될 수 있다는 점이다. 예컨대, 본 개시내용의 예시적인 관점에 따른 웨이퍼 파손 검출 공정은 웨이퍼의 중앙 영역으로부터 열방출되는 방열에 근거하는 웨이퍼의 상부 및 하부에 대한 기존의 측정을 이용할 수 있다. 그 측정은 소프트웨어 실시되는 제어 알고리즘에 대한 추가 및/또는 수정을 이용하여 처리될 수 있다.
본 요지가 특정의 예시적인 실시예에 대해 상세하게 기술되었지만, 전술한 바에 대한 이해를 달성할 때 당업자는 이러한 실시예에 대한 변경물, 변형물 및 동등물이 쉽게 만들어질 수 있음을 이해할 것이다. 따라서, 본 개시내용의 범위는 제한이라기보다는 예시로서이고, 본 개시내용은 당업자에게 명백한 바와 같이 본 요지에 대한 변경물, 변형물 및 동등물에 대한 포함을 배제하지 않는다.

Claims (20)

  1. 열처리 시스템 내의 파손 검출(breakage detection)을 위한 방법에 있어서,
    기판을 위한 복수의 온도 측정을 나타내는 데이터에 접근하는 단계로서, 상기 복수의 온도 측정은 열처리 동안 상기 기판을 위한 쿨다운 주기(cool down period) 동안에 얻어지는, 상기 데이터 접근 단계;
    상기 복수의 온도 측정을 나타내는 데이터에 근거하여 냉각 모델과 관련된 하나 이상의 메트릭스(metrics)를 추정하는 단계; 및
    상기 냉각 모델과 관련된 상기 하나 이상의 메트릭스에 근거하여 파손 검출 신호를 결정하는 단계로서, 상기 파손 검출 신호는 상기 기판이 열처리 동안에 파손되었는지의 여부를 나타내는, 상기 파손 검출 신호 결정 단계
    를 포함하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  2. 제1항에 있어서,
    상기 파손 검출 신호는 비파손 기판(non-broken substrate)을 나타내고, 상기 방법은 상기 열처리 시스템 내의 다음의 기판을 처리하는 단계를 구비하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  3. 제1항에 있어서,
    상기 파손 검출 신호는 파손 기판을 나타내고, 상기 방법은 상기 열처리 시스템 내의 다음의 기판을 처리하기 전에 교정 조치(corrective action)를 수행하는 단계를 구비하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  4. 제3항에 있어서,
    상기 교정 조치는,
    열처리를 위한 다음의 기판을 카세트로 다시 이동시키는 단계;
    열처리 챔버의 도어를 개방하는 단계; 및
    상기 열처리 챔버로부터 상기 파손 기판의 하나 이상의 피스를 제거하는 단계
    를 포함하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  5. 제1항에 있어서,
    상기 복수의 온도 측정은 상기 기판의 상부면과 관련된 하나 이상의 온도 측정과, 상기 기판의 하부면과 관련된 하나 이상의 온도 측정을 포함하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  6. 제1항에 있어서,
    상기 하나 이상의 메트릭스는 냉각 모델 변수(cooling model parameter)를 포함하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  7. 제1항에 있어서,
    상기 하나 이상의 메트릭스는 모델 피팅 오차(model fitting error)를 포함하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  8. 제1항에 있어서,
    상기 냉각 모델은 뉴턴의 냉각법칙(Newton's law of cooling)에 근거하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  9. 제8항에 있어서,
    상기 하나 이상의 메트릭스는 뉴턴의 냉각법칙에서 지수형 냉각 상수(exponential cooling constant)를 포함하는 냉각 모델 변수를 포함하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  10. 제7항에 있어서,
    상기 모델 피팅 오차는 평균 제곱근 오차(root mean square error)를 포함하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  11. 제1항에 있어서,
    상기 냉각 모델과 관련된 상기 하나 이상의 메트릭스에 근거하여 파손 검출 신호를 결정하는 단계는,
    상기 하나 이상의 메트릭스를 사전결정된 메트릭스 범위와 비교하는 단계; 및
    상기 하나 이상의 메트릭스가 상기 사전결정된 메트릭스 범위에 포함되는지의 여부에 근거하여 상기 파손 검출 신호를 결정하는 단계
    를 포함하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  12. 제11항에 있어서,
    상기 사전결정된 메트릭스 범위는 비파손 기판과 관련된 메트릭스 범위를 포함하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  13. 제11항에 있어서,
    상기 사전결정된 메트릭스 범위는 파손 기판과 관련된 메트릭스 범위를 포함하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  14. 제11항에 있어서,
    상기 냉각 모델과 관련된 상기 하나 이상의 메트릭스에 근거하여 파손 검출 신호를 결정하는 단계는,
    복수의 온도 측정을 나타내는 데이터를 사전결정된 시간 간격과 각각 관련된 복수의 세트로 분할하는 단계;
    각 세트를 위한 상기 냉각 모델과 관련된 하나 이상의 메트릭스를 결정하는 단계;
    각 세트를 위해 결정된 상기 하나 이상의 메트릭스와 관련된 적어도 하나의 값을 결정하는 단계;
    상기 적어도 하나의 값을 사전결정된 값 범위와 비교하는 단계; 및
    상기 적어도 하나의 값이 상기 사전결정된 값 범위에 포함되는지의 여부에 근거하여 상기 파손 검출 신호를 결정하는 단계
    를 포함하는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  15. 제14항에 있어서,
    상기 적어도 하나의 값은 각 세트를 위해 결정된 상기 하나 이상의 메트릭스의 평균 또는 표준 편차에 근거하여 결정되는,
    열처리 시스템 내의 파손 검출을 위한 방법.
  16. 밀리세컨드 어닐 시스템(millisecond anneal system)을 위한 온도 측정 시스템에 있어서,
    밀리세컨드 어닐 시스템 내의 반도체 기판의 상부면과 관련된 온도 측정을 얻도록 구성된 제1 온도 센서;
    밀리세컨드 어닐 시스템 내의 반도체 기판의 하부면과 관련된 온도 측정을 얻도록 구성된 제2 온도 센서;
    작업을 수행하도록 구성된 적어도 하나의 처리 회로
    를 포함하며,
    상기 작업은,
    상기 반도체 기판에 밀리세컨드 어닐 펄스를 인가한 후에 쿨다운 주기 동안에 상기 제1 온도 센서와 상기 제2 온도 센서로부터 얻어진 온도 측정을 나타내는 데이터에 접근하는 단계;
    상기 데이터에 근거하여 냉각 모델과 관련된 하나 이상의 메트릭스를 추정하는 단계; 및
    상기 냉각 모델과 관련된 상기 하나 이상의 메트릭스에 근거하여 파손 검출 신호를 결정하는 단계로서, 상기 파손 검출 신호는 상기 반도체 기판이 열처리 동안에 파손되었는지의 여부를 나타내는, 상기 파손 검출 신호 결정 단계
    를 포함하는,
    온도 측정 시스템.
  17. 제16항에 있어서,
    상기 제1 온도 센서와 상기 제2 온도 센서는 상기 반도체 기판으로부터의 방열(radiation)을 측정함으로써 온도를 측정하도록 구성되는,
    온도 측정 시스템.
  18. 제16항에 있어서,
    상기 하나 이상의 메트릭스는 냉각 모델 변수 또는 모델 피팅 오차를 포함하는,
    온도 측정 시스템.
  19. 제18항에 있어서,
    상기 냉각 모델 변수는 뉴턴의 냉각법칙에서 지수형 냉각 상수(exponential cooling constant)를 포함하는,
    온도 측정 시스템.
  20. 밀리세컨드 어닐 시스템에 있어서,
    처리 챔버;
    반도체 기판을 지지하도록 구성되며, 상기 처리 챔버를 상부 챔버와 하부 챔버로 나누는 웨이퍼 평면 플레이트;
    상기 반도체 기판의 상부면에 밀리세컨드 어닐 펄스를 제공하도록 구성된 하나 이상의 열원;
    반도체 기판의 상부면과 관련된 온도 측정을 얻도록 구성된 제1 온도 센서;
    상기 반도체 기판의 하부면과 관련된 온도 측정을 얻도록 구성된 제2 온도 센서;
    작업을 수행하도록 구성된 적어도 하나의 처리 회로
    를 포함하며,
    상기 작업은,
    상기 반도체 기판에 밀리세컨드 어닐 펄스를 인가한 후에 쿨다운 주기 동안에 상기 제1 온도 센서와 상기 제2 온도 센서로부터 얻어진 온도 측정을 나타내는 데이터에 접근하는 단계;
    상기 데이터에 근거하여 냉각 모델과 관련된 하나 이상의 메트릭스를 추정하는 단계; 및
    상기 냉각 모델과 관련된 상기 하나 이상의 메트릭스에 근거하여 파손 검출 신호를 결정하는 단계로서, 상기 파손 검출 신호는 상기 반도체 기판이 열처리 동안에 파손되었는지의 여부를 나타내는, 상기 파손 검출 신호 결정 단계
    를 포함하는,
    밀리세컨드 어닐 시스템.
KR1020187011016A 2015-12-30 2016-12-13 열처리 시스템 내의 기판 파손 검출 KR101939590B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562272826P 2015-12-30 2015-12-30
US62/272,826 2015-12-30
PCT/US2016/066345 WO2017116687A1 (en) 2015-12-30 2016-12-13 Substrate breakage detection in a thermal processing system

Publications (2)

Publication Number Publication Date
KR20180045048A KR20180045048A (ko) 2018-05-03
KR101939590B1 true KR101939590B1 (ko) 2019-01-17

Family

ID=59225956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187011016A KR101939590B1 (ko) 2015-12-30 2016-12-13 열처리 시스템 내의 기판 파손 검출

Country Status (6)

Country Link
US (3) US9941144B2 (ko)
JP (1) JP6472577B2 (ko)
KR (1) KR101939590B1 (ko)
CN (1) CN108352341B (ko)
TW (1) TWI693398B (ko)
WO (1) WO2017116687A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102104468B1 (ko) * 2015-12-30 2020-04-27 맷슨 테크놀로지, 인크. 밀리세컨드 어닐닝 시스템에서 공정 균일성을 향상시키기 위한 방법
US11476167B2 (en) 2017-03-03 2022-10-18 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus of light irradiation type
JP7265314B2 (ja) * 2017-03-03 2023-04-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6942615B2 (ja) * 2017-11-20 2021-09-29 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP7180022B2 (ja) * 2018-02-28 2022-11-29 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP7048351B2 (ja) * 2018-02-28 2022-04-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
FR3079658B1 (fr) 2018-03-28 2021-12-17 Soitec Silicon On Insulator Procede de detection de la fracture d'un substrat fragilise par implantation d'especes atomiques
JP7312020B2 (ja) * 2019-05-30 2023-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP7372066B2 (ja) * 2019-07-17 2023-10-31 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US20210043478A1 (en) * 2019-08-07 2021-02-11 Samsung Electronics Co., Ltd. Pressure heating apparatus
JP2023141767A (ja) 2022-03-24 2023-10-05 株式会社Ｓｃｒｅｅｎホールディングス 異常検知装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009155117A2 (en) 2008-05-30 2009-12-23 Applied Materials, Inc. Method and apparatus for detecting the substrate temperature in a laser anneal system
US20120208377A1 (en) 2005-04-08 2012-08-16 Timans Paul J Rapid thermal processing using energy transfer layers

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9618897D0 (en) 1996-09-10 1996-10-23 Bio Rad Micromeasurements Ltd Micro defects in silicon wafers
US6065128A (en) * 1998-04-09 2000-05-16 Cypress Semiconductor Corp. Anti-wafer breakage detection system
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6535628B2 (en) * 1998-10-15 2003-03-18 Applied Materials, Inc. Detection of wafer fragments in a wafer processing apparatus
US7442415B2 (en) 2003-04-11 2008-10-28 Sharp Laboratories Of America, Inc. Modulated temperature method of atomic layer deposition (ALD) of high dielectric constant films
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
JP4641154B2 (ja) * 2004-05-28 2011-03-02 大日本スクリーン製造株式会社 熱処理装置
US7790633B1 (en) 2004-10-26 2010-09-07 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US20070177788A1 (en) * 2006-01-31 2007-08-02 David Liu System and method for detecting wafer failure in wet bench applications
US20080242117A1 (en) * 2007-03-30 2008-10-02 Panchapakesan Ramanarayanan Apparatus to reduce wafer edge temperature and breakage of wafers
KR20100070440A (ko) * 2008-12-18 2010-06-28 주식회사 동부하이텍 Ｒｔｐ 챔버의 브로큰 웨이퍼 탐색 방법
JP5399730B2 (ja) * 2009-02-12 2014-01-29 株式会社Ｋｅｌｋ センサ付き基板およびセンサ付き基板の製造方法
JP5407473B2 (ja) * 2009-03-25 2014-02-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US8809175B2 (en) 2011-07-15 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of anneal after deposition of gate layers
JP2013247128A (ja) * 2012-05-23 2013-12-09 Dainippon Screen Mfg Co Ltd 熱処理装置、およびその処理基板の形状不良の有無の判定方法
US9093468B2 (en) 2013-03-13 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric cyclic depositon and etch process for epitaxial formation mechanisms of source and drain regions
US9129895B2 (en) * 2013-10-09 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. In situ real-time wafer breakage detection
US20150140838A1 (en) 2013-11-19 2015-05-21 Intermolecular Inc. Two Step Deposition of High-k Gate Dielectric Materials
JP6266352B2 (ja) * 2014-01-08 2018-01-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
US10734262B2 (en) * 2015-12-30 2020-08-04 Mattson Technology, Inc. Substrate support in a millisecond anneal system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120208377A1 (en) 2005-04-08 2012-08-16 Timans Paul J Rapid thermal processing using energy transfer layers
WO2009155117A2 (en) 2008-05-30 2009-12-23 Applied Materials, Inc. Method and apparatus for detecting the substrate temperature in a laser anneal system

Also Published As

Publication number Publication date
US9941144B2 (en) 2018-04-10
TWI693398B (zh) 2020-05-11
KR20180045048A (ko) 2018-05-03
US10388552B2 (en) 2019-08-20
JP2018536284A (ja) 2018-12-06
US20190221462A1 (en) 2019-07-18
JP6472577B2 (ja) 2019-02-20
CN108352341A (zh) 2018-07-31
US20170194177A1 (en) 2017-07-06
US20180190523A1 (en) 2018-07-05
US10242894B2 (en) 2019-03-26
TW201734445A (zh) 2017-10-01
WO2017116687A1 (en) 2017-07-06
CN108352341B (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
KR101939590B1 (ko) 열처리 시스템 내의 기판 파손 검출
KR102177121B1 (ko) 밀리세컨드 어닐 시스템을 위한 예열 공정
KR102093825B1 (ko) 밀리세컨드 어닐 시스템 내의 기판 지지체
KR102079543B1 (ko) 밀리세컨드 어닐 시스템을 위한 유체 누설 검출
CN108028200B (zh) 用于改善毫秒退火系统中的处理均匀性的方法
KR102085076B1 (ko) 아크 램프용 질소 주입
KR102090152B1 (ko) 밀리세컨드 어닐 시스템을 위한 챔버 벽 가열

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right