KR101918166B1 - 결정된 파장의 광속을 이용하여 기판을 처리하기 위한 프로세스 및 대응하는 기판 - Google Patents

결정된 파장의 광속을 이용하여 기판을 처리하기 위한 프로세스 및 대응하는 기판 Download PDF

Info

Publication number
KR101918166B1
KR101918166B1 KR1020137005906A KR20137005906A KR101918166B1 KR 101918166 B1 KR101918166 B1 KR 101918166B1 KR 1020137005906 A KR1020137005906 A KR 1020137005906A KR 20137005906 A KR20137005906 A KR 20137005906A KR 101918166 B1 KR101918166 B1 KR 101918166B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
embedded
embedded layer
irradiation
Prior art date
Application number
KR1020137005906A
Other languages
English (en)
Other versions
KR20140019281A (ko
Inventor
미쉘 브뤼엘
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20140019281A publication Critical patent/KR20140019281A/ko
Application granted granted Critical
Publication of KR101918166B1 publication Critical patent/KR101918166B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 결정된 파장의 광속(IR)에 의해 기판을 처리하기 위한 프로세스로서, 이 기판은 흡수성이 있는, 즉 온도와 무관하게 상기 광속을 흡수하는 임베디드 층(3)을 포함하고, 이러한 임베디드 층은 제1 층(2), 처리 층, 및 제2 층(4) 사이에 개재되어 있고, 제1 반도체층(2)은 주변 온도에서 낮은 상기 광속의 흡수 계수를 갖고 이러한 온도가 상승함에 따라 성장하고, 이 프로세스에 따라 상기 제1 층(2)은 상기 광속(IR)의 적어도 하나의 펄스에 의해 상기 임베디드 층(3)의 방향으로 조사된다. 상기 광속(IR)은 상기 임베디드 층(3)의 영역들을 가열하고, 이 제1 층(2)에서, 상기 임베디드 층(3)의 가열된 영역들과 대향하는, 서멀 프론트의 전파에 의해, 임베디드 층(3)을 통해, 상기 제2 층(4) 내에 제한들을 확장 및 발생시키는 서멀 필러들(P)을 형성하는 가열된 영역들을 발생시키기 위해, 상기 제1 층(2)의 표면의 수개의 장소들에 인가되는 점이 특히 주목할만 하다.

Description

결정된 파장의 광속을 이용하여 기판을 처리하기 위한 프로세스 및 대응하는 기판{PROCESS FOR TREATING A SUBSTRATE USING A LUMINOUS FLUX OF DETERMINED WAVELENGTH, AND CORRESPONDING SUBSTRATE}
본 발명은 결정된 파장의 광속에 의해 기판을 처리하기 위한 프로세스 및 대응하는 기판에 관한 것이다.
등록 상표 Smart Cut 하에서 잘 알려진 프로세스는, 도너 기판에 정해진 깊이로 취화 영역(embrittlement zone)을 생성하기 위해, 일반적으로 도너 기판에 원자 또는 이온종들의 도즈를 주입하고, 전사될 얇은 층의 한계를 정하고, 도너 기판을 지지 기판 위 또는 수용 기판 위에 부착하고 취화 영역의 레벨에서 도너 기판의 프랙쳐링(fracturing)을 도모하는 것으로 구성되는 널리 사용되는 전사 기술이다.
이와 같은 프로세스는 일반적으로 만족스럽지만, 아직 그것은 전체 실행 비용에 대한 불가피한 영향들을 갖는, 원자종들의 높은 도즈를 필요로 한다.
그러므로, 최종적으로 기판의 얇은 층들 또는 두꺼운 층들을 효율적으로, 깨끗하게 분리하는 피스(piece) 또는 기판을 처리하기 위한 다른 프로세스를 채용할 필요가 여전히 있고, 실행하기 쉬운 프로세스를 이용할 필요가 있다.
또, 미셀 브루엘씨(Monsieur Michel BRUEL)에 의한 논문 "Laser heating of thick layers through the backwards, self-sustained propagation of a steep and steady state thermal front"(2009), 및 프랑스 특허 출원 제 07 57986 호는 가열될 적어도 하나의 층 및 서브-층을 포함하는 플레이트의 적어도 국부 가열 프로세스를 기술한다.
이들 문헌들에서, 서브-층은 미리 정해진 파장의 광속에 대해 흡수성이 있는 특별한 특징을 가지며, 이러한 흡수는 온도 조건들과 무관하게 발생한다.
또, 가열될 층은 주변 온도에서 낮고 이러한 온도가 상승함에 따라 증가하는 광속의 흡수 계수를 가진 보통 말하는 특별한 특징을 가진다.
만약 가열될 이러한 층이 상기 광 조사에 의해 조사되면, 흡수성 서브층은 광 비임에 투명한 몇도까지 가열될 층을 통과시킴으로써 가열될 수 있다.
이러한 방식에서, 가열된 층을 분리하는 인터페이스 및 서브-층은 가열되고 이후 그것에 인접한 층들을 가열하고, 이것은 또한 흡수성 층으로부터 가장 먼 층들이 점진적으로 점점더 흡수성이 있게 되도록 이들에 흡수성을 갖게 한다.
이것은 신속하게, 매우 균일하게, 실질적으로 단열적으로 진행하는 "서멀 프론트(thermal front)"를 생성한다.
그러므로, 이 기술은 단지 만약 단독 인터브닝 메커니즘(sole intervening mechanism)이 열 확산일 수 있는 경우에 그리고 특별히 긴 가열 기간의 끝무렵에 열 처리가 행해졌다면 부적절하게 가열될 수도 있는 상당한 깊이까지 기판의 국부화된 영역들을 신속하게 가열한다.
본 출원인은 기판을 취화하기 위해 이와 같은 기판을 처리하는 데 이와 같은 기술의 사용하는 것이 가능했다는 것을 알았다.
몇몇 환경들에서 이러한 취화는 관심층의 분리를 일으킬 수 있다.
이와 같은 층의 두께는, 관련 응용에 따른 비제한적 예에 의해, 전형적으로 0.5 - 50 마이크로미터 범위에 있을 수 있다.
그러므로, 본 발명의 제1 양상은, 결정된 파장의 광속에 의해 기판을 처리하기 위한 프로세스로서, 이 기판은 흡수성이 있는, 즉 온도와 무관하게 상기 광속을 흡수하는 임베디드 층을 포함하고, 이러한 임베디드 층은 제1 층, 처리 층, 및 제2 층 사이에 개재되어 있고, 제1 반도체층은 주변 온도에서 낮은 상기 광속의 흡수 계수를 갖고 이러한 온도가 상승함에 따라 성장하고, 이 프로세스에 따라 상기 제1 층은 상기 광속의 적어도 하나의 펄스에 의해 상기 임베디드 층의 방향으로 조사되는, 기판을 처리하기 위한 프로세스에 있어서,
상기 광속은 상기 임베디드 층의 영역들을 가열하기 위함과 아울러, 이 제1 층에서, 상기 임베디드 층의 가열된 영역들과 대향하는, 서멀 프론트의 전파에 의해, 임베디드 층을 통해, 상기 제2 층 내에 제한들을 확장 및 발생시키는 서멀 필러들을 형성하는 가열된 영역들을 발생시키기 위해, 상기 제1 층의 표면의 수개의 장소들에 인가되고,
조사는 상기 제2 층에서, 상기 임베디드 층과의 그것의 인터페이스 근방에서, 초기 프랙쳐(incipient fracture)를, 적어도 이러한 영역을 깨지기 쉽게 하는 구조적 결함들의 발생을 개시시키기에 충분한 제한들을 생성하기 위해 이용되는 것을 특징으로 하는, 기판을 처리하기 위한 프로세스에 관한 것이다.
다른 이점 및 비제한적인 특징들에 따르면:
상기 조사 이전에, 상기 기판에는 초기 프랙쳐를 발생시키기 위해 그것의 웨이퍼의 화학적 및/또는 기계적 처리가 행해지고;
상기 처리는 실질적으로 상기 임베디드 층과 상기 제2 층의 상기 인터페이스의 레벨에서, 상기 기판의 상기 웨이퍼의 인덴테이션(indentation)에 의해 실행되고;
상기 조사 이전에, 상기 기판의 취화 처리가 상기 제1 층에서 또는 상기 제2 층에서, 상기 임베디드 층과의 그것의 인터페이스 근방에서, 또는 임베디드 층 자체에서 행해지고;
상기 취화 처리는 다음의 기술들: 열처리들과 결합되거나 결합되지 않은 원자종들의 주입, 다공화, 상기 재료가 상기 층의 나머지의 메쉬 파라미터와는 다른 메쉬 파라미터를 가지는 중간층의 생성으로부터 선택되고;
상기 임베디드 층은 연속 솔루션(continuity solution)이 없는 연속층이고;
상기 임베디드 층은 불연속층이고, 즉 이산 영역들의 집합(assembly)에 의해 구성되고;
상기 흡수성 임베디드 층이 예를 들어 실리콘으로 만들어지는 도핑층인 기판이 이용되고;
상기 제2 층의 두께는 바람직하게는 상기 제1 층의 두께보다 얇고, 이들의 두께비는 1/2과 1/100 사이에 있고;
상기 광속은 레이저 조사 예를 들어 바람직하게는 10.6 마이크로미터 정도의 파장을 가지는 적외선이고;
원통형 또는 테이퍼형의 적어도 하나의 조사 형태로 실현하는 플럭스가 이용되고;
층상 조사(lamellar irradiation) 형태로 실현하는, 상기 제1 층의 상기 표면을 따라 점진적으로 이동하는 플럭스가 이용되고;
흡수성이 있는 것에 더하여, 상기 임베디드 층은 다른 층들의 재료 또는 재료들의 열팽창 계수보다 큰 열팽창 계수를 가지는 것이 또한 가능하고;
상기 제1 및 제2 층들 중 적어도 하나는 실리콘으로 만들어진다.
본 발명의 다른 양상은, 흡수성인, 즉 온도와 무관하게 결정된 파장의 광속을 흡수하고, 주변 온도에서 상기 광속의 흡수 계수를 가지며 온도가 상승함에 따라 성장하는 제1 층과 제2 층 사이에 개재된 임베디스 층을 포함하는 기판에 있어서, 상기 제2 층의 두께는 상기 제1 층의 두께보다 얇고, 이들의 두께비는 1/2과 1/100 사이에 있는 것을 특징으로 하는, 기판에 관한 것이다.
본 발명의 다른 특징들 및 이점들은 몇몇 바람직한 실시예들의 다음의 상세한 설명으로부터 드러날 것이다.
이 설명은 첨부 도면들을 참조하여 주어질 것이다.
도 1은 본 발명에 따른 처리 프로세스를 받기 적합한, 임베디드 층을 포함하는 기판의 개략 단면도이고;
도 2는 상기 프로세스의 실행을 설명하는, 선행 도면과 유사한 도면이고;
도 3은 도 2에 도시된 구조의 상세의 확대도이고;
도 4는 기판의 변형 실시예의 단면 및 단순화된 도면이고;
도 5 및 도 6은 본 발명의 프로세스의 2개의 상이한 실시예들의 단순화된 도면이고;
도 7은 이러한 프로세스의 다른 변형예의 도면이다.
도 1에 나타낸 기판은 본 발명의 프로세스에 따라 처리되기 적합하다.
이 기판(1)은 제1 층(2)과 제2 층(4) 사이에 끼여있는 임베디드 층(3)을 포함한다.
제1 층(2), 상기 "처리(treatment)" 층, 실리콘은 예를 들어, 주변 온도에서 낮고 이러한 온도가 상승함에 따라 증가하는 미리 정해진 파장의 광속(luminous flux)의 흡수 계수를 가지는 특별한 특징을 가진다.
그러므로, 이러한 층이 예를 들어 대략 수 1015 원자들/cm3의 레벨로 가볍게 도핑된 실리콘을 포함할 때, 이때 이러한 재료는 원적외선(예를 들어 10.6 마이크로미터 정도의 파장)을 방출하는 레이저 형태의 방사선에 대한 투과성이 있다.
위의 임베디드 층(3)은 예를 들어 층(2) 위에 에피택시된 층이다. 이러한 층은 상기 광속에 대해 상당히 흡수성이 있고 온도에 실질적으로 독립적인 특별한 특징을 가진다.
이러한 층에 흡수성을 갖게 하는 하나의 방법은 - 그것이 반도체일 경우 - 예를 들어 그것을 다른 원자종들로 도핑하는 것이다.
그러므로, 예를 들어 이러한 임베디드 층은 예를 들어 붕소, 인 또는 비소의 원자들에 의해, 1.1020 원자들/cm3 정도의 레벨로 도핑된 두께가 마이크로미터인 실리콘 층일 수 있다.
제2 층(4)은 보통 말하는 예를 들어 실리콘으로 만들어진 전술한 것 위에 에피택시된 층이다.
이 도면의 참조번호 5는 취화되는(embrittled) 특성을 가지는 임베디드 층(3)과의 인터페이스(I)에 매우 가까운 층(4)의 선택적 영역(optional zone)이다.
이러한 국부화된 취화 처리(embrittlement treatment)는 잘 알려진 취화 처리 예컨대 열처리들과 결합되거나 결합되지 않은 원자종들의 주입 또는 이러한 영역(5)에서의 구멍들의 생성(다공화 처리)에 의해 그것의 후면(40)을 통해 층(4)에서 행해질 수 있다.
처리의 다른 예는 재료가 층의 나머지의 파라미터와 다른 메쉬 파라미터를 가지는 중간층의 생성이다.
그러므로, 층(4)은 다음과 같은 방식, 예를 들어: 게르마늄의 백분율이 20% 이상을 나타내고 20 ㎛의 실리콘의 다른 층이 예를 들어 에피택시에 의해 성장된 Si-Ge 온 실리콘의 2 ㎛ 두께의 에피택시된 층의 생성으로 생성될 수 있다.
유리하게는, 제2 층(4)의 두께는 제1 층(2)의 두께보다 작고, 이들의 두께비는 본 발명의 대상을 형성하는 프로세스의 적용이 또한 층(2) 내부의 취화의 결과가 아닌 방식으로 바람직하게는 그리고 전형적으로 1/2와 1/100 사이에 있다. 층들(2, 4)의 대응하는 두께들은 도 2에 eB 및 eC로 표시되어 있다.
도 2에 도시된 것과 같이, 본 발명에 따른 프로세스는 적어도 제1 예에서, 제1 층(2)에 대해 투과성이 있으면서, 이러한 광속이 임베디드 층(3)에 의해 흡수되도록 파장이 결정되는 광속에 의해 제1 층(2)을 조사하는 것으로 구성된다.
기판이 실리콘에 기초하는 상기 경우에 있어서, 광속은 바람직하게는 적외선 필드의 레이저 조사이다.
이것은 IR로 표시된, 도 2의 검은색 화살표들로 나타낸다.
이러한 프로세스의 제1 단계에서, 적외선 조사는 전체 층(2)을 통과하고 국부적으로 가열하는 층(3)에 의해 흡수된다.
이러한 가열은 층(3)과의 그것의 인터페이스(I')의 레벨에서 층(2)으로 확산하고, 그것의 영역들은 이들의 흡수 계수의 점진적 상승으로 인해 점점 더 적게 투명하게 된다.
광속(IR)이 원통형 또는 테이퍼 형상의 방사선의 충돌들의 형상으로 실현되는 도 2의 실시예에 있어서, 참조번호 P로 나타낸 일련의 서멀 "필러들(pillars)"이 층(2) 내에서 발생된다.
그러므로, 이들 "필러들"은 조사가 목표로 하는 층(3)의 영역들 반대쪽에 위치된, 층(2)의 영역들을 가열한다.
후자는 조사광에 의한 에너지 출력 및 후자의 인가 동안의 함수인 높이(eA)를 가진다.
본 출원인은 층(2)의 국부화된 온도의 상승으로 인해, 도 3에 도시된 것과 같은 이들 서멀 필러들은 임베디드 층(3)을 국부적으로 변형시키는 제한들(C), 특히 전단 제한들을 확대시키고 발생시키고, 인터페이스 근방의 제2 층(4)에 전달되는 사실을 개시했다.
그러므로, 본 프로세스는 임베디드 층(3)과의 제2 층(4)의 인터페이스(I)의 부근에서, 제2 층(4)에서, 초기의 분열(초기 프랙쳐)을 개시시키는 데 충분한 제한들의 수준으로 조사를 이용하는 것으로 구성된다. 그럼에도 불구하고, 프로세스는 국부적으로 취약하게 하는, 층(4)에서의 구조적 결함들을 발생시킨다.
다음의 간단한 규칙들은 제한 수위에 관한 조건들을 얻기 위해 사용될 파라미터들의 값들을 결정하기 위해 적용된다:
각각의 서멀 필러의 온도 및 그것의 높이는 자유 공간에서 수직 방향에서(즉, 수직으로), 이러한 서멀 필러(마치 구조에서 발견되지 않은 것처럼, 별개로 취해진)의 이론적 확장이 적어도 그 직경의 4/1000와 같을 수 있도록 선택된다.
예를 들어, 직경 50 ㎛의 원통형으로 실현하는 레이저 플럭스로, 실질적으로 50 ㎛와 같은 직경의 서멀 필러들이 생산된다. 각각의 필러의 온도는 1273°K의 온도, 또는 주변 온도와 1000°K의 델타 T에 이른다. 이 온도에서의 열팽창 계수는 2.5*E-6이다.
위에 기재된 기준을 만족시키기 위해 만들어질 필러의 높이(eA)는 계산된다:
eA*2, 5*10-6*1000 =(4/1000)*50,
또는 eA = 80 ㎛
물론, 최적 파라미터들은 상업적으로 이용 가능한 시뮬레이션 소프트웨어를 이용하여 선택적으로 선택될 수 있다.
만약 초기 프랙쳐 및/또는 층(4)의 기판의 취화가 영역(5)에서 행해지면, 이러한 초기 프랙쳐(incipient fracture)는 모두 앞에서 나타낸 것과 같이, 사용하기 더 용이하다.
초기 프랙쳐는 예를 들어 웨이퍼에 인덴테이션을 형성하기 위해, 기판에 그것의 웨이퍼의 사전 화학적 및/또는 기계적 처리를 행하는 것으로 구성된다.
이러한 경우에, 그것은 인덴테이션에 고유한 초기 플렉쳐를 전파하기 위해 제1 예에서 인덴테이션 근방에서, 이후 더욱더 가까이에서 조사를 이용하는 것이 바람직할 것이다.
또, 두께(eC)가 eB에 비해 매우 얇으면, 초기 프랙쳐를 변형 및 발생시키기 위한 층(4)의 용량(capacity)은 상당한 데, 이러한 초기 확산은 기판의 나머지로부터 층(4)의 플랙션을 분리하기 위해 더 가까워지고, 부가된 기계적 제한이 만들어질 것이다.
도 4와 관련하여, 이것이 앞의 것과 동일한 유형이지만 연속적이지 않은 흡수층(3)을 갖는 구조(1)를 다룬다.
흡수성 재료의 너무 많은 "블록들(blocks)"을 형성하는, 군집(multitude), 즉 이산 영역(31)의 앙상블(ensemble)을 구성하도록, 그에 비해 연속적 해결방법을 제공한다.
이와 같은 "층(layer)"은 예를 들어 구조의 전면 위에 에피택시에 의해 만들어지고, 이후 마스크를 통해 국부적으로 에칭된다. 마스크가 제거된 후, 이후 제2 층(4)이 차례차례로 에피택시된다.
하나의 대안은 예를 들어 마스크를 통해 1016 원자들/cm2 정도의 도즈(dose)에 따라, 예를 들어 비소의 주입이 진행되고, 이후 3시간 동안 1050℃에서 어닐링된다.
그러므로, 도 5 및 도 6에 도시된 것과 같이, 층들(2, 4) 중 하나가 주변 온도에서 낮은 광 흡수 계수를 가지며 온도가 상승함에 따라 성장하면, 구조는 아래로부터 또는 위로부터 조사될 수 있다.
도 8의 방식에 따르면, 층(3)은 흡수성 이외에, 주변 재료, 즉 층들(2, 4)의 재료의 것보다 큰 열팽창 계수를 가진다. 이것은 구조 내에 초기 프랙쳐를 형성하기 위한 용량을 올린다.
본 발명에 따른 프로세스의 몇몇 실시예들이 이하에 기술된다.
예 1
(1020 원자들/cm3)의 붕소 농도로 붕소의 원자들에 의해 강하게 도핑된 실리콘의 2.5 마이크로미터의 층이 CVD 유형의 에피택시 기술을 통해, 타입 n(1015 원자들/cm3 )으로 가볍게 도핑된, 약 200 마이크로미터의 두께를 가지는 실리콘 기판 위에 형성된다.
20 마이크로미터 두께의 타입 n(수 1015 원자들/cm3)의 가볍게 도핑된 실리콘의 층이 CVD 유형의 에피택시에 의해 이러한 층 위에 형성된다.
이후 얻어진 구조는 바람직하게는 실리콘으로 도핑된 p를 공격하기 위해 전문가에게 잘 알려진, 에틸렌-디아민 피로카테콜(ethylene-diamine pyrocatechol)의 수용액에 수분 동안 침지된다. 따라서, 도핑된 층 p은 주변에서 화학적으로 공격받는다.
높이가 약 2.5 마이크로미터이고 깊이가 10 마이크로미터인 인덴테이션이 기판(웨이퍼)의 주변부 상에 만들어지고, 따라서, 실질적으로 도핑된 층의 레벨 또는 근방에서 프랙쳐의 전파를 위한 시작점으로서 기능할 수 있는 시작(initiation)을 생성한다.
이후 레이저 플럭스 CO2가 20 J/cm2의 에너지 및 지속기간 600 나노초의 펄스들의 50 미크론 직경의 원통형 플럭스 형태로 이러한 구조에 가해진다.
실질적으로 50 마이크로미터의 단면이고 대략 60 마이크로미터 높이 위의 도핑된 층 p로부터 연장하는 서멀 필러가 각각의 펄스에서 생성된다. 필러의 전체 높이에 걸쳐 실질적으로 균일하게 도달한 온도는 약 1400℃이다.
바람직하게는, 그리고 상기 예와는 관계 없이, 제1 서멀 필러는 인덴테이션에 고유한 초기 프랙쳐를 전파하도록, 인덴테이션 근방(백 마이크로미터보다 작거나 같은 거리)에 만들어진다.
이후 기판의 전체 표면에는 서멀 필러들이 생성된다. 각각의 새로운 서멀 필러는 이전 필러가 생성된 지점과 충분히 가까운 거리(예를 들어 100 마이크론보다 작은)에 세워지고, 그래서 프랙쳐는 더욱더 가깝게 전파될 수 있다. 이러한 필러들(C)의 생성은 레이저 비임 연속해서 방출되고 레이저 플럭스가 각각의 지점에서 만지 600 나노초를 대기하는 속도로 이동되는 점에서 연속해서 행해질 수 있다.
예 2
1020 원자들/cm3의 농도로, 붕소에 의해 강하게 도핑된 p의 If 의 2.5 마이크로미터의 층이 CVD 유형의 에피택시에 의해 약 200 마이크로미터의 두께로 If의 기판 위에 형성된다.
2 마이크로미터 두께의 실리콘-게르마늄의 층은 이러한 층이 만들어지는 동안 에피택시 머신에서의 기상 플럭스의 동적 조절로 인해, 게르마늄 농도는 층의 베이스에서의 5%로부터 층의 두께 중간에서 25%에 도달하고 다시 층의 상부에서 약 5%로 감소하여 간다. 20 마이크로미터 두께의 타입 n의 가볍게 도핑된 층(수 1015 원자들/cm3)이 에피택시에 의해 Si-Ge의 이러한 층 위에 만들어진다.
이후 이러한 구조는 앞에서 기술한 것과 유사하게 처리된다.
흡수성 임베디드 층은 반드시 도핑된 실리콘으로 만들어지는 층일 필요는 없다. 그것은 광량자(photon)(광속의 성분)의 에너지보다 작은 밴드갭을 가지는 임의의 반도체층을 포함할 수 있다. 그것은 또한 간단히 산화물의 층일 수 있다.
예 3
이러한 경우에, 제1 층은 약 20 마이크로미터 두께의 "고유(intrinsic)" Si(즉, 도핑 없이)로 만들어지고, 그 위에는 고유 게르마늄(도핑되지 않음)의 10 마이크로미터의 흡수성 층 및 50 마이크로미터의 SiGe(0.8/0.2)의 층(제2 층)이 연속해서 형성된다. 광속은 1.08 마이크로미터와 동일한 파장의 레이저에 의해 발생된다.
예 4
여기서 제1 층은 회로들이 전사된(플레이트의 표면에 회로들을 포함하는 플레이트의 접착 및 시닝에 의한) 500 마이크로미터 두께의 실리콘 기판이다. 20 마이크로미터 두께의 회로 층은 제2 층을 구성한다. 산화물의 평탄화된 층은 이러한 전사 단계를 가능하게 하기 위해 회로들의 표면에 형성되었다. 제1 층은 또한 산화되었다. 조립 및 시닝 후, 산화물의 층 또는 층들은 흡수성 층을 형성한다.
회로들의 형성은 예를 들어 상호접속들, 컨택트들 등을 형성하여 제1 층에 전사한 후 완료될 수 있다.
이후 회로들의 이러한 층(제2 층)의 노출면은 최종 지지체와 조립되고, 10.6 마이크로미터 파장의 레이저는 제1 층을 최종 지지체에 전사하기 위해 본 발명에 따라 제1 층의 노출면에 인가된다.

Claims (15)

  1. 결정된 파장의 광속(IR)에 의해 기판(1)을 처리하기 위한 프로세스로서, 이 기판(1)은 흡수성이 있는, 즉 온도와 무관하게 상기 광속을 흡수하는 임베디드 층(3)을 포함하고, 이러한 임베디드 층은 제1 층(2), 처리 층, 및 제2 층(4) 사이에 개재되어 있고, 제1 반도체층(2)은 주변 온도에서 낮은 상기 광속의 흡수 계수를 갖고 이러한 온도가 상승함에 따라 성장하고, 이 프로세스에 따라 상기 제1 층(2)은 상기 광속(IR)의 적어도 하나의 펄스에 의해 상기 임베디드 층(3)의 방향으로 조사되는, 기판을 처리하기 위한 프로세스에 있어서,
    상기 광속(IR)은 상기 임베디드 층(3)의 영역들을 가열하기 위함과 아울러, 이 제1 층(2)에서, 상기 임베디드 층(3)의 가열된 영역들과 대향하는, 서멀 프론트의 전파에 의해, 임베디드 층(3)을 통해, 상기 제2 층(4) 내에 제한들을 확장 및 발생시키는 서멀 필러들(P)을 형성하는 가열된 영역들을 발생시키기 위해, 상기 제1 층(2)의 표면의 수개의 장소들에 인가되고,
    조사는 상기 제2 층(4)에서, 상기 임베디드 층(3)과의 그것의 인터페이스 근방에서, 초기 프랙쳐를, 적어도 이러한 영역을 깨지기 쉽게 하는 구조적 결함들의 발생을 개시시키기에 충분한 제한들을 생성하기 위해 행해지는 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  2. 제1항에 있어서,
    상기 조사 이전에, 상기 기판(1)에는 초기 프랙쳐를 발생시키기 위해 그것의 웨이퍼의 화학적 또는 기계적 처리가 행해지는 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  3. 제2항에 있어서,
    상기 처리는 상기 임베디드 층(3)과 상기 제2 층(4)의 상기 인터페이스(I)의 레벨에서, 상기 기판의 상기 웨이퍼의 인덴테이션에 의해 실행되는 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  4. 제1항에 있어서,
    상기 조사 이전에, 상기 기판(1)의 취화 처리가 상기 제1 층(2)에서 또는 상기 제2 층(4)에서, 상기 임베디드 층(3)과의 그것의 인터페이스(I) 근방에서, 또는 임베디드 층 자체에서 이용되는 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  5. 제4항에 있어서,
    상기 취화 처리는 다음의 기술들: 열처리들과 결합되거나 결합되지 않은 원자종들의 주입, 다공화, 재료가 상기 층(2, 4)의 나머지의 메쉬 파라미터와는 다른 메쉬 파라미터를 가지는 중간층의 생성으로부터 선택되는 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  6. 제1항에 있어서,
    상기 임베디드 층(3)은 연속 솔루션이 없는 연속층인 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  7. 제1항에 있어서,
    상기 임베디드 층(3)은 불연속층이고, 즉 이산 영역들(31)의 집합에 의해 구성되는 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  8. 제1항에 있어서,
    상기 임베디드 층(3)이 실리콘으로 만들어지는 도핑층인 기판(1)이 이용되는 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  9. 제1항에 있어서,
    상기 제2 층(4)의 두께는 상기 제1 층(2)의 두께보다 얇고, 이들의 두께비는 1/2과 1/100 사이에 있는 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  10. 제1항에 있어서,
    상기 광속(IR)은 10.6 마이크로미터 정도의 파장을 가지는 적외선의 레이저 조사인 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  11. 제9항에 있어서,
    원통형 또는 테이퍼형의 적어도 하나의 조사 형태로 실현하는 플럭스(IR)가 이용되는 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  12. 제9항에 있어서,
    층상 조사 형태로 실현하는, 상기 제1 층(2)의 상기 표면을 따라 점진적으로 이동하는 플럭스(IR)가 이용되는 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  13. 제1항에 있어서,
    흡수성이 있는 것에 더하여, 상기 임베디드 층(3)은 다른 층들(2; 4)의 재료 또는 재료들의 열팽창 계수보다 큰 열팽창 계수를 가지는 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  14. 제1항에 있어서,
    상기 제1 및 제2 층들(2, 4) 중 적어도 하나는 실리콘으로 만들어지는 것을 특징으로 하는, 기판을 처리하기 위한 프로세스.
  15. 삭제
KR1020137005906A 2010-09-10 2011-09-20 결정된 파장의 광속을 이용하여 기판을 처리하기 위한 프로세스 및 대응하는 기판 KR101918166B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1057211A FR2964788B1 (fr) 2010-09-10 2010-09-10 Procédé de traitement d'un substrat au moyen d'un flux lumineux de longueur d'onde déterminée, et substrat correspondant
FR1057211 2010-09-10
PCT/EP2011/065259 WO2012031998A1 (en) 2010-09-10 2011-09-05 Process for treating a substrate using a luminous flux of determined wavelength, and corresponding substrate

Publications (2)

Publication Number Publication Date
KR20140019281A KR20140019281A (ko) 2014-02-14
KR101918166B1 true KR101918166B1 (ko) 2018-11-13

Family

ID=43920828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137005906A KR101918166B1 (ko) 2010-09-10 2011-09-20 결정된 파장의 광속을 이용하여 기판을 처리하기 위한 프로세스 및 대응하는 기판

Country Status (7)

Country Link
US (2) US9190314B2 (ko)
EP (1) EP2614519B1 (ko)
JP (1) JP5952281B2 (ko)
KR (1) KR101918166B1 (ko)
CN (1) CN103201825A (ko)
FR (1) FR2964788B1 (ko)
WO (1) WO2012031998A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2964788B1 (fr) 2010-09-10 2015-05-15 Soitec Silicon On Insulator Procédé de traitement d'un substrat au moyen d'un flux lumineux de longueur d'onde déterminée, et substrat correspondant
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234356A (en) 1979-06-01 1980-11-18 Bell Telephone Laboratories, Incorporated Dual wavelength optical annealing of materials
US4456490A (en) 1983-03-09 1984-06-26 Westinghouse Electric Corp. Laser annealing of MIS devices by back surface laser treatment
WO2010052408A1 (fr) 2008-11-04 2010-05-14 S.O.I.Tec Silicon On Insulator Technologies Procede et dispositif de chauffage d'une couche d'une plaque par amorcage et flux lumineux.

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR757986A (fr) 1932-07-04 1934-01-05 Thomson Houston Comp Francaise Perfectionnements aux tubes électroniques et à leurs circuits
JP2008135436A (ja) * 2006-11-27 2008-06-12 Seiko Epson Corp 剥離方法、半導体デバイス及び電子機器
JP5286684B2 (ja) * 2007-03-28 2013-09-11 セイコーエプソン株式会社 薄膜層の剥離方法、薄膜デバイスの転写方法
FR2921752B1 (fr) * 2007-10-01 2009-11-13 Aplinov Procede de chauffage d'une plaque par un flux lumineux.
FR2964788B1 (fr) 2010-09-10 2015-05-15 Soitec Silicon On Insulator Procédé de traitement d'un substrat au moyen d'un flux lumineux de longueur d'onde déterminée, et substrat correspondant

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234356A (en) 1979-06-01 1980-11-18 Bell Telephone Laboratories, Incorporated Dual wavelength optical annealing of materials
US4456490A (en) 1983-03-09 1984-06-26 Westinghouse Electric Corp. Laser annealing of MIS devices by back surface laser treatment
WO2010052408A1 (fr) 2008-11-04 2010-05-14 S.O.I.Tec Silicon On Insulator Technologies Procede et dispositif de chauffage d'une couche d'une plaque par amorcage et flux lumineux.

Also Published As

Publication number Publication date
KR20140019281A (ko) 2014-02-14
WO2012031998A1 (en) 2012-03-15
CN103201825A (zh) 2013-07-10
US20160056247A1 (en) 2016-02-25
JP5952281B2 (ja) 2016-07-13
JP2013541197A (ja) 2013-11-07
FR2964788B1 (fr) 2015-05-15
FR2964788A1 (fr) 2012-03-16
EP2614519A1 (en) 2013-07-17
US20130154065A1 (en) 2013-06-20
US9564496B2 (en) 2017-02-07
EP2614519B1 (en) 2015-07-01
US9190314B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
JP2013033953A (ja) 半導体層の欠陥を修復する方法
JP2006351659A (ja) 半導体装置の製造方法
JP2008530801A (ja) 背面照射型撮像デバイスおよびその製造方法
JP5455598B2 (ja) 半導体素子の製造方法
US6869865B2 (en) Method of manufacturing semiconductor device
KR20130083429A (ko) 주입 및 조사에 의해 기판을 제조하는 방법
JP5299950B2 (ja) 半導体製造方法
KR101918166B1 (ko) 결정된 파장의 광속을 이용하여 기판을 처리하기 위한 프로세스 및 대응하는 기판
JP2019523986A (ja) 深い接合の電子装置及びその製造方法
JP5518717B2 (ja) 光束によるウェハの加熱方法
KR102007315B1 (ko) 층을 전사하기 위한 프로세스
JP5650653B2 (ja) 有向性の剥離を利用する、半導体・オン・インシュレータ構造を生産するための方法および装置
US8258043B2 (en) Manufacturing method of thin film semiconductor substrate
JP5555245B2 (ja) プライミングおよび光束によって板状体の層を加熱するための方法および装置
JP2012507870A5 (ko)
CN108321082A (zh) 半导体装置的制造方法
JP2013541197A5 (ko)
JP6757953B2 (ja) 表面加工方法、構造体の製造方法
JPS58135630A (ja) 半導体層のアニ−ル方法
JPS60182132A (ja) 半導体装置の製造方法
JP2009032859A (ja) ビーム照射装置、及び、ビーム照射方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant