JP2013541197A - 特定波長の光束を用いて基板を処理する方法および対応する基板 - Google Patents
特定波長の光束を用いて基板を処理する方法および対応する基板 Download PDFInfo
- Publication number
- JP2013541197A JP2013541197A JP2013527562A JP2013527562A JP2013541197A JP 2013541197 A JP2013541197 A JP 2013541197A JP 2013527562 A JP2013527562 A JP 2013527562A JP 2013527562 A JP2013527562 A JP 2013527562A JP 2013541197 A JP2013541197 A JP 2013541197A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- buried
- buried layer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000010521 absorption reaction Methods 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 230000004907 flux Effects 0.000 claims description 16
- 230000005855 radiation Effects 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000007847 structural defect Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 230000031700 light absorption Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000000407 epitaxy Methods 0.000 description 8
- 230000002745 absorbent Effects 0.000 description 7
- 239000002250 absorbent Substances 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910008310 Si—Ge Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- ONRPGGOGHKMHDT-UHFFFAOYSA-N benzene-1,2-diol;ethane-1,2-diamine Chemical compound NCCN.OC1=CC=CC=C1O ONRPGGOGHKMHDT-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Laser Beam Processing (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
− 前記光束は、前記第1層の表面のいくつかの場所に適用され、埋込層の領域を加熱し、熱前線の伝搬によって、前記埋込層の加熱領域と対向して、この第1層の中に、熱ピラーを形成する加熱区域を発生させ、当該熱ピラーは、埋込層を介して第2層内部に拘束を膨張および発生させる。
− 照射を用いて、第2層において、前記埋込層との界面近傍において初期破断を開始するのに充分な拘束を生成し、最少の発生する構造的欠陥がこの領域を脆くする。
− 前記照射の前に、前記基板を、そのウェーハを化学的および/または機械的処理にかけて、初期破断を生成させる。
− 前記処理は、実質的に第2層と前記埋込層との界面のレベルにおける、基板のウェーハの切れ込み(indentation)によって実施される。
− 前記照射の前に、前記基板の脆化処理を、前記埋込層との界面近傍における第1層または第2層中で、あるいは埋込層自身の中で実施することができる。
− 前記脆化処理は、以下の技術から選択することができる:熱処理と組み合わせられるか、または伴わない原子種の注入、ポロシフィケーション(porosification)、中間層(その材料が、前記層の残部のメッシュパラメータとは異なるメッシュパラメータを有する)の形成。
− 前記埋込層は、連続性解決法(continuity solution)の存在しない連続層である。
− 前記埋込層は、不連続層である、すなわち、別個の領域の集合体から形成される。
− その吸収性埋込層がドープ層である基板が用いられ、ドープされた層はたとえばシリコンで形成される。
− 前記第2層の厚さは、好ましくは前記第1層の厚さより小さく、それらの厚さの比は1/2〜1/100である。
− 前記光束は、レーザー放射、たとえば、好ましくは10.6マイクロメートルのオーダーの波長を有する赤外である。
− 柱状またはテーパー状の形態の少なくとも1つの放射を有する形態に具体化される束を用いる。
− 前記第1層の表面に沿って前進的に移動し、薄板状の放射の形態を具体化する束を用いる。
− 吸収性であることに加えて、前記埋込層が、他の層の材料または複数の材料よりも大きな熱膨張係数を有することも可能である。
− 前記第1層および第2層の少なくとも一方はシリコンである。
eA×2.5×10−6×1000=(4/1000)×50、
すなわち、eA=80μm
CVD型のエピタキシー技術を用いて、約200マイクロメートルの厚さを有し、n型に低濃度(1015原子/cm3)ドープされたシリコン基板上に、1020原子/cm3のホウ素濃度においてホウ素原子を大量にドープされた厚さ2.5マイクロメートルのシリコンの層を形成する。
CVD型のエピタキシー技術により、厚さ約200マイクロメートルのSiの基板上に、1020原子/cm3の濃度においてホウ素により高濃度でp型にドープされたSiの2.5マイクロメートルの層を形成する。
この場合において、第1層を、厚さ約20マイクロメートルの「真性」(すなわち、ドープされていない)Siで作成する。その上に、真性ゲルマニウム(非ドープ)の10マイクロメートルの吸収性層、および50マイクロメートルのSiGe(0.8/0.2)の層(第2層)を連続して形成する。光束は、1.08マイクロメートルに等しい波長のレーザーにより発生させる。
ここで、第1層は、(その表面に回路を含むプレートの接着および減厚により)回路が転写された、厚さ500マイクロメートルのシリコン基板である。厚さ20マイクロメートルの回路層は、第2層を構成する。回路の表面に酸化物の平坦化された層を形成し、この転写段階を可能にしていた。同様に第1層も酸化されていた。組み立ておよび減厚の後に、酸化物の1つまたは複数の層は、吸収性層を形成する。
Claims (15)
- 特定波長の光束(IR)によって基板(1)を処理する方法であって、この基板(1)は、吸収性、すなわち温度と独立的に前記光束を吸収する埋込層(3)を含み、この埋込層は、第1層(2)、前記処理層と、第2層(4)との間に挿入されており、第1半導体性層(2)は、室温において低く、かつこの温度が上昇するにつれて増大する、光束の吸収係数を有し、少なくとも1つのパルスの前記光束(IR)により、前記埋込層(3)の方向において、前記第1層(2)を照射することに従う方法であり、
− 前記光束(IR)は、前記第1層(2)の表面のいくつかの場所に適用され、前記埋込層(3)の区域を加熱し、前記埋込層(3)の加熱された区域と反対側への熱前線の伝播により、第1層(2)中に熱ピラー(P)を形成する加熱区域を発生させ、前記埋込層(2)を介して、前記第2層(4)内部に拘束を膨張および発生させることを特徴とし、および、
− 照射を実施して、第2層(4)の前記埋込層(3)との界面(I)の近傍において、第2層(4)中に初期破断を開始されるのに充分な拘束を生成させ、少なくとも構造欠陥の生成がこの領域を脆くすることを特徴とする
方法。 - 前記照射の前に、前記基板(1)をそのウェーハの化学的および/または機械的処理にかけて、初期破断を発生させることを特徴とする請求項1に記載の方法。
- 前記処理が、実質的に前記第2層の前記埋込層(3)との界面(I)のレベルにおける、前記基板のウェーハの切り込みによって実施されることを特徴とする請求項1に記載の方法。
- 前記照射の前に、前記基板(1)の脆化処理を、前記第1層(2)内または前記第2層(4)内、前記埋込層(3)との界面(I)の近傍において、または前記埋込層自身の中で用いることを特徴とする請求項1または2に記載の方法。
- 前記脆化処理は、以下の技術:
熱処理と組み合わせられるか、または組み合わせられない原子種の注入、
その材料が前記層(2,4)の残部のメッシュパラメータとは異なるメッシュパラメータを有する材料である中間層の形成
から選択されることを特徴とする請求項3に記載の方法。 - 前記埋込層(3)は連続層であり、連続性解決法を伴わないことを特徴とする請求項1から4のいずれかに記載の方法。
- 前記埋込層(3)は、不連続層である、すなわち、別個の領域(31)の集合によって構成されていることを特徴とする請求項1から4のいずれかに記載の方法。
- 前記基板(1)は、その吸収性埋込層(3)が,たとえばシリコンで作成されるドープされた層であることを特徴とする請求項1から7のいずれかに記載の方法。
- 前記第2層(4)の厚さは、前記第1層(2)の厚さより小さく、それらの厚さの比が1/2と1/100との間であることを特徴とする請求項1から8のいずれかに記載の方法。
- 前記光束(IR)が、たとえば赤外であり、好ましくは10.6マイクロメートルのオーダーの波長を有する、レーザー放射であることを特徴とする請求項1から9のいずれかに記載の方法。
- 光束(IR)を用いて、円柱状またはテーパー状形態の少なくとも1つの放射の形態を具体化することを特徴とする請求項9に記載の方法。
- 前記第1層(2)の表面に沿って前進的に移動する光束(IR)を用いて、薄板状の放射の形態を具体化することを特徴とする請求項9に記載の方法。
- 前記埋込層が、吸収性であることに加えて、他の層(2,4)の材料または複数の材料よりも大きな熱膨張係数を有することを特徴とする請求項1から12のいずれかに記載の方法。
- 前記第1層(2)および前記第2層(4)の少なくとも一方は、シリコンで作成されることを特徴とする請求項1から13のいずれかに記載の方法。
- 埋込層(3)を含む基板(1)であって、前記埋込層(3)は、吸収性、すなわち温度と独立的に前記光束を吸収し、第1層(2)と第2層(4)との間に挿入されており、前記第1層(2)は、室温において低く、かつこの温度が上昇するにつれて増大する、光束の吸収係数を有し、前記第2層(4)の厚さは、前記第1層(2)の厚さより小さく、それらの厚さの比が1/2と1/100との間であることを特徴とする基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1057211A FR2964788B1 (fr) | 2010-09-10 | 2010-09-10 | Procédé de traitement d'un substrat au moyen d'un flux lumineux de longueur d'onde déterminée, et substrat correspondant |
PCT/EP2011/065259 WO2012031998A1 (en) | 2010-09-10 | 2011-09-05 | Process for treating a substrate using a luminous flux of determined wavelength, and corresponding substrate |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013541197A true JP2013541197A (ja) | 2013-11-07 |
JP2013541197A5 JP2013541197A5 (ja) | 2016-01-07 |
JP5952281B2 JP5952281B2 (ja) | 2016-07-13 |
Family
ID=43920828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013527562A Expired - Fee Related JP5952281B2 (ja) | 2010-09-10 | 2011-09-20 | 特定波長の光束を用いて基板を処理する方法および対応する基板 |
Country Status (7)
Country | Link |
---|---|
US (2) | US9190314B2 (ja) |
EP (1) | EP2614519B1 (ja) |
JP (1) | JP5952281B2 (ja) |
KR (1) | KR101918166B1 (ja) |
CN (1) | CN103201825A (ja) |
FR (1) | FR2964788B1 (ja) |
WO (1) | WO2012031998A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2964788B1 (fr) | 2010-09-10 | 2015-05-15 | Soitec Silicon On Insulator | Procédé de traitement d'un substrat au moyen d'un flux lumineux de longueur d'onde déterminée, et substrat correspondant |
FR2978600B1 (fr) | 2011-07-25 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de fabrication de couche de materiau semi-conducteur |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4456490A (en) * | 1983-03-09 | 1984-06-26 | Westinghouse Electric Corp. | Laser annealing of MIS devices by back surface laser treatment |
JP2008135436A (ja) * | 2006-11-27 | 2008-06-12 | Seiko Epson Corp | 剥離方法、半導体デバイス及び電子機器 |
JP2008244188A (ja) * | 2007-03-28 | 2008-10-09 | Seiko Epson Corp | 薄膜層の剥離方法、薄膜デバイスの転写方法 |
WO2010052408A1 (fr) * | 2008-11-04 | 2010-05-14 | S.O.I.Tec Silicon On Insulator Technologies | Procede et dispositif de chauffage d'une couche d'une plaque par amorcage et flux lumineux. |
JP2010541273A (ja) * | 2007-10-01 | 2010-12-24 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 光束によるウェハの加熱方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR757986A (fr) | 1932-07-04 | 1934-01-05 | Thomson Houston Comp Francaise | Perfectionnements aux tubes électroniques et à leurs circuits |
US4234356A (en) | 1979-06-01 | 1980-11-18 | Bell Telephone Laboratories, Incorporated | Dual wavelength optical annealing of materials |
FR2964788B1 (fr) | 2010-09-10 | 2015-05-15 | Soitec Silicon On Insulator | Procédé de traitement d'un substrat au moyen d'un flux lumineux de longueur d'onde déterminée, et substrat correspondant |
-
2010
- 2010-09-10 FR FR1057211A patent/FR2964788B1/fr not_active Expired - Fee Related
-
2011
- 2011-09-05 EP EP11751609.6A patent/EP2614519B1/en not_active Not-in-force
- 2011-09-05 WO PCT/EP2011/065259 patent/WO2012031998A1/en active Application Filing
- 2011-09-05 CN CN2011800433924A patent/CN103201825A/zh active Pending
- 2011-09-05 US US13/818,235 patent/US9190314B2/en not_active Expired - Fee Related
- 2011-09-20 JP JP2013527562A patent/JP5952281B2/ja not_active Expired - Fee Related
- 2011-09-20 KR KR1020137005906A patent/KR101918166B1/ko active IP Right Grant
-
2015
- 2015-11-04 US US14/932,349 patent/US9564496B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4456490A (en) * | 1983-03-09 | 1984-06-26 | Westinghouse Electric Corp. | Laser annealing of MIS devices by back surface laser treatment |
JP2008135436A (ja) * | 2006-11-27 | 2008-06-12 | Seiko Epson Corp | 剥離方法、半導体デバイス及び電子機器 |
JP2008244188A (ja) * | 2007-03-28 | 2008-10-09 | Seiko Epson Corp | 薄膜層の剥離方法、薄膜デバイスの転写方法 |
JP2010541273A (ja) * | 2007-10-01 | 2010-12-24 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 光束によるウェハの加熱方法 |
WO2010052408A1 (fr) * | 2008-11-04 | 2010-05-14 | S.O.I.Tec Silicon On Insulator Technologies | Procede et dispositif de chauffage d'une couche d'une plaque par amorcage et flux lumineux. |
JP2012507878A (ja) * | 2008-11-04 | 2012-03-29 | ソイテック | プライミングおよび光束によって板状体の層を加熱するための方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
US20160056247A1 (en) | 2016-02-25 |
KR101918166B1 (ko) | 2018-11-13 |
FR2964788B1 (fr) | 2015-05-15 |
WO2012031998A1 (en) | 2012-03-15 |
US20130154065A1 (en) | 2013-06-20 |
JP5952281B2 (ja) | 2016-07-13 |
US9564496B2 (en) | 2017-02-07 |
KR20140019281A (ko) | 2014-02-14 |
CN103201825A (zh) | 2013-07-10 |
US9190314B2 (en) | 2015-11-17 |
EP2614519B1 (en) | 2015-07-01 |
FR2964788A1 (fr) | 2012-03-16 |
EP2614519A1 (en) | 2013-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4117020B2 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
JP2006351659A (ja) | 半導体装置の製造方法 | |
TW201312633A (zh) | 用於防治半導體層中的缺陷之方法 | |
JP2010171057A (ja) | 半導体装置およびその製造方法 | |
US6869865B2 (en) | Method of manufacturing semiconductor device | |
JP5299950B2 (ja) | 半導体製造方法 | |
JP5952281B2 (ja) | 特定波長の光束を用いて基板を処理する方法および対応する基板 | |
JP2001338894A (ja) | 固体試料のアニール方法および半導体不純物ドーピング層形成方法 | |
JP5518717B2 (ja) | 光束によるウェハの加熱方法 | |
JP6138931B2 (ja) | 層を転写するためのプロセス | |
Sahoo et al. | Swift heavy ion beam induced recrystallization of amorphous Si layers | |
JP5555245B2 (ja) | プライミングおよび光束によって板状体の層を加熱するための方法および装置 | |
JP2013541197A5 (ja) | ||
JP2006041430A (ja) | 半導体基板の製造方法 | |
JP6757953B2 (ja) | 表面加工方法、構造体の製造方法 | |
JP2008034843A (ja) | 基板の表面のナノ構造化のための方法 | |
JP2015220320A (ja) | 半導体基板の製造方法 | |
JPWO2018034237A1 (ja) | レーザー加工方法、加工物の製造方法、及びレーザー加工装置 | |
JP2005203441A (ja) | 半導体デバイスおよびその製造方法 | |
CN110578168A (zh) | 吸除层的形成方法及硅晶圆 | |
Obolenskii | Comparison between the Ion-Beam and the Laser Long-Range Gettering of GaAs MESFETs | |
Özel et al. | Nanosecond Pulsed Laser Processing of Ion Implanted Single Crystal Silicon Carbide Thin Layers | |
JPH0479215A (ja) | 半導体装置の製造方法 | |
Yan et al. | Molecular dynamic simulation of non-melt laser annealing process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150825 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20151111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5952281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |