KR101897526B1 - 구리 배선 인터페이스 회로 - Google Patents

Abstract

구리 배선 인터페이스 회로가 제공되며, 전류 출력 증폭기(10)가 포트 임피던스 컴포넌트(11)와 송신단에 연결되고, 전류 출력 증폭기(10)가 송신될 신호를 증폭하도록 구성되어 있으며; 포트 임피던스 컴포넌트(11)는 하이패스 필터(12)에 연결되고, 하이패스 필터(12)에 의해 수행되는 임피던스 변환을 거친 후, 포트 임피던스 컴포넌트(11)의 임피던스는 케이블과 부하의 등가 임피던스와의 임피던스 정합을 수행하기 위해 이용되며; 하이패스 필터(12)는 포트 임피던스 컴포넌트(11)와 케이블에 연결되고, 하이패스 필터(12)는 송신될 신호 또는 수신된 신호를 필터링하고 포트 임피던스 컴포넌트(11)에 대해 임피던스 변환을 수행하도록 구성되어 있고; 에코 제거 모듈(13)은 포트 임피던스 컴포넌트(11)와 수신단에 연결된다.

Description

구리 배선 인터페이스 회로{COPPER WIRE INTERFACE CIRCUIT}

본 발명은 통신 기술에 관한 것으로, 특히 구리 배선 인터페이스 회로에 관한 것이다.

통신 기술의 발전과 함께, 기가비트 구리 배선(G.Fast)가 구리 배선 액세스의 속도를 기가비트 시대로 이끌고 있다. G.fast는 단거리 트위스트 페어(twisted-pairs)를 통한 초고율(ultra-high-rate) 대역폭 송신을 위한 액세스 기술이다. G.fast의 고주파수 대역의 초기 단계는 106 MHz를 이용하며 이는 212 MHz로 확장될 수 있고, G.fast는 더 높은 주파수로 더 넓은 대역폭을 얻을 수 있다. 그러나 더 높은 신호 주파수는 더 짧은 송신 거리와 더 높은 비용 및 전력 소모를 나타낸다. 업링크 및 다운링크 속도 분배에 관하여, VDSL2의 분배 방식과 유사한 FDD 주파수 분배 방식은 G.fast에서 이용되지 않으며, 그 대신에 TDD 시간 분배 멀티플렉싱 방식이 이용되고, 상이한 타임 윈도우가 이용되어 업링크 및 다운링크 트래픽에 지정된다.

G.fast 기술에서 이용되는 신호 주파수는 종래의 DSL 기술과 비교할 때 고주파수까지 크게 확장되지만, 동시에 케이블 묶음의 서로 다른 포트들 간의 혼선이 종래의 DSL 기술보다 훨씬 심각하다. 케이블에 연결된 사용자 포트의 종단 임피던스(terminating impedance)가 정합(matching)되는지 여부는 또 다른 배선 페어 간의 상호 혼선에 영향을 줄 뿐만 아니라, 케이블 내의 또 다른 배선 페어의 두 말단의 송신 특성에도 영향을 준다. 임피던스 정합의 정의로부터 알 수 있듯이, 임피던스 정합(impedence matching)이란 부하 임피던스(load impedance), 케이블 특성 임피던스(cable characteristic impedence), 그리고 신호 송신 프로세스에서의 신호원의 임피던스 간의 특정한 협력 관계를 지칭하는 것이다. 따라서 포트가 송신, 수신, 활성, 또는 비활성 상태인지 여부에 상관 없이 포트 임피던스는 기본적으로 변하지 않도록 유지할 필요가 있다.

종래 기술에서 사용자 포트는 G.fast 기술을 이용해 인터페이스 회로를 통하여 케이블에 연결되었고; 인터페이스 회로의 전력 소모를 줄이기 위해, 케이블을 이용하여 송신된 신호가 수신되거나 포트가 비활성화 상태일 때, 인터페이스 회로의 송신 관련 장치는 TDD 시간 분배 멀티플렉싱이 G.fast 기술에 이용되는 특성에 따라 작업을 중단하였으며; 마찬가지로, 케이블을 이용해 케이블에게로 신호가 송신될 때, 인터페이스 회로의 수신 관련 장치는 작업을 중단하였다. 그러나 종래 기술의 G.fast 인터페이스 회로의 설계상 결함으로 인해, 이 기술의 인터페이스 회로에서의 장치가 작업 상태나 작업이 중단된 상태 등의 서로 다른 상태에 있을 때, 장치의 임피던스 특성이 변화하고, 그 결과 사용자 포트의 종단 임피던스가 정합되지 못함으로써, 배선 페어 간의 상호 혼선에서의 변화와 배선 페어의 두 말단의 송신 특성에서의 변화를 야기한다. 결과적으로, 케이블의 송신 안정성이 감소된다.

본 발명의 실시예는, 배선 페어의 두 말단의 송신 특성이 변화하는 것을 방지하고 케이블의 송신 안정성을 향상시킬 수 있는 구리 배선 인터페이스 회로를 제공한다.

본 발명의 제1 양상은, 상기 구리 배선 인터페이스 회로는 전류 출력 증폭기, 포트 임피던스 컴포넌트, 하이패스(high-pass) 필터, 및 에코 제거 모듈을 포함하는 구리 배선 인터페이스 회로를 제공하며,
전류 출력 증폭기의 일단은 포트 임피던스 컴포넌트에 연결되고, 상기 전류 출력 증폭기의 타단은 송신단에 연결되고, 상기 전류 출력 증폭기는 송신될 신호를 증폭하도록 구성되어 있으며, 상기 전류 출력 증폭기의 출력은 고임피던스 특성(high impedence characteristic)을 가지고,

상기 포트 임피던스 컴포넌트는 하이패스 필터에 더 연결되며, 상기 하이패스 필터에 의해 수행되는 임피던스 변환을 거친 후, 상기 포트 임피던스 컴포넌트의 임피던스는 케이블과 부하의 등가 임피던스와의 임피던스 정합을 수행하기 위해 이용되고,

상기 하이패스 필터의 일단은 상기 포트 임피던스 컴포넌트에 연결되고, 상기 하이패스 필터의 타단은 상기 케이블에 연결되며, 상기 하이패스 필터는 상기 송신될 신호 또는 수신된 신호를 필터링하고 상기 포트 임피던스 컴포넌트에 대해 임피던스 변환을 수행하도록 구성되어 있고,

에코 제거 모듈의 일단은 상기 포트 임피던스 컴포넌트에 연결되고, 상기 에코 제거 모듈의 타단은 수신단에 연결되며, 상기 에코 제거 모듈은 상기 수신된 신호에 대해 샘플링 처리를 수행하도록 구성되어 있고, 상기 송신될 신호에 대해 제거 처리를 수행하도록 더 구성되어 있다.

제1 양상을 참조한 제1 실현 가능 방식에서, 상기 포트 임피던스 컴포넌트는 제1 임피더, 제2 임피더, 및 제3 임피더를 포함하며,

삭제

상기 제1 임피더의 일단은 상기 제2 임피더의 일단에 연결되고, 상기 제1 임피더의 타단은 상기 제3 임피더의 일단에 연결되며,

상기 제2 임피더의 일단은 상기 전류 출력 증폭기에 연결되고, 상기 제2 임피더의 타단은 상기 하이패스 필터의 하나의 입력 핀에 연결되고,

상기 제3 임피더의 일단은 상기 전류 출력 증폭기에 더 연결되고, 상기 제3 임피더의 타단은 상기 하이패스 필터의 다른 입력 핀에 더 연결되며,

상기 제1 임피더의 값은 상기 제2 임피더의 값보다 훨씬 크고, 상기 제1 임피더의 값은 상기 제3 임피더의 값보다 훨씬 크며, 상기 제2 임피더의 값은 상기 제3 임피더의 값과 동일하고,

상기 에코 제거 모듈은 제4 임피더, 제5 임피더, 제6 임피더, 및 제7 임피더를 포함하며,

상기 제4 임피더의 일단은 상기 제5 임피더의 일단에 연결되고, 상기 제4 임피더의 타단은 상기 제2 임피더의 일단에 연결되고, 상기 제4 임피더의 일단은 수신단에 더 연결되며,

상기 제5 임피더의 일단은 상기 수신단에 더 연결되고, 상기 제5 임피더의 타단은 상기 제3 임피더의 타단에 연결되며,

상기 제6 임피더의 일단은 상기 제7 임피더의 일단에 연결되고, 상기 제6 임피더의 타단은 상기 제3 임피더의 일단에 연결되며, 상기 제6 임피더의 일단은 수신단에 더 연결되고,

상기 제7 임피더의 일단은 상기 수신단에 더 연결되고, 상기 제7 임피더의 타단은 상기 제2 임피더의 타단에 연결되며,

상기 제4 임피더의 값은 상기 제6 임피더의 값과 동일하고, 상기 제5 임피더의 값은 상기 제7 임피더의 값과 동일하며, 상기 제4 임피더의 값은 상기 제1 임피더의 값보다 훨씬 크고, 상기 제4 임피더의 값은 상기 제2 임피더의 값보다 훨씬 크며, 상기 제4 임피더의 값은 상기 제3 임피더의 값보다 훨씬 크고, 상기 제5 임피더의 값은 상기 제1 임피더의 값보다 훨씬 크며, 상기 제5 임피더의 값은 상기 제2 임피더의 값보다 훨씬 크고, 상기 제5 임피더의 값은 상기 제3 임피더의 값보다 훨씬 크다.

제1 양상의 제1 실현 가능 방식을 참조한 제2 실현 가능 방식에서, 상기 제1 임피더는 제1 서브 임피더 및 제2 서브 임피더를 포함하고,

상기 제1 서브 임피더는 상기 제2 서브 임피더에 직렬로 연결되고, 참조 전력 공급원이 상기 제1 서브 임피더와 상기 제2 서브 임피더 사이에 연결되어 있으며,

상기 제1 서브 임피더의 값은 상기 제2 서브 임피더의 값과 동일하다.

제1 양상을 참조한 제3 실현 가능 방식에서, 상기 포트 임피던스 컴포넌트는 제8 임피더 및 제9 임피더를 포함하고,

상기 제8 임피더의 일단은 상기 전류 출력 증폭기에 연결되며, 상기 제8 임피더의 일단은 상기 하이패스 필터의 하나의 입력 핀에 더 연결되고, 상기 제8 임피더의 타단은 상기 전류 출력 증폭기에 연결되며, 상기 제8 임피더의 일단은 상기 하이패스 필터의 다른 입력 핀에 더 연결되고,

상기 제9 임피더는 상기 하이패스 필터 내의 변환기의 2차(secondary) 측의 두 개의 중앙 탭 사이에 연결되어 있으며,

상기 제8 임피더의 값은 상기 제9 임피더의 값보다 훨씬 크고,

상기 에코 제거 모듈은 제10 임피더, 제11 임피더, 제12 임피더, 및 제13 임피더를 포함하며,

상기 제10 임피더의 일단은 상기 제11 임피더의 일단에 연결되고, 상기 제10 임피더의 타단은 상기 하이패스 필터의 하나의 입력 핀에 연결되고, 상기 제10 임피더의 일단은 수신단에 더 연결되며,

상기 제11 임피더의 일단은 상기 수신단에 더 연결되고, 상기 제11 임피더의 타단은 상기 제9 임피더의 일단에 연결되며,

상기 제12 임피더의 일단은 상기 제13 임피더의 일단에 연결되고, 상기 제12 임피더의 타단은 상기 하이패스 필터의 다른 입력 핀에 연결되고, 상기 제12 임피더의 일단은 수신단에 더 연결되고,

상기 13 임피더의 일단은 상기 수신단에 더 연결되고, 상기 제13 임피더의 타단은 상기 제9 임피더의 타단에 연결되며,

상기 제10 임피더의 값은 상기 제12 임피더의 값과 동일하고, 상기 제11 임피더의 값은 상기 제13 임피더의 값과 동일하며, 상기 제10 임피더의 값은 상기 제8 임피더의 값보다 훨씬 크고, 상기 제10 임피더의 값은 상기 제9 임피더의 값보다 훨씬 크고, 상기 제11 임피더의 값은 상기 제8 임피더의 값보다 훨씬 크고, 상기 제11 임피더의 값은 상기 제9 임피더의 값보다 훨씬 크다.

제1 양상의 제3 실현 가능 방식을 참조한 제4 실현 가능 방식에서, 상기 제8 임피더는 제3 서브 임피더 및 제4 서브 임피더를 포함하고,

상기 제3 서브 임피더는 상기 제4 서브 임피더에 직렬로 연결되고, 참조 전력 공급원이 상기 제3 서브 임피더와 상기 제4 서브 임피더 사이에 연결되어 있으며,

상기 제3 서브 임피더의 값은 상기 제4 서브 임피더의 값과 동일하다.

제1 양상의 제3 실현 가능 방식 또는 제4 실현 가능 방식을 참조한 제5 실현 가능 방식에서, 상기 제9 임피더는 제5 서브 임피더 및 제6 서브 임피더를 포함하고,

상기 제5 서브 임피더는 상기 제6 서브 임피더에 직렬로 연결되고, 참조 전력 공급원이 상기 제5 서브 임피더와 상기 제6 서브 임피더의 사이에 연결되어 있으며,

상기 제5 서브 임피더의 값은 상기 제6 서브 임피더의 값과 동일하다.

제1 양상을 참조한 제6 실현 가능 방식에서, 상기 포트 임피던스 컴포넌트는 제14 임피더, 제15 임피더, 및 제16 임피더를 포함하며,

상기 제14 임피더의 일단은 상기 하이패스 필터의 하나의 입력 핀에 연결되고, 상기 제14 임피더의 일단은 상기 제15 임피더의 일단에 더 연결되며, 상기 제14 임피더의 타단은 상기 하이패스 필터의 다른 입력 핀에 연결되고, 상기 제14 임피더의 타단은 상기 제16 임피더의 일단에 더 연결되며,

상기 제15 임피더의 타단은 상기 전류 출력 증폭기에 연결되고,

상기 제16 임피더의 타단은 상기 전류 출력 증폭기에 연결되며,

상기 제14 임피더의 값은 상기 제15 임피더의 값보다 훨씬 크고, 상기 제14 임피더의 값은 상기 제16 임피더의 값보다 훨씬 크고, 상기 제15 임피더의 값은 상기 제16 임피더의 값과 동일하고,

상기 에코 제거 모듈은 제17 임피더, 제18 임피더, 제19 임피더, 및 제20 임피더를 포함하며,

상기 제17 임피더의 일단은 상기 제18 임피더의 일단에 연결되고, 상기 제17 임피더의 타단은 상기 제15 임피더의 타단에 연결되고, 상기 제17 임피더의 일단은 수신단에 더 연결되며,

상기 제18 임피더의 타단은 상기 제16 임피더의 일단에 연결되고, 상기 제18 임피더의 일단은 상기 수신단에 더 연결되며,

상기 제19 임피더의 일단은 상기 제20 임피더의 일단에 연결되고, 상기 제19 임피더의 타단은 상기 제16 임피더의 타단에 연결되고, 상기 제19 임피더의 일단은 상기 수신단에 더 연결되고,

상기 제20 임피더의 타단은 제15 임피더의 일단에 연결되고, 제20 임피더의 일단은 상기 수신단에 더 연결되며,

상기 제17 임피더의 값은 상기 제19 임피더의 값과 동일하고, 상기 제18 임피더의 값은 상기 제20 임피더의 값과 동일하며, 상기 제17 임피더의 값은 상기 제14 임피더의 값보다 훨씬 크고, 상기 제17 임피더의 값은 상기 제15 임피더의 값보다 훨씬 크고, 상기 제17 임피더의 값은 상기 제16 임피더의 값보다 훨씬 크며, 상기 제18 임피더의 값은 상기 제14 임피더의 값보다 훨씬 크고, 상기 제18 임피더의 값은 상기 제15 임피더의 값보다 훨씬 크고, 상기 제18 임피더의 값은 상기 제16 임피더의 값보다 훨씬 크다.

제1 양상의 제6 실현 가능 방식을 참조한 제7 실현 가능 방식에서, 상기 제14 임피더는 제7 서브 임피더 및 제8 서브 임피더를 포함하며,

상기 제7 서브 임피더는 상기 제8 서브 임피더에 직렬로 연결되고, 참조 전력 공급원은 상기 제7 서브 임피더와 상기 제8 서브 임피더 사이에 연결되어 있으며,

상기 제7 서브 임피더의 값은 상기 제8 서브 임피더의 값과 동일하다.

제1 양상, 또는 제1 양상의 상술한 실현 가능 방식들을 참조한 제8 실현 가능 방식에서, 상기 하이패스 필터는 변환기 및 DC 차단용 커패시터를 포함하며,

상기 변환기는 두 개의 입력 핀과 두 개의 출력 핀을 포함하고, 하나의 출력 핀은 상기 케이블과 부하의 등가 임피던스의 일단에 연결되며, 다른 출력 핀은 상기 케이블과 부하의 등가 임피던스의 타단에 연결되고;

(1)상기 DC 차단용 커패시터는 상기 변환기의 1차(primary) 측의 두 개의 탭 사이에 연결되어 있거나, 또는 (2)상기 DC 차단용 커패시터의 일단이 상기 변환기의 하나의 출력 핀에 연결되고, 상기 DC 차단용 커패시터의 타단이 상기 케이블과 부하의 등가 임피던스의 일단에 연결되거나, 또는 (3)상기 DC 차단용 커패시터가 제1 DC 차단용 서브 커패시터 및 제2 DC 차단용 서브 커패시터를 포함하며, 여기서 상기 제1 DC 차단용 서브 커패시터의 일단은 상기 변환기의 하나의 출력 핀에 연결되고, 상기 제1 DC 차단용 서브 커패시터의 타단은 상기 케이블과 부하의 등가 임피던스의 일단에 연결되며, 상기 제2 DC 차단용 서브 커패시터의 일단은 상기 변환기의 다른 출력 핀에 연결되고, 상기 제2 DC 차단용 서브 커패시터의 타단은 상기 케이블과 부하의 등가 임피던스의 타단에 연결된다.

제1 양상의 제8 실현 가능 방식을 참조한 제9 실현 가능 방식에서는,

상기 변환기의 2차 측의 두 개의 탭이 서로 연결되어 있거나; 또는

상기 변환기의 2차 측의 두 개의 탭이, 서로 연결되어 있으면서, 참조 전력 공급원에 연결되거나; 또는

상기 하이패스 필터가 캐패시터를 더 포함하며, 상기 캐패시터는 상기 변환기의 2차 측의 두 개의 탭 사이에 연결되어 있다.

제1 양상의 제3 실현 가능 방식 또는 제8 실현 가능 방식을 참조한 제10 실현 가능 방식에서, 상기 제9 임피더는 상기 변환기의 2차 측의 두 개의 중앙 탭 사이에 연결되어 있다.

실시예들에서 제공되는 구리 배선 인터페이스 회로에서는, 전류 출력 증폭기의 일단이 포트 임피던스 컴포넌트에 연결되고, 전류 출력 증폭기의 타단은 송신단에 연결되며; 전류 출력 증폭기는 송신될 신호를 증폭하도록 구성되고, 전류 출력 증폭기의 출력은 고임피던스 특성을 가지며; 포트 임피던스 컴포넌트는 하이패스 필터에 더 연결되고, 하이패스 필터에 의해 수행되는 임피던스 변환을 거친 후, 포트 임피던스 컴포넌트의 임피던스는 케이블과 부하의 등가 임피던스와의 임피던스 정합을 수행하기 위해 사용된다. 하이패스 필터의 일단은 포트 임피던스 컴포넌트에 연결되고, 하이패스 필터의 타단은 케이블에 연결되며, 하이패스 필터는 송신될 신호와 수신된 신호를 필터링하고 포트 임피던스 컴포넌트에 대해 임피던스 변환을 수행하도록 구성되어 있다. 에코 제거 모듈의 일단은 포트 임피던스에 연결되고, 에코 제거 모듈의 타단은 수신단에 연결되며, 에코 제거 모듈은 수신된 신호에 대해 샘플링 처리를 수행하고 송신될 신호에 대해서는 제거 처리를 수행하도록 구성되어 있다. 따라서, 전력 소모를 줄이기 위해 송신 도중에 수신 관련 컴포넌트가 꺼져 있을 때 또는 수신 도중에 송신 관련 컴포넌트가 꺼져 있을 때, 전류 출력 증폭기의 출력 임피던스의 출력 임피던스가 고임피던스이기 때문에, 포트 임피던스는 주로 포트 임피던스 컴포넌트와 하이패스 필터에 의해 결정된다. 전류 출력 증폭기가 이네이블되었을 때 전류 출력 증폭기가 꺼진 후에 출력 임피던스가 포트 임피던스 컴포넌트의 임피던스보다 훨씬 크기 때문에, 전류 출력 증폭기의 상태 변화는 기본적으로 포트 임피던스에 영향을 주지 않으며, 이에 따라 사용자 포트의 종단 임피던스 간의 특정한 정합 관계가 보장되고, 케이블 특성 임피던스와 신호원 내의 임피던스는 변화하지 않는다. 또한 배선 페어 간의 상호 혼선에서의 변화를 회피하고, 배선 페어의 두 말단의 송신 특성의 변화를 회피함으로써, 케이블 송신 안정성이 향상된다.

본 발명의 실시예에서의 해결책 또는 종래 기술에서의 해결책을 보다 명확하게 설명하기 위해, 이하에서는 실시예 또는 종래 기술을 설명하기 위해 필요한 첨부 도면을 간략하게 소개한다. 명확하게는, 이하 설명에서의 첨부 도면들은 본 발명의 일부 실시예를 보여주는 것이고, 통상의 기술자는 창조적 수고 없이 이 첨부 도면들로부터 다른 도면들도 도출할 수 있다.
도 1은 본 발명에 따른 실시예 1의 구리 배선 인터페이스 회로의 모식적 구조도이다.
도 2는 본 발명에 따른 실시예 2의 구리 배선 인터페이스 회로의 모식적 구조도이다.
도 3은 본 발명에 따른 실시예 2의 다른 구리 배선 인터페이스 회로의 모식적 구조도이다.
도 4는 본 발명에 따른 실시예 3의 구리 배선 인터페이스 회로의 모식적 구조도이다.
도 5는 본 발명에 따른 실시예 3의 다른 구리 배선 인터페이스 회로의 모식적 구조도이다.
도 6은 본 발명에 따른 실시예 4의 구리 배선 인터페이스 회로의 모식적 구조도이다.
도 7은 본 발명에 따른 실시예 4의 다른 구리 배선 인터페이스 회로의 모식적 구조도이다.

본 발명의 목적, 기술적 해결책 및 이점을 보다 명확하게 하기 위해, 이하에서는 본 발명의 실시예의 첨부 도면들을 참조하여 본 발명의 실시예에서의 기술적 해결책을 명확하게 설명한다. 명백하게는, 이하 설명의 실시예들은 본 발명의 일부 실시예이지 모든 실시예가 아니다. 통상의 기술자가 본 발명의 실시예들에 기초하여 창조적 수고 없이 얻을 수 있는 다른 모든 실시예들은 본 발명의 보호 범위에 속할 것이다.

실시예 1

도 1은 본 발명에 따른 실시예 1의 구리 배선 인터페이스 회로의 모식적 구조도이다. 도 1에 도시된 바와 같이, 구래 배선 인터페이스는 전류 출력 증폭기(current output amplifier)(10), 포트 임피던스 컴포넌트(port impedance component)(11), 하이패스 필터(high-pass filter)(12), 및 에코 제거 모듈(eco cancellation module)(13)을 포함한다.

전류 출력 증폭기(1)의 일단(end)은 포트 임피던스 컴포넌트에 연결되고, 전류 출력 증폭기(1)의 타단은 송신단에 연결되며, 전류 출력 증폭기(10)는 송신될(to-be-transmitted) 신호를 증폭하도록 구성되며, 전류 출력 증폭기(10)의 출력은 고임피던스 특성을 갖는다.

포트 임피던스 컴포넌트(11)는 하이패스 필터(12)에 더 연결되고, 하이패스 필터(12)에 의해 수행되는 임피던스 변환을 거친 후에 포트 임피던스 컴포넌트의 임피던스는 케이블과 부하의 등가 임피던스(equivalent impedance)와의 임피던스 정합을 수행하기 위해 이용된다.

하이패스 필터(12)는 변환기(transformer)를 포함하고, 변환기의 2차 턴에 대한 1차 턴의 비율이 변경 가능하기 때문에, 그러한 비율에 따라 포트 임피던스 컴포넌트의 값을 설정할 필요가 있음에 유의해야 한다. 구리 배선 인터페이스 회로에 의한 신호 송수신 프로세스에 있어서, 포트 임피던스 컴포넌트의 값에 대해 하이패스 필터(12)에 의해 수행되는 임피던스 변환을 거친 후에 얻어진 임피던스 값은 케이블과 부하의 등가 임피던스와의 임피던스 정합을 수행하기 위해 이용될 수 있다. 예를 들어, 트위스트 페어 케이블의 특성 임피던스가 Z0일 경우, 부하 임피던스 역시 Z0에 따라 설계된다. 하이패스 필터(12)의 변환기 내에서의 1차 턴(primary turn)의 수량에 대한 2차 턴(secondary turn)의 수량의 비율이 1:n일 경우, 포트 임피던스 컴포넌트(11)는 Z0/(n*n)에 따라 설계되어야 한다. 포트 임피던스 컴포넌트(11)의 임피던스 Z0/(n*n)이 변환기에 의해 변환된 후에 얻어지는 임피던스는 Z0이다.

케이블과 부하의 등가 임피던스는 길이의 케이블과 부하 모두의 포괄적인 등가 임피던스이다. 상술한 예시를 다시 이용하자면, 케이블의 특성 임피던스가 Z0이고 부하 임피던스가 Z0일 경우, 케이블과 부하의 등가 임피던스도 Z0이다.

하이패스 필터(12)의 일단은 포트 임피던스 컴포넌트(11)에 연결되고, 하이패스 필터(12)의 타단은 케이블에 연결되며, 하이패스 필터(12)는 송신될 신호 또는 수신된 신호를 필터링하고 포트 임피던스 컴포넌트(11)에 대해 임피던스 변환을 수행하도록 구성되어 있다.

에코 제거 모듈(13)의 일단은 포트 임피던스 컴포넌트에 연결되고, 에코 제거 모듈(13)의 타단은 수신단에 연결되며, 에코 제거 모듈(13)은 수신된 신호에 대해 샘플링(sampling) 처리를 수행하도록 구성되어 있고, 송신될 신호에 대해 제거 처리를 수행하도록 더 구성되어 있다.

본 실시예에서 제공되는 구리 배선 인터페이스 회로에서는, 전류 출력 증폭기의 일단이 포트 임피던스 컴포넌트에 연결되고, 전류 출력 증폭기의 타단이 송신단에 연결되며; 전류 출력 증폭기는 송신될 신호를 증폭하도록 구성되어 있고, 전류 출력 증폭기의 출력은 고임피던스 특성을 가지며; 포트 임피던스 컴포넌트는 하이패스 필터에 더 연결되어 있고, 하이패스 필터에 의해 수행된 임피던스 변환을 거친 후, 포트 임피던스 컴포넌트의 임피던스는 케이블과 부하의 등가 임피던스와의 임피던스 정합을 수행하기 위해 이용된다. 하이패스 필터의 일단은 포트 임피던스 컴포넌트에 연결되어 있고, 하이패스 필터의 타단은 케이블에 연결되어 있으며, 하이패스 필터는 송신될 신호 또는 수신된 신호를 필터링하고, 포트 임피던스 컴포넌트에 대해 임피던스 변환을 수행하도록 구성되어 있다. 에코 제거 모듈의 일단은 포트 임피던스 컴포넌트에 연결되어 있고, 에코 제거 모듈의 타단은 수신단에 연결되어 있으며, 에코 제거 모듈은 수신된 신호에 대해 샘플링 처리를 수행하고 송신될 신호에 대해서는 제거 처리를 수행하도록 구성되어 있다. 따라서, 전류 출력 증폭기의 출력 임피던스가 고임피던스이기 때문에, 전력 소모를 줄이기 위해 송신 도중에 수신 관련 컴포넌트가 꺼져(switched off) 있을 때, 또는 수신 도중에 송신 관련 컴포넌트가 꺼져 있을 때, 포트 임피던스는 주로 포트 임피던스 컴포넌트와 하이패스 필터에 의해 결정된다. 전류 출력 증폭기가 이네이블되고 전류 출력 증폭기가 꺼진 후에 출력 임피던스는 포트 임피던스 컴포넌트의 임피던스보다 훨씬 크기 때문에, 전류 출력 증폭기의 상태 변화는 기본적으로 포트 임피던스에 영향을 미치지 않고, 따라서 사용자 포트의 종단 임피던 스와, 케이블 특성 임피던스 및 신호원 내부의 임피던스 간의 특정한 정합 관계가 변하지 않음이 보장된다. 나아가, 배선 페어 간의 상호 혼선에서의 변화를 회피하고, 배선 페어의 두 말단의 송신 특성의 변화를 회피함으로써, 케이블의 송신 안정성이 향상된다.

본 발명에서 제공되는 구리 배선 인터페이스 회로는 여러 가지 실현 가능 방식으로 실현될 수 있으며, 실현 가능 방식들은 구체적인 실시예를 통해 이하에서 설명한다.

실시예 2

도 2는 본 발명에 따른 실시예 2의 구리 배선 인터페이스 회로의 모식적 구조도이다. 도 2에 도시된 바와 같이, 포트 임피던스 컴포넌트(11)는 제1 임피더(impedor)(111), 제2 임피더(112), 및 제3 임피더(113)를 포함한다.

제1 임피더(111)의 일단은 제2 임피더(112)의 일단에 연결되어 있고, 제1 임피더(111)의 타단은 제3 임피더(113)의 일단에 연결되어 있다.

제2 임피더(112)의 일단은 전류 출력 증폭기(10)에 더 연결되어 있고, 제2 임피더(112)의 타단은 하이패스 필터(12)에 연결되어 있다.

제3 임피더(113)의 일단은 전류 출력 증폭기(10)에 더 연결되어 있고, 제3 임피더(113)의 타단은 하이패스 필터(12)의 다른 입력핀(input pin)에 더 연결되어 있다.

제1 임피더(111)의 값은 제2 임피더(112)의 값보다 훨씬 크고, 제1 임피더(111)의 값은 제3 임피더(113)의 값보다 훨씬 크며, 제2 임피더(112)의 값은 제3 임피더(113)의 값과 동일하다.

본 실시예 및 이하의 실시예들에서 ‘훨씬 크다’라는 개념은, 임의의 값이 다른 값보다 적어도 3배임 나타내는 것임에 유의해야 하며, 예컨대 상술한 바에 의하면, 제1 임피더(111)의 값은 제2 임피더(112)의 값보다 적어도 3배 이상 크다는 것이다. 따라서, 값이 다른 값보다 3배 이상 크다는 것이 보장되는 한, 상술한 본 발명의 실시예의 ‘훨씬 크다’의 요구 조건은 만족될 수 있으며, 구체적인 여러 사항은 회로 설계자가 경험에 따라 설정할 수 있고 여기에 제한되지 않는다.

에코 제거 모듈(13)은 제4 임피더(131), 제5 임피더(132), 제6 임피더(133), 및 제75 임피더(134)를 포함한다.

제4 임피더(131)의 일단은 제5 임피더(132)의 일단에 연결되어 있고, 제4 임피더(131)의 타단은 제2 임피더(112)의 일단에 연결되어 있으며, 제4 임피더(131)의 일단은 수신단에 더 연결되어 있다.

제5 임피더(132)의 일단은 수신단에 더 연결되어 있고, 제5 임피더(132)의 타단은 제3 임피더(113)의 타단에 연결되어 있다.

제6 임피더(133)의 일단은 제7 임피더(134)의 일단에 연결되어 있고, 제6 임피더(133)의 타단은 제3 임피더(113)의 일단에 연결되어 있으며, 제6 임피더(133)의 일단은 수신단에 더 연결되어 있다.

제7 임피더(134)의 일단은 수신단에 더 연결되어 있고, 제7 임피더(134)의 타단은 제2 임피더(112)의 타단에 연결되어 있다.

제4 임피더(131)의 값은 제6 임피더(133)의 값과 동일하고, 제5 임피더(132)의 값은 제7 임피더(134)의 값과 동일하며, 제4 임피더(131)의 값은 제1 임피더(111)의 값보다 훨씬 크고, 제4 임피더(131)의 값은 제2 임피더(112)의 값보다 훨씬 크며, 제4 임피더(131)의 값은 제3 임피더(113)의 값보다 훨씬 크고, 제5 임피더(132)의 값은 제1 임피더(111)의 값보다 훨씬 크며, 제5 임피더(132)의 값은 제2 임피더(112)의 값보다 훨씬 크고, 제5 임피더(132)의 값은 제3 임피더(113)의 값보다 훨씬 크다.

하이패스 필터(12)는 변환기(121) 및 DC 차단용 커패시터(DC blocking capacitor)(122)를 포함한다.

변환기(121)는 두 개의 입력 핀과 두 개의 출력 핀을 포함하며, 출력핀 하나는 케이블과 부하의 등가 임피던스의 일단에 연결되어 있고, 다른 하나의 출력핀은 케이블과 부하의 등가 임피던스의 타단에 연결되어 있다.

DC 차단용 커패시터(122)는 변환기(121)의 1차 측의 두 개의 탭 사이에 연결되어 있거나; 또는

DC 차단용 커패시터(122)의 일단이 변환기(121)의 출력 핀 하나에 연결되어 있고, DC 차단용 커패시터(122)의 타단이 케이블과 부하의 등가 임피던스의 일단에 연결되어 있거나;

나아가, 선택적으로, DC 차단용 커패시터(122)는 제1 DC 차단용 서브 커패시터 및 제2 DC 차단용 서브 커패시터를 포함한다.

제1 DC 차단용 서브 커패시터의 일단은 변환기(121)의 한 출력 핀에 연결되어 있고, 제1 DC 차단용 서브 커패시터의 타단은 케이블과 부하의 등가 임피던스(14)의 일단에 연결되어 있다.

제2 DC 차단용 서브 커패시터의 일단은 변환기(121)의 다른 출력 핀에 연결되어 있고, 제2 DC 차단용 서브 커패시터의 타단은 케이블과 부하의 등가 임피던스(14)의 타단에 연결되어 있다.

또한, 실현 가능 방식은, 변환기(121)의 2차 측의 두 탭이 서로 연결되어 있는 것이거나; 또는

또 다른 실현 가능 방식은, 변환기(121)의 2차 측의 두 탭이 서로 연결되어 있으면서 참조 전력 공급원(reference power supply)(123)에 연결되어 있는 것이거나; 또는

실현 가능 방식은, 하이패스 필터(12)가 커패시터를 더 포함하는 것이다.

커패시터는 변환기(121)의 2차 측의 두 탭 사이에 연결되어 있다.

전류 출력 증폭기(10)가 이용되며, 전류 출력 증폭기(10)의 출력은 고임피던스 특성을 가지며, 전류 출력 증폭기(10)가 정상적으로 작동할 때, 전류 출력 증폭기(10)의 출력 임피던스는 포트 임피던스 컴포넌트의 출력 임피던스와 비교할 때 고임피던스이며, 전류 출력 증폭기(10)가 꺼졌을 때, 전류 출력 증폭기(10)의 출력 또한 고임피던스이다. 포트 임피던스는 주로 포트 임피던스 컴포넌트 및 변환기를 포함하는 하이패스 필터에 의해 결정되고, 전류 출력 증폭기(10)가 켜지는 것과 꺼지는 것은 포트 임피던스에 영향을 주지 않으며; 제1 임피더(111), 제2 임피더(112), 및 제3 임피더(113)를 주로 저항 네트워크로서 포함하는 포트 임피던스 컴포넌트(11)는, 변환기를 포함하는 하이패스 필터에 의해 변환되며, 그 후에 케이블과 부하의 등가 임피던스(14)와 정합되고; 제2 임피더(112) 및 제3 임피더(113)는 수신 방향에서의 샘플링 저항들이고; 일반적으로 전력 소모를 줄이기 위해서는, 제1 임피더(111)의 값이 제2 임피더(112)와 제3 임피더(113)의 값들보다 훨씬 크다.

또한, 도 2에 기초하여, 도 3은 본 발명에 따른 실시예 2의 다른 구리 배선 인터페이스 회로의 모식적 구조도이다. 제1 임피더(111)가 도 3에 도시된 구리 배선 인터페이스 회로에서 개선되었다는 점을 제외하고, 다른 구성요소들은 도 2에 도시된 구성요소들과 완전히 일치하며, 여기서 재차 구체적으롯 ㅓㄹ명하지 않는다는 점에 유의해야 한다. 도 3에 도시된 바와 같이, 제1 임피더(111)는 제1 서브 임피더(111a) 및 제2 서브 임피더(111b)를 포함한다.

제1 서브 임피더(111a)는 제2 서브 임피더(111b)에 직렬로 연결되어 있고, 참조 전력 공급원(114)은 제1 서브 임피더(111a)와 제2 서브 임피더(111b) 사이에 연결되어 있다.

제1 서브 임피더(111a)의 값은 제2 서브 임피더(111b)의 값과 동일하다.

실시예 3

도 4는 본 발명에 따른 실시예 3의 구리 배선 인터페이스 회로의 모식적 구조도이다. 도 4에 도시된 바와 같이, 포트 임피던스 컴포넌트(11)는 제8 임피더(115) 및 제9 임피더(116)를 포함한다.

제8 임피더(115)의 일단은 전류 출력 증폭기(10)에 연결되어 있고, 제8 임피더(115)의 일단은 하이패스 필터(12)의 한 입력 핀에 더 연결되어 있으며, 제8 임피더(115)의 타단은 전류 출력 증폭기(10)에 연결되어 있고, 제8 임피더(115)의 일단은 하이패스 필터(12)의 다른 입력 핀에 더 연결되어 있다.

제9 임피더(116)는 하이패스 필터(12) 내의 변환기(121)의 2차 측 상의 두 개의 중앙 탭 사이에 연결되어 있다.

구체적으로, 제9 임피더(116)는 변환기(121)의 2차 측 상의 두 개의 탭 사이에 연결되어 있다.

제8 임피더(115)의 값은 제9 임피더(116)의 값보다 훨씬 크다.

에코 제거 모듈(13)은 제10 임피더(135), 제11 임피더(136), 제12 임피더(137), 및 제13 임피더(138)를 포함한다.

제10 임피더(135)의 일단은 제11 임피더(136)의 일단에 연결되어 있고, 제10 임피더(135)의 타단은 하이패스 필터(12)의 한 입력 핀에 연결되어 있으며, 제10 임피더(135)의 일단은 수신단에 더 연결되어 있다.

제11 임피더(136)의 일단은 수신단에 더 연결되어 있고, 제11 임피더(136)의 타단은 제9 임피더(116)의 일단에 연결되어 있다.

제12 임피더(137)의 일단은 제13 임피더(138)의 일단에 연결되어 있고, 제12 임피더(137)의 타단은 하이패스 필터(12)의 다른 입력 핀에 연결되어 있으며, 제12 임피더(137)의 일단은 수신단에 더 연결되어 있다.

제13 임피더(138)의 일단은 수신단에 더 연결되어 있고, 제13 임피더(138)의 타단은 제9 임피더(116)의 타단에 연결되어 있다.

제10 임피더(135)의 값은 제12 임피더(137)의 값과 동일하고, 제11 임피더(136)의 값은 제13 임피더(138)의 값과 동일하며, 제10 임피더(135)의 값은 제8 임피더(115)의 값보다 훨씬 크고, 제10 임피더(135)의 값은 제9 임피더(116)의 값보다 훨씬 크고, 제11 임피더(136)의 값은 제8 임피더(115)의 값보다 훨씬 크고, 제11 임피더(136)의 값은 제9 임피더(116)의 값보다 훨씬 크다.

하이패스 필터(12)는 변환기(121) 및 DC 차단용 커패시터(122)를 포함한다.

변환기(121)는 두 개의 입력 핀과 두 개의 출력 핀을 포함하며, 하나의 출력 핀은 케이블과 부하의 등가 임피던스의 일단에 연결되어 있고, 다른 출력 핀은 케이블과 부하의 등가 임피던스의 타단에 연결되어 있다.

DC 차단용 커패시터(122)는 변환기(121)의 1차 측 상의 두 개의 탭 사이에 연결되어 있거나;

DC 차단용 커패시터(122)의 일단이 변환기(121)의 한 출력 핀에 연결되어 있고, DC 차단용 커패시터(122)의 타단이 케이블과 부하의 등가 임피던스(14)의 일단에 연결되어 있거나;

나아가, 선택적으로, DC 차단용 커패시터(122)가 제1 DC 차단용 서브 커패시터 및 제2 DC 차단용 서브 커패시터를 포함한다.

제1 DC 차단용 서브 커패시터의 일단은 변환기(121)의 한 출력 핀에 연결되어 있고, 제1 DC 차단용 서브 커패시터의 타단은 케이블과 부하의 등가 임피던스의 일단에 연결되어 있다.

제2 DC 차단용 서브 커패시터의 일단은 변환기(121)의 다른 출력 핀에 연결되어 있고, 제2 DC 차단용 서브 커패시터의 타단은 케이블과 부하의 등가 임피던스의 타단에 연결되어 있다.

또한, 실현 가능 방식은, 변환기(121)의 2차 측 상의 두 탭이 서로 연결되어 있는 것이거나; 또는

다른 실현 가능 방식은, 변환기(121)의 2차 측 상의 두 탭이 서로 연결되어 있으면서 참조 전력 공급원에 연결되어 있는 것이거나; 또는

실현 가능 방식은, 하이패스 필터(12)가 커패시터를 더 포함하는 것이다.

커패시터는 변환기(121)의 2차 측 상의 두 개의 탭 사이에 연결되어 있다.

전류 출력 증폭기(10)가 이용되고, 전류 출력 증폭기(10)의 출력이 고임피던스 특성을 가지며, 제1 임피더(111), 제2 임피더(112), 및 제3 임피더(113)를 저항 네트워크로서 주로 포함하는 포트 임피던스 컴포넌트(11)가 변환기(121)에 의해 수행되는 임피던스 변환을 거치고 그 후에 케이블과 부하의 등가 임피던스(14)와 정합되며; 제9 임피더(116)는 수신 방향의 샘플링 저항이고; 일반적으로 전력 소모를 줄이기 위해, 제8 임피더(115)의 값은 제9 임피더(116)의 값보다 훨씬 크다.

에코 제거 모듈(13)은 제10 임피더(135), 제11 임피더(136), 제12 임피더(137), 및 제13 임피더(138)를 임피더 네트워크로서 포함하고, 제10 임피더(135), 제11 임피더(1367), 제12 임피더(137), 및 제13 임피더(138)는, 제9 임피더(116)의 양쪽 전압과 변환기(121)의 2차 전압을 개별적으로 샘플링하여, 수신된 신호에 대한 샘플링과 송신 방향의 신호에 대한 제거를 완료한다. 일반적으로, 제10 임피더(135) 및 제11 임피더(136)의 임피던스 값들은 제8 임피더(115) 및 제9 임피더(116)의 임피던스 값들보다 훨씬 크다.

나아가 도 4에 기초하여, 도 5는 본 발명에 따른 실시예 3의 다른 구리 배선 인터페이스 회로의 모식적 구조도이다. 제8 임피더(115)와 제9 임피더(116)가 도 5에 도시된 구리 배선 인터페이스 회로에서 개선되었다는 점을 제외하고, 다른 구성요소들은 도 4에 도시된 구성요소들과 완전히 일치하며, 여기서 재차 구체적으로 설명하지 않는다는 점에 유의해야 한다. 도 5에 도시된 바와 같이, 제8 임피더(115)는 제3 서브 임피더(115a) 및 제4 서브 임피더(115b)를 포함한다.

제3 서브 임피더(115a)는 제4 서브 임피더(115b)에 직렬로 연결되어 있고, 참조 전력 공급원(114)은 제3 서브 임피더(115a)와 제4 서브 임피더(115b) 사이에 연결되어 있다.

제3 서브 임피더(115a)는 제4 서브 임피더(115b)의 값과 동일하다.

또는 다른 실현 가능 방식으로는, 제8 임피더(115)가 하나의 임피더이고, 제9 임피더(116)가 제5 서브 임피더 및 제6 서브 임피더를 포함하는 것이 있다.

제9 서브 임피더는 제6 서브 임피더에 직렬로 연결되어 있고, 참조 전력 공급원이 제5 서브 임피더 및 제6 서브 임피더 사이에 연결되어 있다.

제5 서브 임피더의 값은 제6 서브 임피더의 값과 동일하다.

제9 임피더(116)를 제5 서브 임피더와 제6 서브 임피더로 분할한 형태는 제8 임피더(115)를 분할한 형태와 유사하기 때문에, 제5 서브 임피더와 제6 서브 임피더는 여기서 다시 도시하지 않는다.

실시예 4

도 6은 본 발명에 따른 실시예 4의 구리 배선 인터페이스 회로의 모식적 구조도이다. 도 6에 도시된 바와 같이, 포트 임피던스 컴포넌트(11)는 제14 임피더(117), 제15 임피더(118), 및 제16 임피더(119)를 포함한다.

제14 임피더(117)는 하이패스 필터의 한 입력 핀에 연결되어 있고, 제14 임피더(117)는 제15 임피더(118)의 일단에 더 연결되어 있으며, 제14 임피더(117)의 타단은 하이패스 필터(12)의 다른 입력 핀에 연결되어 있고, 제14 임피더(117)의 타단은 제16 임피더(119(의 일단에 더 연결되어 있다.

제15 임피더(118)의 타단은 전류 출력 증폭기(10)에 연결되어 있다.

제16 임피더(119)의 타단은 전류 출력 증폭기(10)에 연결되어 있다.

제14 임피더(117)의 값은 제15 임피더(118)의 값보다 훨씬 크고, 제14 임피더(117)의 값은 제16 임피더(119)의 값보다 훨씬 크며, 제15 임피더(118)의 값은 제16 임피더(119)의 값과 동일하다.

에코 제거 모듈(13)은 제17 임피더(139), 제18 임피더(1310), 제19 임피더(1311), 및 제20 임피더(1312)를 포함한다.

제17 임피더(139)의 일단은 제18 임피더(1310)의 일단에 연결되어 있고, 제17 임피더(139)의 타단은 제15 임피더(118)의 타단에 연결되어 있으며, 제17 임피더(139)의 일단은 수신단에 더 연결되어 있다.

제18 임피더(1310)의 타단은 제16 임피더(110)의 일단에 연결되어 있고, 제18 임피더(1310)의 일단은 수신단에 더 연결되어 있다.

제9 임피더(1311)의 일단은 제20 임피더(1312)의 일단에 연결되어 있고, 제19 임피더(1311)의 타단은 제16 임피더(119)의 타단에 연결되어 있으며, 제19 임피더(1311)의 일단은 수신단에 더 연결되어 있다.

제20 임피더(1312)의 타단은 제15 임피더(11)의 일단에 연결되어 있고, 제20 임피더(1312)의 일단은 수신단에 더 연결되어 있다.

제17 임피더(139)의 값은 제19 임피더(1311)의 값과 동일하고, 제18 임피더(1310)의 값은 제12 임피더(1312)의 값과 동일하며, 제17 임피더(139)의 값은 제14 임피더(117)의 값보다 훨씬 크고, 제17 임피더(139)의 값은 제15 임피더(118)의 값보다 훨씬 크고, 제17 임피더(139)의 값은 제16 임피더(119)의 값보다 훨씬 크며, 제18 임피더(1310)의 값은 제14 임피더(117)의 값보다 훨씬 크고, 제18 임피더(1310)의 값은 제15 임피더(118)의 값보다 훨씬 크고, 제18 임피더(1310)의 값은 제16 임피더(119)의 값보다 훨씬 크다.

하이패스 필터(12)는 변환기(121) 및 DC 차단용 커패시터(122)를 포함한다.

변환기(121)는 두 개의 입력 핀과 두 개의 출력 핀을 포함하며, 하나의 출력 핀은 케이블과 부하의 등가 임피던스(14)의 일단에 연결되어 있고, 다른 하나의 출력 핀은 케이블과 부하의 등가 임피던스(14)의 타단에 연결되어 있다.

DC 차단용 커패시터(122)가 변환기(121)의 1차 측 상의 두 탭 사이에 연결되어 있거나;

DC 차단용 커패시터(122)의 일단이 변환기(121)의 한 출력 핀에 연결되어 있고, DC 차단용 커패시터(122)의 타단이 케이블과 부하의 등가 임피던스(14)의 일단에 연결되어 있거나;

나아가 선택적으로, DC 차단용 커패시터(122)는 제1 DC 차단용 서브 커패시터 및 제2 DC 차단용 서브 커패시터를 포함한다.

제1 DC 차단용 서브 커패시터의 일단은 변환기의 한 출력 핀에 연결되어 있고, 제1 DC 차단용 서브 커패시터의 타단은 케이블과 부하의 등가 임피던스의 일단에 연결되어 있다.

제2 DC 차단용 서브 커패시터의 일단은 변환기의 다른 한 출력 핀에 연결되어 있고, 제2 DC 차단용 서브 커패시터의 타단은 케이블과 부하의 등가 임피던스의 타단에 연결되어 있다.

나아가 실현 가능 방식으로는, 변환기(121)의 2차 측 상의 두 탭이 서로 연결되어 있는 것이 있거나; 또는

또 다른 실현 가능 방식은, 변환기(121)의 2차 측 상의 두 탭이 서로 연결되어 있으면서 참조 전력 공급원에 연결되어 있는 것이거나; 또는

실현 가능 방식은, 하이패스 필터(12)가 커패시터를 더 포함하는 것이다.

커패시터는 변환기(121)의 2차 측 상의 두 탭 사이에 연결되어 있다.

전류 출력 증폭기(10)가 이용되고, 증폭기의 출력은 고임피던스 특성이며; 전류 출력 증폭기(10)가 정상적으로 작동할 때, 전류 출력 증폭기(10)의 출력 임피던스는 포트 임피던스 컴포넌트의 출력 임피던스와 비교할 때 고임피던스이며, 전류 출력 증폭기(10)가 꺼졌을 때, 전류 출력 증폭기(10)의 출력 또한 고임피던스이다. 포트 임피던스는 주로 포트 임피던스 컴포넌트 및 변환기를 포함하는 하이패스 필터에 의해 결정되고, 전류 출력 증폭기(10)가 켜지는 것과 꺼지는 것은 포트 임피던스에 영향을 주지 않으며; 제14 임피더(117)를 주로 저항 네트워크로서 포함하는 포트 임피던스 컴포넌트(11)가, 변환기(121)에 의해 수행되는 임피던스 변환을 거치고, 그 후에 케이블과 부하의 등가 임피던스(14)와 정합되고; 제15 임피더(118) 및 제16 임피더(119)는 수신 방향에서의 샘플링 저항들이고; 일반적으로 전력 소모를 줄이기 위해서는, 제14 임피더(117)의 값이 제15 임피더(118)와 제6 임피더(119)의 값들보다 훨씬 크다.

에코 제거 모듈(13)은 제17 임피더(139), 제18 임피더(1310), 제19 임피더(1311), 및 제20 임피더(1312)를 임피더 네트워크로서 포함하고, 제17 임피더(139), 제18 임피더(1310), 제19 임피더(1311), 및 제20 임피더(1312)는 제15 임피더(118)와 제16 임피더(119)의 양쪽 전압을 개별적으로 샘플링하여, 수신된 신호에 대한 샘플링과 송신 방향의 신호에 대한 제거를 완료한다. 일반적으로, 제17 임피더(139) 및 제18 임피더(1310)의 임피던스 값은 제14 임피더(117), 제15 임피더(118), 및 제16 임피더(119)의 값보다 훨씬 크다.

나아가, 도 6에 기초하여, 도 7은 본 발명에 따른 실시예 4의 다른 구리 배선 인터페이스 회로의 모식적 구조도이다. 도 14 임피더(117)가 도 7에 도시된 구리 배선 인터페이스 회로에서 개선되었다는 점을 제외하고, 다른 구성요소들은 도 6에 도시된 구성요소들과 완전히 일치하며, 여기서 재차 구체적으로 설명하지 않는다는 점에 유의해야 한다. 도 7에 도시된 바와 같이, 제14 임피더(117)는 제7 서브 임피더(117a) 및 제8 서브 임피더(117b)를 포함한다.

제7 서브 임피더(117a)는 제8 서브 임피더(117b)에 직렬로 연결되어 있고, 참조 전력 공급원은 제7 서브 임피더(117a)와 제8 서브 임피더(117b) 사이에 연결되어 있다.

제7 서브 임피더(117a)의 값은 제8 서브 임피더(117b)의 값과 동일하다.

통상의 기술자는 본 발명의 실시예에 따른 방법의 단계들 전부 또는 일부가 관련 하드웨어에 명령하는 프로그램에 의해 실현될 수 있으며, 프로그램은 컴퓨터로 판독 가능한 저장 매체에 저장될 수 있다는 점을 이해해야 한다. 프로그램이 실행될 때, 본 발명의 실시예에 따른 방법의 단계들이 수행된다. 저장 매체는 ROM/RAM, 자기 디스크, 또는 광 디스크를 포함한다.

결론적으로, 전술한 실시예들은 본 발명의 기술적 해결책을 설명하기 위한 것일 뿐이며 본 발명을 제한하도록 의도되지 않았다는 점에 유의해야 한다. 전술한 실시예를 참조하여 본 발명이 상세하게 설명되었음에도 불구하고, 통상의 기술자는 본 발명의 실시예의 기술적 해결책의 범위를 벗어나지 않으면서 전술한 실시예에서 설명된 기술적 해결책에 변경을 가할 수도 있고, 또는 그 기술적 특징의 일부 또는 전부에 동등의 치환을 가할 수도 있음을 이해해야 한다.

Claims (12)

1. 구리 배선 인터페이스 회로에 있어서,
   상기 구리 배선 인터페이스 회로는 전류 출력 증폭기, 포트 임피던스 컴포넌트, 하이패스(high-pass) 필터, 및 에코 제거 모듈을 포함하고,
   상기 전류 출력 증폭기의 일단은 상기 포트 임피던스 컴포넌트에 연결되고, 상기 전류 출력 증폭기의 타단은 송신단에 연결되고, 상기 전류 출력 증폭기는 송신될 신호를 증폭하도록 구성되어 있으며, 상기 전류 출력 증폭기의 출력은 고임피던스 특성(high impedence characteristic)을 가지고,
   상기 포트 임피던스 컴포넌트는 상기 하이패스 필터에 더 연결되며, 상기 하이패스 필터에 의해 수행되는 임피던스 변환을 거친 후, 상기 포트 임피던스 컴포넌트의 임피던스는 케이블과 부하의 등가 임피던스와의 임피던스 정합을 수행하기 위해 이용되고,
   상기 하이패스 필터의 일단은 상기 포트 임피던스 컴포넌트에 연결되고, 상기 하이패스 필터의 타단은 상기 케이블에 연결되며, 상기 하이패스 필터는 상기 송신될 신호 또는 수신된 신호를 필터링하고 상기 포트 임피던스 컴포넌트에 대해 임피던스 변환을 수행하도록 구성되어 있고,
   상기 에코 제거 모듈의 일단은 상기 포트 임피던스 컴포넌트에 연결되고, 상기 에코 제거 모듈의 타단은 수신단에 연결되며, 상기 에코 제거 모듈은 상기 수신된 신호에 대해 샘플링 처리를 수행하도록 구성되어 있고, 상기 송신될 신호에 대해 제거 처리를 수행하도록 더 구성되어 있고,
   상기 포트 임피던스 컴포넌트는 제8 임피더 및 제9 임피더를 포함하고,
   상기 제8 임피더의 일단은 상기 전류 출력 증폭기에 연결되며, 상기 제8 임피더의 일단은 상기 하이패스 필터의 하나의 입력 핀에 더 연결되고, 상기 제8 임피더의 타단은 상기 전류 출력 증폭기에 연결되며, 상기 제8 임피더의 일단은 상기 하이패스 필터의 다른 입력 핀에 더 연결되고,
   상기 제9 임피더는 상기 하이패스 필터 내의 변환기의 2차(secondary) 측의 두 개의 중앙 탭 사이에 연결되어 있으며,
   상기 제8 임피더의 값은 상기 제9 임피더의 값보다 훨씬 크고,
   상기 에코 제거 모듈은 제10 임피더, 제11 임피더, 제12 임피더, 및 제13 임피더를 포함하며,
   상기 제10 임피더의 일단은 상기 제11 임피더의 일단에 연결되고, 상기 제10 임피더의 타단은 상기 하이패스 필터의 하나의 입력 핀에 연결되고, 상기 제10 임피더의 일단은 수신단에 더 연결되며,
   상기 제11 임피더의 일단은 상기 수신단에 더 연결되고, 상기 제11 임피더의 타단은 상기 제9 임피더의 일단에 연결되며,
   상기 제12 임피더의 일단은 상기 제13 임피더의 일단에 연결되고, 상기 제12 임피더의 타단은 상기 하이패스 필터의 다른 입력 핀에 연결되고, 상기 제12 임피더의 일단은 수신단에 더 연결되고,
   상기 제13 임피더의 일단은 상기 수신단에 더 연결되고, 상기 제13 임피더의 타단은 상기 제9 임피더의 타단에 연결되며,
   상기 제10 임피더의 값은 상기 제12 임피더의 값과 동일하고, 상기 제11 임피더의 값은 상기 제13 임피더의 값과 동일하며, 상기 제10 임피더의 값은 상기 제8 임피더의 값보다 훨씬 크고, 상기 제10 임피더의 값은 상기 제9 임피더의 값보다 훨씬 크고, 상기 제11 임피더의 값은 상기 제8 임피더의 값보다 훨씬 크고, 상기 제11 임피더의 값은 상기 제9 임피더의 값보다 훨씬 크고,
   상기 제9 임피더는 제5 서브 임피더 및 제6 서브 임피더를 포함하고,
   상기 제5 서브 임피더는 상기 제6 서브 임피더에 직렬로 연결되고, 참조 전력 공급원이 상기 제5 서브 임피더와 상기 제6 서브 임피더의 사이에 연결되어 있으며,
   상기 제5 서브 임피더의 값은 상기 제6 서브 임피더의 값과 동일한,
   구리 배선 인터페이스 회로.
2. 제1항에 있어서,
   상기 제8 임피더는 제3 서브 임피더 및 제4 서브 임피더를 포함하고,
   상기 제3 서브 임피더는 상기 제4 서브 임피더에 직렬로 연결되고, 참조 전력 공급원이 상기 제3 서브 임피더와 상기 제4 서브 임피더 사이에 연결되어 있으며,
   상기 제3 서브 임피더의 값은 상기 제4 서브 임피더의 값과 동일한,
   구리 배선 인터페이스 회로.
3. 제1항에 있어서,
   상기 하이패스 필터는 변환기 및 DC 차단용 커패시터를 포함하며,
   상기 변환기는 두 개의 입력 핀과 두 개의 출력 핀을 포함하고, 하나의 출력 핀은 상기 케이블과 부하의 등가 임피던스의 일단에 연결되며, 다른 출력 핀은 상기 케이블과 부하의 등가 임피던스의 타단에 연결되고;
   (1)상기 DC 차단용 커패시터는 상기 변환기의 1차(primary) 측의 두 개의 탭 사이에 연결되어 있거나, 또는 (2)상기 DC 차단용 커패시터의 일단이 상기 변환기의 하나의 출력 핀에 연결되고, 상기 DC 차단용 커패시터의 타단이 상기 케이블과 부하의 등가 임피던스의 일단에 연결되거나, 또는 (3)상기 DC 차단용 커패시터가 제1 DC 차단용 서브 커패시터 및 제2 DC 차단용 서브 커패시터를 포함하며, 여기서 상기 제1 DC 차단용 서브 커패시터의 일단은 상기 변환기의 하나의 출력 핀에 연결되고, 상기 제1 DC 차단용 서브 커패시터의 타단은 상기 케이블과 부하의 등가 임피던스의 일단에 연결되며, 상기 제2 DC 차단용 서브 커패시터의 일단은 상기 변환기의 다른 출력 핀에 연결되고, 상기 제2 DC 차단용 서브 커패시터의 타단은 상기 케이블과 부하의 등가 임피던스의 타단에 연결되는,
   구리 배선 인터페이스 회로.
4. 제3항에 있어서,
   상기 변환기의 2차 측의 두 개의 탭이 서로 연결되어 있거나; 또는
   상기 변환기의 2차 측의 두 개의 탭이, 서로 연결되어 있으면서, 참조 전력 공급원에 연결되거나; 또는
   상기 하이패스 필터가 캐패시터를 더 포함하며, 상기 캐패시터가 상기 변환기의 2차 측의 두 개의 탭 사이에 연결되어 있는,
   구리 배선 인터페이스 회로.
5. 제1항에 있어서,
   상기 제9 임피더는 상기 변환기의 2차 측의 두 개의 중앙 탭 사이에 연결되어 있는,
   구리 배선 인터페이스 회로.
6. 구리 배선 인터페이스 회로에 있어서,
   상기 구리 배선 인터페이스 회로는 전류 출력 증폭기, 포트 임피던스 컴포넌트, 하이패스(high-pass) 필터, 및 에코 제거 모듈을 포함하고,
   상기 전류 출력 증폭기의 일단은 상기 포트 임피던스 컴포넌트에 연결되고, 상기 전류 출력 증폭기의 타단은 송신단에 연결되고, 상기 전류 출력 증폭기는 송신될 신호를 증폭하도록 구성되어 있으며, 상기 전류 출력 증폭기의 출력은 고임피던스 특성(high impedence characteristic)을 가지고,
   상기 포트 임피던스 컴포넌트는 상기 하이패스 필터에 더 연결되며, 상기 하이패스 필터에 의해 수행되는 임피던스 변환을 거친 후, 상기 포트 임피던스 컴포넌트의 임피던스는 케이블과 부하의 등가 임피던스와의 임피던스 정합을 수행하기 위해 이용되고,
   상기 하이패스 필터의 일단은 상기 포트 임피던스 컴포넌트에 연결되고, 상기 하이패스 필터의 타단은 상기 케이블에 연결되며, 상기 하이패스 필터는 상기 송신될 신호 또는 수신된 신호를 필터링하고 상기 포트 임피던스 컴포넌트에 대해 임피던스 변환을 수행하도록 구성되어 있고,
   상기 에코 제거 모듈의 일단은 상기 포트 임피던스 컴포넌트에 연결되고, 상기 에코 제거 모듈의 타단은 수신단에 연결되며, 상기 에코 제거 모듈은 상기 수신된 신호에 대해 샘플링 처리를 수행하도록 구성되어 있고, 상기 송신될 신호에 대해 제거 처리를 수행하도록 더 구성되어 있고,
   상기 포트 임피던스 컴포넌트는 제14 임피더, 제15 임피더, 및 제16 임피더를 포함하며,
   상기 제14 임피더의 일단은 상기 하이패스 필터의 하나의 입력 핀에 연결되고, 상기 제14 임피더의 일단은 상기 제15 임피더의 일단에 더 연결되며, 상기 제14 임피더의 타단은 상기 하이패스 필터의 다른 입력 핀에 연결되고, 상기 제14 임피더의 타단은 상기 제16 임피더의 일단에 더 연결되며,
   상기 제15 임피더의 타단은 상기 전류 출력 증폭기에 연결되고,
   상기 제16 임피더의 타단은 상기 전류 출력 증폭기에 연결되며,
   상기 제14 임피더의 값은 상기 제15 임피더의 값보다 훨씬 크고, 상기 제14 임피더의 값은 상기 제16 임피더의 값보다 훨씬 크고, 상기 제15 임피더의 값은 상기 제16 임피더의 값과 동일하고,
   상기 에코 제거 모듈은 제17 임피더, 제18 임피더, 제19 임피더, 및 제20 임피더를 포함하며,
   상기 제17 임피더의 일단은 상기 제18 임피더의 일단에 연결되고, 상기 제17 임피더의 타단은 상기 제15 임피더의 타단에 연결되고, 상기 제17 임피더의 일단은 수신단에 더 연결되며,
   상기 제18 임피더의 타단은 상기 제16 임피더의 일단에 연결되고, 상기 제18 임피더의 일단은 상기 수신단에 더 연결되며,
   상기 제19 임피더의 일단은 상기 제20 임피더의 일단에 연결되고, 상기 제19 임피더의 타단은 상기 제16 임피더의 타단에 연결되고, 상기 제19 임피더의 일단은 상기 수신단에 더 연결되고,
   상기 제20 임피더의 타단은 제15 임피더의 일단에 연결되고, 제20 임피더의 일단은 상기 수신단에 더 연결되며,
   상기 제17 임피더의 값은 상기 제19 임피더의 값과 동일하고, 상기 제18 임피더의 값은 상기 제20 임피더의 값과 동일하며, 상기 제17 임피더의 값은 상기 제14 임피더의 값보다 훨씬 크고, 상기 제17 임피더의 값은 상기 제15 임피더의 값보다 훨씬 크고, 상기 제17 임피더의 값은 상기 제16 임피더의 값보다 훨씬 크며, 상기 제18 임피더의 값은 상기 제14 임피더의 값보다 훨씬 크고, 상기 제18 임피더의 값은 상기 제15 임피더의 값보다 훨씬 크고, 상기 제18 임피더의 값은 상기 제16 임피더의 값보다 훨씬 큰,
   구리 배선 인터페이스 회로.
7. 제6항에 있어서,
   상기 제14 임피더는 제7 서브 임피더 및 제8 서브 임피더를 포함하며,
   상기 제7 서브 임피더는 상기 제8 서브 임피더에 직렬로 연결되고, 참조 전력 공급은 상기 제7 서브 임피더와 상기 제8 서브 임피더 사이에 연결되어 있으며,
   상기 제7 서브 임피더의 값은 상기 제8 서브 임피더의 값과 동일한,
   구리 배선 인터페이스 회로.
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제

Images