JP6360169B2

JP6360169B2 - 銅線インターフェース回路

Info

Publication number: JP6360169B2
Application number: JP2016525884A
Authority: JP
Inventors: 治磊 ▲趙▼
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2013-10-25
Filing date: 2013-10-25
Publication date: 2018-07-18
Anticipated expiration: 2033-10-25
Also published as: EP3048741B1; CN104813592A; KR101897526B1; WO2015058403A1; CN104813592B; US20160241302A1; JP2016534599A; KR20160072207A; US9742463B2; EP3048741A1; EP3048741A4

Description

本発明は通信技術に関し、特に銅線インターフェース回路に関する。

通信技術の発展に伴い、ギガビット銅線（G．fast）は銅線のアクセス速度をギガビット時代に導く。G．fastは、近距離撚線対上の超高速帯域幅伝送のためのアクセス技術である。G．fastの高周波帯域の初期段階では106MHzが使用され、それは212MHzに拡張することができ、より高い周波数のG．fastはより広い帯域幅を得ることができる。しかし、より高い信号周波数は、より短い伝送距離ならびにより高いコストおよび消費電力を示す。アップリンクおよびダウンリンクのレート分割の観点から、VDSL2と同様のFDD周波数分割方式は、G．fastでは使用されない。代わりに、TDD時分割多重化方式が用いられ、異なるタイムウィンドウが用いられ、アップリンクおよびダウンリンクトラフィックに割り当てられる。

G．fast技術で使用される信号周波数は、既存のDSL技術と比較して、高い周波数に大きく拡張されているが、同時に、ケーブルの束の異なるポート間のクロストークは、既存のDSL技術のそれよりもはるかに厳しい。ケーブルに接続されたユーザポートの終端インピーダンスが整合しているか否かは、別のワイヤ対間の相互クロストークに影響を与えるだけでなく、ケーブルの別のワイヤ対の両端の伝送特性にも影響を与える。インピーダンス整合の定義から、インピーダンス整合が、負荷インピーダンス、ケーブルの特性インピーダンス、および信号伝送処理の信号源内部のインピーダンスの間の特定の協調関係を示していることを知ることができる。したがって、ポートインピーダンスは、ポートが送信、受信、アクティブ、または非アクティブ状態にあるか否かにかかわらず、基本的に一定に保持する必要がある。

従来技術では、ユーザポートは、インターフェース回路を介してG．fast技術を用いたケーブルに接続される。インターフェース回路の消費電力を低減するために、ケーブルを用いて送信された信号を受信する場合、またはポートが非アクティブ状態である場合には、インターフェース回路の送信関連装置は、TDD時分割多重化がG．fast技術で使用されるという特性に従って動作を停止する。同様に、信号がケーブルを用いてケーブルに送信される場合には、インターフェース回路の受信関連装置は動作を停止する。しかし、従来技術におけるG．fastインターフェース回路の設計に欠点があるので、その技術におけるインターフェース回路の装置が動作状態または動作停止状態などの異なる状態にある場合には、装置のインピーダンス特性が変化し、その結果ユーザポートの終端インピーダンスが整合されなくなり、それによってワイヤ対間の相互クロストークの変化およびワイヤ対の両端の伝送特性の変化を引き起こす。結果的に、ケーブルの伝送安定性が低下する。

本発明の実施形態は、銅線インターフェース回路を提供し、それはワイヤ対の両端の伝送特性が変化するのを防止し、ケーブルの伝送安定性を向上させることができる。

本発明の第1の態様は、銅線インターフェース回路を提供し、銅線インターフェース回路は、以下を含む。
電流出力増幅器の一端はポートインピーダンス部品に接続され、電流出力増幅器の他端は送信端に接続され、電流出力増幅器は送信される信号を増幅するように構成され、電流出力増幅器の出力は、ハイインピーダンス特性を有し、
ポートインピーダンス部品はハイパスフィルタにさらに接続され、ポートインピーダンス部品のインピーダンスは、ハイパスフィルタにより行われるインピーダンス変換を受けた後に、ケーブルおよび負荷の等価インピーダンスとのインピーダンス整合を行うために用いられ、
ハイパスフィルタの一端はポートインピーダンス部品に接続され、ハイパスフィルタの他端はケーブルに接続され、ハイパスフィルタは、送信される信号または受信された信号をフィルタリングし、かつ、ポートインピーダンス部品のインピーダンス変換を行うように構成され、
エコーキャンセルモジュールの一端はポートインピーダンス部品に接続され、エコーキャンセルモジュールの他端は受信端に接続され、エコーキャンセルモジュールは、受信された信号のサンプリング処理を行うように構成され、送信される信号のキャンセル処理を行うようにさらに構成される。

第1の態様を参照して、第1の可能な実施態様では、ポートインピーダンス部品は、第1のインピードル、第2のインピードル、および第3のインピードルを含み、
第1のインピードルの一端は第2のインピードルの一端に接続され、第1のインピードルの他端は第3のインピードルの一端に接続され、
第2のインピードルの一端は電流出力増幅器にさらに接続され、第2のインピードルの他端はハイパスフィルタの一方の入力ピンにさらに接続され、
第3のインピードルの一端は電流出力増幅器にさらに接続され、第3のインピードルの他端はハイパスフィルタの他方の入力ピンにさらに接続され、
第1のインピードルの値は第2のインピードルの値よりもはるかに大きく、第1のインピードルの値は第3のインピードルの値よりもはるかに大きく、第2のインピードルの値は第3のインピードルの値に等しく、
エコーキャンセルモジュールは、第4のインピードル、第5のインピードル、第6のインピードル、および第7のインピードルを含み、
第4のインピードルの一端は第5のインピードルの一端に接続され、第4のインピードルの他端は第2のインピードルの一端に接続され、第4のインピードルの一端は受信端にさらに接続され、
第5のインピードルの一端は受信端にさらに接続され、第5のインピードルの他端は第3のインピードルの他端に接続され、
第6のインピードルの一端は第7のインピードルの一端に接続され、第6のインピードルの他端は第3のインピードルの一端に接続され、第6のインピードルの一端は受信端にさらに接続され、
第7のインピードルの一端は受信端にさらに接続され、第7のインピードルの他端は第2のインピードルの他端に接続され、
第4のインピードルの値は第6のインピードルの値と同じであり、第5のインピードルは第7のインピードルと同じであり、第4のインピードルの値は第1のインピードルの値よりもはるかに大きく、第4のインピードルの値は第2インピードルの値よりもはるかに大きく、第4のインピードルの値は第3のインピードルの値よりもはるかに大きく、第5のインピードルの値は第1のインピードルの値よりもはるかに大きく、第5のインピードルの値は第2のインピードルの値よりもはるかに大きく、第5のインピードルの値は第3のインピードルの値よりもはるかに大きい。

第1の態様の第1の可能な実施態様を参照して、第2の可能な実施態様では、第1のインピードルは、第1のサブインピードルおよび第2のサブインピードルを含み、
第1のサブインピードルは第2のサブインピードルに直列に接続され、基準電源が第1のサブインピードルと第2のサブインピードルとの間に接続され、
第1のサブインピードルの値は第2のサブインピードルの値と同じである。

第1の態様を参照して、第3の可能な実施態様では、ポートインピーダンス部品は第8のインピードルおよび第9のインピードルを含み、
第8のインピードルの一端は電流出力増幅器に接続され、第8のインピードルの一端はハイパスフィルタの一方の入力ピンにさらに接続され、第8のインピードルの他端は電流出力増幅器に接続され、第8のインピードルの一端は、ハイパスフィルタの他方の入力ピンにさらに接続され、
第9のインピードルはハイパスフィルタのトランスの二次側の2つの中央タップの間に接続され、
第8のインピードルの値は第9のインピードルの値よりもはるかに大きく、
エコーキャンセルモジュールは、第10のインピードル、第11のインピードル、第12のインピードル、および第13のインピードルを含み、
第10のインピードルの一端は第11のインピードルの一端に接続され、第10のインピードルの他端はハイパスフィルタの一方の入力ピンに接続され、第10のインピードルの一端は受信端にさらに接続され、
第11のインピードルの一端は受信端にさらに接続され、第11のインピードルの他端は第9のインピードルの一端に接続され、
第12のインピードルの一端は第13のインピードルの一端に接続され、第12のインピードルの他端はハイパスフィルタの他方の入力ピンに接続され、第12のインピードルの一端は受信端にさらに接続され、
第13のインピードルの一端は受信端にさらに接続され、第13のインピードルの他端は第9のインピードルの他端に接続され、
第10のインピードルの値は第12のインピードルの値と同じであり、第11のインピードルは第13のインピードルと同じであり、第10のインピードルの値は第8のインピードルの値よりもはるかに大きく、第10のインピードルの値は第9のインピードルの値よりもはるかに大きく、第11のインピードルの値は第8のインピードルの値よりもはるかに大きく、第11のインピードルの値は第9のインピードルの値よりもはるかに大きい。

第1の態様の第3の可能な実施態様を参照して、第4の可能な実施態様では、第8のインピードルは、第3のサブインピードルおよび第4のサブインピードルを含み、
第3のサブインピードルは第4のサブインピードルに直列に接続され、基準電源が第3のサブインピードルと第4のサブインピードルとの間に接続され、
第3のサブインピードルの値は第4のサブインピードルの値と同じである。

第1の態様の第3の可能な実施態様または第4の可能な実施態様を参照して、第5の可能な実施態様では、第9のインピードルは、第5のサブインピードルおよび第6のサブインピードルを含み、
第5のサブインピードルは第6のサブインピードルに直列に接続され、基準電源が第5のサブインピードルと第6のサブインピードルとの間に接続され、
第5のサブインピードルの値は第6のサブインピードルの値と同じである。

第1の態様を参照して、第6の可能な実施態様では、ポートインピーダンス部品は、第14のインピードル、第15のインピードル、および第16のインピードルを含み、
第14のインピードルの一端はハイパスフィルタの一方の入力ピンに接続され、第14のインピードルの一端は第15のインピードルの一端にさらに接続され、第14のインピードルの他端はハイパスフィルタの他方の入力ピンに接続され、第14のインピードルの他端は第16のインピードルの一端にさらに接続され、
第15のインピードルの他端は電流出力増幅器に接続され、
第16のインピードルの他端は電流出力増幅器に接続され、
第14のインピードルの値は第15のインピードルの値よりもはるかに大きく、第14のインピードルの値は第16のインピードルの値よりもはるかに大きく、第15のインピードルの値は第16のインピードルの値に等しく、
エコーキャンセルモジュールは、第17のインピードル、第18のインピードル、第19のインピードル、および第20のインピードルを含み、
第17のインピードルの一端は第18のインピードルの一端に接続され、第17のインピードルの他端は第15のインピードルの他端に接続され、第17のインピードルの一端は受信端にさらに接続され、
第18のインピードルの他端は第16のインピードルの一端に接続され、第18のインピードルの一端は受信端にさらに接続され、
第19のインピードルの一端は第20のインピードルの一端に接続され、第19のインピードルの他端は第16のインピードルの他端に接続され、第19のインピードルの一端は受信端にさらに接続され、
第20のインピードルの他端は第15のインピードルの一端に接続され、第20のインピードルの一端は受信端にさらに接続され、
第17のインピードルの値は第19のインピードルの値と同じであり、第18のインピードルの値は第20のインピードルの値と同じであり、第17のインピードルの値は第14のインピードルの値よりもはるかに大きく、第17のインピードルの値は第15インピードルの値よりもはるかに大きく、第17のインピードルの値は第16のインピードルの値よりもはるかに大きく、第18のインピードルの値は第14のインピードルの値よりもはるかに大きく、第18のインピードルの値は第15のインピードルの値よりもはるかに大きく、第18のインピードルの値は第16のインピードルの値よりもはるかに大きい。

第1の態様の第6の可能な実施態様を参照して、第7の可能な実施態様では、第14のインピードルは、第7のサブインピードルおよび第8のサブインピードルを含み、
第7のサブインピードルは第8のサブインピードルに直列に接続され、基準電源が第7のサブインピードルと第8のサブインピードルとの間に接続され、
第7のサブインピードルの値は第8のサブインピードルの値と同じである。

第1の態様または第1の態様の上記の可能な実施態様を参照して、第8の可能な実施態様では、ハイパスフィルタは、トランスおよびDC阻止キャパシタを含み、
トランスは、2つの入力ピンおよび2つの出力ピンを含み、一方の出力ピンはケーブルおよび負荷の等価インピーダンスの一端に接続され、他方の出力ピンはケーブルおよび負荷の等価インピーダンスの他端に接続され、
DC阻止キャパシタは、トランスの一次側の2つのタップの間に接続され、または、
DC阻止キャパシタの一端は、トランスの一方の出力ピンに接続され、DC阻止キャパシタの他端は、ケーブルおよび負荷の等価インピーダンスの一端に接続され、または、
DC阻止キャパシタは、第1のDC阻止サブキャパシタおよび第2のDC阻止サブキャパシタを含み、
第1のDC阻止サブキャパシタの一端は、トランスの一方の出力ピンに接続され、第1のDC阻止サブキャパシタの他端は、ケーブルおよび負荷の等価インピーダンスの一端に接続され、
第2のDC阻止サブキャパシタの一端は、トランスの他方の出力ピンに接続され、第2のDC阻止サブキャパシタの他端は、ケーブルおよび負荷の等価インピーダンスの他端に接続される。

第1の態様の第8の可能な実施態様を参照して、第9の可能な実施態様では、トランスの二次側の2つのタップは、互いに接続され、または、
トランスの二次側の2つのタップは、互いに接続され、かつ基準電源に接続され、
ハイパスフィルタは、キャパシタをさらに含み、
キャパシタは、トランスの二次側の2つのタップの間に接続される。

第1の態様の第3の可能な実施態様または第8の可能な実施態様を参照して、第10の可能な実施態様では、第9のインピードルはトランスの二次側の2つの中央タップの間に接続される。

実施形態に設けられた銅線インターフェース回路では、電流出力増幅器の一端はポートインピーダンス部品に接続され、電流出力増幅器の他端は送信端に接続され、電流出力増幅器は送信される信号を増幅するように構成され、電流出力増幅器の出力は、ハイインピーダンス特性を有し、ポートインピーダンス部品はハイパスフィルタにさらに接続され、ポートインピーダンス部品のインピーダンスは、ハイパスフィルタにより行われるインピーダンス変換を受けた後に、ケーブルおよび負荷の等価インピーダンスとのインピーダンス整合を行うために用いられる。ハイパスフィルタの一端はポートインピーダンス部品に接続され、ハイパスフィルタの他端はケーブルに接続され、ハイパスフィルタは、送信される信号または受信された信号をフィルタリングし、かつ、ポートインピーダンス部品のインピーダンス変換を行うように構成される。エコーキャンセルモジュールの一端はポートインピーダンス部品に接続され、エコーキャンセルモジュールの他端は受信端に接続され、エコーキャンセルモジュールは、受信された信号のサンプリング処理を行い、かつ送信される信号のキャンセル処理を行うように構成される。したがって、消費電力を低減するために、送信中に受信関連部品がオフに切り替えられ、受信中に送信関連部品がオフに切り替えられる際には、電流出力増幅器の出力インピーダンスがハイインピーダンスであるので、ポートインピーダンスは主としてポートインピーダンス部品およびハイパスフィルタを含む。電流出力増幅器がイネーブルである場合、および電流出力増幅器がオフに切り替えられた後には、出力インピーダンスがポートインピーダンス部品のインピーダンスよりも大幅に高くなるので、電流出力増幅器の状態変化は、基本的には、ポートインピーダンスに影響を与えず、それによってユーザポートの終端インピーダンスとケーブルの特性インピーダンスと信号源内部のインピーダンスとの間の具体的な整合関係が不変であることを確実にする。さらに、ワイヤ対間の相互クロストークの変化が回避され、かつ、ワイヤ対の両端の伝送特性の変化が回避され、それによりケーブルの伝送安定性を向上させる。

本発明の実施形態において、または従来技術において、技術的解決策をより明確に説明するために、実施形態または従来技術の説明に必要な図面を以下に簡単に導入する。明らかに、以下の説明における添付の図面は、本発明のいくつかの実施形態を示すものであり、当業者であれば、創造的努力なしに、これらの添付図面から他の図面をさらに導出することができる。

本発明による実施形態1の銅線インターフェース回路の模式的な構造図である。本発明による実施形態2の銅線インターフェース回路の模式的な構造図である。本発明による実施形態2の別の銅線インターフェース回路の模式的な構造図である。本発明による実施形態3の銅線インターフェース回路の模式的な構造図である。本発明による実施形態3の別の銅線インターフェース回路の模式的な構造図である。本発明による実施形態4の銅線インターフェース回路の模式的な構造図である。本発明による実施形態4の別の銅線インターフェース回路の模式的な構造図である。

本発明の実施形態の目的、技術的解決策、および利点をより明確にするために、以下、本発明の実施形態における図面を参照して本発明の実施形態の技術的解決策について明確かつ完全に説明する。明らかに、記載された実施形態は本発明の実施形態の一部であって、その全てではない。創造的努力なしに本発明の実施形態に基づいて当業者によって得られた全ての他の実施形態は、本発明の保護範囲内に含まれるべきである。

実施形態1
図1は、本発明による実施形態1の銅線インターフェース回路の模式的な構造図である。図1に示すように、銅線インターフェース回路は、電流出力増幅器10、ポートインピーダンス部品11、ハイパスフィルタ12、およびエコーキャンセルモジュール13を含む。

電流出力増幅器10の一端はポートインピーダンス部品に接続され、電流出力増幅器10の他端は送信端に接続され、電流出力増幅器10は送信される信号を増幅するように構成され、電流出力増幅器10の出力は、ハイインピーダンス特性を有する。

ポートインピーダンス部品11はハイパスフィルタ12にさらに接続され、ポートインピーダンス部品のインピーダンスは、ハイパスフィルタ12により行われるインピーダンス変換を受けた後に、ケーブルおよび負荷の等価インピーダンスとのインピーダンス整合を行うために用いられる。

ハイパスフィルタ12はトランスを含み、トランスの二次巻回量に対する一次巻回量の比は変更可能であるので、比に従ってポートインピーダンス部品の値を設定する必要があることに留意すべきである。銅線インターフェース回路によって信号を送受信する処理では、ポートインピーダンス部品の値がハイパスフィルタ12によるインピーダンス変換を受けた後に得られたインピーダンス値は、ケーブルおよび負荷の等価インピーダンスとのインピーダンス整合を行うために使用することができる。たとえば、撚線対ケーブルの特性インピーダンスがZ0である場合には、負荷インピーダンスもZ0により設計される。ハイパスフィルタ12のトランスの一次巻回量に対する二次巻回量の比が1：nである場合には、ポートインピーダンス部品11はZ0／（n＊n）により設計すべきである。ポートインピーダンス部品11のインピーダンスZ0／（n＊n）がトランスによって変換された後に得られるインピーダンスは、Z0である。

ケーブルおよび負荷の等価インピーダンスは、長さのケーブルおよび負荷の両方の包括的な等価インピーダンスである。上記の例がさらに用いられ、ケーブルの特性インピーダンスがZ0であり、負荷インピーダンスがZ0である場合には、ケーブルおよび負荷の等価インピーダンスもまたZ0である。

ハイパスフィルタ12の一端はポートインピーダンス部品11に接続され、ハイパスフィルタ12の他端はケーブルに接続され、ハイパスフィルタ12は、送信される信号または受信された信号をフィルタリングし、かつ、ポートインピーダンス部品11のインピーダンス変換を行うように構成される。

エコーキャンセルモジュール13の一端はポートインピーダンス部品に接続され、エコーキャンセルモジュール13の他端は受信端に接続され、エコーキャンセルモジュール13は、受信された信号のサンプリング処理を行うように構成され、送信される信号のキャンセル処理を行うようにさらに構成される。

この実施形態で提供される銅線インターフェース回路では、電流出力増幅器の一端はポートインピーダンス部品に接続され、電流出力増幅器の他端は送信端に接続され、電流出力増幅器は送信される信号を増幅するように構成され、電流出力増幅器の出力は、ハイインピーダンス特性を有し、ポートインピーダンス部品はハイパスフィルタにさらに接続され、ポートインピーダンス部品のインピーダンスは、ハイパスフィルタにより行われるインピーダンス変換を受けた後に、ケーブルおよび負荷の等価インピーダンスとのインピーダンス整合を行うために用いられる。ハイパスフィルタの一端はポートインピーダンス部品に接続され、ハイパスフィルタの他端はケーブルに接続され、ハイパスフィルタは、送信される信号または受信された信号をフィルタリングし、かつ、ポートインピーダンス部品のインピーダンス変換を行うように構成される。エコーキャンセルモジュールの一端はポートインピーダンス部品に接続され、エコーキャンセルモジュールの他端は受信端に接続され、エコーキャンセルモジュールは、受信された信号のサンプリング処理を行い、かつ送信される信号のキャンセル処理を行うように構成される。したがって、消費電力を低減するために、送信中に受信関連部品がオフに切り替えられ、受信中に送信関連部品がオフに切り替えられる際には、電流出力増幅器の出力インピーダンスがハイインピーダンスであるので、ポートインピーダンスは主としてポートインピーダンス部品およびハイパスフィルタによって決定される。電流出力増幅器がイネーブルである場合、および電流出力増幅器がオフに切り替えられた後には、出力インピーダンスがポートインピーダンス部品のインピーダンスよりも大幅に高くなるので、電流出力増幅器の状態変化は、基本的には、ポートインピーダンスに影響を与えず、それによってユーザポートの終端インピーダンスとケーブルの特性インピーダンスと信号源内部のインピーダンスとの間の具体的な整合関係が不変であることを確実にする。さらに、ワイヤ対間の相互クロストークの変化が回避され、かつ、ワイヤ対の両端の伝送特性の変化が回避され、それによりケーブルの伝送安定性を向上させる。

本発明で提供される銅線インターフェース回路は複数の可能な実施態様で実現することができ、可能な実施態様について具体的な実施形態を用いて以下で説明する。
実施形態2

図2は、本発明による実施形態2の銅線インターフェース回路の模式的な構造図である。図2に示すように、ポートインピーダンス部品11は、第1のインピードル111、第2のインピードル112、および第3のインピードル113を含む。

第1のインピードル111の一端は第2のインピードル112の一端に接続され、第1のインピードル111の他端は第3のインピードル113の一端に接続される。

第2のインピードル112の一端は電流出力増幅器10にさらに接続され、第2のインピードル112の他端はハイパスフィルタ12の一方の入力ピンに接続される。

第3のインピードル113の一端は電流出力増幅器10にさらに接続され、第3のインピードル113の他端はハイパスフィルタ12の他方の入力ピンにさらに接続される。

第1のインピードル111の値は第2のインピードル112の値よりもはるかに大きく、第1のインピードル111の値は第3のインピードル113の値よりもはるかに大きく、第2のインピードル112の値は第3のインピードル113の値に等しい。

本実施形態および以下の実施形態における「よりもはるかに大きい」という概念は、ある値が別の値よりも少なくとも3倍であることを示しており、たとえば、上記の説明では、第1のインピードル111の値は第2のインピードル112の値よりも少なくとも3倍大きいことを示していることに留意すべきである。したがって、ある値が別の値よりも少なくとも3倍大きいことが保証される限り、本発明の実施形態における「よりもはるかに大きい」という要件を満たすことができ、その具体的な倍数は回路設計者により経験に従って設定することができ、本明細書に限定されるものではない。

エコーキャンセルモジュール13は、第4のインピードル131、第5のインピードル132、第6のインピードル133、および第7のインピードル134を含む。

第4のインピードル131の一端は第5のインピードル132の一端に接続され、第4のインピードル131の他端は第2のインピードル112の一端に接続され、第4のインピードル131の一端は受信端にさらに接続される。

第5のインピードル132の一端は受信端にさらに接続され、第5のインピードル132の他端は第3のインピードル113の他端に接続される。

第6のインピードル133の一端は第7のインピードル134の一端に接続され、第6のインピードル133の他端は第3のインピードル113の一端に接続され、第6のインピードル133の一端は受信端にさらに接続される。

第7のインピードル134の一端は受信端にさらに接続され、第7のインピードル134の他端は第2のインピードル112の他端に接続される。

第4のインピードル131の値は第6のインピードル133の値と同じであり、第5のインピードル132の値は第7のインピードル134の値と同じであり、第4のインピードル131の値は第1のインピードル111の値よりもはるかに大きく、第4のインピードル131の値は第2のインピードル112の値よりもはるかに大きく、第4のインピードル131の値は第3のインピードル113の値よりもはるかに大きく、第5のインピードル132の値は第1のインピードル111の値よりもはるかに大きく、第5のインピードル132の値は第2のインピードル112の値よりもはるかに大きく、第5のインピードル132の値は第3のインピードル113の値よりもはるかに大きい。

ハイパスフィルタ12は、トランス121およびDC阻止キャパシタ122を含む。

トランス121は2つの入力ピンおよび2つの出力ピンを含み、一方の出力ピンはケーブルおよび負荷の等価インピーダンスの一端に接続され、他方の出力ピンはケーブルおよび負荷の等価インピーダンスの他端に接続される。

DC阻止キャパシタ122は、トランス121の一次側の2つのタップの間に接続され、または、
DC阻止キャパシタ122の一端はトランス121の一方の出力ピンに接続され、DC阻止キャパシタ122の他端はケーブルおよび負荷の等価インピーダンスの一端に接続され、または、
さらに、必要に応じて、DC阻止キャパシタ122は第1のDC阻止サブキャパシタおよび第2のDC阻止キャパシタを含む。

第1のDC阻止サブキャパシタの一端は、トランス121の一方の出力ピンに接続され、第1のDC阻止サブキャパシタの他端は、ケーブルおよび負荷の等価インピーダンス14の一端に接続される。

第2のDC阻止サブキャパシタの一端は、トランス121の他方の出力ピンに接続され、第2のDC阻止サブキャパシタの他端は、ケーブルおよび負荷の等価インピーダンス14の他端に接続される。

さらに、可能な実施態様は、トランス121の二次側の2つのタップが互いに接続されるということであり、または、
別の可能な実施態様は、トランス121の二次側の2つのタップが互いに接続され、かつ基準電源123に接続されるということであり、または、
可能な実施態様は、ハイパスフィルタ12がキャパシタをさらに含むということである。

キャパシタは、トランス121の二次側の2つのタップの間に接続される。

電流出力増幅器10が使用され、電流出力増幅器10の出力はハイインピーダンス特性を有し、電流出力増幅器10が正常に動作する場合には、電流出力増幅器10の出力インピーダンスはポートインピーダンス部品のそれと比べてハイインピーダンスであり、電流出力増幅器10がオフに切り替えられた場合には、電流出力増幅器10の出力はまたハイインピーダンスである。ポートインピーダンスは、主としてポートインピーダンス部品と、トランスを含むハイパスフィルタと、によって決定され、電流出力増幅器10のオンおよびオフはポートインピーダンスに影響を与えない。主に第1のインピードル111、第2のインピードル112、および第3のインピードル113を抵抗網として含むポートインピーダンス部品11は、トランスを含むハイパスフィルタによって変換され、それからケーブルおよび負荷の等価インピーダンス14と整合する。第2のインピードル112および第3のインピードル113は、受信方向のサンプリング抵抗である。一般に、消費電力を低減するために、第1のインピードル111の値は第2のインピードル112および第3のインピードル113の値よりもはるかに大きい。

さらに、図2に基づき、図3は本発明による実施形態2の別の銅線インターフェース回路の模式的な構造図である。図3に示す銅線インターフェース回路では第1のインピードル111が改良されていることを除いて、他の構成要素は図2に示した構成要素と完全に一致し、ここでは詳細を再び説明しないことに留意されたい。図3に示すように、第1のインピードル111は、第1のサブインピードル111aおよび第2のサブインピードル111bを含む。

第1のサブインピードル111aは第2のサブインピードル111bに直列に接続され、基準電源114が第1のサブインピードル111aと第2のサブインピードル111bとの間に接続される。

第1のサブインピードル111aの値は第2のサブインピードル111bの値と同じである。
実施形態3

図4は、本発明による実施形態3の銅線インターフェース回路の模式的な構造図である。図4に示すように、ポートインピーダンス部品11は、第8のインピードル115および第9のインピードル116を含む。

第8のインピードル115の一端は電流出力増幅器10に接続され、第8のインピードル115の一端はハイパスフィルタ12の一方の入力ピンにさらに接続され、第8のインピードル115の他端は電流出力増幅器10に接続され、第8のインピードル115の一端はハイパスフィルタ12の他方の入力ピンにさらに接続される。

第9のインピードル116は、ハイパスフィルタ12のトランス121の二次側の2つの中央タップの間に接続される。

具体的には、第9のインピードル116は、トランス121の二次側の2つのタップの間に接続される。

第8のインピードル115の値は、第9のインピードル116の値よりもはるかに大きい。

エコーキャンセルモジュール13は、第10のインピードル135、第11のインピードル136、第12のインピードル137、および第13のインピードル138を含む。

第10のインピードル135の一端は第11のインピードル136の一端に接続され、第10のインピードル135の他端はハイパスフィルタ12の一方の入力ピンに接続され、第10のインピードル135の一端は受信端にさらに接続される。

第11のインピードル136の一端は受信端にさらに接続され、第11のインピードル136の他端は第9のインピードル116の一端に接続される。

第12のインピードル137の一端は第13のインピードル138の一端に接続され、第12のインピードル137の他端はハイパスフィルタ12の他方の入力ピンに接続され、第12のインピードル137の一端は受信端にさらに接続される。

第13のインピードル138の一端は受信端にさらに接続され、第13のインピードル138の他端は第9のインピードル116の他端に接続される。

第10のインピードル135の値は第12のインピードル137の値と同じであり、第11のインピードル136の値は第13のインピードル138の値と同じであり、第10のインピードル135の値は第8のインピードル115の値よりもはるかに大きく、第10のインピードル135の値は第9のインピードル116の値よりもはるかに大きく、第11のインピードル136の値は第8のインピードル115の値よりもはるかに大きく、第11のインピードル136の値は第9のインピードル116の値よりもはるかに大きい。

DC阻止キャパシタ122は、トランス121の一次側の2つのタップの間に接続され、または、
DC阻止キャパシタ122の一端はトランス121の一方の出力ピンに接続され、DC阻止キャパシタ122の他端はケーブルおよび負荷の等価インピーダンス14の一端に接続され、または、
さらに、必要に応じて、DC阻止キャパシタ122は第1のDC阻止サブキャパシタおよび第2のDC阻止キャパシタを含む。

第1のDC阻止サブキャパシタの一端は、トランス121の一方の出力ピンに接続され、第1のDC阻止サブキャパシタの他端は、ケーブルおよび負荷の等価インピーダンスの一端に接続される。

第2のDC阻止サブキャパシタの一端は、トランス121の他方の出力ピンに接続され、第2のDC阻止サブキャパシタの他端は、ケーブルおよび負荷の等価インピーダンスの他端に接続される。

さらに、可能な実施態様は、トランス121の二次側の2つのタップが互いに接続されるということであり、または、
別の可能な実施態様は、トランス121の二次側の2つのタップが互いに接続され、かつ基準電源に接続されるということであり、または、
可能な実施態様は、ハイパスフィルタ12がキャパシタをさらに含むということである。

電流出力増幅器10が使用され、電流出力増幅器10の出力はハイインピーダンス特性を有し、主に第1のインピードル111、第2のインピードル112、および第3のインピードル113を抵抗網として含むポートインピーダンス部品11は、トランス121により行われるインピーダンス変換を受けて、それからケーブルおよび負荷の等価インピーダンス14と整合する。第9のインピードル116は、受信方向のサンプリング抵抗である。一般に、消費電力を低減するために、第8のインピードル115の値は第9のインピードル116の値よりもはるかに大きい。

エコーキャンセルモジュール13は、インピードルネットワークとして第10のインピードル135、第11のインピードル136、第12のインピードル137、および第13のインピードル138を含み、第10のインピードル135、第11のインピードル136、第12のインピードル137、および第13のインピードル138は、第9のインピードル116の2つの側の電圧とトランス121の二次電圧とを別々にサンプリングして、受信された信号のサンプリングおよび送信方向の信号のキャンセルを完了する。一般に、第10のインピードル135および第11のインピードル136のインピーダンス値は、第8のインピードル115および第9のインピードル116のインピーダンス値よりもはるかに大きい。

さらに、図4に基づき、図5は本発明による実施の形態3の別の銅線インターフェース回路の模式的な構造図である。図5に示す銅線インターフェース回路では第8のインピードル115および第9のインピードル116が改良されていることを除いて、他の構成要素は図4に示した構成要素と完全に一致し、ここでは詳細を再び説明しないことに留意されたい。図5に示すように、第8のインピードル115は、第3のサブインピードル115aおよび第4のサブインピードル115bを含む。

第3のサブインピードル115aは第4のサブインピードル115bに直列に接続され、基準電源114が第3のサブインピードル115aと第4のサブインピードル115bとの間に接続される。

第3のサブインピードル115aの値は第4のサブインピードル115bの値と同じである。

あるいは、別の実現可能な実施態様は、第8のインピードル115が1つのインピードルであり、第9のインピードル116が第5のサブインピードルおよび第6のサブインピードルを含むということである。

第5のサブインピードルは第6のサブインピードルに直列に接続され、基準電源が第5のサブインピードルと第6のサブインピードルとの間に接続される。

第5のサブインピードルの値は第6のサブインピードルの値と同じである。

第9のインピードル116を第5のサブインピードルと第6のサブインピードルとに分割する一形態は、第8のインピードル115を分割する形態と同様なので、第5のサブインピードルおよび第6のサブインピードルは本図面には示していない。
実施形態4

図6は、本発明による実施形態4の銅線インターフェース回路の模式的な構造図である。図6に示すように、ポートインピーダンス部品11は、第14のインピードル117、第15のインピードル118、および第16のインピードル119を含む。

第14のインピードル117の一端はハイパスフィルタ12の一方の入力ピンに接続され、第14のインピードル117の一端は第15のインピードル118の一端にさらに接続され、第14のインピードル117の他端はハイパスフィルタ12の他方の入力ピンに接続し、第14のインピードル117の他端は第16のインピードル119の一端にさらに接続される。

第15のインピードル118の他端は、電流出力増幅器10に接続される。

第16のインピードル119の他端は、電流出力増幅器10に接続される。

第14のインピードル117の値は第15のインピードル118の値よりもはるかに大きく、第14のインピードル117の値は第16のインピードル119の値よりもはるかに大きく、第15のインピードル118の値は第16のインピードル119の値に等しい。

エコーキャンセルモジュール13は、第17のインピードル139、第18のインピードル1310、第19のインピードル1311、および第20のインピードル1312を含む。

第17のインピードル139の一端は第18のインピードル1310の一端に接続され、第17のインピードル139の他端は第15のインピードル118の他端に接続され、第17のインピードル139の一端は受信端にさらに接続される。

第18のインピードル1310の他端は第16のインピードル119の一端に接続され、第18のインピードル1310の一端は受信端にさらに接続される。

第19のインピードル1311の一端は第20のインピードル1312の一端に接続され、第19のインピードル1311の他端は第16のインピードル119の他端に接続され、第19のインピードル1311の一端は受信端にさらに接続される。

第20のインピードル1312の他端は第15のインピードル118の一端に接続され、第20のインピードル1312の一端は受信端にさらに接続される。

第17のインピードル139の値は第19のインピードル1311の値と同じであり、第18のインピードル1310の値は第20のインピードル1312の値と同じであり、第17のインピードル139の値は第14のインピードル117の値よりもはるかに大きく、第17のインピードル139の値は第15のインピードル118の値よりもはるかに大きく、第17のインピードル139の値は第16のインピードル119の値よりもはるかに大きく、第18のインピードル1310の値は第14のインピードル117の値よりもはるかに大きく、第18のインピードル1310の値は第15のインピードル118の値よりもはるかに大きく、第18のインピードル1310の値は第16のインピードル119の値よりもはるかに大きい。

トランス121は2つの入力ピンおよび2つの出力ピンを含み、一方の出力ピンはケーブルおよび負荷の等価インピーダンス14の一端に接続され、他方の出力ピンはケーブルおよび負荷の等価インピーダンス14の他端に接続される。

第1のDC阻止サブキャパシタの一端は、トランスの一方の出力ピンに接続され、第1のDC阻止サブキャパシタの他端は、ケーブルおよび負荷の等価インピーダンスの一端に接続される。

第2のDC阻止サブキャパシタの一端は、トランスの他方の出力ピンに接続され、第2のDC阻止サブキャパシタの他端は、ケーブルおよび負荷の等価インピーダンスの他端に接続される。

電流出力増幅器10が使用され、増幅器の出力はハイインピーダンス特性である。電流出力増幅器10が正常に動作する場合には、電流出力増幅器10の出力インピーダンスはポートインピーダンス部品のそれと比べてハイインピーダンスであり、電流出力増幅器10がオフに切り替えられた場合には、電流出力増幅器10の出力はまたハイインピーダンスである。ポートインピーダンスは、主としてポートインピーダンス部品と、トランスを含むハイパスフィルタと、によって決定され、電流出力増幅器10のオンおよびオフはポートインピーダンスに影響を与えない。主に第14のインピードル117を抵抗網として含むポートインピーダンス部品は、トランス121により行われるインピーダンス変換を受けて、それからケーブルおよび負荷の等価インピーダンス14と整合する。第15のインピードル118および第16のインピードル119は、受信方向のサンプリング抵抗である。一般に、消費電力を低減するために、第14のインピードル117の値は、第15のインピードル118および第16のインピードル119の値よりもはるかに大きい。

エコーキャンセルモジュール13は、インピードルネットワークとして第17のインピードル139、第18のインピードル1310、第19のインピードル1311、および第20のインピードル1312を含み、第17のインピードル139、第18のインピードル1310、第19のインピードル1311、および第20のインピードル1312は、第15のインピードル118および第16のインピードル119の2つの側の電圧を別々にサンプリングして、受信された信号のサンプリングおよび送信方向の信号のキャンセルを完了する。一般に、第17のインピードル139および第18のインピードル1310のインピーダンス値は、第14のインピードル117、第15のインピードル118、および第16のインピードル119のインピーダンス値よりもはるかに大きい。

さらに、図6に基づき、図7は本発明による実施の形態4の別の銅線インターフェース回路の模式的な構造図である。図7に示す銅線インターフェース回路では第14のインピードル117が改良されていることを除いて、他の構成要素は図6に示した構成要素と完全に一致し、ここでは詳細を再び説明しないことに留意されたい。図7に示すように、第14のインピードル117は、第7のサブインピードル117aおよび第8のサブインピードル117bを含む。

第7のサブインピードル117aは第8のサブインピードル117bに直列に接続され、基準電源が第7のサブインピードル117aと第8のサブインピードル117bとの間に接続される。

第7のサブインピードル117aの値は、第8のサブインピードル117bの値と同じである。

当業者であれば、本発明の実施形態による方法のステップの全てまたは一部は関連するハードウェアを命令するプログラムによって実現することができ、そのプログラムはコンピュータ可読記憶媒体に格納することができることを理解すべきである。プログラムが実行されると、本発明の実施形態による方法のステップが実行される。記憶媒体は、ROM／RAM、磁気ディスク、または光ディスクを含む。

最後に、上記の実施形態は、本発明を限定するものではなく、本発明の技術的解決策を説明するためのものに過ぎないことに留意されたい。本発明について上記の実施形態を参照して詳細に説明したが、当業者であれば、本発明の実施形態の技術的解決策の範囲から逸脱することなく、上記の実施形態に記載された技術的解決策に改変を行い、あるいはその複数または全ての技術的特徴に等価な置換を行うことができることを理解すべきである。

10 電流出力増幅器
11 ポートインピーダンス部品
12 ハイパスフィルタ
13 エコーキャンセルモジュール
14 等価インピーダンス
111 第1のインピードル
111a 第1のサブインピードル
111b 第2のサブインピードル
112 第2のインピードル
113 第3のインピードル
114 基準電源
115 第8のインピードル
115a 第3のサブインピードル
115b 第4のサブインピードル
116 第9のインピードル
117 第14のインピードル
117a 第7のサブインピードル
117b 第8のサブインピードル
118 第15のインピードル
119 第16のインピードル
121 トランス
122 DC阻止キャパシタ
123 基準電源
131 第4のインピードル
132 第5のインピードル
133 第6のインピードル
134 第7のインピードル
135 第10のインピードル
136 第11のインピードル
137 第12のインピードル
138 第13のインピードル
139 第17のインピードル
1310 第18のインピードル
1311 第19のインピードル
1312 第20のインピードル

Claims

電流出力増幅器と、ポートインピーダンス部品と、ハイパスフィルタと、エコーキャンセルモジュールとを有する銅線インターフェース回路であって、
前記電流出力増幅器の一端は前記ポートインピーダンス部品に接続され、前記電流出力増幅器の他端は送信端に接続され、前記電流出力増幅器は送信される信号を増幅するように構成され、前記電流出力増幅器の出力は、ハイインピーダンス特性を有し、
前記ポートインピーダンス部品は前記ハイパスフィルタにさらに接続され、前記ポートインピーダンス部品のインピーダンスは、前記ハイパスフィルタにより行われるインピーダンス変換を受けた後に、ケーブルおよび負荷の等価インピーダンスとのインピーダンス整合を行うために用いられ、
前記ハイパスフィルタの一端は前記ポートインピーダンス部品に接続され、前記ハイパスフィルタの他端は前記ケーブルに接続され、前記ハイパスフィルタは、前記送信される信号または受信された信号をフィルタリングし、かつ、前記ポートインピーダンス部品のインピーダンス変換を行うように構成され、
前記エコーキャンセルモジュールの一端は前記ポートインピーダンス部品に接続され、前記エコーキャンセルモジュールの他端は受信端に接続され、前記エコーキャンセルモジュールは、前記受信された信号のサンプリング処理を行うように構成され、前記送信される信号のキャンセル処理を行うようにさらに構成され、
前記ポートインピーダンス部品は第9のインピードルを含み、
前記第9のインピードルは前記ハイパスフィルタのトランスの二次側の2つの中央タップの間に接続され、
前記第9のインピードルは、第5のサブインピードルおよび第6のサブインピードルを含み、
前記第5のサブインピードルは前記第6のサブインピードルに直列に接続され、基準電源が前記第5のサブインピードルと前記第6のサブインピードルとの間に接続され、
前記第5のサブインピードルの値は前記第6のサブインピードルの値と同じである、銅線インターフェース回路。
前記ポートインピーダンス部品は第8のインピードルをさらに含み、
前記第8のインピードルの一端は前記電流出力増幅器に接続され、前記第8のインピードルの前記一端は前記ハイパスフィルタの一方の入力ピンにさらに接続され、前記第8のインピードルの他端は前記電流出力増幅器に接続され、前記第8のインピードルの前記一端は、前記ハイパスフィルタの他方の入力ピンにさらに接続され、
前記第8のインピードルの値は前記第9のインピードルの値よりもはるかに大きく、
前記エコーキャンセルモジュールは、第10のインピードル、第11のインピードル、第12のインピードル、および第13のインピードルを含み、
前記第10のインピードルの一端は前記第11のインピードルの一端に接続され、前記第10のインピードルの他端は前記ハイパスフィルタの前記一方の入力ピンに接続され、前記第10のインピードルの前記一端は受信端にさらに接続され、
前記第11のインピードルの前記一端は前記受信端にさらに接続され、前記第11のインピードルの他端は前記第9のインピードルの一端に接続され、
前記第12のインピードルの一端は前記第13のインピードルの一端に接続され、前記第12のインピードルの他端は前記ハイパスフィルタの前記他方の入力ピンに接続され、前記第12のインピードルの前記一端は受信端にさらに接続され、
前記第13のインピードルの前記一端は前記受信端にさらに接続され、前記第13のインピードルの他端は前記第9のインピードルの他端に接続され、
前記第10のインピードルの値は前記第12のインピードルの値と同じであり、前記第11のインピードルの値は前記第13のインピードルの値と同じであり、前記第10のインピードルの値は前記第8のインピードルの値よりもはるかに大きく、前記第10のインピードルの値は前記第9のインピードルの値よりもはるかに大きく、前記第11のインピードルの値は前記第8のインピードルの値よりもはるかに大きく、前記第11のインピードルの値は前記第9のインピードルの値よりもはるかに大きい、請求項1に記載の銅線インターフェース回路。
前記第8のインピードルは、第3のサブインピードルおよび第4のサブインピードルを含み、
前記第3のサブインピードルは前記第4のサブインピードルに直列に接続され、基準電源が前記第3のサブインピードルと前記第4のサブインピードルとの間に接続され、
前記第3のサブインピードルの値は前記第4のサブインピードルの値と同じである、請求項2に記載の銅線インターフェース回路。
電流出力増幅器と、ポートインピーダンス部品と、ハイパスフィルタと、エコーキャンセルモジュールとを有する銅線インターフェース回路であって、
前記電流出力増幅器の一端は前記ポートインピーダンス部品に接続され、前記電流出力増幅器の他端は送信端に接続され、前記電流出力増幅器は送信される信号を増幅するように構成され、前記電流出力増幅器の出力は、ハイインピーダンス特性を有し、
前記ポートインピーダンス部品は前記ハイパスフィルタにさらに接続され、前記ポートインピーダンス部品のインピーダンスは、前記ハイパスフィルタにより行われるインピーダンス変換を受けた後に、ケーブルおよび負荷の等価インピーダンスとのインピーダンス整合を行うために用いられ、
前記ハイパスフィルタの一端は前記ポートインピーダンス部品に接続され、前記ハイパスフィルタの他端は前記ケーブルに接続され、前記ハイパスフィルタは、前記送信される信号または受信された信号をフィルタリングし、かつ、前記ポートインピーダンス部品のインピーダンス変換を行うように構成され、
前記エコーキャンセルモジュールの一端は前記ポートインピーダンス部品に接続され、前記エコーキャンセルモジュールの他端は受信端に接続され、前記エコーキャンセルモジュールは、前記受信された信号のサンプリング処理を行うように構成され、前記送信される信号のキャンセル処理を行うようにさらに構成され、
前記ポートインピーダンス部品は、第14のインピードル、第15のインピードル、および第16のインピードルを含み、
前記第14のインピードルの一端は前記ハイパスフィルタの一方の入力ピンに接続され、前記第14のインピードルの前記一端は前記第15のインピードルの一端にさらに接続され、前記第14のインピードルの他端は前記ハイパスフィルタの他方の入力ピンに接続され、前記第14のインピードルの前記他端は前記第16のインピードルの一端にさらに接続され、
前記第15のインピードルの他端は前記電流出力増幅器に接続され、
前記第16のインピードルの他端は前記電流出力増幅器に接続され、
前記第14のインピードルの値は前記第15のインピードルの値よりもはるかに大きく、前記第14のインピードルの値は前記第16のインピードルの値よりもはるかに大きく、前記第15のインピードルの値は前記第16のインピードルの値に等しく、
前記エコーキャンセルモジュールは、第17のインピードル、第18のインピードル、第19のインピードル、および第20のインピードルを含み、
前記第17のインピードルの一端は前記第18のインピードルの一端に接続され、前記第17のインピードルの他端は前記第15のインピードルの前記他端に接続され、前記第17のインピードルの前記一端は受信端にさらに接続され、
前記第18のインピードルの他端は前記第16のインピードルの前記一端に接続され、前記第18のインピードルの前記一端は前記受信端にさらに接続され、
前記第19のインピードルの一端は前記第20のインピードルの一端に接続され、前記第19のインピードルの他端は前記第16のインピードルの前記他端に接続され、前記第19のインピードルの前記一端は前記受信端にさらに接続され、
前記第20のインピードルの他端は前記第15のインピードルの前記一端に接続され、前記第20のインピードルの前記一端は前記受信端にさらに接続され、
前記第17のインピードルの値は前記第19のインピードルの値と同じであり、前記第18のインピードルの値は前記第20のインピードルの値と同じであり、前記第17のインピードルの値は前記第14のインピードルの値よりもはるかに大きく、前記第17のインピードルの値は前記第15インピードルの値よりもはるかに大きく、前記第17のインピードルの値は前記第16のインピードルの値よりもはるかに大きく、前記第18のインピードルの値は第14のインピードルの値よりもはるかに大きく、前記第18のインピードルの値は前記第15のインピードルの値よりもはるかに大きく、前記第18のインピードルの値は前記第16のインピードルの値よりもはるかに大きい、銅線インターフェース回路。
前記第14のインピードルは、第7のサブインピードルおよび第8のサブインピードルを含み、
前記第7のサブインピードルは前記第8のサブインピードルに直列に接続され、基準電源が前記第7のサブインピードルと前記第8のサブインピードルとの間に接続され、
前記第7のサブインピードルの値は前記第8のサブインピードルの値と同じである、請求項4に記載の銅線インターフェース回路。
前記ハイパスフィルタは、トランスおよびDC阻止キャパシタを含み、
前記トランスは、2つの入力ピンおよび2つの出力ピンを含み、一方の出力ピンは前記ケーブルおよび負荷の前記等価インピーダンスの一端に接続され、他方の出力ピンは前記ケーブルおよび負荷の前記等価インピーダンスの他端に接続され、
前記DC阻止キャパシタは、前記トランスの一次側の2つのタップの間に接続され、または、
前記DC阻止キャパシタの一端は、前記トランスの一方の出力ピンに接続され、前記DC阻止キャパシタの他端は、前記ケーブルおよび負荷の前記等価インピーダンスの前記一端に接続され、または、
前記DC阻止キャパシタは、第1のDC阻止サブキャパシタおよび第2のDC阻止サブキャパシタを含み、
前記第1のDC阻止サブキャパシタの一端は、前記トランスの前記一方の出力ピンに接続され、前記第1のDC阻止サブキャパシタの他端は、前記ケーブルおよび負荷の前記等価インピーダンスの前記一端に接続され、
前記第2のDC阻止サブキャパシタの一端は、前記トランスの前記他方の出力ピンに接続され、前記第2のDC阻止サブキャパシタの他端は、前記ケーブルおよび負荷の前記等価インピーダンスの前記他端に接続される、請求項1乃至5のいずれか1項に記載の銅線インターフェース回路。
前記トランスの二次側の2つのタップは、互いに接続され、または、
前記トランスの二次側の2つのタップは、互いに接続され、かつ基準電源に接続され、
前記ハイパスフィルタは、キャパシタをさらに含み、
前記キャパシタは、前記トランスの二次側の2つのタップの間に接続される、請求項6に記載の銅線インターフェース回路。
前記第9のインピードルは、前記トランスの前記二次側の前記2つの中央タップの間に接続される、請求項1または2に記載の銅線インターフェース回路。