CN104813592B - 铜线接口电路 - Google Patents
铜线接口电路 Download PDFInfo
- Publication number
- CN104813592B CN104813592B CN201380002108.8A CN201380002108A CN104813592B CN 104813592 B CN104813592 B CN 104813592B CN 201380002108 A CN201380002108 A CN 201380002108A CN 104813592 B CN104813592 B CN 104813592B
- Authority
- CN
- China
- Prior art keywords
- impedance
- sub
- value
- pass filter
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 41
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 15
- 239000010949 copper Substances 0.000 title claims abstract description 15
- 230000009466 transformation Effects 0.000 claims abstract description 13
- 238000005070 sampling Methods 0.000 claims abstract description 10
- 238000012545 processing Methods 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims description 65
- 230000000903 blocking effect Effects 0.000 claims description 49
- 238000001914 filtration Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 abstract description 2
- 238000003032 molecular docking Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Telephone Function (AREA)
Abstract
本发明提供一种铜线接口电路。包括：电流输出型放大器(10)与端口阻抗部件(11)以及发送端连接，电流输出型放大器(10)用于将待发送信号进行放大；端口阻抗部件(11)还与高通滤波器(12)连接，端口阻抗部件(11)的阻抗经过高通滤波器(12)阻抗变换后用于与线缆和负载的等效阻抗进行阻抗匹配；高通滤波器(12)与端口阻抗部件(11)以及电缆连接，高通滤波器(12)用于对待发送信号或接收信号进行滤波，并对端口阻抗部件(11)进行阻抗变换；回波抵消模块(13)与端口阻抗部件(11)以及接收端连接，回波抵消模块用于对接收信号的采样处理和对待发送信号的抵消处理。避免了线对间的相互串扰发生变化，提高了线缆的传输稳定性。
Description
技术领域
本发明涉及通信技术，尤其涉及一种铜线接口电路。
背景技术
随着通信技术的发展，千兆铜线(G.Fast)将铜线接入的速率引入了千兆的时代，G.fast是在短距离双绞线上传输超高速率带宽的接入技术。G.fast的高频段初始阶段会采用到106MHz，并且可以扩展到212MHz，频率越高G.fast可获得的带宽也越高。但信号频率越高传输距离越短，成本和功耗越大。G.fast在上、下行速率划分上没有采用类似VDSL2的FDD频分方式，而是采用TDD时分复用方式，采用不同的时间窗分给上、下行流量。
G.Fast技术，相对于已有的DSL技术，使用的信号频率往高频扩展了很多，同时使得在一捆线缆中不同端口之间的串扰比已有的DSL技术严重很多。与线缆连接的某个用户端口的端接阻抗匹配与否，不仅会影响其他线对间的相互串扰，也会影响该线缆中其他线对两端的传输特性。由阻抗匹配的定义可知，阻抗匹配指的是信号传输过程中负载阻抗、线缆特征阻抗和信源内阻抗之间的特定配合关系。因此无论端口处于发送、接收、激活或去激活状态都需要保持端口阻抗基本不变。
现有技术中，用户端口与采用G.Fast技术的线缆通过接口电路连接，该接口电路为了节省功耗，根据G.Fast技术采用TDD时分复用的特点，在接收线缆传输的信号时或端口处于去激活状态时，该接口电路与发送有关的器件会停止工作，类似的，当向线缆发送信号时，该接口电路域接收有关的器件会停止工作。但是，由于现有技术中G.Fast接口电路本身设计的缺陷，当技术中的接口电路中的部分器件处于工作或者停止工作的不同状态时，该器件的阻抗特性会发生变化，造成用户端口的端接阻抗不能匹配，从而导致线对间的相互串扰发生变化，且线对两端的传输特性发生变化，造成线缆的传输稳定性降低。
发明内容
本发明实施例提供一种铜线接口电路，能够避免线对两端的传输特性发生变化，提高了线缆的传输稳定性。
本发明的第一个方面是提供一种铜线接口电路，包括：
电流输出型放大器的一端与端口阻抗部件连接，所述电流输出型放大器的另一端与发送端连接，所述电流输出型放大器用于将待发送信号进行放大，所述电流输出型放大器的输出具有高阻抗特性；
所述端口阻抗部件还与高通滤波器连接，所述端口阻抗部件的阻抗经过高通滤波器阻抗变换后用于与线缆和负载的等效阻抗进行阻抗匹配；
所述高通滤波器一端与所述端口阻抗部件连接，所述高通滤波器另一端与所述电缆连接，所述高通滤波器用于对待发送信号或接收信号进行滤波，并对端口阻抗部件进行阻抗变换；
回波抵消模块的一端与所述端口阻抗部件连接，所述回波抵消模块的另一端与接收端连接，所述回波抵消模块用于对所述接收信号的采样处理，还用于对待发送信号的抵消处理。
结合第一个方面，在第一种可能的实现方式中，所述端口阻抗部件包括：第一阻抗、第二阻抗、第三阻抗；
所述第一阻抗的一端与所述第二阻抗的一端连接，所述第一阻抗的另一端与所述第三阻抗的一端连接；
所述第二阻抗的一端还与所述电流输出型放大器连接，所述第二阻抗的另一端还与所述高通滤波器的一个输入管脚连接；
所述第三阻抗的一端还与所述电流输出型放大器连接，所述第三阻抗的另一端还与所述高通滤波器的另一个输入管脚连接；
其中，所述第一阻抗的取值远大于所述第二阻抗的取值，所述第一阻抗的取值远大于所述第三阻抗的取值，所述第二阻抗的取值与所述第三阻抗的取值相等；
所述回波抵消模块包括：第四阻抗、第五阻抗、第六阻抗、第七阻抗；
所述第四阻抗的一端与所述第五阻抗的一端连接，所述第四阻抗的另一端与所述第二阻抗的一端连接，所述第四阻抗的一端还与接收端连接；
所述第五阻抗的一端还与所述接收端连接，所述第五阻抗的另一端与所述第三阻抗的另一端连接；
所述第六阻抗的一端与所述第七阻抗的一端连接，所述第六阻抗的另一端与所述第三阻抗的一端连接，所述第六阻抗的一端还与接收端连接；
所述第七阻抗的一端还与所述接收端连接，所述第七阻抗的另一端与所述第二阻抗的另一端连接；
其中，所述第四阻抗与所述第六阻抗的取值相同，所述第五阻抗与所述第七阻抗相同，所述第四阻抗的取值远大于所述第一阻抗的取值、所述第四阻抗的取值远大于所述第二阻抗的取值、所述第四阻抗的取值远大于所述第三阻抗的取值，所述第五阻抗的取值远大于所述第一阻抗的取值、所述第五阻抗的取值远大于所述第二阻抗的取值、所述第五阻抗的取值远大于所述第三阻抗的取值。
结合第一个方面的第一种可能的实现方式，在第二种可能的实现方式中，所述第一阻抗包括：第一子阻抗、第二子阻抗；
所述第一子阻抗与所述第二子阻抗串联，所述第一子阻抗与所述第二子阻抗之间连接一参考电源；
其中，所述第一子阻抗的取值与所述第二子阻抗的取值相同。
结合第一个方面，在第三种可能的实现方式中，所述端口阻抗部件包括：第八阻抗、第九阻抗；
所述第八阻抗的一端与所述电流输出型放大器连接，所述第八阻抗的一端还与所述高通滤波器的一个输入管脚连接，所述第八阻抗的另一端与所述电流输出型放大器连接，所述第八阻抗的一端还与所述高通滤波器的另一个输入管脚连接；
所述第九阻抗连接在所述高通滤波器中变压器的次级两个中心抽头之间；
其中，所述第八阻抗的取值远大于所述第九阻抗的取值；
所述回波抵消模块包括：第十阻抗、第十一阻抗、第十二阻抗、第十三阻抗；
所述第十阻抗的一端与所述第十一阻抗的一端连接，所述第十阻抗的另一端与所述高通滤波器的一个输入管脚连接，所述第十阻抗的一端还与接收端连接；
所述第十一阻抗的一端还与所述接收端连接，所述第十一阻抗的另一端与所述第九阻抗的一端连接；
所述第十二阻抗的一端与所述第十三阻抗的一端连接，所述第十二阻抗的另一端与所述高通滤波器的另一个输入管脚连接，所述第十二阻抗的一端还与接收端连接；
所述第十三阻抗的一端还与所述接收端连接，所述第七阻抗的另一端与所述第九阻抗的另一端连接；
其中，所述第十阻抗与所述第十二阻抗的取值相同，所述第十一阻抗与所述第十三阻抗相同，所述第十阻抗的取值远大于所述第八阻抗的取值、所述第十阻抗的取值远大于所述第九阻抗的取值，所述第十一阻抗的取值远大于所述第八阻抗的取值、所述第十一阻抗的取值远大于所述第九阻抗的取值。
结合第一个方面的第三种可能的实现方式，在第四种可能的实现方式中，所述第八阻抗包括：第三子阻抗、第四子阻抗；
所述第三子阻抗与所述第四子阻抗串联，所述第三子阻抗与所述第四子阻抗之间连接一参考电源；
其中，所述第三子阻抗的取值与所述第四子阻抗的取值相同。
结合第一个方面的第三种可能的实现方式或第四种可能的实现方式，在第五种可能的实现方式中，所述第九阻抗包括：第五子阻抗、第六子阻抗；
所述第五子阻抗与所述第六子阻抗串联，所述第五子阻抗与所述第六子阻抗之间连接一参考电源；
其中，所述第五子阻抗的取值与所述第六子阻抗的取值相同。
结合第一个方面，在第六种可能的实现方式中，所述端口阻抗部件包括：第十四阻抗、第十五阻抗、第十六阻抗；
所述第十四阻抗的一端与所述高通滤波器的一个输入管脚连接，所述第十四阻抗的一端还与所述第十五阻抗的一端连接，所述第十四阻抗的另一端与所述高通滤波器的另一个输入管脚连接，所述第十四阻抗的另一端还与所述第十六阻抗的一端连接；
所述第十五阻抗的另一端与所述电流输出型放大器连接；
所述第十六阻抗的另一端与所述电流输出型放大器连接；
其中，所述第十四阻抗的取值远大于所述第十五阻抗的取值，所述第十四阻抗的取值远大于所述第十六阻抗的取值，所述第十五阻抗的取值与第十六阻抗的取值相等；
所述回波抵消模块包括：第十七阻抗、第十八阻抗、第十九阻抗、第二十阻抗；
所述第十七阻抗的一端与所述第十八阻抗的一端连接，所述第十七阻抗的另一端与所述第十五阻抗的另一端连接，所述第十七阻抗的一端还与接收端连接；
所述第十八阻抗的另一端与所述第十六阻抗的一端连接，所述第十八阻抗的一端还与所述接收端连接；
所述第十九阻抗的一端与所述第二十阻抗的一端连接，所述第十九阻抗的另一端与所述第十六阻抗的另一端连接，所述第十九阻抗的一端还与所述接收端连接；
所述第二十阻抗的另一端与所述第第十五阻抗的一端连接，所述第二十阻抗的一段还与所述接收端连接；
其中，所述第十七阻抗与所述第十九阻抗的取值相同，所述第十八阻抗与所述第二十阻抗相同，所述第十七阻抗的取值远大于所述第十四阻抗的取值、所述第十七阻抗的取值远大于所述第十五阻抗的取值、所述第十七阻抗的取值远大于所述第十六阻抗的取值，所述第十八阻抗的取值远大于所述第十四阻抗的取值、所述第十八阻抗的取值远大于所述第十五阻抗的取值、所述第十八阻抗的取值远大于所述第十六阻抗的取值。
结合第一个方面的第六种可能的实现方式，在第七种可能的实现方式中，所述第十四阻抗包括：第七子阻抗、第八子阻抗；
所述第七子阻抗与所述第八子阻抗串联，所述第七子阻抗与所述第八子阻抗之间连接一参考电源；
其中，所述第七子阻抗的取值与所述第八子阻抗的取值相同。
结合第一个方面或第一个方面的上述各个可能的实现方式，在第八种可能的实现方式中，所述高通滤波器，包括：变压器、隔直电容；
所述变压器具有两个所述输入管脚、两个输出管脚，其中，一个输出管脚与所述线缆和负载的等效阻抗的一端连接，另一个输出管脚与所述线缆和负载的等效阻抗的另一端连接；
所述隔直电容连接在所述变压器的初级两个抽头之间；或者，
所述隔直电容的一端与所述变压器的一个输出管脚连接，所述隔直电容的另一端与所述线缆和负载的等效阻抗的一端连接；或者，
所述隔直电容包括：隔直第一子电容，隔直第二子电容；
所述隔直第一子电容的一端与所述变压器的一个输出管脚连接，所述隔直第一子电容的另一端与所述线缆和负载的等效阻抗的一端连接；
所述隔直第二子电容的一端与所述变压器的另一个输出管脚连接，所述隔直第二子电容的另一端与所述线缆和负载的等效阻抗的另一端连接。
结合第一个方面的第八种可能的实现方式，在第九种可能的实现方式中，所述变压器的次级两个抽头连接；或者，
所述变压器的次级两个抽头连接，与一参考电源连接；或者，
所述高通滤波器还包括：电容；
所述电容连接在所述变压器的次级两个抽头之间。
结合第一个方面的第三种可能的实现方式或第八种可能的实现方式，在第十种可能的实现方式中，所述第九阻抗连接所述变压器的次级两个中心抽头之间。
本实施例提供的铜线接口电路，通过电流输出型放大器的一端与端口阻抗部件连接，电流输出型放大器的另一端与发送端连接，电流输出型放大器用于将待发送信号进行放大，电流输出型放大器的输出具有高阻抗特性，端口阻抗部件还与高通滤波器连接，端口阻抗部件经过高通滤波器阻抗变换后用于与线缆和负载的等效阻抗进行阻抗匹配。高通滤波器一端与端口阻抗部件连接，高通滤波器另一端与电缆连接，高通滤波器于对待发送信号或接收信号进行滤波，并对端口阻抗部件进行阻抗变换。回波抵消模块的一端与端口阻抗部件连接，回波抵消模块的另一端与接收端连接，回波抵消模块用于对接收信号的采样处理和对待发送信号的抵消处理。从而当为了降低功耗，而在发送时关闭与接收有关的部件或者在接收时关闭与发送有关的部件时，由于电流输出型放大器的输出阻抗为高阻，端口阻抗主要由端口阻抗部件和高通滤波器组成。因为电流输出型放大器的使能时与电流输出型放大器关闭后的输出阻抗相对于端口阻抗部件的阻抗要高很多，因此电流输出型放大器的状态变化对端口阻抗基本无影响。从而保证了用户端口的端接阻抗与线缆特征阻抗和信源内阻抗之间的特定匹配关系不变。进一步避免了线对间的相互串扰发生变化，且避免了线对两端的传输特性发生变化，提高了线缆的传输稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的实施例一的铜线接口电路的结构示意图；
图2为本发明提供的实施例二的一种铜线接口电路的结构示意图；
图3为本发明提供的实施例二的另一种铜线接口电路的结构示意图；
图4为本发明提供的实施例三的一种铜线接口电路的结构示意图；
图5为本发明提供的实施例三的另一种铜线接口电路的结构示意图；
图6为本发明提供的实施例四的一种铜线接口电路的结构示意图；
图7为本发明提供的实施例四的另一种铜线接口电路的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明提供的实施例一的铜线接口电路的结构示意图，如图1所示，该铜线接口电路包括：电流输出型放大器10、端口阻抗部件11、高通滤波器12、回波抵消模块13。
电流输出型放大器10的一端与端口阻抗部件连接，电流输出型放大器10的另一端与发送端连接，电流输出型放大器10用于将待发送信号进行放大，电流输出型放大器10的输出具有高阻抗特性。
端口阻抗部件11还与高通滤波器12连接，端口阻抗部件的阻抗经过高通滤波器12阻抗变换后用于与线缆和负载的等效阻抗进行阻抗匹配。
需要说明的是，由于高通滤波器12包括一变压器，并且该变压器的初级与次级比例可变，因此需要根据该初级与次级的比例关系来设定端口阻抗部件的取值，在铜线接口电路进行接收及发送信号的过程中，该端口阻抗部件的取值经过高通滤波器12的阻抗变换后得到的一阻抗值能够与线缆和负载的等效阻抗进行阻抗匹配。例如假设双绞线线缆的特征阻抗为Z0，则负载阻抗也按照Z0设计。假设高通滤波器12里的变压器次级和初级匝数比为1:n，则端口阻抗部件11应该按照Z0/(n*n)设计。端口阻抗部件11的阻抗Z0/(n*n)经过变压器变换后的阻抗即为Z0。
其中，线缆和负载的等效阻抗为一定长度的线缆与负载的综合等效阻抗。接上例，线缆的特征阻抗为Z0，负载阻抗为Z0，则线缆和负载的等效阻抗也为Z0。
高通滤波器12一端与端口阻抗部件11连接，高通滤波器12另一端与电缆连接，高通滤波器12用于对待发送信号或接收信号进行滤波，并对端口阻抗部件11进行阻抗变换。
回波抵消模块13的一端与端口阻抗部件连接，回波抵消模块13的另一端与接收端连接，回波抵消模块13用于对接收信号的采样处理，还用于对待发送信号的抵消处理。
本实施例提供的铜线接口电路，通过电流输出型放大器的一端与端口阻抗部件连接，电流输出型放大器的另一端与发送端连接，电流输出型放大器用于将待发送信号进行放大，电流输出型放大器的输出具有高阻抗特性，端口阻抗部件还与高通滤波器连接，端口阻抗部件经过高通滤波器阻抗变换后用于与线缆和负载的等效阻抗进行阻抗匹配。高通滤波器一端与端口阻抗部件连接，高通滤波器另一端与电缆连接，高通滤波器于对待发送信号或接收信号进行滤波，并对端口阻抗部件进行阻抗变换。回波抵消模块的一端与端口阻抗部件连接，回波抵消模块的另一端与接收端连接，回波抵消模块用于对接收信号的采样处理和对待发送信号的抵消处理。从而当为了降低功耗，而在发送时关闭与接收有关的部件或者在接收时关闭与发送有关的部件时，由于电流输出型放大器的输出阻抗为高阻，端口阻抗主要由端口阻抗部件和高通滤波器组成。因为电流输出型放大器的使能时与电流输出型放大器关闭后的输出阻抗相对于端口阻抗部件的阻抗要高很多，因此电流输出型放大器的状态变化对端口阻抗基本无影响。从而保证了用户端口的端接阻抗与线缆特征阻抗和信源内阻抗之间的特定匹配关系不变。进一步避免了线对间的相互串扰发生变化，且避免了线对两端的传输特性发生变化，提高了线缆的传输稳定性。
对于本发明提供的铜线接口电路，其可以有多个可能的实现方式来实现，下面通过具体的实施例对各个可能的实现方式进行说明。
实施例二
图2为本发明提供的实施例二的一种铜线接口电路的结构示意图，如图2所示，端口阻抗部件11包括：第一阻抗111、第二阻抗112、第三阻抗113。
所述第一阻抗111的一端与所述第二阻抗112的一端连接，所述第一阻抗111的另一端与所述第三阻抗113的一端连接。
所述第二阻抗112的一端还与所述电流输出型放大器10连接，所述第二阻抗112的另一端还与所述高通滤波器12的一个输入管脚连接。
所述第三阻抗113的一端还与所述电流输出型放大器10连接，所述第三阻抗113的另一端还与所述高通滤波器12的另一个输入管脚连接。
其中，所述第一阻抗111的取值远大于所述第二阻抗112的取值，和所述第一阻抗111的取值远大于所述第三阻抗113的取值，所述第二阻抗112的取值与所述第三阻抗113的取值相等。
需要说明的是，在本实施例以及下述实施例中“远大于”的概念指：一个取值至少大于另一个取值3倍，例如上文中第一阻抗111的取值至少大于第二阻抗112的取值3倍。因此，只要保证一个取值至少大于另一个取值3倍，即可满足本发明个各实施例中对于“远大于”的要求，其具体倍数由线路设计人员根据经验设定，此处不予限制。
所述回波抵消模块13包括：第四阻抗131、第五阻抗132、第六阻抗133、第七阻抗134。
所述第四阻抗131的一端与所述第五阻抗132的一端连接，所述第四阻抗131的另一端与所述第二阻抗112的一端连接，所述第四阻抗131的一端还与接收端连接。
所述第五阻抗132的一端还与所述接收端连接，所述第五阻抗132的另一端与所述第三阻抗113的另一端连接。
所述第六阻抗133的一端与所述第七阻抗134的一端连接，所述第六阻抗133的另一端与所述第三阻抗113的一端连接，所述第六阻抗133的一端还与接收端连接。
所述第七阻抗134的一端还与所述接收端连接，所述第七阻抗134的另一端与所述第二阻抗112的另一端连接。
其中，所述第四阻抗131与所述第六阻抗133的取值相同，所述第五阻抗132与所述第七阻抗134相同，所述第四阻抗131的取值远大于所述第一阻抗111的取值、所述第四阻抗131的取值远大于所述第二阻抗112的取值、所述第四阻抗131的取值远大于所述第三阻抗113的取值，所述第五阻抗132的取值远大于所述第一阻抗111的取值、所述第五阻抗132的取值远大于所述第二阻抗112的取值、所述第五阻抗132的取值远大于所述第三阻抗113的取值。
高通滤波器12，包括：变压器121、隔直电容122。
变压器121具有两个输入管脚、两个输出管脚，其中，一个输出管脚与线缆和负载的等效阻抗的一端连接，另一个输出管脚与线缆和负载的等效阻抗的另一端连接。
隔直电容122连接在变压器121的初级两个抽头之间。或者，
隔直电容122的一端与变压器121的一个输出管脚连接，隔直电容122的另一端与线缆和负载的等效阻抗的一端连接。或者，
进一步，可选的，隔直电容122包括：隔直第一子电容，隔直第二子电容。
隔直第一子电容的一端与变压器121的一个输出管脚连接，所述隔直第一子电容的另一端与所述线缆和负载的等效阻抗14的一端连接。
隔直第二子电容的一端与变压器121的另一个输出管脚连接，隔直第二子电容的另一端与线缆和负载的等效阻抗14的另一端连接。
进一步的，一种可能的实现方式为：变压器121的次级两个抽头连接。或者，
另一种可能的实现方式为：变压器121的次级两个抽头连接，与一参考电源123连接。或者，
在一种可能的实现方式为：高通滤波器12还包括：电容。
电容连接在所述变压器121的次级两个抽头之间。
其中，使用电流输出型放大器10，该电流输出型放大器10的输出为高阻抗特性，电流输出型放大器10正常工作时，电流输出型放大器10的输出相对于端口阻抗部件为高阻，电流输出型放大器10关闭时，电流输出型放大器10的输出也是高阻。端口阻抗主要由端口阻抗部件和由变压器组成的高通滤波器决定，电流输出型放大器10的打开与关闭对端口阻抗并不影响；由电阻网络第一阻抗111、第二阻抗112，第三阻抗113为主要构成的端口阻抗部件11经由变压器组成的高通滤波器模块变换后，与线缆和负载的等效阻抗14匹配；第二阻抗112和第三阻抗113为接收方向的采样电阻；一般为降低功耗，第一阻抗111的取值会远大于第二阻抗112和第三阻抗113。
进一步的，在图2的基础上，图3为本发明提供的实施例二的另一种铜线接口电路的结构示意图，需要说明的是，除了在第一阻抗111上图3所示的铜线接口电路有所改进，其他的部件与图2中所示部件完全一致此处不再赘述。如图3所示，第一阻抗111包括：第一子阻抗111a、第二子阻抗111b。
第一子阻抗111a与第二子阻抗111b串联，所述第一子阻抗111a与所述第二子阻抗111b之间连接一参考电源114。
其中，所述第一子阻抗111a的取值与所述第二子阻抗111b的取值相同。
实施例三
图4为本发明提供的实施例三的一种铜线接口电路的结构示意图，如图4所示，端口阻抗部件11包括：第八阻抗115、第九阻抗116。
第八阻抗115的一端与电流输出型放大器10连接，第八阻抗115的一端还与高通滤波器12的一个输入管脚连接，第八阻抗115的另一端与电流输出型放大器10连接，第八阻抗115的一端还与高通滤波器12的另一个输入管脚连接。
第九阻抗116连接在高通滤波器12中变压器121的次级两个中心抽头之间。
具体的，第九阻抗116连接变压器121的次级两个抽头之间。
其中，所述第八阻抗115的取值远大于所述第九阻抗116的取值。
回波抵消模块13包括：第十阻抗135、第十一阻抗136、第十二阻抗137、第十三阻抗138。
第十阻抗135的一端与第十一阻抗136的一端连接，第十阻抗135的另一端与高通滤波器12的一个输入管脚连接，第十阻抗135的一端还与接收端连接。
第十一阻抗136的一端还与接收端连接，所述第十一阻抗136的另一端与所述第九阻抗116的一端连接。
第十二阻抗137的一端与第十三阻抗138的一端连接，第十二阻抗137的另一端与高通滤波器12的另一个输入管脚连接，第十二阻抗137的一端还与接收端连接。
第十三阻抗138的一端还与接收端连接，第十三阻抗138的另一端与第九阻抗116的另一端连接。
其中，第十阻抗135与第十二阻抗137的取值相同，第十一阻抗136与第十三阻抗138相同，所述第十阻抗135的取值远大于所述第八阻抗115的取值、所述第十阻抗135的取值远大于所述第九阻抗116的取值，所述第十一阻抗136的取值远大于所述第八阻抗115的取值、所述第十一阻抗136的取值远大于所述第九阻抗116的取值。
高通滤波器12，包括：变压器121、隔直电容122。
变压器121具有两个输入管脚、两个输出管脚，其中，一个输出管脚与线缆和负载的等效阻抗的一端连接，另一个输出管脚与线缆和负载的等效阻抗的另一端连接。
隔直电容122连接在变压器121的初级两个抽头之间。或者，
隔直电容122的一端与变压器121的一个输出管脚连接，隔直电容122的另一端与线缆和负载的等效阻抗14的一端连接。或者，
进一步，可选的，隔直电容122包括：隔直第一子电容，隔直第二子电容。
隔直第一子电容的一端与变压器121的一个输出管脚连接，所述隔直第一子电容的另一端与所述线缆和负载的等效阻抗的一端连接。
隔直第二子电容的一端与变压器121的另一个输出管脚连接，隔直第二子电容的另一端与线缆和负载的等效阻抗的另一端连接。
进一步的，一种可能的实现方式为：变压器121的次级两个抽头连接。或者，
另一种可能的实现方式为：变压器121的次级两个抽头连接，与一参考电源连接。或者，
在一种可能的实现方式为：高通滤波器12还包括：电容。
电容连接在所述变压器121的次级两个抽头之间。
其中，使用电流输出型放大器10，该电流输出型放大器10的输出为高阻抗特性；由电阻网络第八阻抗115，第九阻抗116主要构成的端口阻抗部件11经变压器121阻抗变换后，与线缆和负载的等效阻抗14匹配；第九阻抗116为接收方向的采样电阻；一般为降低功耗，第八阻抗115的取值会远大于第九阻抗116。
回波抵消模块13包含阻抗网络第十阻抗135，第十一阻抗136，第十二阻抗137和第十三阻抗138，其中第十阻抗135、第十一阻抗136、第十二阻抗137和第十三阻抗138分别采样第九阻抗116电阻两侧的电压和变压器121次级电压，完成对接收信号的采样和对发送方向信号的抵消。一般第十阻抗135和第十一阻抗136的阻抗取值远大于第八阻抗115和第九阻抗116。
进一步的，在图4的基础上，图5为本发明提供的实施例三的另一种铜线接口电路的结构示意图，需要说明的是，除了第八阻抗115以及第九阻抗116在图5所示的铜线接口电路有所改进，其他的部件与图4中所示部件完全一致此处不再赘述。如图5所示，第八阻抗115包括：第三子阻抗115a、第四子阻抗115b。
第三子阻抗115a与第四子阻抗115b串联，第三子阻抗115a与第四子阻抗115b之间连接一参考电源114。
其中，第三子阻抗115a的取值与第四子阻抗115b的取值相同。
或者，另一种可行的实现方式为第八阻抗115为一阻抗，而第九阻抗116包括：第五子阻抗、第六子阻抗。
第五子阻抗与第六子阻抗串联，第五子阻抗与第六子阻抗之间连接一参考电源。
其中，第五子阻抗的取值与第六子阻抗的取值相同。
由于，将第九阻抗116拆分为第五子阻抗、第六子阻抗的形式与对第八阻抗115进行拆分类似，此处不再图中示出。
实施例四
图6为本发明提供的实施例四的一种铜线接口电路的结构示意图，如图4所示，端口阻抗部件11包括：第十四阻抗117、第十五阻抗118、第十六阻抗119。
第十四阻抗117的一端与高通滤波器12的一个输入管脚连接，第十四阻抗117的一端还与第十五阻抗118的一端连接，第十四阻抗117的另一端与高通滤波器12的另一个输入管脚连接，第十四阻抗117的另一端还与第十六阻抗119的一端连接。
第十五阻抗118的另一端与电流输出型放大器10连接。
第十六阻抗119的另一端与电流输出型放大器10连接。
其中，所述第十四阻抗117的取值远大于所述第十五阻抗118的取值，和所述第十四阻抗117的取值远大于所述第十六阻抗119的取值，第十五阻抗118的取值与第十六阻抗119的取值相等。
回波抵消模块13包括：第十七阻抗139、第十八阻抗1310、第十九阻抗1311、第二十阻抗1312。
第十七阻抗139的一端与第十八阻抗1310的一端连接，第十七阻抗139的另一端与第十五阻抗118的另一端连接，第十七阻抗139的一端还与接收端连接。
第十八阻抗1310的另一端与第十六阻抗119的一端连接，第十八阻抗1310的一端还与接收端连接。
第十九阻抗1311的一端与第二十阻抗1312的一端连接，第十九阻抗1311的另一端与第十六阻抗119的另一端连接，第十九阻抗1311的一端还与接收端连接。
第二十阻抗1312的另一端与第十五阻抗118的一端连接，第二十阻抗1312的一段还与接收端连接。
其中，第十七阻抗139与第十九阻抗1311的取值相同，第十八阻抗1310与第二十阻抗1312相同，所述第十七阻抗139的取值远大于所述第十四阻抗117的取值、所述第十七阻抗139的取值远大于所述第十五阻抗118的取值、所述第十七阻抗139的取值远大于所述第十六阻抗119的取值，所述第十八阻抗1310的取值远大于所述第十四阻抗117的取值、所述第十八阻抗1310的取值远大于所述第十五阻抗118的取值、所述第十八阻抗1310的取值远大于所述第十六阻抗119的取值。
高通滤波器12，包括：变压器121、隔直电容122。
变压器121具有两个输入管脚、两个输出管脚，其中，一个输出管脚与线缆和负载的等效阻抗14的一端连接，另一个输出管脚与线缆和负载的等效阻抗14的另一端连接。
隔直电容122连接在变压器121的初级两个抽头之间。或者，
隔直电容122的一端与变压器121的一个输出管脚连接，隔直电容122的另一端与线缆和负载的等效阻抗14的一端连接。或者，
进一步，可选的，隔直电容122包括：隔直第一子电容，隔直第二子电容。
隔直第一子电容的一端与变压器的一个输出管脚连接，所述隔直第一子电容的另一端与所述线缆和负载的等效阻抗的一端连接。
隔直第二子电容的一端与变压器的另一个输出管脚连接，隔直第二子电容的另一端与线缆和负载的等效阻抗的另一端连接。
进一步的，一种可能的实现方式为：变压器121的次级两个抽头连接。或者，
另一种可能的实现方式为：变压器121的次级两个抽头连接，与一参考电源连接。或者，
在一种可能的实现方式为：高通滤波器12还包括：电容。
电容连接在所述变压器121的次级两个抽头之间。
其中，使用电流输出型放大器10，该放大器的输出为高阻抗特性，电流输出型放大器10正常工作时，电流输出型放大器10的输出相对于端口阻抗部件为高阻，电流输出型放大器10关闭时，电流输出型放大器10的输出也是高阻。端口阻抗主要由端口阻抗部件和由变压器组成的高通滤波器决定，电流输出型放大器10的打开与关闭对端口阻抗并不影响；由电阻网络第十四阻抗117主要构成的端口阻抗部件经变压器121阻抗变换后，与线缆和负载的等效阻抗14匹配；第十五阻抗118和第十六阻抗119为接收方向的采样电阻；一般为降低功耗，第十四阻抗117的取值会远大于第十五阻抗118和第十六阻抗119。
回波抵消模块13包含阻抗网络第十七阻抗139，第十八阻抗1310，第十九阻抗1311和第二十阻抗1312，其中第十七阻抗139、第十八阻抗1310、第十九阻抗1311和第二十阻抗1312分别采样第十五阻抗118和第十六阻抗119电阻两侧的电压，完成对接收信号的采样和对发送方向信号的抵消。一般第十七阻抗139和第十八阻抗1310的阻抗取值远大于第十四阻抗117,第十五阻抗118,第十六阻抗119。
进一步的，在图6的基础上，图7为本发明提供的实施例四的另一种铜线接口电路的结构示意图，需要说明的是，除了第十四阻抗117在图7所示的铜线接口电路有所改进，其他的部件与图6中所示部件完全一致此处不再赘述。如图7所示，第十四阻抗117包括：第七子阻抗117a、第八子阻抗117b。
第七子阻抗117a与第八子阻抗117b串联，第七子阻抗117a与第八子阻抗117b之间连接一参考电源。
其中，第七子阻抗117a的取值与第八子阻抗117b的取值相同。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤。而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制。尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种铜线接口电路，其特征在于，包括：
电流输出型放大器的一端与端口阻抗部件连接，所述电流输出型放大器的另一端与发送端连接，所述电流输出型放大器用于将待发送信号进行放大，所述电流输出型放大器的输出具有高阻抗特性；
所述端口阻抗部件还与高通滤波器连接，所述端口阻抗部件的阻抗经过高通滤波器阻抗变换后用于与线缆和负载的等效阻抗进行阻抗匹配；
所述高通滤波器一端与所述端口阻抗部件连接，所述高通滤波器另一端与电缆连接，所述高通滤波器用于对待发送信号或接收信号进行滤波，并对端口阻抗部件进行阻抗变换；
回波抵消模块的一端与所述端口阻抗部件连接，所述回波抵消模块的另一端与接收端连接，所述回波抵消模块用于对所述接收信号的采样处理，还用于对待发送信号的抵消处理。
2.根据权利要求1所述的铜线接口电路，其特征在于，所述端口阻抗部件包括：第一阻抗、第二阻抗、第三阻抗；
所述第一阻抗的一端与所述第二阻抗的一端连接，所述第一阻抗的另一端与所述第三阻抗的一端连接；
所述第二阻抗的一端还与所述电流输出型放大器连接，所述第二阻抗的另一端还与所述高通滤波器的一个输入管脚连接；
所述第三阻抗的一端还与所述电流输出型放大器连接，所述第三阻抗的另一端还与所述高通滤波器的另一个输入管脚连接；
其中，所述第一阻抗的取值远大于所述第二阻抗的取值，所述第一阻抗的取值远大于所述第三阻抗的取值，所述第二阻抗的取值与所述第三阻抗的取值相等；
所述回波抵消模块包括：第四阻抗、第五阻抗、第六阻抗、第七阻抗；
所述第四阻抗的一端与所述第五阻抗的一端连接，所述第四阻抗的另一端与所述第二阻抗的一端连接，所述第四阻抗的一端还与接收端连接；
所述第五阻抗的一端还与所述接收端连接，所述第五阻抗的另一端与所述第三阻抗的另一端连接；
所述第六阻抗的一端与所述第七阻抗的一端连接，所述第六阻抗的另一端与所述第三阻抗的一端连接，所述第六阻抗的一端还与接收端连接；
所述第七阻抗的一端还与所述接收端连接，所述第七阻抗的另一端与所述第二阻抗的另一端连接；
其中，所述第四阻抗与所述第六阻抗的取值相同，所述第五阻抗与所述第七阻抗相同，所述第四阻抗的取值远大于所述第一阻抗的取值、所述第四阻抗的取值远大于所述第二阻抗的取值、所述第四阻抗的取值远大于所述第三阻抗的取值，所述第五阻抗的取值远大于所述第一阻抗的取值、所述第五阻抗的取值远大于所述第二阻抗的取值、所述第五阻抗的取值远大于所述第三阻抗的取值。
3.根据权利要求2所述的铜线接口电路，其特征在于，所述第一阻抗包括：第一子阻抗、第二子阻抗；
所述第一子阻抗与所述第二子阻抗串联，所述第一子阻抗与所述第二子阻抗之间连接一参考电源；
其中，所述第一子阻抗的取值与所述第二子阻抗的取值相同。
4.根据权利要求1所述的铜线接口电路，其特征在于，所述端口阻抗部件包括：第八阻抗、第九阻抗；
所述第八阻抗的一端与所述电流输出型放大器连接，所述第八阻抗的一端还与所述高通滤波器的一个输入管脚连接，所述第八阻抗的另一端与所述电流输出型放大器连接，所述第八阻抗的一端还与所述高通滤波器的另一个输入管脚连接；
所述第九阻抗连接在所述高通滤波器中变压器的次级两个中心抽头之间；
其中，所述第八阻抗的取值远大于所述第九阻抗的取值；
所述回波抵消模块包括：第十阻抗、第十一阻抗、第十二阻抗、第十三阻抗；
所述第十阻抗的一端与所述第十一阻抗的一端连接，所述第十阻抗的另一端与所述高通滤波器的一个输入管脚连接，所述第十阻抗的一端还与接收端连接；
所述第十一阻抗的一端还与所述接收端连接，所述第十一阻抗的另一端与所述第九阻抗的一端连接；
所述第十二阻抗的一端与所述第十三阻抗的一端连接，所述第十二阻抗的另一端与所述高通滤波器的另一个输入管脚连接，所述第十二阻抗的一端还与接收端连接；
所述第十三阻抗的一端还与所述接收端连接，所述第十三阻抗的另一端与所述第九阻抗的另一端连接；
其中，所述第十阻抗与所述第十二阻抗的取值相同，所述第十一阻抗与所述第十三阻抗相同，所述第十阻抗的取值远大于所述第八阻抗的取值、所述第十阻抗的取值远大于所述第九阻抗的取值，所述第十一阻抗的取值远大于所述第八阻抗的取值、所述第十一阻抗的取值远大于所述第九阻抗的取值。
5.根据权利要求4所述的铜线接口电路，其特征在于，所述第八阻抗包括：第三子阻抗、第四子阻抗；
所述第三子阻抗与所述第四子阻抗串联，所述第三子阻抗与所述第四子阻抗之间连接一参考电源；
其中，所述第三子阻抗的取值与所述第四子阻抗的取值相同。
6.根据权利要求4或5所述的铜线接口电路，其特征在于，所述第九阻抗包括：第五子阻抗、第六子阻抗；
所述第五子阻抗与所述第六子阻抗串联，所述第五子阻抗与所述第六子阻抗之间连接一参考电源；
其中，所述第五子阻抗的取值与所述第六子阻抗的取值相同。
7.根据权利要求1所述的铜线接口电路，其特征在于，所述端口阻抗部件包括：第十四阻抗、第十五阻抗、第十六阻抗；
所述第十四阻抗的一端与所述高通滤波器的一个输入管脚连接，所述第十四阻抗的一端还与所述第十五阻抗的一端连接，所述第十四阻抗的另一端与所述高通滤波器的另一个输入管脚连接，所述第十四阻抗的另一端还与所述第十六阻抗的一端连接；
所述第十五阻抗的另一端与所述电流输出型放大器连接；
所述第十六阻抗的另一端与所述电流输出型放大器连接；
其中，所述第十四阻抗的取值远大于所述第十五阻抗的取值，所述第十四阻抗的取值远大于所述第十六阻抗的取值，所述第十五阻抗的取值与第十六阻抗的取值相等；
所述回波抵消模块包括：第十七阻抗、第十八阻抗、第十九阻抗、第二十阻抗；
所述第十七阻抗的一端与所述第十八阻抗的一端连接，所述第十七阻抗的另一端与所述第十五阻抗的另一端连接，所述第十七阻抗的一端还与接收端连接；
所述第十八阻抗的另一端与所述第十六阻抗的一端连接，所述第十八阻抗的一端还与所述接收端连接；
所述第十九阻抗的一端与所述第二十阻抗的一端连接，所述第十九阻抗的另一端与所述第十六阻抗的另一端连接，所述第十九阻抗的一端还与所述接收端连接；
所述第二十阻抗的另一端与所述第十五阻抗的一端连接，所述第二十阻抗的一段还与所述接收端连接；
其中，所述第十七阻抗与所述第十九阻抗的取值相同，所述第十八阻抗与所述第二十阻抗相同，所述第十七阻抗的取值远大于所述第十四阻抗的取值、所述第十七阻抗的取值远大于所述第十五阻抗的取值、所述第十七阻抗的取值远大于所述第十六阻抗的取值，所述第十八阻抗的取值远大于所述第十四阻抗的取值、所述第十八阻抗的取值远大于所述第十五阻抗的取值、所述第十八阻抗的取值远大于所述第十六阻抗的取值。
8.根据权利要求7所述的铜线接口电路，其特征在于，所述第十四阻抗包括：第七子阻抗、第八子阻抗；
所述第七子阻抗与所述第八子阻抗串联，所述第七子阻抗与所述第八子阻抗之间连接一参考电源；
其中，所述第七子阻抗的取值与所述第八子阻抗的取值相同。
9.根据权利要求8所述的铜线接口电路，其特征在于，所述高通滤波器，包括：变压器、隔直电容；
所述变压器具有两个所述输入管脚、两个输出管脚，其中，一个输出管脚与所述线缆和负载的等效阻抗的一端连接，另一个输出管脚与所述线缆和负载的等效阻抗的另一端连接；
所述隔直电容连接在所述变压器的初级两个抽头之间；或者，
所述隔直电容的一端与所述变压器的一个输出管脚连接，所述隔直电容的另一端与所述线缆和负载的等效阻抗的一端连接；或者，
所述隔直电容包括：隔直第一子电容，隔直第二子电容；
所述隔直第一子电容的一端与所述变压器的一个输出管脚连接，所述隔直第一子电容的另一端与所述线缆和负载的等效阻抗的一端连接；
所述隔直第二子电容的一端与所述变压器的另一个输出管脚连接，所述隔直第二子电容的另一端与所述线缆和负载的等效阻抗的另一端连接。
10.根据权利要求9所述的铜线接口电路，其特征在于，所述变压器的次级两个抽头连接；或者，
所述变压器的次级两个抽头连接，与一参考电源连接；或者，
所述高通滤波器还包括：电容；
所述电容连接在所述变压器的次级两个抽头之间。
11.根据权利要求4或9所述的铜线接口电路，其特征在于，所述第九阻抗连接所述变压器的次级两个中心抽头之间。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2013/085953 WO2015058403A1 (zh) | 2013-10-25 | 2013-10-25 | 铜线接口电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104813592A CN104813592A (zh) | 2015-07-29 |
| CN104813592B true CN104813592B (zh) | 2016-12-07 |
Family
ID=52992159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380002108.8A Active CN104813592B (zh) | 2013-10-25 | 2013-10-25 | 铜线接口电路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9742463B2 (zh) |
| EP (1) | EP3048741B1 (zh) |
| JP (1) | JP6360169B2 (zh) |
| KR (1) | KR101897526B1 (zh) |
| CN (1) | CN104813592B (zh) |
| WO (1) | WO2015058403A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015196188A1 (en) * | 2014-06-20 | 2015-12-23 | Ikanos Communications, Inc. | Dual band analog front end for high speed data transmissions in dmt systems |
| US20230179163A1 (en) * | 2021-12-07 | 2023-06-08 | Harris Global Communications, Inc. | Communications system including selectable impedance using an alternating pulse width modulation scheme and related methods |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999050970A1 (en) * | 1998-03-31 | 1999-10-07 | Telefonaktiebolaget Lm Ericsson (Publ) | A method and an arrangement in an analog line interface circuit |
| CN1868009A (zh) * | 2003-09-16 | 2006-11-22 | 南岸大学企业有限公司 | 数字用户线路调制解调器和变压器 |
| CN102082886A (zh) * | 2011-01-20 | 2011-06-01 | 华为技术有限公司 | 一种数字用户线路的电路及设备 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528630A (en) * | 1994-04-20 | 1996-06-18 | At&T Corp. | Coupler for communication systems which utilize more than one frequency band |
| US6888939B1 (en) * | 1999-02-25 | 2005-05-03 | Infineon Technologies, Ag | Circuit for joint transmitting voice and data over a telephone line |
| JP2001007739A (ja) * | 1999-06-24 | 2001-01-12 | Nec Corp | 通信装置 |
| FR2798022B1 (fr) * | 1999-08-30 | 2008-09-26 | St Microelectronics Sa | Circuit hybride d'emission-reception |
| EP1172981A3 (en) * | 2000-07-10 | 2006-11-15 | Broadcom Corporation | Analogue front end for xDSL |
| WO2002065662A2 (en) * | 2001-02-01 | 2002-08-22 | Analog Devices, Inc. | Line interface a matching impedance coupled ro a feedback path |
| JP3607639B2 (ja) * | 2001-05-09 | 2005-01-05 | 日本電気通信システム株式会社 | ２線４線変換回路 |
| CN1190037C (zh) * | 2003-03-07 | 2005-02-16 | 港湾网络有限公司 | 用户接口电路二四线转换及直流馈电装置 |
| US7212627B2 (en) * | 2004-09-21 | 2007-05-01 | Analog Devices, Inc. | Line interface with analog echo cancellation |
| JP4936128B2 (ja) * | 2007-06-07 | 2012-05-23 | 横河電機株式会社 | 損失補償回路 |
| JP5098617B2 (ja) * | 2007-12-12 | 2012-12-12 | 横河電機株式会社 | プリエンファシス回路 |
| CN101505174A (zh) * | 2008-02-04 | 2009-08-12 | 深圳华为通信技术有限公司 | 抑制电磁干扰的接口电路及方法 |
| CN101359932B (zh) * | 2008-09-03 | 2012-08-29 | 华为技术有限公司 | 一种数字用户线线路驱动装置、方法和接入系统 |
| JP4837715B2 (ja) * | 2008-10-23 | 2011-12-14 | カナレ電気株式会社 | アクティブコネクタ |
-
2013
- 2013-10-25 EP EP13896081.0A patent/EP3048741B1/en active Active
- 2013-10-25 WO PCT/CN2013/085953 patent/WO2015058403A1/zh active Application Filing
- 2013-10-25 CN CN201380002108.8A patent/CN104813592B/zh active Active
- 2013-10-25 JP JP2016525884A patent/JP6360169B2/ja active Active
- 2013-10-25 KR KR1020167012928A patent/KR101897526B1/ko active IP Right Grant
-
2016
- 2016-04-22 US US15/136,476 patent/US9742463B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999050970A1 (en) * | 1998-03-31 | 1999-10-07 | Telefonaktiebolaget Lm Ericsson (Publ) | A method and an arrangement in an analog line interface circuit |
| CN1868009A (zh) * | 2003-09-16 | 2006-11-22 | 南岸大学企业有限公司 | 数字用户线路调制解调器和变压器 |
| CN102082886A (zh) * | 2011-01-20 | 2011-06-01 | 华为技术有限公司 | 一种数字用户线路的电路及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3048741A4 (en) | 2016-10-05 |
| US9742463B2 (en) | 2017-08-22 |
| CN104813592A (zh) | 2015-07-29 |
| KR101897526B1 (ko) | 2018-10-31 |
| JP6360169B2 (ja) | 2018-07-18 |
| EP3048741A1 (en) | 2016-07-27 |
| KR20160072207A (ko) | 2016-06-22 |
| WO2015058403A1 (zh) | 2015-04-30 |
| JP2016534599A (ja) | 2016-11-04 |
| EP3048741B1 (en) | 2018-09-12 |
| US20160241302A1 (en) | 2016-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2771977B1 (en) | Impedance balancing for transmitter to receiver rejection | |
| EP2989724B1 (en) | Transceiver arrangement, communication device, method and computer program | |
| US20130114470A1 (en) | Duplexer with enhanced isolation | |
| CN1848699B (zh) | 多路径混合式电路以及相关方法 | |
| US20160182119A1 (en) | Multiplexer device with first and second filtering devices connected to common port | |
| TWI504173B (zh) | 數位用戶迴路之訊號收發電路 | |
| CN110999132A (zh) | 通过切换进行可选择滤波 | |
| CN104813592B (zh) | 铜线接口电路 | |
| US9246464B2 (en) | Magnetic interface circuit having a 3-wire common mode choke | |
| EP3057241B1 (en) | Power adjustment device and method | |
| US8861687B2 (en) | Integrated hybird circuit applied to a digital subscriber loop and setting method thereof | |
| US8570074B2 (en) | Method and apparatus for reducing transmitter AC-coupling droop | |
| CN102082886B (zh) | 一种数字用户线路的电路及设备 | |
| US9024701B1 (en) | Method and apparatus for controlling a line side impedance in a network device | |
| KR102418151B1 (ko) | 송신 안테나 모듈, 비접촉 송신 모듈, 이것을 구비한 비접촉 통신 시스템 및 비접촉 통신 방법 | |
| EP3270518B1 (en) | Time division duplexing receiver with constant impedance for a broadband line terminal with asynchronous transmission | |
| EP3164944B1 (en) | Hybrid coil circuit | |
| CN104579406A (zh) | 数字用户回路的讯号收发电路 | |
| CN204190784U (zh) | 一种以太网信号测试接口转换电路 | |
| CN210780773U (zh) | 一种tdd优化电路 | |
| RU145020U1 (ru) | Устройство для подавления перекрестных помех в многопроводных линиях связи | |
| CN117579105A (zh) | 一种无线能量与数据高速率同步传输电路及方法 | |
| KR20130134288A (ko) | 전력선 결합기 설계 방법 및 그 방법에 의해 설계된 전력선 결합기 | |
| CN102340330A (zh) | Dsl网络滤波器的连接端口的噪声消除装置与方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |