JP3607639B2 - 2線4線変換回路 - Google Patents
2線4線変換回路 Download PDFInfo
- Publication number
- JP3607639B2 JP3607639B2 JP2001138095A JP2001138095A JP3607639B2 JP 3607639 B2 JP3607639 B2 JP 3607639B2 JP 2001138095 A JP2001138095 A JP 2001138095A JP 2001138095 A JP2001138095 A JP 2001138095A JP 3607639 B2 JP3607639 B2 JP 3607639B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- wire
- transmission
- network
- echo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の属する技術分野】
本発明は2線4線変換回路に関し、特に伝送線路の電気的特性を等価的に模擬して送信信号の回り込み(エコー)を抑圧するバランスネットワークを有する2線4線変換回路に関するものである。
【0002】
【従来の技術】
伝送媒体として、電話ケーブルを用いた伝送技術では、2線4線変換回路におけるエコー信号の抑圧が重要な課題となっており、種々の回路方式が実現されている。近年の電話ケーブルを用いて高速ディジタル伝送を行うxDSL(x−Digital Subscriber Line )技術においてもエコー信号の抑圧は重要であり、伝送速度の高速化に伴って、音声サービスやISDN等の既存デジタル伝送以上の広い帯域でのエコー信号の抑圧が要求されている。
【0003】
特に、xDSL技術では、複雑な変復調を実現するために、ディジタル信号処理が多用されるが、ディジタル信号処理部の処理量を低減してディジタル部の回路規模を削減するためには、アナログ部でのエコー抑圧特性を広帯域で実現することが重要となっている。
【0004】
従来、この種の2線4線変換回路の1つとして、レシーバアンプで電流加算回路を構成する差動ハイブリッド回路と呼ばれる回路方式があり、図5にこのような差動ハイブリッド回路の構成例を示している。図5を参照してそのエコー抑圧の動作について述べる。
【0005】
図5において、1,1´は送信信号を出力するための一対のドライバアンプであり、2はこの送信信号を伝送媒体である伝送路、すなわち電話線等のメタリック伝送線路へ送出するためのライントランスである。また、3,3´は伝送線路からライントランス2を経た受信信号を受信するための一対のレシーバアンプである。
【0006】
図5に示した差動ハイブリッド回路は平衡型の回路であるため、正極側と負極側の抵抗値は同一の値が接続されており、
R0 =R0 ´,R1 =R1 ´,R2 =R2 ´,Rf =Rf ´
である。ここに、R0 ,R0 ´はドライバアンプ1,1´とライントランス2との間のラインに直列挿入された抵抗であり、R1 ,R1 ´はレシーバアンプ3,3´とライントランス2との間のラインに直列挿入された抵抗である。また、R2 ,R2 ´は上述したエコー成分の抑圧に使用される抵抗であり、ドライバアンプ1,1´の出力端とレシーバアンプ3,3´の入力ラインとの間にそれぞれ直列挿入されている。また、Rf ,Rf ´はレシーバアンプ3,3´の帰還抵抗である。
【0007】
ドライバアンプからの送信信号が、レシーバアンプ側の受信信号に回り込むエコー信号は電流I1 で表わされ、その周波数特性は抵抗R0 とR1 及びライントランス2の2次側から伝送路を見込んだインピーダンスZinによって決定される。この図5に示した従来の差動ハイブリッド回路では、エコー成分抑圧のために、特別なバランスネットワークを使用せずに、抵抗R2 に流れる電流I2 をエコー信号の抑圧に使用するようになっている。
【0008】
ノードB+ とB− が電流加算回路におけるエコー電流I1 とI2 との加算点であり、加算結果であるIB がレシーバアンプに入力される。この加算点では、I1 とI2 の極性が反転しているため、
IB =I2 −I1
によりエコー信号の抑圧を行うようになっている。
【0009】
エコー経路に関する図5の等価回路を図6に示す。図6の31はエコー経路に相当する回路網である。図6において、回路網31と61を4端子回路網と見なして、それぞれの4端子定数をA31,B31,C31,D31、A61,B61,C161,D61とすると、回路網31と61とは4端子回路網の並列接続であるため、ドライバ出力電圧VA とI1 ,I2 との間には、
VA =A31・VB +B31・I1 =A61・VB +B61・I2
なる基本方程式が成り立つ。
【0010】
ここで、ノードB+ とB− はレシーバアンプのイマジナリ・ショートの性質により、それぞれの電位はグランド・レベルになることから、VB =0であるため、
VA =B31・I1 =B61・I2
となる。従って、B31=B61が成り立てば、I1 =I2 、すなわち
IB =I2 −I1 =0
となり、レシーバアンプの出力として表われるエコー電圧はゼロとなる。
【0011】
ここで、B31,B61は、それぞれ
B31=2(R0 +R1 +2R0 ・R1 /Zin)
B61=2R2
と表わせる。通常、R0 はZinとのマッチングを考慮して決定されるために、
2R0 =Zin
と仮定すると、B31は、
B31=2(R0 +2R1 )
となる。
【0012】
従って、R0 がR1 ,R2 と比べて十分に小さくて無視できる場合は、R1 ,R2 の値をR1 =2R2 となるように選択することで、
B31≒B61
が成り立ち、エコーを抑圧することができるのである。
【0013】
【発明か解決しようとする課題】
上述した図5の回路では、エコーを抑圧するための条件として、R1 =2R2 となるようにR1 ,R2 を選択すること以外に、2R0 =ZinとなるようにR0 を選択する必要があることを示した。しかし、Zinはライントランス2と伝送路の伝達関数によって決定されることから、その周波数特性は平坦ではなく、所要の全帯域で2R0 =Zinを満たすことはできない。従って、図5の回路では十分なエコー抑圧特性を実現することができないという問題がある。
【0014】
なお、特開2001−7739号公報に開示の技術では、上述した2線4線変換回路におけるエコー成分を所要周波数帯域で抑圧するバランスネットワークの構成が提案されている。しかしながら、かかるバランスネットワークにおいては、IC化を容易にするという別の目的をも掲げており、そのためにはインダクタンス素子(チョークコイル)を使用せずに、単に抵抗素子と容量素子とのみで、バランスネットワークを構成するものであり、よって、十分な広い周波数帯域でのエコー抑圧効果が得られないという欠点がある。
【0015】
本発明の目的は、エコー成分を広帯域で抑圧することが可能な2線4線変換回路を提供することである。
【0016】
【課題を解決するための手段】
本発明によれば、送信信号を一対の送信用差動ラインへ出力する一対のドライバアンプと、一次側に前記一対の送信用差動ラインが接続され二次側に2線路の伝送路が接続されたトランスと、前記トランスの一次側に接続された一対の受信用差動ラインの一対の受信信号を受信する一対のレシーバアンプとを含む2線4線変換回路であって、前記ドライバアンプからの送信信号が前記レシーバアンプへ回り込むエコー成分を抑圧するバランスネットワーク回路を含み、前記バランスネットワーク回路は、4端子網のハイパスフィルタと、4端子網のインピーダンス回路とを有し、前記インピーダンス回路は、互いに直列接続された第1〜第3の抵抗素子と、前記第1の抵抗素子に並列接続されたインダクタンス素子と、前記第3の抵抗素子に並列に接続された容量素子とからなるインピーダンス網からなり、前記ハイパスフィルタの2端子入力は前記一対のドライバアンプの出力である前記一対の送信用差動ラインに接続され、前記インピーダンス網の2端子入力は前記ハイパスフィルタの2端子出力に接続され、前記インピーダンス網の2端子出力は前記一対のレシーバアンプの入力である一対の受信用差動ラインに接続されていることを特徴とする2線4線変換回路が得られる。
【0018】
本発明の作用を述べる。2線4線変換回路におけるエコー信号の抑圧を目的として、低域側のエコーを抑圧するための一次ハイパスフィルタと、中高域のエコーを抑圧するための抵抗素子および容量素子並びにインダクタンス素子からなるインピーダンス回路とを縦続接続したバランスネットワークを設け、電流加算回路を構成するレシーバアンプの加算点で、エコー信号を広帯域で抑圧するようにしている。
【0019】
詳述すると、ドライバアンプが出力する送信信号はライントランスを介して伝送路に出力されるが、同時に抵抗を経由してレシーバアンプに回り込んでエコー信号を発生する。この場合のエコー経路の周波数特性は、低域側はほぼ6dB/octで減衰し、一次ハイパスフィルタの逆特性のような特性を有しており、また中高域では緩やかに隆起する特性を有している。このエコー経路の周波数特性を模擬するため、バランスネットワークは一次ハイパスフィルタと中高域で緩やかな隆起特性を有するインピーダンスを縦続接続することで構成される。こうすることで、低域側では一次ハイパスフィルタの逆特性と同等の特性が得られるため、バランスネットワークの出力は低域から高域までの広い帯域でエコー信号の周波数特性の近似が可能となり、良好なエコー抑圧特性が広帯域で実現できるのである。
【0020】
【発明の実施の形態】
以下に図面を参照しつつ本発明の実施例につき説明する。図1は本発明の実施例の回路図であり、図5と同等部分は同一符号にて示している。図1を参照すると、本発明による2線4線変換回路は、基本的には、ドライバアンプ1,1´と、ライントランス2と、電流加算回路を構成するレシーバアンプ3,3´と、エコー経路の周波数特性を模擬するバランスネットワーク4とにより構成されている。
【0021】
この2線4線変換回路は平衡型の回路であるため、各部品定数は正極側と負極側で同一の値をとり、
R0 =R0 ´,R1 =R1 ´,Rf =Rf ´,Z10=Z10´
であるものとする。
【0022】
送信信号が受信側に回り込むエコー信号は電流I1 で表わされ、その周波数特性は抵抗R0 とR1 及びライントランス2の2次側から伝送路を見込んだインピーダンスZinによって決定される。バランスネットワーク4はR0 とR1 、Zinで構成されるエコー信号経路と同等の周波数特性を有しており、I1 と同等の特性を有するエコーレプリカ電流I2 を生成する。レシーバアンプ3,3´の電流加算点であるノードB+ とB− では、I1 とI2 の極性を反転しているため、I2 −I1 によりエコー信号を抑圧する。
【0023】
図1のバランスネットワーク4は図2に示すように構成されている。容量素子C20とC20´及びR20は一次ハイパスフィルタ5を構成し、エコー経路の低域側の周波数特性を模擬する。また、インピーダンス回路網21は抵抗素子、容量素子、インダクタンス素子によりインピーダンスZ10,Z10´を構成しており、エコー経路の中高域側の周波数特性を模擬する。ハイパスフィルタ5とインピーダンスZ10,Z10´とを縦続接続することにより、低域から高域までの広い帯域でエコー経路の周波数特性の近似が可能となる。
【0024】
以下、本実施例の動作について説明する。最初に、エコー信号を抑圧するためのバランスネットワークの所要特性について説明する。ライントランス2の2次側から伝送路を見込んだインピーダンスZinを用いると、エコー経路に関する図1の等価回路は図3のように表わすことができる。図3の31はエコー信号の経路に相当する回路網であり、その出力電流I1 がエコー信号に相当し、バランスネットワーク4の出力電流I2 がエコーレプリカ信号に相当する。レシーバアンプ3,3´の出力であるエコー電圧がゼロになるための理想的な条件は、
IB =I2 −I1 =0
すなわち、I1 =I2 となることである。
【0025】
図3において、回路網31と4を4端子回路網と見なして、それぞれの4端子定数をA31,B31,C31,D31、A4 ,B4 ,C4 ,D4 とすると、回路網31と4は4端子回路網の並列接続であるため、ドライバ出力電圧VA とI1 ,I2 との間には、
VA =A31・VB +B31・I1 =A4 ・VB +B4 ・I2
なる基本方程式が成り立つ。
【0026】
ここで、ノードB+ とB− はレシーバアンプのイマジナリ・ショートの性質により、それぞれの電位はグランド・レベルになることからVB =0であるため、
VA =B31・I1 =B4 ・I2
となる。従って、B31=B4 が成り立てば、エコー電圧がゼロになる理想的な条件であるI1 =I2 を満たすため、バランスネットワークは4端子定数のうちB項の特性をエコー経路と一致するように設計する必要がある。
【0027】
図4に、シミュレーションで求めたエコー経路31のB項の絶対値特性を示す。エコー経路のB項の絶対値特性は、低域側はほぼ6db/octで減衰し、中高域側は緩やかに隆起する特性を有している。特に、低域側の特性は、一次ハイパス・フィルタの伝達関数の逆特性と同等の特性とみなすことができる。
【0028】
次に、一次ハイパスフィルタ5とZ10を縦続接続することにより、図4に示したエコー経路のB項の特性を近似するための動作について説明する。図2において、ハイパスフィルタ5の伝達関数H(s)は、
H(s)=(sC20・R20/2)/(1+sC20・R20/2)
で表わせる。
【0029】
また、ハイパスフィルタ5とZ10で構成されるインピターンス回路網21を4端子回路網とみなし、それぞれの4端子定数をA5 ,B5 ,C5 ,D5 、A21,B21,C21,D21とすると、
【数1】
である。
【0030】
よって、ハイパスフイルタ5とインピーダンス回路網21とを縦属接続したバランスネットワーク4の4端子定数A4 ,B4 ,C4 ,D4 は、
【数2】
により求められる。
【0031】
従って、バランスネットワークのB項であるB4 は、
B4 =2Z10/H(s)+1/(sC20・R20/2)
で表わされる。
【0032】
ハイパスフィルタの伝達関数の逆特性は、低域側は6dB/octで減衰し、高域側は平坦な特性となる。B4 はハイパスフィルタの逆特性を含んでいるため、低域側は6db/octの減衰特性を有し、高域側はZ10で決定される特性を有する。従って、図2に示すように、Z10を抵抗素子、容量素子、インダクタンス素子により構成し、中低域で緩やかに隆起するインピーダンス特性を実現してエコー経路の特性を模擬することにより、バランスネットワークのB項は低域から高域までの広い帯域でエコー経路のB項と近似させることができる。
【0033】
なお、B4 に表われる1/(sC20・R20/2)はバランスネットワークがエコー経路のB項を近似する際の誤差となるが、影響は小さく無視することができる。
【0034】
【発明の効果】
本発明による第1の効果は、一次ハイパスフィルタと中高域で緩やかな隆起特性を有するインピーダンスとを縦続接続して、バランスネットワークを構成することにより、広帯域でエコー経路の周波数特性を模擬することが可能となり、良好なエコー抑圧特性を実現できるということである。
【0035】
また、本発明による第2の効果は、2線4線変換回路のエコー抑圧特性を広帯域で実現することにより、xDSL技術と呼ばれる電話ケーブルを用いた高速ディジタル伝送技術において、伝送特性の性能向上が図れる。特に、下り信号と上り信号を異なる周波数帯域に割り当てる周波数分割2重化方式(FDD:Frequency Division Duplex )では、エコーの抑圧特性が伝送特性の性能を左右する。
【0036】
更に本発明による第3の効果は、アナログ部におけるエコー抑圧特性の性能を向上させることにより、エコーキャンセラ等で実現するディジタル部におけるエコー抑圧の所要特性が緩和される。ディジタル部におけるエコーの抑圧はディジタル信号処理によって実現されるが、所要特性の緩和により処理量が低減され、結果としてディジタル部の回路規模の削減が図れる。
【図面の簡単な説明】
【図1】本発明の実施例の回路図である。
【図2】図1の一部具体例を示す回路図である。
【図3】図1の回路の一部等価回路図である。
【図4】図1のエコー経路のB項の周波数特性を示す図である。
【図5】従来例を示す図である。
【図6】図5の従来例の一部等価回路図である。
【符号の説明】
1,1´ ドライバアンプ
2 ライントランス
3,3´ レシーバアンプ
4 バランスネットワーク
5 一次ハイパスフィルタ
21 インピーダンス回路網
Claims (3)
- 送信信号を一対の送信用差動ラインへ出力する一対のドライバアンプと、一次側に前記一対の送信用差動ラインが接続され二次側に2線路の伝送路が接続されたトランスと、前記トランスの一次側に接続された一対の受信用差動ラインの一対の受信信号を受信する一対のレシーバアンプとを含む2線4線変換回路であって、
前記ドライバアンプからの送信信号が前記レシーバアンプへ回り込むエコー成分を抑圧するバランスネットワーク回路を含み、
前記バランスネットワーク回路は、
4端子網のハイパスフィルタと、4端子網のインピーダンス回路とを有し、前記インピーダンス回路は、互いに直列接続された第1〜第3の抵抗素子と、前記第1の抵抗素子に並列接続されたインダクタンス素子と、前記第3の抵抗素子に並列に接続された容量素子とからなるインピーダンス網からなり、
前記ハイパスフィルタの2端子入力は前記一対のドライバアンプの出力である前記一対の送信用差動ラインに接続され、前記インピーダンス網の2端子入力は前記ハイパスフィルタの2端子出力に接続され、前記インピーダンス網の2端子出力は前記一対のレシーバアンプの入力である一対の受信用差動ラインに接続されていることを特徴とする2線4線変換回路。 - 前記伝送路はメタリック伝送線路であることを特徴とする請求項1記載の2線4線変換回路。
- 前記伝送路は電話線であることを特徴とする請求項1または2記載の2線4線変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001138095A JP3607639B2 (ja) | 2001-05-09 | 2001-05-09 | 2線4線変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001138095A JP3607639B2 (ja) | 2001-05-09 | 2001-05-09 | 2線4線変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002335193A JP2002335193A (ja) | 2002-11-22 |
JP3607639B2 true JP3607639B2 (ja) | 2005-01-05 |
Family
ID=18985090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001138095A Expired - Fee Related JP3607639B2 (ja) | 2001-05-09 | 2001-05-09 | 2線4線変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3607639B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10333745B1 (en) | 2018-03-20 | 2019-06-25 | Toshiba Memory Corporation | Receiving circuit |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6931122B2 (en) * | 2003-02-05 | 2005-08-16 | Analog Devices, Inc. | Single transformer hybrid system and method |
WO2006001301A1 (ja) * | 2004-06-25 | 2006-01-05 | Evolvable Systems Research Institute Inc. | 伝送装置および伝送方法 |
EP3048741B1 (en) * | 2013-10-25 | 2018-09-12 | Huawei Technologies Co., Ltd. | Copper wire interface circuit |
-
2001
- 2001-05-09 JP JP2001138095A patent/JP3607639B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10333745B1 (en) | 2018-03-20 | 2019-06-25 | Toshiba Memory Corporation | Receiving circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2002335193A (ja) | 2002-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6226322B1 (en) | Analog receive equalizer for digital-subscriber-line communications system | |
US6724890B1 (en) | Adaptive transmission line impedance matching device and method | |
US5952914A (en) | Power line communication systems | |
US6621346B1 (en) | Impedance matching for programmable gain amplifiers | |
US6542540B1 (en) | Integrated analog adaptive equalizer | |
US6509755B2 (en) | Method and device for active impedance matching | |
US20090067614A1 (en) | Common mode transmission line termination | |
US7729429B1 (en) | Active replica transformer hybrid | |
JPS6138656B2 (ja) | ||
US20040248613A1 (en) | Directional receiver coupling arrangement with frequency selectivity and gain control for DSL | |
US6804349B1 (en) | Hybrid transceiver circuit | |
EP1172981A2 (en) | Analogue front end for xDSL | |
US7010025B1 (en) | Circuit and method for an improved front end in duplex signal communication systems | |
EP1500204A2 (en) | Full duplexing for power line data communications | |
JP3607639B2 (ja) | 2線4線変換回路 | |
NL7920114A (nl) | Elektronische hybrideketen. | |
JP4141707B2 (ja) | ブロードバンドモデムのためのハイブリッド回路 | |
US7212627B2 (en) | Line interface with analog echo cancellation | |
Mahadevan et al. | A differential 160-MHz self-terminating adaptive CMOS line driver | |
US6566947B2 (en) | Combined active impedance and filter in line drivers | |
US7020277B1 (en) | DSL line interface having low-pass filter characteristic with reduced external components | |
EP2061158B1 (en) | Hybrid circuit without inductors | |
WO2000048314A1 (en) | Multiplexing and demultiplexing of narrowband and broadband services in a transmission connection | |
US6937719B2 (en) | Multiplexing and demultiplexing of narrowband and broadband services in a transmission connection | |
US6674856B1 (en) | Placement of a transmit predistortion filter with respect to a data access arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |