JP2002335193A - 2線4線変換回路 - Google Patents
2線4線変換回路Info
- Publication number
- JP2002335193A JP2002335193A JP2001138095A JP2001138095A JP2002335193A JP 2002335193 A JP2002335193 A JP 2002335193A JP 2001138095 A JP2001138095 A JP 2001138095A JP 2001138095 A JP2001138095 A JP 2001138095A JP 2002335193 A JP2002335193 A JP 2002335193A
- Authority
- JP
- Japan
- Prior art keywords
- echo
- wire
- line
- conversion circuit
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
2線4線変換回路を提供する。 【解決手段】 2線4線変換回路におけるエコー信号の
抑圧を目的として、低域側のエコーを抑圧するための一
次ハイパスフィルタ5と、中高域のエコーを抑圧するた
めの抵抗素子および容量素子並びにインダクタンス素子
からなるインピーダンス回路Z10とを縦続接続したバラ
ンスネットワーク4を設け、電流加算回路を構成するレ
シーバアンプ3,3´の加算ノードB+ ,B- で、エコ
ー信号を広帯域で抑圧するようにしている。
Description
関し、特に伝送線路の電気的特性を等価的に模擬して送
信信号の回り込み(エコー)を抑圧するバランスネット
ワークを有する2線4線変換回路に関するものである。
伝送技術では、2線4線変換回路におけるエコー信号の
抑圧が重要な課題となっており、種々の回路方式が実現
されている。近年の電話ケーブルを用いて高速ディジタ
ル伝送を行うxDSL(x−Digital Subscriber Line
)技術においてもエコー信号の抑圧は重要であり、伝
送速度の高速化に伴って、音声サービスやISDN等の
既存デジタル伝送以上の広い帯域でのエコー信号の抑圧
が要求されている。
実現するために、ディジタル信号処理が多用されるが、
ディジタル信号処理部の処理量を低減してディジタル部
の回路規模を削減するためには、アナログ部でのエコー
抑圧特性を広帯域で実現することが重要となっている。
して、レシーバアンプで電流加算回路を構成する差動ハ
イブリッド回路と呼ばれる回路方式があり、図5にこの
ような差動ハイブリッド回路の構成例を示している。図
5を参照してそのエコー抑圧の動作について述べる。
するための一対のドライバアンプであり、2はこの送信
信号を伝送媒体である伝送路、すなわち電話線等のメタ
リック伝送線路へ送出するためのライントランスであ
る。また、3,3´は伝送線路からライントランス2を
経た受信信号を受信するための一対のレシーバアンプで
ある。
型の回路であるため、正極側と負極側の抵抗値は同一の
値が接続されており、 R0 =R0 ´,R1 =R1 ´,R2 =R2 ´,Rf =R
f ´ である。ここに、R0 ,R0 ´はドライバアンプ1,1
´とライントランス2との間のラインに直列挿入された
抵抗であり、R1 ,R1 ´はレシーバアンプ3,3´と
ライントランス2との間のラインに直列挿入された抵抗
である。また、R2 ,R2 ´は上述したエコー成分の抑
圧に使用される抵抗であり、ドライバアンプ1,1´の
出力端とレシーバアンプ3,3´の入力ラインとの間に
それぞれ直列挿入されている。また、Rf ,Rf ´はレ
シーバアンプ3,3´の帰還抵抗である。
バアンプ側の受信信号に回り込むエコー信号は電流I1
で表わされ、その周波数特性は抵抗R0 とR1 及びライ
ントランス2の2次側から伝送路を見込んだインピーダ
ンスZinによって決定される。この図5に示した従来の
差動ハイブリッド回路では、エコー成分抑圧のために、
特別なバランスネットワークを使用せずに、抵抗R2 に
流れる電流I2 をエコー信号の抑圧に使用するようにな
っている。
エコー電流I1 とI2 との加算点であり、加算結果であ
るIB がレシーバアンプに入力される。この加算点で
は、I1 とI2 の極性が反転しているため、 IB =I2 −I1 によりエコー信号の抑圧を行うようになっている。
に示す。図6の31はエコー経路に相当する回路網であ
る。図6において、回路網31と61を4端子回路網と
見なして、それぞれの4端子定数をA31,B31,C31,
D31、A61,B61,C161,D61とすると、回路網31
と61とは4端子回路網の並列接続であるため、ドライ
バ出力電圧VA とI1 ,I2 との間には、 VA =A31・VB +B31・I1 =A61・VB +B61・I
2 なる基本方程式が成り立つ。
プのイマジナリ・ショートの性質により、それぞれの電
位はグランド・レベルになることから、VB =0である
ため、 VA =B31・I1 =B61・I2 となる。従って、B31=B61が成り立てば、I1 =I2
、すなわち IB =I2 −I1 =0 となり、レシーバアンプの出力として表われるエコー電
圧はゼロとなる。
て決定されるために、 2R0 =Zin と仮定すると、B31は、 B31=2(R0 +2R1 ) となる。
小さくて無視できる場合は、R1 ,R2 の値をR1 =2
R2 となるように選択することで、B31≒B61が成り立
ち、エコーを抑圧することができるのである。
は、エコーを抑圧するための条件として、R1 =2R2
となるようにR1 ,R2 を選択すること以外に、2R0
=ZinとなるようにR0を選択する必要があることを示
した。しかし、Zinはライントランス2と伝送路の伝達
関数によって決定されることから、その周波数特性は平
坦ではなく、所要の全帯域で2R0 =Zinを満たすこと
はできない。従って、図5の回路では十分なエコー抑圧
特性を実現することができないという問題がある。
示の技術では、上述した2線4線変換回路におけるエコ
ー成分を所要周波数帯域で抑圧するバランスネットワー
クの構成が提案されている。しかしながら、かかるバラ
ンスネットワークにおいては、IC化を容易にするとい
う別の目的をも掲げており、そのためにはインダクタン
ス素子(チョークコイル)を使用せずに、単に抵抗素子
と容量素子とのみで、バランスネットワークを構成する
ものであり、よって、十分な広い周波数帯域でのエコー
抑圧効果が得られないという欠点がある。
圧することが可能な2線4線変換回路を提供することで
ある。
ドライバアンプと、このドライバアンプからの送信信号
を入力として伝送路へ導出するトランスと、前記伝送路
から前記トランスを介した受信信号を受信する一対のレ
シーバアンプと、前記ドライバアンプからの送信信号が
前記レシーバアンプへ回り込むエコー成分を抑圧するバ
ランスネットワークとを含む2線4線変換回路であっ
て、前記バランスネットワークは、前記エコー成分の低
域側成分を抑圧するための一次ハイパスフィルタと、前
記エコー成分の中高域側成分を抑圧するためのインピー
ダンス回路とを含むことを特徴とする2線4線変換回路
が得られる。
特性は、前記中高域側において緩やかに隆起する特性を
有していることを特徴とする。また、前記一次ハイパス
フィルタと前記インピーダンス回路とは縦続接続されて
いることを特徴とする。更に、前記一次ハイパスフィル
タは、前記一対のドライバアンプの各出力ラインに直列
に挿入された容量素子と、前記一対のドライバアンプの
出力ライン間に接続された抵抗素子とを有することを特
徴とし、また前記インピーダンス回路は、互いに直列接
続された第1〜第3の抵抗素子と、前記第1の抵抗素子
に並列接続されたリアクタンス素子と、前記第3の抵抗
素子に並列に接続された容量素子とからなるインピーダ
ンス網が、前記一次ハイパスフィルタの一対の出力ライ
ンと前記一対のレシーバアンプの入力ラインとの間に、
それぞれ接続されてなることを特徴とする。
におけるエコー信号の抑圧を目的として、低域側のエコ
ーを抑圧するための一次ハイパスフィルタと、中高域の
エコーを抑圧するための抵抗素子および容量素子並びに
インダクタンス素子からなるインピーダンス回路とを縦
続接続したバランスネットワークを設け、電流加算回路
を構成するレシーバアンプの加算点で、エコー信号を広
帯域で抑圧するようにしている。
信信号はライントランスを介して伝送路に出力される
が、同時に抵抗を経由してレシーバアンプに回り込んで
エコー信号を発生する。この場合のエコー経路の周波数
特性は、低域側はほぼ6dB/octで減衰し、一次ハ
イパスフィルタの逆特性のような特性を有しており、ま
た中高域では緩やかに隆起する特性を有している。この
エコー経路の周波数特性を模擬するため、バランスネッ
トワークは一次ハイパスフィルタと中高域で緩やかな隆
起特性を有するインピーダンスを縦続接続することで構
成される。こうすることで、低域側では一次ハイパスフ
ィルタの逆特性と同等の特性が得られるため、バランス
ネットワークの出力は低域から高域までの広い帯域でエ
コー信号の周波数特性の近似が可能となり、良好なエコ
ー抑圧特性が広帯域で実現できるのである。
実施例につき説明する。図1は本発明の実施例の回路図
であり、図5と同等部分は同一符号にて示している。図
1を参照すると、本発明による2線4線変換回路は、基
本的には、ドライバアンプ1,1´と、ライントランス
2と、電流加算回路を構成するレシーバアンプ3,3´
と、エコー経路の周波数特性を模擬するバランスネット
ワーク4とにより構成されている。
るため、各部品定数は正極側と負極側で同一の値をと
り、 R0 =R0 ´,R1 =R1 ´,Rf =Rf ´,Z10=Z
10´ であるものとする。
電流I1 で表わされ、その周波数特性は抵抗R0 とR1
及びライントランス2の2次側から伝送路を見込んだイ
ンピーダンスZinによって決定される。バランスネット
ワーク4はR0 とR1 、Zinで構成されるエコー信号経
路と同等の周波数特性を有しており、I1 と同等の特性
を有するエコーレプリカ電流I2 を生成する。レシーバ
アンプ3,3´の電流加算点であるノードB+ とB- で
は、I1 とI2 の極性を反転しているため、I2 −I1
によりエコー信号を抑圧する。
すように構成されている。容量素子C20とC20´及びR
20は一次ハイパスフィルタ5を構成し、エコー経路の低
域側の周波数特性を模擬する。また、インピーダンス回
路網21は抵抗素子、容量素子、インダクタンス素子に
よりインピーダンスZ10,Z10´を構成しており、エコ
ー経路の中高域側の周波数特性を模擬する。ハイパスフ
ィルタ5とインピーダンスZ10,Z10´とを縦続接続す
ることにより、低域から高域までの広い帯域でエコー経
路の周波数特性の近似が可能となる。
最初に、エコー信号を抑圧するためのバランスネットワ
ークの所要特性について説明する。ライントランス2の
2次側から伝送路を見込んだインピーダンスZinを用い
ると、エコー経路に関する図1の等価回路は図3のよう
に表わすことができる。図3の31はエコー信号の経路
に相当する回路網であり、その出力電流I1 がエコー信
号に相当し、バランスネットワーク4の出力電流I2 が
エコーレプリカ信号に相当する。レシーバアンプ3,3
´の出力であるエコー電圧がゼロになるための理想的な
条件は、 IB =I2 −I1 =0 すなわち、I1 =I2 となることである。
路網と見なして、それぞれの4端子定数をA31,B31,
C31,D31、A4 ,B4 ,C4 ,D4 とすると、回路網
31と4は4端子回路網の並列接続であるため、ドライ
バ出力電圧VA とI1 ,I2との間には、 VA =A31・VB +B31・I1 =A4 ・VB +B4 ・I
2 なる基本方程式が成り立つ。
プのイマジナリ・ショートの性質により、それぞれの電
位はグランド・レベルになることからVB =0であるた
め、 VA =B31・I1 =B4 ・I2 となる。従って、B31=B4 が成り立てば、エコー電圧
がゼロになる理想的な条件であるI1 =I2 を満たすた
め、バランスネットワークは4端子定数のうちB項の特
性をエコー経路と一致するように設計する必要がある。
経路31のB項の絶対値特性を示す。エコー経路のB項
の絶対値特性は、低域側はほぼ6db/octで減衰
し、中高域側は緩やかに隆起する特性を有している。特
に、低域側の特性は、一次ハイパス・フィルタの伝達関
数の逆特性と同等の特性とみなすことができる。
続接続することにより、図4に示したエコー経路のB項
の特性を近似するための動作について説明する。図2に
おいて、ハイパスフィルタ5の伝達関数H(s)は、 H(s)=(sC20・R20/2)/(1+sC20・R20
/2) で表わせる。
れるインピターンス回路網21を4端子回路網とみな
し、それぞれの4端子定数をA5 ,B5 ,C5 ,D5 、
A21,B21,C21,D21とすると、
ンス回路網21とを縦属接続したバランスネットワーク
4の4端子定数A4 ,B4 ,C4 ,D4 は、
るB4 は、 B4 =2Z10/H(s)+1/(sC20・R20/2) で表わされる。
低域側は6dB/octで減衰し、高域側は平坦な特性
となる。B4 はハイパスフィルタの逆特性を含んでいる
ため、低域側は6db/octの減衰特性を有し、高域
側はZ10で決定される特性を有する。従って、図2に示
すように、Z10を抵抗素子、容量素子、インダクタンス
素子により構成し、中低域で緩やかに隆起するインピー
ダンス特性を実現してエコー経路の特性を模擬すること
により、バランスネットワークのB項は低域から高域ま
での広い帯域でエコー経路のB項と近似させることがで
きる。
/2)はバランスネットワークがエコー経路のB項を近
似する際の誤差となるが、影響は小さく無視することが
できる。
スフィルタと中高域で緩やかな隆起特性を有するインピ
ーダンスとを縦続接続して、バランスネットワークを構
成することにより、広帯域でエコー経路の周波数特性を
模擬することが可能となり、良好なエコー抑圧特性を実
現できるということである。
線変換回路のエコー抑圧特性を広帯域で実現することに
より、xDSL技術と呼ばれる電話ケーブルを用いた高
速ディジタル伝送技術において、伝送特性の性能向上が
図れる。特に、下り信号と上り信号を異なる周波数帯域
に割り当てる周波数分割2重化方式(FDD:Frequenc
y Division Duplex )では、エコーの抑圧特性が伝送特
性の性能を左右する。
部におけるエコー抑圧特性の性能を向上させることによ
り、エコーキャンセラ等で実現するディジタル部におけ
るエコー抑圧の所要特性が緩和される。ディジタル部に
おけるエコーの抑圧はディジタル信号処理によって実現
されるが、所要特性の緩和により処理量が低減され、結
果としてディジタル部の回路規模の削減が図れる。
である。
Claims (6)
- 【請求項1】 一対のドライバアンプと、このドライバ
アンプからの送信信号を入力として伝送路へ導出するト
ランスと、前記伝送路から前記トランスを介した受信信
号を受信する一対のレシーバアンプと、前記ドライバア
ンプからの送信信号が前記レシーバアンプへ回り込むエ
コー成分を抑圧するバランスネットワークとを含む2線
4線変換回路であって、 前記バランスネットワークは、前記エコー成分の低域側
成分を抑圧するための一次ハイパスフィルタと、前記エ
コー成分の中高域側成分を抑圧するためのインピーダン
ス回路とを含むことを特徴とする2線4線変換回路。 - 【請求項2】 前記インピーダンス回路の周波数特性
は、前記中高域側において緩やかに隆起する特性を有し
ていることを特徴とする請求項1記載の2線4線変換回
路。 - 【請求項3】 前記一次ハイパスフィルタと前記インピ
ーダンス回路とは縦続接続されていることを特徴とする
請求項1または2記載の2線4線変換回路。 - 【請求項4】 前記一次ハイパスフィルタは、前記一対
のドライバアンプの各出力ラインに直列に挿入された容
量素子と、前記一対のドライバアンプの出力ライン間に
接続された抵抗素子とを有することを特徴とする請求項
1〜3いずれか記載の2線4線変換回路。 - 【請求項5】 前記インピーダンス回路は、互いに直列
接続された第1〜第3の抵抗素子と、前記第1の抵抗素
子に並列接続されたリアクタンス素子と、前記第3の抵
抗素子に並列に接続された容量素子とからなるインピー
ダンス網が、前記一次ハイパスフィルタの一対の出力ラ
インと前記一対のレシーバアンプの入力ラインとの間
に、それぞれ接続されてなることを特徴とする請求項1
〜4いずれか記載の2線4線変換回路。 - 【請求項6】 前記伝送路は、電話線等のメタリック伝
送線路であることを特徴とする請求項1〜5いずれか記
載の2線4線変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001138095A JP3607639B2 (ja) | 2001-05-09 | 2001-05-09 | 2線4線変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001138095A JP3607639B2 (ja) | 2001-05-09 | 2001-05-09 | 2線4線変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002335193A true JP2002335193A (ja) | 2002-11-22 |
JP3607639B2 JP3607639B2 (ja) | 2005-01-05 |
Family
ID=18985090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001138095A Expired - Fee Related JP3607639B2 (ja) | 2001-05-09 | 2001-05-09 | 2線4線変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3607639B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004073194A1 (en) * | 2003-02-05 | 2004-08-26 | Analog Devices, Inc. | A single transformer hybrid system and method |
WO2006001301A1 (ja) * | 2004-06-25 | 2006-01-05 | Evolvable Systems Research Institute Inc. | 伝送装置および伝送方法 |
JP2016534599A (ja) * | 2013-10-25 | 2016-11-04 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 銅線インターフェース回路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019165410A (ja) | 2018-03-20 | 2019-09-26 | 東芝メモリ株式会社 | 受信回路 |
-
2001
- 2001-05-09 JP JP2001138095A patent/JP3607639B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004073194A1 (en) * | 2003-02-05 | 2004-08-26 | Analog Devices, Inc. | A single transformer hybrid system and method |
US6931122B2 (en) | 2003-02-05 | 2005-08-16 | Analog Devices, Inc. | Single transformer hybrid system and method |
WO2006001301A1 (ja) * | 2004-06-25 | 2006-01-05 | Evolvable Systems Research Institute Inc. | 伝送装置および伝送方法 |
JPWO2006001301A1 (ja) * | 2004-06-25 | 2008-04-17 | 株式会社進化システム総合研究所 | 伝送装置および伝送方法 |
JP2016534599A (ja) * | 2013-10-25 | 2016-11-04 | 華為技術有限公司Huawei Technologies Co.,Ltd. | 銅線インターフェース回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3607639B2 (ja) | 2005-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6226322B1 (en) | Analog receive equalizer for digital-subscriber-line communications system | |
US6724890B1 (en) | Adaptive transmission line impedance matching device and method | |
US7729429B1 (en) | Active replica transformer hybrid | |
JPS6138656B2 (ja) | ||
US6681012B1 (en) | Directional receiver coupling arrangement with frequency selectivity and gain control for DSL | |
CA1233531A (en) | Electronic hybrid circuit | |
US6804349B1 (en) | Hybrid transceiver circuit | |
GB1563541A (en) | Signal transmission circuit | |
WO1980000770A1 (en) | Driving point impedance | |
JP2005524321A (ja) | 電力線データ通信のための完全二重化 | |
US7010025B1 (en) | Circuit and method for an improved front end in duplex signal communication systems | |
EP0902535A2 (en) | Low-pass filter with a summing function | |
US6724219B1 (en) | Amplifier and line driver for broadband communications | |
JP4141707B2 (ja) | ブロードバンドモデムのためのハイブリッド回路 | |
WO1980000769A1 (en) | Frequency-sensitive electronic hybrid | |
JP3607639B2 (ja) | 2線4線変換回路 | |
Mahadevan et al. | A differential 160-MHz self-terminating adaptive CMOS line driver | |
US7212627B2 (en) | Line interface with analog echo cancellation | |
US6566947B2 (en) | Combined active impedance and filter in line drivers | |
US7020277B1 (en) | DSL line interface having low-pass filter characteristic with reduced external components | |
EP2061158B1 (en) | Hybrid circuit without inductors | |
US3051920A (en) | Active two-port network | |
TWI749401B (zh) | 回音消除電路 | |
CN112859981B (zh) | 回音消除电路 | |
JP2001007739A (ja) | 通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |