JP2001007739A - 通信装置 - Google Patents
通信装置Info
- Publication number
- JP2001007739A JP2001007739A JP17900199A JP17900199A JP2001007739A JP 2001007739 A JP2001007739 A JP 2001007739A JP 17900199 A JP17900199 A JP 17900199A JP 17900199 A JP17900199 A JP 17900199A JP 2001007739 A JP2001007739 A JP 2001007739A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- series
- output
- transmission
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Telephone Function (AREA)
Abstract
(57)【要約】
【課題】 バランスネットが接続されるレシーバアンプ
をアナログ加算器として用いることによりレシーバアン
プに大きな入力ダイナミックレンジを要求せず、レシー
バアンプを内蔵するＬＳＩの低電圧化を実現する。ま
た、場合によりインダクタンスを用いないでバランスネ
ットを構成することにより部品コストの削減、実装面積
の縮小を可能にし、半導体基板上への集積化も容易にす
る。さらに、１ｔｈＨＰＦで低域の位相補正をすること
により低域のエコー抑圧特性を改善し、信号帯域を有効
に活用する。 【解決手段】 差動構成のトランシーバのアナログフロ
ントエンド部にバランスネット６Ｃを具備し、レシーバ
アンプ７Ａ、８Ａの負入力端子には、前記バランスネッ
ト６Ｃと、入力抵抗Ｒ３２と、帰還抵抗Ｒ４１をそれぞ
れ接続し、前記帰還抵抗Ｒ４１のもう一端は出力端子に
接続し、正入力端子は接地する。
をアナログ加算器として用いることによりレシーバアン
プに大きな入力ダイナミックレンジを要求せず、レシー
バアンプを内蔵するＬＳＩの低電圧化を実現する。ま
た、場合によりインダクタンスを用いないでバランスネ
ットを構成することにより部品コストの削減、実装面積
の縮小を可能にし、半導体基板上への集積化も容易にす
る。さらに、１ｔｈＨＰＦで低域の位相補正をすること
により低域のエコー抑圧特性を改善し、信号帯域を有効
に活用する。 【解決手段】 差動構成のトランシーバのアナログフロ
ントエンド部にバランスネット６Ｃを具備し、レシーバ
アンプ７Ａ、８Ａの負入力端子には、前記バランスネッ
ト６Ｃと、入力抵抗Ｒ３２と、帰還抵抗Ｒ４１をそれぞ
れ接続し、前記帰還抵抗Ｒ４１のもう一端は出力端子に
接続し、正入力端子は接地する。
Description
【０００１】
【発明の属する技術分野】本発明は、伝送線路の電気特
性を等価的に模擬して送信信号の廻り込み（以下、エコ
ーという）を抑圧するバランスネットを有する通信装置
に関する。
性を等価的に模擬して送信信号の廻り込み（以下、エコ
ーという）を抑圧するバランスネットを有する通信装置
に関する。
【０００２】
【従来の技術】近年、インターネットが急速に普及し画
像伝送等大容量の情報の伝送も広く行われるようにな
り、特にアクセス回線の高速化が熱望されている。こう
した状況下で既存のメタリック回線上での高速アクセス
を可能にするｘＤＳＬという通信システムが実用化され
つつある。
像伝送等大容量の情報の伝送も広く行われるようにな
り、特にアクセス回線の高速化が熱望されている。こう
した状況下で既存のメタリック回線上での高速アクセス
を可能にするｘＤＳＬという通信システムが実用化され
つつある。
【０００３】そのようなシステムを構築する通信装置に
は、受信側のアナログフロントエンド部に搭載されるア
ナログ／ディジタル変換器（ＡＤＣ）の入力ダイナミッ
クレンジを有効に活用するために、複数のパッシブ素子
を用いて伝送線路の電気特性を模擬したバランスネット
と呼ばれる送信信号の廻り込み（エコー）を抑圧するた
めの回路が組み込まれる。
は、受信側のアナログフロントエンド部に搭載されるア
ナログ／ディジタル変換器（ＡＤＣ）の入力ダイナミッ
クレンジを有効に活用するために、複数のパッシブ素子
を用いて伝送線路の電気特性を模擬したバランスネット
と呼ばれる送信信号の廻り込み（エコー）を抑圧するた
めの回路が組み込まれる。
【０００４】図１２はかかるバランスネットを有し、か
つ非対象ディジタル加入者伝送方式（ＡＤＳＬ）を採用
した通信装置のアナログフロントエンドの一部を示す回
路図である。バランスネット６は、抵抗Ｒ１、Ｒ２、Ｒ
３、キャパシタンスＣ１およびインダクタンスＬ１を送
信ドライバ１の正相出力部１ａと接地点間、及び逆相出
力部１ｂと接地点間にそれぞれ直並列接続した回路構成
となる。レシーバアンプ７の負入力端子とバランスネッ
ト６の抵抗Ｒ１と抵抗Ｒ２の接続点（ノードＢ）には抵
抗Ｒ１０が接続され、レシーバアンプ７の正入力端子は
抵抗Ｒ３０と抵抗Ｒ３１の抵抗分割を介して出力抵抗Ｒ
２０と送受信用トランス３の接続点（ノードＡ）と接続
される。さらに、レシーバアンプ７の負入力端子と出力
端子間には帰還抵抗Ｒ４０が接続される。レシーバアン
プ８についても同様の接続がなされる。
つ非対象ディジタル加入者伝送方式（ＡＤＳＬ）を採用
した通信装置のアナログフロントエンドの一部を示す回
路図である。バランスネット６は、抵抗Ｒ１、Ｒ２、Ｒ
３、キャパシタンスＣ１およびインダクタンスＬ１を送
信ドライバ１の正相出力部１ａと接地点間、及び逆相出
力部１ｂと接地点間にそれぞれ直並列接続した回路構成
となる。レシーバアンプ７の負入力端子とバランスネッ
ト６の抵抗Ｒ１と抵抗Ｒ２の接続点（ノードＢ）には抵
抗Ｒ１０が接続され、レシーバアンプ７の正入力端子は
抵抗Ｒ３０と抵抗Ｒ３１の抵抗分割を介して出力抵抗Ｒ
２０と送受信用トランス３の接続点（ノードＡ）と接続
される。さらに、レシーバアンプ７の負入力端子と出力
端子間には帰還抵抗Ｒ４０が接続される。レシーバアン
プ８についても同様の接続がなされる。
【０００５】ところで、全信号帯域で出力抵抗Ｒ２０、
終端抵抗Ｒ２１及び伝送線路５の特性インピーダンス間
のインピーダンス整合が取れていれば、送信ドライバ１
の正相出力部１ａの送信電圧とノードＡの送信電圧との
比は全信号帯域で一定である。その場合、バランスネッ
ト６に周波数特性を持たせる必要は無い。
終端抵抗Ｒ２１及び伝送線路５の特性インピーダンス間
のインピーダンス整合が取れていれば、送信ドライバ１
の正相出力部１ａの送信電圧とノードＡの送信電圧との
比は全信号帯域で一定である。その場合、バランスネッ
ト６に周波数特性を持たせる必要は無い。
【０００６】しかし、伝送線路５の特性インピーダンス
は周波数特性を有し、かつ出力抵抗Ｒ２０と伝送線路５
との間に挿入されるトランス３とキャパシタンス３ａ及
び伝送線路５と対向トランシーバ２のインピーダンスで
ある終端抵抗Ｒ２１との間に挿入される対向トランス４
とキャパシタンス４ａも使用する周波数域によってはイ
ンピーダンスとして見える。
は周波数特性を有し、かつ出力抵抗Ｒ２０と伝送線路５
との間に挿入されるトランス３とキャパシタンス３ａ及
び伝送線路５と対向トランシーバ２のインピーダンスで
ある終端抵抗Ｒ２１との間に挿入される対向トランス４
とキャパシタンス４ａも使用する周波数域によってはイ
ンピーダンスとして見える。
【０００７】つまり、使用する周波数域によってはイン
ピーダンス不整合が生じるため送信ドライバ１の正相出
力部１ａの送信電圧とノードＡの送信電圧との比は周波
数特性を有する。
ピーダンス不整合が生じるため送信ドライバ１の正相出
力部１ａの送信電圧とノードＡの送信電圧との比は周波
数特性を有する。
【０００８】そこで、従来の技術では送信ドライバ１か
ら出力されてノードＢに伝達される送信電圧の周波数特
性及び位相特性がノードＡに伝達される送信電圧の周波
数特性及び位相特性と同じになるように前記バランスネ
ット６の回路を構成してその回路定数を調整して、エコ
ーを抑圧している。
ら出力されてノードＢに伝達される送信電圧の周波数特
性及び位相特性がノードＡに伝達される送信電圧の周波
数特性及び位相特性と同じになるように前記バランスネ
ット６の回路を構成してその回路定数を調整して、エコ
ーを抑圧している。
【０００９】具体的にはノードＡから抵抗Ｒ３０と抵抗
Ｒ３１の抵抗分割を介してレシーバアンプ７の正入力端
子に入力される周波数域の送信電圧をＶａ(ω)・ｅｘｐ
ｉθ(ω)、ノードＢでの周波数域の送信電圧をＶｂ(ω)
・ｅｘｐｉθ(ω)とし、周波数域のエコー電圧をＶｅｃ
(ω)・ｅｘｐｉθ(ω)とすると、エコー電圧Ｖｅｃ(ω)
・ｅｘｐｉθ(ω)はＶａ(ω)・ｅｘｐｉθ(ω)、Ｖｂ
(ω)・ｅｘｐｉθ(ω)をレシーバアンプ７を用いてアナ
ログ減算された結果であるからＶｅｃ(ω)・ｅｘｐｉθ
(ω)＝Ｖａ(ω)・ｅｘｐｉθ(ω)−Ｖｂ(ω)・ｅｘｐｉ
θ(ω)である。ここで、ωは信号の周波数、θは信号の
位相である。レシーバアンプ８を用いた場合も同様であ
る。
Ｒ３１の抵抗分割を介してレシーバアンプ７の正入力端
子に入力される周波数域の送信電圧をＶａ(ω)・ｅｘｐ
ｉθ(ω)、ノードＢでの周波数域の送信電圧をＶｂ(ω)
・ｅｘｐｉθ(ω)とし、周波数域のエコー電圧をＶｅｃ
(ω)・ｅｘｐｉθ(ω)とすると、エコー電圧Ｖｅｃ(ω)
・ｅｘｐｉθ(ω)はＶａ(ω)・ｅｘｐｉθ(ω)、Ｖｂ
(ω)・ｅｘｐｉθ(ω)をレシーバアンプ７を用いてアナ
ログ減算された結果であるからＶｅｃ(ω)・ｅｘｐｉθ
(ω)＝Ｖａ(ω)・ｅｘｐｉθ(ω)−Ｖｂ(ω)・ｅｘｐｉ
θ(ω)である。ここで、ωは信号の周波数、θは信号の
位相である。レシーバアンプ８を用いた場合も同様であ
る。
【００１０】よって、エコーを抑圧するためには、すな
わちＶｅｃ(ω)・ｅｘｐｉθ(ω)≒０とするためには全
信号帯域でＶａ(ω)・ｅｘｐｉθ(ω)≒Ｖｂ(ω)・ｅｘ
ｐｉθ(ω)となるようにバランスネット６の回路を構成
してその回路定数を調整すればよいことになる。
わちＶｅｃ(ω)・ｅｘｐｉθ(ω)≒０とするためには全
信号帯域でＶａ(ω)・ｅｘｐｉθ(ω)≒Ｖｂ(ω)・ｅｘ
ｐｉθ(ω)となるようにバランスネット６の回路を構成
してその回路定数を調整すればよいことになる。
【００１１】
【発明が解決しようとする課題】しかし、従来の技術で
は、前記レシーバアンプ７、８をアナログ減算器として
用いるためにレシーバアンプを内蔵するＬＳＩに入力ダ
イナミックレンジに応じた電源電圧を必要とし、レシー
バアンプを内蔵するＬＳＩの低電圧化が困難であるとい
う課題があった。また、インダクタンスを用いると部品
コストが高く、実装面積も大きくなるという課題があっ
た。さらに、従来のバランスネット回路では低域のエコ
ー抑圧特性が悪いという課題があった。
は、前記レシーバアンプ７、８をアナログ減算器として
用いるためにレシーバアンプを内蔵するＬＳＩに入力ダ
イナミックレンジに応じた電源電圧を必要とし、レシー
バアンプを内蔵するＬＳＩの低電圧化が困難であるとい
う課題があった。また、インダクタンスを用いると部品
コストが高く、実装面積も大きくなるという課題があっ
た。さらに、従来のバランスネット回路では低域のエコ
ー抑圧特性が悪いという課題があった。
【００１２】本発明は前記課題を解決するものであり、
レシーバアンプを内蔵するＬＳＩの低電圧化を容易に
し、インダクタンスを抵抗およびキャパシタンスで置き
換えた場合には部品コストの低減及び実装面積を縮小で
き、さらに低域のエコー抑圧特性をも改善できる通信装
置を提供することを目的とする。
レシーバアンプを内蔵するＬＳＩの低電圧化を容易に
し、インダクタンスを抵抗およびキャパシタンスで置き
換えた場合には部品コストの低減及び実装面積を縮小で
き、さらに低域のエコー抑圧特性をも改善できる通信装
置を提供することを目的とする。
【００１３】
【課題を解決するための手段】前記目的達成のために、
請求項１の発明にかかる通信装置は、差動構成のアナロ
グフロントエンド部に複数のパッシブ素子からなるバラ
ンスネットと、複数のレシーバアンプと、複数の送信ド
ライバと、複数のインピーダンス整合用出力抵抗と、複
数の入力抵抗と、送受信用トランスを具備し、複数の送
信ドライバの第１の出力部をバランスネットの第１の入
力部と複数のインピーダンス整合用出力抵抗の第１の出
力抵抗の一端に接続し、複数の送信ドライバの第２の出
力部をバランスネットの第２の入力部と複数のインピー
ダンス整合用出力抵抗の第２の出力抵抗の一端に接続
し、第１の出力抵抗のもう一端は送受信用トランスの第
１の接続部と接続し、第２の出力抵抗のもう一端は送受
信用トランスの第２の接続部と接続し、送受信用トラン
スの第１の接続部は複数の入力抵抗の第１の入力抵抗の
一端に接続し、送受信用トランスの第２の接続部は複数
の入力抵抗の第２の入力抵抗の一端に接続し、第１の入
力抵抗のもう一端とバランスネットの第１の出力部を複
数のレシーバアンプの第１のレシーバアンプの負入力端
子に接続し、第２の入力抵抗のもう一端とバランスネッ
トの第２の出力部を複数のレシーバアンプの第２のレシ
ーバアンプの負入力端子にそれぞれ接続し、第１、第２
のレシーバアンプの負入力端子と第１、第２のレシーバ
アンプの出力端子間にはそれぞれ帰還抵抗を接続し、第
１、第２のレシーバアンプの正入力端子は接地した。こ
れによりレシーバアンプはアナログ加算器として用いら
れ、レシーバアンプに入力信号の大きさに応じた入力ダ
イナミックレンジを必要としない。
請求項１の発明にかかる通信装置は、差動構成のアナロ
グフロントエンド部に複数のパッシブ素子からなるバラ
ンスネットと、複数のレシーバアンプと、複数の送信ド
ライバと、複数のインピーダンス整合用出力抵抗と、複
数の入力抵抗と、送受信用トランスを具備し、複数の送
信ドライバの第１の出力部をバランスネットの第１の入
力部と複数のインピーダンス整合用出力抵抗の第１の出
力抵抗の一端に接続し、複数の送信ドライバの第２の出
力部をバランスネットの第２の入力部と複数のインピー
ダンス整合用出力抵抗の第２の出力抵抗の一端に接続
し、第１の出力抵抗のもう一端は送受信用トランスの第
１の接続部と接続し、第２の出力抵抗のもう一端は送受
信用トランスの第２の接続部と接続し、送受信用トラン
スの第１の接続部は複数の入力抵抗の第１の入力抵抗の
一端に接続し、送受信用トランスの第２の接続部は複数
の入力抵抗の第２の入力抵抗の一端に接続し、第１の入
力抵抗のもう一端とバランスネットの第１の出力部を複
数のレシーバアンプの第１のレシーバアンプの負入力端
子に接続し、第２の入力抵抗のもう一端とバランスネッ
トの第２の出力部を複数のレシーバアンプの第２のレシ
ーバアンプの負入力端子にそれぞれ接続し、第１、第２
のレシーバアンプの負入力端子と第１、第２のレシーバ
アンプの出力端子間にはそれぞれ帰還抵抗を接続し、第
１、第２のレシーバアンプの正入力端子は接地した。こ
れによりレシーバアンプはアナログ加算器として用いら
れ、レシーバアンプに入力信号の大きさに応じた入力ダ
イナミックレンジを必要としない。
【００１４】また、請求項２の発明にかかる通信装置
は、前記バランスネットを直列接続された第１の抵抗、
第１のインダクタンスと並列接続された第１のキャパシ
タンス、第２の抵抗とを直列接続した複数の直並列回路
で構成し、複数の直並列回路の第１の直並列回路の一端
を送信ドライバの第１の出力部に接続した場合は第１の
直並列回路のもう一端は複数のレシーバアンプの第２の
レシーバアンプの負入力端子に接続し、複数の直並列回
路の第２の直並列回路の一端を送信ドライバの第２の出
力部に接続した場合は複数のレシーバアンプの第１のレ
シーバアンプの負入力端子にそれぞれ接続した回路構成
にしたものである。
は、前記バランスネットを直列接続された第１の抵抗、
第１のインダクタンスと並列接続された第１のキャパシ
タンス、第２の抵抗とを直列接続した複数の直並列回路
で構成し、複数の直並列回路の第１の直並列回路の一端
を送信ドライバの第１の出力部に接続した場合は第１の
直並列回路のもう一端は複数のレシーバアンプの第２の
レシーバアンプの負入力端子に接続し、複数の直並列回
路の第２の直並列回路の一端を送信ドライバの第２の出
力部に接続した場合は複数のレシーバアンプの第１のレ
シーバアンプの負入力端子にそれぞれ接続した回路構成
にしたものである。
【００１５】また、請求項３、請求項４の発明にかかる
通信装置は、請求項２に記載の直列接続された第１の抵
抗、第１のインダクタンスによる第１の複数の直列回路
を、直列接続された第３の抵抗、第２のキャパシタンス
による第２の複数の直列回路と複数の第４の抵抗を用い
て、第２の複数の直列回路の一つの直列回路の一端は複
数の第４の抵抗の一つ抵抗の一端と接続し、第２の複数
の直列回路の一つの直列回路のもう一端を送信ドライバ
の第１の出力部に接続した場合は複数の第４の抵抗の一
つの抵抗のもう一端は送信ドライバの第２の出力部に接
続され、第２の複数の直列回路の一つの直列回路のもう
一端を送信ドライバの第２の出力部に接続した場合は複
数の第４の抵抗の一つの抵抗のもう一端は送信ドライバ
の第１の出力部に接続されるというように、第２の複数
の直列回路と複数の第４の抵抗とを互いにたすきがけに
接続することにより置き換え、さらに第３の抵抗と第４
の抵抗の抵抗値を同じにすることにより、インダクタン
スを用いなくてもインダクタンスを用いた場合と同等の
関数特性を実現している。
通信装置は、請求項２に記載の直列接続された第１の抵
抗、第１のインダクタンスによる第１の複数の直列回路
を、直列接続された第３の抵抗、第２のキャパシタンス
による第２の複数の直列回路と複数の第４の抵抗を用い
て、第２の複数の直列回路の一つの直列回路の一端は複
数の第４の抵抗の一つ抵抗の一端と接続し、第２の複数
の直列回路の一つの直列回路のもう一端を送信ドライバ
の第１の出力部に接続した場合は複数の第４の抵抗の一
つの抵抗のもう一端は送信ドライバの第２の出力部に接
続され、第２の複数の直列回路の一つの直列回路のもう
一端を送信ドライバの第２の出力部に接続した場合は複
数の第４の抵抗の一つの抵抗のもう一端は送信ドライバ
の第１の出力部に接続されるというように、第２の複数
の直列回路と複数の第４の抵抗とを互いにたすきがけに
接続することにより置き換え、さらに第３の抵抗と第４
の抵抗の抵抗値を同じにすることにより、インダクタン
スを用いなくてもインダクタンスを用いた場合と同等の
関数特性を実現している。
【００１６】また、請求項５の発明にかかる通信装置
は、請求項２、請求項３および請求項４に記載の前記バ
ランスネットに抵抗、キャパシタンスからなる複数の一
次のハイパスフィルタを接続したものであり、これによ
りバランスネットの低域の位相特性を改善している。
は、請求項２、請求項３および請求項４に記載の前記バ
ランスネットに抵抗、キャパシタンスからなる複数の一
次のハイパスフィルタを接続したものであり、これによ
りバランスネットの低域の位相特性を改善している。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を用いて説明する。図１に本発明の第一の実施の形
態を示す。図１は直列接続された抵抗Ｒ４、インダクタ
ンスＬ２と、並列接続された抵抗Ｒ５およびキャパシタ
ンスＣ２とを直列接続した回路構成のバランスネット６
Ａと、正相出力部１ａ、逆相出力部１ｂを含んだ送信ド
ライバ１と、インピーダンス整合用出力抵抗Ｒ２０と、
入力抵抗Ｒ３２と、アナログ加算器として用いるレシー
バアンプ７Ａ、８Ａと、送受信用のトランス３とこのト
ランス３に接続され音声帯域への信号の漏れ込みを押え
るキャパシタンス３ａと、伝送媒体である伝送線路５
と、終端抵抗Ｒ２１で置き換えた対向トランシーバ２
と、対向の送受信用トランス（対向トランス）４とこの
対向トランス４に接続されるキャパシタンス４ａとの接
続関係を示している。尚、レシーバアンプ７Ａ、８Ａの
正入力端子は抵抗Ｒ３３を介して接地されている。この
ような通信系で送信ドライバ１から送信信号を出力した
場合に、受信信号と重畳してレシーバアンプに廻り込む
送信信号は、入力抵抗Ｒ３２を流れる電流として観測さ
れる。この電流の周波数特性を図２に、位相特性を図３
に示す。
て図を用いて説明する。図１に本発明の第一の実施の形
態を示す。図１は直列接続された抵抗Ｒ４、インダクタ
ンスＬ２と、並列接続された抵抗Ｒ５およびキャパシタ
ンスＣ２とを直列接続した回路構成のバランスネット６
Ａと、正相出力部１ａ、逆相出力部１ｂを含んだ送信ド
ライバ１と、インピーダンス整合用出力抵抗Ｒ２０と、
入力抵抗Ｒ３２と、アナログ加算器として用いるレシー
バアンプ７Ａ、８Ａと、送受信用のトランス３とこのト
ランス３に接続され音声帯域への信号の漏れ込みを押え
るキャパシタンス３ａと、伝送媒体である伝送線路５
と、終端抵抗Ｒ２１で置き換えた対向トランシーバ２
と、対向の送受信用トランス（対向トランス）４とこの
対向トランス４に接続されるキャパシタンス４ａとの接
続関係を示している。尚、レシーバアンプ７Ａ、８Ａの
正入力端子は抵抗Ｒ３３を介して接地されている。この
ような通信系で送信ドライバ１から送信信号を出力した
場合に、受信信号と重畳してレシーバアンプに廻り込む
送信信号は、入力抵抗Ｒ３２を流れる電流として観測さ
れる。この電流の周波数特性を図２に、位相特性を図３
に示す。
【００１８】バランスネット６Ａは、抵抗Ｒ４と、イン
ダクタンスＬ２と、並列接続された抵抗Ｒ５およびキャ
パシタンスＣ２とを直列接続することにより、図２の電
流の周波数特性を模擬している。尚、抵抗、インダクタ
ンスおよびキャパシタンスの直列接続が定性的に図２の
ような電流の周波数特性を有することは教科書等で周知
のことである。ここで、図４に送信ドライバ１から送信
信号が出力された場合に、図１のバランスネット６Ａか
らレシーバアンプ７Ａの負入力端子であるノードＡに流
れる電流の周波数特性のシミュレーション結果を示す。
また、このときの電流の位相特性を図５のＱに示す。図
４と図２を比べた場合、定量的には回路定数の調整が必
要になり不十分であるが、定性的には近い関数特性持っ
ていることが分かる。
ダクタンスＬ２と、並列接続された抵抗Ｒ５およびキャ
パシタンスＣ２とを直列接続することにより、図２の電
流の周波数特性を模擬している。尚、抵抗、インダクタ
ンスおよびキャパシタンスの直列接続が定性的に図２の
ような電流の周波数特性を有することは教科書等で周知
のことである。ここで、図４に送信ドライバ１から送信
信号が出力された場合に、図１のバランスネット６Ａか
らレシーバアンプ７Ａの負入力端子であるノードＡに流
れる電流の周波数特性のシミュレーション結果を示す。
また、このときの電流の位相特性を図５のＱに示す。図
４と図２を比べた場合、定量的には回路定数の調整が必
要になり不十分であるが、定性的には近い関数特性持っ
ていることが分かる。
【００１９】また、図５のＱと図３を比べた場合、ある
周波数以上（図５および図３では１００ｋＨｚ以上）で
は図３に対し図５のＱの位相は１８０度反転した特性に
なっていることが分かる。
周波数以上（図５および図３では１００ｋＨｚ以上）で
は図３に対し図５のＱの位相は１８０度反転した特性に
なっていることが分かる。
【００２０】よって、抵抗Ｒ４、インダクタンスＬ２、
抵抗Ｒ５、キャパシタンスＣ２などの回路定数を図２の
特性に合わせて調整することにより、ある周波数以上で
は送信信号電圧によりバランスネット６ＡからノードＡ
に流れる電流と、入力抵抗Ｒ３２を流れる電流の加算値
をほぼ０にすることができ、エコーを抑圧できる。
抵抗Ｒ５、キャパシタンスＣ２などの回路定数を図２の
特性に合わせて調整することにより、ある周波数以上で
は送信信号電圧によりバランスネット６ＡからノードＡ
に流れる電流と、入力抵抗Ｒ３２を流れる電流の加算値
をほぼ０にすることができ、エコーを抑圧できる。
【００２１】図６に本発明の第二の実施の形態を示す。
第二の実施の形態と前記第一の実施の形態との違いは、
バランスネット６Ａをバランスネット６Ｂで置き換えた
ことにある。以下、バランスネット６Ａとバランスネッ
ト６Ｂの関数特性がほぼ等価でありバランスネット６Ａ
のインダクタンスＬ２を抵抗Ｒ４、Ｒ６およびキャパシ
タンスＣ３で置き換えられることを示す。説明を簡単に
するために、バランスネット６Ａ、６Ｂの抵抗、キャパ
シタンスが並列接続された部分の影響が表れない周波数
領域で考える。まず、図７に前記バランスネット６Ａの
抵抗Ｒ４およびインダクタンスＬ２で構成される部分を
抜き出して示す。この図７の入出力関係を２ポートのＦ
マトリックスで表現すると、式１となる。
第二の実施の形態と前記第一の実施の形態との違いは、
バランスネット６Ａをバランスネット６Ｂで置き換えた
ことにある。以下、バランスネット６Ａとバランスネッ
ト６Ｂの関数特性がほぼ等価でありバランスネット６Ａ
のインダクタンスＬ２を抵抗Ｒ４、Ｒ６およびキャパシ
タンスＣ３で置き換えられることを示す。説明を簡単に
するために、バランスネット６Ａ、６Ｂの抵抗、キャパ
シタンスが並列接続された部分の影響が表れない周波数
領域で考える。まず、図７に前記バランスネット６Ａの
抵抗Ｒ４およびインダクタンスＬ２で構成される部分を
抜き出して示す。この図７の入出力関係を２ポートのＦ
マトリックスで表現すると、式１となる。
【００２２】
【数１】
【００２３】また、この式１より式２を導出できる。 Ｖｉ＝Ｖｘ＋２（Ｒ４＋ｓＬ２）Ｉ’ｉ …（２）
【００２４】ここで、出力を接地し（すなわち、Ｖｘ＝
０と置き）、電流Ｉ’ｉの関数を求めると、式３とな
る。 Ｉ’ｉ＝｛１／２（Ｒ４＋ｓＬ２）｝Ｖｉ …（３）
０と置き）、電流Ｉ’ｉの関数を求めると、式３とな
る。 Ｉ’ｉ＝｛１／２（Ｒ４＋ｓＬ２）｝Ｖｉ …（３）
【００２５】次に、図８に図６のバランスネット６Ｂの
抵抗Ｒ４と直列接続された抵抗Ｒ６、キャパシタンスＣ
３とが、たすきがけに接続されている部分を抜き出して
示す。この図８の入出力関係を２ポートのＦマトリック
スで表現すると、式４となる。
抵抗Ｒ４と直列接続された抵抗Ｒ６、キャパシタンスＣ
３とが、たすきがけに接続されている部分を抜き出して
示す。この図８の入出力関係を２ポートのＦマトリック
スで表現すると、式４となる。
【００２６】
【数２】
【００２７】この式４より式５が導出できる。 Ｖｉ＝｛１＋ｓＣ３（Ｒ６＋Ｒ４）｝Ｖｘ／｛１＋ｓＣ３（Ｒ６−Ｒ４）｝ ＋２Ｒ４（１＋ｓＣ３Ｒ６）Ｉ’ｉ／｛１＋ｓＣ３（Ｒ６−Ｒ４）｝ …（５）
【００２８】同様に出力を接地し（すなわち、Ｖｘ＝０
と置き）、電流Ｉ’ｉの関数を求める。ここで、さらに
Ｒ４＝Ｒ６となるように抵抗値を選ぶと、式５から式６
が得られる。 Ｉ’ｉ＝｛１／２（Ｒ４＋ｓＣ３Ｒ４2）｝Ｖｉ …（６）
と置き）、電流Ｉ’ｉの関数を求める。ここで、さらに
Ｒ４＝Ｒ６となるように抵抗値を選ぶと、式５から式６
が得られる。 Ｉ’ｉ＝｛１／２（Ｒ４＋ｓＣ３Ｒ４2）｝Ｖｉ …（６）
【００２９】そこで、式３と式６を比較してＣ３Ｒ４2
Ｃ ＝Ｌ２と選べば、図７と図８は等価であることが分
かる。よって、インダクタンスを用いなくてもＲ、Ｌ直
列接続回路と同等の関数特性を実現できる。図９に送信
ドライバ１から送信信号が出力された場合に、図６のバ
ランスネット６Ｂからレシーバアンプ７Ａの負入力端子
であるノードＡに流れる電流の周波数特性のシミュレー
ション結果を示す。また、位相特性を図５のＲに示す。
図４、図９と図５のＲ、Ｑの比較から定性的には同等の
関数特性を有していることが分かる。
Ｃ ＝Ｌ２と選べば、図７と図８は等価であることが分
かる。よって、インダクタンスを用いなくてもＲ、Ｌ直
列接続回路と同等の関数特性を実現できる。図９に送信
ドライバ１から送信信号が出力された場合に、図６のバ
ランスネット６Ｂからレシーバアンプ７Ａの負入力端子
であるノードＡに流れる電流の周波数特性のシミュレー
ション結果を示す。また、位相特性を図５のＲに示す。
図４、図９と図５のＲ、Ｑの比較から定性的には同等の
関数特性を有していることが分かる。
【００３０】図１０に本発明の第三の実施の形態を示
す。ここで、図１０におけるバランスネット６Ｃ部を抜
き出して図１１に示す。第三の実施の形態と前記第二の
実施の形態との違いは、バランスネット６Ｂに対し抵抗
Ｒ７、キャパシタンスＣ４で作られた一次のハイパスフ
ィルタを図１１のＦのように接続したことにある。これ
により、バランスネット６Ｃを流れる電流の周波数特性
を変えずに、低域の位相特性を９０度進めた。第一、第
二の実施の形態では、図３の位相特性に対して、図５に
示すＲ、Ｑはある周波数以上（図中では１００ｋＨｚ以
上）で位相が１８０度反転した特性になるが、より低域
（図中では１００ｋＨｚ以下）では位相特性が大きく異
なる。しかし、図５のＰに示すように、第三の実施の形
態ではより低域（図中では１００ｋＨｚ以下）でも位相
特性が合うため、低域でも加算電流をほぼ０にすること
ができ、低域でも十分にエコーを抑圧できる。
す。ここで、図１０におけるバランスネット６Ｃ部を抜
き出して図１１に示す。第三の実施の形態と前記第二の
実施の形態との違いは、バランスネット６Ｂに対し抵抗
Ｒ７、キャパシタンスＣ４で作られた一次のハイパスフ
ィルタを図１１のＦのように接続したことにある。これ
により、バランスネット６Ｃを流れる電流の周波数特性
を変えずに、低域の位相特性を９０度進めた。第一、第
二の実施の形態では、図３の位相特性に対して、図５に
示すＲ、Ｑはある周波数以上（図中では１００ｋＨｚ以
上）で位相が１８０度反転した特性になるが、より低域
（図中では１００ｋＨｚ以下）では位相特性が大きく異
なる。しかし、図５のＰに示すように、第三の実施の形
態ではより低域（図中では１００ｋＨｚ以下）でも位相
特性が合うため、低域でも加算電流をほぼ０にすること
ができ、低域でも十分にエコーを抑圧できる。
【００３１】
【発明の効果】以上のように、本発明の通信装置は、レ
シーバアンプをアナログ加算器として用いることによ
り、レシーバアンプの入力端子には電流として信号が入
力されるためレシーバアンプの入力端子に入力電圧レベ
ルに応じた入力ダイナミックレンジを要求しない。よっ
て、レシーバアンプを内蔵するＬＳＩを低電圧化できる
という効果がある。またインダクタンスを用いないでバ
ランスネットを構成すると、部品コストを下げられ実装
面積も小さくでき、半導体基板上に集積化するのも比較
的容易であるという効果がある。さらに、低域のエコー
抑圧特性の改善により、データ通信に使う信号帯域をよ
り広く有効に活用できるという効果がある。
シーバアンプをアナログ加算器として用いることによ
り、レシーバアンプの入力端子には電流として信号が入
力されるためレシーバアンプの入力端子に入力電圧レベ
ルに応じた入力ダイナミックレンジを要求しない。よっ
て、レシーバアンプを内蔵するＬＳＩを低電圧化できる
という効果がある。またインダクタンスを用いないでバ
ランスネットを構成すると、部品コストを下げられ実装
面積も小さくでき、半導体基板上に集積化するのも比較
的容易であるという効果がある。さらに、低域のエコー
抑圧特性の改善により、データ通信に使う信号帯域をよ
り広く有効に活用できるという効果がある。
【図１】 本発明の第一の実施形態による通信装置を示
す回路図である。
す回路図である。
【図２】 図１における抵抗Ｒ３２を流れる電流の周波
数特性図である。
数特性図である。
【図３】 図１における抵抗Ｒ３２を流れる電流の位相
特性図である。
特性図である。
【図４】 図１におけるバランスネット６Ａからノード
Ａに流れる電流の周波数特性図である。
Ａに流れる電流の周波数特性図である。
【図５】 図１、図６および図１０におけるバランスネ
ット６Ａ、６Ｂおよび６ＣそれぞれからノードＡに流れ
る電流の位相特性図である。
ット６Ａ、６Ｂおよび６ＣそれぞれからノードＡに流れ
る電流の位相特性図である。
【図６】 本発明の第二の実施の形態による通信装置を
示す回路図である。
示す回路図である。
【図７】 図１におけるバランスネットの一部を取り出
して示す回路図である。
して示す回路図である。
【図８】 図６におけるバランスネットの一部を取り出
して示す回路図である。
して示す回路図である。
【図９】 図６におけるバランスネット６Ｂからノード
Ａに流れる電流の周波数特性図である。
Ａに流れる電流の周波数特性図である。
【図１０】 本発明の第三の実施の形態による通信装置
を示す回路図である。
を示す回路図である。
【図１１】 図１０におけるバランスネット部を取り出
して示す回路図である。
して示す回路図である。
【図１２】 従来の通信装置を示す回路図である。
１ 送信ドライバ １ａ 正相出力部 １ｂ 逆相出力部 ２ 対向トランシーバ ３ トランス ４ 対向トランス ５ 伝送線路 ６、６Ａ、６Ｂ、６Ｃ バランスネット ７、７Ａ、８、８Ａ レシーバアンプ Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ１０、
Ｒ３３ 抵抗 Ｒ２０ 出力抵抗 Ｒ２１ 終端抵抗 Ｒ３０、Ｒ３１、Ｒ３２ 入力抵抗 Ｒ４０、Ｒ４１ 帰還抵抗 ３ａ、４ａ、Ｃ１、Ｃ２、Ｃ３、Ｃ４ キャパシタンス Ｌ１、Ｌ２ インダクタンス Ｆ 一次のハイパスフィルタ
Ｒ３３ 抵抗 Ｒ２０ 出力抵抗 Ｒ２１ 終端抵抗 Ｒ３０、Ｒ３１、Ｒ３２ 入力抵抗 Ｒ４０、Ｒ４１ 帰還抵抗 ３ａ、４ａ、Ｃ１、Ｃ２、Ｃ３、Ｃ４ キャパシタンス Ｌ１、Ｌ２ インダクタンス Ｆ 一次のハイパスフィルタ
Claims (5)
- 【請求項１】 差動構成のアナログフロントエンド部に
複数のパッシブ素子からなるバランスネットと、複数の
レシーバアンプと、複数の送信ドライバと、複数のイン
ピーダンス整合用出力抵抗と、複数の入力抵抗と、送受
信用トランスを具備し、該複数の送信ドライバの第１の
出力部を該バランスネットの第１の入力部と該複数のイ
ンピーダンス整合用出力抵抗の第１の出力抵抗の一端に
接続し、前記複数の送信ドライバの第２の出力部を前記
バランスネットの第２の入力部と前記複数のインピーダ
ンス整合用出力抵抗の第２の出力抵抗の一端に接続し、
該第１の出力抵抗のもう一端は該送受信用トランスの第
１の接続部と接続し、該第２の出力抵抗のもう一端は前
記送受信用トランスの第２の接続部と接続し、前記送受
信用トランスの第１の接続部は該複数の入力抵抗の第１
の入力抵抗の一端に接続し、前記送受信用トランスの第
２の接続部は前記複数の入力抵抗の第２の入力抵抗の一
端に接続し、該第１の入力抵抗のもう一端と前記バラン
スネットの第１の出力部を該複数のレシーバアンプの第
１のレシーバアンプの負入力端子に接続し、該第２の入
力抵抗のもう一端と前記バランスネットの第２の出力部
を前記複数のレシーバアンプの第２のレシーバアンプの
負入力端子にそれぞれ接続し、前記第１、第２のレシー
バアンプの負入力端子と前記第１、第２のレシーバアン
プの出力端子間にはそれぞれ帰還抵抗を接続し、前記第
１、第２のレシーバアンプの正入力端子は接地したこと
を特徴とする電話線等のメタリック伝送線路に用いられ
る通信装置。 - 【請求項２】 前記バランスネットを直列接続された第
１の抵抗、第１のインダクタンスと並列接続された第１
のキャパシタンス、第２の抵抗とを直列接続した複数の
直並列回路で構成し、該複数の直並列回路の第１の直並
列回路の一端を前記送信ドライバの第１の出力部に接続
した場合は該第１の直並列回路のもう一端は前記複数の
レシーバアンプの第２のレシーバアンプの負入力端子に
接続し、前記複数の直並列回路の第２の直並列回路の一
端を前記送信ドライバの第２の出力部に接続した場合は
該第２の直並列回路のもう一端は前記複数のレシーバア
ンプの第１のレシーバアンプの負入力端子にそれぞれ接
続することを特徴とする請求項１に記載の通信装置。 - 【請求項３】 前記直列接続された第１の抵抗、第１の
インダクタンスによる第１の複数の直列回路を、直列接
続された第３の抵抗、第２のキャパシタンスによる第２
の複数の直列回路と複数の第４の抵抗とを用いて、該第
２の複数の直列回路の一つの直列回路の一端は該複数の
第４の抵抗の一つ抵抗の一端と接続し、前記第２の複数
の直列回路の一つの直列回路のもう一端を前記送信ドラ
イバの第１の出力部に接続した場合は前記複数の第４の
抵抗の一つの抵抗のもう一端は前記送信ドライバの第２
の出力部に接続され、前記第２の複数の直列回路の一つ
の直列回路のもう一端を前記送信ドライバの第２の出力
部に接続した場合は前記複数の第４の抵抗の一つの抵抗
のもう一端は前記送信ドライバの第１の出力部に接続さ
れるというように前記第２の複数の直列回路と前記複数
の第４の抵抗とを互いにたすきがけに接続することによ
り置き換えることを特徴とする請求項２に記載の通信装
置。 - 【請求項４】 前記第３の抵抗と前記第４の抵抗の抵抗
値を同じにすることを特徴とする請求項３に記載の通信
装置。 - 【請求項５】 前記バランスネットに抵抗、キャパシタ
ンスで構成される複数の一次のハイパスフィルタを接続
したことを特徴とする請求項２ないし４のいずれかに記
載の通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17900199A JP2001007739A (ja) | 1999-06-24 | 1999-06-24 | 通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17900199A JP2001007739A (ja) | 1999-06-24 | 1999-06-24 | 通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001007739A true JP2001007739A (ja) | 2001-01-12 |
Family
ID=16058391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17900199A Pending JP2001007739A (ja) | 1999-06-24 | 1999-06-24 | 通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001007739A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001099302A1 (de) * | 2000-06-20 | 2001-12-27 | Infineon Technologies Ag | Schaltungsanordnung zur analogen echounterdrückung |
| JP2016534599A (ja) * | 2013-10-25 | 2016-11-04 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | 銅線インターフェース回路 |
-
1999
- 1999-06-24 JP JP17900199A patent/JP2001007739A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001099302A1 (de) * | 2000-06-20 | 2001-12-27 | Infineon Technologies Ag | Schaltungsanordnung zur analogen echounterdrückung |
| JP2016534599A (ja) * | 2013-10-25 | 2016-11-04 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | 銅線インターフェース回路 |
| US9742463B2 (en) | 2013-10-25 | 2017-08-22 | Huawei Technologies Co., Ltd. | Copper wire interface circuit |
| KR101897526B1 (ko) * | 2013-10-25 | 2018-10-31 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 구리 배선 인터페이스 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3645263B2 (ja) | フィルタ作用 | |
| JP4310383B2 (ja) | 差動オーディオ線受信器 | |
| US8115566B2 (en) | Integrated front-end passive equalizer and method thereof | |
| WO2012068985A1 (zh) | 伪差分音频输入电路及其设置方法 | |
| US20040248613A1 (en) | Directional receiver coupling arrangement with frequency selectivity and gain control for DSL | |
| EP0902535B1 (en) | Low-pass filter with a summing function | |
| CN102572644B (zh) | 麦克风装置 | |
| US7010025B1 (en) | Circuit and method for an improved front end in duplex signal communication systems | |
| TWI496414B (zh) | 用於非平衡訊號的共模雜訊消除電路 | |
| US6771770B2 (en) | Hybrid circuit for a broadband modem | |
| JP2001007739A (ja) | 通信装置 | |
| US4288661A (en) | Interface circuitry for acoustic coupler compensation | |
| JP3607639B2 (ja) | ２線４線変換回路 | |
| US8315378B2 (en) | Hybrid circuit without inductors | |
| JP2008160389A (ja) | 信号等化器 | |
| US6937719B2 (en) | Multiplexing and demultiplexing of narrowband and broadband services in a transmission connection | |
| JPH088657A (ja) | 増幅器のノイズ耐性改善回路 | |
| CN219499357U (zh) | 一种抑制微带线谐振的滤波电路及pcb板 | |
| US3996539A (en) | Single amplifier network for simulating a super-inductor circuit | |
| JP4213374B2 (ja) | 増幅装置 | |
| CN109743653B (zh) | 耳机电路结构及通讯设备 | |
| US20060133600A1 (en) | Flexible hybrid structure tunable for different telecom market solutions | |
| JPH02154511A (ja) | 回路ネットワーク | |
| JP2019033349A (ja) | 伝搬モード変換抑制回路およびその抑制方法 | |
| CN108736905A (zh) | 一种发射电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030708 |