JP2019033349A - 伝搬モード変換抑制回路およびその抑制方法 - Google Patents

Abstract

【課題】モード変換量の抑制、およびディファレンシャルモードの伝導妨害波の抑制により、通信品質の低下を防ぐことが可能な伝搬モード変換抑制回路を提供すること。
【解決手段】 第１インダクタンス(L1)を有する第１伝送線路と、第２インダクタンス(L2)を有し、前記第１伝送線路に平行する第２伝送線路と、前記第１伝送線路の電流経路の一端(N3)と、グラウンド(G)と、の間に接続された第１キャパシタンス（C1）と、前記第２伝送線路の電流経路の一端(N4)と、グラウンド(G)と、の間に接続された第２キャパシタンス（C2）と、を備え、前記第１キャパシタンス、および第２キャパシタンスの値は、当該第１インダクタンス、第２インダクタンス、第１キャパシタンス、および第２キャパシタンスで構成されるブリッジ回路の平衡条件に基づき設定される。
【選択図】図２

Description

本発明は、平衡伝送線路を伝搬する伝導妨害波の伝搬モードの変換量を抑制する伝搬モード変換抑制回路およびその抑制方法に関する。

一般的な通信機器は、電源差込口（以下、電源供給ポートと呼ぶ）と、外部電子機器との接続口（以下、通信ポートと呼ぶ）と、を備える。

電源供給ポートは、外部電源を供給するＡＣアダプタのケーブル（以下、電源ケーブルと呼ぶ）と接続され、当該通信機器内へ電源電圧を供給することを目的とする。

通信ポートは、通信ケーブルと接続され、この通信ケーブルを介して複数の通信機器間でのデータ通信を目的とする。

前記通信機器の構成では、前記電源供給ポートに不要な伝導妨害波（コモンモードおよびディファレンシャルモードの２つの伝搬モード）が侵入し、当該通信機器内部の電源供給線として機能する平衡伝送線路を伝搬することがある。

前記コモンモードとは、対となる平衡伝送線路を同相の電圧波形が伝搬する伝導妨害波である。

前記ディファレンシャルモードとは、対となる平衡伝送線路を逆相の電圧波形が伝搬する伝導妨害波である。

コモンモードの伝導妨害波は、前記電源供給ポートを介して前記平衡伝送線路を伝搬する際に、その一部がこの平衡伝送線路にてディファレンシャルモードの伝導妨害波に変換され、その後、通信信号線を伝搬する。この通信信号線は、前記通信機器内部で前記通信ポートと接続される。このため、通信信号線を伝搬するディファレンシャルモードの伝導妨害波が、通信ポートを介して通信ケーブルを伝搬する。

また、前記電源供給ポートに侵入したディファレンシャルモードの伝導妨害波は、通信機器内部の平衡伝送線路を伝搬する。この場合も、ディファレンシャルモードの伝導妨害波が通信ポートを介して通信ケーブルを伝搬する。

このディファレンシャルモードの伝導妨害波は、前記通信信号線を伝搬する送信対象の信号に重畳し、通信品質に大きく影響を与える。

このため、電源供給ポートに侵入したディファレンシャルモードの伝導妨害波の抑制、およびコモンモードからディファレンシャルモードへの伝導妨害波の変換を抑制する方法として、前記電源供給線にコモンモードチョークコイルや、コンデンサ（以下、Ｘコンデンサと呼ぶ）を設置したり、電源供給線−グランドＧ間にコンデンサ（以下、Ｙコンデンサと呼ぶ）を設置するなどの手段が用いられてきた（例えば、非特許文献１参照。）。

[平成29年6月12日検索]、インターネット<ＵＲＬ:http://www.tdk.co.jp/techmag/power/200812/>

Ｘコンデンサを用いた場合、伝導妨害波の周波数が高くなるに従い、Ｘコンデンサが有する寄生インダクタンス（以下、等価直列インダクタンスＥＳＬと呼ぶ）を無視できなくなるため、当該Ｘコンデンサによる前記伝導妨害波の抑制効果が減少するものの、ディファレンシャルモードの伝導妨害波が電源供給ポートを介して通信機器に侵入するのを抑制する手段として、当該Ｘコンデンサを利用することは有効である。

しかし、このＸコンデンサの配置に関する課題が生じていた。

例えば、前記通信機器内に設置されるＩＣやＬＳＩは、高周波で信号の送受信を行うため、当該ＩＣやＬＳＩの入出力部分においてインピーダンス整合をとって設計されている。したがって、このＩＣやＬＳＩ内に前記Ｘコンデンサを配置すると、ＩＣやＬＳＩにてインピーダンス整合に不具合が生じ、動作に影響が及ぶ。

さらに、電源ケーブルの端子と接続される通信機器側の電源供給ポート（例えば、コネクタ端）にはＸコンデンサが配置されることがあるが、このＸコンデンサは高周波応答を考慮して設計されていないことが多い。

このような事情から、容易にＩＣやＬＳＩ内部や、コネクタ端に前記Ｘコンデンサを配置できず、伝導妨害波に起因した送受信信号の通信品質の低下を回避できていなかった。

また、電源ケーブルから侵入する伝導妨害波はその殆どがコモンモードであるが、電源供給線として機能する平衡伝送線路間の、電位基準面（０［Ｖ］）から見たインピーダンスの不平衡（アンバランス）によって伝導妨害波が当該コモンモードからディファレンシャルモードへとモードの変換（以下、モード変換と呼ぶ）が発生する。

前記モード変換により発生したディファレンシャルモードの伝導妨害波は、上述したように、通信ポートへ伝搬し、通信ケーブルを伝搬する送信対象の信号の通信品質に影響を与える。このため、伝導妨害波による通信品質への影響を回避するには、前記モード変換を抑制することが課題であった。

本発明は、上記課題に鑑みてなされたものであり、第１に伝導妨害波のモード変換量の抑制、第２にディファレンシャルモードの伝導妨害波を抑制することにより、通信機器に伝導妨害波が侵入したことによる通信品質の低下を防止することが可能な伝搬モード変換抑制回路およびその抑制方法を提供することを目的とする。

本発明に係る伝搬モード変換抑制回路は、第１インダクタンスを有する第１伝送線路と、第２インダクタンスを有し、前記第１伝送線路に平行する第２伝送線路と、前記第１伝送線路の電流経路の一端と、グラウンドと、の間に接続された第１キャパシタンスと、前記第２伝送線路の電流経路の一端と、グラウンドと、の間に接続された第２キャパシタンスと、を備え、前記第１キャパシタンス、および第２キャパシタンスの値は、当該第１インダクタンス、第２インダクタンス、第１キャパシタンス、および第２キャパシタンスで構成されるブリッジ回路の平衡条件に基づき設定される。

本発明によれば、第１にモード変換量の抑制、第２にディファレンシャルモードの伝導妨害波の抑制により、通信品質の低下を防ぐことができる。

本発明の実施形態に係る伝搬モード変換抑制回路１０を設けた通信機器１の電子回路の構成を示すブロック図。 本発明の第１の実施形態に係る前記伝搬モード変換抑制回路１０Ａの構成を示す回路図。 前記伝搬モード変換抑制回路１０Ａの構成をブリッジ回路１０ａとして見なした場合の回路図。 前記伝搬モード変換抑制回路１０Ａをブリッジ回路１０ａとして見なした場合にモード変換量の抑制を検証するために、各素子に設定した４パターンの数値を示す図。 前記伝搬モード変換抑制回路１０Ａによるモード変換量の抑制結果（モード変換抑制量［ｄＢ］−周波数［ＭＨｚ］）を示した図。 本発明の第２の実施形態に係る前記伝搬モード変換抑制回路１０Ｂの構成を示す回路図。 前記伝搬モード変換抑制回路１０Ｂをブリッジ回路１０ａとして見なした場合にモード変換量の抑制を検証するために、抵抗Ｒ１、Ｒ２の値をパターンＩ〜パターンＶにしたがって変化させた図。 前記伝搬モード変換抑制回路１０Ｂによるモード変換量の抑制結果（モード変換抑制量［ｄＢ］−周波数［ＭＨｚ］）を示した図。

以下、本発明の実施形態に係る通信機器１内に設けられる伝搬モード変換抑制回路１０について図面を参照して説明する。

［第１の実施形態］
図１は、実施形態に係る伝搬モード変換抑制回路１０を設けた通信機器１（例えば、スイッチングハブ）の電子回路の構成を示すブロック図ある。

通信機器１は、伝搬モード変換抑制回路１０、ＤＣ／ＤＣコンバータ２０Ａ、電源分配回路２０Ｂ、メディアアクセスコントローラ（以下、ＭＡＣと呼ぶ）２０Ｃ、ＬＡＮトランシーバ２０Ｄ、パルストランス２０Ｅの他、ＲＪ４５コネクタ２０Ｆを備える。通信機器１には、外部から供給される交流の電源電圧を直流電圧へ変換（以下、ＡＣ／ＤＣ電圧変換と呼ぶ）するＡＣアダプタ３０が接続される。

ＤＣ／ＤＣコンバータ２０Ａは、ＡＣアダプタ３０から供給される電源電圧をＤＣ電圧に変換する。
電源分配回路２０Ｂは、前記電源電圧を、ＩＣやＬＳＩが設けられたＭＡＣ２０Ｃ、およびＬＡＮトランシーバ２０Ｄに分配する。

ＭＡＣ２０Ｃは、所定の信号処理を行う。

ＬＡＮトランシーバ２０Ｄは、送信対象となる信号を生成または信号を受信する。

パルストランス２０Ｅは、通信ポートから侵入する過電圧から通信機器１を保護する。

ＲＪ４５コネクタ２０Ｆは、８ピン式のコネクタ形状を有し、イーサネット（登録商標）やＩＳＤＮのＬＡＮ通信ケーブルを前記通信ポートに接続するために用いられる。

そして、前記電源電圧を供給するための供給線として機能する平衡伝送線路（以下、電源供給線２と呼ぶ）が、ＡＣアダプタ３０から、前記ＤＣ／ＤＣコンバータ２０Ａ、伝搬モード変換抑制回路１０、電源分配回路２０Ｂを介して、ＭＡＣ２０Ｃ、およびＬＡＮトランシーバ２０Ｄに順次接続される。この電源供給線２は、第１伝送線路と、当該第１伝送線路に平行する第２伝送線路からなる。

また、データ信号線３が、前記ＭＡＣ２０Ｃから、ＬＡＮトランシーバ２０Ｄ、パルストランス２０Ｅ、およびＲＪ４５コネクタ２０Ｆを介して導出され、外部電子機器に接続される。

図２は、本発明の第１の実施形態に係る伝搬モード変換抑制回路１０Ａの構成を示す回路図である。
伝搬モード変換抑制回路１０Ａは、入力ポートＩｎ１、Ｉｎ２、入力キャパシタンス（以下、キャパシタンスＣｘと呼ぶ）、インダクタンスＬ１、Ｌ２、キャパシタンスＣ１、Ｃ２、キャパシタンスＣｍ、出力ポートＯｕｔ１、およびＯｕｔ２を備える。

なお、実際には、電源供給線２にインダクタンスＬ１、Ｌ２を有するコイルを介在させたのではなく、当該電源供給線２それ自体が有する寄生インダクタンスを加味した合成インダクタンスをインダクタンスＬ１、Ｌ２とし、これを説明の都合上、回路記号（コイル状）として表記している。なお、コイルを別途設けても良い。

また、説明の便宜上、前記電源供給線２上にノードＮｍ（ｍ：１〜４）を付して伝搬モード変換抑制回路１０を構成する各素子の接続関係を述べる。

入力ポートＩｎ１は、ノードＮ１を介してインダクタンスＬ１の電流経路の一端に接続される。このインダクタンスＬ１の電流経路の他端はノードＮ３を介して出力ポートＯｕｔ１に接続される。

入力ポートＩｎ２は、ノードＮ２を介してインダクタンスＬ２の電流経路の一端に接続される。このインダクタンスＬ２の電流経路の他端はノードＮ４を介して出力ポートＯｕｔ２に接続される。これらインダクタンスＬ１、Ｌ２の相互インダクタンスをＭとする。

前記入力ポートＩｎ１、Ｉｎ２は、前記ＤＣ／ＤＣコンバータ２０Ａ（図１参照）に接続され、出力ポートＯｕｔ１、Ｏｕｔ２は電源分配回路２０Ｂ（図１参照）に接続される。

更に、前記ノードＮ１とＮ２との間にキャパシタンスＣｘを接続する。

このキャパシタンスＣｘは、電源供給ポートに侵入し電源供給線２を伝搬するディファレンシャルモードの伝導妨害波を抑制する機能を有する。以下、キャパシタンスＣｘによる抑制機能について説明する。

前記キャパシタンスＣｘのインピーダンスＺｘは下記（１）式で表すことができる。

Ｚｘ＝１／ωＣｘ 式（１）
ここで、ωは角周波数である。
前記式（１）の角周波数ω（＝２πｆ）が高くなると、キャパシタンスＣｘのインピーダンスＺｘが小さくなる。その結果、このような高周波数成分についてはノードＮ１とＮ２とが単なる導線で接続（ショート）したように見なすことができる。

すると、例えば前記第１伝送線路を伝搬するディファレンシャルモードの伝導妨害波が、ノードＮ１を介して第２伝送線路へ伝搬し、また第２伝送線路を伝搬するディファレンシャルモードの伝導妨害波が、ノードＮ２を介して第１伝送線路へ伝搬することで、両者の電位差が解消する。これにより、ディファレンシャルモードの伝導妨害波を抑制することができる。

後述するキャパシタンスＣｍについても同様の機能を有する。

また、キャパシタンスＣ１、Ｃｍ、およびＣ２がノードＮ３、Ｎ４を介して直列接続される。キャパシタンスＣ１、Ｃ２の電極の一方が通信機器１にグラウンド（Ｇと表記）される。これにより、キャパシタンスＣ１、Ｃ２の電極の一方が等電位（通信機器１の外装の電位、例えば０［Ｖ］）となる。

ここで、便宜上、前記伝搬モード変換抑制回路１０Ａの構成をブリッジ回路として見なすため、当該伝搬モード変換抑制回路１０のキャパシタンスＣｘを廃し、入力ポートＩｎ１とＩｎ２とを短絡した回路構成を想定する。

これは、図２に示す伝搬モード変換抑制回路１０Ａが前記ブリッジ回路として機能し、平衡条件を満たせば、地上から見た電源供給線２間のインピーダンスＺの不平衡を解消でき、前記モード変換量を抑制できるからである。

以下、この提案法の妥当性を検証する。
図３は、前記伝搬モード変換抑制回路１０Ａの構成をブリッジ回路（以下、ブリッジ回路１０ａと呼ぶ）としてみなした場合の回路図である。コモンモードの伝導妨害波を発生するノイズ信号発生源Ｓｎをブリッジ回路１０ａに接続する。

このとき、コモンモードからディファレンシャルモードへのモード変換量を抑制するためには、電位基準面からみたＡ点（ノードＮ３）、Ｂ点（ノードＮ４）に対する各インピーダンスＺに差が生じないよう、ブリッジ回路１０ａにおけるＡ点、Ｂ点間の電位差を０［Ｖ］とする平衡条件を満たす必要がある。平衡条件を満足する条件式は下記式（２）で表すことができる。

（Ｌ１−Ｍ）：（Ｌ２−Ｍ）＝Ｃ２：Ｃ１ （２）
ここで、一例としてＬ１、Ｌ２の比をＬ２／Ｌ１＝０．３に設定する。そこで、前記式（２）に従いＣ１／Ｃ２＝０．３となるよう当該Ｃ１、Ｃ２を選択すれば、前記ブリッジ回路１０ａが平衡条件を満たすことになる。

前述したように、インダクタンスＬ１、Ｌ２の値は、電源供給線２の合成インダクタンスであることから、実装した場合とのインダクタンスの誤差は小さいと考えられる。このため、前記式（２）の算出に際し、別途寄生インダクタンスの存在を考慮しなくて済み、以下の実際の検証にて正確な結果を得ることができる。

図４は、前記伝搬モード変換抑制回路１０Ａをブリッジ回路１０ａとして見なした場合に、モード変換量の抑制を検証するために、各素子に設定した４パターンの数値を示す図である。ここでは、パターンＡ〜パターンＤに分けて設定したインダクタンスＬ１、Ｌ２とキャパシタンスＣ１、Ｃ２との値を示している。

検証では、インダクタンスＬ１、Ｌ２の値がＬ２／Ｌ１＝０．３０９に設定されているので、パターンＡ〜パターンＤ毎に、キャパシタンスＣ１、Ｃ２の比（Ｃ１／Ｃ２）を変化させた。パターンＡにおいてＣ１／Ｃ２＝０．１、パターンＢにおいてＣ１／Ｃ２＝０．３０３、そしてパターンＣにおいてＣ１／Ｃ２＝１とした。

このブリッジ回路１０ａとしては前記キャパシタンスＣｘを考慮していないものの、前記伝搬モード変換抑制回路１０Ａに式（２）を適用したことが妥当であれば、パターンＢのモード変換量の抑制が他のパターン（パターンＡ、Ｃ、及びＤ）と比べて改善されることになる。なお、パターンＤにキャパシタンスＣ１、Ｃ２を付加しない場合を示す。

以下、前記提案法を採用した場合での伝搬モード変換抑制回路１０Ａによるモード変換量の抑制動作について説明する。
前記式（２）に基づいて得られたインダクタンスＬ１、Ｌ２とキャパシタンスＣ１、Ｃ２との関係式から、Ｌ２／Ｌ１と同じ値として前記キャパシタンスＣ１、Ｃ２の比をＣ１／Ｃ２＝０．３に設定する。

すると、前述の通り、電位基準面からみたＡ点（ノードＮ３）、Ｂ点（ノードＮ４）に対する各インピーダンスＺに差が生じないようにできるため、第１伝送線路と第２伝送線路とが平衡する。この結果、入力ポートＩｎ１、Ｉｎ２から入力され第１伝送線路および第２伝送線路を伝搬する際に、モード変換量が抑制された伝導妨害波が出力ポートＯｕｔ１、Ｏｕｔ２へ出力される。

動作の検証について図５を用いて説明する。図５は、前記伝搬モード変換抑制回路１０Ａによるモード変換量の抑制結果（モード変換抑制量［ｄＢ］−周波数［ＭＨｚ］）を示した図である。ここで、キャパシタンスＣｘ（図２参照）は等価直列インダクタンスＥＳＬ（ここで、ＥＳＬ＝１ｎＨ以下の値）を有するものとして、当該キャパシタンスＣｘの値を１μＦに設定する。

図示するように、前記式（２）から得られた前記パターンＢの場合のキャパシタンスＣ１、Ｃ２を付加することにより、広帯域にて伝搬モード変換量［ｄＢ］の大幅な抑制の改善を確認することができた。

例えば、パターンＣと比較した場合、高周波数側にて２０［ｄＢ］以上抑制できている（抑制量［ｄＢ］の差を「Ｓ」と表記）。

なお、１０ＭＨｚ付近において、モード変換量［ｄＢ］が山成りとなり、その抑制効果が弱まるのは、付加したキャパシタンスＣ１とインダクタンスＬ１と、キャパシタンスＣ２とインダクタンスＬ２とが共振することにより、インピーダンスの比が大きく変動したことによるものと考えられる。ここで、前記山成り形状は、前記共振の鋭さＱ（Quality factor）を表す。

したがって、前記構成の第１の実施形態に係る伝搬モード変換抑制回路１０Ａによれば、第１にインダクタンスＬ１の値を有する平行した電源供給線２の一方と、インダクタンスＬ２の値を有する平行した前記電源供給線２の他方と、これら平行した電源供給線２の電流経路の出力側にグランドＧとの間でそれぞれ接続されたキャパシタンスＣ１、キャパシタンスＣ２と、を備え、前記キャパシタンスＣ１およびキャパシタンスＣ２の値を、当該電源供給線２のインダクタンスＬ１およびインダクタンスＬ２、ならびにキャパシタンスＣ１およびキャパシタンスＣ２で構成されるブリッジ回路１０ａの平衡条件に基づく値に設定する。

このように、前記インダクタンスＬ１、Ｌ２、キャパシタンスＣ１、Ｃ２が、前記式（２）を満たし、電源供給線２の平衡条件を満たすことで、この電源供給線２を伝搬しコモンモードからディファレンシャルモードへと変換される伝導妨害波の変換量を抑制できる。

また、第２に前記平行する電源供給線２の電流経路の入力側にキャパシタンスＣｘを接続する。

この当該キャパシタンスＣｘを設けることで、電源ケーブルから侵入したディファレンシャルモードの伝導妨害波をも抑制することができる。このため、前記ＭＡＣ２０ＣやＬＡＮトランシーバ２０Ｄを構成するＩＣやＬＳＩの中に伝導妨害波を抑制するためのキャパシタンスＣｘ（Ｘコンデンサ）を配置する必要がなくなる。

更に、前記構成の伝搬モード変換抑制回路１０Ａによれば、前記インダクタンスＬ１、Ｌ２の電流経路の出力側にキャパシタンスＣｍを接続する。

このキャパシタンスＣｍは、前記キャパシタンスＣｘにて低減できなかったディファレンシャルモードの伝導妨害波を抑制することができる。

［第２の実施形態］
前記第１の実施形態に係る伝搬モード変換抑制回路１０Ａでは前記キャパシタンスＣ１とインダクタンスＬ１、キャパシタンスＣ２とインダクタンスＬ２による共振の影響により、共振周波数（約１０ＭＨｚ）付近におけるモード変換量の抑制効果が弱まっていた（図５、パターンＢ参照）。そこで、第２の実施形態に係る伝搬モード変換抑制回路１０Ｂでは、山成りの形状である前記共振の鋭さＱを抑制する対策として、更に抵抗（後述するＲ１、Ｒ２）を付加する。

図６は、第２の実施形態に係る伝搬モード変換抑制回路１０Ｂを構成する回路図である。

この第２の実施形態に係る伝搬モード変換抑制回路１０Ｂの構成は、前記図２に示す第１の実施形態に係る伝搬モード変換抑制回路１０Ａの構成において、キャパシタンスＣ１とグランドＧとの間に抵抗Ｒ１を付加し、キャパシタンスＣ２とグランドＧとの間に抵抗Ｒ２を付加する。

すると、入力ポートＩｎ１から見たインダクタンスＬ１、キャパシタンスＣ１、および抵抗Ｒ１の順にＲＬＣ直列共振回路が構成される。

この場合、前記共振の鋭さＱは、抵抗Ｒ１の値に依存し、この鋭さＱを小さくするには、抵抗Ｒ１の値を大きくすればよい。

なお、入力ポートＩｎ２から見たインダクタンスＬ２、キャパシタンスＣ２、および抵抗Ｒ２の順に構成される直列ＲＬＣ回路についても同様に、前記共振の鋭さＱを小さくするため、抵抗値を大きくすればよい。しかしながら、単純に大きくするだけでは抵抗Ｒ１、Ｒ２のそれぞれが有するインダクタンス成分が影響することから、前記共振の鋭さＱを小さくすることに繋がらなくなる。

この抵抗Ｒ１、Ｒ２を付加した点以外のその他の構成は共通するため、共通する構成については説明を省略する。

図７は、前記伝搬モード変換抑制回路１０Ｂをブリッジ回路１０ａとして見なした場合にモード変換量の抑制を検証するために、抵抗Ｒ１、Ｒ２の値をパターンＩ〜パターンＶにしたがって変化させた図である。

なお、インダクタンスＬ１、Ｌ２、キャパシタンスＣ１、およびＣ２の値には、前記第１の実施形態の前記パターンＢ（Ｌ２／Ｌ１＝０．３０９、Ｃ１／Ｃ２＝０．３０３）を採用している。

検証結果を図８に示す。
図８は、前記伝搬モード変換抑制回路１０Ｂにおいて図７に示した前記パターンＩ〜パターンＶにしたがって抵抗Ｒ１、Ｒ２の値を変化させた場合の、モード変換量の抑制結果を示した図である。

図示するように、パターンＩ（ｎｏ−Ｒ１、Ｒ２）から抵抗Ｒ１、Ｒ２の値を変化（上昇）させると、徐々に１０ＭＨｚ付近でのモード変換抑制量［ｄＢ］が改善し、特に、パターンＩＩＩ（（抵抗Ｒ１＝Ｒ２＝１［Ω］））にて、その抑制量［ｄＢ］が最大となる。一方で、パターンＩＶ、Ｖとさらに抵抗値を変化（上昇）させると、前述した通り単純に大きくするだけでは抵抗Ｒ１、Ｒ２のそれぞれが有するインダクタンス成分が影響することから、前記共振の鋭さＱを小さくすることに繋がらなくなる。

したがって、前記構成の第２の実施形態に係る伝搬モード変換抑制回路１０Ｂによれば、更に、キャパシタンスＣ１とグランドＧとの間に抵抗Ｒ１を接続し、キャパシタンスＣ２とグランドＧとの間に抵抗Ｒ２を接続した構成を備える。

そして、前記式（２）の条件を満たした上で、抵抗Ｒ１、Ｒ２を前記パターンＩＩＩの値に設定することで、前記キャパシタンスＣｘによる共振の影響（図５参照）を低減させることができ、また、広帯域に亘って伝搬モードの変換量を抑制することが可能となる。

本発明は、前記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、前記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されたり、幾つかの構成要件が異なる形態にして組み合わされても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除されたり組み合わされた構成が発明として抽出され得るものである。

１…通信機器（スイッチングハブ）、２…電源供給線、３…データ信号線、１０、１０Ａ、１０Ｂ…伝搬モード変換抑制回路、１０ａ…ブリッジ回路、２０Ａ…ＤＣ／ＤＣコンバータ、２０Ｂ…電源分配回路、２０Ｃ…ＭＡＣ、２０Ｄ…ＬＡＮトランシーバ、２０Ｅ…パルストランス、２０Ｆ…ＲＪ４５コネクタ、３０…ＡＣアダプタ、Ｌ１、Ｌ２…インダクタンス、Ｃ１、Ｃ２、Ｃｍ…キャパシタンス、Ｃｘ…入力キャパシタンス、Ｓｎ…ノイズ信号発生源、Ｍ…相互インダクタンス、Ｉｎ１、Ｉｎ２…入力ポート、Ｏｕｔ１、Ｏｕｔ２…出力ポート、Ｒ１、Ｒ２…抵抗。

Claims (8)

1. 第１インダクタンスを有する第１伝送線路と、
   第２インダクタンスを有し、前記第１伝送線路に平行する第２伝送線路と、
   前記第１伝送線路の電流経路の一端と、グラウンドと、の間に接続された第１キャパシタンスと、
   前記第２伝送線路の電流経路の一端と、グラウンドと、の間に接続された第２キャパシタンスと、
   を備え、
   前記第１キャパシタンス、および第２キャパシタンスの値は、当該第１インダクタンス、第２インダクタンス、第１キャパシタンス、および第２キャパシタンスで構成されるブリッジ回路の平衡条件に基づき設定される、伝搬モード変換抑制回路。
2. 前記第１伝送線路の電流経路の他端と、前記第２伝送線路の電流経路の他端と、の間に接続されたキャパシタンスと、
   を更に備える請求項１に記載の伝搬モード変換抑制回路。
3. 前記第１キャパシタンスと、グラウンドと、の間に接続された第１抵抗と、
   第２キャパシタンスと、グラウンドと、の間に接続された第２抵抗と、
   を更に備える、請求項２に記載の伝搬モード変換抑制回路。
4. 前記第１伝送線路の電流経路の一端と、前記第２伝送線路の電流経路の一端と、の間に設けられたキャパシタンスと、
   を更に備える請求項１乃至３のいずれか１項に記載の伝搬モード変換抑制回路。
5. 第１インダクタンスを有する第１伝送線路と、
   第２インダクタンスを有し、前記第１伝送線路に平行する第２伝送線路と、
   前記第１伝送線路の出力端と、グラウンドと、の間に接続された第１キャパシタンスと、
   前記第２伝送線路の出力端と、グラウンドと、の間に接続された第２キャパシタンスと、
   を備えた平衡伝送線路における伝導妨害波の伝搬モード変換抑制方法であって、
   前記第１インダクタンス、第２インダクタンス、第１キャパシタンス、および第２キャパシタンスで構成されるブリッジ回路の平衡条件に基づいて、前記第１キャパシタンスおよび第２キャパシタンスの値を設定することで、地上から見た前記第１伝送線路の出力端のインピーダンスと、前記地上から見た前記第２伝送線路の出力端のインピーダンスと、を平衡させ、
   前記第１、第２伝送線路を伝搬する前記伝導妨害波のモード変換量を抑制するようにした伝搬モード変換抑制方法。
6. 前記第１伝送線路の入力端と、前記第２伝送線路の入力端と、の間にキャパシタンスを接続し、前記第１伝送線路の入力端と、前記第２伝送線路の入力端と、の間の高周波域におけるインピーダンスを低減させることで、前記第１伝送線路と第２伝送線路とを伝搬する前記伝導妨害波を抑制するようにした請求項５に記載の伝搬モード変換抑制方法。
7. 前記第１キャパシタンスと、前記グラウンドと、の間に第１抵抗を接続し、前記第１インダクタンス、前記第１キャパシタンスおよび前記第１抵抗からなる第１ＲＬＣ直列共振回路と、前記第２キャパシタンスと、前記グラウンドと、の間に第２抵抗を接続し、前記第２インダクタンス、前記第２キャパシタンスおよび前記第２抵抗からなる第２ＲＬＣ直列共振回路と、における共振の鋭さを小さくすることで、前記伝導妨害波のモード変換量を抑制するようにした請求項６に記載の伝搬モード変換抑制方法。
8. 更に、前記第１伝送線路の出力端と、前記第２伝送線路の出力端と、の間にキャパシタンスを接続し、前記第１伝送線路の出力端と、前記第２伝送線路の出力端と、の間の高周波域におけるインピーダンスを低減させることで、前記第１伝送線路と第２伝送線路とを伝搬する前記伝導妨害波を抑制するようにした請求項５乃至７のいずれか１項に記載の伝搬モード変換抑制方法。