JP4837715B2

JP4837715B2 - アクティブコネクタ

Info

Publication number: JP4837715B2
Application number: JP2008272638A
Authority: JP
Inventors: 康成池田; 公夫川本
Original assignee: Canare Electric Co Ltd
Current assignee: Canare Electric Co Ltd
Priority date: 2008-10-23
Filing date: 2008-10-23
Publication date: 2011-12-14
Anticipated expiration: 2028-10-23
Also published as: JP2010102910A

Description

本発明は、アクティブコネクタに関し、特に、高速・広帯域のパルス信号伝送用の装置設計から、コネクタの使用に伴う特別なノウハウの必要性を排除することを可能ならしめる、アクティブコネクタに関するものである。

信号を送信あるいは受信する装置と伝送線路の間で信号は、装置の出力端あるいは入力端に設けられたコネクタを介して伝送されている。このような信号伝達方式においては、ほとんどの場合、物理インターフェースがあらかじめ規格として定められていることが多い。代表的な物理インターフェースとしては、コネクタの機械的な構造や寸法、信号振幅やインピーダンス、周波数特性、損失などがある。

最近では、高精細度テレビジョン（ＨｉｇｈＤｅｆｉｎｉｔｉｏｎＴｅｌｅＶｉｓｉｏｎ；ＨＤＴＶ）信号を使用する放送技術の実用化が進展するにつれて、高速・広帯域なパルス信号列を装置と伝送線路間で伝送する例が増加している。このような高速・広帯域なパルス信号列を伝送する際には、周波数特性や信号レベル、さらには反射損失などの電気的な特性の確保に十分に注意する必要がある。

従来、コネクタは、装置内部の回路と伝送線路間を接続する受動部品として、信号がコネクタを通過するときに如何に劣化を発生させないようにするかという観点から、コネクタ自体を４端子回路網と見なして、周波数特性や反射特性の改善を図ってきた。

ところで、コネクタは基本的には受動回路であるため、伝送線路に信号を送る場合には、コネクタは、装置内部の駆動回路の電気的影響を受ける。逆に伝送線路からの信号を受ける場合には、コネクタは、コネクタの負荷である装置内部の回路の電気的な影響を受ける。また、コネクタが、装置内部の回路とコネクタ間を接続する装置内部の別の伝送線路（内部配線）の影響も受けることも想定される。

このように、如何にコネクタ自体が４端子回路網として優れた特性を有していたとしても、コネクタに電気的に結合される装置内部の回路及び伝送線路の影響を受けることから、装置内部の設計をするときは、コネクタを含めた設計を要することになる。しかしながら、高速・広帯域のパルス信号は寄生素子の影響を敏感に受けることから、装置内部の設計には、部品の実装法やパターン等に関するノウハウが必要とされていた。このため、同一の回路図に従い装置が設計され、組み立てられたにもかかわらず、装置の性能が設計者に依存して大幅に異なることがあった。

コネクタ内部に増幅器などの能動回路が設けられたアクティブコネクタは、例えば特許文献１に開示されている。しかしながら、回路基板間を接続するように設計されたこのアクティブコネクタは、コネクタの入力信号及び出力信号間の相互の影響を回避することを開示していない。
特開２００７−２５８１２５号公報

上記したように、従来のコネクタでは、入力側及び出力側のインピーダンス特性や伝達特性は、入力側及び出力側に電気的に結合された回路（伝送線路を含む）の影響を受ける。このため、コネクタ自体の性能を向上させたとしても、外部回路の影響により、システム全体としての性能向上が必ずしも得られない。したがって、設計者は、例えば高速・広帯域のパルス信号伝送用の装置設計において、装置の性能を向上させ、あるいは高い要求特性を満たすために、コネクタの前後の回路の相互の影響を慎重に考慮して、部品実装法やパターン等を注意深く設計する必要があり、そのための特別な設計上のノウハウを必要としていた。

したがって、本発明は、高速・広帯域のパルス信号伝送用の装置設計から、コネクタの使用に伴う特別なノウハウの必要性を排除することを可能ならしめる、アクティブコネクタを提供することを目的とする。

また、本発明は、設計者が、シンプルな設計に基づいて、均一で、安定していて、かつ高性能な特性を、容易に得ることのできる、アクティブコネクタを提供することを目的とする。

上記した課題を解決するために、本発明に係るアクティブコネクタは、信号を送信あるいは受信する装置の出力端あるいは入力端に適用されるアクティブコネクタであって、第１の接続端子及び第２の接続端子を有するコネクタ基部と、前記第１の接続端子に入力される入力信号が供給される第１の整合回路と、前記第２の接続端子に出力信号を供給する第２の整合回路と、前記第１の整合回路及び第２の整合回路の間に設けられ、前記入力信号と前記出力信号間の相互の影響を阻止するバッファ回路とを備え、前記第１の整合回路、第２の整合回路、及びバッファ回路は、前記コネクタ基部に収納されていることを特徴とする。

本発明に係るアクティブコネクタの一つの実施の形態において、前記第１の接続端子は装置内部の回路と電気的に結合される内部ポートであり、前記第２の接続端子は伝送線路と電気的に結合される外部ポートであることを特徴とする。

本発明に係るアクティブコネクタの好ましい実施の形態において、前記バッファ回路は、前記第１の接続端子より供給される前記入力信号の信号振幅及び／または信号形式を変換した出力信号を出力し、前記第２の接続端子に電気的に結合される前記伝送線路を駆動するようにしても良い。

本発明に係るアクティブコネクタの好ましい実施の形態において、周波数特性を有するフィルタ回路をさらに備え、該フィルタ回路が前記コネクタ基部に収納されていても良い。

また、本発明に係るアクティブコネクタの好ましい実施の形態において、前記バッファ回路が、異なる動作状態及び／または異なる動作特性に切り替え可能に構成され、かつ切り替え駆動するための制御端を有するようにしても良い。

また、本発明に係るアクティブコネクタの好ましい実施の形態において、前記第１の接続端子に前記入力信号が供給されているかどうかを検知する検知手段からの信号が前記制御端に入力され、前記入力信号が供給されていないとき、前記バッファ回路が有する能動素子を休止状態に切り替えるようにしても良い。

さらに、本発明に係るアクティブコネクタの好ましい実施の形態において、前記入力信号として供給される並列信号を直列信号に変換する並直列変換回路をさらに備え、該並直列変換回路が前記コネクタ基部に収納されているようにしても良い。

本発明に係るアクティブコネクタの他の一つの実施の形態において、前記第１の接続端子は伝送線路と電気的に結合される外部ポートであり、前記第２の接続端子は装置内部の回路と電気的に結合される内部ポートである。

本発明に係るアクティブコネクタの好ましい実施の形態において、前記バッファ回路が、前記第１の接続端子より供給される前記入力信号の信号振幅及び／または信号形式を変換するようにしても良い。

また、本発明に係るアクティブコネクタの好ましい実施の形態において、前記伝送線路の周波数特性及び／または損失を補正する等化回路をさらに備え、該等化回路が前記コネクタ基部に収納されていても良い。

さらに、本発明に係るアクティブコネクタの好ましい実施の形態において、前記バッファ回路が、所定の閾値と比較して前記入力信号の論理レベルが“１”か“０”かを判別する識別回路をさらに含むようにしても良い。

また、本発明に係るアクティブコネクタの好ましい実施の形態において、前記入力信号のタイミングを再生してタイムスロット毎の最適タイミングでリクロッキングするクロック再生回路をさらに備え、該クロック再生回路が前記コネクタ基部に収納されていても良い。

また、本発明に係るアクティブコネクタの好ましい実施の形態において、前記コネクタ基部に、前記入力信号のタイミングを再生してタイムスロット毎の最適タイミングでリクロッキングするクロック再生回路と、リクロック後の直列信号を並列信号に変換する直並列変換回路とをさらに備え、該クロック再生回路及び該直並列変換回路が前記コネクタ基部に収納されていても良い。

本発明に係るアクティブコネクタは、第１の整合回路及び第２の整合回路の間に設けられた、入力信号と出力信号間の相互の影響を阻止するバッファ回路を、コネクタ基部に備えているので、設計者は、かかるノウハウの使用から解放され、回路設計上の負担が大幅に軽減されるため、より性能を向上させた装置の回路設計を効率良く行うのに資するコネクタを提供することができる。

本発明の好ましい実施の形態において、バッファ回路が、第１の接続端子より供給される入力信号の信号振幅及び／または信号形式を変換した出力信号を出力し、第２の接続端子に電気的に結合される伝送線路を駆動すると、入力信号の信号形式、振幅（レベル）に対処して、所望の出力信号の波形あるいは振幅が得られるようコネクタを設計することができる。

本発明の一つの実施の形態において、周波数特性を有するフィルタ回路をコネクタ基部にさらに備えるようにすると、送信信号の予等化処理、不要輻射の抑圧などをコネクタにおいて行うことが可能となる。

本発明の好ましい実施の形態において、バッファ回路が、異なる動作状態及び／または異なる動作特性に切り替え可能に構成され、かつ切り替え駆動するための制御端を有するようにすると、制御端を通して、アクティブコネクタの動作状態の変更、周波数特性の変更を行うことが可能となる。

本発明の好ましい実施の形態において、第１の接続端子に入力信号が供給されているかどうかを検知する検知手段からの信号が制御端に入力され、入力信号が供給されていないとき、バッファ回路が有する能動素子を休止状態に切り替えるようにすると、装置から伝送線路に送るべき入力信号が入力されないときの電力消費の抑制が可能となる。

本発明の好ましい実施の形態において、入力信号として供給される並列信号を直列信号に変換する並直列変換回路をコネクタ基部にさらに備えるようにすると、装置を設計する設計者が、装置内部の回路基板上で直接的に高速信号を扱う必要性がなくなるため、設計者による回路設計上の負担が大幅に軽減される。

本発明の好ましい実施の形態において、伝送線路の周波数特性及び／または損失を補正する等化回路をコネクタ基部にさらに備えるようにすると、相対的に長い距離の伝送線路を信号が伝送されるときの周波数特性の影響を含めて、部品の実装方法やパターンを設計する、特別のノウハウが不要となるため、設計者による回路設計上の負担が大幅に軽減される。

本発明の好ましい実施の形態において、バッファ回路が、所定の閾値と比較して入力信号の論理レベルが“１”か“０”かを判別する識別回路をさらに含むようにすると、入力信号波形に劣化があり、そのままではデータの論理レベルに検出誤りが発生するおそれがあるようなときでも、データ再生してから装置内部の回路を駆動することができるため、受信側により正確に信号を伝送することが可能となる。

本発明の好ましい実施の形態において、入力信号のタイミングを再生してタイムスロット毎の最適タイミングでリクロッキングするクロック再生回路をコネクタ基部にさらに備えるようにすると、コネクタにおいてあらかじめ、最も信号対雑音電力比の大きなタイミング位置において信号を識別できるため、装置側での誤りの少ない信号受信が可能となる。

本発明の好ましい実施の形態において、入力信号のタイミングを再生してタイムスロット毎の最適タイミングでリクロッキングするクロック再生回路と、リクロック後の直列信号を並列信号に変換する直並列変換回路とをコネクタ基部にさらに備えるようにすると、装置側での誤りの少ない信号受信が可能となることに加えて、装置を設計する設計者が、装置内部の回路基板上で直接的に高速信号を扱う必要性がなくなるため、回路設計上の負担が大幅に軽減される。

上記した本発明の目的および利点並びに他の目的および利点は、以下の実施の形態の説明を通じてより明確に理解される。もっとも、以下に記述する実施の形態は例示であって、本発明はこれに限定されるものではない。

以下、本発明に係るアクティブコネクタの好ましい実施の形態を、図面に基づいて詳細に説明する。

図１は、本発明を適用したアクティブコネクタの一例を示す外観斜視図であり、図２は、そのアクティブコネクタの第１の実施形態における、一実施例の基本構成を示すブロック図である。本実施形態のアクティブコネクタは、基板上（図示せず）に実装されるコネクタ基部と、入力用及び出力用の接続端子を有し、一方の接続端子が、装置（図示せず）の筐体パネルに設けられた入力端あるいは出力端を成す形式の電気コネクタであり、具体的には、伝送線路としての５０Ωあるいは７５Ωの同軸ケーブルを、装置に電気的に結合するためのＢＮＣ形式のコネクタ（以下、ＢＮＣコネクタという。）に適用したものである。

アクティブコネクタ１００は、接続端子１０、コネクタ基部２０、及び接続端子３０を有している。接続端子１０は、コネクタ基部２０の底部から突出する複数本のピン状に形成されており、装置内部に設けられた、基板（同じく図示せず）上の回路に電気的に接続される。アクティブコネクタ１００は、後述する電源接続用の電源端子１２、ＧＮＤ端子１４、及び制御端１６をさらに有し、これらも、コネクタ基部２０の底部から突出するピン状に形成されている。

他方、接続端子３０は、コネクタ基部２０の一側面から突出しているＢＮＣジャックあるいはレセプタクルを成す。すなわち、この接続端子３０は、装置（図示せず）のケーシング、例えばバックパネルに設けられる入力端、あるいは出力端として機能し、図示しない伝送線路としての同軸ケーブルの一端に電気的に接続されるＢＮＣプラグと、着脱自在に形成されている。以下、説明の便宜上、接続端子１０を内部ポート、接続端子３０を外部ポートとそれぞれ呼ぶこととする。

図２を参照して、一実施例に係るアクティブコネクタ１０１のコネクタ基部２０は、内部ポート側の整合回路２００、外部ポート側の整合回路２０２、及びバッファ回路２０４を内蔵している。整合回路２００は、内部ポート１０に接続されて、装置内部の回路（図示せず）から入力信号Ｐ11が供給される。他方、整合回路２０２は、出力信号Ｐ31を外部ポート３０に供給する。バッファ回路２０４は、整合回路２００及び整合回路２０２の間に設けられ、入力信号Ｐ11と、出力信号Ｐ31との相互の影響を阻止する機能を有する。また、バッファ回路２０４は、電源（図示せず）からの直流電圧Ｖccが電源端子１２に供給されることにより駆動される、少なくとも一つの能動素子を含むことができる。

このように構成されたアクティブコネクタは、コネクタ基部２０に設けられたバッファ回路２０４によって入力信号と出力信号間の相互の影響が阻止されることから、装置から伝送線路としての同軸ケーブルへの信号の伝送を設計する場合に、信号源から内部ポート１０までの信号の伝送と、外部ポート３０から出力する信号の伝送とに分離して考えることができる。

本発明のアクティブコネクタとは異なり、従来のコネクタを使用するときには、外部ポートに接続される同軸ケーブルとの相互の影響を含めて、部品の実装方法やパターンを設計する、特別のノウハウが必要とされていた。すなわち、従来のコネクタの入力側及び出力側のインピーダンス特性や伝達特性は、入力側及び出力側にぶら下がった回路（伝送線路を含む）の影響を受け、コネクタ自体の性能を向上させても、これら外部回路の影響でシステム全体としては必ずしも高性能な特性が得られるとは限らなかった。これに対し、本発明によれば、設計者は、かかるノウハウの使用から解放され、回路設計上の負担が大幅に軽減されるため、より性能を向上させた装置の回路設計を効率良く行うのに資するコネクタを提供することができる。

なお、上記のように二つの部分に分離して設計できるため、内部ポート側の整合回路２００、外部ポート側の整合回路２０２を、いずれもシンプルな構成とすることができる。また、バッファ回路２０４は、入力信号Ｐ11の信号形式（差動信号、シングルエンド信号形式など）、振幅（レベル）に対処して、所望の出力信号Ｐ31の波形あるいは振幅が得られるよう設計することも可能であるため、例えばコネクタでの損失を補償した正確な信号を、同軸ケーブルへ送出することにも役立つ。

図３は、図２に示す一実施例のアクティブコネクタ１０１の回路図である。ここでは、非圧縮ＨＤＴＶ信号のビット直列信号系列であるＨＤ−ＳＤＩ（ＨｉｇｈＤｅｆｉｎｉｔｉｏｎＳｅｒｉａｌＤｉｇｉｔａｌＩｎｔｅｒｆａｃｅ）信号を、装置から伝送線路（同軸ケーブル）に送出する例について説明する。ＨＤ−ＳＤＩ信号は、通常、差動信号形式で、特性インピーダンスが５０Ωあるいは７５Ωのマイクロストリップ・ライン（図示せず）を用いて、装置内部の回路からコネクタの内部ポート１０に供給される。

アクティブコネクタ１０１のコネクタ基部２０が有する整合回路２００は、このような差動形式の入力信号Ｐ11を内部ポート１０で受けると、マイクロストリップ・ラインのインピーダンスに整合させる。多くの場合、図示するように２本の線をそれぞれ終端抵抗Ｒinにより終端する。寄生素子の影響を受けて高周波領域での整合状態を改善する必要があるときは、さらに所定の回路を付加してこの寄生素子の影響をキャンセルし、特性の向上を図ることも可能である。例えば、ＨＤ−ＳＤＩ信号を受けるにあたって信号に直流成分があると、駆動回路（図示せず）の電力負担が重くなる。そこで、図示する例では、整合回路２００の各線にキャパシタＣinを直列に接続して、直流成分を阻止する構成としている。なお、バッファ回路２０４の入力側に適切なバイアスを印加するために、バッファ回路２０４からの直流電圧を整合回路２００に供給している。

バッファ回路２０４に供給された入力信号は、所定の振幅に調整された出力信号に変換された後、整合回路２０２に入力され、整合回路２０２から、外部ポートに電気的に接続された伝送線路としての同軸ケーブル（図示せず）に供給される。

ＨＤ−ＳＤＩ信号伝送用のバッファ回路は、ＣＭＬ（ＣｕｒｒｅｎｔＭｏｄｅＬｏｇｉｃ）回路で構成することができる。ＣＭＬ回路は通常コレクタ出力であり、出力インピーダンスが高インピーダンスであるため、その出力が入力される整合回路２０２をきわめてシンプルに構成することができる。なお、ＣＭＬ回路が高い出力インピーダンスを有するため、寄生容量が問題となることがある。そこで、図示の例では、抵抗Ｒ１outに加えて、この寄生容量をキャンセルして、出力インピーダンス特性を向上するためのＬＲ回路、すなわちインダクタＬと抵抗Ｒ２outの並列回路を接続している。

図４は、本発明に係るアクティブコネクタの第１の実施形態における、他の実施例の構成を示すブロック図である。図４に示すアクティブコネクタ１０２が、図２に示すアクティブコネクタ１０１と異なる点は、アクティブコネクタ１０２のコネクタ基部２０にフィルタ回路２０６をさらに設け、バッファ回路２０４の出力を整合回路２０２に供給した後、さらにフィルタ回路２０６を通し、外部ポート３０に出力信号Ｐ31を供給するように構成した点である。図示の例において、フィルタ回路２０６は、整合回路２０２と外部ポート３０との間に設けられているが、バッファ回路２０４と整合回路２０２との間に設けるようにしても良い。つまり、整合回路２０２とフィルタ回路２０６の順序は問わない。

フィルタ回路２０６は、必要に応じて様々な特性を有するよう設計することができる。例えば、伝送線路としての同軸ケーブルでの高周波領域の減衰をあらかじめ想定して、高域成分を強調する特性を持たせること（送信信号の予等化処理）ができる。また、これとは逆に、不要輻射の抑圧のために余分な高域成分を抑圧する特性を持たせることも可能である。このような特性を有するフィルタ回路をコネクタ基部２０に設けることにより、出力信号Ｐ31のスペクトラムを用途に応じた所望の形にすることができる。

図５は、本発明に係るアクティブコネクタの第１の実施形態におけるさらに他の実施例の構成を示すブロック図である。図５に示すアクティブコネクタ１０３が、図２に示すアクティブコネクタ１０１と異なる点は、バッファ回路２０４が、異なる動作状態及び／または異なる動作特性に切り替え可能に構成され、かつそのように切り替え駆動するための制御端１６を内部ポート１０側に有するように構成した点である。

バッファ回路が異なる動作状態に切り替え可能に構成されている場合の一例として、例えば、入力信号Ｐ11が内部ポート１０に供給されているかどうかを検知する検知手段（図示せず）を、装置内部の回路側に別途設け、その検知手段からの信号Ｐ13が制御端１６に入力されるようにし、入力信号Ｐ11が供給されていないとき、バッファ回路２０４が有する能動素子を休止状態に切り替えるように構成することができる。このように構成すると、例えば装置から伝送線路に送るべき入力信号が入力されないときには、バッファ回路２０４をいわゆるスリープ状態に切り替えて能動素子による電力消費を抑えることができる。なお、信号欠落を避けるために、入力信号Ｐ11が内部ポート１０に供給されると、休止状態から直ちに動作状態に回復するように設計すべきであるのはいうまでもない。

他方、バッファ回路が異なる動作特性に切り替え可能に構成されている場合の一例として、例えば、図４に示すアクティブコネクタのバッファ回路２０４が、フィルタ回路２０６の挿入と取り外しを電気的に切り替え可能に構成され、かつその切り替え駆動するための制御端を有するように構成することができる。つまり、必要に応じて、制御端によりフィルタの使用あるいは不使用を切り替えて、アクティブコネクタの周波数特性を変更させることができる。

図６は、本発明に係るアクティブコネクタの第１の実施形態における、さらに他の実施例の構成を示すブロック図である。図６に示すアクティブコネクタ１０４が、図２に示すアクティブコネクタ１０１と異なる点は、アクティブコネクタ１０４のコネクタ基部２０に並直列変換回路（Ｐ／Ｓ回路）２０８をさらに設け、信号の速度変換機能を有するように構成した点である。すなわち、ＨＤ−ＳＤＩ信号を伝送する場合、コネクタの外部ポート３０から伝送線路としての同軸ケーブルに、出力信号を約１．５Ｇｂｐｓの高速で送出することが必要である。しかしながら、内部ポート１０側の入力信号の速度は、装置内部の回路基板設計が容易であることから遅い方が望ましい。そこで、装置内部で生成された、並列に展開した多ビット低速バス形式の入力信号Ｐ11が、コネクタ基部２０の内部ポート１０に供給されるようにし、整合回路２００の後段には並直列変換回路２０８を設け、ここでビット直列形式の信号に速度変換するように構成している。そして、並直列変換回路２０８から出力されるビット直列信号をバッファ回路２０４に供給し、バッファ回路２０４の出力を整合回路２０２に供給し、外部ポート３０に出力信号Ｐ31を供給している。

このように、コネクタ基部２０に並直列変換回路２０８をさらに設けて、アクティブコネクタが信号の速度変換機能を有するように構成すると、装置を設計する設計者が、装置内部の回路基板上で直接的に高速信号を扱う必要性がなくなるため、回路設計上の負担が大幅に軽減されるという利点がある。

図２から図６に示す実施例により説明した第１の実施形態は、装置側から伝送線路側に向けて信号が送られる場合に有効な送信アクティブコネクタの例であったが、本発明は、伝送線路側から装置側に向けて信号が送られる場合に有効な受信アクティブコネクタにも適用することができる。そのような受信アクティブコネクタの好ましい実施形態を、以下において第２の実施形態として、図７から図１０に基づき詳しく説明する。

図７は、本発明に係るアクティブコネクタの第２の実施形態における、一実施例の基本構成を示すブロック図である。この実施例に係るアクティブコネクタ１０５のコネクタ基部２０は、外部ポート側の整合回路２１０、内部ポート側の整合回路２１２、及びバッファ回路２１４を内蔵している。整合回路２１０は、外部ポート３０に接続されて、伝送線路としての同軸ケーブル（図示せず）から入力信号Ｐ32が供給される。他方、整合回路２１２は、出力信号Ｐ12を内部ポート１０に供給する。バッファ回路２１４は、整合回路２１０及び整合回路２１２の間に設けられ、入力信号Ｐ32と、出力信号Ｐ12との相互の影響を阻止する機能を有する。

このように構成されたアクティブコネクタは、コネクタ基部２０に設けられたバッファ回路２１４によって入力信号と出力信号間の相互の影響が阻止されることから、伝送線路としての同軸ケーブルから装置への信号の伝送を設計する場合に、外部伝送線路から外部ポート３０までの信号の伝送と、内部ポート１０から装置内部の基板上の回路（受信回路）までの信号の伝送とに分離して考えることができる。

したがって、第２の実施形態のアクティブコネクタによれば、第１の実施形態のアクティブコネクタと同様に、設計者は、従来のコネクタ使用に伴う特別なノウハウ（外部ポートに接続される同軸ケーブルとの相互の影響を含めた、部品の実装方法やパターンの設計ノウハウ）の使用から解放され、回路設計上の負担が大幅に軽減されるため、より性能を向上させた装置の回路設計を効率良く行うことができる。

なお、本実施形態においても、上記のように二つの部分に分離して設計できるため、外部ポート側の整合回路２１０、内部ポート側の整合回路２１２を、いずれもシンプルな構成とすることができる。また、バッファ回路２１４は、入力信号Ｐ11の信号形式（差動信号、シングルエンド信号形式など）、振幅（レベル）に対処して、所望の出力信号Ｐ31の振幅が得られるよう設計することも可能であるため、コネクタでの損失を補償した正確な信号を回路へ送出することにも役立つ。

図８は、本発明に係るアクティブコネクタの第２の実施形態における、他の実施例の構成を示すブロック図である。図８に示すアクティブコネクタ１０６が、図７に示すアクティブコネクタ１０５と異なる点は、アクティブコネクタ１０６のコネクタ基部２０に、伝送線路としての同軸ケーブルの周波数特性及び／または損失を補正する等化回路２１６をさらに設けた点である。すなわち、図８に示すように、伝送線路としての同軸ケーブルから外部ポート３０に供給される入力信号Ｐ32を、整合回路２１０に供給し、整合回路２１０からの信号を等化回路２１６に供給した後にバッファ回路２１４に供給し、バッファ回路２１４から、整合回路２１２を通して内部ポート１０に出力信号Ｐ12を供給するように構成している。なお、等化回路２１６は、電源（図示せず）からの直流電圧Ｖccが電源端子１２に供給されることにより駆動されるようにしている。

通常、外部ポート３０に供給される信号は、外部ポートに到達する前に、伝送線路としての同軸ケーブルを、数ｍから数百ｍの距離にわたって伝送されてくる。周知の通り、同軸ケーブルなどのメタルケーブルは、周波数が高いほど減衰が大きいという周波数特性を有しているため、受信側で、特に、その周波数特性の影響を排除したいという場合がある。とりわけ、非圧縮ＨＤＴＶ信号のビット直列信号系列であるＨＤ−ＳＤＩ信号の伝送においては、伝送距離がごく短い場合にはこのような周波数特性の影響を受けずに安定した正確な信号伝送が可能であるのに対し、伝送距離がある距離を超えて長くなる場合には、受信側の機器において、伝送線路の周波数特性を補正するための等化回路を使用することが不可欠であると理解されている。そこで、図８に示すアクティブコネクタにおいては、コネクタ基部２０が、伝送線路の周波数特性を補正する等化回路２１６を備える構成とすることにより、相対的に長い距離の伝送線路を信号が伝送されるときの周波数特性の影響を含めて、部品の実装方法やパターンを設計する、特別のノウハウが不要となる。これにより、設計者は、回路設計上の負担が大幅に軽減されるため、より性能を向上させた装置の回路設計を効率良く行うことができる。

なお、図８に示すアクティブコネクタ１０６において、バッファ回路２１４には、等化回路２１６によって周波数特性が補正された信号に対して、所定の閾値と比較して前記入力信号の論理レベルが“１”か“０”かを判別する識別回路を、さらに含めることができる。このように構成すると、同軸ケーブルから供給された入力信号波形に劣化があり、そのままでは、ビット直列データの論理レベルに検出誤りが発生するおそれがあるようなときでも、データ再生してから、整合回路２１２及び内部ポート１０を通して、装置内部の回路を駆動することができるため、受信側により正確に信号を伝送するときに極めて有効である。

図９は、本発明に係るアクティブコネクタの第２の実施形態における、さらに他の実施例の構成を示すブロック図である。図９に示すアクティブコネクタ１０７が、図８に示すアクティブコネクタ１０６と異なる点は、アクティブコネクタ１０７のコネクタ基部２０に、入力信号のタイミングを再生してタイムスロット毎の最適タイミングでリクロッキングするクロック再生回路（ＣＤＲ回路）をさらに設けた点である。すなわち、図９に示すように、伝送線路としての同軸ケーブルから外部ポート３０に供給される入力信号Ｐ32を、整合回路２１０に供給し、整合回路２１０からの信号を等化回路２１６に供給した後に、クロック再生回路２１８に供給する。次いで、クロック再生回路２１８の出力をバッファ回路２１４に供給し、バッファ回路２１４から、整合回路２１２を通して内部ポート１０に出力信号Ｐ12を供給するように構成している。なお、クロック再生回路２１８は、電源（図示せず）からの直流電圧Ｖccが電源端子１２に供給されることにより駆動されるようにしている。

クロック再生回路２１８は、伝送線路としての同軸ケーブルから供給されるビット直列信号系列であるＨＤ−ＳＤＩ信号の入力信号Ｐ32から、入力信号のタイムスロット毎の中心位置で信号を識別するためのタイミングを再生するとともに、このタイミング位置での受信信号の論理レベルを識別再生する。このようなタイミング再生処理を行うと、コネクタにおいてあらかじめ、最も信号対雑音電力比の大きなタイミング位置において信号を識別することができるため、装置側での誤りの少ない信号受信が可能となる。また、クロック再生回路２１８がタイミングを再生することから、信号の時間的な揺らぎであるジッタを軽減することができるため、設計者は、回路設計上の負担が大幅に軽減され、より性能を向上させた装置の回路設計を効率良く行うことができるという利点がある。

図１０は、本発明に係るアクティブコネクタの第２の実施形態における、さらに他の実施例の構成を示すブロック図である。図１０に示すアクティブコネクタ１０８が、図９に示すアクティブコネクタ１０７と異なる点は、アクティブコネクタ１０８のコネクタ基部２０に直並列変換回路（Ｓ／Ｐ回路）２２０をさらに設け、信号の速度変換機能を有するように構成した点である。すなわち、図６に示す送信アクティブコネクタとは対照的に、図１０に示す受信アクティブコネクタは、クロック再生回路２１８の後段には直並列変換回路２２０を設け、ここでビット直列形式の信号を、装置内部の回路設計に対応して、多ビット並列形式に展開し、そのように展開され、速度を低速変換された出力信号Ｐ12を、コネクタ基部２０の内部ポート１０に供給するように構成している。そして、直並列変換回路２２０から出力される出力信号Ｐ12により、装置内部の回路が駆動されるようにしている。

このように、コネクタ基部２０に直並列変換回路２２０をさらに設けて、アクティブコネクタが信号の速度変換機能を有するように構成すると、装置を設計する設計者が、装置内部の回路基板上で直接的に高速信号を扱う必要性がなくなるため、回路設計上の負担が大幅に軽減されるという利点がある。

以上要するに、本発明によれば、設計者は、従来のコネクタ使用に伴う特別なノウハウ（外部ポートに接続される同軸ケーブルとの相互の影響を含めた、部品の実装方法やパターンの設計ノウハウ）の使用から解放され、回路設計上の負担が大幅に軽減されるため、より性能を向上させた装置の回路設計を効率良く行うことができるという利点がある。

上記した複数の実施形態の説明において、ＨＤ−ＳＤＩ信号を伝送する物理インターフェースに適合可能な具体例として、伝送線路としての同軸ケーブルと装置（送信装置あるいは受信装置）との間を結合するＢＮＣコネクタに本発明を適用する例を説明したが、これらは一例であって、本発明はこれらに限定されるものではない。本発明は、その他の信号形式の信号を伝送するための様々な規格の物理インターフェース、すなわち、他の形式の伝送線路を使用して伝送する様々な装置（放送機器、映像・音響機器、パーソナルコンピュータ、信号送信端末、信号受信端末、中継装置など）の入力端あるいは出力端に使用される各種形式のコネクタに適用することができることはいうまでもない。

本発明は、外部伝送線路と装置内部の回路の間、あるいは装置内部の伝送線路と外部回路の間の信号伝送に供される装置の入力端あるいは出力端に広く適用することができる。

本発明を適用したアクティブコネクタの一例を示す外観斜視図である。本発明に係るアクティブコネクタの第１の実施形態における一実施例の基本構成を示すブロック図である。図２に示す一実施例のアクティブコネクタの回路図である。本発明に係るアクティブコネクタの第１の実施形態における他の実施例の構成を示すブロック図である。本発明に係るアクティブコネクタの第１の実施形態におけるさらに他の実施例の構成を示すブロック図である。本発明に係るアクティブコネクタの第１の実施形態におけるさらに他の実施例の構成を示すブロック図である。本発明に係るアクティブコネクタの第２の実施形態における基本構成を示すブロック図である。本発明に係るアクティブコネクタの第２の実施形態における他の実施例の構成を示すブロック図である。本発明に係るアクティブコネクタの第２の実施形態におけるさらに他の実施例の構成を示すブロック図である。本発明に係るアクティブコネクタの第２の実施形態におけるさらに他の実施例の構成を示すブロック図である。

符号の説明

１０接続端子（内部ポート）
１２電源端子
１４ＧＮＤ端子
１６制御端
２０コネクタ基部
３０接続端子（外部ポート）
２００整合回路
２０２整合回路
２０４バッファ回路
２０６フィルタ回路
２０８並直列変換回路
２１０整合回路
２１２整合回路
２１４バッファ回路
２１６等価回路
２１８クロック再生回路
２２０直並列変換回路

Claims

伝送線路に向けて信号を送信する装置の出力端あるいは伝送線路を通して信号を受信する装置の入力端に適用されるアクティブコネクタであって、
第１の接続端子及び第２の接続端子を有し、前記第１の接続端子は装置内部の回路と電気的に結合される内部ポートであり、前記第２の接続端子は伝送線路と電気的に結合される外部ポートであるコネクタ基部と、
前記第１の接続端子に入力される入力信号が供給される第１の整合回路と、
前記第２の接続端子に出力信号を供給する第２の整合回路と、
前記第１の整合回路及び第２の整合回路の間に設けられ、前記第１の接続端子から前記第１の整合回路に供給される前記入力信号と、前記第２の整合回路から前記第２の接続端子に供給される前記出力信号との間の相互の影響を阻止するバッファ回路とを備え、
前記第１の整合回路、第２の整合回路、及びバッファ回路は、前記コネクタ基部に収納され、
前記バッファ回路は、異なる動作状態及び／または異なる動作特性に切り替え可能に構成され、かつ切り替え駆動するための制御端を有していること
を特徴とするアクティブコネクタ。
伝送線路に向けて信号を送信する装置の出力端あるいは伝送線路を通して信号を受信する装置の入力端に適用されるアクティブコネクタであって、
第１の接続端子及び第２の接続端子を有し、前記第１の接続端子は装置内部の回路と電気的に結合される内部ポートであり、前記第２の接続端子は伝送線路と電気的に結合される外部ポートであるコネクタ基部と、
前記第１の接続端子に入力される入力信号が供給される第１の整合回路と、
前記第２の接続端子に出力信号を供給する第２の整合回路と、
前記第１の整合回路及び第２の整合回路の間に設けられ、前記第１の接続端子から前記第１の整合回路に供給される前記入力信号と、前記第２の整合回路から前記第２の接続端子に供給される前記出力信号との間の相互の影響を阻止するバッファ回路とを備え、
前記第１の整合回路、第２の整合回路、及びバッファ回路は、前記コネクタ基部に収納され、
前記バッファ回路は、異なる動作状態及び／または異なる動作特性に切り替え可能に構成され、かつ切り替え駆動するための制御端を有し、
前記第１の接続端子に前記入力信号が供給されているかどうかを検知する検知手段からの信号が前記制御端に入力され、前記入力信号が供給されていないとき、前記バッファ回路が有する能動素子を休止状態に切り替えること
を特徴とするアクティブコネクタ。
伝送線路に向けて信号を送信する装置の出力端あるいは伝送線路を通して信号を受信する装置の入力端に適用されるアクティブコネクタであって、
第１の接続端子及び第２の接続端子を有し、前記第１の接続端子は伝送線路と電気的に結合される外部ポートであり、前記第２の接続端子は装置内部の回路と電気的に結合される内部ポートであるコネクタ基部と、
前記第１の接続端子に入力される入力信号が供給される第１の整合回路と、
前記第２の接続端子に出力信号を供給する第２の整合回路と、
前記第１の整合回路及び第２の整合回路の間に設けられ、前記第１の接続端子から前記第１の整合回路に供給される前記入力信号と、前記第２の整合回路から前記第２の接続端子に供給される前記出力信号との間の相互の影響を阻止するバッファ回路とを備え、
前記バッファ回路は、所定の閾値と比較して前記入力信号の論理レベルが“１”か“０”かを判別する識別回路をさらに含み、
前記第１の整合回路、第２の整合回路、及び前記識別回路を含むバッファ回路は、前記コネクタ基部に収納されていること
を特徴とするアクティブコネクタ。
伝送線路に向けて信号を送信する装置の出力端あるいは伝送線路を通して信号を受信する装置の入力端に適用されるアクティブコネクタであって、
第１の接続端子及び第２の接続端子を有し、前記第１の接続端子は伝送線路と電気的に結合される外部ポートであり、前記第２の接続端子は装置内部の回路と電気的に結合される内部ポートであるコネクタ基部と、
前記第１の接続端子に入力される入力信号が供給される第１の整合回路と、
前記第２の接続端子に出力信号を供給する第２の整合回路と、
前記第１の整合回路及び第２の整合回路の間に設けられ、前記第１の接続端子から前記第１の整合回路に供給される前記入力信号と、前記第２の整合回路から前記第２の接続端子に供給される前記出力信号との間の相互の影響を阻止するバッファ回路と、
前記入力信号のタイミングを再生してタイムスロット毎の最適タイミングでリクロッキングするクロック再生回路とを備え、
前記第１の整合回路、第２の整合回路、バッファ回路、及びクロック再生回路は、前記コネクタ基部に収納されていること
を特徴とするアクティブコネクタ。
伝送線路に向けて信号を送信する装置の出力端あるいは伝送線路を通して信号を受信する装置の入力端に適用されるアクティブコネクタであって、
第１の接続端子及び第２の接続端子を有し、前記第１の接続端子は伝送線路と電気的に結合される外部ポートであり、前記第２の接続端子は装置内部の回路と電気的に結合される内部ポートであるコネクタ基部と、
前記第１の接続端子に入力される入力信号が供給される第１の整合回路と、
前記第２の接続端子に出力信号を供給する第２の整合回路と、
前記第１の整合回路及び第２の整合回路の間に設けられ、前記第１の接続端子から前記第１の整合回路に供給される前記入力信号と、前記第２の整合回路から前記第２の接続端子に供給される前記出力信号との間の相互の影響を阻止するバッファ回路と、
前記入力信号のタイミングを再生してタイムスロット毎の最適タイミングでリクロッキングするクロック再生回路と、
リクロック後の直列信号を並列信号に変換する直並列変換回路とを備え、
前記第１の整合回路、第２の整合回路、バッファ回路、クロック再生回路、及び直並列変換回路は、前記コネクタ基部に収納されていること
を特徴とするアクティブコネクタ。