KR101880304B1 - 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법 - Google Patents

Abstract

ArF 노광광이 적용되는 전사용 마스크를 작성하기 위해 이용되고, 투광성 기판 상에 차광막을 갖는 마스크 블랭크로서, 차광막은, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하는 하층과, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하는 상층 중 적어도 2층 구조로 이루어진다. 대상 부분에 불소를 함유하는 물질을 공급하고, 또한 하전 입자를 조사하여 행하는 에칭에 있어서의 상층의 에칭 레이트에 대한 하층의 에칭 레이트의 비가 1.0 이상 5.0 이하이다.

Description

마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법{MASK BLANK, TRANSFER MASK AND MANUFACTURING METHOD FOR TRANSFER MASK AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}

본 발명은, 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법에 관한 것이다. 특히, 하전 입자 조사에 의한 결함 수정 기술을 적절하게 이용할 수 있는 전사용 마스크를 제조하기 위한 마스크 블랭크 및 전사용 마스크의 제조 방법에 관한 것이다.

일반적으로, 반도체 장치의 제조 공정에서는, 포토리소그래피법을 이용하여 미세 패턴의 형성이 행해지고 있다. 또한, 이 미세 패턴의 형성에는 통상 수매의 전사용 마스크(포토마스크)라고 불리고 있는 기판이 사용된다. 이 전사용 마스크는, 일반적으로 투광성의 글래스 기판 상에, 금속 박막 등으로 이루어지는 미세 패턴을 형성한 것이며, 이 전사용 마스크의 제조에서도 포토리소그래피법이 이용되고 있다.

포토리소그래피법에 의한 전사용 마스크의 제조에는, 글래스 기판 등의 투광성 기판 상에 전사 패턴(마스크 패턴)을 형성하기 위한 박막(예를 들면 차광막 등)을 갖는 마스크 블랭크가 이용된다. 이 마스크 블랭크를 이용한 전사용 마스크의 제조는, 마스크 블랭크 상에 형성된 레지스트막에 대하여, 원하는 패턴 묘화를 실시하는 노광 공정과, 원하는 패턴 묘화에 따라서 상기 레지스트막을 현상하여 레지스트 패턴을 형성하는 현상 공정과, 레지스트 패턴에 따라서 상기 박막을 에칭하는 에칭 공정과, 잔존한 레지스트 패턴을 박리 제거하는 공정을 갖는 방법에 의해 행해지고 있다. 상기 현상 공정에서는, 마스크 블랭크 상에 형성된 레지스트막에 대해 원하는 패턴 묘화를 실시한 후에 현상액을 공급하여, 현상액에 가용한 레지스트막의 부위를 용해하고, 레지스트 패턴을 형성한다. 또한, 상기 에칭 공정에서는, 이 레지스트 패턴을 마스크로 하여, 드라이 에칭 또는 웨트 에칭에 의해, 레지스트 패턴이 형성되어 있지 않은 박막이 노출된 부위를 용해하고, 이에 의해 원하는 마스크 패턴을 투광성 기판 상에 형성한다. 이렇게 하여, 전사용 마스크가 완성된다.

반도체 장치의 패턴을 미세화할 때에는, 전사용 마스크에 형성되는 마스크 패턴의 미세화 외에, 포토리소그래피에서 사용되는 노광 광원 파장의 단파장화가 필요해진다. 반도체 장치 제조시의 노광 광원으로서는, 최근에는 KrF 엑시머 레이저(파장 248㎚)로부터, ArF 엑시머 레이저(파장 193㎚)로 단파장화가 진행되고 있다.

또한, 전사용 마스크의 종류로서는, 종래의 투광성 기판 상에 크롬계 재료로 이루어지는 차광막 패턴을 갖는 바이너리 마스크 외에, 최근에는, 일본 특허 공개 제2007-292824호 공보(특허 문헌 1)에 기재되어 있는 MoSiN 등의 천이 금속과 규소를 주된 금속 성분으로 하고, 질소를 더 함유시킨 재료를 차광막으로서 이용한 바이너리 마스크 등이 출현하고 있다.

그런데, 이전부터 마스크 블랭크를 이용하여, 레지스트막에 전자선 묘화 및 현상 처리에 의해 형성된 레지스트 패턴이나 에칭 마스크막에 형성된 에칭 마스크 패턴을 마스크로 하여 드라이 에칭을 행함으로써, 차광막에 전사 패턴이 형성된 전사용 마스크에 대해서, 패턴 검사기를 이용하여, 설계상의 전사 패턴과 차광막에 형성된 전사 패턴을 비교하고, 설계상의 전사 패턴과 비교하여 여분의 차광막이 잔존하게 되어 있는 결함(소위, 흑색 결함) 부분에 대해, 나노 머시닝(nanomachining)이나 집속 이온 빔 FIB(Focused Ion Beam)를 이용한 물리 가공에 의해 결함 수정이 행해져 왔다. 그러나, 이와 같은 물리 가공에서는 흑색 결함 수정에 시간을 요한다고 하는 문제를 갖고 있었다. 또한, 통상의 FIB 처리에서는 Ga 이온의 조사량이 커지기 때문에, QZ 기판에 잔류하는 Ga 스테인(stain)이 문제가 되고 있었다. 따라서 반응성을 높여, Ga 조사량을 억제하기 위해 가스 지원하는 방법 등이 보고되고 있다(일본 특허 공개 제2000-10260호 공보(특허 문헌 2) 참조).

한편, 일본 특허 공표 제2004-537758호 공보(특허 문헌 3)에는, 차광막의 흑색 결함 부분에 대해, 2불화 크세논(XeF₂) 가스를 공급하고, 또한 그 부분에 전자선을 조사하여 흑색 결함 부분을 에칭하여 제거하는 결함 수정 기술(이하, 이와 같은 2불화 크세논 가스와 같은 불소를 함유하는 물질을 공급하면서, 전자선 등과 같은 하전 입자를 조사하여 행하는 결함 수정을 간단히 EB 결함 수정이라고 함)이 개시되어 있다. 이러한 EB 결함 수정은, 당초는, EUV 리소그래피용의 반사형 마스크의 흡수체막에 있어서의 흑색 결함 부분의 수정에 이용되고 있었지만, MoSi계의 하프톤 마스크의 결함 수정에도 사용되기 시작한다.

본 발명자들은, 특허 문헌 1에서 개시되어 있는 천이 금속과 규소를 주된 금속 성분으로 하고, 질소를 더 함유시킨 재료로 이루어지는 적층 구조의 차광막이 형성된 바이너리형 마스크 블랭크를 이용하여, 차광막에 전사 패턴을 형성한 전사용 마스크를 제작하고, 제작한 전사용 마스크의 결함 검사를 행하고, 흑색 결함 부분에 대해서, 특허 문헌 3에 개시되어 있는 바와 같은 EB 결함 수정, 즉 흑색 결함 부분에의 XeF₂ 가스 공급과 전자선 등의 하전 입자 조사에 의한 에칭을 행해 보았다. 그 결과, 적층 구조의 상하 각 층에 있어서의 막 조성의 관계에 의해서는, 이하와 같은 문제가 생기는 경우가 있는 것이 판명되었다.

일반적으로 차광막은, 막의 표면 반사를 억제하기 위해, 표면측의 층(상층)의 재료를 기판측의 층(하층)의 재료보다도 산화나 질화의 정도를 높게 함으로써, 차광막의 표면 반사율을 저감시키고 있다. 한편, 바이너리형 마스크 블랭크에서는, 차광막에는 소정 이상(예를 들면 광학 농도(OD) 2.8 이상)의 차광 성능이 필요하게 된다. 재료 중의 산화나 질화의 정도를 높게 하면 차광 성능은 저하하는 방향으로 된다. 한편, 최근 전사 패턴의 미세화에 의해, 경사입사 조명법이나 액침 노광 기술을 사용할 필요가 생기고 있다. 그러나, 전사 패턴의 미세화에 수반하여, 보조 패턴의 미세화ㆍ복잡화가 현저하다. 그들에 대응하기 위해서는, 차광막의 박막화가 필요하게 되어 있다. 따라서, 기판측의 층(하층)에서는, 매우 얇은 막 두께로 차광 성능을 확보하기 위해, 산화나 질화의 정도를 크게 억제할 필요가 있다. 한편, 차광막의 기판측의 표면의 반사율(이면 반사율)도, 표면측의 반사율(표면 반사율) 정도는 아니지만 소정값 이하로는 억제할 필요가 있어, 산화나 질화를 어느 정도 행할 필요가 있다.

XeF₂ 가스는 규소의 등방성 에칭 가스로서 알려져 있고, 표면 흡착, Xe와 F로 분리, 규소의 고차 불화물의 생성, 휘발이라고 하는 프로세스에서 에칭이 진행된다. 그러나, 규소는, Si₃N₄, SiO₂, SiON, SiC와 같은 질화, 산화, 혹은 탄화한 규소이면, 휘발성이 높은 고차의 불화물을 형성하기 어려우므로, XeF₂ 가스 등의 불소계 가스에 대하여 높은 에칭 내성을 갖는 경향이 있다. EB 결함 수정에서는, 전자선 등의 하전 입자 조사를 행함으로써, XeF₂ 가스의 에칭 레이트가 비약적으로 향상되어, 흑색 결함 부분의 선택적인 이방성 에칭이 가능하게 된다. 그러나, 이 경우에서도, 차광막 내의 산화, 질화, 혹은 탄화한 규소의 비율이 많아짐에 따라, 에칭 레이트가 저하되는 경향이 있다. 상기와 같이, 상층은 표면 반사율을 저감시키기 위해 산화나 질화의 정도가 높은 재료를 이용하므로, 상하층의 에칭 레이트 차가 커져, 단차가 발생하게 된다. 극단적인 경우, 큰 언더 커트가 생기게 된다.

또한, 상술한 바와 같이, 차광막의 상층에는 산화나 질화의 정도가 높은 재료를 이용하고 있기 때문에, 상층의 에칭 레이트는, 하층의 에칭 레이트에 비해 낮게 되어 있다. 따라서, EB 조사에 의한 흑색 결함 부분의 수정시에는, 상층의 에칭에 시간이 대폭 걸리게 되고, 이 상층을 에칭하고 있는 동안에, 수정해야 할 흑색 결함 부분에 인접하는 패턴 부분의 하층(예를 들면, 동일한 패턴의 흑색 결함 부분에 인접하는 부분의 하층이나, 흑색 결함 부분을 갖는 패턴에 인접하는 패턴의 하층)이 에칭되게 된다(EB가 조사되고 있는 부분 이외의 부분이어도, 어느 정도, 에칭되기 쉬운 상황에 놓이기 때문임). 그 결과, 에칭된 하층의 패턴 측벽이 감퇴되는 한편, 감퇴된 부분의 상층은 EB 수정 에칭 레이트가 대폭 느리므로, 패턴 측벽은 패터닝하였을 때의 상태로 된다. 이에 의해, 수정해야 할 흑색 결함 부분 이외의 부분(정상적인 패턴 부분)에도 큰 언더 커트가 생기게 된다.

또한, 최근 EB 결함 수정 기술에서는, 수분을 공급함으로써 에칭 레이트를 저하시키는 Water Passivation 등의 Passivation 기술(수분 외에, 산화물계 가스의 공급 등)을 이용함으로써, 차광막의 상층과 하층 사이에서 어느 정도의 에칭 레이트 차가 있어도 문제점을 저감하는 것은 가능하다. 그러나, 이와 같은 에칭 레이트 제어가 가능한 한계가 있다. 또한, 과도하게 에칭 레이트가 저하되게 되면, 수정 시간이 길어져, 합성 석영 등으로 이루어지는 투광성 기판과의 사이에서 에칭 선택성이 저하되고, 기판의 표면이 거칠어지는 것이나, 국소적으로 에칭된 오목부가 발생하는 등의 문제가 생긴다. 이 때문에, 하층의 에칭 레이트를 극단적으로 떨어뜨릴 필요가 있는 차광막의 적층 구조는 바람직하지 않다.

따라서 본 발명은, 종래의 과제를 해결하기 위해 이루어진 것으로, 그 목적으로 하는 바는, EB 결함 수정 기술을 적절히 적용할 수 있고, 또한 차광막의 박막화를 가능하게 하는 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법을 제공하는 것이다.

본 발명자들은, 종래의 천이 금속과 규소를 주된 금속 성분으로 하고, 질소를 더 함유시킨 재료로 이루어지는 적층 구조의 차광막이 형성된 바이너리형 마스크 블랭크를 이용하여, 차광막에 전사 패턴을 형성한 전사용 마스크에 대해, 흑색 결함 부분의 수정에 EB 결함 수정을 적용한 경우의 과제에 관한 것으로, 예의 검토를 행하였다.

본 발명자들은, 다양한 재료에 대해서 검토한 결과, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하는 하층과, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하는 상층 중 적어도 2층 구조로 이루어지는 차광막을 구비하는 마스크 블랭크에 있어서, EB 결함 수정에 있어서의 상층의 에칭 레이트에 대한 하층의 에칭 레이트의 비를 1.0 이상 5.0 이하로 조정함으로써, 종래의 EB 결함 수정 기술을 적용한 경우의 과제를 해결할 수 있고, 또한 차광막의 박막화를 실현할 수 있는 것을 밝혀냈다.

즉, 상기 과제를 해결하기 위해, 본 발명은 이하의 구성을 갖는다.

(구성 1)

ArF 엑시머 레이저 노광광이 적용되는 전사용 마스크를 작성하기 위해 이용되고, 투광성 기판 상에, 전사 패턴을 형성하기 위한 차광막을 갖는 마스크 블랭크로서,

상기 차광막은, 상기 투광성 기판측으로부터, 하층 및 상층 중 적어도 2층 구조로 이루어지고,

상기 하층은, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하고,

상기 상층은, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하고,

대상 부분에 불소를 함유하는 물질을 공급하고, 또한 하전 입자를 조사하여 행하는 에칭에 있어서의 상기 상층의 에칭 레이트에 대한 상기 하층의 에칭 레이트의 비가 1.0 이상 5.0 이하인 것을 특징으로 하는 마스크 블랭크.

(구성 2)

상기 하층은, 산소를 실질적으로 함유하고 있지 않고, 상기 상층은, 그 표층을 제외한 부분에서는 산소를 실질적으로 함유하고 있지 않은 것을 특징으로 하는 구성 1에 기재된 마스크 블랭크.

(구성 3)

상기 상층 내의 질소 함유량과 상기 하층 내의 질소 함유량의 차가 30 원자％ 미만인 것을 특징으로 하는 구성 1 또는 구성 2에 기재된 마스크 블랭크.

(구성 4)

상기 하층 내의 천이 금속의 함유량을 천이 금속 및 규소의 합계 함유량으로 나눈 비율과, 상기 상층 내의 천이 금속의 함유량을 천이 금속 및 규소의 합계 함유량으로 나눈 비율의 차가 4％ 이하인 것을 특징으로 하는 구성 1 내지 구성 3 중 어느 한 항에 기재된 마스크 블랭크.

(구성 5)

상기 하층의 천이 금속의 함유량[원자%]을 천이 금속 및 규소의 합계 함유량[원자%]으로 나눈 비율[%]과 질소 함유량[원자%]은, 하기 수학식 1의 조건을 충족시키는 범위인 것을 특징으로 하는 구성 1 내지 구성 4 중 어느 한 항에 기재된 마스크 블랭크.

[수학식 1]

천이 금속의 함유량[원자%]을 천이 금속 및 규소의 합계 함유량[원자%]으로 나눈 비율[%]을 C_Mo, 질소 함유량[원자%]을 C_N으로 하였을 때,

C_N≥-0.00526C_Mo ²-0.640C_Mo+26.624

(구성 6)

상기 하층의 천이 금속의 함유량[원자%]을 천이 금속 및 규소의 합계 함유량[원자%]으로 나눈 비율[%]과 질소 함유량[원자%]은, 하기 수학식 2의 조건도 동시에 충족시키는 범위인 것을 특징으로 하는 구성 5에 기재된 마스크 블랭크.

[수학식 2]

천이 금속의 함유량[원자%]을 천이 금속 및 규소의 합계 함유량[원자%]으로 나눈 비율[%]을 C_Mo, 질소 함유량[원자%]을 C_N으로 하였을 때,

C_N≤-3.63×10^-7C_Mo ⁵+7.60×10^-5C_Mo ⁴-4.67×10^-3C_Mo ³+5.06×10^-2C_Mo ²+2.082C_Mo+1.075

(구성 7)

상기 상층 내의 천이 금속의 함유량이 10 원자％ 이하인 것을 특징으로 하는 구성 1 내지 구성 6 중 어느 한 항에 기재된 마스크 블랭크.

(구성 8)

상기 하층 내의 천이 금속의 함유량을 천이 금속 및 규소의 합계 함유량으로 나눈 비율이 15％ 이하인 것을 특징으로 하는 구성 1 내지 구성 7 중 어느 한 항에 기재된 마스크 블랭크.

(구성 9)

상기 차광막의 상면에는, 에칭 마스크막이 형성되고, 그 에칭 마스크막은, 크롬에, 질소, 산소 중 적어도 어느 하나의 성분을 포함하고, 그 에칭 마스크막 내의 크롬의 함유량이 50 원자％ 이상인 것을 특징으로 하는 구성 1 내지 구성 8 중 어느 한 항에 기재된 마스크 블랭크.

(구성 10)

구성 1 내지 구성 9 중 어느 한 항에 기재된 마스크 블랭크를 이용하여 제작되는 것을 특징으로 하는 전사용 마스크.

(구성 11)

ArF 엑시머 레이저 노광광이 적용되고, 투광성 기판 상에 전사 패턴이 형성된 차광막을 갖고 이루어지는 전사용 마스크로서,

상기 차광막은, 상기 투광성 기판측으로부터, 하층 및 상층의 적어도 2층 구조로 이루어지고,

상기 하층은, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하고,

상기 상층은, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하고,

대상 부분에 불소를 함유하는 물질을 공급하고, 또한 하전 입자를 조사하여 행하는 에칭에 있어서의 상기 상층의 에칭 레이트에 대한 상기 하층의 에칭 레이트의 비가 1.0 이상 5.0 이하인 것을 특징으로 하는 전사용 마스크.

(구성 12)

상기 하층은, 산소를 실질적으로 함유되어 있지 않고, 상기 상층은, 그 표층을 제외한 부분에서는 산소를 실질적으로 함유되어 있지 않은 것을 특징으로 하는 구성 11에 기재된 전사용 마스크.

(구성 13)

구성 1 내지 구성 9 중 어느 한 항에 기재된 마스크 블랭크를 이용한 전사용 마스크의 제조 방법으로서,

설계상의 전사 패턴과 상기 차광막에 형성된 전사 패턴을 비교하고, 차광막이 잔존하고 있는 결함 부분에 대해 불소를 함유하는 물질을 공급하고, 또한 하전 입자를 조사하여 에칭을 행하는 결함 수정 공정을 갖는 것을 특징으로 하는 전사용 마스크의 제조 방법.

(구성 14)

구성 11 또는 구성 12에 기재된 전사용 마스크를 이용하여, 반도체 웨이퍼 상에 회로 패턴을 형성하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.

(구성 15)

구성 13에 기재된 전사용 마스크의 제조 방법으로 제조된 전사용 마스크를 이용하여, 반도체 웨이퍼 상에 회로 패턴을 형성하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.

본 발명에 따르면, 차광막을, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하는 하층과, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하는 상층 중 적어도 2층 구조로 하고, EB 결함 수정에 있어서의 상층의 에칭 레이트에 대한 하층의 에칭 레이트의 비를 1.0 이상 5.0 이하로 조정함으로써, 종래의 EB 결함 수정을 적용한 경우의 과제를 해결할 수 있음과 함께, 전사 패턴의 흑색 결함 수정에 EB 결함 수정 기술을 적절히 적용할 수 있는 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법을 제공할 수 있다.

또한, 본 발명에 따르면, 바이너리 마스크로서 요구되어 있는 차광막의 광학 농도를 예를 들면 65㎚ 미만의 막 두께로 실현할 수 있어, 전사 패턴의 미세화에 수반하는 다양한 과제의 해결을 도모할 수 있는 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법을 제공할 수 있다.

도 1은 본 발명에 따른 마스크 블랭크의 일 실시 형태의 단면도.
도 2a 내지 도 2f는 본 발명에 따른 마스크 블랭크의 일 실시 형태를 이용하여 전사용 마스크를 제조하는 공정을 도시하는 단면도.
도 3은 소정의 단위 막 두께당의 광학 농도 등을 충족시키는 Mo/(Mo+Si) 비율과 질소 함유량의 관계를 나타내는 도면.

이하, 도면을 참조하여, 본 발명의 실시 형태를 상술한다.

본 발명은, ArF 노광광이 적용되는 전사용 마스크를 작성하기 위해 이용되고, 투광성 기판 상에, 전사 패턴을 형성하기 위한 차광막을 갖는 마스크 블랭크로서, 상기 차광막은, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하는 하층과, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하는 상층 중 적어도 2층 구조로 이루어지고, 대상 부분에 불소를 함유하는 물질을 공급하고, 또한 하전 입자를 조사하여 행하는 에칭에 있어서의 상기 상층의 에칭 레이트에 대한 상기 하층의 에칭 레이트의 비가 1.0 이상 5.0 이하인 것을 특징으로 하는 마스크 블랭크이다.

도 1은, 본 발명의 실시 형태에 따른 마스크 블랭크의 단면도이다. 도 1에 도시하는 바와 같이, 본 발명의 일 실시 형태에 따른 마스크 블랭크(10)는, 투광성 기판(1) 상에, 차광막(2)을 구비하고 있다. 투광성 기판(1)은, ArF 엑시머 레이저에 대하여 투과성을 갖는 것이면 특별히 제한되지 않는다. 본 발명에서는, 합성 석영 기판, CaF₂, 소다 라임 글래스, 무알카리 글래스, 알루미노 실리케이트 글래스, 그 밖에 각종의 글래스 기판을 이용할 수 있지만, 이 중에서도 합성 석영 기판은, ArF 엑시머 레이저에 대한 투과성이 높으므로, 본 발명에는 특히 적절하다.

상기 차광막(2)은, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하는 하층과, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하는 상층 중 적어도 2층 구조로 이루어지고, 대상 부분에 불소를 함유하는 물질(비여기 상태)을 공급하고, 또한 전자선 등의 하전 입자를 조사하여 상기 물질에 의한 에칭 레이트를 향상시킨 에칭, 즉 EB 결함 수정에 있어서의, 상기 상층의 에칭 레이트에 대한 상기 하층의 에칭 레이트의 비(하층의 에칭 레이트/상층의 에칭 레이트)가 1.0 이상으로 할 필요가 있다. 이 비가 1.0 미만이면, 하층의 에칭 중에 상층의 전사 패턴의 엣지 부분을 에칭하게 되어, 라인 엣지 러프니스가 악화될 우려가 있다. 또한, 상층의 표면으로부터 에칭이 진행되어 감막하는 등에 의해 상층의 광학 특성이 변하게 되는(노광광에 대한 표면 반사율이 상승하게 되는 등) 등의 문제점이 생긴다. 또한, 상층은, 기본적으로 표면 반사 방지층으로서 기능하는 막이므로, 표면 반사율의 면내 균일성이 저하되는 결과, 완성된 전사용 마스크로 반도체 웨이퍼 상의 레지스트막 등에 노광 전사할 때에, 악영향이 생길 우려가 있다. 또한, 상층에 의해 양호한 엣지 형상을 유지시키는 것을 고려하면, EB 결함 수정에 있어서의 상기 상층의 에칭 레이트에 대한 상기 하층의 에칭 레이트의 비가 1.2 이상이면 보다 바람직하다.

본 발명에 있어서, EB 결함 수정에 있어서의 상기 상층의 에칭 레이트에 대한 상기 하층의 에칭 레이트의 비를 5.0 이하로 하는 것이 필요하다. 이 비가 5.0보다도 크면, EB 결함 수정에 있어서의 상층의 에칭 레이트가 하층의 에칭 레이트에 비해 대폭 늦어진다. EB 조사에 의한 흑색 결함 부분의 수정시, 상층을 에칭하는 데 시간이 걸리면, EB 조사의 영향을 크게 받는, 그 흑색 결함 부분에 인접하는 패턴 부분의 하층(동일한 패턴의 흑색 결함 부분에 인접하는 부분의 하층이나, 흑색 결함 부분을 갖는 패턴에 인접하는 패턴의 하층)이 에칭되기 쉬워진다. 이에 의해, 그 패턴 부분의 하층의 측벽이 예정되었던 위치보다도 크게 감퇴하게 되어, 상층보다도 하층이 가로 방향으로 감퇴한 상태(언더 커트)가 생기게 된다.

그런데, EB 결함 수정에 있어서의 상층 및 하층의 에칭 레이트는, 층 내의 산소나 질소의 함유량이 많아짐에 따라 감소하는 경향이 있다. 즉, EB 결함 수정에 있어서의 상층 및 하층의 에칭 레이트는, 층 내의 산소 및 질소의 함유량에 크게 영향을 받는다.

특히, 산소를 함유하는 것에 따른 EB 결함 수정에 있어서의 에칭 레이트의 저하는, 질소를 함유하는 경우에 비해 현저하다. 그러나, 종래, 차광막의 상층에는 산소를 함유시킨 재료가 이용되는 경우가 많다. 차광막의 상층은, 통상, 축소 광학계의 렌즈로부터 반사된 일부의 노광광이 차광막의 표면에 맞닿았을 때의 반사(표면 반사율)를 저감시키는 역할을 하는 것이 일반적이다. 차광막의 표면 반사율을 저감시키기 위해, 상층을 형성하는 재료에 산소를 함유시키는 경우가 많다. 산소를 함유시키면 그 재료의 노광광에 대한 투과율을 용이하게 높일 수 있기 때문이다.

이에 대해, 차광막의 하층은, 차광막 전체에서 소정의 차광 성능(예를 들면 광학 농도(OD) 2.8 이상)을 얇은 전체 막 두께(65㎚ 미만)로 실현시키기 위해, 차광 성능이 높은 재료를 선정할 필요가 있다. 이 때문에, 하층에, 투과율을 높이게 되는 특성(차광 성능을 크게 낮추게 되는 특성)을 갖는 산소를 함유시키는 것은 가능한 한 피할 필요가 있다. 상층의 에칭 레이트에 대한 하층의 에칭 레이트의 비를 5.0 이하로 하기 위해서는, 상층 및 하층에 각각 포함되는 질소 및 산소의 함유량(특히 산소의 함유량)을 가능한 한 근접하도록 조정하면 되는 것이지만, 상기의 차광막에 요구되는 제약이 있어, 곤란하다.

따라서, 본 발명에 있어서는, 상층 및 하층 모두, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하고, 상층 및 하층 모두 산소를 가능한 한 함유시키지 않도록 하고 있다. 또한, 상층은, 하층보다도 질소를 많이 함유하도록 함으로써, 상층의 표면 반사율을 소정값 이하(예를 들면, 30％ 이하)로 유지하면서, 상층의 에칭 레이트에 대한 하층의 에칭 레이트의 비를 5.0 이하로 되도록 조정하는 것을 가능하게 하고 있다.

또한, 본 발명에 있어서는, 하층은 산소를 실질적으로 함유하고 있지 않고, 상층도, 산화를 피할 수 없는 표층을 제외한 부분에서는 산소를 실질적으로 함유하지 않는 구성으로 함으로써, 상층의 에칭 레이트에 대한 하층의 에칭 레이트의 비가 더 작아지도록(예를 들면, 4.0 이하, 또는 3.0 이하) 조정하고, 또한, 차광막의 전체 막 두께를 보다 얇게 하는(예를 들면, 60㎚ 이하) 것을 가능하게 하고 있다. 이와 같은 효과가 얻어지는 이유는, 상층의 재료에 산소를 함유시킨 경우에는, 질소를 함유시킨 경우보다도 EB 결함 수정에 있어서의 에칭 레이트가 대폭 저하되게 되기 때문이다. 또한, 이것은, 본 발명자들이 다양한 실험 및 검토를 거듭한 결과 밝혀낼 수 있었던 사실이다.

따라서, 본 발명에 따르면, EB 결함 수정에 있어서의 상층의 에칭 레이트가 지나치게 늦어짐으로써, 상층의 에칭에 시간이 대폭 걸리게 되고, 이 상층을 에칭하고 있는 동안에, 수정해야 할 흑색 결함 부분에 인접하는 패턴 부분의 상층(예를 들면, 동일한 패턴의 흑색 결함 부분에 인접하는 부분의 하층이나, 흑색 결함 부분을 갖는 패턴에 인접하는 패턴의 하층)이 에칭되게 되는 것을 방지하는 것이 가능하다. 이에 의해, 수정해야 할 흑색 결함 부분 이외의 부분(정상적인 패턴 부분)에도 큰 언더 커트가 생기게 되는 것을 방지하는 것이 가능하다. 본 발명의 차광막의 구성은, 특히 패턴끼리의 간격이 작은 부분에서 유효하다. 예를 들면, 라인 앤드 스페이스의 라인 패턴에 수정해야 할 흑색 결함이 존재하는 경우 등은, 그 효과는 현저하다.

상술한 바와 같이, 차광막(2)을 구성하는 상층 및 하층 중, 하층은, 산소를 실질적으로 함유하고 있지 않고, 상층은, 그 표층을 제외한 부분에서는 산소를 실질적으로 함유하고 있지 않은 것이 바람직하다. 여기서, 「산소를 실질적으로 함유하고 있지 않음」이란, 산소를 적극적으로 함유시키지 않는 것을 의미하고 있고, 오염물(contamination) 등에 의해 산소가 불가피하게 함유되는 경우도 포함되고, 적어도 산소의 함유량이 5 원자％ 이하인 것을 의미하고 있다.

상층은, 그 표층을 제외한 부분에서는 산소를 실질적으로 함유하고 있지 않지만, 그 표층 부분에서는 산소를 함유하는 경우가 있다. 통상, 차광막(2)을 성막한 후, 차광막(2) 표면의 세정 처리를 행한다. 이때, 차광막(2)의 표층(즉, 상층의 표층)이 산화되는 것은 피할 수 없다. 또한, 투광성 기판(1) 상에 차광막(2)을 형성한 후, 그 차광막(2)의 막 응력을 저감시키기 위해, 그 차광막(2)을 대기 중에서 예를 들면 450℃의 온도에서 가열하는 처리(어닐링 처리)를 행하는 경우가 있다. 이 어닐링 처리에 있어서, 상층의 표층 부분이 대기 중의 산소와 불가피하게 결합하는, 즉 산화된다. 산화되는 상층의 막 두께는, 두꺼워도 3㎚이고, 바람직하게는 2㎚ 이하이다.

상층의 에칭 레이트에 대한 하층의 에칭 레이트의 비를 1.0 이상 5.0 이하로 조정하기 위해서는, 상층 및 하층에 각각 포함되는 천이 금속, 규소 및 질소의 함유량을 가능한 한 근접하도록 조정할 필요가 있다. 이 때문에, 하층 내의 천이 금속의 함유량을 천이 금속 및 규소의 합계 함유량으로 나눈 비율과, 상층 내의 천이 금속의 함유량을 천이 금속 및 규소의 합계 함유량으로 나눈 비율의 차는, 4％ 이하인 것이 바람직하고, 3％ 이하이면 보다 바람직하고, 2％ 이하이면 더 바람직하다. 또한, 상층 내의 질소 함유량과 하층 내의 질소 함유량의 차는, 30 원자％ 미만인 것이 바람직하고, 25 원자％ 이하이면 보다 바람직하고, 20 원자％ 이하이면 더 바람직하다. 상층 및 하층의 재료의 조성을 이와 같이 가능한 한 근접함으로써, EB 결함 수정에 있어서의 상층의 에칭 레이트에 대한 하층의 에칭 레이트의 비를 1.0 이상 5.0 이하로 조정할 수 있다.

하층 내에 포함되는 질소의 함유량이지만, 차광 성능만을 고려하면, 질소 함유량이 적은 것이 요망된다. 그러나, EB 결함 수정도 고려할 필요가 있고, 질소는 소정량 이상 함유시킬 필요가 있다. 도 3에, 몰리브덴과 규소에 질소를 더 함유하는 재료로 이루어지는 박막(차광막의 하층이나 상층)에 있어서, 불소를 함유하는 물질에 대한 전자선 등의 하전 입자의 조사를 받고 있지 않은 상태에 있어서의 에칭 레이트가 0.3㎚/sec 이하로 되는 범위를 나타낸다. 도 3의 그래프의 횡축은, 박막 내의 몰리브덴의 함유량[원자％]을 몰리브덴과 규소의 합계 함유량[원자％]으로 나눈 비율(즉, 박막 내의 몰리브덴과 규소의 합계 함유량[원자％]을 100으로 하였을 때의 몰리브덴의 함유량[원자％]의 비율을 백분률[％]로 나타낸 것. 이하, (Mo/Mo+Si) 비율로 함)이다. 도 3의 그래프의 종축은, 박막 내의 질소의 함유량[원자％]이다. 도 3의 「■0.3㎚/sec」의 플롯의 근사 곡선으로부터 위의 그래프 영역에 있는 (Mo/Mo+Si) 비율과 질소 함유량의 범위를 갖는 박막은, 불소를 함유하는 물질에 대한 하전 입자의 조사를 받고 있지 않은 상태에 있어서의 에칭 레이트가 0.3㎚/sec 이하로 된다.

EB 결함 수정을 흑색 결함 부분에 대해 행하고 있는 동안, 그 흑색 결함 부분에는 불소를 함유하는 물질이 기체의 상태로 공급된다. 이 때문에, 흑색 결함 부분을 중심으로, 불소를 함유하는 물질의 기체가 퍼져, 주위의 차광막의 패턴 측벽에 접촉하게 된다. 하전 입자의 조사를 받고 있지 않아도, 불소를 함유하는 물질의 기체에 의해 에칭은 이루어진다. 이때 차광막의, 불소를 함유하는 물질에 대한 하전 입자의 조사를 받고 있지 않은 상태에 있어서의 에칭 레이트가 0.3㎚/sec보다도 크면, 흑색 결함 부분의 EB 결함 수정을 행하고 있는 동안에, 패턴 측벽이 에칭되게 될 우려가 있다. 상층은, 표면 반사율을 저감시키는 역할을 갖기 때문에 질소를 많이 함유시키고 있다. 이 때문에, 상층은, 기본적으로, 불소를 함유하는 물질에 대한 하전 입자의 조사를 받고 있지 않은 상태에 있어서의 에칭 레이트가 0.3㎚/sec 이하의 범위의 질소 함유량으로 되어 있다.

그러나, 하층은, 불소를 함유하는 물질에 대한 하전 입자의 조사를 받고 있지 않은 상태에 있어서의 에칭 레이트가 0.3㎚/sec 이하의 범위의 질소 함유량으로 되는 것은 한정된다. 이 때문에, 하층은, 불소를 함유하는 물질에 대한 하전 입자의 조사를 받고 있지 않은 상태에 있어서의 에칭 레이트가 0.3㎚/sec 이하의 범위의 질소 함유량으로 되도록 할 필요가 있다. 하층 내의 (Mo/Mo+Si) 비율에 관계없이, 불소를 함유하는 물질에 대한 하전 입자의 조사를 받고 있지 않은 상태에 있어서의 에칭 레이트를 0.3㎚/sec 이하로 하기 위해서는, 하층 내의 질소 함유량을 적어도 27[원자％] 이상으로 할 필요가 있다. 도 3에 있어서의 불소를 함유하는 물질에 대한 하전 입자의 조사를 받고 있지 않은 상태에 있어서의 에칭 레이트가 0.3㎚/sec 이하의 범위의 근사 곡선식은, 차광막 내의 (Mo/Mo+Si) 비율을 C_Mo, 질소의 함유량을 C_N으로 하였을 때, 예를 들면 C_N=-0.00526C_Mo ²-0.640C_Mo+26.624이다. 또한, 이 근사 곡선은, 도면 중의 5점의 플롯을 기초로 각각 산출되는 근사 곡선식이므로, 산출 방식에 의해 다소 변동되지만, 그 근사 곡선식의 변동으로 생기는 소정 에칭 레이트를 충족시키는 각 조성비의 경계선의 이동이 에칭 레이트에 미치는 영향은 작아, 허용되는 범위이다.

또한, 차광막(2)은, 요구되는 차광 성능(광학 농도)을 실질적으로 하층에서 확보하는 것이 필요하다. 하층에서 차광막(2) 전체의 광학 농도의 대부분을 확보하기 위해서는, 하층에 이용하는 재료의 단위 막 두께당의 광학 농도(OD)가 0.05㎚^-1(파장:193㎚) 이상인 것이 필요하다. 또한, 0.06㎚^-1(파장:193㎚) 이상인 것이 바람직하고, 0.065㎚^-1(파장:193㎚) 이상인 것이 보다 바람직하다. 도 3에는, 단위 막 두께당의 광학 농도가 소정값(0.05㎚^-1, 0.06㎚^-1, 0.065㎚^-1)인 차광막(하층)의 (Mo/Mo+Si) 비율 및 질소의 함유량을 플롯하고, 근사 곡선을 그은 것이 나타내어져 있다. 이 도 3에서는, 예를 들면, 0.05㎚^-1의 근사 곡선(「△0.05 OD/㎚」의 플롯의 근사 곡선) 상을 포함하는 하측의 에어리어가 0.05㎚^-1 이상의 광학 농도인 차광막(하층)을 형성 가능한 조성 범위인 것을 나타내고 있다. 이 근사 곡선식은, 예를 들면, C_N=2.97×10^-8C_Mo ⁶-5.22×10^-6C_Mo ⁵+3.39×10^-4C_Mo ⁴-9.35×10^-3C_Mo ³+4.19×10^-2C_Mo ²+2.470C_Mo+9.531이다.

또한, 단위 막 두께당의 광학 농도가 0.06㎚^-1 이상의 차광막(하층)을 형성 가능한 (Mo/Mo+Si) 비율 및 질소의 함유량에 대해서도, 도 3에 도시되어 있는 0.06㎚^-1의 근사 곡선(「●0.06 OD/㎚」의 플롯의 근사 곡선) 상을 포함하는 하측의 에어리어의 조성 범위의 조건을 충족시키면 된다. 이 근사 곡선식은, 예를 들면, C_N=-3.63×10^-7C_Mo ⁵+7.60×10^-5C_Mo ⁴-4.67×10^-3C_Mo ³+5.06×10^-2C_Mo ²+2.082C_Mo+1.075이다. 또한, 단위 막 두께당의 광학 농도가 0.065㎚^-1 이상의 차광막(하층)을 형성 가능한 (Mo/Mo+Si) 비율 및 질소의 함유량에 대해서도, 도 3에 도시되어 있는 0.065㎚^-1의 근사 곡선(「◆0.065 OD/㎚」의 플롯의 근사 곡선) 상을 포함하는 하측의 에어리어의 조성 범위의 조건을 충족시키면 된다. 이 근사 곡선식은, 예를 들면, C_N=-3.0×10^-7C_Mo ⁵+7.0×10^-5C_Mo ⁴-5.0×10^-3C_Mo ³+8.2×10^-2C_Mo ²+1.722C_Mo-6.621이다. 또한, 이들의 근사 곡선은, 도면 중의 5점의 플롯을 기초로 각각 산출되는 근사식이므로, 산출 방식에 의해 다소 변동되지만, 그 근사식의 변동으로 생기는 소정의 광학 농도를 충족시키는 각 조성비의 경계선의 이동이 광학 농도에 미치는 영향은 작아, 허용되는 범위이다.

도 3의 근사 곡선으로부터, 단위 막 두께당의 광학 농도가 0.05㎚^-1 이상의 차광막(하층)으로 하기 위해서는, 질소의 함유량이 적어도 40 원자％ 이하일 필요가 있는 것을 알 수 있다. 또한, 동시에, 불소를 함유하는 물질에 대한 하전 입자의 조사를 받고 있지 않은 상태에 있어서의 차광막의 에칭 레이트가 0.3㎚/sec 이하로 되는 조건도 충족시키기 위해서는, (Mo/Mo+Si) 비율이 6％ 이상일 필요가 있다. 단위 막 두께당의 광학 농도가 0.06㎚^-1 이상의 차광막(하층)으로 하기 위해서는, 질소의 합계 함유량이 적어도 35 원자％ 이하일 필요가 있는 것을 알 수 있다. 또한, 동시에, 불소를 함유하는 물질에 대한 하전 입자의 조사를 받고 있지 않은 상태에 있어서의 차광막의 에칭 레이트가 0.3㎚/sec 이하로 되는 조건도 충족시키기 위해서는, (Mo/Mo+Si) 비율이 9％ 이상일 필요가 있다. 단위 막 두께당의 광학 농도가 0.065㎚^-1 이상의 차광막(하층)으로 하기 위해서는, 질소의 합계 함유량이 적어도 30 원자％ 이하일 필요가 있는 것을 알 수 있다. 또한, 동시에, 불소를 함유하는 물질에 대한 하전 입자의 조사를 받고 있지 않은 상태에 있어서의 차광막의 에칭 레이트가 0.3㎚/sec 이하로 되는 조건도 충족시키기 위해서는, (Mo/Mo+Si) 비율이 12％ 이상일 필요가 있다. 또한, (Mo/Mo+Si) 비율의 상한이지만, 40％ 이하인 것이 바람직하다. 이것보다도 대부분 몰리브덴을 함유시키면 내약성이나 내세정성이 저하된다고 하는 문제도 있기 때문이다.

상기 하층의 재료에 포함되는 천이 금속에는, 몰리브덴, 탄탈, 텅스텐, 티타늄, 크롬, 하프늄, 니켈, 바나듐, 지르코늄, 루테늄, 로듐, 니오븀, 팔라듐 등이 적용 가능하다. 하층 내의 천이 금속의 함유량[원자％]을 천이 금속과 규소의 합계 함유량[원자％]으로 나눈 비율(즉, 차광막 내의 천이 금속과 규소의 합계 함유량[원자％]을 100으로 하였을 때의 천이 금속의 함유량[원자％]의 비율을 ％로 나타낸 것. 이하, (M/M+Si) 비율이라 한다. 단, M:천이 금속)에 대해서는, 상기의 예에서는 몰리브덴에 대해서 설명하였지만 다른 열기한 천이 금속에 대해서도 대략 마찬가지의 경향을 나타낸다.

차광막(2)은, 전체의 막 두께를 65㎚ 미만으로 억제하는 것이 바람직하다. 이와 같이 함으로써, EMF 효과에 기인하는 바이어스를 억제할 수 있다. 여기서, EMF 효과란, 전자계(EMF:Electro Magnetics Field) 효과이며, 차광막의 막 두께가 크면 발생하는 효과이다. 이 EMF 효과에 기인하는 바이어스가 크면, 반도체 웨이퍼 상의 레지스트에의 전사 패턴 선폭의 CD 정밀도에 큰 영향을 미치게 된다. 또한, 차광막(2)의 전체 막 두께를 65㎚ 미만으로 하기 위해서는, 하층의 단위 막 두께당의 광학 농도를 0.05㎚^-1 이상으로 할 필요가 있고, 0.06㎚^-1 이상으로 하면 바람직하고, 0.065㎚^-1 이상으로 하면 더 바람직하다.

EB 결함 수정을 행할 때에 대상 부분(흑색 결함 부분)에 공급하는 불소를 함유하는 물질로서는, XeF₂, XeF₄, XeF₆, XeOF₂, XeOF₄, XeO₂F₂, XeO₃F₂, XeO₂F₄, ClF₃, ClF, BrF₅, BrF, IF₃, IF₅, KrF, ArF 등이 적용 가능하며, 특히, XeF₂가 적절하다. 이들은 가스 상태에서 대상 부분에 공급되는 것이 바람직하다.

본 발명의 마스크 블랭크에서는, 차광막은, EB 결함 수정에 있어서의 상층의 에칭 레이트에 대한 하층의 에칭 레이트의 비를 5.0 이하로 작게 하고 있다. 이 때문에, EB 결함 수정시, 물이나 산화물계 가스를 제거해야 할 대상 부분에 적정량 공급하여 하층의 에칭 레이트를 저하시키는 Passivation 기술을 기본적으로 사용하지 않아도 언더 커트의 발생은 억제할 수 있다. Passivation 기술에서는 에칭 레이트를 저하할 수 있는 범위가 한정되어 있다. 또한, 상층의 에칭 레이트에 대하여 하층의 에칭 레이트가 상대적으로 작아지기 때문에, 결함 수정에 시간이 걸리고, 제조의 스루풋이 악화되어, 물리 가공에 의한 수정과의 사이의 메리트가 얻어지지 않는 경우가 있다. 또한, 물을 지나치게 공급하면, 물로부터 산소가 분리된 후의 수소가, XeF₂ 가스 등의 불소계 가스로부터 분리된 불소와 결합하여 불산을 형성하고, 상층이나 기판을 용해시킬 우려도 있다. 차광막의 흑색 결함의 상태에 따라서, EB 결함 수정시에 Passivation 기술을 이용하는지의 여부를 판단하면 된다.

천이 금속과 규소를 함유하는 박막에 있어서, 박막 중의 산소 함유량 및 질소 함유량에 대한 에칭 레이트의 변화의 경향은, EB 결함 수정의 에칭의 경우와, 플라즈마화한 불소계 가스에 의한 에칭, 즉 통상의 드라이 에칭의 경우에서 상이하다. EB 결함 수정의 경우, 박막 내의 산소나 질소의 함유량이 늘어나면, 즉, 규소의 산화물이나 질화물의 함유량이 증가해 가면, 에칭 레이트가 저하되는 경향이 있다. 이에 대하여, 통상의 불소계 가스 플라즈마에 의한 드라이 에칭의 경우, 박막 내의 산소나 질소의 함유량이 늘어나도, 에칭 레이트는 거의 변하지 않거나, 천이 금속의 함유량에 따라서는 상승하는 경향이 있다. 따라서, 천이 금속과 규소를 함유하는 박막에 대한 여기 상태(플라즈마 상태)의 불소계 가스에서의 드라이 에칭의 경우에 있어서의 에칭 레이트의 경향은, 비여기 상태의 불소계 가스를 공급하면서 하전 입자를 조사하는 EB 결함 수정에 있어서의 에칭 레이트를 조정하기 위한 참고로는 되기 어렵다.

차광막(2)의 상층(표면 반사 방지층)은, 천이 금속, 규소 및 질소를 포함하는 재료를 주성분으로 하지만, 차광막(2)의 표면 반사율을 소정값(예를 들면, 30％) 이하로 되도록 하기 위해서는, 상층 내의 질소의 함유량이 30 원자％ 이상인 것이 바람직하다. 또한, 차광막 전체의 박막화의 관점에서 고려하면, 상층 내의 질소의 함유량은 60 원자％ 이하인 것이 바람직하다. 차광막(2) 전체의 막 두께를 얇게 하면서, 표면 반사율을 저감하기 위해서는, 광의 간섭 효과를 이용하는 막 구조로 하는 것이 바람직하다. 광의 간섭 효과를 이용한다는 것은, 상층과 공기의 계면에서 반사하는 노광광과, 상층과 공기의 계면을 투과하고, 상층과 하층의 계면에서 반사하는 노광광과의 사이에서 간섭을 발생시켜 감쇠시킴으로써, 차광막(2)의 표면으로부터의 반사를 저감시키는 것이다. 이 간섭 효과를 발생시키기 위해서는, 상층에 있어서의 하층측의 계면 근방과, 하층에 있어서의 상층측의 계면 근방의 조성이 다른 것이 적어도 필요하다. 또한, 이 간섭 효과를 이용하기 위해서는, 상층의 표층 이외의 부분이 막 두께 방향에서의 조성 경사가 작은 것이 바람직하고, 성막 프로세스 요인을 제외한 조성 경사가 없는 것이 보다 바람직하다. 상층의 표층 이외의 부분에 있어서의 층 내의 조성 경사는, 천이 금속의 함유량을 천이 금속 및 규소의 합계 함유량으로 나눈 비율에 관해서는, 4％ 이하인 것이 바람직하고, 3％ 이하이면 보다 바람직하고, 2％ 이하이면 더 바람직하다.

상층 내의 재료에 포함되는 천이 금속에는, 몰리브덴, 탄탈, 텅스텐, 티탄, 크롬, 하프늄, 니켈, 바나듐, 지르코늄, 루테늄, 로듐 등이 적용 가능하지만, 그 중에서도 특히, 몰리브덴이 바람직하다. 또한, 그 상층 내의 천이 금속의 함유량은, 10 원자％ 이하인 것이 바람직하다. 상층의 천이 금속의 함유량이 10 원자％보다도 많으면, 이 마스크 블랭크로부터 전사용 마스크를 제작하였을 때, 마스크 세정(암모니아과수 등에 의한 알칼리 세정이나, 온수 세정)에 대한 내성이 낮고, 상층의 용해에 의한 광학 특성의 변화(표면 반사율의 상승), 전사 패턴 엣지 부분의 형상 변화에 의한 라인 엣지 러프니스의 저하나 CD 정밀도의 악화가 생길 우려가 있다. 이 경향은, 상층의 천이 금속에 몰리브덴이 이용되고 있는 경우에 특히 현저하다. 특히, 상층의 천이 금속에 몰리브덴이 이용되는 경우, 차광막의 응력 제어를 위해 고온에서 가열 처리(어닐링 처리)하였을 때, 상층(표면 반사 방지층)의 천이 금속의 함유량이 높으면, 표면이 하얗게 되는(백탁) 현상이 발생한다. 이것은, 몰리브덴의 산화물이 표면에 석출되는 것이 원인이라고 생각된다. 이와 같은 현상을 억제하기 위해서도, 상층의 천이 금속의 함유량이 10 원자％ 이하인 것이 바람직하다.

질소나 산소를 함유하는 규소는, 전기 전도도가 낮은(시트 저항값이 높은) 경향이 있다. 이 때문에, 천이 금속과 규소에 질소나 산소를 더 함유하는 차광막에서는, 전기 전도도를 높이기 위해서는, 막 내의 천이 금속의 함유량을 늘릴 필요가 있다. 마스크 블랭크로부터 전사 마스크를 제작할 때에 있어서, 도 2에 도시하는 바와 같이 차광막(2) 상(에칭 마스크막(3) 상)에 레지스트막(4)을 도포하고, 레지스트막(4)에 설계 패턴을 노광 전사하고, 레지스트막(4)을 현상ㆍ세정을 행하여, 레지스트 패턴(4a)을 형성한다. 최근, 이 레지스트막에 전자선 묘화 노광용의 레지스트를 적용하고, 전자선을 조사하여 묘화(전자선 노광 묘화)함으로써 설계 패턴을 노광하는 방법이 사용되고 있다.

이 전자선 묘화 노광에서는, 묘화 위치 정밀도나 차지 업의 관점에서, 레지스트막(4) 하의 박막(차광막(2), 에칭 마스크막(3)을 구비하는 구성의 경우에는, 차광막(2)이나 에칭 마스크막(3) 중 적어도 한쪽의 막)에는, 도전성이 필요하게 되어 있다. 즉, 차광막(2) 및 에칭 마스크막(3) 중 적어도 한쪽의 막에는, 시트 저항값이 3㏀/□ 이하인 것이 요망되고 있다.

바이너리 마스크 블랭크에 이용하는 차광막의 광학 농도로서는, 적어도 2.3 이상, 바람직하게는 2.5 이상이 필요하다. 단, 더블 노광 기술 등에서 이용하는 바이너리 전사 마스크를 제작하기 위한 바이너리 마스크 블랭크의 경우에는, 광학 농도가 2.3이나 2.5에서는, 웨이퍼 상의 레지스트의 겹침 노광 부분에 누설광에 기인할 문제가 생기는 경우가 있다. 그 점을 고려하면, 차광막의 광학 농도는 2.8 이상이 바람직하고, 보다 바람직하게는 3.0 이상이다.

한편, 본 발명의 ArF 노광광이 적용되는 리소그래피이며, DRAM hp32㎚ 이후의 세대에서는, 차광막에 형성되는 전사 패턴의 SRAF(Sub Resolution Assist Feature) 등의 보조 패턴의 선폭이 40㎚ 전후로 매우 미세하게 된다. 에칭 마스크막(3)을 이용한 경우에서도, 보조 패턴이 형성된 부분의 레지스트막(4)의 어스펙트비는 높아지는 경향이 있다. 이 때문에, 차광막의 막 두께를 65㎚ 미만으로 하는 것이 바람직하고, 60㎚ 이하로 하는 것이 보다 바람직하다. 즉, 차광막(2)은, 상층과 하층의 합계 막 두께가 65㎚ 미만으로 소정의 광학 농도를 확보하는 것이 바람직하고, 60㎚ 이하로 소정의 광학 농도를 확보하는 것이 보다 바람직하다.

상술한 레지스트막(4)의 막 두께의 문제를 고려하면, 차광막(2) 전체의 막 두께가 65㎚ 미만인 것이 바람직하고, 주로 하층(차광층)에서 차광막에 필요한 광학 농도를 확보할 필요가 있으므로, 상층의 막 두께가 20㎚ 이하인 것이 바람직하다. 또한, 상층의 막 두께는, 요구되는 저반사성과 차광막 전체의 바람직한 막 두께(60㎚ 이하)를 고려하면, 7㎚ 이상 15㎚ 이하인 것이 보다 바람직하다.

본 발명의 차광막은, 상층과 하층의 적어도 2층 구조를 가질 필요가 있지만, 3층 이상의 적층 구조이어도 된다. 예를 들면, 최하층, 중간층, 최상층의 3층 적층 구조의 경우, 최상층을 본 발명의 상층에, 중간층을 본 발명의 하층에 각각 적용하고, 본 발명의 상층과 하층의 관계를 최상층과 중간층의 관계에 적용해도 된다. 또한, 중간층을 본 발명의 상층에, 최하층을 본 발명의 하층에 각각 적용하고, 본 발명의 상층과 하층의 관계를 중간층과 최하층의 관계에 적용해도 된다.

본 발명은, 상술한 본 발명에 의해 얻어지는 마스크 블랭크에 있어서의 상기 차광막을, 에칭에 의해 패터닝하는 에칭 공정과, 흑색 결함 부분을 EB 결함 수정 기술에 의해 수정을 행하는 결함 수정 공정을 갖는 전사용 마스크의 제조 방법에 대해서도 제공한다. 이 경우의 에칭은, 미세 패턴의 형성에 유효하는 드라이 에칭이 적절히 이용된다.

본 발명에 따른 마스크 블랭크는, 도 1에 도시하는 바와 같이, 투광성 기판(1) 상에 차광막(2)을 구비하고, 또한 그 차광막(2) 상에, 에칭 마스크막(3)을 구비한 마스크 블랭크(10)이어도 된다.

본 발명에 있어서는, 상기 에칭 마스크막(3)은, 전사 패턴을 형성하기 위한 패터닝시의 드라이 에칭에 대하여 차광막(2)과의 에칭 선택성을 확보할 수 있도록, 예를 들면, 크롬에, 질소, 산소 중 적어도 어느 하나의 성분을 포함하는 재료를 이용하는 것이 바람직하다. 이와 같은 에칭 마스크막(3)을 차광막(2) 상에 형성함으로써, 마스크 블랭크 상에 형성하는 레지스트막의 박막화를 도모할 수 있다. 또한, 에칭 마스크막 내에 탄소 등의 성분을 더 포함해도 된다. 구체적으로는, 예를 들면, CrN, CrON, CrOC, CrOCN 등의 재료를 들 수 있다.

최근, 레지스트막(4)에 전자선 묘화 노광용의 레지스트를 적용하고, 전자선을 조사하여 묘화(전자선 노광 묘화)함으로써 설계 패턴을 노광하는 방법이 사용되고 있다. 이 전자선 묘화 노광에서는, 묘화 위치 정밀도나 차지 업의 관점에서, 차광막(2)이나 에칭 마스크막(3) 중 적어도 어느 한쪽에는, 어느 정도 이상의 도전성이 필요하게 되어 있다. 즉, 차광막(2) 및 에칭 마스크막(3) 중 적어도 한쪽의 막에는, 시트 저항값이 3㏀/□ 이하인 것이 요망되고 있다. 도 3에, 시트 저항값이 3㏀/□ 이하인 차광막(하층)의 (Mo/Mo+Si) 비율과 질소 함유량을 플롯하고, 근사 직선(「× 시트 저항값 3㏀/□」의 플롯의 근사 곡선)을 그은 것이 나타내어져 있다. 이 근사 직선식은, 예를 들면, C_N=2.593C_Mo-24.074이다. 이 도 3에서는, 이 근사 직선의 우측의 에어리어가 3㏀/□ 이하의 시트 저항값인 차광막(하층)이 형성 가능한 조성 범위인 것을 나타내고 있다.

차광막(2)의 시트 저항값이, 3㏀/□ 이하인 경우, 에칭 마스크막(3)은 시트 저항값이 높아도, 차지 업을 일으키지 않고 전자선을 묘화할 수 있다. 레지스트막(4)의 박막화에는, 에칭 마스크막(3)의 염소와 산소의 혼합 가스에 대한 드라이 에칭의 에칭 레이트를 향상시키는 것이 보다 바람직하다. 그로 인해서는, 금속 성분(크롬)의 함유량을 50 원자％ 미만, 바람직하게는 45 원자％ 이하, 나아가서는 40원자％ 이하로 하는 것이 바람직하다.

한편, 차광막(2)의 시트 저항값이, 3㏀/□보다도 큰 경우, 에칭 마스크막(3)의 시트 저항값을, 3㏀/□ 이하로 할 필요가 있다. 이 경우, 에칭 마스크막(3)이 단층 구조의 경우에는, 에칭 마스크막(3) 중의 크롬 함유량은 50 원자％ 이상인 것이 바람직하고, 60 원자％ 이상인 것이 보다 바람직하다. 또한, 에칭 마스크막(3)이 복수층의 적층 구조의 경우에는, 적어도 레지스트막(4)에 접하는 측의 층의 크롬 함유량은 50 원자％ 이상(바람직하게는 60 원자％ 이상)으로 하고, 차광막(2)측의 층의 크롬 함유량은 50 원자％ 미만(바람직하게는 45 원자％ 이하, 나아가서는 40 원자％ 이하)으로 하는 것이 바람직하다. 또한, 에칭 마스크막(3)은 차광막(2)측으로부터 레지스트막(4)에 접하는 측(단, 표면 산화에 의한 크롬 함유량의 저하를 피할 수 없는 레지스트막(4)에 접하는 표층은 제외)을 향해서 크롬 함유량이 증가해 가는 조성 경사 구조로 해도 된다. 이 경우, 에칭 마스크막(3)의 크롬 함유량이 가장 적은 곳에서는 50 원자% 미만(바람직하게는 45 원자% 이하, 나아가서는 40 원자% 이하)이며, 크롬 함유량이 가장 많은 곳에서는 50 원자% 이상(바람직하게는 60 원자% 이상)인 것이 바람직하다.

또한, 상기 에칭 마스크막(3)은, 막 두께가 5㎚ 이상, 20㎚ 이하인 것이 바람직하다. 막 두께가 5㎚ 미만이면, 에칭 마스크막 패턴을 마스크로서 차광막에 대한 드라이 에칭이 완료되기 전에 에칭 마스크막의 패턴 엣지 방향의 감막이 진행되게 되어, 차광막에 전사된 패턴의 설계 패턴에 대한 CD 정밀도가 대폭 저하되게 될 우려가 있다. 한편, 막 두께가 20㎚보다도 두꺼우면, 에칭 마스크막에 설계 패턴을 전사할 때에 필요한 레지스트 막 두께가 두꺼워지게 되어, 미세 패턴을 에칭 마스크막에 정밀도 좋게 전사하는 것이 곤란해진다.

이하, 실시예에 의해, 본 발명의 실시 형태를 더욱 구체적으로 설명한다. 아울러, 실시예에 대한 비교예에 대해서도 설명한다.

<실시예>

합성 석영 글래스로 이루어지는 투광성 기판(1) 상에, 매엽식 스퍼터 장치를 이용하여, 스퍼터 타깃에 몰리브덴(Mo)과 실리콘(Si)의 혼합 타깃(원자％비 Mo:Si=13:87)을 이용하고, 아르곤과 질소의 혼합 가스 분위기에서, 반응성 스퍼터링(DC 스퍼터링)에 의해, MoSiN막(하층(차광층))을 막 두께 47㎚로 성막하고, 계속해서, Mo/Si 타깃(원자％비 Mo:Si=13:87)을 이용하고, 아르곤과 질소의 혼합 가스 분위기에서, MoSiN막(상층(표면 반사 방지층))을 막 두께 13㎚로 성막함으로써, 하층(막 조성비 Mo:9.9 원자％, Si:66.1 원자％, N:24.0 원자％)과 상층(막 조성비 Mo:7.5 원자％, Si:50.5 원자％, N:42.0 원자％)의 적층으로 이루어지는 ArF 엑시머 레이저(파장 193㎚)용 차광막(2)(총 막 두께 60㎚)을 형성하였다. 또한, 차광막(2)의 각 층의 원소 분석은, 러더포드 후방 산란 분석법을 이용하였다.

다음으로, 이 차광막(2)을 구비한 기판(1)에 대하여 450℃에서 30분간 가열 처리(어닐 처리)를 행하고, 차광막(2)의 막 응력을 저감시키는 처리를 행하였다.

다음에, 차광막(2)의 상면에, 에칭 마스크막(3)을 형성하였다. 구체적으로는, 매엽식 스퍼터 장치에서, 크롬(Cr) 타깃을 이용하고, 아르곤과 질소의 혼합 가스 분위기에서, 반응성 스퍼터링(DC 스퍼터링)에 의해, CrN막(막 조성비 Cr:75.3 원자％, N:24.7 원자％)을 막 두께 5㎚로 성막하였다. 또한, 에칭 마스크막(3)(CrN막)을 상기 차광막(2)의 어닐링 처리보다도 낮은 온도로 어닐링함으로써, 차광막(2)의 막 응력에 영향을 미치지 않고 에칭 마스크막(3)의 응력을 매우 낮게(바람직하게는 막 응력이 실질적으로 제로로) 되도록 조정하였다. 이상의 수순에 의해, 바이너리형 마스크 블랭크(10)를 얻었다.

다음으로, 상기한 바와 같이 하여 제작한 마스크 블랭크(10)를 이용하여 바이너리형의 전사용 마스크를 제작하였다. 도 2a∼도 2f에 제조 공정을 나타낸다.

우선, 상기 마스크 블랭크(10) 상에, 전자선 묘화용 화학 증폭형 포지티브 레지스트막(4)(후지 필름 일렉트로닉스 머터리얼즈사제 PRL009)을 형성하였다(도 2a 참조).

다음에 상기 레지스트막(4)에 대해, 전자선 묘화 장치를 이용하여 원하는 패턴 묘화(DRAM 하프 피치(hp) 45㎚의 라인＆스페이스 패턴을 포함하는 회로 패턴)를 행한 후(도 2b 참조), 소정의 현상액으로 현상하여 레지스트 패턴(4a)을 형성하였다(도 2c 참조). 또한, 이때, EB 결함 수정의 검증을 행하기 위해, 패턴 묘화시에 프로그램 결함 부분(흑색 결함으로 되는 부분)을 미리 넣어 두었다.

다음으로, 상기 레지스트 패턴(4a)을 마스크로 하여, CrN막으로 이루어지는 에칭 마스크막(3)의 드라이 에칭을 행하여 에칭 마스크막 패턴(3a)을 형성하였다(도 2d 참조). 드라이 에칭 가스로 하여, 산소와 염소의 혼합 가스(O₂:Cl₂=1:4)를 이용하였다.

다음으로, 잔존하고 있는 상기 레지스트 패턴(4a)을 애싱 처리 등에 의해 제거한 후, 상기 에칭 마스크막 패턴(3a)을 마스크로 하여, 차광막(2)의 드라이 에칭을 행하여 차광막 패턴(2a)을 형성하였다(도 2e 참조). 드라이 에칭 가스로 하여, SF₆과 He의 혼합 가스를 이용하였다. 마지막으로, 산소와 염소의 혼합 가스(O₂:Cl₂=1:4)를 이용하여 에칭 마스크막 패턴(3a)을 제거하였다(도 2f 참조).

이상과 같이 하여 바이너리형의 전사용 마스크(20)를 얻었다(도 2f 참조).

다음으로, 이 바이너리형 전사용 마스크(20)의 프로그램 결함 부분(차광막이 잔존하고 있는 흑색 결함 부분)에 대하여, 불소를 함유하는 물질인 XeF₂ 가스를 공급하고, 또한 거기에 전자선(5.0keV)을 조사하여, 흑색 결함 부분을 에칭하여 제거하는 EB 결함 수정을 행하였다. 이와 같은 EB 결함 수정에 있어서의 상층의 에칭 레이트에 대한 하층의 에칭 레이트의 비는 1.45이며, 1.0∼5.0의 범위 내이었다.

이와 같은 EB 결함 수정의 결과, 하층의 언더 커트 등의 문제점이 생기는 일없이, 흑색 결함을 양호하게 수정할 수 있었다.

또한, 얻어진 바이너리형 전사용 마스크(20)에 대하여, 분광 광도계 SolidSpec-3700DUV(시마즈 제작소사제)로 광학 특성의 측정을 행하였다. 그 결과, 차광막(2)의 ArF 노광광에 대한 광학 농도는 3.0 이상이며, 바이너리형 전사용 마스크로서는 충분한 차광 성능이었다. 또한, ArF 노광광에 대한 차광막(2)의 표면 반사율이 18.6％, 이면 반사율이 30.0％이며, 모두 패턴 전사에 영향이 없는 반사율이었다.

다음으로, 얻어진 바이너리형 전사용 마스크(20)를 이용하여, 전사 대상물인 반도체 웨이퍼 상의 레지스트막에 대하여, 전사 패턴을 노광 전사하는 공정을 행하였다. 노광 장치에는, ArF 엑시머 레이저를 광원으로 하는 윤대 조명(Annular Illumination)이 이용된 액침 방식의 것이 이용되었다. 구체적으로는, 노광 장치의 마스크 스테이지에, 이 실시예의 바이너리형 전사용 마스크(20)를 세트하고, 반도체 웨이퍼 상의 ArF 액침 노광용의 레지스트막에 대하여, 노광 전사를 행하였다. 노광 후의 레지스트막에 대하여, 소정의 현상 처리를 행하고, 레지스트 패턴을 형성하였다. 또한, 레지스트 패턴을 이용하여, 반도체 웨이퍼 상에 DRAM 하프 피치(hp) 45㎚의 라인＆스페이스(L＆S) 패턴을 포함하는 회로 패턴을 형성하였다.

이렇게 얻어진 반도체 웨이퍼 상의 회로 패턴을 전자 현미경(TEM)에서 확인한 바, DRAM 하프 피치(hp) 45㎚의 L＆S 패턴의 사양을 충분히 충족시켰다. 즉, 이 실시예의 바이너리형 전사용 마스크는, 반도체 웨이퍼 상에 DRAM 하프 피치(hp) 45㎚의 L＆S 패턴을 포함하는 회로 패턴을 전사하는 것이 충분히 가능한 것을 확인할 수 있었다.

<비교예>

석영 글래스로 이루어지는 투광성 기판(1) 상에, 매엽식 스퍼터 장치를 이용하여, 스퍼터 타깃에 몰리브덴(Mo)과 실리콘(Si)의 혼합 타깃(원자％비 Mo:Si=11:89)을 이용하고, 아르곤과 질소의 혼합 가스 분위기에서, 반응성 스퍼터링(DC 스퍼터링)에 의해, MoSiN막(하층(차광층))을 막 두께 40㎚로 성막하고, 계속해서, Mo/Si 타깃(원자％비 Mo:Si=4:96)을 이용하고, 아르곤과 산소와 질소의 혼합 가스 분위기에서, MoSiON막(상층(표면 반사 방지층))을 막 두께 10㎚로 성막함으로써, MoSiN막(막 조성비 Mo:9.9 원자％, Si:82.3 원자％, N:7.8 원자％)과 MoSiON막(막 조성비 Mo:2.6 원자％, Si:57.1 원자％, O:15.9원자％, N:24.4 원자％)의 적층으로 이루어지는 ArF 엑시머 레이저(파장 193㎚)용 차광막(총 막 두께 50㎚)을 형성하였다. 이 차광막(2)의 광학 농도(OD)는, ArF 엑시머 레이저의 노광광의 파장에 대하여, 3.0이었다.

다음으로, 상기 실시예와 마찬가지의 수순에서, 차광막(2)에 대하여 어닐링 처리를 행하고, 차광막(2)의 상면에 에칭 마스크막(3)을 형성하고, 바이너리형 마스크 블랭크를 얻었다. 또한, 상기 실시예와 마찬가지의 수순에서, 이 마스크 블랭크를 이용하여, 바이너리형의 전사용 마스크를 제작하였다.

다음으로, 상기 실시예와 마찬가지로, 이 바이너리형 전사용 마스크의 프로그램 결함 부분(차광막이 잔존하고 있는 흑색 결함 부분)에 대하여, 불소를 함유하는 물질인 XeF₂ 가스를 공급하고, 또한 거기에 전자선(5.0keV)을 조사하여, 흑색 결함 부분을 에칭하여 제거하는 EB 결함 수정을 행하였다. 또한, 상기 하층의 에칭시에 물(수증기)을 공급하여 하층의 에칭 레이트를 적당하게 저하시키도록 하였다.

이와 같은 EB 결함 수정에 있어서의 상층의 에칭 레이트에 대한 하층의 에칭 레이트의 비는 21.8이며, 1.0∼5.0의 범위 외이었다.

이와 같은 EB 결함 수정의 결과, 원래 수정되어서는 안되는 개소까지 에칭되거나, 하층의 언더 커트 등의 문제점이 생겨, 흑색 결함 부분만을 양호하게 수정할 수 없어, 새로운 결함을 발생시켰다.

다음으로, 실시예와 마찬가지로, 얻어진 비교예의 바이너리형 전사용 마스크(20)를 이용하여, 전사 대상물인 반도체 웨이퍼 상의 레지스트막에 대하여, 전사 패턴을 노광 전사하는 공정을 행하였다. 이렇게 얻어진 반도체 웨이퍼 상의 회로 패턴을 전자 현미경(TEM)으로 확인한 바, 특히, L＆S 패턴 부분에서 단락 개소나 단선 개소가 많이 발생하고 있어, DRAM 하프 피치(hp) 45㎚의 사양을 충족시키지 않았다.

이상, 본 발명에 대해서 실시 형태를 이용하여 설명하였지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 가하는 것이 가능한 것이, 당업자에게 명백하다. 그와 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 특허 청구 범위의 기재로부터 명백하다.

Claims (15)

1. ArF 엑시머 레이저 노광광이 적용되는 전사용 마스크를 작성하기 위해 이용되고, 투광성 기판 상에, 전사 패턴을 형성하기 위한 차광막을 갖는 마스크 블랭크로서,
   상기 차광막은, 상기 투광성 기판측으로부터, 하층 및 상층 중 적어도 2층 구조로 이루어지고,
   상기 차광막은, 광학 농도가 2.8 이상이고,
   상기 하층은, 천이 금속, 규소 및 질소를 포함하고,
   상기 하층은, 산소를 실질적으로 함유하지 않고,
   상기 상층은, 천이 금속, 규소 및 질소를 포함하고,
   상기 상층은, 그 표층을 제외한 부분에서는 산소를 실질적으로 함유하지 않고,
   대상 부분에 비여기 상태의 불소를 함유하는 물질을 공급하고, 또한 하전 입자를 조사하여 행하는 에칭에 있어서의 상기 상층의 에칭 레이트에 대한 상기 하층의 에칭 레이트의 비가 1.0 이상 5.0 이하이고,
   상기 차광막의 시트 저항값은, 3 ㏀보다 크고,
   상기 차광막의 상면에는, 복수층의 적층 구조를 갖는 에칭 마스크막이 형성되고,
   상기 에칭 마스크막은, 차광막 측의 층에 있어서의 크롬 함유량이 50 원자% 미만이고, 또한 차광막 측과는 반대측의 층의 크롬 함유량이 60 원자% 이상이고,
   상기 에칭 마스크막은, 막 두께가 20 nm 이하인 것을 특징으로 하는 마스크 블랭크.
2. 삭제
3. 제1항에 있어서,
   상기 상층 내의 질소 함유량과 상기 하층 내의 질소 함유량의 차가 30 원자％ 미만인 것을 특징으로 하는 마스크 블랭크.
4. 제1항에 있어서,
   상기 하층 내의 천이 금속의 함유량을 천이 금속 및 규소의 합계 함유량으로 나눈 비율과, 상기 상층 내의 천이 금속의 함유량을 천이 금속 및 규소의 합계 함유량으로 나눈 비율의 차가 4％ 이하인 것을 특징으로 하는 마스크 블랭크.
5. 제1항에 있어서,
   상기 하층의 천이 금속의 함유량[원자%]을 천이 금속 및 규소의 합계 함유량[원자%]으로 나눈 비율[%]과 질소 함유량[원자%]은, 하기 수학식 1의 조건,
   [수학식 1]
   천이 금속의 함유량[원자%]을 천이 금속 및 규소의 합계 함유량[원자%]으로 나눈 비율[%]을 C_Mo, 질소 함유량[원자%]을 C_N으로 하였을 때,
   C_N≥-0.00526C_Mo ²-0.640C_Mo+26.624
   를 충족시키는 범위인 것을 특징으로 하는 마스크 블랭크.
6. 제5항에 있어서,
   상기 하층의 천이 금속의 함유량[원자%]을 천이 금속 및 규소의 합계 함유량[원자%]으로 나눈 비율[%]과 질소 함유량[원자%]은, 하기 수학식 2의 조건,
   [수학식 2]
   천이 금속의 함유량[원자%]을 천이 금속 및 규소의 합계 함유량[원자%]으로 나눈 비율[%]을 C_Mo, 질소 함유량[원자%]을 C_N으로 하였을 때,
   C_N≤-3.63×10^-7C_Mo ⁵+7.60×10^-5C_Mo ⁴-4.67×10^-3C_Mo ³+5.06×10^-2C_Mo ²+2.082C_Mo+1.075
   도 동시에 충족시키는 범위인 것을 특징으로 하는 마스크 블랭크.
7. 제1항에 있어서,
   상기 상층 내의 천이 금속의 함유량이 10 원자％ 이하인 것을 특징으로 하는 마스크 블랭크.
8. 제1항에 있어서,
   상기 하층 내의 천이 금속의 함유량을 천이 금속 및 규소의 합계 함유량으로 나눈 비율이 15％ 이하인 것을 특징으로 하는 마스크 블랭크.
9. 삭제
10. 제1항에 기재된 마스크 블랭크를 이용하여 제작되는 것을 특징으로 하는 전사용 마스크.
11. 삭제
12. 삭제
13. 제1항에 기재된 마스크 블랭크를 이용한 전사용 마스크의 제조 방법으로서,
    설계상의 전사 패턴과 상기 차광막에 형성된 전사 패턴을 비교하여, 차광막이 잔존하고 있는 결함 부분에 대해 비여기 상태의 불소를 함유하는 물질을 공급하고, 또한 하전 입자를 조사하여 에칭을 행하는 결함 수정 공정을 갖는 것을 특징으로 하는 전사용 마스크의 제조 방법.
14. 제10항에 기재된 전사용 마스크를 이용하여, 반도체 웨이퍼 상에 회로 패턴을 형성하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
15. 제13항에 기재된 전사용 마스크의 제조 방법으로 제조된 전사용 마스크를 이용하여, 반도체 웨이퍼 상에 회로 패턴을 형성하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.

Images