KR101878035B1 - 회로 기판 - Google Patents

회로 기판 Download PDF

Info

Publication number
KR101878035B1
KR101878035B1 KR1020160064652A KR20160064652A KR101878035B1 KR 101878035 B1 KR101878035 B1 KR 101878035B1 KR 1020160064652 A KR1020160064652 A KR 1020160064652A KR 20160064652 A KR20160064652 A KR 20160064652A KR 101878035 B1 KR101878035 B1 KR 101878035B1
Authority
KR
South Korea
Prior art keywords
metal
ceramic substrate
circuit board
layer
electronic device
Prior art date
Application number
KR1020160064652A
Other languages
English (en)
Other versions
KR20170133637A (ko
Inventor
박성민
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR1020160064652A priority Critical patent/KR101878035B1/ko
Publication of KR20170133637A publication Critical patent/KR20170133637A/ko
Application granted granted Critical
Publication of KR101878035B1 publication Critical patent/KR101878035B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

본 발명의 일 실시예에 따른, 회로 기판은 세라믹 기판; 상기 세라믹 기판의 일면에 패터닝 되어 형성되고 적어도 하나 이상의 전자 소자가 실장되는 금속 회로층; 및 상기 세라믹 기판의 타면 중 가장자리 영역을 제외한 영역에 형성되어 상기 전자 소자에서 발생되는 열을 방출시키되, 상기 전자 소자가 실장된 영역과 대응되는 영역을 제외한 영역에 소정 패턴의 식각홀이 형성되는 금속 방열층을 포함한다.

Description

회로 기판{CIRCUIT BOARD}
본 발명은 회로 기판에 관한 것으로서, 더욱 상세하게는 반도체에 의하여 제어되는 다양한 전자제품의 세라믹 재질의 회로 기판이 반도체 소자의 발열시 열팽창 계수 차에 의한 열응력을 최소화하고 방열 성능을 향상시켜 휨, 열화 등 손상을 최소화할 수 있는 회로 기판에 관한 것이다.
일반적으로 전자기기는 그 내부에 회로를 구성하기 위해 제작된 회로 기판이 구비된다.
특히, 최근 전자기기가 점차 집적화 및 소형화되는 추세를 따르고 있어, 이러한 회로 기판에 설치된 반도체 등 전자 소자의 작동시 발생되는 열을 효과적으로 방출시키는 것이 매우 중요하다.
그러나 만약 전자 소자에서 발생되는 열을 효과적으로 배출시키지 못하는 경우 전자기기의 열화 등을 발생시켜 오작동, 수명 단축 등 다양한 문제점을 야기할 수 있다.
종래, 전자기기 내에서 발생된 열을 방출시키기 위해, 팬(Fan) 등을 이용하여 전자기기 내부의 강제 대류, 전자 소자 등 열원에 히트 싱크(Heat Sink)를 설치하여 열의 발산을 극대화 시키는 방법 등이 주로 사용되었다.
도 1은 종래 일반적인 회로 기판의 구조를 개략적으로 도시한 단면도이고, 도 2는 종래 전자 소자 발열에 의한 회로 기판의 변형을 설명하기 위한 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 종래 일반적인 회로 기판은 세라믹 기판과 세라믹 기판의 평면에 다양한 패턴을 형성하는 금속 회로층과 금속 회로층의 평면에 접합된 전자 소자와 금속 회로층을 포함한다.
이때, 전자 소자는 땜납(Solder) 등을 이용하여 금속 회로층과 전자 소자 사이에 금속 회로층과 전자 소자를 매개하는 접합층을 형성하여 접합시키는데, 이와 같은 전자 소자 접합 과정은 약 250 ~ 300℃의 고온에서 이루어지기 때문에 세라믹 기판의 평면 및 저면에 각각 부착된 금속 회로층과 금속 방열층 간 열팽창 계수의 차이에 의해 휨과 같은 변형이 발생되어 불량률을 증가시키는 문제점을 가지고 있었다.
뿐만 아니라, 작동 중 전자 소자 발열시에도 금속 회로층과 금속 방열층 간 열팽창 계수의 차에 따라 휨과 같은 변형이 발생되어 오작동 및 수명 단축 등 문제점을 가지고 있었다.
공개특허공보 제10-2010-0055887호 (2010. 05. 27.)
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 금속 회로층과 금속 방열층 간의 열팽창 계수 차이에 의한 열응력을 최소화하고 방열 성능을 향상시켜 휨, 열화 등 손상을 최소화할 수 있는 회로 기판을 제공한다.
본 발명의 일 실시형태에 따른 회로 기판은, 세라믹 기판; 상기 세라믹 기판의 일면에 패터닝 되어 형성되고 적어도 하나 이상의 전자 소자가 실장되는 금속 회로층; 및 상기 세라믹 기판의 타면 중 가장자리 영역을 제외한 영역에 형성되어 상기 전자 소자에서 발생되는 열을 방출시키되, 상기 전자 소자가 실장된 영역과 대응되는 영역을 제외한 영역에 소정 패턴의 식각홀이 형성되는 금속 방열층;을 포함한다.
상기 금속 방열층은, 상기 금속 회로층과 동일한 재질 및 양을 갖는 금속 재료로 형성되는 것이 바람직하다.
상기 금속 방열층은, 세라믹 기판에 접촉된 일면에서 타면으로 갈수록 단면적이 증가하도록 형성된 것을 특징으로 할 수 있다.
상기 금속 방열층은, 상기 금속 회로층보다 얇게 형성된 것을 특징으로 할 수 있다.
상기 금속 방열층은, 가장자리 부분에 모따기홈이 형성된 것을 특징으로 할 수 있다.
본 발명의 실시예에 따르면, 금속 회로층 및 금속 방열층의 열팽창 계수 차를 최소화하여, 전자 소자 접합시 세라믹 기판의 변형이 발생을 최소화하여 생산되는 회로 기판의 불량율을 감소시키고 생산성을 향상시킬 수 있는 효과가 있다.
또한, 금속 방열층의 표면적을 증가시켜 방열 효율을 향상시킴으로써, 사용중 전자 소자의 발열에 의한 휨 또는 열화 등 손상을 방지하여 회로기판의 수명을 향상시킬 수 있는 효과가 있다.
도 1은 종래 일반적인 회로 기판의 구조를 개략적으로 도시한 단면도이고,
도 2는 종래 전자 소자 발열에 의한 회로 기판의 변형을 설명하기 위한 단면도이며,
도 3은 본 발명의 제1 실시예에 따른 회로 기판을 보여주는 단면도이고,
도 4는 본 발명의 제2 실시예에 따른 회로 기판을 보여주는 단면도이며,
도 5는 본 발명의 제3 실시예에 따른 회로 기판을 보여주는 단면도이고,
도 6은 본 발명의 제4 실시예에 따른 회로 기판을 설명하기 위한 저면도이며,
도 7은 본 발명의 제5 실시예에 따른 회로 기판을 설명하기 위한 저면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 발명의 일 실시예에 따른 회로 기판은 세라믹 기판과 세라믹 기판의 평면 및 저면에 각각 형성된 금속 회로층 및 금속 방열층으로 구성되며, 회로 기판의 평면과 저면의 열팽창 계수 차이를 최소화함으로써, 금속 회로층 상부에 남땜(Solder) 등 고온에서 전자 기판 접합 또는 사용중 전자 기판의 발열에 의한 휨, 열화 등 손상을 최소화하는 것을 특징으로 한다.
본 발명에 사용되는 세라믹 기판은 세라믹 소재로서 방열 특성이 우수한 소재를 사용하여 제조될 수 있으며, 예를 들어 산화 알루미늄(Al2O3), 질화 알루미늄(AlN), 질화 실리콘(Si3N4), 산화 베릴륨(BeO), 산화 바륨(BaO) 및 사파이어 중 선택된 하나 또는 복수 개가 혼합된 소재를 사용하여 제조될 수 있다.
상기와 같이 제조된 세라믹 기판은 내구성 및 방열 특성이 우수하여 회로 기판에 실장된 전자 소자에서 발생된 열의 배출을 용이하게 하여 회로 기판 및 회로 기판이 장착된 전자기기의 오작동을 방지하고, 내구성 및 수명을 향상시킬 수 있는 효과가 있다.
금속 회로층은 회로를 구성하기 위하여 세라믹 기판의 평면에 스크린 인쇄(Screen Printing) 또는 제트분사(Jet Injection) 방식 등으로 금속 분말을 도포한 후 소성하여 형성된다.
이때, 금속 분말은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag), 백금(Pt) 등이 사용될 수 있으며, 금속 페이스트 상태로 마련하여 도포되며, 유리분말을 포함하는 분말 유리접착제 등이 첨가될 수 있다.
이때, 금속 회로층은 회로 기판의 전기 도선 역할을 하는 것으로, 그 두께는 전도되는 전류의 크기 및 저항의 크기 등에 따라 결정된다.
금속 방열층은 금속 회로층이 형성된 위치에 대응하도록 세라믹 기판의 저면에 형성되어 회로 기판에서 발생되는 열을 방출시키기 위한 것으로, 본 발명의 금속 방열층은 금속 회로층과 동일한 금속 소재를 동일한 량으로 형성시키는 것이 바람직하다.
이에, 전자 소자가 접합되는 금속 회로층과 금속 방열층의 열팽창 계수를 동일하게 형성함으로써, 전자 소자 접합시 또는 전자 소자 발열 등으로 인한 온도 변화시 세라믹 기판의 상부와 하부의 열변형을 동일하게 유지함으로써, 열응력을 최소화할 수 있는 효과가 있다.
이때, 금속 방열층은 세라믹 기판의 평면에 형성된 금속 회로층에 대응되는 형상을 갖도록 금속 회로층이 형성되지 않은 영역에 대응되는 영역에 소정의 패턴을 갖는 식각홀이 형성될 수 있다.
이에, 회로 기판의 평면과 저면의 영역별 열팽창 계수 차를 최소화함으로써, 회로 기판의 열응력을 최소화하면서, 그 표면적이 증가함에 따라 열방출 성능을 향상시킬 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예를 설명한다.
도 3은 본 발명의 제1 실시예에 따른 회로 기판을 보여주는 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 회로 기판은, 세라믹 기판(10)과 세라믹 기판(10)의 평면에 형성된 금속 회로층(20)과 납땜 등 접합부(50)를 매개로 금속 회로층(20) 평면에 접합된 전자 소자(40) 및 금속 회로층(20)에 대응하도록 세라믹 기판(10)의 저면에 형성된 금속 방열층(100)을 포함한다.
이때, 본 발명의 제1 실시예에 따른 금속 방열층(100)은 전자 소자(40)가 실장된 영역 즉, 금속 회로층(20)이 형성된 영역을 제외한 영역에 식각홀(110)이 형성된다.
이에, 세라믹 기판(10)의 평면 및 저면에 각각 동일한 재질 및 양을 갖는 금속 재료로 형성된 금속 회로층(20) 및 금속 방열층(100)의 영역별 열팽창 계수 차를 최소화함으로써, 열 변형 등 손상을 최소화할 수 있다.
이때, 금속 방열층(100)은 세라믹 기판(10)과 접촉된 평면에서 저면으로 갈수록 그 단면적이 증가되도록 형성되는 것이 바람직하다.
왜냐하면, 전자 소자(40)에서 발생된 열을 대기중으로 방출하여 회로 기판을 방열시키는 금속 방열층(100)의 표면적을 증가시켜 방열 성능을 향상시킬 수 있기 때문이다.
도 4는 본 발명의 제2 실시예에 따른 회로 기판을 보여주는 단면도이다.
도 4에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 회로 기판은, 제1 실시예와 동일하게, 세라믹 기판(10)과 세라믹 기판(10)의 평면에 형성된 금속 회로층(20)과 접합부(50)를 매개로 금속 회로층(20)에 접합된 전자 소자(40) 및 세라믹 기판(10)의 저면에 식각홀(210)을 갖도록 형성된 금속 방열층(200)을 포함한다.
이때, 본 발명의 제2 실시예에 따른 금속 방열층(200)은 가장자리 부분에 단턱이 형성되도록 모따기홈(220)이 형성되고, 모따기홈(220)이 형성된 만큼 확장된 가장자리부가 형성되는 것이 바람직하다.
이에, 금속 방열층(200)의 표면적을 보다 증가시켜 방열 성능을 향상시킴에 따라, 회로 기판의 변형 및 오작동을 최소화하여 회로 기판의 수명 및 회로 기판이 설치된 전자기기의 수명을 향상시킬 수 있다.
또한, 모따기홈(220)이 형성된 만큼 가장자리 영역이 확장시켜, 금속 방열층(200)과 금속 회로층(20)이 동일한 재질 및 양으로 형성되도록 함으로써, 세라믹 기판(10)의 평면 및 저면의 열팽창 계수를 동일하게 유지함으로써, 열응력을 최소화할 수 있는 효과가 있다.
도 5는 본 발명의 제3 실시예에 따른 회로 기판을 보여주는 단면도이다.
도 5에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 회로 기판은 제2 실시예와 동일하게, 세라믹 기판(10)과 세라믹 기판(10)의 평면에 형성된 금속 회로층(20)과 접합부(50)를 매개로 금속 회로층(20)에 접합된 전자 소자(40) 및 세라믹 기판(10)의 저면에 식각홀(310) 및 모따기홈(320)을 갖도록 형성된 금속 방열층(300)을 포함한다.
이때, 금속 방열층(300)의 두께(d2)는 동일한 열팽창 계수를 갖도록 금속 회로층(20)의 두께(d1)에 따라 결정된다.
즉, 금속 방열층(300)에 사용된 금속의 총량이 금속 회로층(20)에 사용된 금속의 총량과 동일하도록, 그 표면적을 증가시키기 위해 형성된 식각홈(310) 및 모따기홈(320) 등과 같은 형상변화에 대응하여 금속 방열층(300)의 두께(d2) 또는 금속 회로층(20)의 두께(d1)를 증감함으로써, 회로 기판의 방열 성능을 향상시키면서 평면 및 저면의 열팽창 계수를 일정하게 유지할 수 있다.
도 6은 본 발명의 제4 실시예에 따른 회로 기판을 설명하기 위한 저면도이고, 도 7은 본 발명의 제5 실시예에 따른 회로 기판을 설명하기 위한 저면도이다.
도 6 및 도 7에 도시된 바와 같이, 본 발명의 제4, 5 실시예에 따른 금속 방열판(400, 500)은 열이 발생되는 전자 소자(40)가 접합되는 영역을 중심으로 그 주변에 일정한 패턴을 갖도록 식각홈(410, 510)이 형성할 수 있다.
이에, 방열 성능을 향상시키면서 전자 소자(40)의 발열에 따른 회로 기판의 변형을 방지할 수 있다.
본 발명을 첨부 도면과 전술된 바람직한 실시예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.
10: 세라믹 기판 20: 금속 회로층
40: 전자 소자 50: 접합부
100, 200, 300, 400, 500: 금속 방열층
110, 210, 310, 410, 510: 식각홀
220, 320: 모따기홈

Claims (5)

  1. 세라믹 기판;
    상기 세라믹 기판의 일면에 패터닝 되어 형성되고 적어도 하나 이상의 전자 소자가 실장되는 금속 회로층;
    상기 세라믹 기판의 타면 중 가장자리 영역을 제외한 영역에 형성되어 상기 전자 소자에서 발생되는 열을 방출시키되, 상기 전자 소자가 실장된 영역과 대응되는 영역을 제외한 영역에 소정 패턴의 식각홀이 형성되는 금속 방열층;을 포함하고,
    상기 금속 방열층은, 가장자리 부분에 모따기홈이 형성된 것을 특징으로 하는, 회로 기판.
  2. 청구항 1에 있어서,
    상기 금속 방열층은,
    상기 금속 회로층과 동일한 재질 및 양을 갖는 금속 재료로 형성된 것을 특징으로 하는, 회로 기판.
  3. 청구항 2에 있어서,
    상기 금속 방열층은,
    세라믹 기판에 접촉된 일면에서 타면으로 갈수록 단면적이 증가하도록 형성된 것을 특징으로 하는, 회로 기판.
  4. 청구항 3에 있어서,
    상기 금속 방열층은,
    상기 금속 회로층보다 얇게 형성된 것을 특징으로 하는, 회로 기판.
  5. 삭제
KR1020160064652A 2016-05-26 2016-05-26 회로 기판 KR101878035B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160064652A KR101878035B1 (ko) 2016-05-26 2016-05-26 회로 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160064652A KR101878035B1 (ko) 2016-05-26 2016-05-26 회로 기판

Publications (2)

Publication Number Publication Date
KR20170133637A KR20170133637A (ko) 2017-12-06
KR101878035B1 true KR101878035B1 (ko) 2018-08-09

Family

ID=60922044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160064652A KR101878035B1 (ko) 2016-05-26 2016-05-26 회로 기판

Country Status (1)

Country Link
KR (1) KR101878035B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108565253B (zh) * 2018-01-23 2020-03-10 维沃移动通信有限公司 一种导热结构及其制备方法、移动终端

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094815B1 (ko) 2011-07-05 2011-12-16 주식회사 유앤비오피씨 방열 인쇄회로기판 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985849B1 (ko) 2008-11-18 2010-10-08 한점열 세라믹 인쇄회로기판의 원판 및 그 제조방법
KR101904538B1 (ko) * 2011-11-07 2018-10-05 주식회사 케이씨씨 세라믹회로기판 및 이의 제조 방법
KR101432372B1 (ko) * 2012-10-02 2014-08-20 삼성전기주식회사 방열 기판 및 방열 기판 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094815B1 (ko) 2011-07-05 2011-12-16 주식회사 유앤비오피씨 방열 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20170133637A (ko) 2017-12-06

Similar Documents

Publication Publication Date Title
JP6421050B2 (ja) 半導体装置
JP6706253B2 (ja) パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法
US4009752A (en) Warp-resistant heat sink
KR102446009B1 (ko) 기판 구조들 및 제조 방법들
US20100103623A1 (en) Low-temperature-cofired-ceramic package and method of manufacturing the same
KR20060004996A (ko) 통합된 열 분산기 리드
JP2010219524A (ja) ミリチャネル基材、並びにミリチャネル基材を用いた冷却デバイス及び装置を製造する方法
KR101675727B1 (ko) 금속접합 세라믹기판
KR20140053203A (ko) 캐리어 장치, 캐리어 장치를 포함하는 전기 장치 및 이들의 제조 방법
JP2012114393A (ja) 放熱基板及びその製造方法
TW201904365A (zh) 內建縱向散熱陶瓷塊印刷電路板及具該電路板的電路組件
TWI666748B (zh) 半導體模組
KR101878035B1 (ko) 회로 기판
US10330304B2 (en) Heatsink including thick film layer for UV LED arrays, and methods of forming UV LED arrays
JP4352076B2 (ja) 半導体装置の放熱構造
JP2014168044A (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
US20050269689A1 (en) Conductor device and method of manufacturing thereof
JP2006216659A (ja) 絶縁回路基板およびパワーモジュール
US9468091B2 (en) Stress-reduced circuit board and method for forming the same
JP7359317B2 (ja) 半導体装置、半導体装置の製造方法
JP7249935B2 (ja) 半導体装置および半導体装置の製造方法
KR102312085B1 (ko) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
US20240120253A1 (en) Integrated substrates and related methods
KR200400563Y1 (ko) 방열핀 일체형 기판이 구비된 발광소자
JP2000077583A (ja) 電子部品用パッケージおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right