KR101870326B1 - 태양 전지의 제조 방법 - Google Patents
태양 전지의 제조 방법 Download PDFInfo
- Publication number
- KR101870326B1 KR101870326B1 KR1020170025121A KR20170025121A KR101870326B1 KR 101870326 B1 KR101870326 B1 KR 101870326B1 KR 1020170025121 A KR1020170025121 A KR 1020170025121A KR 20170025121 A KR20170025121 A KR 20170025121A KR 101870326 B1 KR101870326 B1 KR 101870326B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- temperature
- dopant
- type region
- oxidation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 270
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- 230000008569 process Effects 0.000 claims abstract description 222
- 239000004065 semiconductor Substances 0.000 claims abstract description 131
- 239000002019 doping agent Substances 0.000 claims abstract description 124
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 81
- 238000010438 heat treatment Methods 0.000 claims abstract description 57
- 230000003647 oxidation Effects 0.000 claims abstract description 54
- 239000007789 gas Substances 0.000 claims abstract description 51
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 25
- 229910001882 dioxygen Inorganic materials 0.000 claims description 25
- 239000012159 carrier gas Substances 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 13
- 229910052796 boron Inorganic materials 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 description 28
- 239000002585 base Substances 0.000 description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 12
- 229910052698 phosphorus Inorganic materials 0.000 description 12
- 239000011574 phosphorus Substances 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 9
- 229910001873 dinitrogen Inorganic materials 0.000 description 9
- 230000002265 prevention Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000009257 reactivity Effects 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- -1 for example Substances 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000007363 regulatory process Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000009423 ventilation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1876—Particular processes or apparatus for batch treatment of the devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
- H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명의 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판의 일면 쪽에 제1 도전형 영역을 형성하는 단계; 및 상기 제1 도전형 영역에 연결되는 제1 전극을 형성하는 단계를 포함한다. 상기 제1 도전형 영역을 형성하는 단계는, 상기 반도체 기판의 일면 위에 제1 도전형 도펀트를 포함하는 도펀트층을 형성하는 단계; 및 제1 온도 및 산소를 포함하는 제1 기체 분위기에서 수행되는 전 산화(pre-oxidation) 공정과, 상기 전 산화 공정 이후에 수행되며 상기 제1 온도보다 높은 제2 온도 및 상기 제1 기체 분위기와 다른 제2 기체 분위기에서 수행되어 상기 도펀트층에 포함된 상기 제1 도전형 도펀트를 확산시키는 메인 공정을 포함하는 열처리 단계를 포함한다.
Description
본 발명은 태양 전지의 제조 방법에 관한 것으로서, 좀더 상세하게는, 공정을 개선한 태양 전지의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 다양한 층 및 전극이 태양 전지의 생산성 및 신뢰성을 향상시킬 수 있도록 제조되는 것이 요구된다.
본 발명은 태양 전지의 생산성 및 신뢰성을 향상할 수 있는 태양 전지의 제조 방법을 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판의 일면 쪽에 제1 도전형 영역을 형성하는 단계; 및 상기 제1 도전형 영역에 연결되는 제1 전극을 형성하는 단계를 포함한다. 상기 제1 도전형 영역을 형성하는 단계는, 상기 반도체 기판의 일면 위에 제1 도전형 도펀트를 포함하는 도펀트층을 형성하는 단계; 및 제1 온도 및 산소를 포함하는 제1 기체 분위기에서 수행되는 전 산화(pre-oxidation) 공정과, 상기 전 산화 공정 이후에 수행되며 상기 제1 온도보다 높은 제2 온도 및 상기 제1 기체 분위기와 다른 제2 기체 분위기에서 수행되어 상기 도펀트층에 포함된 상기 제1 도전형 도펀트를 확산시키는 메인 공정을 포함하는 열처리 단계를 포함한다.
본 실시예에 의하면, 도펀트를 확산시키는 열처리 공정에서 메인 공정 이전에 전 산화 공정을 수행하는 것에 의하여 별도의 공정을 추가하지 않는 간단한 방법으로 반도체 기판에 산화층을 형성할 수 있다. 이러한 산화층에 의하여 메인 공정 시에 원하지 않는 부분으로 도펀트가 도핑되는 것을 방지하여 태양 전지의 역 전류를 저감하고 도전형 영역의 도핑 프로파일을 제어할 수 있다. 이에 따라 태양 전지의 신뢰성 및 안정성, 그리고 생산성을 향상할 수 있다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 개략적인 전면 평면도이다.
도 3은 본 발명의 일 변형예에 따른 태양 전지를 도시한 단면도이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 5는 본 발명의 실시예에 따른 태양 전지의 제조 방법에서 도전형 영역을 형성하는 단계에서 수행되는 열처리 공정의 공정도이다.
도 6은 본 발명의 실시예에 따른 열처리 공정과 비교예에 따른 열처리 공정에 의하여 형성된 제1 도전형 영역의 도핑 프로파일을 도시한 그래프이다.
도 7은 본 발명의 다른 실시예에 따른 태양 전지를 도시한 단면도이다.
도 8은 실시예 1 및 비교예 1에 따른 태양 전지의 역 전류를 측정하여 그 결과를 나타낸 그래프이다.
도 9는 실시예 1 내지 3에 따른 태양 전지의 역 전류를 측정하여 그 결과를 온도를 기준으로 나타낸 그래프이다.
도 2는 도 1에 도시한 태양 전지의 개략적인 전면 평면도이다.
도 3은 본 발명의 일 변형예에 따른 태양 전지를 도시한 단면도이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 5는 본 발명의 실시예에 따른 태양 전지의 제조 방법에서 도전형 영역을 형성하는 단계에서 수행되는 열처리 공정의 공정도이다.
도 6은 본 발명의 실시예에 따른 열처리 공정과 비교예에 따른 열처리 공정에 의하여 형성된 제1 도전형 영역의 도핑 프로파일을 도시한 그래프이다.
도 7은 본 발명의 다른 실시예에 따른 태양 전지를 도시한 단면도이다.
도 8은 실시예 1 및 비교예 1에 따른 태양 전지의 역 전류를 측정하여 그 결과를 나타낸 그래프이다.
도 9는 실시예 1 내지 3에 따른 태양 전지의 역 전류를 측정하여 그 결과를 온도를 기준으로 나타낸 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지의 제조 방법을 상세하게 설명한다. 이때, 본 실시예에 따른 태양 전지의 제조 방법에 의하여 제조되는 태양 전지의 일 예를 먼저 설명한 후에 본 실시예에 따른 태양 전지의 제조 방법을 설명한다. 본 명세서에서 "제1" 또는 "제2"의 표현은 서로 간의 구별을 위하여 사용된 것일 뿐 본 발명이 이에 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 도시한 단면도이고, 도 2는 도 1에 도시한 태양 전지의 개략적인 전면 평면도이다. 도 3은 본 발명의 일 변형예에 따른 태양 전지를 도시한 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 제조 방법에 의하여 제조될 수 있는 태양 전지(100)는, 베이스 영역(110)을 포함하는 반도체 기판(10)과, 반도체 기판(10)의 일면(일 예로, 전면) 쪽에 위치하며 제1 도전형을 가지는 제1 도전형 영역(20)과, 제1 도전형 영역(20)에 전기적으로 연결되는 제1 전극(42)을 포함한다. 그리고 태양 전지(100)는 반도체 기판(10)의 다른 일면(일 예로, 후면) 쪽에 위치하며 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형 영역(30)과, 제2 도전형 영역(30)에 전기적으로 연결되는 제2 전극(44)을 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(10)은 제1 또는 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제1 또는 제2 도전형을 가지는 베이스 영역(110)을 포함할 수 있다. 제1 및 제2 도전형 영역(20, 30)은 베이스 영역(110)과 다른 도전형을 가지거나, 베이스 영역(110)과 동일한 도전형을 가지면서 베이스 영역(110)보다 높은 도핑 농도를 가진다.
제1 및 제2 도전형 영역(20, 30) 중 베이스 영역(110)과 다른 도전형을 가지는 하나의 영역은 에미터 영역의 적어도 일부를 구성한다. 에미터 영역은 베이스 영역(110)과 pn 접합을 형성하여 광전 변환에 의하여 캐리어를 생성한다. 제1 및 제2 도전형 영역(20, 30) 중 베이스 영역(110)과 동일한 도전형을 가지는 다른 하나는 전계(surface field) 영역의 적어도 일부를 구성한다. 전계 영역은 반도체 기판(10)의 표면에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 전계를 형성한다.
이때, 제1 또는 제2 도전형 도펀트로는 n형 또는 p형을 나타낼 수 있는 다양한 물질을 사용할 수 있다. p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 사용할 수 있고, n형 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 사용할 수 있다. 일 예로, p형 도펀트가 보론(B)이고 n형 도펀트가 인(P)일 수 있다.
본 실시예에서는 제1 도전형 영역(20)이 반도체 기판(10)의 일부를 구성하는 도핑 영역으로 구성되고, 제2 도전형 영역(30)이 반도체 기판(10) 위에서 반도체 기판(10)과 별개로 구성될 수 있다.
좀더 구체적으로, 반도체 기판(10), 또는 이에 형성된 베이스 영역(110) 및 제1 도전형 영역(20)은 도펀트를 포함하는 단일 결정질 반도체(예를 들어, 단일 단결정 또는 다결정 반도체, 일 예로, 단결정 또는 다결정 실리콘, 특히 단결정 실리콘)로 구성될 수 있다. 이와 같이 결정성이 높아 결함이 적은 베이스 영역(110) 또는 반도체 기판(10)을 기반으로 한 태양 전지(100)는 전기적 특성이 우수하다.
제2 도전형 영역(30)은 반도체 기판(10)과 다른 결정 구조를 가지는 별개의 반도체층일 수 있다. 일 예로, 제2 도전형 영역(30)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 특히, 제2 도전형 영역(30)이 다결정 반도체(일 예로, 다결정 실리콘)층일 수 있다. 그러면 우수한 전기 전도도를 가져 캐리어의 이동을 원활하게 할 수 있다.
이때, 제2 도전형 영역(30)은 반도체 기판(10)에 접촉하여 위치할 수 있다. 이에 의하여 구조를 간단하게 할 수 있다. 변형예로, 도 3에 도시한 바와 같이, 반도체 기판(10)의 후면 쪽에 제어 패시베이션막(40)이 위치(일 예로, 접촉)하고 그 위에 제2 도전형 영역(30)이 위치(일 예로, 접촉)할 수도 있다. 제어 패시베이션막(40)은 제2 도전형 영역(30)의 제2 도전형 도펀트 또는 제2 전극(44)의 물질이 반도체 기판(10)으로 확산하는 것을 방지하는 배리어로서의 역할을 수행할 수 있다. 이때, 제어 패시베이션막(40)은 다수 캐리어의 이동을 방해하지 않도록 제1 및 제2 절연막보다 얇은 두께(일 예로, 5nm 이하)를 가질 수 있다. 이러한 제어 패시베이션막(40)은 산화물, 질화물, 반도체, 전도성 고분자 등을 포함할 수 있다. 일 예로, 제어 패시베이션막(40)이 쉽게 제조될 수 있고 패시베이션 특성이 우수하며 캐리어를 원활하게 전달할 수 있는 실리콘 산화물을 포함하는 실리콘 산화막일 수 있다. 여기서, 제어 패시베이션막(40)은 증착, 열적 산화, 화학적 산화 등의 다양한 방법에 의하여 형성될 수 있다. 그러나 제어 패시베이션막(40)이 필수적인 구성은 아니다.
다시 도 1을 참조하면, 일 예로, 베이스 영역(110)이 제2 도전형을 가져, 제1 도전형 영역(20)이 에미터 영역을 구성하고, 제2 도전형 영역(30)이 후면 전계 영역을 구성할 수 있다. 이에 의하면 에미터 영역이 반도체 기판(10)의 전면 쪽에 위치하며 pn 접합에 도달하는 광의 경로를 최소화할 수 있다. 이때, 제1 도전형 영역(20)이 반도체 기판(10)의 일부를 구성하는 도핑 영역으로 구성되어 제1 도전형 영역(20)에 의한 광의 흡수를 최소화할 수 있다. 그리고 광의 입사가 상대적으로 적은 반도체 기판(10)의 후면 쪽에 위치한 제2 도전형 영역(30)을 반도체 기판(10)과 별개로 형성하여, 반도체 기판(10) 내의 도핑 영역의 면적을 줄일 수 있다. 그러면, 도핑 영역에 의한 반도체 기판(10)의 특성 저하를 최소화할 수 있다.
본 실시예에서 반도체 기판(10)의 전면은 반사를 방지하기 위한 반사 방지 구조(일 예로, 반도체 기판(10)의 (111)면으로 구성된 피라미드 형상의 텍스쳐링 구조)를 구비하여, 반사를 최소화할 수 있다. 그리고 반도체 기판(10)의 후면은 경면 연마된 면으로 구성되어 전면보다 작은 표면 거칠기를 가져 패시베이션 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 반도체 기판(10)의 전면 및 후면이 모두 반사 방지 구조를 가지거나, 또는 모두 경면 연마된 면으로 구성될 수 있다. 그 외 다양한 변형이 가능하다.
반도체 기판(10)의 전면 위(좀더 정확하게는, 반도체 기판(10)의 전면에 형성된 제1 도전형 영역(20) 위)에 제1 절연막인 제1 패시베이션막(22) 및/또는 반사 방지막(24)이 위치(일 예로, 접촉)할 수 있다. 그리고 적어도 반도체 기판(10)의 후면 위(좀더 정확하게는, 반도체 기판(10)의 후면에 형성된 제2 도전형 영역(30) 위)에 제2 절연막인 제2 패시베이션막(32)이 위치(일 예로, 접촉)할 수 있다.
제1 패시베이션막(22), 반사 방지막(24) 및 제2 패시베이션막(32)은 개구부(102, 104)를 제외하고 실질적으로 반도체 기판(10) 위에 전체적으로 형성될 수 있다. 일례로, 제1 패시베이션막(22), 반사 방지막(24) 또는 패시베이션막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, 실리콘 탄화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 제1 패시베이션막(22) 및/또는 반사 방지막(24), 제2 패시베이션막(32)은 우수한 절연 특성, 패시베이션 특성 등을 가질 수 있도록 도펀트 등을 구비하지 않을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 전극(42)은 제1 개구부(102)의 적어도 일부를 채우면서 형성되어 제1 도전형 영역(20)에 전기적으로 연결(일 예로, 접촉 형성)되고, 제2 전극(44)은 제2 개구부(104)의 적어도 일부를 채우면서 형성되며 제2 도전형 영역(30)에 전기적으로 연결(일 예로, 접촉 형성)된다. 제1 및 제2 전극(42, 44)은 다양한 도전성 물질(일 예로, 금속)으로 구성되며 다양한 형상을 가질 수 있다.
도 2를 참조하면, 제1 전극(42)은 일정한 피치를 가지면서 서로 이격되며 일 방향으로 형성되는 복수의 핑거 전극(42a)을 포함할 수 있다. 도면에서는 핑거 전극(42a)이 서로 평행하며 반도체 기판(10)의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제1 전극(42)은 핑거 전극들(42a)과 교차(일 예로, 직교)하는 방향으로 형성되어 핑거 전극(42a)을 연결하는 버스바 전극(42b)을 포함할 수 있다. 이러한 버스바 전극(42b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 핑거 전극(42a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(42a)의 폭보다 버스바 전극(42b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 버스바 전극(42b)의 폭이 핑거 전극(42a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다.
제2 전극(44)은 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)에 각기 대응하는 핑거 전극 및 버스바 전극을 포함할 수 있다. 제2 전극(44)의 핑거 전극 및 버스바 전극에 대해서는 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)에 대한 내용이 그대로 적용될 수 있다. 제1 전극(42)의 핑거 전극(42a)의 폭, 피치 등은 제2 전극(44)의 핑거 전극(44a)의 폭, 피치 등과 서로 동일할 수도 있고 서로 다를 수 있다. 제1 전극(42)의 버스바 전극(42b)의 폭은 제2 전극(44)의 버스바 전극(44b)의 폭과 동일할 수도 있고 서로 다를 수도 있으나, 제1 전극(42)의 버스바 전극(42b)과 제2 전극(44)의 버스바 전극(44b)은 동일한 위치에서 동일한 피치를 가지도록 배치될 수 있다.
이와 같이 제1 및 제2 전극(42, 44)이 일정한 패턴을 가지면, 태양 전지(100)는 반도체 기판(10)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형 구조를 가진다. 이에 의하여 태양 전지(100)에서 사용되는 광량을 증가시켜 태양 전지(100)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 전극(42)과 제2 전극(44)의 평면 형상이 서로 다른 것도 가능하다. 예를 들어, 제2 전극(44)이 제2 도전형 영역(30) 위에 전체적으로 위치할 수도 있다. 그 외의 다양한 변형이 가능하다.
이때, 본 실시예에서는 제1 및 제2 도전형 영역(20, 30) 중 적어도 하나를 제조하는 공정(특히, 이에 포함되는 열처리 공정)을 개선하여 태양 전지(100)의 안정성 및 신뢰성을 향상하고 이의 도핑 프로파일을 제어할 수 있다. 이를 도 4a 내지 도 4f를 참조하여 본 실시예에 따른 태양 전지(100)의 제조 방법에서 상세하게 설명한다. 상술한 설명에서 이미 설명한 내용에 대해서는 상세한 설명을 생략하고 서로 다른 부분에 대하여 상세하게 설명한다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 태양 전지(100)의 제조 방법을 도시한 단면도들이다. 참조로, 도면 및 이후의 설명에서는 제1 도전형 영역(20)을 도펀트층(202)을 이용한 열처리 공정으로 형성하는 것을 예시하였다.
제2 도전형 영역(30)을 먼저 형성한 후에 제1 도전형 영역(20)을 형성한 것을 예시로 하여 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 이와 반대로 제1 도전형 영역(20)을 먼저 형성한 후에 제2 도전형 영역(30)을 형성할 수도 있다.
먼저, 도 4a에 도시한 바와 같이, 반도체 기판(10)의 일면(일 예로, 후면) 위에 제2 도전형 영역(30)을 형성한다.
이때, 반도체 기판(10)의 전면은 텍스쳐링 공정에 의하여 반사 방지 구조를 가질 수 있고, 반도체 기판(10)의 후면은 경면 연마 공정에 의하여 경면 연마된 면일 수 있다. 일 예로, 텍스쳐링 공정으로는 습식 또는 건식 텍스처링, 및/또는 반응성 이온 식각(RIE) 등을 사용할 수 있고, 경면 연마 공정으로는 알려진 다양한 방법을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 일 예로, 본 실시예에서는 알칼리 용액(일 예로, 수산화칼륨 용액)을 이용한 습식 텍스쳐링을 수행할 수 있다. 텍스쳐링 공정과 경면 연마 공정의 순서 등은 다양하게 변형될 수 있다.
제2 도전형 영역(30)은 다양한 방법에 의하여 제2 도전형 도펀트를 구비한 반도체층을 형성하는 것에 의하여 형성될 수 있다. 예를 들어, 반도체층은 열적 성장법, 증착법(예를 들어, 저압 화학 기상 증착법(LPCVD)) 등에 의하여 형성될 수 있다. 제2 도전형 도펀트는 반도체층을 형성할 때 반도체층에 함께 포함될 수도 있고, 또는 반도체층을 형성한 이후에 별도의 도핑 공정을 수행하여 반도체층에 포함될 수 있다. 반도체층을 형성할 때 제2 도전형 도펀트를 포함되도록 하면 공정을 단순화할 수 있다. 반도체층 형성 이후에 수행되는 별도의 도핑 공정으로는 알려진 다양한 방법이 사용될 수 있다. 일 예로, 이온 주입법, 도펀트를 포함하는 기체를 사용하는 상태에서 열처리하는 것에 의하는 열 확산법, 도핑층을 형성한 후에 수행되는 열처리법, 레이저 도핑법 등의 다양한 방법이 적용될 수 있다. 본 발명이 이에 한정되는 것은 아니다.
변형예로, 도 3에 도시한 바와 같이, 제어 패시베이션막(40)을 더 포함하는 경우에는 반도체 기판(10)의 후면에 제어 패시베이션막(40)을 형성한 다음, 제2 도전형 영역(30)을 형성할 수 있다.
이어서, 도 4b 내지 도 4d에 도시한 바와 같이, 반도체 기판(10)의 다른 일면(일 예로, 전면) 위에 제1 도전형 영역(20)을 형성한다.
좀더 구체적으로, 도 4b에 도시한 바와 같이, 반도체 기판(10)의 전면 위에 제1 도전형 도펀트를 포함하는 도펀트층(202)을 형성한다. 이때, 도펀트층(202) 위에 외부 확산(out-diffusion) 방지층(204)을 더 형성할 수 있다. 여기서, 도펀트층(202)은 도핑 시에 제1 도전형 도펀트를 제공하는 역할을 한다. 외부 확산 방지층(204)은 열처리 공정에서 도펀트층(202)에 포함된 제1 도전형 도펀트가 외부로 확산하거나 도펀트층(202)의 화학적 특성이 변하는 것을 방지할 수 있다.
도펀트층(202)은 제1 도전형 도펀트를 포함하는 다양한 물질을 포함할 수 있다. 예를 들어, 도펀트층(202)이 보론 실리케이트 유리(BSG)층 또는 인 실리케이트 유리(PSG)층일 수 있다. 그러면, 도펀트층(202)을 단순하고 안정적인 공정에 의하여 형성할 수 있다. 예를 들어, 도펀트층(202)은 증착(예를 들어, 상압 화학 기상 증착(APCVD))에 의하여 형성될 수 있다. 이때, 외부 확산 방지층(204)이 언도프트 실리케이트 유리(USG)층일 수 있다. 그러면, 증착 장비 내에서의 조건을 변경하는 것에 의하여 보론 또는 인 실리케이트 유리층으로 구성된 도펀트층(202)과 언도프트 실리케이트 유리층으로 구성된 외부 확산 방지층(204)을 연속적인 공정(즉, 인-시츄(in-situ) 공정)에 의하여 형성할 수 있다. 이에 의하면 간단한 공정에 의하여 도펀트층(202) 및 외부 확산 방지층(204)을 형성할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 도펀트층(202) 및 외부 확산 방지층(204)은 이와 다른 다양한 물질을 포함할 수 있으며 다양한 방법에 의하여 형성될 수 있다.
이때, 반도체 기판(10)의 전면에만 도펀트층(202) 및 외부 확산 방지층(204)이 형성될 수 있다. 도펀트층(202) 및 외부 확산 방지층(204)은 제조 공정의 특성에 의하여 또는 마스크 등을 사용하여 제조 공정 시에 반도체 기판(10)의 전면에만 단면으로 형성될 수 있다. 또는, 도펀트층(202) 및 외부 확산 방지층(204)은 반도체 기판(10)의 전체에 형성된 후에 후면 및/또는 측면에 형성된 부분은 단면 에칭 공정 등에 의하여 제거된 것일 수 있다.
이어서, 도 4c에 도시한 바와 같이, 열처리 공정을 수행하여 도펀트층(202)에 포함된 제1 도전형 도펀트를 반도체 기판(10)으로 확산시켜 제1 도전형 영역(20)을 형성한다. 좀더 구체적으로는, 도펀트층(202)이 형성된 반도체 기판(10)을 열처리 장치 내에 넣고 열처리 공정을 수행하여 제1 도전형 영역(20)을 형성할 수 있다. 본 실시예에서는 열처리 공정에서 전 산화 공정(도 5의 참조부호 P1)을 수행하여 실질적으로 도펀트를 확산시키는 메인 공정(도 5의 참조부호 P2) 이전에 산화층(206)을 형성하는 것에 의하여, 원하지 않는 부분에 제1 도전형 도펀트가 도핑되는 것을 방지할 수 있다. 이를 도 4c와 함께 도 5를 참조하여 상세하게 설명한다.
도 5는 본 발명의 실시예에 따른 태양 전지의 제조 방법에서 도전형 영역을 형성하는 단계에서 수행되는 열처리 공정의 공정도이다.
도 5를 참조하면, 본 실시예에서 열처리 공정은, 제1 온도(T1)에서 산소 기체를 포함하는 제1 기체 분위기에서 수행되는 전 산화(pre-oxidation) 공정(P1)과, 전 산화 공정(P1) 이후에 수행되며 제1 온도(T1)보다 높은 제2 온도(T2)에서 제1 기체 분위기와 다른 제2 기체 분위기에서 수행되는 메인 공정(P2)을 포함한다. 그리고 메인 공정(P1) 이후에 수행되며 산소를 포함하는 제3 기체 분위기에서 수행되는 후 산화(post-oxidation) 공정(P3)을 더 포함할 수 있다. 그리고 각 공정(P1, P2, P3)의 공정 온도를 고려하여 온도를 변화시키는 온도 조절 공정(P11, P12, P13) 등을 더 포함할 수 있다.
전체적인 공정 순서 및 메인 공정(P2)을 상세하게 살펴본 후에, 전 산화 공정(P1) 및 후 산화 공정(P3)을 좀더 상세하게 설명한다.
반입 공정(P0)에서는 반도체 기판(10)이 제1 온도(T1)보다 낮은 반입 온도(T0)를 가지는 열처리 장치 내부로 반입(loading)된다. 반입 온도(T0)는 제1 온도(T1)보다는 낮지만 상온보다 높은 온도를 가질 수 있다. 반입 온도(T0)를 제1 온도(T1)보다 낮춰 반도체 기판(10)에 가해지는 큰 온도 변화를 방지할 수 있으며, 반입 온도(T0)를 상온보다 높게 하여 제1 온도 조절 공정(P11)의 공정 시간을 줄일 수 있다. 일 예로, 반입 온도(T0)는 800℃ 미만(좀더 구체적으로, 700℃ 이상, 750℃)일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제1 온도 조절 공정(P11)에서는 열처리 장치의 온도(또는 열처리 장치 내에 위치하는 반도체 기판(10)의 온도, 이하 동일)를 반입 온도(T0)로부터 제1 온도(T1)까지 일정 속도로 상승시킨다. 일 예로, 제1 온도 조절 공정(P11)에서 온도 상승 속도는 12 내지 15℃/분일 수 있다. 이러한 범위 내에서 반도체 기판(10)에 열적 스트레스를 주지 않으면서 짧은 공정 시간 내에 제1 온도 조절 공정(P11)이 수행될 수 있다. 제1 온도 조절 공정(P11)의 기체 분위기는 캐리어 기체를 포함하는(일 예로, 캐리어 기체만을 포함하는) 제2 기체 분위기일 수 있다. 일 예로, 캐리어 기체로는 질소 기체를 사용할 수 있다. 질소 기체는 불활성 기체로서 반도체 기판(10), 도펀트층(202) 등과의 반응성이 적어 반도체 기판(10)의 특성 변화 없이 안정적으로 공정이 수행되도록 할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 온도 상승 속도, 기체 분위기 등은 다양하게 변형될 수 있다.
전 산화 공정(P1)은 제1 온도(T1)에서 산소를 포함하는 제1 기체 분위기에 제1 공정 시간 동안 수행된다. 이러한 전 산화 공정(P1)에 의하여, 도 4c에 도시한 바와 같이, 적어도 반도체 기판(10)의 측면 및 후면 쪽에 산화층(206)이 형성될 수 있다. 이러한 산화층(206)은 원하지 않는 부분이 도핑되는 것을 방지하는 도핑 배리어층으로 기능하며, 제1 도전형 영역(20)의 도핑 프로파일을 조절 또는 제어하는 역할도 함께 할 수 있다.
제2 온도 조절 공정(P12)에서는 열처리 장치의 온도를 제1 온도(T1)로부터 제2 온도(T2)까지 일정 속도로 상승시킨다. 제2 온도 조절 공정(P12)의 온도 상승 속도는 제1 온도 조절 공정(P11)의 온도 상승 속도와 같을 수도 있고, 다를 수도 있다. 이때, 제2 온도 조절 공정(P12)의 온도 상승 속도를 제1 온도 조절 공정(P11)의 온도 상승 속도와 동일하게 하여(10% 이내의 차이를 가지도록 하여) 공정 조건을 동일하게 적용하여 공정을 단순화할 수 있다. 일 예로, 제2 온도 조절 공정(P12)에서 온도 상승 속도는 12 내지 15℃/분일 수 있다. 이러한 범위 내에서 반도체 기판(10)에 열적 스트레스를 주지 않으면서 짧은 공정 시간 내에 제2 온도 조절 공정(P12)이 수행될 수 있다. 제2 온도 조절 공정(P12)의 기체 분위기는 캐리어 기체(일 예로, 질소 기체)를 포함하는(일 예로, 캐리어 기체만을 포함하는) 제2 기체 분위기일 수 있다. 이에 의하여 반도체 기판(10)의 특성 변화 없이 안정적으로 공정이 수행될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 온도 상승 속도, 기체 분위기 등은 다양하게 변형될 수 있다.
메인 공정(P2)은 제2 온도(T2)에서 제1 기체 분위기와 다른 제2 기체 분위기에서 제2 공정 시간 동안 수행된다. 메인 공정(P2)은 제1 도전형 도펀트를 반도체 기판(10)의 내부로 확산시켜 제1 도전형 영역(20)을 형성하는 실질적인 도핑을 위한 열처리 공정이다. 참조로, 본 명세서에서, 서로 다른 기체 분위기라 함은 동일한 기체를 포함하지 않는다는 것을 의미하는 것은 아니며, 동일한 기체를 일부 포함하더라도 실질적으로 사용되는 기체의 종류, 양 등이 서로 다른 것을 포함한다. 각 공정에서 원하는 기체 분위기를 가질 수 있도록 기체 분위기를 변경하는 것은 다양한 방법에 의하여 수행될 수 있다. 일 예로, 별도의 장치를 이용하지 않고 자연 배기에 의하여 원하는 기체 분위기를 가지도록 할 수 있다.
좀더 구체적으로, 제2 기체 분위기는 반도체 기판(10) 및 도펀트층(202)에 영향을 주지 않는 캐리어 기체를 포함할 수 있다. 일 예로, 제2 기체 분위기는 캐리어 기체만을 포함할 수 있다. 캐리어 기체로는 질소 기체를 포함할 수 있다. 메인 공정(P2)의 제2 온도(T2)가 900℃ 내지 950℃이고, 제2 공정 시간이 20분 내지 1시간일 수 있다. 제2 온도(T2)가 900℃ 미만이거나 제2 공정 시간이 20분 미만이면, 제1 도전형 도펀트의 도핑이 충분하게 일어나지 않을 수 있다. 제2 온도(T2)가 950℃를 초과하거나 제2 공정 시간이 1시간을 초과하면, 높은 온도에 의하여 공정 비용이 증가할 수 있고 반도체 기판(10)에도 열적 스트레스를 줄 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
후 산화 공정(P3)은 제3 온도(T3)에서는 제1 및 제2 기체 분위기와 다른 제3 기체 분위기에서 제3 공정 시간 동안 수행될 수 있다. 후 산화 공정(P3)에 의하여 제2 도전형 영역(20)의 도핑 프로파일을 추가적으로 조절 또는 제어할 수 있다. 이에 대해서는 추후에 좀더 상세하게 설명한다.
제3 온도 조절 공정(P13)에서는 열처리 장치의 온도를 제3 온도(T3)로부터 제4 온도(T4)까지 일정 속도로 저감시킨다. 제3 온도 조절 공정(P13)의 온도 저감 속도의 절대값은 제1 온도 조절 공정(P11) 및 제2 온도 조절 공정(P12)의 온도 상승 속도의 절대값보다 작을 수 있다. 이는 제3 온도 조절 공정(P13)은 별도의 장치를 이용하지 않고 자연 냉각에 의하여 수행될 수 있기 때문이다. 그러면, 제조 공정을 단순화할 수 있다. 일 예로, 제3 온도 조절 공정(P12)에서 온도 저감 속도는 3 내지 5℃/분일 수 있다. 제2 온도 조절 공정(P13)의 기체 분위기는 캐리어 기체(일 예로, 질소 기체)를 포함하는(일 예로, 캐리어 기체만을 포함하는) 제2 기체 분위기일 수 있다. 이에 의하여 반도체 기판(10)의 특성 변화 없이 안정적으로 공정이 수행될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 온도 저감 속도, 기체 분위기 등은 다양하게 변형될 수 있다.
반출 공정(P4)에서는 반도체 기판(10)은 제1 온도(T1)보다 낮은 반출 온도(T4)에서 열처리 장치의 외부로 반출(unloading)된다. 반출 온도(T4)는 제1 온도(T1)보다는 낮지만 상온보다 높은 온도를 가질 수 있다. 반출 온도(T4)를 제1 온도(T1)보다 낮춰 반도체 기판(10)에 가해지는 큰 온도 변화를 방지할 수 있으며, 반출 온도(T4)를 상온보다 높게 하여 제3 온도 조절 공정(P13)의 공정 시간을 줄일 수 있다. 일 예로, 반출 온도(T4)는 800℃ 미만(좀더 구체적으로, 700℃ 내지 750℃)일 수 있다. 반출 온도(T4)는 반입 온도(T0)보다 클 수도 있고, 작을 수도 있고, 반입 온도(T0)와 같을 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이하에서는 전 산화 공정(P1) 및 후 산화 공정(P3)을 좀더 상세하게 설명한다.
본 실시예에서 전 산화 공정(P1)에서 형성된 산화층(206)은, 적어도 반도체 기판(10)의 측면 및 후면 쪽에 형성될 수 있다. 좀더 구체적으로, 산화층(206)은 반도체 기판(10)의 측면, 그리고 제2 도전형 영역(30)의 후면 및 측면에 연속적으로 형성될 수 있다. 다른 예로, 본 실시예에 따른 열처리 공정이 제2 도전형 영역(30)을 형성하기 전에 수행되는 경우(즉, 제1 도전형 영역(20)이 제2 도전형 영역(30) 이전에 형성되는 경우)에는 반도체 기판(10)의 측면 및 후면에 산화층(206)이 형성될 수 있다. 이러한 산화층(206)은 산소 기체의 산소와 반도체 기판(10) 및/또는 제2 도전형 영역(30)의 반도체 물질(일 예로, 실리콘)이 반응하여 형성된 반도체 산화물(일 예로, 실리콘 산화물)일 수 있다.
이러한 산화층(206)은 제1 도전형 도펀트가 도핑되지 않을 부분을 덮으며 형성되므로, 메인 공정(P2)에서 반도체 기판(10)의 후면 및 측면 쪽에 원하지 않는 도핑이 이루어지는 것을 방지할 수 있다. 이에 의하여 반도체 기판(10)의 후면 또는 측면이 도핑될 경우에 발생할 수 있는 역 전류(reverse current)를 저감시킬 수 있어 태양 전지(100)의 안정성 및 신뢰성을 향상할 수 있다. 이때, 전 산화 공정(P1)에 의하여 별도의 추가 공정 없이 산화층(206)을 안정적으로 형성할 수 있어 생산성을 향상할 수 있다.
그리고 산화층(206)은 제1 도전형 영역(20)의 도핑 프로파일을 조절 또는 제어하는 역할을 할 수 있다. 즉, 도펀트는 물질마다 실리콘층과 실리콘 산화물층 사이에서 특정한 분리 계수(segregation coefficient)를 가지는데, 분리 계수에 따라 도펀트의 거동이 달라지게 된다.
예를 들어, 제1 도전형 도펀트가 보론을 포함하는 경우에는 보론의 분리 계수가 1보다 작아 실리콘 산화물층으로 이동하려는 경향을 가지므로, 반도체 기판(10)보다는 산화층(206)으로 이동하려는 경향이 커진다. 이에 따라 제1 도전형 도펀트가 보론을 포함하는 경우에는, 도 6에 도시한 바와 같이, 본 실시예에 따른 열처리 공정에 의하면 전 산화 공정(P1)을 포함하지 않는 비교예의 경우보다 제1 도전형 영역(20)의 표면 도핑 농도(Cs)가 작아지고 피크 도핑 농도(Cp)도 작아지게 된다. 그러면, 전 산화 공정(P1)을 포함하는 열처리 공정에 의하여 표면 도핑 농도(Cs)와 피크 도핑 농도(Cp)를 줄이는 것에 의하여, 높은 도핑 농도에 의하여 발생할 수 있는 재결합을 효과적으로 방지할 수 있다.
다른 예로, 제1 도전형 도펀트가 인을 포함하는 경우에는 인의 분리 계수가 1보다 커서 실리콘층으로 이동하려는 경향을 가지므로, 산화층(206)보다는 반도체 기판(10)으로 이동하려는 경향이 커진다. 이에 따라 제1 도전형 도펀트가 인을 포함하는 경우에는 본 실시예에 따른 열처리 공정에 의하면 전 산화 공정(P1)을 포함하지 않는 비교예의 경우보다 제1 도전형 영역(20)의 표면 도핑 농도(Cs)가 커지고 피크 도핑 농도(Cp)도 커지게 된다. 이에 의하여 제1 도전형 영역(20)의 표면 도핑 농도(Cs)를 높여 제1 전극(42)과의 저항을 낮출 수 있다.
이와 같이 전 산화 공정(P1)에서 형성된 산화층(206)의 두께가 10nm 이하(좀더 구체적으로, 5nm 내지 10nm)일 수 있다. 산화층(206)의 두께가 10nm를 초과하면, 공정 시간이 길어져서 생산성이 저하될 수 있으며 제1 도전형 도펀트의 거동을 크게 변화시켜 제1 도전형 영역(20)이 원하는 도핑 프로파일을 가지기 어려울 수 있다. 산화층(206)의 두께가 5nm 미만이면, 산화층(206)의 두께가 얇아 제1 도전형 도펀트가 원하지 않는 반도체 기판(10)의 측면 등으로 확산되는 것을 방지하기 어려울 수 있다. 일 예로, 도 3에 도시한 바와 같이, 제어 패시베이션막(40)이 구비되는 경우에는 산화층(206)의 두께가 제어 패시베이션막(40)의 두께보다 클 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 산화층(206)의 두께가 다른 값을 가질 수도 있다.
본 실시예에서는 전 산화 공정(P1)의 제1 온도(T1)를 메인 공정(P2)의 제2 온도(T2)보다 낮게 하여, 산화층(206)을 얇게 형성하여 도펀트층(202)과 산화층(206)의 반응성을 제어할 수 있다. 앞서 설명한 바와 같이, 산화층(206)이 제1 도전형 도펀트의 거동에 영향을 줄 수 있으므로, 산화층(206)이 두껍게 형성되거나 제1 온도(T1)가 높으면 제1 도전형 도펀트의 거동을 크게 변화시켜 제1 도전형 영역(20)이 원하는 도핑 프로파일을 가지기 어렵기 때문이다. 이를 고려하여 제1 온도(T1)를 제2 온도(T2)보다 낮춰 산화층(206)이 제1 도전형 도펀트와 지나치게 반응하는 것을 방지한다. 그리고 메인 공정(P2)의 제2 온도(T2)를 충분하게 높게 하여 도핑이 충분하게 이루어지도록 한다.
그리고 전 산화 공정(P1)의 제1 공정 시간이 메인 공정(P2)의 제2 공정 시간보다 짧을 수 있다. 이에 의하여 반도체 기판(10) 및/또는 제2 도전형 영역(20)의 반도체 기판과 산소 기체의 반응 시간을 줄여 산화층(206)을 너무 두껍지 않게 형성할 수 있다. 그리고 메인 공정(P2)의 제2 공정 시간을 충분하게 확보하여 도핑이 충분하게 이루어질 수 있다.
일 예로, 전 산화 공정(P1)의 제1 온도(T1)가 800℃ 내지 875℃이고, 제1 공정 시간이 5분 내지 10분일 수 있다. 제1 온도(T1)가 800℃ 미만이거나 제1 공정 시간이 5분 미만이면, 산화층(206)이 전체적으로 형성되지 않거나 두께가 너무 얇아 역 전류를 저감하는 효과가 충분하지 않을 수 있다. 제1 온도(T1)가 875℃를 초과하거나 제1 공정 시간이 10분을 초과하면, 산화층(206)의 두께가 커져 제1 도전형 영역(20)이 원하는 도핑 프로파일 또는 저항을 가지기 어려울 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이와 함께, 제1 기체 분위기는 산소 기체 이외의 캐리어 기체를 더 포함할 수 있다. 캐리어 기체를 포함하는 것에 의하여 반도체 기판(10) 및/또는 제2 도전형 영역(20)의 반도체 기판과 산소 기체의 반응 속도를 줄여 산화층(206)을 얇게 형성할 수 있다. 또한, 산소 기체가 열처리 장비 내에서 균일하게 분포할 수 있도록 하는 역할도 한다. 앞서 언급한 바와 같이 캐리어 기체로는 질소 기체를 사용할 수 있는데, 질소 기체는 산소 기체와 함께 주입되어도 산소 기체와의 반응성이 크지 않아 원하지 않는 부생성물이 잘 생성되지 않는다. 일 예로, 제1 기체 분위기에서는 산소 기체의 양이 캐리어 기체의 양보다 작을 수 있다. 그러면 산화층(206)의 두께를 좀더 안정적으로 조절할 수 있다.
일 예로, 전 산화 공정(P1)의 공급 기체의 양(즉, 산소 기체와 캐리어 기체의 양의 총합)이 메인 공정(P2)의 공급 기체의 양(즉, 캐리어 기체의 양)보다 많을 수 있다. 이는 메인 공정(P2)에서는 캐리어 기체만을 사용하지만, 전 산화 공정(P1)에서는 산소 기체와 함게 캐리어 기체를 사용하기 때문이다. 일 예로, 전 산화 공정(P1)에서 캐리어 기체의 양은 메인 공정(P2)의 캐리어 기체의 양과 같거나 그보다 적을 수 있다. 이는 공급 기체의 전체 양을 고려한 것이나, 본 발명이 이에 한정되는 것은 아니다.
본 실시예에서는, 메인 공정(P2) 이후에 후 산화 공정(P3)을 더 포함하여, 메인 공정(P2) 이후에 산화층(206)의 두께를 더 두껍게 하거나 또는 산소를 더 많은 양으로 존재하게 하여, 제1 도전형 영역(20)의 도핑 프로파일을 추가적으로 조절할 수 있다. 좀더 구체적으로는, 후 산화 공정(P3)에 의하여 산소와 제1 도전형 도펀트의 반응성을 조절하여 제1 도전형 영역(20)의 도핑 프로파일을 좀더 조절할 수 있다. 이때, 제1 도전형 도펀트가 보론인 경우에는 표면 농도(Cs), 피크 농도(Cp) 등을 더욱 낮출 수 있고, 제1 도전형 도펀트가 인인 경우에는 표면 농도(Cs) 등을 더 높일 수 있다.
후 산화 공정(P3)은 실질적으로 제1 도전형 도펀트를 도핑하는 메인 공정(P2) 이후에 수행되므로 상대적으로 높은 온도에서 수행되어도 제1 도전형 영역(20)의 도핑 프로파일에 직접적이고 큰 영향을 미치지 않을 수 있다. 이에 따라 후 산화 공정(P3)은 메인 공정(P2) 직후에 메인 공정(P2)과 연속적으로 수행될 수 있고, 후 산화 공정(P3)의 제3 온도(T3)는 메인 공정(P2)의 제2 온도(T2)와 같거나 유사하다. 즉, 제3 온도(T3)가 제1 온도(T1)보다 높고, 제3 온도(T3)와 제2 온도(T2)의 온도 차이는 10℃ 이내(일 예로, 5℃ 이내)일 수 있다. 일 예로, 제3 온도(T3)는 900℃ 내지 950℃일 수 있다.
후 산화 공정(P3)은 산소 기체를 포함(일 예로, 산소 기체만을 포함)하는 제3 기체 분위기에서 수행될 수 있다. 후 산화 공정(P3)은 실질적으로 제1 도전형 도펀트를 도핑하는 메인 공정(P2) 이후에 수행되므로 캐리어 기체를 포함하지 않고 산소 기체를 포함하여도 제1 도전형 영역(20)의 도핑 프로파일에 직접적이고 큰 영향을 미치지 않을 수 있기 때문이다. 이때, 후 산화 공정(P3)에서 산소 기체의 양이 전 산화 공정(P1)의 산소 기체(P1)의 양보다 적을 수 있다. 이는 제3 온도(T3)가 제1 온도(T1)보다 높으므로 적은 양으로도 원하는 효과를 얻을 수 있기 때문이다.
후 산화 공정(P3)의 제3 공정 시간은 메인 공정(P2)의 제2 공정 시간보다 짧을 수 있다. 이는 메인 공정(P2)은 제1 도전형 도펀트의 확산을 위하여 충분한 시간으로 수행되어야 하는 반면, 후 산화 공정(P3)은 산소 기체를 포함하는 제3 기체 분위기에서 수행되며 짧은 시간으로도 제1 도전형 도펀트와 산소의 반응성을 조절하는 효과를 쉽게 얻을 수 있기 때문이다. 후 산화 공정(P3)의 제3 공정 시간은 전 산화 공정(P1)의 제1 공정 시간과 같거나 그보다 길 수 있다. 이는 후 산화 공정(P3)은 실질적으로 제1 도전형 도펀트를 도핑하는 메인 공정(P2) 이후에 수행되므로 상대적으로 긴 시간 수행해도 제1 도전형 영역(20)의 도핑 프로파일에 직접적이고 큰 영향을 미치지 않을 수 있기 때문이다. 예를 들어, 후 산화 공정(P3)의 제3 공정 시간은 5분 내지 15분일 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 후 산화 공정(P3)의 제3 온도(T3), 기체 분위기, 산소 기체의 양 및 제3 공정 시간은 다양하게 변형될 수 있다.
상술한 전 산화 공정(P1), 메인 공정(P2) 및 후 산화 공정(P3)을 포함하는 열처리 공정은 동일한 열처리 장치 내부에서 연속적으로 수행되는 인-시츄(in-situ) 공정에 의하여 수행될 수 있다. 좀더 구체적으로는, 전 산화 공정(P1)과 메인 공정(P2)은 제2 온도 조절 공정(P12)을 사이에 두고 서로 연속적으로 수행되고, 메인 공정(P2) 및 후 산화 공정(P3)은 다른 공정 없이 서로 연속적으로 수행될 수 있다. 이는 전 산화 공정(P1)의 제1 온도(T1)를 메인 공정(P2)의 제2 온도(T2)와 일정 수준 이상의 차이(일 예로, 25℃ 이상의 차이)를 가지도록 하여, 산화층(26)의 두께를 제어하고 반도체 기판(10)과 산소의 반응성을 제어하기 위함이다. 일 예로, 전 산화 공정(P1)의 제1 온도(T1)와 메인 공정(P2)의 제2 온도(T2)의 차이는 150℃ 이하일 수 있다. 이에 의하여 온도 차이에 의한 부담을 줄일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 4d에 도시한 바와 같이, 도펀트층(202) 및 외부 확산 방지층(204)을 제거한다. 형성한다. 이때, 산화층(206)도 함게 제거될 수 있다. 도펀트층(202), 외부 확산 방지층(204) 및 산화층(206)의 제거 방법으로는 알려진 다양한 방법이 적용될 수 있다. 일 예로, 희석한 불산(diluted HF)에 침지한 다음 세정 용액으로 세정하는 것에 의하여 제거될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 4e에 도시한 바와 같이, 반도체 기판(10)의 표면 위에 절연막을 형성한다. 즉, 반도체 기판(10)의 전면에 제1 패시베이션막(22) 및 반사 방지막(24)을 형성하고, 반도체 기판(10)의 후면에 제2 패시베이션막(32)을 형성한다. 제1 패시베이션막(22), 반사 방지막(24), 또는 제2 패시베이션막(32)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다. 본 발명에서 제1 패시베이션막(22), 반사 방지막(24) 및 제2 패시베이션막(32)의 형성 순서가 한정되는 것은 아니다.
이어서, 도 4f에 도시한 바와 같이, 제1 및 제2 도전형 영역(32, 34)에 각기 전기적으로 연결되는 제1 및 제2 전극(42, 44)을 형성한다.
일 예로, 패터닝 공정에 의하여 절연막에 개구부(102, 104)을 형성하고, 그 이후에 개구부(102, 104) 내를 채우면서 제1 및 제2 전극(42, 44)을 형성한다. 이때, 개구부(102, 104)는 레이저를 이용한 레이저 어블레이션, 또는 식각 용액 또는 식각 페이스트 등을 이용한 다양한 방법에 의하여 형성될 수 있다. 그리고 제1 및 제2 전극(42, 44)은 스퍼터링, 도금법, 증착법 등의 다양한 방법에 의하여 형성될 수 있다. 특히 본 실시예에서는 제1 및 제2 전극(42, 44)이 스퍼터링 방법에 의하여 형성될 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 다른 예로, 제1 및 제2 전극 형성용 페이스트를 절연막 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(42, 44)을 형성하는 것도 가능하다. 이 경우에는 제1 및 제2 전극(42, 44)을 형성할 때 개구부(102, 104)가 형성되므로, 별도로 개구부(102, 104)를 형성하는 공정을 추가하지 않아도 된다.
본 실시예에서는 제1 도전형 도펀트를 포함하는 도펀트층(202)을 형성하고 이를 열처리 공정에 의하여 제1 도전형 도펀트를 확산시켜 제1 도전형 영역(20)을 형성한다. 이에 의하면 공정이 단순하며 일반적인 장치에 의하여 쉽게 수행될 수 있으며 생산성이 우수하다. 반면, 제1 도전형 영역(20)을 이온 주입으로 형성하면, 고가의 이온 주입 장치를 사용하여야 한다. 그리고 후속 공정으로 높은 온도에서 별도의 활성화 열처리를 하여야 하는데, 높은 온도(예를 들어, 1100℃ 이상)에서의 활성화 열처리 공정에 의하여 태양 전지(100)의 특성 등이 변화 또는 열화될 수 있다. 특히, 본 실시예에서와 같이 반도체 기판(10)의 후면에 반도체층으로 구성되는 제2 도전형 영역(30)이 위치하는 경우에 반도체 기판(10)의 후면의 특성이 매우 중요한데 높은 온도에서의 활성화 열처리 공정에 의하여 후면 특성이 열화될 수 있다. 다른 예로, 제1 도전형 영역(20)을 레이저를 이용하여 형성하면, 레이저에 의한 손상이 발생할 수 있으므로 이를 해결하기 위한 별도의 공정 등이 추가되어야 한다.
이때, 제1 도전형 도펀트를 확산시키는 열처리 공정에서 메인 공정(P2) 이전에 전 산화 공정(P1)을 수행하는 것에 의하여 별도의 공정을 추가하지 않는 간단한 방법으로 반도체 기판(10)의 측면 및/또는 후면 쪽에 산화층(206)을 형성할 수 있다. 이러한 산화층(206)에 의하여 메인 공정(P2)에서 원하지 않는 부분으로 제1 도전형 도펀트가 도핑되는 것을 방지할 수 있다. 그러면, 태양 전지(100)의 역 전류를 저감할 수 있으며 제1 도전형 영역(20)의 도핑 프로파일을 제어할 수 있다. 이에 따라 태양 전지(100)의 신뢰성 및 안정성, 그리고 생산성을 향상할 수 있다.
본 실시예에서는 도핑 영역을 구성하는 제1 도전형 영역(20)의 도핑에 상술한 바와 같은 도펀트층(202) 및 열처리 공정을 이용한다. 반도체 기판(10)의 일부에 제1 도전형 도펀트를 확산시켜 형성되는 도핑 영역의 경우에는, 도핑 시 제1 도전형 도펀트가 별도의 제약 없이 쉽게 확산될 수 있어 제1 도전형 영역(20)의 도핑 프로파일을 제어하기 어려울 수 있다. 이에 본 실시예에서는 제1 도전형 영역(20)의 형성 시에 상술한 바와 같이 전 산화 공정(P1) 및/또는 후 산화 공정(P3)를 포함하는 열처리 공정을 적용하여 제1 도전형 영역(20)의 도핑 프로파일을 제어할 수 있다. 반면, 별개의 반도체층을 구성되는 제2 도전형 영역(30)의 도핑 시에는 도펀트층(202)을 이용하지 않을 수 있다. 이는 제2 도전형 영역(30)을 구성하는 반도체층을 형성하는 공정에서 제2 도전형 도펀트를 함께 도핑하는 것이 제조 공정 상 더 유리할 수 있기 때문이다. 그리고 제2 도전형 도펀트가 별개의 반도체층 내에서 주로 확산되므로 별개의 도펀트층 및 열처리 공정을 적용하여도 도핑 프로파일을 크게 제어하기 어려울 수 있음을 고려한 것이다. 그러나 본 발명이 이에 한정되는 것은 아니며 별개의 반도체층으로 구성된 제2 도전형 영역(30)의 도핑을 위하여 도펀트층(202) 및 상술한 열처리 공정이 적용될 수도 있다.
그리고 에미터 영역으로 기능하는 제1 도전형 영역(20)의 도핑에 상술한 바와 같은 도펀트층(202) 및 열처리 공정을 이용하는 것을 예시하였다. 에미터 영역은 광전 변환에 직접 관여하는 pn 접합을 형성하므로 표면 농도 등이 재결합 특성 및 광전 변환에 큰 영향을 미칠 수 있다. 따라서 에미터 영역인 제1 도전형 영역(20)의 형성 시에 상술한 바와 같은 도펀트층(202) 및 열처리 공정을 이용하여 제조 공정 중 발생할 수 있는 손상 등을 최소화하는 것이다. 그러나 본 발명이 이에 한정되는 것은 아니며 후면 전계 영역으로 기능하는 제2 도전형 영역(30)의 도핑에 상술한 바와 같은 도펀트층(202) 및 열처리 공정을 이용할 수도 있다.
이때, 제1 도전형 영역(20)은 제1 도전형 도펀트로 보론을 포함할 수 있다. 앞서 설명한 바와 같이, 보론을 제1 도전형 도펀트로 사용하면 산화층(206)이 형성될 경우에 제1 도전형 영역(20)의 표면 농도(Cs), 피크 농도(Cp) 등을 저하시킬 수 있다. 이에 따라 광전 변환에 직접 관여하는 pn 접합을 형성하는 에미터 영역에서 재결합을 효과적으로 방지할 수 있다. 반면, 제2 도전형 영역(30)은 제2 도전형 도펀트로 인을 포함할 수 있다. 앞서 설명한 바와 같이, 인을 제2 도전형 도펀트로 사용하면 산화층(206)이 형성될 경우에 제2 도전형 영역(30)의 표면 농도(Cs) 등을 증가시킬 수 있고, 이에 따라 제2 도전형 영역(30)과 제2 전극(44)과의 접촉 저항을 낮출 수 있다. 제2 도전형 영역(30)은 재결합 등에 의한 문제 등이 에미터 영역에 비하여 크게 발생하지 않음을 고려한 것이다. 또한, 반도체 기판(10)(좀더 구체적으로는, 베이스 영역(110))이 베이스 도펀트로 인을 포함하면, 캐리어의 수명(life time)을 증가시킬 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 인을 포함하는 도펀트층과 상술한 열처리를 이용하여 제1 도전형 영역(20) 또는 제2 도전형 영역(30)을 형성할 수도 있다.
본 실시예에서는 제2 도전형 영역(30)을 먼저 형성한 후에, 도펀트층(202) 및 열처리 공정을 이용하여 제1 도전형 도펀트를 확산시켜 제1 도전형 영역(20)을 형성한다. 즉, 열처리 공정을 수행하기 전에 제2 도전형 도펀트를 포함하는 제2 도전형 영역(30)은 이미 형성된 상태이며, 제1 도전형 도펀트는 도펀트층(202)에만 포함되어 있을 뿐 반도체 기판(10)에 확산된 상태 또는 제1 도전형 영역(20)이 형성된 상태는 아니다. 이 상태에서 열처리 공정을 수행하면, 도펀트층(202)에 위치하던 제1 도전형 도펀트가 반도체 기판(10)의 내부로 확산하여 제1 도전형 영역(20)을 형성하고, 이미 형성된 제2 도전형 영역(30)은 어닐링(annealing)되어 제2 도전형 도펀트가 좀더 균일하게 확산되거나 좀더 활성화(activation)될 수 있다. 이에 따라 제2 도전형 영역(30)을 위한 별도의 어닐링 열처리 공정을 수행하지 않아도 되므로 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 도펀트층(202)과 열처리 공정을 이용하여 제1 도전형 영역(20)을 형성한 이후에 제2 도전형 영역(30)을 형성할 수 있다.
상술한 실시예에서는 제1 도전형 영역(20)은 도핑 영역으로 구성되고 제2 도전형 영역(30)은 별개의 반도체층으로 형성된 것을 예시하였다. 그러나 다른 실시예로 도 7에 도시한 바와 같이 제1 및 제2 도전형 영역(20, 30)이 각기 반도체 기판(10)의 일부를 구성하는 도핑 영역으로 구성될 수 있다. 본 실시예에서 제2 도전형 영역(30)에 대해서는 별개의 반도체층이 아닌 반도체 기판(10)의 일부에 형성된다는 점을 제외하고는 도 1을 참조한 실시예의 제2 도전형 영역(30)의 설명이 그대로 적용될 수 있다. 그리고 제1 도전형 영역(20)에 대해서는 도 1을 참조한 실시예의 제2 도전형 영역(30)의 설명이 그대로 적용될 수 있다. 이때, 도면에서는 반도체 기판(10)의 전면 및 후면에 각기 반사 방지 구조가 형성되어 양면으로의 광의 흡수를 최대화한 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 반도체 기판(10)의 전면 및 후면 중 어느 하나에만 반사 방지 구조가 형성되거나, 전면 및 후면에 모두 반사 방지 구조가 형성되지 않는 것도 가능하다.
이러한 태양 전지(100)에서는 도펀트층과 상술한 열처리 공정을 이용한 도핑 공정이 제1 도전형 영역(20) 및 제2 도전형 영역(30) 중 적어도 하나에 적용될 수 있다. 도펀트층 및 열처리 공정에 대한 설명은 도 4b를 참조한 도펀트층(202) 및 열처리 공정에 대한 설명이 그대로 적용될 수 있고, 도전형에 따라 도펀트층(202)이 적절한 물질을 가질 수 있다.
또한, 본 실시예에서는 제1 도전형 영역(20)이 반도체 기판(10)의 일면에 위치하고 제2 도전형 영역(30)이 반도체 기판(10)의 다른 일면에 위치한 경우를 예시로 하여 설명하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 도펀트층 및 상술한 열처리 공정을 이용한 도핑 공정은 제1 및 제2 도전형 영역(20, 30)이 반도체 기판(10)의 동일한 면에 위치한 경우에도 적용될 수 있다. 그 외의 다양한 변형이 가능하다.
이하, 본 발명의 실험예에 의하여 본 발명을 좀더 상세하게 설명한다. 그러나 본 발명의 실험예는 본 발명을 예시하기 위한 것에 불과하며, 본 발명이 이에 한정되는 것은 아니다.
실시예
1
도 1에 도시한 바와 같은 구조의 태양 전지를 복수 개 제조하였다.
이때, 인을 베이스 도펀트로 가지는 단결정 실리콘 기판을 베이스 영역으로 하고, 제1 도전형 영역이 보론을 제1 도전형 도펀트로 포함하는 도핑 영역이고, 제2 도전형 영역이 인을 제2 도전형 도펀트로 포함하는 다결정 실리콘층이었다. 제1 도전형 영역을 형성하는 공정에서는 반도체 기판 위에 보론 실리케이트층 및 언도프트 실리케이트층를 차례로 적층한 후에 열처리 공정을 수행하였다. 열처리 공정에서는 반입 온도가 700℃ 였고, 12℃/분의 온도 상승 속도로 온도를 상승시킨 다음 산소 기체 및 질소 기체를 공급하면서 875℃의 온도로 5분 동안 열처리하여 전 산화 공정을 수행하고, 12℃/분의 온도 상승 속도로 온도를 상승시킨 다음 900℃의 온도에서 질소 기체를 공급하면서 20분 동안 열처리하여 메인 공정을 수행하고 산소 기체를 공급하면서 5분 동안 열처리 하여 후 산화 공정을 수행하였다. 그 후에 자연 냉각 한 다음 700℃의 온도에서 반출하였다.
실시예
2
전 산화 공정의 온도가 850℃라는 점을 제외하고는 실시예 1과 동일한 방법에 의하여 태양 전지를 복수 개 제조하였다.
실시예
3
전 산화 공정의 온도가 825℃라는 점을 제외하고는 실시예 1과 동일한 방법에 의하여 태양 전지를 복수 개 제조하였다.
비교예
1
열처리 공정에서 산 산화 공정 및 후 산화 공정을 수행하지 않았다는 점을 제외하고는 실시예 1과 동일한 방법에 의하여 태양 전지를 복수 개 제조하였다.
실시예 1 및 비교예 1에 따른 태양 전지의 역 전류를 측정하여 그 결과를 도 8에 나타내었다. 실시예 1 내지 3에 따른 태양 전지의 역 전류를 측정하여 그 결과를 온도를 기준으로 도 9에 나타내었다.
도 8을 참조하면, 실시예 1에 따른 태양 전지는 비교예 1에 따른 태양 전지보다 역 전류 값이 매우 낮은 것을 알 수 있다. 좀더 구체적으로, 실시예 1에 따른 태양 전지의 역 전류 값은 비교예 1에 따른 태양 전지의 역 전류 값보다 약 89% 정도 저감된 값이다. 이에 따라 실시예 1에 따른 태양 전지에서는 전 산화 공정에서 형성된 산화층에 의하여 원하지 않는 부분에 도핑이 되지 않은 것을 알 수 있다. 도 9를 참조하면, 제1 온도(T1)가 825 내지 875℃인 실시예 1 내지 3에 따른 태양 전지는 모두 낮은 역 전류 값을 가짐을 알 수 있다. 특히 제1 온도(T1)가 높을수록 역 전류 값이 작음을 알 수 있다. 즉, 제1 온도가 825℃인 경우보다 850℃인 경우의 역 전류 값이 더 작고, 제1 온도가 850℃인 경우보다 875℃인 경우의 역 전류 값이 더 작음을 알 수 있다. 일 예로, 역 전류 값을 고려하면 제1 온도를 850 내지 875℃로 할 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
10: 반도체 기판
20: 제1 도전형 영역
30: 제2 도전형 영역
42: 제1 전극
44: 제2 전극
202: 도펀트층
204: 외부 확산 방지층
206: 산화층
10: 반도체 기판
20: 제1 도전형 영역
30: 제2 도전형 영역
42: 제1 전극
44: 제2 전극
202: 도펀트층
204: 외부 확산 방지층
206: 산화층
Claims (20)
- 반도체 기판의 일면 쪽에 제1 도전형 영역을 형성하는 단계; 및
상기 제1 도전형 영역에 연결되는 제1 전극을 형성하는 단계
를 포함하고,
상기 제1 도전형 영역을 형성하는 단계는,
상기 반도체 기판의 일면 위에 상기 반도체 기판과 다른 별개의 층으로 구성되며 제1 도전형 도펀트를 포함하는 도펀트층을 형성하는 단계;
상기 도펀트층 위에 외부 확산 방지층을 형성하는 단계; 및
상기 외부 확산 방지층을 형성하는 단계 이후에, 제1 온도 및 산소를 포함하는 제1 기체 분위기에서 수행되는 전 산화(pre-oxidation) 공정과, 상기 전 산화 공정 이후에 수행되며 상기 제1 온도보다 높은 제2 온도 및 상기 제1 기체 분위기와 다른 제2 기체 분위기에서 수행되어 상기 도펀트층에 포함된 상기 제1 도전형 도펀트를 상기 반도체 기판의 내부로 확산시키는 메인 공정을 포함하는 열처리 단계
를 포함하는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 전 산화 공정과 상기 메인 공정을 포함하는 상기 열처리 단계는 인-시츄(in-situ) 공정에 의하여 동일한 장비 내에서 연속적으로 수행되는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 전 산화 공정에서 적어도 상기 반도체 기판의 측면 및 다른 일면 쪽에 산화층이 형성되고,
상기 산화층의 두께가 10nm 이하인 태양 전지의 제조 방법. - 제1항에 있어서,
상기 제1 기체 분위기는 상기 산소 기체와 함께 상기 산소 기체와 다른 캐리어 기체를 포함하는 태양 전지의 제조 방법. - 제4항에 있어서,
상기 전 산화 공정에서 상기 산소 기체의 양이 상기 캐리어 기체의 양보다 적은 태양 전지의 제조 방법. - 제1항에 있어서,
상기 전 산화 공정의 제1 공정 시간이 상기 메인 공정의 제2 공정 시간보다 짧은 태양 전지의 제조 방법. - 제1항에 있어서,
상기 제1 온도가 800℃ 내지 875℃이고,
상기 전 산화 공정의 제1 공정 시간이 5분 내지 10분인 태양 전지의 제조 방법. - 제1항에 있어서,
상기 전 산화 공정의 공급 기체의 양이 상기 메인 공정의 공급 기체의 양보다 많은 태양 전지의 제조 방법. - 제1항에 있어서,
상기 제2 기체 분위기는 캐리어 기체를 포함하는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 제2 온도가 900℃ 내지 950℃이고,
상기 메인 공정의 제2 공정 시간이 20분 내지 1시간인 태양 전지의 제조 방법. - 제1항에 있어서,
상기 열처리 단계는, 상기 메인 공정 이후에 수행되며 산소 기체를 포함하는 제3 기체 분위기에서 수행되는 후 산화(post-oxidation) 공정을 더 포함하는 태양 전지의 제조 방법. - 제11항에 있어서,
상기 후 산화 공정의 제3 공정 시간이 상기 메인 공정의 제2 공정 시간보다 짧은 태양 전지의 제조 방법. - 제11항에 있어서,
상기 후 산화 공정의 제3 공정 시간이 상기 전 산화 공정의 제1 공정 시간과 같거나 그보다 긴 태양 전지의 제조 방법. - 제11항에 있어서,
상기 후 산화 공정의 공정 온도가 상기 제1 온도보다 높은 태양 전지의 제조 방법. - 제11항에 있어서,
상기 후 산화 공정의 상기 산소 기체의 양이 상기 전 산화 공정의 상기 산소 기체의 양보다 적은 태양 전지의 제조 방법. - 제11항에 있어서,
상기 전 산화 공정과 상기 메인 공정 사이에 온도를 상승시키는 온도 상승 공정을 더 포함하고,
상기 후 산화 공정은 상기 메인 공정 직후에 연속적으로 수행되며,
상기 온도 상승 공정은 상기 메인 공정과 동일한 상기 제2 기체 분위기에서 수행되는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 제1 도전형 도펀트가 보론(B)을 포함하는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 반도체 기판의 다른 일면 위에 상기 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형 영역을 형성하는 단계; 및
상기 제2 도전형 영역에 연결되는 제2 전극을 형성하는 단계
를 더 포함하고,
상기 제1 도전형 영역은 상기 반도체 기판의 일부를 구성하는 도핑 영역으로 구성되고,
상기 제2 도전형 영역은 상기 반도체 기판과 다른 결정 구조를 가지는 반도체층으로 구성되는 태양 전지의 제조 방법. - 제18항에 있어서,
상기 전 산화 공정에서 상기 반도체 기판의 측면 및 상기 제2 도전형 영역의 표면에 산화층이 형성되는 태양 전지의 제조 방법. - 제18항에 있어서,
상기 반도체 기판은 상기 제2 도전형을 가지는 베이스 영역을 포함하고,
상기 제1 도전형 영역은 상기 반도체 기판의 전면에 위치한 에미터 영역이고,
상기 제2 도전형 영역은 상기 반도체 기판의 후면에 위치한 후면 전계 영역인 태양 전지의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170025121A KR101870326B1 (ko) | 2017-02-24 | 2017-02-24 | 태양 전지의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170025121A KR101870326B1 (ko) | 2017-02-24 | 2017-02-24 | 태양 전지의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101870326B1 true KR101870326B1 (ko) | 2018-06-22 |
Family
ID=62768285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170025121A KR101870326B1 (ko) | 2017-02-24 | 2017-02-24 | 태양 전지의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101870326B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140003692A (ko) * | 2012-06-22 | 2014-01-10 | 엘지전자 주식회사 | 태양 전지의 불순물층 형성 방법 및 태양 전지의 제조 방법 |
| JP2016131255A (ja) * | 2016-03-16 | 2016-07-21 | 三菱電機株式会社 | 太陽電池の製造方法 |
-
2017
- 2017-02-24 KR KR1020170025121A patent/KR101870326B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140003692A (ko) * | 2012-06-22 | 2014-01-10 | 엘지전자 주식회사 | 태양 전지의 불순물층 형성 방법 및 태양 전지의 제조 방법 |
| JP2016131255A (ja) * | 2016-03-16 | 2016-07-21 | 三菱電機株式会社 | 太陽電池の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6526119B2 (ja) | 太陽電池及びその製造方法 | |
| KR102397970B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101613846B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| CN110061096B (zh) | 制造太阳能电池的方法 | |
| KR101872786B1 (ko) | 태양 전지의 불순물층 형성 방법 및 태양 전지의 제조 방법 | |
| KR101702953B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101751727B1 (ko) | 태양 전지의 제조 방법 | |
| JP2019004159A (ja) | 太陽電池の製造方法 | |
| US20190305171A1 (en) | Method of manufacturing solar cell | |
| KR101870326B1 (ko) | 태양 전지의 제조 방법 | |
| KR101740524B1 (ko) | 태양전지의 제조 방법과 이의 태양전지 | |
| KR20160122467A (ko) | 태양 전지의 제조 방법 | |
| KR20140114537A (ko) | 태양 전지의 제조 방법 | |
| KR102005571B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101828422B1 (ko) | 태양 전지의 제조 방법 | |
| KR102106071B1 (ko) | 태양전지의 제조 방법 | |
| KR101816186B1 (ko) | 태양 전지의 제조 방법 | |
| KR20230160058A (ko) | 태양 전지의 제조 방법 | |
| KR102005439B1 (ko) | 태양 전지 제조 방법 | |
| KR20230130266A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR102024084B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR20160005569A (ko) | 태양 전지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GRNT | Written decision to grant |