KR101865242B1 - 전류제어 전자센서용 적층형 기판 및 그 제조방법 - Google Patents

전류제어 전자센서용 적층형 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101865242B1
KR101865242B1 KR1020160114509A KR20160114509A KR101865242B1 KR 101865242 B1 KR101865242 B1 KR 101865242B1 KR 1020160114509 A KR1020160114509 A KR 1020160114509A KR 20160114509 A KR20160114509 A KR 20160114509A KR 101865242 B1 KR101865242 B1 KR 101865242B1
Authority
KR
South Korea
Prior art keywords
electrode
insulating film
current
gate
substrate
Prior art date
Application number
KR1020160114509A
Other languages
English (en)
Other versions
KR20180027201A (ko
Inventor
남기선
오데레사
Original Assignee
포스컨트롤 주식회사
청주대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포스컨트롤 주식회사, 청주대학교 산학협력단 filed Critical 포스컨트롤 주식회사
Priority to KR1020160114509A priority Critical patent/KR101865242B1/ko
Publication of KR20180027201A publication Critical patent/KR20180027201A/ko
Application granted granted Critical
Publication of KR101865242B1 publication Critical patent/KR101865242B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Biochemistry (AREA)
  • Electrochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 누설전류가 없는 확산전류를 이용하는 전자센서에 있어서 낮은 확산전류를 증폭시키기 위하여 절연체를 수직으로 쌓아서 높은 확산전류를 얻을 수 있는 전자소자 기판과 그 제조방법에 대한 것으로, 기판, 실리콘기판과 SiC기판인 경우 상기 기판 위에 배치되는 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.0~2.0인 것을 특징으로 하는 누설전류가 없이 확산전류에 의해서 전도가 이루어지도록 하며, 상기 절연 기판 위에 다시 절연막을 적층하기 위해서 투명전극을 포함하고, 상기 투명전극 위에 게이트 절연막 SiOC 박막을 구성하여 확산전류가 2배 증가하는 효과를 얻을 수 있다. 확산전류에 의한 전류의 증폭을 하기 위해서 다시, 상기의 절연할 수 있도록 게이트 절연막을 포함하고 투명전극을 포함하여, 확산전류가 3배의 증가효과를 얻을 수 있다. SiOC/투명전극 구조를 반복적으로 구성하여 확산전류의 증폭효과에 의해서 전자소자의 동작전류를 높여주는 기판 및 그 제조방법을 제공한다.
기판이 전도성이 없는 유리 혹은 플라스틱인 경우 표면을 ITO를 포함하는 다중절연기판 위에 상기의 SiOC/투명전극의 구조를 반복하여 확산전류를 증폭할 수 있다.
상기 다중절연기판 위에 소스와 드레인 전극은 제작하고자 하는 센서의 용도에 맞게 선택적으로 설계 제작될 수 있다. 게이트 전극과 소스/드레인 전극은 게이트 절연막을 사이에 두고 서로 반대쪽에 위치하므로 게이트 전압이 음(-)의 바이어스인 경우에는 소스와 드레인 전류은 (+)값을 갖고, 게이트 전압이 양(+)의 바이어스인 경우 소스와 드레인 전류는 (-)값을 나타내므로 게이트 전압이 (-)바이어스에서 (+)로 이동함에 따라 소스와 드레인 전류는 (+)에서 (-)값을 갖는 양방향성 트랜지스터의 전달 특성을 나타내는 확산전류 증폭기판 및 그 제조방법을 제공한다.

Description

전류제어 전자센서용 적층형 기판 및 그 제조방법{Multilayer type substrate for electronic sensor of current controlled and manufacturing method thereof}
본 발명은 크기가 작은 트랜지스터에서 누설전류를 차단하는 확산전류를 이용하여 전류의 크기를 증폭 제어하는 장치에 대한 것으로, 확산전류가 흐를수 있는 공핍층의 역할을 할 수 있는 절연막을 수직으로 쌓아서 전류가 증가되는 전자센서 기판 및 그 제조방법에 관한 것이다.
본 발명은 트랜지스터 전자센서 장치 및 반도체 장치를 제작하기 위한 방법과 관련된다. 여기서 트랜지스터 전자센서 장치들은 반도체 절연막으로써 SiOC 반도체 특성을 이용한 일반적인 소자와 장치들을 말한다.
구체적으로는, 반도체기판으로 실리콘 기판, SiC 기판, 투명기판을 사용하며 높은 이동성과 안정성이 요구되는 웨어러블 전자소자, 메모리, 디스플레이, 투명디스플레이, OLED, 터치패널, 전력반도체, 통신용 반도체, 투명반도체 소자에 필요한 트랜지스터를 제작하는데 있어서 이동도가 높으면서도 문턱전압이동(threshold voltage shift)과 안정성(stability)을 갖는
디바이스 제작에 필요한 전류를 증폭 제어하기 위해서 SiOC 반도체 절연막을 다중으로 쌓아서 전자소자를 제작하는 방법에 해당하는 기술이다.
일반적으로 터널링 트랜지스터는 채널층을 필요로 하지 않으며, 절연막이 공핍층 역할을 하며, 공핍층을 통하여 확산전류가 흐르면서 전도가 이루어진다. 공핍층에서 이루어지기 때문에 문턱전압이 없으며, 안전성을 확보할 수 있고 이동도가 높으며, 소비전력이 낮다는 특징이 있으나 확산전류의 크기가 ~10-6 A (μm) 로 매우 낮다는 단점이 있다.
따라서 웨어러블 전자소자, 메모리, 디스플레이, 투명디스플레이, OLED, 터치패널, 전력반도체, 통신용 반도체, 투명반도체 소자 등의 인터페이스를 위해서는 4~20 mA 수준으로 높아야 한다. 채널이 없는 트랜지스터는 게이트 절연막에 대한 의존도가 높고 확산전류에 의한 터널링현상으로 전도가 이루어지므로 터널링 트랜지스터를 응용하기 위해서는 확산전류의 크기가 커야만 한다.
현재에 트랜지스터의 게이트 절연막으로 많이 사용되고 있는 SiO2 박막은 상기 문턱전압 이동의 문제가 발생하고 그 안정성을 확보할 수 없는 문제점이 대두 되고 있는데 이를 해결할 수 있는 반도체 절연막인 SiOC 박막은 낮은 유전상수와 물리적, 화학적인 안정성이 높고 누설전류가 낮아서 이상적인 비정질 절연체의 특성을 갖는다.
비정질의 SiOC 박막을 공핍층으로 사용하여 확산전류에 의하여 동작되는 트랜지스터는 문턱전압이동이 발생하지 않으며, 트랜지스터의 비안정성을 쉽게 제어할 수 있고 게이트에 (-)전압을 걸면 반대편 채널에 (+)전류가 흐르고, (+)전압을 걸면 반대편에 (-)전류가 흐르는 유전체(절연체)의 자발적인 분극특성에 따라 확산전류가 흐르도록 하는 양방향성 전달 특성을 나타낸다.
따라서 낮은 유전상수와 물리적, 화학적인 안정성이 높고 누설전류가 낮아서 이상적인 비정질 절연체의 특성을 갖는 SiOC 박막을 이용하여 확산전류의 크기를 증가시킴으로써 전자센서를 구현할 수 있는 방안이 요망된다.
본 발명은 공핍층에서 흐르는 확산전류를 증폭시키기 위해서 절연막을 수직으로 쌓아서 구성된 전자센서 기판 및 그 제조방법에 관한 것이다.
본 발명에서는 누설전류가 없는 확산전류를 이용하여 전자센서소자를 만들기 위해 필요한 확산전류의 증폭과 확산전류의 제어가 가능한 전자센서 기판설계에 관한 것으로서, 본 발명의 목적은 공핍층에서 동작하는 확산전류는 누설전류의 문제가 없고 문턱전압이 없고 높은 이동도를 가지나 동작전류가 낮은 것을 극복하기 위해서 동작전류를 높여주기 위해 절연막을 다중으로 쌓아서 확산전류의 값을 증가시키는 방법과 그 제조방법을 제공하는데 있다.
전술한 과제를 해결하기 위한 본 발명에 따른 다중절연 전류증폭 전자센서는 공핍층에서 확산전류가 흐르는 원리를 이용하여 게이트 절연막에서 미약한 확산전류를 발생시키고, 확산전류를 증폭하기 위해서 게이트 절연막을 다중으로 위치한다. 유전상수 1.3~2.0의 SiOC 박막으로 이루어지는 반도체박막 전자센서로서, SiOC 박막과 SiOC 박막 사이에 투명전극을 삽입하여 구간별로 확산전류가 만들어지고 직렬회로형태의 적층 구조에 의해서 확산전류가 증폭되는 효과를 얻을 수 있는 것을 특징으로 한다.
전자소자는 게이트 절연막 위에 소스/드레인 전극이 있고 반대편에 게이트 전극이 있는 구조이며, 게이트 전극에 인가되는 전압이 음(-)의 바이어스인 경우에는 소스/드레인 전극 쪽에 (+)확산전류가 흐르고, 상기 게이트 전극에 인가되는 전압이 양(+)의 바이어스인 경우에는 소스/드레인 전극 쪽에 (-)확산전류가 흘러 트랜지스터로 동작하여, 단일 트랜지스터에 의해서 양방향성 터널링 전달특성이 동시에 구현된 것을 특징으로 한다.
또한, 본 발명에 따른 전자소자에 있어서, 상기 기판은, 전도성이 있는 실리콘, SiC와 전도성이 없는 유리, 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate), 폴리에틸렌 나프탈레이트(Polyethylene naphtalate), 폴리카보네이트(Polycarbonate), 폴리에틸렌 술폰산염(Polyethylene sulfonate), 아릴라이트(Arylite), 폴리이미드(Polyimide), 폴리노르보넨(Polynorbonene), 기타의류 중 어느 하나인 것을 특징으로 한다.
플라스틱 기판의 경우, 절연성 유기물로 이루어질 수 있는데, 폴리에테르술폰 (polyethersulphone), 폴리아크릴레이트 (polyacrylate, PAR), 폴리에테르 이미드 (polyetherimide, PEI), 폴리에틸렌 나프탈레이트 (polyethyelenen napthalate, PEN), 폴리에틸렌 나프탈레이드 (polyethyeleneterepthalate, PET), 폴리페닐렌 파이드 (polyphenylene sulfide, PPS), 폴리아릴레이트 (polyallylate), 폴리이미드 (polyimide), 폴리카보네이트 (PC), 셀룰로오스 트리 아세테이트 (TAC), 셀룰로오스아세테이트 프로피오네이트 (cellulose acetate propinonate, CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
또한, 본 발명에 따른 투명전극에 있어서 Al, 나노와이어, 그래핀, ITO, 투명전도성 산화물(TCO)기반 투명전극 즉 AZO, ZTO, IGZO, ZITO, SiZO과 하이브리드 (복합소재) 투명전극, CNT 기반 투명전극, 기타전극 중 어느 하나인 것을 특징으로 한다.
또한, 본 발명에 따른 SiOC 전자센서 기판에 있어서, 다중으로 절연막이 수직 적층된 구조의 다층전류 증폭기판에서 상기 게이트 절연막의 허용 누설전류의 범위는 10-14 ~ 10-10 A 이하인 것을 특징으로 한다. 한편, 전술한 과제를 해결하기 위한 본 발명에 따른 SiOC 전자센서 기판의 제조방법은 유전상수가 1.0~2.5인 SiOC 절연막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 ~수 nm수준의 크기에서 제작되는 전자소자 센서에서 전기신호 발생발치인 트랜지스터를 제작할 수 있는 장치로서 구성은 SiOC/투명전극/SiOC 를 다층으로 기판 위에 쌓아놓은 구조로 이루어져 있으며, 공핍층의 확산전류 전기신호가 증폭되는 효과가 있다.
또한 확산전류를 이용하기 때문에 누설전류가 없고, 높은 이동도, 문턱전압 이동이 없고, 안정성을 확보하여 양방향성 터널링 전달특성을 갖는 트랜지스터와 안정된 인버터를 제조할 수 있는 효과가 있다.
또한, 본 발명은 저온에서 제조공정이 가능하여 투명한 플렉서블 스트랜처블 기판을 이용한 반도체 디바이스를 제조할 수 있는 효과가 있다.
또한, 본 발명은 SiOC/투명전극/기판으로서 소스, 드레인, 게이트 전극을 사용할 경우 게이트 절연막으로 SiOC 박막을 사용하여 유전체의 자발적인 분극특성을 이용함으로써 게이트 전극의 변화에 따라서 채널층 없이 양방향성 전달특성이 나타나는 트랜지스터로서 고속 전자센서를 얻을 수 있는 이점이 있다.
이에 따라, 본 발명은 유전체의 자발적인 분극특성으로 형성된 확산전류가 드리프트 전류의 방향과 반대방향으로 작용하기 때문에 내부 전위차를 감소시켜, 금속/반도체 계면 사이에 SiOC 보호막으로 사용할 경우, 확산전류 발생에 의한 내부 전위차가 금속에 인가되는 전류의 방향과 반대로 작용하기 때문에 금속 접촉시 저항이 증가하는 효과가 사라지게 되며 결과적으로 금속접촉을 통하여 많은 전류가 흐르게 되는 효과가 있다.
도 1a은 전도성 있는 기판 위에 확산전류증폭 회로 단면도,
도 1b는 전도성 없는 기판 위에 확산전류증폭 회로 단면도,
도 2a는 전도성 있는 기판 위에 확산전류증폭 터널링 트랜지스터의 단면도,
도 2b는 전도성 없는 기판 위에 확산전류증폭 터널링 트랜지스터의 단면도,
도 3a은 2층의 절연막을 이용하여 확산전류증폭 트랜지스터의 전달 특성으로 선형적인 특성,
도 3b는 3층의 절연막을 이용하여 확산전류증폭 트랜지스터의 전달 특성으로 선형적인 특성,
도 3c은 5층의 절연막을 이용하여 확산전류증폭 트랜지스터의 전달 특성으로 선형적인 특성,
도 4a은 2층의 절연막을 이용하여 확산전류증폭 트랜지스터의 전달 특성으로 로그스케일 특성, 전류가 ~210-5 A 수준이다.
도 4b은 3층의 절연막을 이용하여 확산전류증폭 트랜지스터의 전달 특성으로 로그스케일 특성, 전류가 ~310-4 A 수준이다.
도 4b은 5층의 절연막을 이용하여 확산전류증폭 트랜지스터의 전달 특성으로 로그스케일 특성, 전류가 ~410-3 A 수준이다.
도 5는 SiOC 두께가 8.88 Å 인 것을 보여준다.
본 발명은 채널이 필요없는 양방향성 터널링 트랜지스터의 전압전류의 동작범위가 낮아 기존 마이크로프로세서와 인터페이스하기 위해서는 4~20 mA (~10-3 A) 수준으로 높아야 된다. 따라서 전자소자를 구동하는 확산전류의 양을 충분히 증폭시켜야 할 필요가 있다. 공핍층에 흐르는 확산전류를 증가시키기 위해서 절연막을 수직으로 쌓아 올리고 투명전극은 SiOC/투명전극/SiOC의 구조로 삽입하여 절연막이 공핍층의 역할을 할 수 있도록 구성하여 확산전류가 직렬로 연결되게 하여 증폭효과를 얻게 된다.
전자소자에서 신호발생과정을 살펴보면, 게이트 절연막으로서 분극성을 감소시켜 유전상수가 낮아지는 SiOC 절연막에 (-)전압을 걸면 반대편에 (+)확산전류가 흐르고, 반대로 (+)전압을 걸면 반대편에 (-)확산전류가 흐르는 유전체의 자발적인 분극특성을 이용하여 트랜지스터의 게이트 절연막을 SiOC 박막을 사용할 경우 게이트 전극의 변화에 따라서 채널층이 없어도 n-타입 트랜지스터와 p-타입 트랜지스터가 동시에 가능한 양방향성 트랜지스터를 얻을 수 있다.
전극에 (+)전압을 걸면 반대편에 (-)전류가 흐르는 유전체의 자발적인 분극특성은 확산전류를 형성하며, 확산전류는 드리프트 전류의 방향과 반대방향으로 작용하기 때문에 내부 전위차를 감소시키는 효과가 있다. 따라서 저 유전상수를 갖는 유전체의 자발적인 분극특성은, 금속접촉에 의한 저항의 증가가 문제가 되는 될 수 있는 금속/반도체 계면 사이에 SiOC 보호막으로 사용할 경우, 확산전류 발생에 의한 내부 전위차가 금속에 인가되는 전류의 방향과 반대로 작용하기 때문에 금속 접촉시 저항이 증가하는 효과가 사라지게 되며 결과적으로 금속접촉을 통하여 많은 전류가 흐르게 된다.
하지만 확산전류는 이동도가 크고 안정성이 높으나 확산전류가 전하의 이동에 의해서 이루어지는 것이 아니고 공핍층에서 전위차에 의한 변위전류에 해당하기 때문에 전류크기는 매우 작다. 전류크기가 작아서 상용화된 마이크로프로세서에 적용하기가 부적합하여 센서제작에 걸림돌이 된다. 따라서 센서소자에 응용하기 위해서는 미세한 확산전류의 양을 증폭시켜주는 일은 필수적이다.
이하, 첨부된 도면을 참조하면서 본 발명의 실시 예에 따른 다층전류 증폭기판과 전자센서에 필요한 SiOC 게이트 절연막에 흐르는 확산전류를 사용한 박막 트랜지스터 및 그 제조방법에 대해 상세히 설명하기로 한다.
도 1a와 도 1b는 확산전류를 증폭시키기 위한 다중전류 증폭기판의 구조를 나타내며, 기판(300) 위에 SiOC 게이트 절연막(100), 그 위에 투명전극(200)이 반복적으로 올려지며 게이트 절연막에 확산전류가 발생하면 직렬형태로 구성된 다층전류 증폭회로를 구성하여 확산전류의 값이 증가하는 전자센서 기판을 보여준다.
본 발명에 따른 도 2a와 도 2b의 다층전류 증폭기판을 이용하여 양방향성 터널링 트랜지스터를 구성한 단면도를 보여주며, 게이트 절연막 위에 소스 전극(402)과 드레인 전극(403)이 적층이 되고 반대편에 게이트 전극(401)을 갖는 구조로 이루어져 있다.
이때, 상기 게이트 절연막(100)은 SiOC 박막으로 이루어지며, 상기 게이트 절연막의 허용 누설전류의 범위는 10-15 ~ 10-10 A 이하인 것이 바람직하다.
SiOC 박막을 사용한 확산전류를 이용하여 반도체 트랜지스터를 제작하는데 있어서 이동도가 높은 트랜지스터를 제작하기 위해서는 게이트 절연막(100)이 분극의 특성이 없어야 하는 것이 필수적이다.
게이트 절연막으로 사용할 SiOC 박막의 분극을 없애고 유전상수가 낮은 절연막을 제작하기 위해서 스퍼터 방법, ICP-CVD 방법, PE-CVD 방법이 있을 수 있으며, 스퍼터 방법에 의한 SiOC 박막의 제조방법의 일 실시예는 다음과 같다.
초기조건은 10-5 Torr, 공정조건은 1.2 Torr이며, SiOC 박막의 성분비를 조절하기 위해서 산소 가스를 이용하고 SiOC 타겟(SiOx: CHx=[100-X] : X M%)을 사용한다. 여기서
Figure 112016086930030-pat00001
영역의 값을 갖는다. 플라즈마를 만들기 위해서 사용하는 산소의 유량비는 5sccm 에서 30sccm 으로 변화시키며, RF 마그네트론 스퍼터링 방법으로 증착시키는데 있어서 파워는 250~400W 범위에서 10분~20분 동안 증착시킨다.
도 3a, 도 3b와 도 3c는 은 본 발명의 제2실시예에 따른 채널이 없는 확산전류에 의해서 동작되는 박막 트랜지스터의 IDS-VGS 전달특성의 선형특성을 나타낸 그래프로서, 게이트 전압을 양의 바이어스와 음의 바이어스로 인가할 때의 드레인-소스 전류의 변화를 나타낸다. 도 3a는 2층의 게이트 절연막을 갖는 전자소자의 IDS-VGS 전달특성에서 IDS가 ~210-5 A 수준이고,
도 3b는 3층의 게이트 절연막을 갖는 전자소자의 IDS-VGS 전달특성에서 IDS가 ~310-4 A 수준이고, 도 3c는 5층의 게이트 절연막을 갖는 전자소자의 IDS-VGS 전달특성에서 IDS가 ~410-3 A 수준으로 점차적으로 증가하는 것을 보여준다.
도 4a, 도 4b와 도 4c는 은 다층전류 증폭기판을 사용한 전자소자의 IDS-VGS 전달특성으로 로그스케일로 변환하여 보여주고 있다.
양방향성 트랜지스터의 IDS-VGS 전달특성은 게이트 전압이 음의 방향에서 양의 방향으로 달라질 때 드레인 전류는 양방향에서 음의 방향으로 변하면서, 양방향성을 나타낸다.
SiOC 박막 구성에 포함된 분극을 줄이기 위해서, 상기 게이트 절연막(120)의 유전상수를 0.8～2.5 범위로 제한하기 위해서는 SiOC 타겟의 조성 중 탄소함량이 0.05~5% 범위인 것이 바람직하다.
전술한 바와 같이, 본 발명의 상세한 설명에서는 첨부된 도면에 의해 참조되는 바람직한 실시 예를 중심으로 구체적으로 기술되었으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해서 정해져야 한다.
100: 절연막 401: 게이트 전극
200: 투명전극 402: 소스 전극
300: 전도성이 있는 기판 403: 드레인 전극
301: 전도성이 없는 기판

Claims (11)

  1. 전도성 기판;
    상기 전도성 기판 위에 형성된 게이트 전극;
    유전상수가 1.0~2.0이고, 허용 누설전류의 범위가 10-15~10-10A인 SiOC 박막으로서, 상기 기판 및 상기 게이트 전극 위에 형성된 제1게이트 절연막;
    상기 제1게이트 절연막 위에 형성되는 투명전극;
    유전상수가 1.0~2.0이고, 허용 누설전류의 범위가 10-15~10-10A인 SiOC 박막으로서, 상기 투명전극 위에 형성되는 제2게이트 절연막;
    상기 투명전극과 상기 제2게이트 절연막을 순차적으로 반복하여 수직으로 다층 적층된 확산전류증폭층;
    상기 확산전류증폭층의 최상위 게이트 절연막 위에 형성되되, 상기 게이트 전극의 좌우에 각각 배치되는 소스 전극 및 드레인 전극;
    을 포함하는 전류제어 전자센서용 적층형 기판.
  2. 비 전도성 기판;
    상기 비 전도성 기판 위에 형성된 투명전극;
    상기 투명전극 위에 형성된 게이트 전극;
    유전상수가 1.0~2.0이고, 허용 누설전류의 범위가 10-15~10-10A인 SiOC 박막으로서, 상기 투명전극 및 상기 게이트 전극 위에 형성된 게이트 절연막;
    상기 투명전극과 상기 게이트 절연막을 순차적으로 반복하여 수직으로 다층 적층된 확산전류증폭층;
    상기 확산전류증폭층의 최상위 게이트 절연막 위에 형성되되, 상기 게이트 전극의 좌우에 각각 배치되는 소스 전극 및 드레인 전극;
    을 포함하는 전류제어 전자센서용 적층형 기판.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1항 또는 제 2항에 있어서, 상기 투명전극은,
    Al, 나노와이어, 그래핀, ITO, 투명전도성 산화물(TCO)기반의 투명전극인 AZO, ZTO, IGZO, ZITO, SiZO, 하이브리드 (복합소재) 투명전극 및 CNT 기반 투명전극 중 어느 하나로 이루어지는 것을 특징으로 하는 전류제어 전자센서용 적층형 기판.
  7. 삭제
  8. 제 2항의 전류제어 전자센서용 적층형 기판을 제조하기 위한 제조방법으로서,
    기판을 준비하는 단계;
    상기 기판 위에 투명전극을 형성하는 단계;
    상기 투명전극 위에 게이트 전극을 형성하는 단계;
    상기 기판 및 상기 게이트 전극 위에, 초기조건 10-5 Torr, 공정조건 1.2 Torr, SiOC 박막의 성분비를 조절하기 위해서 산소가스를 이용하고, SiOC 타겟(SiOx:CHx=[100-X]:X M%, 여기서
    Figure 112017115033678-pat00014
    )의 탄소함량이 0.05~5%이며, 플라즈마를 만들기 위해서 사용하는 산소의 유량비는 5~30sccm 범위에서 변화시키며, 파워 250~400W 범위에서 10~20분 동안 RF 마그네트론 스퍼터링으로 유전상수가 1.0~2.0이고, 허용 누설전류의 범위가 10-15~10-10A인 SiOC 막박을 게이트 절연막으로 형성하는 단계;
    상기 투명전극 형성 단계와 상기 게이트 절연막 형성 단계를 순차적으로 반복하여 수직으로 다층 적층하는 단계;
    적층된 최상위 게이트 절연막 위에 상기 게이트 전극의 좌우에 각각 배치되도록 소스 전극 및 드레인 전극을 각각 형성하는 단계;로 이루어지는 것을 특징으로 하는 전류제어 전자센서용 적층형 기판 제조방법.
  9. 삭제
  10. 삭제
  11. 삭제
KR1020160114509A 2016-09-06 2016-09-06 전류제어 전자센서용 적층형 기판 및 그 제조방법 KR101865242B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160114509A KR101865242B1 (ko) 2016-09-06 2016-09-06 전류제어 전자센서용 적층형 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160114509A KR101865242B1 (ko) 2016-09-06 2016-09-06 전류제어 전자센서용 적층형 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20180027201A KR20180027201A (ko) 2018-03-14
KR101865242B1 true KR101865242B1 (ko) 2018-07-04

Family

ID=61660651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160114509A KR101865242B1 (ko) 2016-09-06 2016-09-06 전류제어 전자센서용 적층형 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101865242B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101625207B1 (ko) 2014-08-08 2016-05-27 (주)그린광학 박막 트랜지스터 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101625207B1 (ko) 2014-08-08 2016-05-27 (주)그린광학 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR20180027201A (ko) 2018-03-14

Similar Documents

Publication Publication Date Title
CN102403361B (zh) 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置
US8785912B2 (en) Graphene electronic device including a plurality of graphene channel layers
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
KR101694877B1 (ko) 그라핀 소자 및 그 제조 방법
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
KR101528992B1 (ko) 전계 효과형 트랜지스터, 표시 장치, 센서 및 전계 효과형 트랜지스터의 제조 방법
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
KR101694270B1 (ko) 고속전자센서용 기판 및 그 제조방법
KR101634101B1 (ko) 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 표시 장치, 센서 및 x 선 디지털 촬영 장치
KR20130019700A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
KR20080052107A (ko) 산화물 반도체층을 구비한 박막 트랜지스터
KR20120110873A (ko) 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
JP2010103451A (ja) 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
CN103140920A (zh) 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
JP2007115808A (ja) トランジスタ
KR20120114901A (ko) 반도체소자 및 그 제조방법
KR20120021454A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN104347813B (zh) 晶体管、制造晶体管的方法和包括晶体管的电子装置
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
KR101587129B1 (ko) 양방향성 트랜지스터 및 그 제조방법
KR101882856B1 (ko) 고감도 전자센서용 트랜지스터
KR101865242B1 (ko) 전류제어 전자센서용 적층형 기판 및 그 제조방법
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101578590B1 (ko) 산화물 반도체 박막의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right