KR101860283B1 - 입력 제어식 반전 불균형 보상 - Google Patents

입력 제어식 반전 불균형 보상 Download PDF

Info

Publication number
KR101860283B1
KR101860283B1 KR1020177021014A KR20177021014A KR101860283B1 KR 101860283 B1 KR101860283 B1 KR 101860283B1 KR 1020177021014 A KR1020177021014 A KR 1020177021014A KR 20177021014 A KR20177021014 A KR 20177021014A KR 101860283 B1 KR101860283 B1 KR 101860283B1
Authority
KR
South Korea
Prior art keywords
refresh rate
display
image frame
polarity
timing controller
Prior art date
Application number
KR1020177021014A
Other languages
English (en)
Other versions
KR20170092701A (ko
Inventor
차오하오 왕
데이비드 에스. 잘라티모
레이 자오
크리스토퍼 피. 탄
파올로 사케또
산드로 에이치. 핀츠
이 황
쥔 치
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20170092701A publication Critical patent/KR20170092701A/ko
Application granted granted Critical
Publication of KR101860283B1 publication Critical patent/KR101860283B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

일 실시예는 제1 리프레시 레이트 또는 제2 리프레시 레이트로 이미지 프레임들을 표시하는 전자 디스플레이- 제2 리프레시 레이트는 제1 리프레시 레이트보다 낮음 -; 전압을 디스플레이 패널에 인가함으로써 이미지 프레임들을 기록하는 디스플레이 드라이버; 및 타이밍 컨트롤러를 포함하고, 타이밍 컨트롤러는 이미지 소스로부터 제1 이미지 데이터를 수신하고 - 제1 이미지 데이터는 제1 이미지 프레임 및 제2 리프레시 레이트와 동일한 제1 바람직한 리프레시 레이트를 기술함 -, 전압 극성들의 제1 세트를 디스플레이 패널에 인가하여 제1 이미지 프레임을 제1 리프레시 레이트로 표시하고, 누적된 반전 불균형의 극성이 전압 극성들의 제1 세트의 극성과 동일하면 전압 극성들의 제2 세트를 인가하여 제1 이미지 프레임을 제2 리프레시 레이트로 표시하도록 디스플레이 드라이버에 지시한다.

Description

입력 제어식 반전 불균형 보상
본 개시내용은 일반적으로 전자 디스플레이에 관한 것으로서, 더욱 상세하게는, 전자 디스플레이에서의 프레임 반복 완화에 관한 것이다.
이 섹션은 본 기술들의 다양한 양태에 관련될 수 있는 다양한 양태의 기술에 대하여 독자에게 소개하도록 의도되며, 이는 하기에 설명 및/또는 청구된다. 이 논의는 본 개시 내용의 다양한 양태에 대한 더 나은 이해를 용이하게 하기 위해 독자에게 배경 정보를 제공하는 데 도움이 될 것으로 여겨진다. 따라서, 이들 진술은 이러한 관점에서 읽혀져야 하며 종래 기술을 인정하는 것으로 이해해서는 안 된다.
일반적으로, 전자 디스플레이는 전자 디스플레이의 디스플레이 패널에 이미지 프레임들을 연속적으로 기록(writing)함으로써 정보의 시각적 표현들을 사용자가 인식하도록 할 수 있다. 더욱 상세하게는, 양의 극성 전압 및/또는 음의 극성 전압을 디스플레이 패널의 픽셀들에 인가함으로써 이미지 프레임이 표시될 수 있다. 예를 들어, 열 반전(column inversion) 기술에서, 홀수 열들에는 양의 극성 전압이 인가되고, 짝수 열들에는 음의 극성 전압이 인가되어 제1 이미지 프레임 또는 연속적인 이미지 프레임들의 제1 세트를 표시할 수 있다. 후속적으로, 홀수 열들에 음의 극성 전압이 인가되고 짝수 열들에 양의 극성 전압이 인가되어 제2 이미지 프레임 또는 연속적인 이미지 프레임들의 제1 세트 이후에 일어나는 연속적인 이미지 프레임들의 제2 세트를 표시할 수 있다.
본 명세서에 사용된 바와 같이, "리프레시 레이트"는 이미지 프레임들(예컨대, 제1 및 제2 이미지 프레임)이 디스플레이 패널에 기록되는 빈도를 설명하도록 의도된다. 따라서, 일부 실시예에서, 전자 디바이스의 리프레시 레이트를 조절하는 것은 전자 디스플레이에 의한 전력 소모를 조절할 수 있다. 예를 들어, 리프레시 레이트가 더 높으면, 전력 소모는 또한 더 높을 수 있다. 반면에, 리프레시 레이트가 더 낮으면, 전력 소모는 또한 더 낮을 수 있다.
사실상, 일부 실시예들에서, 리프레시 레이트는 심지어 연속적으로 표시되는 이미지 프레임들 사이에서도 달라질 수 있다. 예를 들어, 위의 예를 계속하여, 제1 이미지 프레임은 60 ㎐의 리프레시 레이트로 표시될 수 있고, 제2 이미지 프레임은 30 ㎐의 리프레시 레이트로 표시될 수 있다. 그와 같이, 홀수 열들에 음의 극성 전압이 양의 극성 전압보다 두배 더 길게 인가될 수 있다. 유사하게, 짝수 열들에 양의 극성 전압이 음의 극성 전압보다 두배 더 길게 인가될 수 있다. 그러나, 리프레시 레이트가 달라지면 반대 극성 전압이 디스플레이 패널에 인가되는 듀레이션이 상이할 수 있기 때문에, 반전 불균형(예컨대, 극성화, 바이어스 전압이라고도 지칭됨)이 디스플레이 패널에 누적되어 화질을 떨어뜨릴 수 있다.
본 명세서에 개시된 소정 실시예들의 개요가 아래에 제시된다. 이러한 양태들은 단지 이러한 소정 실시예들의 간단한 개요를 독자에게 제공하기 위해 제시되며, 이들 양태는 본 개시 내용의 범위를 제한하도록 의도되지 않음이 이해되어야 한다. 사실상, 본 개시 내용은 아래에 제시되지 않을 수 있는 다양한 양태를 포함할 수 있다.
본 개시내용은 일반적으로 전자 디스플레이 상에 표시되는 이미지의 품질을 개선하는 것에 관한 것으로, 특히 전자 디스플레이의 리프레시 레이트가 변동될 때 전자 디스플레이 상에 표시되는 이미지의 품질을 개선하는 것에 관련된다. 더욱 상세하게는, 리프레시 레이트가 변동될 때 각각의 연속적인 이미지가 표시되는 듀레이션이 변동될 수 있다. 그와 같이, 이미지 프레임을 표시하기 위하여 양의 극성과 음의 극성 전압을 인가하는 사이에 반전 기술들이 달라지면, 반전 불균형이 누적되어, 픽셀들을 극성화시키고 화질을 떨어뜨릴 수 있다.
따라서, 본 명세서에 기재된 기술들은, 각각의 이미지 프레임을 표시하기 위하여 인가되는 전압의 극성 및 듀레이션을 처리함으로써, 전자 디스플레이의 픽셀들에서 일어나는 극성화를 감소시킬 수 있다. 일부 실시예들에서, 전자 디스플레이 내의 타이밍 컨트롤러는, 이미지 소스로부터 수신된 대응하는 이미지 데이터에 포함된 라인들의 수에 기초하여, 각각의 이미지 프레임을 표시하기 위하여 인가되는 전압의 듀레이션을 결정할 수 있다. 추가적으로, 타이밍 컨트롤러는, 전자 디스플레이의 픽셀들에 누적된 반전 불균형(예컨대, 극성화)에 적어도 부분적으로 기초하여, 각각의 프레임을 표시하기 위한 전압의 극성을 결정할 수 있다. 예를 들어, 타이밍 컨트롤러는 전압 극성들의 제1 세트(예컨대, 홀수 열들에 양의 극성이 인가되고 짝수 열들에 음의 극성이 인가됨)가 전자 디스플레이 픽셀들에 인가되면 카운트를 증가시키고, 전압 극성들의 제2 세트(예컨대, 홀수 열들에 음의 극성이 인가되고 짝수 열들에 양의 극성이 인가됨)가 전자 디스플레이 픽셀들에 인가되면 카운트를 감소시킬 수 있다. 그와 같이, 타이밍 컨트롤러는 카운터 값을 0으로 향하게 하는 전압 극성들을 인가함으로써 전자 디스플레이 내의 누적된 반전 불균형을 감소시킬 수 있다.
일부 실시예들에서, 각각의 픽셀에 인가되는 전압의 극성을 양과 음으로 교번하여 연속적으로 이미지 프레임들을 표시함으로써 인지가능한 휘도 급등의 가능성이 감소될 수 있다. 따라서, 픽셀들의 반전 불균형을 감소시키거나 또는 적어도 유지하기(예컨대, 악화되지 않음) 위하여, 감소된 리프레시 레이트(예컨대, 60 ㎐ 미만)로 표시되는 이미지 프레임들은 디스플레이 패널의 누적된 반전 불균형에 반대되는 전압 극성들의 세트를 이용하여 픽셀들에 기록될 수 있다. 또한, 일부 실시예들에서, 감소된 리프레시 레이트의 인지가능성을 감소시키기 위하여, 스텝다운 중간(step-down intermediate) 리프레시 레이트가 사용될 수 있다. 따라서, 픽셀들의 반전 불균형을 감소시키거나 또는 적어도 유지하기(예컨대, 악화되지 않음) 위하여, 짝수 번째의 이미지 프레임들이 각각의 스텝다운 중간 리프레시 레이트로 표시될 수 있다. 다시 말해서, 본 명세서에 기재된 기술들은 반전 불균형에 의해 야기되는 시각적 결함들의 가능성을 감소시킬 수 있고, 또한 전자 디스플레이에서 휘도 급등의 가능성 및/또는 감소된 리프레시 레이트의 인지가능성을 감소시킬 수 있다.
본 개시 내용의 다양한 양태는 다음의 상세한 설명을 읽을 때 그리고 도면들을 참조할 때 더 잘 이해될 수 있다.
도 1은 실시예에 따른, 이미지 프레임들을 표시하는데 사용되는 컴퓨팅 디바이스의 블록도이다.
도 2는 실시예에 따른, 도 1의 컴퓨팅 디바이스의 예이다.
도 3은 실시예에 따른, 도 1의 컴퓨팅 디바이스의 예이다.
도 4는 실시예에 따른, 도 1의 컴퓨팅 디바이스의 예이다.
도 5는 실시예에 따른, 이미지 프레임들을 표시하는데 사용되는 도 1의 컴퓨팅 디바이스의 일부의 블록도이다.
도 6은 실시예에 따른, 전자 디스플레이 상에 이미지 프레임들을 연속적으로 표시하기 위한 프로세스의 흐름도이다.
도 7은 실시예에 따른, 이미지 프레임들을 표시할 리프레시 레이트를 결정하기 위한 프로세스의 흐름도이다.
도 8은 실시예에 따른, 단일 픽셀과 관련된 이미지 프레임들을 표시할 리프레시 레이트를 결정하기 위한 프로세스의 흐름도이다.
도 9는 실시예에 따른, 전자 디스플레이의 제1 가상 동작(hypothetical operation)의 예이다.
도 10은 실시예에 따른, 전자 디스플레이의 제2 가상 동작의 예이다.
도 11은 실시예에 따른, 이미지 프레임들을 표시할 리프레시 레이트를 결정하기 위한 다른 프로세스의 흐름도이다.
도 12는 실시예에 따른, 전자 디스플레이의 제3 가상 동작의 예이다.
도 13은 실시예에 따른, 이미지 프레임들을 표시할 리프레시 레이트를 결정하기 위한 추가적인 프로세스의 흐름도이다.
도 14는 실시예에 따른, 전자 디스플레이의 제4 가상 동작의 예이다.
도 15는 실시예에 따른, 전자 디스플레이의 제5 가상 동작의 예이다.
본 개시 내용의 하나 이상의 특정 실시예가 하기에 설명될 것이다. 설명되는 이들 실시예는 현재 개시된 기술들의 예들일 뿐이다. 추가적으로, 이들 실시예의 간결한 설명을 제공하려는 노력으로, 실제 구현의 모든 특징부들이 본 명세서에 설명되지는 않을 수 있다. 임의의 엔지니어링 또는 설계 프로젝트에서와 같이 임의의 그러한 실제 구현의 개발에 있어서, 구현마다 다를 수 있는 시스템 관련 및 사업 관련 제약들의 준수와 같은, 개발자의 특정 목표들을 실현하기 위해 많은 구현-특정 결정들이 이루어져야 함이 이해되어야 한다. 더욱이, 그러한 개발 노력은 복잡하고 시간이 걸리는 것일 수 있지만, 그럼에도 불구하고 본 개시 내용의 이익을 갖는 당업자에게는 설계, 제조 및 제작의 일상적인 과제일 수 있다는 것이 이해되어야 한다.
본 개시 내용의 다양한 실시예들의 요소들을 소개할 때, 단수 형태("a", "an", 및 "the")는 하나 이상의 요소가 있음을 의미하도록 의도된다. 용어 "포함하는(comprising, including)", 및 "갖는(having)"은 포괄적인 것이고 열거된 요소들 이외의 추가 요소들이 있을 수 있음을 의미하도록 의도된다. 추가적으로, 본 개시 내용의 "하나의 실시예" 또는 "일 실시예"에 대한 언급은 언급된 특징부들을 또한 포함하는 추가 실시예들의 존재를 배제하는 것으로 해석되도록 의도되지 않음이 이해되어야 한다.
전술한 바와 같이, 전자 디스플레이는 디스플레이 패널 상의 픽셀들에 전압을 인가함으로써 이미지 프레임들을 표시할 수 있다. 보다 구체적으로, 픽셀들은 인가된 전압의 규모에 적어도 부분적으로 기반하여 광을 전송할 수 있다. 그러나, 직류(DC) 전압이 연장된 기간동안 픽셀에 인가되면, 반전 불균형이 픽셀들에 누적됨으로써, 픽셀들을 극성화하고 표시되는 화질을 떨어뜨릴 수 있다. 예를 들어, 양의 전압이 연장된 기간 동안 픽셀에 인가되면, 픽셀은 양으로 극성화되기 시작할 수 있다. 그와 같이, 전압이 픽셀에 인가되면, 양의 극성화는 픽셀로 하여금 인가된 전압보다 더 높은 전압을 갖도록 할 수 있고, 이로 인해 픽셀은 부정확하게 광을 전송한다(예컨대, 시각적 결함).
따라서, 그러한 시각적 결함들의 발생을 감소시키는 반전 균형 기술들을 이용하는 것이 이익일 수 있다. 더욱 상세하게는, 양의 극성 전압과 음의 극성 전압을 픽셀에 교번하여 인가함으로써 픽셀을 극성화할 가능성이 감소될 수 있다. 본 명세서에 사용된 바와 같이, "전압 극성들의 세트"는 이미지 프레임을 표시하기 위하여 픽셀들에 인가되는 전압 극성들을 설명하도록 의도된다. 다시 말해서, 반전 기술들은 일반적으로 전압 극성들의 제1 세트와 전압 극성들의 제2 세트를 교번하여 인가하여, 전압 극성들의 하나의 세트가 인가되면 각각의 픽셀에 인가되는 전압 극성이 양이 되고 전압 극성들의 다른 세트가 인가되면 각각의 픽셀에 인가되는 전압 극성이 음이 되도록 한다.
예를 들어, 열 반전 기술에서, 전압 극성들의 제1 세트는 양의 극성 전압을 홀수 열들에 인가하고 음의 극성 전압을 짝수 열들에 인가하는 것을 포함할 수 있고, 전압 극성들의 제2 세트는 음의 극성 전압을 홀수 열들에 인가하고 양의 극성 전압을 짝수 열들에 인가하는 것을 포함할 수 있다. 다시 말해서, 제1 이미지 프레임은 전압 극성들의 제1 세트를 픽셀들에 인가함으로써 표시될 수 있고 연속적으로 표시되는 제2 이미지 프레임은 이미지 극성들의 제2 세트를 인가함으로써 표시될 수 있다. 그와 같이, 일정한 리프레시 레이트에서, 각각의 픽셀에 인가되는 반대 극성 전압이 서로 상쇄되어 반전 불균형(예컨대, 극성화)의 위험을 감소시킬 수 있다.
그러나, 일부 실시예들에서, 전자 디스플레이는 다양한 가변적인 리프레시 레이트로 스위칭될 역량을 가질 수 있다. 예를 들어, 전자 디스플레이는 정상 리프레시 레이트(예컨대, 프레임 당 60 ㎐)를 이용하는 것에서 감소된 리프레시 레이트(예컨대, 프레임 당 45 ㎐ 또는 30 ㎐)를 이용하는 것으로 또는 그 반대로 스위칭될 수 있다. 본 명세서에 사용된 바와 같이, "정상 리프레시 레이트"는 전자 디스플레이가 정적인 콘텐츠와 가변적인 콘텐츠 둘 모두를 표시할 수 있는 리프레시 레이트를 설명하는 것으로 의도되며, "감소된 리프레시 레이트"는 정상 리프레시 레이트보다 낮은 임의의 리프레시 레이트를 설명하는 것으로 의도된다. 예를 들어, 다양한 가변성 리프레시 레이트가 사용되면, 제1 이미지 프레임을 표시하는 데 사용되는 리프레시 레이트는 제2 이미지 프레임을 표시하는 데 사용되는 리프레시 레이트와 상이할 수 있다. 다시 말해서, 전압 극성들의 각각의 세트가 픽셀들 내에서 유지되는 듀레이션은 달라질 수 있다.
그러한 실시예들에서, 픽셀들에 인가되는 전압의 극성을 교번시키더라도 여전히 픽셀들의 극성화를 야기할 수 있다. 예를 들어, 극단적인 경우에, 제1 이미지 프레임은 전압 극성들의 제1 세트를 인가함으로써 30 ㎐로 표시될 수 있고, 제2 이미지 프레임은 전압 극성들의 제2 세트를 인가함으로써 60 ㎐로 표시될 수 있고, 제3 이미지 프레임은 전압 극성들의 제1 세트를 인가함으로써 30 ㎐로 표시될 수 있고, 제4 이미지 프레임은 전압 극성들의 제2 세트를 인가함으로써 60 ㎐로 표시될 수 있고, 이와 같이 계속된다. 그와 같은 경우에, 연장된 기간동안, 홀수 열들의 픽셀들은 양으로 극성화될 수 있고 짝수 열들의 픽셀들은 음으로 극성화될 수 있다.
따라서, 아래 더 상세하게 기술되는 바와 같이, 본 명세서에 기재된 기술들은, 각각의 이미지 프레임을 표시하기 위하여 전압이 픽셀에서 유지되는 극성 및 듀레이션을 처리함으로써, 전자 디스플레이의 픽셀들 내에 누적되는 반전 불균형(예컨대, 극성화)을 감소시킬 수 있다. 예를 들어, 일부 실시예들에서, 전자 디스플레이는 변동하는 리프레시 레이트를 이용하여 이미지 프레임들을 표시하는 디스플레이 패널, 및 타이밍 컨트롤러를 포함할 수 있다. 더욱 상세하게는, 타이밍 컨트롤러는 이미지 소스로부터 이미지 데이터를 수신하고, 디스플레이 패널의 극성화를 결정하고, 적어도 부분적으로 디스플레이 패널의 극성화에 기초하여 디스플레이 패널 상에 이미지 프레임을 기록하기 위하여 디스플레이 패널에 전압을 인가하도록 전자 디스플레이 내의 드라이버에 지시할 수 있다. 예를 들어, 극성화를 결정하기 위하여, 타이밍 컨트롤러는, 전압 극성들의 제1 세트가 인가되면 카운트를 증가시키고 전압 극성들의 제2 세트가 인가되면 카운트를 감소시키는 카운터를 이용할 수 있다. 그와 같이, 타이밍 컨트롤러는 카운터 값을 0으로 향하게 하는 전압 극성들의 세트를 인가함으로써 디스플레이 패널에 누적된 반전 불균형을 감소시킬 수 있다.
그러나, 일부 실시예들에서, 전압 극성들의 동일한 세트를 이용하여 연속적인 이미지 프레임들을 표시하는 것은 인지가능한 휘도 급등을 야기할 수 있다. 그와 같이, 본 명세서에 기재된 기술들은 전압 극성들의 제1 세트와 전압 극성들의 제2 세트를 교번하여 연속적인 이미지 프레임들을 표시함으로써 인지가능한 휘도 급등의 가능성을 감소시킬 수 있다. 따라서, 픽셀들의 반전 불균형을 감소시키거나 또는 적어도 유지하기(예컨대, 악화되지 않음) 위하여, 감소된 리프레시 레이트(예컨대, 60 ㎐ 미만)로 표시되는 이미지 프레임들은 디스플레이 패널의 극성화에 반대되는 전압 극성들의 세트를 이용하여 픽셀들에 기록될 수 있다. 예를 들어, 홀수 열들의 픽셀들이 음으로 극성화되고 짝수 열들의 픽셀들이 양으로 극성화되면, 전압 극성들의 제1 세트를 인가함으로써 감소된 리프레시 레이트로 표시되는 이미지 프레임이 표시될 수 있다(예컨대, 홀수 열들에 양의 극성이 인가되고 짝수 열들에 음의 극성이 인가됨). 반면에, 홀수 열들의 픽셀들은 양으로 극성화되고 짝수 열들의 픽셀들은 음으로 극성화되면, 전압 극성들의 제2 세트를 인가함으로써 감소된 리프레시 레이트로 표시되는 이미지 프레임이 표시될 수 있다(예컨대, 홀수 열들에 음의 극성이 인가되고 짝수 열들에 양의 극성이 인가됨).
또한, 연속적인 이미지 프레임들이 표시되는 리프레시 레이트를 갑자기 감소시키는 것은 리프레시 레이트의 변화의 인지가능성을 증가시킬 수 있다. 따라서, 일부 실시예들에서, 스텝다운 중간 리프레시 레이트(예컨대, 45 ㎐)를 이용하여 목표 리프레시 레이트(예컨대, 30 ㎐)로 점진적으로 하강할 수 있다. 따라서, 픽셀들의 반전 불균형을 감소시키거나 또는 적어도 유지하기(예컨대, 악화되지 않음) 위하여, 짝수 번째의 이미지 프레임들이 각각의 스텝다운 중간 리프레시 레이트로 표시될 수 있다. 예를 들어, 제1 이미지 프레임은 전압 극성들의 제1 세트를 인가함으로써 60 ㎐로 표시될 수 있고, 제2 이미지 프레임은 전압 극성들의 제2 세트를 인가함으로써 45 ㎐의 스텝다운 중간 리프레시 레이트로 표시될 수 있고, 제3 이미지 프레임은 전압 극성들의 제1 세트를 인가함으로써 45 ㎐의 스텝다운 중간 리프레시 레이트로 표시될 수 있고, 제4 이미지 프레임은 전압 극성들의 제2 세트를 인가함으로써 30 ㎐의 목표의 감소된 리프레시 레이트로 표시될 수 있다.
추가적으로, 반전 불균형을 추가적으로 감소시키기 위하여, 가변성 리프레시 레이트를 이용하여, 반전 불균형과 동일한 극성을 갖는 전압 극성들의 제1 세트로 기록되는 이미지 프레임들은 더 짧은 듀레이션 동안 표시될 수 있는 반면(예컨대, 더 높은 리프레시 레이트), 반전 불균형과 반대 극성을 갖는 전압 극성들의 제2 세트로 기록되는 이미지 프레임들은 더 긴 듀레이션 동안 표시될 수 있도록(예컨대, 더 낮은 리프레시 레이트) 할 수 있다. 예를 들어, 홀수 열들의 픽셀들이 음으로 극성화되고 짝수 열들의 픽셀들이 양으로 극성화되면, 더 높은 리프레시 레이트(예컨대, 65 ㎐)로 전압 극성들의 제1 세트(예컨대, 홀수 열들에 양의 극성이 인가되고 짝수 열들에 음의 극성이 인가됨)를 인가함으로써 제1 이미지 프레임이 표시되고, 더 낮은 리프레시 레이트(예컨대, 55 ㎐)로 전압 극성들의 제2 세트(예컨대, 홀수 열들에 음의 극성이 인가되고 짝수 열들에 양의 극성이 인가됨)를 인가함으로써 제2 이미지 프레임이 표시된다.
다시 말해서, 본 명세서에 기재된 기술들은 반전 불균형에 의해 야기되는 시각적 결함들의 가능성을 감소시킬 수 있고, 또한 전자 디스플레이에서 휘도 급등의 가능성 및/또는 감소된 리프레시 레이트의 인지가능성을 감소시킬 수 있다. 설명을 돕기 위해, 이미지 프레임들을 표시하기 위해 전자 디스플레이(12)를 이용하는 컴퓨팅 디바이스(10)가 도 1에서 설명된다. 아래에서 더욱 상세히 설명될 바와 같이, 컴퓨팅 디바이스(10)는, 핸드헬드(handheld) 컴퓨팅 디바이스, 태블릿 컴퓨팅 디바이스, 노트북 컴퓨터 등과 같이, 임의의 적절한 컴퓨팅 디바이스일 수 있다.
따라서, 설명된 바와 같이, 컴퓨팅 디바이스(10)는 디스플레이(12), 입력 구조물들(14), 입력/출력(I/O) 포트들(16), 하나 이상의 프로세서(들)(18), 메모리(20), 비휘발성 저장 장치(22), 네트워크 인터페이스(24), 전원(26), 및 이미지 프로세싱 회로부(27)를 포함한다. 도 1에 설명된 다양한 컴포넌트들은 하드웨어 요소들(회로부 포함), 소프트웨어 요소들(비일시적 컴퓨터 판독가능한 매체에 저장된 컴퓨터 코드 포함), 또는 하드웨어와 소프트웨어 요소들 둘 모두의 조합을 포함할 수 있다. 도 1은 단지 특정 구현의 하나의 예이고 컴퓨팅 디바이스(10) 내에 존재할 수 있는 컴포넌트들의 형태들을 예시하도록 의도된 것임을 주의해야 한다. 추가적으로, 다양한 설명된 컴포넌트들은 보다 소수의 컴포넌트들에 통합될 수 있거나 추가의 컴포넌트들로 분리될 수 있음을 주의해야 한다. 예를 들어, 이미지 프로세싱 회로부(27)(예컨대, 그래픽 프로세싱 유닛)는 하나 이상의 프로세서(18) 내에 포함될 수 있다.
설명된 바와 같이, 프로세서(18) 및/또는 이미지 프로세싱 회로부(27)는 메모리(20) 및/또는 비휘발성 저장 장치(22)에 작동되게 결합된다. 보다 구체적으로, 프로세서(18) 및/또는 이미지 프로세싱 회로부(27)는, 이미지 데이터의 생성 및/또는 전송과 같이, 컴퓨팅 디바이스(10) 내에서 작동들을 수행하기 위해 메모리(20) 및/또는 비휘발성 저장 장치(22)에 저장된 명령어를 실행할 수 있다. 이와 같이, 프로세서(18) 및/또는 이미지 프로세싱 회로부(27)는 하나 이상의 범용 마이크로프로세서, 하나 이상의 ASIC(application specific processor), 하나 이상의 FPGA(field programmable logic array), 또는 이들의 임의의 조합을 포함할 수 있다. 추가적으로, 메모리(20) 및/또는 비휘발성 저장 장치(22)는 프로세서(18) 및/또는 이미지 프로세싱 회로부(27)에 의해 실행될 수 있는 명령어들 및 이들에 의해 처리될 데이터를 저장하는, 유형의 비일시적인 컴퓨터 판독가능 매체일 수 있다. 다시 말해서, 메모리(20)는 RAM(random access memory)을 포함할 수 있고 비휘발성 저장 장치(22)는 ROM(read only memory), 재기록 가능한 플래시 메모리, 하드 드라이브들, 광학 디스크들 등을 포함할 수 있다. 예시적인 방식으로, 명령어들을 포함하는 컴퓨터 프로그램 제품은 운영 체제 또는 응용 프로그램을 포함할 수 있다.
추가적으로, 설명된 바와 같이, 프로세서(18)는 컴퓨팅 디바이스(10)를 네트워크에 통신되게 결합하는 네트워크 인터페이스(24)에 작동되게 결합된다. 예를 들어, 네트워크 인터페이스(24)는 컴퓨팅 디바이스(10)를 블루투스 네트워크와 같은 PAN(personal area network), 802.11x 와이파이 네트워크와 같은 LAN(local area network), 및/또는 4G 또는 LTE 셀룰러 네트워크와 같은 WAN(wide area network)에 연결할 수 있다. 게다가, 설명된 바와 같이, 프로세서(18)는, 컴퓨팅 디바이스(10) 내의 다양한 컴포넌트들에 전력을 제공하는, 전원(26)에 작동되게 결합된다. 이와 같이, 전원(26)은 재충전가능 리튬 폴리머(Li-poly) 배터리 및/또는 교류(AC) 전력 변환기와 같은 임의의 적합한 에너지원을 포함할 수 있다.
설명된 바와 같이, 프로세서(18)는 또한 컴퓨팅 디바이스(10)가 다양한 다른 전자 디바이스들과 인터페이싱 가능하게 할 수 있는, I/O 포트들(16), 및 사용자가 컴퓨팅 디바이스(10)와 상호 작용을 가능하게 할 수 있는, 입력 구조물들(14)과 작동되게 결합된다. 따라서, 입력 구조물들(14)은 버튼들, 키보드들, 마우스들, 트랙패드들 등을 포함할 수 있다. 따라서, 일부 실시예들에서, 디스플레이(12)는 터치 감응형 컴포넌트들을 포함할 수 있다.
사용자 입력을 가능하게 하는 것뿐만 아니라, 디스플레이(12)는 이미지 프레임들, 예컨대, 운영 체제용 그래픽 사용자 인터페이스(GUI), 애플리케이션 인터페이스, 스틸 이미지, 또는 비디오를 표시할 수 있다. 설명된 바와 같이, 디스플레이는 프로세서(18) 및 이미지 프로세싱 회로부(27)에 작동되게 결합된다. 따라서, 디스플레이(12)에 의해 표시된 이미지 프레임들은 프로세서(18) 및/또는 이미지 프로세싱 회로부(27)로부터 수신된 이미지 데이터에 기반할 수 있다.
아래 더 상세하게 기술되는 바와 같이, 디스플레이(12)에 의해 수신되는 이미지 데이터를 이용하여 대응하는 이미지 프레임이 표시되는 리프레시 레이트를 결정할 수 있다. 예를 들어, 프로세서(18) 및/또는 이미지 프로세싱 회로부(27)는 이미지 데이터 내에 포함된 수직 블랭크(Vblank) 라인들의 수에 기반하여 사용하기 위한 바람직한 리프레시 레이트를 주고받을 수 있다. 일반적으로, 라인들의 수(예컨대, 수직 블랭크 및 액티브 라인들)은 이미지 프레임이 표시되는 듀레이션과 직접 대응할 수 있는데, 그 이유는 디스플레이(12)가 하나의 라인을 기록하는 데 걸리는 시간이 일반적으로 일정하기 때문이다. 예를 들어, 표시되는 이미지 프레임이 2880x1800의 해상도를 갖고 60 ㎐로 표시된다면, 이미지 데이터는 52개의 수직 블랭크 라인 및 1800개의 액티브 라인들을 포함할 수 있다. 따라서, 이미지 프레임이 표시되는 듀레이션은 1852개의 라인으로 설명될 수 있다.
전술한 바와 같이, 컴퓨팅 디바이스(10)는 임의의 적절한 전자 디바이스일 수 있다. 설명을 돕기 위해, 휴대용 전화, 미디어 플레이어, 개인용 데이터 오거나이저, 핸드헬드 게임 플랫폼, 또는 그러한 디바이스들의 임의의 조합일 수 있는, 핸드헬드 디바이스(10A)의 일 예가 도 2에서 설명된다. 예를 들어, 핸드헬드 디바이스(10A)는 애플 사(Apple Inc.)로부터 입수가능한 아이팟(iPod) 또는 아이폰(iPhone) 중 임의의 모델일 수 있다.
설명된 바와 같이, 핸드헬드 디바이스(10A)는, 내부 컴포넌트들을 물리적 손상으로부터 보호할 수 있고 그들을 전자기 간섭으로부터 차폐시키기 위한, 인클로저(enclosure)(28)를 포함한다. 인클로저(28)는, 설명된 실시예에서, 아이콘들(32)의 어레이를 가진 그래픽 사용자 인터페이스(GUI)(30)를 표시하는, 디스플레이(12)를 둘러쌀 수 있다. 예시적인 방식으로, 아이콘(32)이 입력 구조물(14) 또는 디스플레이(12)의 터치 감지 컴포넌트 중 어느 하나에 의해 선택되면, 응용 프로그램이 시작할 수 있다.
추가적으로, 설명된 바와 같이, 입력 구조물(14)은 인클로저(28)를 관통할 수 있다. 전술한 바와 같이, 입력 구조물들(14)은 사용자가 핸드헬드 디바이스(10A)와 상호 작용하게 할 수 있다. 예를 들어, 입력 구조물들(14)은 핸드헬드 디바이스(10A)를 작동시키거나 정지시킬 수 있고, 사용자 인터페이스를 홈 스크린으로 네비게이트할 수 있고, 사용자 인터페이스를 사용자-설정 가능한 애플리케이션 스크린으로 네비게이트할 수 있고, 음성-인식 기능을 작동시킬 수 있고, 음량 조절을 제공할 수 있고, 진동 모드와 울림 모드 사이를 토글할 수 있다. 게다가, 설명된 바와 같이, I/O 포트들(16)은 인클로저(28)를 관통한다. 일부 실시예들에서, I/O 포트들(16)은, 예를 들어, 외부 디바이스들에 연결하기 위한 오디오 잭을 포함할 수 있다.
적합한 컴퓨팅 디바이스(10)를 추가적으로 도시하기 위하여, 애플 사로부터 입수가능한 아이패드(iPad)의 임의의 모델과 같은 태블릿 디바이스(10B)가 도 3에 기재된다. 추가적으로, 다른 실시예들에서, 컴퓨팅 디바이스(10)는 도 4에 도시된 바와 같이 컴퓨터(10C), 예컨대, 애플 사로부터 입수가능한 임의의 맥북(MacBook) 또는 아이맥(iMac)의 형태를 취할 수 있다. 도시된 바와 같이, 컴퓨터(10C)는 또한 디스플레이(12), 입력 구조물들(14), I/O 포트들(16), 및 하우징(28)을 포함한다.
위에 기재된 바와 같이, 디스플레이(12)는 프로세서(18) 및/또는 이미지 프로세싱 회로부(27)로부터 수신되는 이미지 데이터에 기초하여 이미지 프레임들을 표시할 수 있다. 보다 구체적으로, 이미지 데이터는 프로세서(18), 이미지 프로세싱 회로부(27), 및 디스플레이(12) 그 자체의 임의의 조합에 의해 처리될 수 있다. 설명을 돕기 위해, 이미지 데이터를 처리하고 통신하는 컴퓨팅 디바이스(10)의 부분(34)은 도 5에서 설명된다.
설명된 바와 같이, 컴퓨팅 디바이스(10)의 부분(34)은 이미지 소스(36), 타이밍 컨트롤러(TCON)(38), 및 디스플레이 드라이버(40)를 포함한다. 더욱 상세하게는, 이미지 소스(36)는 이미지 데이터를 생성하고 이미지 데이터를 타이밍 컨트롤러(38)에 전송할 수 있다. 따라서, 일부 실시예들에서, 소스(36)는 프로세서(18) 및/또는 이미지 프로세싱 회로부(27)일 수 있다. 추가적으로, 타이밍 컨트롤러(38)는 수신된 이미지 데이터를 분석할 수 있고 전자 디스플레이(12)의 디스플레이 패널에 전압을 인가함으로써 픽셀들에 이미지 프레임을 기록하도록 드라이버(40)에 지시할 수 있다. 그와 같이, 일부 실시예들에서, 타이밍 컨트롤러(38)와 디스플레이 드라이버(40)는 전자 디스플레이(12) 내에 포함될 수 있다.
이미지 데이터의 처리/분석 및/또는 다른 작동들의 수행을 용이하게 하기 위해, 타이밍 컨트롤러(38)는 프로세서(42)와 메모리(44)를 포함할 수 있다. 일부 실시예들에서, 타이밍 컨트롤러 프로세서(42)는 프로세서(18) 및/또는 이미지 프로세싱 회로부(27) 내에 포함될 수 있다. 다른 실시예들에서, 타이밍 컨트롤러 프로세서(42)는 별개의 프로세싱 모듈일 수 있다. 추가적으로, 일부 실시예들에서, 타이밍 컨트롤러 메모리(44)는 메모리(20), 저장 장치(22), 또는 다른, 유형의 비일시적인 컴퓨터 판독가능한 매체 내에 포함될 수 있다. 다른 실시예들에서, 타이밍 컨트롤러 메모리(44)는 타이밍 컨트롤러 프로세서(42)에 의해 실행가능한 명령어들을 저장하는 별개의, 유형의 비일시적인 컴퓨터 판독가능한 매체일 수 있다.
더욱 상세하게는, 타이밍 컨트롤러(38)는 수신된 이미지 데이터를 분석하여 각각의 픽셀에 인가하는 전압의 규모를 결정하고 바람직한 이미지 프레임을 얻고 그에 따라서 드라이버(40)에 지시할 수 있다. 추가적으로, 타이밍 컨트롤러(38)는 수신된 이미지 데이터를 분석하여, 이미지 데이터에 의해 설명되는 이미지 프레임을 표시하는 바람직한 리프레시 레이트를 결정하고 그에 따라서 드라이버(40)에 지시할 수 있다.
일부 실시예들에서, 타이밍 컨트롤러(38)는 이미지 데이터에 포함된 수직 블랭크(Vblank) 라인들 및/또는 액티브 라인들의 수에 적어도 부분적으로 기초하여 바람직한 리프레시 레이트를 결정할 수 있다. 예를 들어, 디스플레이(12)가 2880x1800의 해상도로 이미지 프레임들을 표시할 때, 타이밍 컨트롤러(38)가 대응하는 이미지 데이터가 52개의 수직 블랭크 라인과 1800개의 액티브 라인을 포함한다고 결정하면, 타이밍 컨트롤러(38)는 제1 이미지 프레임을 60 ㎐로 표시하도록 드라이버(40)에 지시할 수 있다. 추가적으로, 타이밍 컨트롤러(38)가 대응하는 이미지 데이터가 1904개의 수직 블랭크 라인과 1800개의 액티브 라인을 포함한다고 결정하면 타이밍 컨트롤러(38)는 제2 이미지 프레임을 30 ㎐로 표시하도록 드라이버(40)에 지시할 수 있다.
디스플레이 패널 내의 픽셀들의 각각의 행이 연속적으로 기록되기 때문에, 이미지 프레임이 표시되는 듀레이션은 대응하는 이미지 데이터 내의 액티브 라인들의 수를 포함할 수 있다. 추가적으로, 대응하는 이미지 데이터 내의 수직 블랭크 라인이 수신되면, 표시되는 이미지 프레임은 계속해서 표시될 수 있다. 이와 같이, 이미지 프레임이 표시되는 총 듀레이션은 대응하는 이미지 데이터 내의 수직 블랭크 라인들의 수와 액티브 라인들의 수의 합으로서 설명될 수 있다. 설명을 돕기 위해, 위의 예를 계속하여, 제1 이미지 프레임이 표시된 듀레이션은 1852개의 라인들일 수 있고 제2 이미지 프레임이 표시된 듀레이션은 3704개의 라인들일 수 있다. 다시 말해서, 본 명세서에서 시간의 단위를 표현하기 위하여 라인이 사용될 수 있다.
위에 기재된 바와 같이, 디스플레이 패널에 양의 전압 및 음의 전압이 인가되는 듀레이션은 전자 디스플레이(12) 내의 픽셀들을 극성화할 수 있다. 그와 같이, 일부 실시예들에서, 타이밍 컨트롤러(38)는 카운터(46)를 이용하여 증가/차감함으로써 전압 극성들의 각각의 세트들이 유지되는 듀레이션을 기록할 수 있다. 예를 들어, 카운터(46)는 대응하는 이미지 프레임이 전압 극성들의 제1 세트로 표시될 때 이미지 데이터에 포함된 라인들의 수를 증가시킬 수 있다. 반면에, 카운터(46)는 대응하는 이미지 프레임이 전압 극성들의 제2 세트로 표시될 때 이미지 데이터에 포함된 라인들의 수를 차감할 수 있다. 추가적으로 또는 대안적으로, 카운터(46)는 전압 극성들의 각각의 세트들이 유지된 시간을 기록하는 타이머를 포함할 수 있다.
그와 같이, 타이밍 컨트롤러(38)는 카운터 값을 0으로 향하게 하는 전압 극성들의 세트를 이용하여 후속 이미지 프레임들을 표시함으로써 전자 디스플레이(12)의 픽셀들에 누적되는 반전 불균형을 감소시킬 수 있다. 설명을 돕기 위해, 전자 디스플레이(12) 상에 이미지 프레임들을 연속적으로 표시하기 위한 프로세스(48)의 일 실시예가 도 6에 기재된다. 일반적으로, 프로세스(48)는 전자 디스플레이의 극성화를 결정하는 단계(프로세스 블록(50)), 다음 이미지 프레임을 표시할 리프레시 레이트를 결정하는 단계(프로세스 블록(52)), 다음 이미지 프레임을 표시할 전압 극성을 결정하는 단계(프로세스 블록(54)), 이미지 프레임(들)을 표시하는 단계(프로세스 블록(56)), 및 프로세스 블록(52)으로 돌아가는 단계(화살표(58))를 포함한다. 일부 실시예들에서, 프로세스(48)는 타이밍 컨트롤러 메모리(44) 및/또는 다른 적절한, 유형의 비일시적인 컴퓨터 판독가능한 매체 내에 저장되고 타이밍 컨트롤러 프로세서(42) 및/또는 다른 적절한 프로세싱 회로부에 의해 실행가능한 명령어들을 사용하여 구현될 수 있다.
따라서, 이미지 데이터가 이미지 소스(36)로부터 수신되면, 타이밍 컨트롤러(38)는 전자 디스플레이(12)의 극성화를 결정할 수 있다(프로세스 블록(50)). 더욱 상세하게는, 타이밍 컨트롤러(38)는 카운터(46)를 집계(poll)하여 카운터 값을 결정할 수 있다. 카운터 값에 기초하여, 타이밍 컨트롤러(38)는 전자 디스플레이(12)가 전압 극성들의 제1 세트 또는 전압 극성들의 제2 세트를 향하여 극성화되어 있는지 결정할 수 있다. 예를 들어, 카운터 값이 0보다 크면, 타이밍 컨트롤러(38)는 전자 디스플레이(12)가 전압 극성들의 제1 세트를 향하여 극성화되어 있다고 결정할 수 있다. 반면에, 카운터 값이 0보다 작으면, 타이밍 컨트롤러(38)는 전자 디스플레이(12)가 전압 극성들의 제2 세트를 향하여 극성화되어 있다고 결정할 수 있다.
추가적으로, 타이밍 컨트롤러(38)는 다음 이미지 프레임을 표시할 리프레시 레이트를 결정할 수 있다(프로세스 블록(52)). 더욱 상세하게는, 타이밍 컨트롤러(38)는 이미지 소스(36)로부터 수신된 이미지 데이터에 포함된 라인들(예컨대, 액티브 및 블랭크 라인들)의 수에 적어도 부분적으로 기초하여 바람직한 리프레시 레이트를 결정할 수 있다. 예를 들어, 디스플레이(12)의 해상도가 2880x1800일 때, 타이밍 컨트롤러(38)는 이미지 데이터가 52개의 수직 블랭크 라인 및 1800개의 액티브 라인을 포함하면, 대응하는 이미지 프레임의 바람직한 리프레시 레이트는 60 ㎐임을 결정할 수 있다. 추가적으로, 타이밍 컨트롤러(38)는 이미지 데이터가 1904개의 수직 블랭크 라인 및 1800개의 액티브 라인을 포함하면, 대응하는 이미지 프레임의 바람직한 리프레시 레이트는 30 ㎐임을 결정할 수 있다.
그러나, 종종, 다음 이미지 프레임을 표시할 리프레시 레이트가 픽셀들 내의 반전 불균형을 감소시키거나 또는 적어도 유지하기 위하여 바람직한 리프레시 레이트로부터 벗어날 수 있다. 더욱 상세하게는, 아래에 더 상세하게 기재되는 바와 같이, 전자 디스플레이(12)의 극성화와 동일한 전압 극성들의 세트를 이용하여 표시되는 이미지 프레임들이 듀레이션보다 짧게 또는 동일하게 표시되도록 리프레시 레이트가 결정될 수 있다. 예를 들어, 바람직한 리프레시 레이트가 정상 리프레시 레이트, 예컨대 60 ㎐이면, 결정된 리프레시 레이트는 반전 불균형을 감소시키는 것을 용이하게 하기 위하여 바람직한 리프레시 레이트보다 높을 수 있다(예컨대, 65 ㎐).
추가적으로, 바람직한 리프레시 레이트가 감소된 리프레시 레이트, 예컨대 30 ㎐이면, 바람직한 리프레시 레이트로 다음 이미지 프레임을 표시하는 것은 전자 디스플레이(12)내에 누적되는 반전 불균형을 증가시킬 수 있다. 예를 들어, 전자 디스플레이(12)가 전압 극성들의 제1 세트를 향하여 극성화되면, 전압 극성들의 제1 세트로 감소된 리프레시 레이트에서 다음 이미지 프레임을 표시하는 것은 전압 극성들의 제1 세트를 향한 극성화를 증가시킬 수 있다. 대신에, 일부 실시예들에서, 다음 이미지 프레임은 정상 리프레시 레이트(예컨대, 60 ㎐)로 표시될 수 있고, 그 다음 이미지 프레임은 바람직한 리프레시 레이트(예컨대, 30 ㎐)로 표시될 수 있다.
따라서, 타이밍 컨트롤러(38)는 다음 이미지 프레임을 표시할 전압 극성들의 세트를 결정할 수 있다(프로세스 블록(54)). 위에 기재된 바와 같이, 전압 극성들의 제1 세트와 전압 극성들의 제2 세트를 교번하여 각각의 픽셀에 인가되는 극성이 양과 음을 스위칭하여 연속적인 이미지 프레임들을 표시하도록 함으로써 휘도 급등의 가능성이 감소될 수 있다. 그와 같이, 타이밍 컨트롤러(38)는 다음 이미지 프레임을 표시할 전압 극성들의 세트가 직전 이미지 프레임을 표시하는 데 사용된 전압 극성들의 세트에 반대임을 결정할 수 있다. 예를 들어, 이전 이미지 프레임이 전압 극성들의 제1 세트를 이용하여 표시되면, 타이밍 컨트롤러(38)는 다음 이미지 프레임이 전압 극성들의 제2 세트로 표시되어야 함을 결정할 수 있다.
이어서 타이밍 컨트롤러(38)는 전압 극성들의 세트들을 디스플레이 패널 상의 픽셀들에 인가함으로써 하나 이상의 이미지 프레임을 표시하도록 디스플레이 드라이버(40)에 지시할 수 있다(프로세스 블록(56)). 더욱 상세하게는, 타이밍 컨트롤러(38)는 전압 극성들의 결정된 세트를 디스플레이(12)에 인가함으로써 결정된 리프레시 레이트로 다음 이미지 프레임을 표시하도록 디스플레이 드라이버(40)에 지시할 수 있다. 추가적으로, 결정된 리프레시 레이트가 바람직한 리프레시 레이트가 아니면, 타이밍 컨트롤러(38)는 후속적으로 이미지 프레임을 바람직한 리프레시 레이트로 표시하도록 디스플레이 드라이버(40)에 지시할 수 있다.
다시 말해서, 전자 디스플레이(12)의 극성화를 감소시키거나 또는 적어도 유지하기 위하여, 바람직한 리프레시 레이트가 감소된 리프레시 레이트(예컨대, 30 ㎐)인 경우에도 다음 이미지 프레임은 정상 리프레시 레이트(예컨대, 60 ㎐)로 표시될 수 있다. 예를 들어, 다음 이미지 프레임은 전압 극성들의 제1 세트를 인가함으로써 정상 리프레시 레이트(예컨대, 60 ㎐)로 우선 표시될 수 있고, 후속적으로 전압 극성들의 제2 세트를 인가함으로써 바람직한 감소된 리프레시 레이트로 반복될 수 있다. 이 방식으로, 전압 극성들의 제1 세트를 향한 디스플레이 패널의 극성화가 감소될 수 있다.
설명을 돕기 위해, 하나 이상의 이미지 프레임이 표시될 리프레시 레이트를 결정하기 위한 프로세스(58)가 도 7에 설명된다. 일반적으로, 프로세스(58)는 바람직한 리프레시 레이트가 감소된 리프레시 레이트라고 결정하는 단계(프로세스 블록(60)), 다음 이미지 프레임을 표시할 극성이 전자 디스플레이의 극성화와 동일한지 결정하는 단계(결정 블록(62)), 다음 이미지 프레임을 표시할 극성이 전자 디스플레이의 극성화와 동일하면 정상 리프레시 레이트로 이미지 프레임을 표시하는 단계(프로세스 블록(64)), 및 바람직한 리프레시 레이트로 이미지 프레임을 표시하는 단계(프로세스 블록(66))를 포함한다. 일부 실시예들에서, 프로세스(58)는 타이밍 컨트롤러 메모리(44) 및/또는 다른 적절한, 유형의 비일시적인 컴퓨터 판독가능 매체 내에 저장되고 타이밍 컨트롤러 프로세서(42) 및/또는 다른 적절한 프로세싱 회로부에 의해 실행가능한 명령어들을 사용하여 구현될 수 있다.
따라서, 타이밍 컨트롤러(38)는 바람직한 리프레시 레이트가 감소된 리프레시 레이트인지 결정할 수 있다(프로세스 블록(60)). 일부 실시예들에서, 정상 리프레시 레이트(예컨대, 60 ㎐)는 메모리(44)에 저장될 수 있다. 따라서, 타이밍 컨트롤러(38)는 정상 리프레시 레이트를 검색하여 바람직한 리프레시 레이트와 비교할 수 있다. 더욱 상세하게는, 바람직한 리프레시 레이트가 정상 리프레시 레이트보다 낮은 경우, 타이밍 컨트롤러(38)는 바람직한 리프레시 레이트가 감소된 리프레시 레이트임을 결정할 수 있다.
이어서 타이밍 컨트롤러(38)는 다음 이미지 프레임을 표시할 극성이 전자 디스플레이(12)의 극성화와 동일한지 결정할 수 있다(결정 블록(62)). 일부 실시예들에서, 다음 이미지 프레임을 표시할 전압 극성들의 세트의 표시 및 전자 디스플레이(12)의 극성화의 표시(예컨대, 카운터 값)는 메모리(44)에 저장될 수 있다. 따라서, 타이밍 컨트롤러(38)는 다음 이미지 프레임을 표시할 전압 극성들의 세트를 검색하고 전자 디스플레이(12)의 극성화와 비교할 수 있다.
타이밍 컨트롤러(38)가 그것들의 극성이 동일하다고 결정하면, 타이밍 컨트롤러(38)는 정상 리프레시 레이트로 다음 이미지 프레임을 표시하고(프로세스 블록(64)) 그 다음 이미지 프레임을 바람직한 감소된 리프레시 레이트로 표시하도록(프로세스 블록(66)) 디스플레이 드라이버(40)에 지시할 수 있다. 반면에, 타이밍 컨트롤러(38)가 그것들이 동일하지 않다고 결정하면, 타이밍 컨트롤러(38)는 바람직한 감소된 리프레시 레이트로 다음 이미지 프레임을 표시하도록 디스플레이 드라이버(40)에 지시할 수 있다(프로세스 블록(66)). 이 방식으로, 전자 디스플레이(12)의 극성화에 반대인 전압 극성들의 세트로 감소된 리프레시 레이트 이미지 프레임들을 표시함으로써 전자 디스플레이(12)의 극성화는 감소되거나 또는 적어도 유지될 수 있다.
위에 기재된 바와 같이, 다양한 반전 기술들을 이용하여 이미지 프레임들을 전자 디스플레이(12)에 전사할 수 있다. 그러나, 각각의 반전 기술에서, 연속적으로 이미지 프레임들을 표시하기 위하여 픽셀에 인가되는 전압 극성은 일반적으로 양의 극성과 음의 극성을 교번한다. 예를 들어, 열 반전 기술에서, 전압 극성들의 제1 세트는 홀수 열들에 양의 극성 전압을 인가하고 짝수 열들에 음의 극성 전압을 인가할 수 있다. 그와 같이, 전압 극성들의 제1 세트가 인가되면, 홀수 열의 픽셀은 양의 극성화를 향해 조정될 수 있고 짝수 열의 픽셀은 음의 극성화를 향해 조정될 수 있다. 또한, 전압 극성들의 제1 세트가 대략 동일한 듀레이션 동안 픽셀들의 각각에 인가되기 때문에, 픽셀들의 각각에 대한 극성화의 변화는 일반적으로 동일할 수 있다.
사실상, 단일 픽셀의 결정된 리프레시 레이트를 전자 디스플레이 상의 픽셀들의 각각에 외삽하는 것이 가능할 수 있다. 다시 말해서, 결정된 리프레시 레이트는 단일 픽셀에 기초하거나 디스플레이 패널 전체적으로 동일할 수 있다. 그와 같이, 프로세스(58A)가 단일 픽셀에 관련된 것으로서 도 8에 도시된다.
도 8에 기재된 바와 같이, 타이밍 컨트롤러(38)는, 예를 들어, 카운터 값에 기초하여 픽셀의 극성화를 결정할 수 있다(결정 블록(68)). 추가적으로, 타이밍 컨트롤러(38)는, 예를 들어, 인가되는 전압 극성들의 교번 패턴에 기초하여, 다음 이미지 프레임을 표시하기 위하여 픽셀에 인가될 수 있는 전압 극성을 결정할 수 있다(결정 블록(70)).
픽셀의 극성화 및 다음 이미지 프레임을 표시하기 위하여 인가될 수 있는 전압 극성에 기초하여, 타이밍 컨트롤러(38)는 이어서 다음 이미지 프레임을 표시할 리프레시 레이트를 결정할 수 있다. 더욱 상세하게는, 픽셀 극성화 및 다음 이미지 프레임을 표시할 전압 극성 둘 모두 음성이면, 타이밍 컨트롤러(38)는 다음 이미지 프레임을 60 ㎐(예컨대, 정상 리프레시 레이트)로 표시하고(프로세스 블록(72)) 양의 극성 전압을 이용하여 그 다음 이미지 프레임을 30 ㎐(예컨대, 바람직한 감소된 리프레시 레이트)로 표시하도록(프로세스 블록(76)) 전자 디스플레이(12)에 지시할 수 있다. 유사하게, 픽셀 극성화 및 다음 이미지 프레임을 표시할 전압 극성 둘 모두 양성이면, 타이밍 컨트롤러(38)는 다음 이미지 프레임을 60 ㎐로 표시하고(프로세스 블록(74)) 음의 극성 전압을 이용하여 그 다음 이미지 프레임을 30 ㎐로 표시하도록(프로세스 블록(78)) 전자 디스플레이(12)에 지시할 수 있다. 반면에, 픽셀 극성화와 다음 전압 극성이 상이하면, 타이밍 컨트롤러(38)는 다음 이미지 프레임을 30 ㎐로 표시하도록(프로세스 블록들(76, 78)) 전자 디스플레이(12)에 지시할 수 있다.
기술들의 설명을 돕기 위해, 단일 픽셀에 대하여 가상 표시 동작(80)이 도 8에서 설명된다. 더욱 상세하게는, 가상 표시 동작(80)은 t0과 t6 사이에 전자 디스플레이(12) 상에 표시되는 이미지 프레임들을 기술한다. 추가적으로, 카운터 값 플롯(82)은 가상 표시 동작(80)과 관련된 카운터 값을 기술한다.
도시된 실시예에서, 타이밍 컨트롤러(38)는 t0에서 제1 이미지 데이터를 수신할 수 있고, 이는 바람직한 감소된 리프레시 레이트를 갖는다. 사실상, 바람직한 리프레시 레이트는 전자 디스플레이에 의해 사용되는 가능한 최저 리프레시 레이트일 수 있다. 제1 이미지 데이터에 기초하여, 타이밍 컨트롤러(38)는 t0과 t1 사이에서 감소된 리프레시 레이트로 제1 이미지 프레임을 표시하기 위하여 디스플레이 패널에 전압 극성들의 제1 세트를 인가하도록 디스플레이 드라이버(40)에 지시할 수 있다. 더욱 상세하게는, 전압 극성들의 제1 세트는 음의 극성 전압을 픽셀에 인가할 수 있다. 따라서, 도시된 바와 같이, 카운터 값은 t0과 t1 사이에서 감소하여 음의 극성 전압이 픽셀에 인가되는 듀레이션(예컨대, 전압 극성들의 제1 세트가 디스플레이 패널에 인가되는 듀레이션)을 나타낸다.
t1에서, 타이밍 컨트롤러(38)는 제2 이미지 데이터를 수신할 수 있고, 이는 바람직한 정상 리프레시 레이트(예컨대, 60 ㎐)를 갖는다. 제2 이미지 데이터에 기초하여, 타이밍 컨트롤러(38)는 t1과 t2 사이에서 정상 리프레시 레이트로 제2 이미지 프레임을 표시하기 위하여 디스플레이 패널에 전압 극성들의 제2 세트를 인가하도록 디스플레이 드라이버(40)에 지시할 수 있다. 더욱 상세하게는, 전압 극성들의 제2 세트는 양의 극성 전압을 픽셀에 인가할 수 있다. 따라서, 도시된 바와 같이, 카운터 값은 t1과 t2 사이에서 증가하여 양의 극성 전압이 픽셀에 인가되는 듀레이션(예컨대, 전압 극성들의 제2 세트가 디스플레이 패널에 인가되는 듀레이션)을 나타낸다.
t2에서, 타이밍 컨트롤러(38)는 제3 이미지 데이터를 수신할 수 있고, 이는 바람직한 정상 리프레시 레이트(예컨대, 60 ㎐)를 갖는다. 제3 이미지 데이터에 기초하여, 타이밍 컨트롤러(38)는 t2와 t3 사이에서 정상 리프레시 레이트로 제3 이미지 프레임을 표시하기 위하여 디스플레이 패널에 전압 극성들의 제1 세트를 인가하도록 디스플레이 드라이버(40)에 지시할 수 있다. 따라서, 도시된 바와 같이, 카운터 값은 t2와 t3 사이에서 감소하여 음의 극성 전압이 픽셀에 인가되는 듀레이션을 나타낸다.
t3에서, 타이밍 컨트롤러(38)는 제4 이미지 데이터를 수신할 수 있고, 이는 바람직한 감소된 리프레시 레이트(예컨대, 30 ㎐)를 갖는다. 바람직한 리프레시 레이트는 감소된 리프레시 레이트이기 때문에, 타이밍 컨트롤러(38)는 다음 이미지 프레임을 표시할 전압 극성과 픽셀의 극성화를 비교할 수 있다. 더욱 상세하게는, 제3 이미지 프레임이 음의 극성을 인가함으로써 표시되었기 때문에, 타이밍 컨트롤러(38)는 다음 이미지 프레임은 양의 극성을 인가함으로써 표시될 수 있음을 결정할 수 있다. 추가적으로, 타이밍 컨트롤러(38)는 카운터 값이 음이기 때문에 픽셀이 음으로 극성화되어 있다고 결정할 수 있다.
극성들은 반대이기 때문에, 타이밍 컨트롤러(38)는 제4 이미지 데이터에 기초하여 t3과 t4 사이에서 감소된 리프레시 레이트로 제4 이미지 프레임을 표시하기 위하여 디스플레이 패널에 전압 극성들의 제2 세트를 인가하도록 디스플레이 드라이버(40)에 지시할 수 있다. 따라서, 도시된 바와 같이, 카운터 값은 t3과 t4 사이에서 증가하여 양의 극성 전압이 픽셀에 인가되는 듀레이션을 나타낸다.
t4에서, 타이밍 컨트롤러(38)는 제5 이미지 데이터를 수신할 수 있고, 이는 바람직한 감소된 리프레시 레이트(예컨대, 30 ㎐)를 갖는다. 바람직한 리프레시 레이트는 감소된 리프레시 레이트이기 때문에, 타이밍 컨트롤러(38)는 다음 이미지를 표시할 극성이 음이고, 카운터 값이 음이기 때문에 픽셀이 음으로 극성화되어 있다고 결정할 수 있다. 극성들이 동일하기 때문에, 타이밍 컨트롤러(38)는 정상 리프레시 레이트로 제5 이미지 프레임을 표시하기 위하여 디스플레이 패널에 전압 극성들의 제1 세트를 인가하도록 디스플레이 드라이버(40)에 지시할 수 있다. 일부 실시예들에서, 제5 이미지 프레임은 제4 이미지 데이터에 기초하거나(예컨대, 제4 이미지 프레임의 표시를 반복함) 또는 제5 이미지 데이터에 기초하여 표시될 수 있다. 그에 상관없이, 도시된 바와 같이, 카운터 값은 t4와 t5 사이에서 감소하여 음의 극성 전압이 픽셀에 인가되는 듀레이션을 나타낸다.
제5 이미지 데이터에 기초하여, 타이밍 컨트롤러(38)는 이어서 t5와 t6 사이에서 바람직한 감소된 리프레시 레이트로 제6 이미지 프레임을 표시하기 위하여(예컨대, 제5 이미지 프레임의 표시를 반복함)디스플레이 패널에 전압 극성들의 제2 세트를 인가하도록 디스플레이 드라이버(40)에 지시할 수 있다. 따라서, 도시된 바와 같이, 카운터 값은 t5와 t6 사이에서 증가하여 양의 극성 전압이 픽셀에 인가되는 듀레이션을 나타낸다.
이 방식으로, 픽셀 및 디스플레이 패널 전체적으로 누적된 반전 불균형은 점진적으로 감소될 수 있다. 사실상, 감소 리프레시 레이트로 표시되는 이미지 프레임들은 누적된 반전 불균형에 반대되는 전압 극성들의 세트를 이용하여 표시되기 때문에, 반전 불균형의 양은, 예를 들어, 가능한 최저 리프레시 레이트로 이미지 프레임을 표시함으로써 야기되는 극성화의 양에 의해 한정될 수 있다. 예를 들어, 도시된 실시예에서, 누적된 반전 불균형은 t1에서의 값에 의해 한정될 수 있다. 다시 말해서, 반전 불균형은 한정된 범위 내에서 유지될 수 있고, 이는 인지가능한 시각적 결함들을 야기하는 반전 불균형의 가능성을 감소시킨다.
위에 기재된 바와 같이, 감소된 리프레시 레이트로 이미지들을 표시하는 것은 전자 디스플레이(12)에 의한 에너지 소모를 감소시킬 수 있다. 따라서, 일부 실시예들에서, 전자 디스플레이(12)를 감소된 리프레시 모드로 유지하는 것이 바람직할 수 있는데, 감소된 리프레시 모드에서는 디스플레이 패널이 극성화되어 있을 때에도 연속적인 이미지 프레임들이 감소된 리프레시 레이트로 표시된다. 기술들의 설명을 돕기 위해, 가상 표시 동작(84)이 도 9에 설명된 가상 표시 동작(80)에 사용되는 것과 동일한 이미지 데이터에 기초하여 도 10에 설명된다. 더욱 상세하게는, 가상 표시 동작(84)은 t0과 t5' 사이에 전자 디스플레이(12) 상에 표시되는 이미지 프레임들을 기술한다. 추가적으로, 카운터 값 플롯(86)은 가상 표시 동작(84)과 관련된 카운터 값을 기술한다.
도시된 바와 같이, 가상 표시 동작(84)은 일반적으로 t0과 t4 사이에서 가상 표시 동작(80)과 동일할 수 있다. 더욱 상세하게는, t0과 t1 사이에서, 타이밍 컨트롤러(38)는 감소된 리프레시 레이트로 제1 이미지 프레임을 표시하기 위하여 전압 극성들의 제1 세트를 디스플레이 패널에 인가하도록 디스플레이 드라이버(40)에 지시할 수 있고, t1과 t2 사이에서, 타이밍 컨트롤러(38)는 정상 리프레시 레이트로 제2 이미지 프레임을 표시하기 위하여 전압 극성들의 제2 세트를 디스플레이 패널에 인가하도록 디스플레이 드라이버(40)에 지시할 수 있고, t2와 t3 사이에서, 타이밍 컨트롤러(38)는 정상 리프레시 레이트로 제3 이미지 프레임을 표시하기 위하여 전압 극성들의 제1 세트를 디스플레이 패널에 인가하도록 디스플레이 드라이버(40)에 지시할 수 있고, t3과 t4 사이에서, 타이밍 컨트롤러(38)는 t3과 t4 사이에서 감소된 리프레시 레이트로 제3 이미지 프레임을 표시하기 위하여 전압 극성들의 제2 세트를 디스플레이 패널에 인가하도록 디스플레이 드라이버(40)에 지시할 수 있다. 다시 말해서, 타이밍 컨트롤러(38)는 감소된 리프레시 모드로 진입하도록 전자 디스플레이(12)에 지시할 수 있다.
t4에서, 타이밍 컨트롤러(38)는 제5 이미지 데이터를 수신할 수 있고, 이는 바람직한 감소된 리프레시 레이트(예컨대, 30 ㎐)를 갖는다. 전자 디스플레이(12)가 감소된 리프레시 모드에 있기 때문에, 타이밍 컨트롤러(38)는 감소된 리프레시 모드에 계속 남을지 결정할 수 있다. 더욱 상세하게는, 타이밍 컨트롤러(38)는 제5 이미지 데이터에 기술된 바람직한 리프레시 레이트가 제4 이미지 프레임을 표시하는 데 사용되는 리프레시 레이트보다 크거나 동일한지 여부에 기초하여 감소된 리프레시 모드에 계속 남을지 결정할 수 있다. 예를 들어, 도시된 실시예에서, 바람직한 리프레시 레이트가 높거나 같기 때문에, 타이밍 컨트롤러(38)는 전자 디스플레이(12)가 감소된 리프레시 모드에 남아있을 수 있음을 결정할 수 있다. 그와 같이, 타이밍 컨트롤러(38)는 t4과 t5' 사이에서 감소된 리프레시 레이트로 제5 이미지 프레임을 표시하기 위하여 디스플레이 패널에 전압 극성들의 제1 세트를 인가하도록 디스플레이 드라이버(40)에 지시할 수 있다. 따라서, 도시된 바와 같이, 카운터 값은 t4와 t5 사이에서 감소하여 음의 극성 전압이 픽셀에 인가되는 듀레이션을 나타낸다.
반면에, 바람직한 리프레시 레이트가 제4 이미지 프레임을 표시하는 데 사용되는 리프레시 레이트보다 낮으면, 타이밍 컨트롤러(38)는 감소된 리프레시 모드에서 잠시 빠져나와 경계(예컨대, t1에서의 값)를 초과하는 누적된 반전 불균형의 가능성을 감소시키는 것이 바람직할 수 있음을 결정할 수 있다. 더욱 상세하게는, 타이밍 컨트롤러(38)는 정상 리프레시 레이트로 제5 이미지 프레임을 표시하기 위하여 전압 극성들의 제1 세트를 디스플레이 패널에 인가하고, 제5 이미지 데이터에 기초하여, 바람직한 감소된 리프레시 레이트로 제6 이미지 프레임을 표시하기 위하여 전압 극성들의 제2 세트를 디스플레이 패널에 인가하도록 디스플레이 드라이버(40)에 지시할 수 있다.
위에 기재된 바와 같이, 일부 실시예들에서, 중간 스텝다운 리프레시 레이트들을 이용하여 이미지 프레임들이 표시되는 리프레시 레이트에 대한 변화의 인지가능성을 감소시킬 수 있다. 설명을 돕기 위해, 하나 이상의 이미지 프레임을 표시하기 위한 프로세스(88)가 도 11에 기재된다. 일반적으로, 프로세스(88)는 바람직한 리프레시 레이트가 감소된 리프레시 레이트라고 결정하는 단계(프로세스 블록(90)), 다음 이미지 프레임을 표시할 극성이 전자 디스플레이의 극성화와 동일한지 결정하는 단계(결정 블록(92)), 다음 이미지 프레임을 표시할 극성이 전자 디스플레이의 극성화와 동일하면 정상 리프레시 레이트로 다음 이미지 프레임을 표시하는 단계(프로세스 블록(94)), 각각의 중간 리프레시 레이트로 짝수 번째의 이미지 프레임들을 표시하는 단계(프로세스 블록(96)), 및 바람직한 리프레시 레이트로 이미지 프레임을 표시하는 단계(프로세스 블록(98))를 포함한다. 일부 실시예들에서, 프로세스(88)는 타이밍 컨트롤러 메모리(44) 및/또는 다른 적합한 유형의 비일시적 컴퓨터 판독가능 매체에 저장되고 타이밍 컨트롤러 프로세서(42) 및/또는 다른 적합한 프로세싱 회로부에 의해 실행가능한 명령어들을 이용하여 구현될 수 있다.
프로세스(58)와 유사하게, 타이밍 컨트롤러(38)는 바람직한 리프레시 레이트가 감소된 리프레시 레이트인지 결정할 수 있다(프로세스 블록(90)). 더욱 상세하게는, 바람직한 리프레시 레이트가 전자 디스플레이(12)의 정상 리프레시 레이트보다 낮으면, 타이밍 컨트롤러(38)는 바람직한 리프레시 레이트가 감소된 리프레시 레이트임을 결정할 수 있다. 이어서 타이밍 컨트롤러(38)는 다음 이미지 프레임을 표시할 극성이 전자 디스플레이(12)의 극성화와 동일한지 결정할 수 있다(결정 블록(92)). 추가적으로, 타이밍 컨트롤러(38)가 그것들이 동일하다고 결정하면, 타이밍 컨트롤러(38)는 정상 리프레시 레이트로 다음 이미지 프레임을 표시하도록 디스플레이 드라이버(40)에 지시할 수 있다(프로세스 블록(94)).
타이밍 컨트롤러(38)는 이어서 하나 이상의 중간 리프레시 레이트로 짝수 번째의 이미지 프레임들을 표시하도록 디스플레이 드라이버(40)에 지시할 수 있다(프로세스 블록(96)). 더욱 상세하게는, 타이밍 컨트롤러(38)는 바람직한 리프레시 레이트가 직전 이미지 프레임이 표시된 리프레시 레이트보다 낮으면 하나 이상의 중간 리프레시 레이트로 이미지 프레임들을 표시하도록 디스플레이 드라이버(40)에 지시할 수 있다. 일반적으로, 임계량보다 큰 리프레시 레이트의 변화는 사용자의 눈에 인지가능할 수 있도록 임계량이 설정될 수 있다.
따라서, 누적된 반전 불균형을 감소시키거나 또는 적어도 유지하기 위하여, 짝수 번째의 이미지 프레임들은 각각의 중간 리프레시 레이트로 표시될 수 있다. 예를 들어, 제1 이미지 프레임은 전압 극성들의 제1 세트를 인가함으로써 중간 리프레시 레이트(예컨대, 45 ㎐)로 표시될 수 있고, 제2 이미지 프레임은 전압 극성들의 제2 세트를 인가함으로써 중간 리프레시 레이트로 표시될 수 있다. 이 방식으로, 제1 이미지 프레임 및 제2 이미지 프레임을 표시함으로써 야기되는 극성화는 누적된 반전 불균형을 상쇄하고 적어도 유지할 수 있다(예컨대, 악화되지 않음).
타이밍 컨트롤러(38)는 이어서 바람직한 리프레시 레이트로 이미지 프레임을 표시하도록 디스플레이 드라이버(40)에 지시할 수 있다(프로세스 블록(98)). 그와 같이, 전자 디스플레이(12)의 극성화는 감소되거나 또는 적어도 유지될 수 있고, 또한 중간 리프레시 레이트를 이용하여 전자 디스플레이(12)의 리프레시 레이트를 점진적으로 감소시킴으로써 감소된 리프레시 레이트의 인지가능성을 감소시킬 수 있다.
위에 기재된 바와 같이, 다양한 반전 기술들을 이용하여 이미지 프레임들을 전자 디스플레이(12)에 전사할 수 있다. 더욱 상세하게는, 각각의 반전 기술에서, 연속적으로 이미지 프레임들을 표시하기 위하여 픽셀에 인가되는 전압 극성은 일반적으로 양의 극성과 음의 극성을 교번한다. 그와 같이, 단일 픽셀의 결정된 리프레시 레이트를 전자 디스플레이 상의 픽셀들의 각각에 외삽하는 것이 가능할 수 있다.
기술들의 설명을 돕기 위해, 단일 픽셀에 대하여 가상 표시 동작(100)이 도 12에서 설명된다. 더욱 상세하게는, 가상 표시 동작(100)은 t0과 t6 사이에 전자 디스플레이(12) 상에 표시되는 이미지 프레임들을 기술한다. 추가적으로, 카운터 값 플롯(102)은 가상 표시 동작(100)과 관련된 카운터 값을 기술한다.
도시된 바와 같이, 가상 표시 동작(100)은 일반적으로 t0과 t3 사이에서 가상 표시 동작(80)과 동일할 수 있다. 더욱 상세하게는, t0과 t1 사이에서, 타이밍 컨트롤러(38)는 감소된 리프레시 레이트로 제1 이미지 프레임을 표시하기 위하여 전압 극성들의 제1 세트를 디스플레이 패널에 인가하도록 디스플레이 드라이버(40)에 지시할 수 있고, t1과 t2 사이에서, 타이밍 컨트롤러(38)는 정상 리프레시 레이트로 제2 이미지 프레임을 표시하기 위하여 전압 극성들의 제2 세트를 디스플레이 패널에 인가하도록 디스플레이 드라이버(40)에 지시할 수 있고, t2와 t3 사이에서, 타이밍 컨트롤러(38)는 정상 리프레시 레이트로 제3 이미지 프레임을 표시하기 위하여 전압 극성들의 제1 세트를 디스플레이 패널에 인가하도록 디스플레이 드라이버(40)에 지시할 수 있다.
t3에서, 타이밍 컨트롤러(38)는 제4 이미지 데이터를 수신할 수 있고, 이는 바람직한 감소된 리프레시 레이트(예컨대, 30 ㎐)를 갖는다. 바람직한 리프레시 레이트는 감소된 리프레시 레이트이기 때문에, 타이밍 컨트롤러(38)는 다음 이미지 프레임을 전사할 전압 극성과 픽셀의 극성화를 비교할 수 있다. 더욱 상세하게는, 제3 이미지 프레임이 음의 극성을 인가함으로써 표시되었기 때문에, 타이밍 컨트롤러(38)는 제4 이미지 프레임은 양의 극성을 인가함으로써 표시될 수 있음을 결정할 수 있다. 추가적으로, 타이밍 컨트롤러(38)는 카운터 값이 음이기 때문에 픽셀이 음으로 극성화되어 있다고 결정할 수 있다.
극성들은 반대이기 때문에, 타이밍 컨트롤러(38)는 제4 이미지 데이터의 바람직한 리프레시 레이트가 제3 이미지 프레임을 표시하는 데 사용되는 리프레시 레이트보다 임계량을 초과하여 낮은지 결정하도록 디스플레이 드라이버(40)에 지시할 수 있다. 도시된 실시예에서와 같이, 바람직한 리프레시 레이트가 임계량을 초과하여 낮으면, 타이밍 컨트롤러(38)는 t3와 t4 사이에서 중간 리프레시 레이트(예컨대, 45 ㎐)로 제4 이미지 프레임을 표시하기 위하여 전압 극성들의 제1 세트를 디스플레이 패널에 인가하고, t4와 t5 사이에서 중간 리프레시로 제5 이미지 프레임을 표시하기 위하여 전압 극성들의 제2 세트를 디스플레이에 인가하도록 디스플레이 드라이버(40)에 지시할 수 있다.
일부 실시예들에서, 제4 이미지 프레임 및 제5 이미지 프레임은 제3 이미지 데이터(예컨대, 제3 이미지 프레임의 표시를 반복), 제4 이미지 데이터, 또는 이들의 조합에 기초하여 표시될 수 있다. 예를 들어, 제4 프레임 및 제5 이미지 프레임은 둘 모두 제3 이미지 데이터 또는 제4 이미지 데이터에 기초하여 표시될 수 있다. 추가적으로 또는 대안적으로, 제4 이미지 프레임은 제3 이미지 데이터에 기초할 수 있고 제5 이미지 프레임은 제4 이미지 데이터에 기초할 수 있다. 그에 상관없이, 도시된 바와 같이, 카운터 값은 t3와 t4 사이에서 증가하여 양의 극성 전압이 픽셀에 인가되는 듀레이션을 나타내고, t4와 t5 사이에서 감소하여 음의 극성이 픽셀에 인가되는 듀레이션을 나타낸다.
짝수 번째의 이미지 프레임들이 중간 리프레시 레이트로 표시되면, 타이밍 컨트롤러(38)는 t5와 t6 사이에서 바람직한(예컨대, 목표) 리프레시 레이트로 제4 이미지 데이터에 기초하여 제6 이미지 프레임을 표시하기 위하여 전압 극성들의 제1 세트를 디스플레이 패널에 인가하도록 디스플레이 드라이버(40)에 지시할 수 있다. 따라서, 도시된 바와 같이, 카운터 값은 t5와 t6 사이에서 증가하여 양의 극성 전압이 픽셀에 인가되는 듀레이션을 나타낸다. 이 방식으로, 픽셀 및 디스플레이 패널 전체적으로 누적된 반전 불균형은 점진적으로 감소할 뿐만 아니라, 이미지 프레임들이 표시되는 리프레시 레이트의 감소의 인지가능성도 감소한다.
위에 기재된 바와 같이, 일부 실시예들에서, 결정된 리프레시 레이트는 전자 디스플레이(12)의 반전 불균형을 감소시키는 것을 용이하게 하기 위하여 바람직한 정상 리프레시 레이트로부터 벗어날 수 있다. 설명을 돕기 위해, 하나 이상의 이미지 프레임을 표시하기 위한 프로세스(104)가 도 13에 기재된다. 일반적으로, 프로세스(104)는 바람직한 리프레시 레이트가 정상 리프레시 레이트라고 결정하는 단계(프로세스 블록(106)), 다음 이미지 프레임을 표시하는 극성이 전자 디스플레이의 극성화와 동일한지 결정하는 단계(결정 블록(108)), 다음 이미지 프레임을 표시할 극성이 전자 디스플레이의 극성화와 동일하면 더 짧은 듀레이션 동안 다음 이미지 프레임을 표시하는 단계(프로세스 블록(110)), 및 다음 이미지 프레임을 표시할 극성이 전자 디스플레이의 극성화와 동일하지 않으면 더 긴 듀레이션 동안 다음 이미지 프레임을 표시하는 단계(프로세스 블록(112))를 포함한다. 일부 실시예들에서, 프로세스(104)는 타이밍 컨트롤러 메모리(44) 및/또는 다른 적합한 유형의 비일시적 컴퓨터 판독가능 매체에 저장되고 타이밍 컨트롤러 프로세서(42) 및/또는 다른 적합한 프로세싱 회로부에 의해 실행가능한 명령어들을 이용하여 구현될 수 있다.
따라서, 타이밍 컨트롤러(38)는 바람직한 리프레시 레이트가 정상 리프레시 레이트(예컨대, 60 ㎐)인지 결정할 수 있다(프로세스 블록(106)). 일부 실시예들에서, 정상 리프레시 레이트(예컨대, 60 ㎐)는 메모리(44)에 저장될 수 있다. 따라서, 타이밍 컨트롤러(38)는 정상 리프레시 레이트를 검색하여 바람직한 리프레시 레이트와 비교할 수 있다.
더욱 상세하게는, 바람직한 리프레시 레이트가 정상 리프레시 레이트와 동일하면, 타이밍 컨트롤러(38)는 이어서 다음 이미지 프레임을 표시할 극성이 전자 디스플레이(12)의 극성화와 동일한지 결정할 수 있다(결정 블록(108)). 타이밍 컨트롤러(38)가 그것들의 극성이 동일하다고 결정하면, 타이밍 컨트롤러(38)는 더 짧은 듀레이션 동안 다음 이미지 프레임을 표시하도록 디스플레이 드라이버(40)에 지시할 수 있다(프로세스 블록(110)). 더욱 상세하게는, 일부 실시예들에서, 다음 이미지 프레임은 더 높은 리프레시 레이트, 예컨대, 65 ㎐, 90 ㎐, 120 ㎐, 또는 그 이상으로 표시될 수 있다. 반면에, 타이밍 컨트롤러(38)가 그것들이 동일하지 않다고 결정하면, 타이밍 컨트롤러(38)는 더 긴 듀레이션 동안 다음 이미지 프레임을 표시하도록 디스플레이 드라이버(40)에 지시할 수 있다(프로세스 블록(112)). 더욱 상세하게는, 일부 실시예들에서, 다음 이미지 프레임은 더 낮은 리프레시 레이트, 예컨대 60 ㎐, 55 ㎐, 30 ㎐, 또는 그 이하로 표시될 수 있다(프로세스 블록(112)). 이 방식으로, 전자 디스플레이(12)의 극성화는 더 긴 듀레이션 동안 전자 디스플레이(12)의 극성화에 반대인 전압 극성들의 세트로 기록된 이미지 프레임들을 표시함으로써 감소될 수 있다. 짧은 프레임과 긴 프레임의 페어링(paring)은 타이밍 컨트롤러(38)에 의해 결정되어 스크린 성능 이슈를 개선할 수 있다.
기술들의 설명을 돕기 위해, 단일 픽셀에 대하여 가상 표시 동작(114)이 도 14에서 설명된다. 더욱 상세하게는, 가상 표시 동작(114)은 t0과 t8 사이에 전자 디스플레이(12) 상에 표시되는 이미지 프레임들을 기술한다. 추가적으로, 카운터 값 플롯(116)은 가상 표시 동작(114)과 관련된 카운터 값을 기술한다.
도시된 실시예에서, 타이밍 컨트롤러(38)는 t0에서 제1 이미지 데이터를 수신할 수 있고, 이는 바람직한 감소된 리프레시 레이트를 갖는다. 제1 이미지 데이터에 기초하여, 타이밍 컨트롤러(38)는 t0과 t1 사이에서 감소된 리프레시 레이트로 제1 이미지 프레임을 표시하기 위하여 디스플레이 패널에 전압 극성들의 제1 세트를 인가하도록 디스플레이 드라이버(40)에 지시할 수 있다. 더욱 상세하게는, 전압 극성들의 제1 세트는 음의 극성 전압을 픽셀에 인가할 수 있다. 따라서, 도시된 바와 같이, 카운터 값은 t0과 t1 사이에서 감소하여 음의 극성 전압이 픽셀에 인가되는 듀레이션(예컨대, 전압 극성들의 제1 세트가 디스플레이 패널에 인가되는 듀레이션)을 나타낸다.
t1에서, 타이밍 컨트롤러(38)는 제2 이미지 데이터를 수신할 수 있고, 이는 바람직한 정상 리프레시 레이트(예컨대, 60 ㎐)를 갖는다. 추가적으로, 타이밍 컨트롤러(38)는 제2 이미지 프레임은 전압 극성들의 제2 세트를 인가함으로써(예컨대, 픽셀에 양의 극성) 표시될 수 있음을 결정할 수 있다. 따라서, 전압 극성들의 제2 세트는 픽셀의 극성화와 반대이기 때문에, 타이밍 컨트롤러(38)는 t1과 t2 사이에서 제2 이미지 프레임이 더 낮은 리프레시 레이트(예컨대, 55 ㎐)로 표시될 수 있음을 결정할 수 있다. 따라서, 도시된 바와 같이, 카운터 값은 t1과 t2 사이에서 증가하여 양의 극성 전압이 픽셀에 인가되는 듀레이션(예컨대, 전압 극성들의 제2 세트가 디스플레이 패널에 인가되는 듀레이션)을 나타낸다.
t2에서, 타이밍 컨트롤러(38)는 제3 이미지 데이터를 수신할 수 있고, 이는 바람직한 정상 리프레시 레이트(예컨대, 60 ㎐)를 갖는다. 추가적으로, 타이밍 컨트롤러(38)는 제3 이미지 프레임은 전압 극성들의 제1 세트를 인가함으로써(예컨대, 픽셀에 음의 극성) 표시될 수 있음을 결정할 수 있다. 따라서, 전압 극성들의 제1 세트가 픽셀의 극성화와 동일한 극성이기 때문에, 타이밍 컨트롤러(38)는 t2와 t3 사이에서 제3 이미지 프레임이 더 높은 리프레시 레이트(예컨대, 65 ㎐)로 표시될 수 있음을 결정할 수 있다. 따라서, 도시된 바와 같이, 카운터 값은 t2와 t3 사이에서 감소하여 음의 극성 전압이 픽셀에 인가되는 듀레이션(예컨대, 전압 극성들의 제1 세트가 디스플레이 패널에 인가되는 듀레이션)을 나타낸다.
t3에서, 타이밍 컨트롤러(38)는 제4 이미지 데이터를 수신할 수 있고, 이는 바람직한 정상 리프레시 레이트(예컨대, 60 ㎐)를 갖는다. 추가적으로, 타이밍 컨트롤러(38)는 제4 이미지 프레임은 전압 극성들의 제2 세트를 인가함으로써(예컨대, 픽셀에 양의 극성) 표시될 수 있음을 결정할 수 있다. 따라서, 전압 극성들의 제2 세트는 픽셀의 극성화와 반대이기 때문에, 타이밍 컨트롤러(38)는 t3과 t4 사이에서 제4 이미지 프레임이 더 낮은 리프레시 레이트(예컨대, 55 ㎐)로 표시될 수 있음을 결정할 수 있다. 따라서, 도시된 바와 같이, 카운터 값은 t3과 t4 사이에서 증가하여 양의 극성 전압이 픽셀에 인가되는 듀레이션(예컨대, 전압 극성들의 제2 세트가 디스플레이 패널에 인가되는 듀레이션)을 나타낸다.
t4에서, 타이밍 컨트롤러(38)는 제5 이미지 데이터를 수신할 수 있고, 이는 바람직한 정상 리프레시 레이트(예컨대, 60 ㎐)를 갖는다. 추가적으로, 타이밍 컨트롤러(38)는 제5 이미지 프레임은 전압 극성들의 제1 세트를 인가함으로써(예컨대, 픽셀에 음의 극성) 표시될 수 있음을 결정할 수 있다. 따라서, 전압 극성들의 제1 세트가 픽셀의 극성화와 동일한 극성이기 때문에, 타이밍 컨트롤러(38)는 t4와 t5 사이에서 제3 이미지 프레임이 더 높은 리프레시 레이트(예컨대, 65 ㎐)로 표시될 수 있음을 결정할 수 있다. 따라서, 도시된 바와 같이, 카운터 값은 t4와 t5 사이에서 감소하여 음의 극성 전압이 픽셀에 인가되는 듀레이션(예컨대, 전압 극성들의 제1 세트가 디스플레이 패널에 인가되는 듀레이션)을 나타낸다.
도시된 바와 같이, 픽셀의 극성화가 t6에서 대략 0이 될 때까지 이미지 프레임들은 전압 극성들의 제2 세트를 이용하는 더 낮은 리프레시 레이트(55 ㎐)의 이미지 프레임들과 전압 극성들의 제1 세트를 이용한 더 높은 리프레시 레이트(예컨대, 60 ㎐)의 이미지 프레임들의 표시를 교번함으로써 표시될 수 있다. 그 후, 이미지 프레임들은 바람직한 정상 리프레시 레이트로 표시될 수 있다. 예를 들어, 도시된 실시예에서, t6에서, 타이밍 컨트롤러(38)는 전압 극성들의 제1 세트를 인가함으로써 바람직한 정상 리프레시 레이트(예컨대, 60 ㎐)로 이미지 프레임을 표시하도록 디스플레이 드라이버(40)에 지시하고, t7에서, 전압 극성들의 제2 세트를 인가함으로써 바람직한 정상 리프레시 레이트로 이미지 프레임을 표시하도록 디스플레이 드라이버(40)에 지시할 수 있다. 이 방식으로, 픽셀, 및 디스플레이 패널 전체적으로 반전 불균형이 점진적으로 감소될 수 있다.
다시 말해서, 반전 불균형은 디스플레이 패널의 극성화에 반대인 전압 극성들의 세트를 이용하여 기록된 이미지 프레임들의 표시 듀레이션을 증가시키고/시키거나 디스플레이 패널의 극성화와 극성이 동일한 전압 극성들의 세트를 이용하여 기록된 이미지 프레임들의 표시 듀레이션을 감소시킴으로써 점진적으로 감소될 수 있다. 추가로 설명하기 위해, 가상 표시 동작(118)이 도 15에 설명된 가상 표시 동작(114)에 사용되는 것과 동일한 이미지 데이터에 기초하여 단일 픽셀에 대하여 도 15에 설명된다. 더욱 상세하게는, 가상 표시 동작(118)은 t0과 t6' 사이에 전자 디스플레이(12) 상에 표시되는 이미지 프레임들을 기술한다. 추가적으로, 카운터 값 플롯(120)은 가상 표시 동작(118)과 관련된 카운터 값을 기술한다.
가상 동작(114)에 유사하게, t0과 t1 사이에서, 타이밍 컨트롤러(38)는 전압 극성들의 제1 세트를 디스플레이 패널에 인가하여 감소된 리프레시 레이트로 제1 이미지 프레임을 표시하도록 디스플레이 드라이버(40)에 지시할 수 있다. t1에서, 타이밍 컨트롤러(38)는 제2 이미지 데이터를 수신할 수 있고, 이는 바람직한 정상 리프레시 레이트(예컨대, 60 ㎐)를 갖는다. 추가적으로, 타이밍 컨트롤러(38)는 제2 이미지 프레임은 전압 극성들의 제2 세트를 인가함으로써(예컨대, 픽셀에 양의 극성) 표시될 수 있음을 결정할 수 있다. 전압 극성들의 제2 세트는 픽셀의 극성화와 반대이기 때문에, 타이밍 컨트롤러(38)는 t1과 t2' 사이에서 제2 이미지 프레임이 바람직한 정상 리프레시 레이트(예컨대, 60 ㎐)로 표시될 수 있음을 결정할 수 있다. 따라서, 도시된 바와 같이, 카운터 값은 t1과 t2' 사이에서 증가하여 양의 극성 전압이 픽셀에 인가되는 듀레이션(예컨대, 전압 극성들의 제2 세트가 디스플레이 패널에 인가되는 듀레이션)을 나타낸다.
도시된 바와 같이, 픽셀의 극성화가 t4'에서 대략 0이 될 때까지 이미지 프레임들은 전압 극성들의 제2 세트를 이용하는 바람직한 정상 리프레시 레이트(예컨대, 60 ㎐)의 이미지 프레임들과 전압 극성들의 제1 세트를 이용한 더 높은 리프레시 레이트(예컨대, 120 ㎐)의 이미지 프레임들의 표시를 교번함으로써 표시될 수 있다. 그 후, 이미지 프레임들은 바람직한 정상 리프레시 레이트로 표시될 수 있다. 예를 들어, 도시된 실시예에서, t4'에서, 타이밍 컨트롤러(38)는 전압 극성들의 제1 세트를 인가함으로써 바람직한 정상 리프레시 레이트(예컨대, 60 ㎐)로 이미지 프레임을 표시하도록 디스플레이 드라이버(40)에 지시하고, t5'에서, 전압 극성들의 제2 세트를 인가함으로써 바람직한 정상 리프레시 레이트로 이미지 프레임을 표시하도록 디스플레이 드라이버(40)에 지시할 수 있다. 이 방식으로, 픽셀, 및 디스플레이 패널 전체적으로 반전 불균형이 점진적으로 감소될 수 있다.
다른 실시예들에서, 픽셀의 극성화가 대략 0이 될 때까지, 반전 불균형은 전압 극성들의 제2 세트를 이용하는 더 낮은 리프레시 레이트(예컨대, 30 ㎐ 또는 45 ㎐)의 이미지 프레임들 및 전압 극성들의 제1 세트를 이용한 바람직한 정상 리프레시 레이트(예컨대, 60 ㎐)의 이미지 프레임들의 표시를 교번함으로써 점진적으로 감소될 수 있다.
따라서, 본 개시내용의 기술적 효과들은 특히 전자 디스플레이가 다양한 가변성 리프레시 레이트를 사용할 때 전자 디스플레이에 의한 이미지 표시 정확성을 개선하는 것을 포함한다. 더욱 상세하게는, 전자 디스플레이의 픽셀들에 누적된 반전 불균형을 한정시켜서, 인지가능한 시각적 결함들을 야기하는 시점까지 픽셀들을 극성화하는 가능성을 감소시킬 수 있다. 예를 들어, 일부 실시예들에서, 감소된 리프레시 레이트로 표시되는 이미지 프레임은 픽셀들의 극성화에 반대인 전압 극성들의 세트를 이용하여 픽셀들에 기록될 수 있다. 추가적으로, 일부 실시예들에서, 짝수 번째의 이미지 프레임들은 중간 스텝다운 리프레시 레이트들로 표시될 수 있다. 또한, 일부 실시예들에서, 이미지 프레임들은 점진적으로 누적된 반전 불균형을 감소시키기 위하여 바람직한 정상 리프레시 레이트와 상이한 리프레시 레이트로 표시될 수 있다. 이 방식으로, 누적된 반전 불균형이 한정되어, 점진적으로 감소될 수 있다.
전술된 특정 실시예들은 예로서 도시되었으며, 이들 실시예는 다양한 수정 및 대안적인 형태들을 받아들일 수 있다는 것으로 이해되어야 한다. 청구항들은 개시된 특정 형태들로 한정하기 위한 것이 아니라, 오히려 본 개시 내용의 기술적 사상 및 범위 내에 속하는 모든 수정들, 등가물들 및 대안들을 커버하기 위한 것으로 또한 이해되어야 한다.

Claims (30)

  1. 전자 디스플레이로서,
    제1 리프레시 레이트 또는 제2 리프레시 레이트로 이미지 프레임들을 표시하도록 구성된 디스플레이 패널 - 상기 제2 리프레시 레이트는 상기 제1 리프레시 레이트보다 낮음 -;
    상기 디스플레이 패널에 전압을 인가함으로써 상기 디스플레이 패널에 상기 이미지 프레임들을 기록(write)하도록 구성된 디스플레이 드라이버; 및
    타이밍 컨트롤러
    를 포함하고, 상기 타이밍 컨트롤러는:
    상기 전자 디스플레이에 통신가능하게 결합된 이미지 소스로부터 제1 이미지 데이터를 수신하고 - 상기 제1 이미지 데이터는 제1 이미지 프레임 및 상기 제1 이미지 프레임을 표시할 제1 바람직한 리프레시 레이트를 기술하고, 상기 제1 바람직한 리프레시 레이트는 상기 제2 리프레시 레이트와 동일함 -;
    전압 극성들의 제1 세트를 상기 디스플레이 패널에 인가하여 상기 제1 이미지 프레임이 상기 제1 리프레시 레이트로 표시되도록, 그리고 상기 디스플레이 패널에 누적된 반전 불균형의 극성이 상기 전압 극성들의 제1 세트의 극성과 동일하면 전압 극성들의 제2 세트를 상기 디스플레이 패널에 인가하여 상기 제1 이미지 프레임이 상기 제2 리프레시 레이트로 표시되도록 상기 디스플레이 드라이버에 지시하고;
    상기 이미지 소스로부터 제2 이미지 데이터를 수신하고 - 상기 제2 이미지 데이터는 제2 이미지 프레임 및 상기 제2 이미지 프레임을 표시할 제2 바람직한 리프레시 레이트를 기술하고, 상기 제2 바람직한 리프레시 레이트는 상기 제2 리프레시 레이트와 동일함 -;
    상기 디스플레이 패널에 누적된 반전 불균형의 상기 극성이 상기 전압 극성들의 제1 세트의 상기 극성에 반대이면, 상기 전압 극성들의 제1 세트를 상기 디스플레이 패널에 인가하여 상기 제2 이미지 프레임이 상기 제2 리프레시 레이트로 표시되도록 상기 디스플레이 드라이버에 지시하도록 구성된, 전자 디스플레이.
  2. 제1항에 있어서, 상기 타이밍 컨트롤러는 카운터를 포함하고, 상기 카운터는 상기 전압 극성들의 제1 세트가 인가되면 증가하고 상기 전압 극성들의 제2 세트가 인가되면 감소함으로써 상기 디스플레이 패널에 누적된 상기 반전 불균형의 상기 극성을 결정하는 것을 용이하게 하도록 구성된, 전자 디스플레이.
  3. 삭제
  4. 제1항에 있어서, 상기 디스플레이 드라이버는 양의 극성 전압들을 상기 디스플레이 패널의 홀수 열들에 인가하고 음의 극성 전압들을 상기 디스플레이 패널의 짝수 열들에 인가함으로써 상기 전압 극성들의 제1 세트를 인가하고, 음의 극성 전압들을 상기 홀수 열들에 인가하고 양의 극성 전압들을 상기 짝수 열들에 인가함으로써 상기 전압 극성들의 제2 세트를 인가하도록 구성된, 전자 디스플레이.
  5. 제1항에 있어서, 상기 디스플레이 드라이버는 상기 전압 극성들의 제1 세트를 상기 디스플레이 패널에 인가하는 것과 상기 전압 극성들의 제2 세트를 상기 디스플레이 패널에 인가하는 것을 교번하도록 구성되고, 상기 전압 극성들의 제2 세트의 극성은 상기 전압 극성들의 제1 세트의 상기 극성과 반대인, 전자 디스플레이.
  6. 제1항에 있어서, 상기 제1 리프레시 레이트는 60 ㎐이고 상기 제2 리프레시 레이트는 30 ㎐인, 전자 디스플레이.
  7. 방법으로서,
    전자 디스플레이의 타이밍 컨트롤러를 이용하여, 상기 전자 디스플레이에 통신가능하게 결합된 이미지 소스로부터 수신된 이미지 데이터에 의해 기술되는 이미지 프레임의 바람직한 리프레시 레이트를 결정하는 단계;
    상기 타이밍 컨트롤러를 이용하여, 상기 바람직한 리프레시 레이트가 상기 전자 디스플레이의 제1 리프레시 레이트보다 낮은지 결정하는 단계; 및
    상기 타이밍 컨트롤러를 이용하여, 전압 극성들의 제1 세트를 인가함으로써 상기 제1 리프레시 레이트로 상기 이미지 프레임을 표시하도록, 그리고
    상기 바람직한 리프레시 레이트가 상기 제1 리프레시 레이트보다 낮고,
    상기 전압 극성들의 제1 세트의 극성이 상기 전자 디스플레이에 누적된 반전 불균형의 극성과 동일하면,
    전압 극성들의 제2 세트를 인가함으로써 상기 바람직한 리프레시 레이트로 상기 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 단계를 포함하는, 방법.
  8. 제7항에 있어서,
    상기 타이밍 컨트롤러를 이용하여, 상기 바람직한 리프레시 레이트가 임계량을 초과하여 상기 제1 리프레시 레이트보다 낮은지 결정하는 단계; 및
    상기 바람직한 리프레시 레이트가 상기 임계량을 초과하여 상기 제1 리프레시 레이트보다 낮으면:
    상기 타이밍 컨트롤러를 이용하여, 상기 전압 극성들의 제1 세트를 인가함으로써 중간 스텝다운(intermediate step-down) 리프레시 레이트로 상기 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 단계; 및
    상기 타이밍 컨트롤러를 이용하여, 상기 전압 극성들의 제2 세트를 인가함으로써 상기 중간 스텝다운 리프레시 레이트로 상기 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 단계를 포함하고,
    상기 중간 스텝다운 리프레시 레이트는 상기 바람직한 리프레시 레이트보다 높고, 상기 제1 리프레시 레이트보다 낮은, 방법.
  9. 제8항에 있어서, 상기 제1 리프레시 레이트는 60 ㎐이고, 상기 중간 스텝다운 리프레시 레이트는 45 ㎐이고, 상기 바람직한 리프레시 레이트는 30 ㎐인, 방법.
  10. 제7항에 있어서, 상기 타이밍 컨트롤러를 이용하여, 상기 전압 극성들의 제1 세트의 상기 극성이 상기 전자 디스플레이에 누적된 상기 반전 불균형의 상기 극성과 반대이면, 상기 전압 극성들의 제1 세트를 인가함으로써 상기 바람직한 리프레시 레이트로 상기 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 단계를 포함하는, 방법.
  11. 제7항에 있어서,
    상기 타이밍 컨트롤러를 이용하여, 상기 바람직한 리프레시 레이트는 상기 제1 리프레시 레이트임을 결정하는 단계; 및
    상기 타이밍 컨트롤러를 이용하여, 상기 전압 극성들의 제1 세트의 극성이 상기 전자 디스플레이에 누적된 반전 불균형의 극성과 동일하지 않으면:
    상기 제1 리프레시 레이트로 상기 이미지 프레임을 표시하고 상기 제1 리프레시 레이트보다 높은 제2 리프레시 레이트로 다음 이미지 프레임을 표시하거나;
    상기 제1 리프레시 레이트보다 낮은 제3 리프레시 레이트로 상기 이미지 프레임을 표시하고 상기 제1 리프레시 레이트로 상기 다음 이미지 프레임을 표시하거나; 또는
    상기 제1 리프레시 레이트보다 낮은 제4 리프레시 레이트로 상기 이미지 프레임을 표시하고 상기 제1 리프레시 레이트보다 높은 제5 리프레시 레이트로 상기 다음 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 단계를 포함하는, 방법.
  12. 전자 디스플레이의 프로세서에 의해 실행가능한 명령어들을 저장하는 유형의 비일시적 컴퓨터 판독가능 매체로서, 상기 명령어들은:
    상기 프로세서를 이용하여, 수신된 이미지 데이터에 의해 나타나는 바람직한 리프레시 레이트가 상기 전자 디스플레이의 제1 리프레시 레이트보다 낮음을 결정하고;
    상기 프로세서를 이용하여, 다음 이미지 프레임을 표시할 전압 극성들의 제1 세트의 극성이 상기 전자 디스플레이의 픽셀들에 의해 누적된 반전 불균형의 극성과 동일함을 결정하고;
    상기 프로세서를 이용하여, 상기 제1 리프레시 레이트로 제1 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하고;
    상기 프로세서를 이용하여, 상기 수신된 이미지 데이터에 기초하여 상기 바람직한 리프레시 레이트로 제2 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 명령어들을 포함하는, 유형의 비일시적 컴퓨터 판독가능 매체.
  13. 제12항에 있어서, 상기 전압 극성들의 제1 세트의 상기 극성 및 누적된 반전 불균형의 상기 극성은 홀수 열들의 양의 극성 전압들 및 짝수 열들의 음의 극성 전압들을 포함하는, 유형의 비일시적 컴퓨터 판독가능 매체.
  14. 제12항에 있어서, 상기 전압 극성들의 제1 세트의 상기 극성 및 누적된 반전 불균형의 상기 극성은 홀수 열들의 음의 극성 전압들 및 짝수 열들의 양의 극성 전압들을 포함하는, 유형의 비일시적 컴퓨터 판독가능 매체.
  15. 제12항에 있어서, 상기 제1 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 상기 명령어들은 상기 제1 이미지 프레임 직전에 표시된 이미지 프레임을 반복시키는 명령어들을 포함하는, 유형의 비일시적 컴퓨터 판독가능 매체.
  16. 제12항에 있어서, 상기 제2 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 상기 명령어들은 상기 제1 이미지 프레임을 표시하는 데 사용되는 리프레시 레이트의 절반의 리프레시 레이트로 상기 제2 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 명령어들을 포함하는, 유형의 비일시적 컴퓨터 판독가능 매체.
  17. 전자 디스플레이로서,
    제1 리프레시 레이트, 제2 리프레시 레이트, 또는 제3 리프레시 레이트로 이미지 프레임들을 표시하도록 구성된 디스플레이 패널 - 상기 제3 리프레시 레이트는 상기 제2 리프레시 레이트 및 상기 제1 리프레시 레이트보다 낮고, 상기 제2 리프레시 레이트는 상기 제1 리프레시 레이트보다 낮음 -;
    상기 디스플레이 패널에 전압을 인가함으로써 상기 디스플레이 패널에 상기 이미지 프레임들을 기록하도록 구성된 디스플레이 드라이버; 및
    타이밍 컨트롤러
    를 포함하고, 상기 타이밍 컨트롤러는:
    상기 전자 디스플레이에 통신가능하게 결합된 이미지 소스로부터 제1 이미지 데이터를 수신하고 - 상기 제1 이미지 데이터는 제1 이미지 프레임 및 상기 제1 이미지 프레임을 표시할 제1 바람직한 리프레시 레이트를 기술하고, 상기 제1 바람직한 리프레시 레이트는 상기 제3 리프레시 레이트와 동일함 -;
    전압 극성들의 제1 세트를 상기 디스플레이 패널에 인가하여 상기 제1 이미지 프레임이 상기 제2 리프레시 레이트로 표시되도록, 그리고
    직전에 표시된 이미지 프레임이 상기 제1 리프레시 레이트로 표시되고,
    상기 제1 리프레시 레이트가 임계량을 초과하여 상기 제3 리프레시 레이트보다 크면,
    전압 극성들의 제2 세트를 상기 디스플레이 패널에 인가하여 상기 제1 이미지 프레임이 상기 제2 리프레시 레이트로 표시되도록 상기 디스플레이 드라이버에 지시하도록 구성된, 전자 디스플레이.
  18. 제17항에 있어서, 상기 타이밍 컨트롤러는, 상기 디스플레이 패널에 누적된 반전 불균형의 극성이 상기 전압 극성들의 제2 세트의 극성과 동일하면, 상기 전압 극성들의 제2 세트를 상기 디스플레이 패널에 인가하여 상기 제2 리프레시 레이트로 상기 제1 이미지 프레임을 표시하기 전에 상기 제1 이미지 프레임이 상기 제1 리프레시 레이트로 표시되도록 상기 디스플레이 드라이버에 지시하도록 구성된, 전자 디스플레이.
  19. 제17항에 있어서, 상기 타이밍 컨트롤러는:
    상기 이미지 소스로부터 제2 이미지 데이터를 수신하고 - 상기 제2 이미지 데이터는 제2 이미지 프레임 및 상기 제2 이미지 프레임을 표시할 제2 바람직한 리프레시 레이트를 기술하고, 상기 제2 바람직한 리프레시 레이트는 상기 제3 리프레시 레이트와 동일함 -;
    상기 디스플레이 패널에 누적된 반전 불균형의 극성이 상기 전압 극성들의 제1 세트의 극성에 반대이고,
    직전에 표시된 이미지 프레임이 상기 제1 리프레시 레이트로 표시되고,
    상기 제1 리프레시 레이트가 상기 임계량을 초과하여 상기 제3 리프레시 레이트보다 크지 않으면,
    상기 전압 극성들의 제1 세트를 상기 디스플레이 패널에 인가하여 상기 제1 이미지 프레임이 상기 제3 리프레시 레이트로 표시되도록 상기 디스플레이 드라이버에 지시하도록 구성된, 전자 디스플레이.
  20. 제17항에 있어서, 상기 제1 리프레시 레이트는 60 ㎐이고, 상기 제2 리프레시 레이트는 45 ㎐이고, 상기 제3 리프레시 레이트는 30 ㎐인, 전자 디스플레이.
  21. 방법으로서,
    전자 디스플레이의 타이밍 컨트롤러를 이용하여, 상기 전자 디스플레이에 통신가능하게 결합된 이미지 소스로부터 수신된 이미지 데이터에 의해 기술되는 바람직한 리프레시 레이트를 결정하는 단계;
    상기 타이밍 컨트롤러를 이용하여, 상기 전자 디스플레이 상에 직전 이미지 프레임을 표시하는 데 사용된 이전 리프레시 레이트를 결정하는 단계;
    상기 바람직한 리프레시 레이트가 상기 이전 리프레시 레이트보다 낮은 임계량을 초과하면:
    상기 타이밍 컨트롤러를 이용하여, 스텝다운 리프레시 레이트로 제1 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 단계 - 상기 스텝다운 리프레시 레이트는 상기 이전 리프레시 레이트와 상기 바람직한 리프레시 레이트 사이에 있음 -; 및
    상기 타이밍 컨트롤러를 이용하여, 상기 스텝다운 리프레시 레이트로 제2 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 단계; 및
    상기 타이밍 컨트롤러를 이용하여, 상기 이미지 소스로부터 수신된 상기 이미지 데이터에 기초하여 상기 바람직한 리프레시 레이트로 제3 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 단계를 포함하는, 방법.
  22. 제21항에 있어서,
    상기 제1 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 단계는 전압 극성들의 제1 세트를 상기 전자 디스플레이의 픽셀들에 인가하도록 상기 전자 디스플레이에 지시하는 단계를 포함하고,
    상기 제2 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 단계는 전압 극성들의 제2 세트를 상기 픽셀들에 인가하도록 상기 전자 디스플레이에 지시하는 단계를 포함하고,
    상기 전압 극성들의 제1 세트의 극성은 상기 전압 극성들의 제2 세트의 극성에 반대인, 방법.
  23. 제21항에 있어서, 상기 이전 리프레시 레이트는 60 ㎐이고, 상기 스텝다운 리프레시 레이트는 45 ㎐이고, 상기 바람직한 리프레시 레이트는 30 ㎐인, 방법.
  24. 전자 디스플레이의 프로세서에 의해 실행가능한 명령어들을 저장하는 유형의 비일시적 컴퓨터 판독가능 매체로서, 상기 명령어들은:
    상기 프로세서를 이용하여, 제1 이미지 데이터에 의해 나타난 바람직한 리프레시 레이트는 제1 리프레시 레이트임을 결정하고 - 상기 제1 이미지 데이터는 상기 전자 디스플레이 상에 표시될 제1 이미지 프레임을 기술함 -;
    상기 프로세서를 이용하여, 제2 이미지 데이터에 의해 나타난 바람직한 리프레시 레이트는 상기 제1 리프레시 레이트임을 결정하고 - 상기 제2 이미지 데이터는 상기 제1 이미지 프레임 이후에 연속적으로 표시될 제2 이미지 프레임을 기술함 -;
    상기 프로세서를 이용하여, 상기 제1 이미지 프레임을 표시할 전압 극성들의 제1 세트의 극성이 상기 전자 디스플레이의 픽셀들에 누적된 반전 불균형의 극성과 동일한지 결정하고;
    상기 프로세서를 이용하여, 상기 전압 극성들의 제1 세트의 극성이 상기 전자 디스플레이의 상기 픽셀들에 누적된 상기 반전 불균형의 상기 극성과 동일하지 않으면, 상기 제2 이미지 프레임보다 더 긴 듀레이션 동안 상기 제1 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 명령어들을 포함하는, 유형의 비일시적 컴퓨터 판독가능 매체.
  25. 제24항에 있어서, 상기 제2 이미지 프레임보다 더 긴 듀레이션 동안 상기 제1 이미지 프레임을 표시하도록 상기 전자 디스플레이에 지시하는 상기 명령어는:
    상기 제1 리프레시 레이트로 상기 제1 이미지 프레임을 표시하고 상기 제1 리프레시 레이트보다 높은 제2 리프레시 레이트로 상기 제2 이미지 프레임을 표시하거나;
    상기 제1 리프레시 레이트보다 낮은 제3 리프레시 레이트로 상기 제1 이미지 프레임을 표시하고 상기 제1 리프레시 레이트로 상기 제2 이미지 프레임을 표시하거나; 또는
    상기 제1 리프레시 레이트보다 낮은 제4 리프레시 레이트로 상기 제1 이미지 프레임을 표시하고 상기 제1 리프레시 레이트보다 높은 제5 리프레시 레이트로 상기 제2 이미지 프레임을 표시하는 명령어들을 포함하는, 유형의 비일시적 컴퓨터 판독가능 매체.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020177021014A 2015-02-09 2016-02-09 입력 제어식 반전 불균형 보상 KR101860283B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/617,564 US9830849B2 (en) 2015-02-09 2015-02-09 Entry controlled inversion imbalance compensation
US14/617,564 2015-02-09
PCT/US2016/017159 WO2016130550A2 (en) 2015-02-09 2016-02-09 Entry controlled inversion imbalance compensation

Publications (2)

Publication Number Publication Date
KR20170092701A KR20170092701A (ko) 2017-08-11
KR101860283B1 true KR101860283B1 (ko) 2018-05-21

Family

ID=55543038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177021014A KR101860283B1 (ko) 2015-02-09 2016-02-09 입력 제어식 반전 불균형 보상

Country Status (7)

Country Link
US (1) US9830849B2 (ko)
EP (1) EP3238207A2 (ko)
JP (1) JP6523467B2 (ko)
KR (1) KR101860283B1 (ko)
CN (2) CN205541818U (ko)
TW (1) TWI586162B (ko)
WO (1) WO2016130550A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9984608B2 (en) * 2014-06-25 2018-05-29 Apple Inc. Inversion balancing compensation
US9830849B2 (en) * 2015-02-09 2017-11-28 Apple Inc. Entry controlled inversion imbalance compensation
CN104882109B (zh) * 2015-06-09 2017-12-05 深圳市华星光电技术有限公司 液晶显示面板的驱动方法
US10223987B2 (en) * 2015-10-30 2019-03-05 Nvidia Corporation Regional DC balancing for a variable refresh rate display panel
KR102553184B1 (ko) * 2016-08-30 2023-07-06 엘지디스플레이 주식회사 표시 장치 및 그의 구동 방법
US10417971B2 (en) 2017-03-17 2019-09-17 Apple Inc. Early pixel reset systems and methods
JP6798470B2 (ja) * 2017-11-08 2020-12-09 カシオ計算機株式会社 電子時計、表示制御方法、及びプログラム
US11087708B2 (en) * 2019-06-05 2021-08-10 Himax Technologies Limited Method for transmitting data from timing controller to source driver and associated timing controller and display system
CN110060653B (zh) * 2019-06-10 2021-08-24 北海惠科光电技术有限公司 驱动电路控制方法及装置和驱动电路
CN110751933B (zh) * 2019-12-04 2021-09-17 京东方科技集团股份有限公司 刷新率切换的显示方法及装置、计算机设备及介质
US20210193065A1 (en) * 2020-12-07 2021-06-24 Intel Corporation Balancing alternate frame times on a variable refresh rate display

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507544B1 (ko) 2001-12-18 2005-08-09 샤프 가부시키가이샤 표시장치 및 그 구동방법
JP4918039B2 (ja) 2004-07-29 2012-04-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 極性反転パターンを用いるディスプレイの駆動方法
WO2013125406A1 (ja) 2012-02-20 2013-08-29 シャープ株式会社 駆動装置および表示装置
WO2014002607A1 (ja) 2012-06-29 2014-01-03 シャープ株式会社 表示装置の駆動方法、表示装置、および液晶表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476241B2 (ja) 1994-02-25 2003-12-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置の表示方法
JP2005148606A (ja) 2003-11-19 2005-06-09 Hitachi Displays Ltd 液晶表示装置の駆動方法
KR101100889B1 (ko) 2005-02-26 2012-01-02 삼성전자주식회사 액정표시장치와 그 구동방법
US20070013631A1 (en) 2005-07-13 2007-01-18 Au Optronics Corporation Liquid crystal display driving methodology with improved power consumption
US8054294B2 (en) 2006-03-31 2011-11-08 Sony Corporation Touch screen remote control system for use in controlling one or more devices
JP5060200B2 (ja) 2007-08-08 2012-10-31 キヤノン株式会社 画像処理装置および画像処理方法
JP2009223259A (ja) 2008-03-19 2009-10-01 Seiko Epson Corp 液晶駆動装置、液晶装置及びその駆動方法
EP2109094A1 (en) 2008-04-09 2009-10-14 Barco NV LCD inversion control
CN101676985A (zh) 2008-09-17 2010-03-24 北京京东方光电科技有限公司 液晶显示器信号反转驱动方法
US8717265B2 (en) 2009-04-20 2014-05-06 Apple Inc. Staggered line inversion and power reduction system and method for LCD panels
TW201115654A (en) 2009-10-16 2011-05-01 Unimicron Technology Corp Fabrication method of package substrate
US8830155B2 (en) 2009-10-30 2014-09-09 Au Optronics Corporation Method and source driver for driving liquid crystal display
JP2011221147A (ja) * 2010-04-06 2011-11-04 Seiko Epson Corp 液晶装置および液晶装置の制御方法
KR101328787B1 (ko) 2010-05-07 2013-11-13 엘지디스플레이 주식회사 영상표시장치 및 그 구동방법
CN103348405B (zh) 2011-02-10 2015-11-25 夏普株式会社 显示装置及驱动方法
WO2012124660A1 (ja) 2011-03-17 2012-09-20 シャープ株式会社 表示装置、駆動装置、及び、駆動方法
KR101346925B1 (ko) 2011-04-07 2014-01-03 샤프 가부시키가이샤 표시 장치, 그 구동 방법 및 전자 기기
WO2013024754A1 (ja) * 2011-08-12 2013-02-21 シャープ株式会社 表示装置
CN104094345B (zh) * 2012-02-02 2017-02-22 夏普株式会社 显示装置及其驱动方法
US9711099B2 (en) * 2014-02-26 2017-07-18 Nvidia Corporation Techniques for avoiding and remedying DC bias buildup on a flat panel variable refresh rate display
US9830849B2 (en) * 2015-02-09 2017-11-28 Apple Inc. Entry controlled inversion imbalance compensation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507544B1 (ko) 2001-12-18 2005-08-09 샤프 가부시키가이샤 표시장치 및 그 구동방법
JP4918039B2 (ja) 2004-07-29 2012-04-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 極性反転パターンを用いるディスプレイの駆動方法
WO2013125406A1 (ja) 2012-02-20 2013-08-29 シャープ株式会社 駆動装置および表示装置
US20150002381A1 (en) * 2012-02-20 2015-01-01 Sharp Kabushiki Kaisha Drive device and display device
WO2014002607A1 (ja) 2012-06-29 2014-01-03 シャープ株式会社 表示装置の駆動方法、表示装置、および液晶表示装置

Also Published As

Publication number Publication date
CN205541818U (zh) 2016-08-31
US9830849B2 (en) 2017-11-28
TW201633767A (zh) 2016-09-16
CN105869559B (zh) 2019-07-26
CN105869559A (zh) 2016-08-17
US20160232833A1 (en) 2016-08-11
TWI586162B (zh) 2017-06-01
KR20170092701A (ko) 2017-08-11
WO2016130550A2 (en) 2016-08-18
WO2016130550A3 (en) 2016-11-03
EP3238207A2 (en) 2017-11-01
JP6523467B2 (ja) 2019-06-05
JP2018508819A (ja) 2018-03-29

Similar Documents

Publication Publication Date Title
KR101860283B1 (ko) 입력 제어식 반전 불균형 보상
JP6329649B2 (ja) 電子ディスプレイ、コンピューティングデバイス、それらの方法、及びコンピュータプログラム
JP5805770B2 (ja) 表示装置
US9743036B2 (en) Electronic display adaptive refresh rate systems and methods
US10261632B2 (en) Systems and methods for inserting intra-frame pause
US9557850B2 (en) Dynamic artifact compensation systems and methods
US10762820B2 (en) Inversion balancing compensation
US20160259478A1 (en) Dynamic artifact compensation systems and methods
US20170092210A1 (en) Devices and methods for mitigating variable refresh rate charge imbalance
US10410587B2 (en) Display pixel charge accumulation compensation systems and methods
US10395611B2 (en) Content-based VCOM driving
US9940896B2 (en) Telecine judder removal systems and methods
US20130162697A1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant