KR101844424B1 - 저-레이턴시 전환을 이용한 동적 클럭 및 전압 스케일링 - Google Patents

저-레이턴시 전환을 이용한 동적 클럭 및 전압 스케일링 Download PDF

Info

Publication number
KR101844424B1
KR101844424B1 KR1020167023537A KR20167023537A KR101844424B1 KR 101844424 B1 KR101844424 B1 KR 101844424B1 KR 1020167023537 A KR1020167023537 A KR 1020167023537A KR 20167023537 A KR20167023537 A KR 20167023537A KR 101844424 B1 KR101844424 B1 KR 101844424B1
Authority
KR
South Korea
Prior art keywords
clock
mode
modules
frequency
module
Prior art date
Application number
KR1020167023537A
Other languages
English (en)
Other versions
KR20160119121A (ko
Inventor
디프티 란잔 팔
폴 이반 펜제스
모하메드 왈리드 알람
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160119121A publication Critical patent/KR20160119121A/ko
Application granted granted Critical
Publication of KR101844424B1 publication Critical patent/KR101844424B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y02D10/126—
    • Y02D10/152—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)

Abstract

동적 클럭 및 전압 스케일링을 위한 시스템들 및 방법들은 집적 회로들을 저 레이턴시로 주파수-전압 모드들 사이에서 전환시킬 수 있다. 이러한 시스템들은 PMIC(power management integrated circuit), PLL(phase locked loop)들, 및 클럭 분배기들을 제어할 수 있는 리소스 전력 관리기를 포함한다. 리소스 전력 관리기는 주파수-전압 모드들 사이의 트랜지션들을 제어한다. 시스템들 및 방법들은 동적 클럭 및 전압 스케일링을 제공하며, 주파수-전압 모드들 사이의 트랜지션들은 미세한 동작이다. 추가로, 리소스 전력 관리기는 많은 모듈들, 예를 들어, 클럭 분배기들을 동시에 제어할 수 있다. 본 발명은, 주파수-전압 모드들 사이의 저 레이턴시로 인해, 개선된 시스템 성능과 감소된 시스템 전력을 제공할 수 있다.

Description

저-레이턴시 전환을 이용한 동적 클럭 및 전압 스케일링{DYNAMIC CLOCK AND VOLTAGE SCALING WITH LOW-LATENCY SWITCHING}
[0001] 본 발명은 집적 회로들 및 전자 프로세싱 시스템들에 관한 것으로, 보다 구체적으로, 집적 회로들 및 전자 프로세싱 시스템들에서 클럭과 전압 스케일링을 동적으로 제어하는 것에 관한 것이다.
[0002] 집적 회로들은 점점 더 복잡해지게 발전했다. 성능과 전력 간의 트레이드-오프들을 개선하기 위해서, 집적 회로는 상이한 시각에 상이한 주파수들로 그리고 상이한 전압들로 동작할 수 있다. 예를 들어, 집적 회로는 고성능 모드 및 저전력 모드를 포함하는 다양한 주파수-전압 모드들에서 동작할 수 있다. 고성능 모드가 고 클럭 주파수 및 고 전원 전압을 사용함에 따라서 고성능을 제공하지만, 또한 많은 전력 소모를 갖는다. 저전력 모드는 저 클럭 주파수 및 저 전원 전압을 사용함에 따라 적은 전력 소모를 제공하지만 또한 저성능을 갖게 된다. 추가적으로, 집적 회로 내부의 다양한 블록들은 상이한 주파수들로 그리고 상이한 전압들로 동작할 수 있다.
[0003] 집적 회로들을 저 레이턴시로 주파수-전압 모드들 사이에서 전환시킬 수 있는 동적 클럭 및 전압 스케일링을 위한 시스템들 및 방법들이 제공된다. 이러한 시스템들은 PMIC(power management integrated circuit), PLL(phase locked loop)들, 및 클럭 분배기들을 제어할 수 있는 리소스 전력 관리기 모듈을 포함한다. 리소스 전력 관리기는 주파수-전압 모드들 사이의 트랜지션들을 제어한다. 시스템들 및 방법들은 동적 클럭 및 전압 스케일링을 제공하며, 주파수-전압 모드들 사이의 트랜지션들은 미세한 동작이다. 추가로, 리소스 전력 관리기 모듈은 많은 모듈들, 예를 들어, 클럭 분배기들을 동시에 제어할 수 있다. 본 발명은, 주파수-전압 모드들 사이의 저 레이턴시로 인해, 시스템 성능 개선과 시스템 전력 감소를 제공할 수 있다.
[0004] 일 양상에서, 소프트웨어 명령들을 실행하도록 구성되는 프로세서 모듈; 복수의 클럭 분배기 모듈들 ―클럭 분배기 모듈들 각각은 제어 입력들에 기초하여 출력 클럭 신호를 생성하도록 구성됨―; 및 프로세서 모듈로부터 모드 선택을 수신하도록 구성되는 리소스 전력 관리기 모듈을 포함하는 집적 회로가 제공되며, 모드 선택은 복수의 동작 모드들 중 하나를 나타내고, 리소스 전력 관리기 모듈은 추가로, 복수의 동작 모드들 중 선택된 동작 모드에 따라 동작하도록 복수의 클럭 분배기 모듈들 중 적어도 2개의 클럭 분배기 모듈들을 제어하기 위한 제어 입력들을 동시에 공급하도록 구성된다.
[0005] 일 양상에서, 복수의 주파수-저압 모드들 중 하나를 집적 회로을 위한 새로운 동작 모드로서 선택하는 단계 ―주파수-전압 모드들 각각은 집적 회로에 대한 클럭 모듈 제어들 및 전압들을 지정함―; 선택된 주파수-전압 모드에 의해 지정된 전압들을 전력 관리 집적 회로로 시그널링하는 단계; 및 선택된 주파수-전압 모드에 의해 지정된 클럭 모듈 제어들을 복수의 클럭 분배기 모듈들로 시그널링하는 단계를 포함하는, 집적 회로에서 동작 모드들을 전환하기 위한 방법이 제공되며, 클럭 분배기 모듈들 각각은 제어 입력들에 기초하여 출력 클럭 신호를 생성하도록 구성되고, 모드 레지스터들 중 선택된 모드 레지스터로부터의 클럭 모듈 제어들이 복수의 클럭 분배기 모듈들 중 적어도 2개의 클럭 분배기 모듈들로 동시에 공급된다.
[0006] 일 양상에서, 소프트웨어 명령들을 실행하도록 구성되는 프로세서 모듈; 복수의 클럭 분배기 모듈들 ―클럭 분배기 모듈들 각각은 제어 입력들에 기초하여 출력 클럭 신호를 생성하도록 구성됨―; 및 프로세서 모듈로부터 모드 선택을 수신하도록 구성되고 그리고 복수의 동작 모드들 중 선택된 모드에 따라 동작하도록 복수의 클럭 분배기 모듈들 중 적어도 2개의 클럭 분배기 모듈들을 동시에 제어하도록 구성되는 리소스 전력을 관리하기 위한 수단을 포함하는 집적 회로가 제공되며, 모드 선택은 복수의 동작 모드들 중 하나를 나타낸다.
[0007] 본 발명의 다른 특징들 및 이점들은 본 발명의 양상들을 예로서 예시하는 다음 설명으로부터 명확해질 것이다.
[0008] 그의 구조 및 동작 둘 모두에 관한 본 발명의 상세들은, 동일한 참조 부호들이 동일한 부품들을 지칭하는 첨부 도면들의 연구에 의해 부분적으로 수집될 수 있다.
[0009] 도 1은 집적 회로에 대한 클럭 및 전압 스케일링의 양상들을 도시하는 기능 블록도이다.
[0010] 도 2는 본원에 개시된 실시예들에 따른 SoC(system-on-a-chip) 집적 회로를 위한 클럭 및 전압 스케일링의 양상들을 도시하는 기능 블록도이다.
[0011] 도 3은 본원에 개시된 실시예에 따른 리소스 전력 관리기 모듈의 동작의 양상들을 예시하는 기능 블록도이다.
[0012] 도 4는 본원에 개시된 실시예에 따른 리소스 전력 관리기 모듈과 프로세서 사이의 인터페이스를 도시하는 기능 블록도이다.
[0013] 도 5는 본원에 개시된 실시예에 따른 클럭 및 전압 스케일링을 제어하기 위한 방법을 도시하는 흐름도이다.
[0014] 도 6은 본원에 개시된 실시예에 따른 위상-동기 루프 제어의 양상들을 도시하는 기능 블록도이다.
[0015] 도 7은 본원에 개시된 실시예에 따른 집적 회로에서 동작 모드들을 전환하기 위한 프로세스의 흐름도이다.
[0016] 첨부된 도면과 관련하여 후술되는 상세한 설명은 다양한 구성들의 설명을 위한 것이며, 본원에 설명된 개념들이 실시될 수 있는 유일한 구성들을 나타내기 위한 것은 아니다. 상세한 설명은 다양한 개념들의 완전한 이해를 제공하기 위해서 특정 세부사항들을 포함한다. 그러나 이러한 개념들은 이러한 특정 세부사항들 없이 실시될 수도 있음은 해당 기술분야에서 통상의 지식을 가진 자들에게 명백할 것이다. 어떤 경우들에는, 이러한 개념들을 불명료하게 하는 것을 피하기 위해, 잘 알려진 구조들 및 컴포넌트들은 단순화된 형태로 도시된다.
[0017] 예시적인 집적 회로가 도 1의 기능 블록 다이어그램에 도시된다. 집적 회로는 프로세서 모듈(110) 및 코어 모듈(120)을 포함한다. 프로세서 모듈(110)과 코어 모듈(120)은 전력 관리 IC(PMIC)(140)에 의해 제공되는 독립적인 전원 전압들에서 동작한다. PMIC는 별개의 집적 회로일 수 있다.
[0018] 집적 회로는 또한, 클럭 신호(예를 들어, 수정 발진기로부터의 XOCLK)를 수신하는 제 1 PLL(151) 및 제 2 PLL(152)을 포함하고, 프로세서 모듈(110) 및 코어 모듈(120)에 의해 사용하기 위한 클럭 신호들을 생성한다. 생성된 클럭 신호들의 주파수들을 포함하는 PLL들의 동작은 프로세서 모듈(110)에 의해 제어된다.
[0019] 프로세서 모듈(110)은 제 1 클럭 분배기 모듈(111), 제 2 클럭 분배기 모듈(112), 및 제 3 클럭 분배기 모듈(113)을 포함한다. 클럭 분배기 모듈은, 프로세서 모듈(110)의 서브모듈이 사용할 클럭들을 생성한다. 각각의 클럭 분배기 모듈은 클럭 모듈 제어들에 기초하여 출력 클럭을 생성한다. 각각의 클럭 분배기 모듈은, PLL들의 출력들과 XOCLK 중에서 입력 클럭 신호를 선택하고 선택된 입력 클럭 신호를 분배 값으로 제산함으로써 그의 출력 클럭을 생성할 수 있다. 따라서, 클럭 모듈 제어들은, 입력 클럭 신호의 선택을 나타내고 분배 값을 나타내는 신호들을 포함할 수 있다. 분배 값은 출력 클럭 신호의 주파수와, 선택된 입력 클럭 신호의 주파수 사이의 비를 나타낸다. 입력 클럭 신호의 그리고 분배 값의 선택은 프로세서 모듈(110)에 의해 제어된다. 구현 시, 프로세서 모듈(110)은, 4개 이상의 클럭 분배기 모듈들을 가질 수 있으며, 예를 들어, 집적 회로는 수 백개의 클럭 분배기 모듈들을 가질 수 있다. 프로세서 모듈(110)은 또한 프로그래밍가능한 프로세서에 의한 실행을 위한 소프트웨어 명령들을 저장하는 메모리를 포함할 수 있다.
[0020] 코어 모듈(120)은 집적 회로의 기능들, 예를 들어, 그래픽스 프로세서 또는 통신 모뎀을 포함할 수 있다. 코어 모듈(120)은 제 1 클럭 분배기 모듈(121)과 제 2 클럭 분배기 모듈(122)을 포함한다. 클럭 분배기 모듈은 프로세서 모듈(110)의 클럭의 분배기 모듈들과 유사하지만, 코어 모듈(120)의 클럭 분배기 모듈들은, 코어 모듈(120)의 서브모듈들이 사용하기 위한 클럭들을 생성한다. 코어 모듈(120)의 분할 모듈들의 동작은 또한, 프로세서 모듈(110)에 의해 제어된다. 구현 시, 코어 모듈(120)은, 3개 이상의 많은 클럭 분배기 모듈들을 가질 수 있다. 또한, 집적 회로는 프로세서 모듈(110) 또는 코어 모듈(120)과 같은 많은 다른 모듈들을 포함할 수 있다.
[0021] 프로세서 모듈(110)는 또한 PMIC(140)의 동작을 제어한다. 예를 들어, 프로세서 모듈은, 프로세서 모듈(110)에 의해 사용되는 전원 전압을 포함하는 PMIC의 출력 전압들을 제어할 수 있다.
[0022] 프로세서 모듈(110)은, 다양한 기능이 변경되는 것과 연관되는 (예를 들어, 클럭 분배기 모듈에 위치되는) 제어 레지스터들에 기록함으로써 주파수-전압 모드들 사이에서의 변경을 제어할 수 있다. 주파수-전압 모드들의 프로세서 모듈(110)에 의한 소프트웨어 제어는 모드들 사이의 변경들이 느려지게 할 수 있다. 예를 들어, 모드 변경들은, 프로세서로 하여금, 수 백개의 제어 레지스터들에 기록하게 하고 수 백 마이크로초가 걸릴 수 있다.
[0023] 모드들 간의 느린 변경들(레이턴시)은 집적 회로의 성능을 손상시킬 수 있다. 예를 들면, 고전력 모드에서 저전력 모드로의 느린 변경은 집적 회로로 하여금 트랜지션 동안 추가 에너지를 소모하게 할 수 있다. 집적 회로에 의한 저전력 모드의 엔트리가 지연되기 때문에, 집적 회로는 저전력 모드에서 더 적은 시간을 소비한다. 다른 예로서, 저성능 모드에서 고성능 모드로의 느린 변경은 집적 회로로 하여금 그의 기능들의 수행 시 지연되게 할 수 있다. 집적 회로에 의한 고성능 모드의 엔트리가 지연되기 때문에, 집적 회로는 트랜지션 동안 더 느리게 수행한다. 또한, 주파수-전압 모드 변경을 수행하는데 사용되는 프로세서의 사이클들은 다른 기능들을 수행하기 위해 사용될 수 없다.
[0024] 저-레이턴시 주파수-전압 모드 변경을 제공하는 것은 집적 회로의 성능을 개선시킬 수 있다. 저-레이턴시 주파수-전압 모드 변경들은, 집적 회로가 저전력 모드에 있는 시간의 양을 증가시킴으로써 전력 소모를 감소시킬 수 있다. 저-레이턴시 주파수-전압 모드 변경은 또한, 고성능 모드가 더 빠르게 시작하게 함으로써 성능을 증가시킬 수 있다.
[0025] 추가적으로, 프로세서 모듈에 의해 수행되는 모드 변경은, 집적 회로가 중간 상태에 있는 동안 인터럽트될 수 있다. 중간 상태는, 예를 들어, 새로운 모드로 셋팅된 클럭 분배기들 중 일부와 종래 모드로 셋팅된 다른 클럭 분배기들을 가질 수 있다. 원래 모드를 복원하거나 또는 새로운 모드로 진행하는 것은 복잡할 수 있다. 따라서, 미세한(atomic) 동작인 주파수-전압 모드 변경을 제공하는 것은 그 복잡성을 해결할 수 있다.
[0026] 도 2는 SoC(system-on-a-chip) IC(integrated circuit)를 위한 클럭 및 전압 스케일링의 양상들을 도시하는 기능 블록도이다. 도 2의 집적 회로는, 설명된 차이점들을 제외하고는 유사한 방식으로 동작하는 유사하게 지칭되는 모듈들을 갖는 도 1의 집적 회로와 유사하다. 집적 회로는, 예를 들어, 모바일 폰에서 사용될 수 있는 모바일 시스템 모뎀일 수 있다. 집적 회로는 예를 들어, CMOS 프로세스를 이용하여 제조될 수 있다.
[0027] 도 2의 집적 회로는 리소스 전력 관리기 모듈(130)을 포함한다. 리소스 전력 관리기 모듈(130)은 PLL들(151, 152), PMIC(140), 및 클럭 분배기 모듈(111-113, 121-122)의 동작을 제어한다. 리소스 전력 관리기 모듈(130)은 프로세서 모듈(110)에 연결되고 프로세서 모듈(110)의 모드 제어 모듈(160)로부터 새로운 주파수-전압 모드로 전환하는 명령을 수신할 수 있다. 리소스 전력 관리기 모듈(130)은, 예를 들어, 모드 제어 모듈(160)로부터 모드 선택을 수신할 수 있다. 모드 선택은, 모드 레지스터들의 세트 중 선택된 모드 레지스터로부터의 값들이 사용될 것이라는 것을 나타낼 수 있다.
[0028] 모드 제어 모듈(160)은, 예를 들어, 모드 제어 모듈(160)의 기능들을 수행하기 위해 메모리로부터의 명령들을 실행하는 프로세서 모듈(110)을 갖는 소프트웨어 모듈일 수 있다. 모드 제어 모듈(160)은 대안으로, 프로세서 모듈(110)과는 별개의 모듈일 수 있다.
[0029] 모드 제어 모듈(160)은, 예를 들어, 프로세서 모듈(110)로부터 리소스 전력 관리기 모듈(130)로의 하나의 레지스터 기록에 의해, 새로운 모드로의 전환을 트리거할 수 있다. 이후, 리소스 전력 관리기 모듈(130)은 프로세서 모듈(110)과의 추가적인 상호작용없이 주파수-전압 모드의 변경을 수행할 수 있다. 리소스 전력 관리기 모듈(130)은, 모드 변경의 여러 부분들을 수행할 수 있는데, 예를 들어, 클럭 분배기 모듈들 내의 분배 값들을 동시에 변경할 수 있다. 이는, 프로세서에 의해 연속으로 수행될 경우 모드 변경이 보다 신속하게 수행되게 할 수 있다. 추가로, 프로세서 모듈(110)은 이후, 리소스 전력 관리기 모듈(130)이 모드 변경을 수행하는 동안, 다른 작업들을 수행할 수 있다. 또한, 모드 변경 동작은, 프로세서 인터럽트의 대상이 되지 않는 미세한 동작일 수 있다. 모드 변경 동작이 미세한 동작인 경우, 모드 변경은 일단 이것이 시작될 때 완료된다. 따라서, 집적 회로는, 부분적으로 완성된 모드 변경 하에서 동작할 수 있게 될 필요가 없고, 또한 부분적으로 완성된 모드 변경으로부터 복원을 다루는 로직을 필요로 하지 않는다.
[0030] 도 3은 도 2의 집적 회로의 리소스 전력 관리기 모듈(130)의 동작의 양상들을 예시하는 기능 블록도이다. 리소스 전력 관리기 모듈(130)은 모드 레지스터들의 세트, 예를 들어, 도 3에 도시된 바와 같이 4개 모드 레지스터들(제 1 모드 레지스터(310), 제 2 모드 레지스터(320), 제 3 모드 레지스터(330), 및 제 4 모드 레지스터(340))을 사용한다. 모드 레지스터들 각각은 주파수-전압 모드들 중 하나를 위한 것이다. 예를 들어, 제 1 모드 레지스터(310)가 고주파수, 고전압 모드를 위한 것일 수 있고, 제 4 모드 레지스터(340)는 저주파수, 저전압 모드를 위한 것일 수 있다. 모드 레지스터들 각각은 그 모드에 대한 동작 조건들을 셋팅하는 제어 비트들을 포함한다. 4개보다 많거나 적은 주파수-전압 모드들을 갖는 집적 회로의 경우, 리소스 전력 관리기 모듈은 대응하는 수의 모드 레지스터들을 가질 것이다.
[0031] 예를 들어, 제 1 모드 레지스터(310)는 제 1 클럭 분배기 값(311), 제 1 클럭 소스 선택 값(312), 및 제 1 클럭 출력 인에이블 값(313)을 포함한다. 제 1 클럭 분배기 값(311), 제 1 클럭 소스 선택 값(312), 및 제 1 클럭 출력 인에이블 값(313)은 집적 회로 내의 클럭 분배기 모듈들 중 제 1 클럭 분배기 모듈을 제어하기 위해 사용된다. 제 1 클럭 출력 인에이블 값(313)은 제 1 클럭 모듈의 출력 클럭이 인에이블될지 여부를 제어하기 위해 사용된다. 제 1 클럭 소스 선택 값(312)은, 소스 클럭들(예를 들어, PLL 출력 클럭들 또는 XOCLK) 중 어느 것이 제 1 클럭 분배기 모듈(예를 들어, 클럭 분배기 모듈(111))에 의해 사용될지를 제어하기 위해 사용된다. 제 1 클럭 분배기 값(311)은 제 1 클럭의 분배기 모듈(예를 들어, 클럭 분배기 모듈(111))의 분배 값을 제어하기 위해 사용된다. 클럭 분배기 값, 클럭 소스 선택 값, 및 클럭 출력 인에이블 값은 클럭 모듈 제어들로 지칭될 수 있다.
[0032] 제 1 모드 레지스터(310)는 또한, 집적 회로 내 다른 클럭 분배기 모듈 각각에 대해 클럭 분배기 값들, 클럭 소스 선택 값들, 및 클럭 출력 인에이블 값들을 포함한다. 주어진 모드 레지스터의 경우, 클럭 분배기 모듈들 중 상이한 모듈들이 주파수들의 다양한 조합들에 대해 제어될 수 있다. 제 1 모드 레지스터(310)는 또한 PMIC의 동작을 제어하기 위한 PMIC 제어 값들(317)(예를 들어, 셋팅 전압들) 및 PLL들의 동작을 제어하기 위한 PLL 제어 값들(318)(예를 들어, 셋팅 주파수)을 포함한다. PMIC 제어 값들은 또한 PMIC 제어들로 지칭될 수 있고, PLL 제어 값들은 또한 위상-동기 루프 제어들로 지칭될 수 있다. 다른 모드 레지스터들은 다른 모드들을 위한 대응하는 제어 값들을 포함한다.
[0033] 모드 레지스터들 내의 값들은 하드웨어 리셋에 의해 특정 값들로 셋팅될 수 있다. 이러한 값들은 또한 (예를 들어, PROM으로부터의) 초기화 프로세스에 의해 초기화될 수 있다. 모드 레지스터들 내의 값들은 또한, 일 실시예에서, 프로세서 모듈에 의해 셋팅될 수 있다. 프로세서 모듈은, 예를 들어, 새로운 값들을, 연관된 모드 레지스터에 기록함으로써 모드들 중 하나를 재정의할 수 있다. 일 실시예에서, 모드 레지스터들의 서브셋만이 프로세서 모듈에 의해 기록가능할 수 있다.
[0034] 집적 회로에 포함되는 다수의 주파수-전압 모드들이 설계 트레이드-오프가 될 수 있다. 많은 수의 모드들은, 모드들로 하여금 집적 회로의 다양한 동작 조건들에 대해 밀접하게 조정되게 할 수 있다. 많은 수의 모드들이 또한 회로 복잡도를 증가시킨다. 집적 회로의 블록이 더 높은 주파수로 동작할 경우, 이는 또한 더 높은 전압에서 동작할 필요가 있다. 그러나, 블록은 더 낮은 주파수와 더 높은 전압으로 동작할 수 있다. 전압의 변경은 일반적으로 주파수의 변경에 비해 느리다. 집적 회로는, 클럭 주파수들에 있어서는 상이하지만 동일한 전압들을 이용하는 주파수-전압 모드들의 하나 또는 그 초과의 세트들을 포함할 수 있다. 집적 회로는 동일한 전압들을 사용하는 모드들 중 일 세트의 모드들 사이에서 매우 신속하게 변할 수 있다. 예를 들어, 모드들이 단시간 동안 사용되는 경우, 이는 개선된 전력-성능 트레이드-오프들을 제공할 수 있다. 또한, 일부 레지스터 하드웨어가 모드들 사이에서 공유될 수 있다.
[0035] 주파수-전압 모드가 변경될 경우, 모드 선택 신호는, 선택된 모드에 대응하는 모드 레지스터로부터 값들을 선택하는 선택기(341)를 제어한다. 예를 들어, 리소스 전력 관리기 모듈(130)은 모드 선택 신호를 제어할 수 있다. 대안으로, 모드 제어 모듈(160)은 모드 선택 신호를 공급할 수 있다. 선택된 값들은, 리소스 전력 관리기 모듈(130)에 의해 제어되는 다양한 모듈들에 공급된다. 예를 들어, 도 3에 도시된 바와 같이, 선택된 클럭 인에이블 값, 선택된 클럭 분배기 값, 선택된 클럭 소스 선택 값은 클럭 분배기 모듈들(351) 중 하나(예를 들어, 클럭 분배기 모듈(111) 또는 다른 클럭 분배기 모듈들(112, 113, 121, 122) 중 하나)에 공급된다. 값들이, 예를 들어, 클럭 분배기 모듈(351) 내 레지스터들에 공급될 수 있다. 클럭 분배기 모듈(351)은, 그의 출력 클럭(clk_out)을 생성하기 위해서, 공급되는 제어 신호들을 사용한다. 도 3에 도시되지는 않았지만, 집적 회로는, 선택기(341)에 의해 공급되는 제어 신호들을 갖는 많은 추가 클럭 분배기 모듈들을 구비할 것이다. 선택기(341)로부터의 제어 신호들은 또한 PMIC 및 PLL들에 공급된다.
[0036] 리소스 전력 관리기 모듈은, 다양한 방식들로, 그의 제어 신호들을 리소스 전력 관리기 모듈에 의해 제어되는 모듈들(이를 테면, 클럭 분배기 모듈들(111-113, 121-122), PLL들(151, 152), PMIC(140))에 공급할 수 있다. 예를 들어, 제어 신호들은, 리소스 전력 관리기 모듈에 의해 제어되는 모듈들 모두에 동시에 공급될 수 있다. 대안으로, 리소스 전력 관리기 모듈은 제어 신호들 중 일부를 연속으로 제공할 수 있다. 리소스 전력 관리기 모듈과 리소스 전력 관리기 모듈에 의해 제어되는 모듈들 사이에서 인터페이싱하기 위해 사용되는 클럭 신호들이 모든 변경들 사이에서 게이트 오프될 수 있다.
[0037] 리소스 전력 관리기 모듈(130)은 새로운 제어 신호들이 다양한 모듈들로 공급되는 시기를 제어한다. 특히, 리소스 전력 관리기 모듈(130)은 PMIC를 제어하는 타이밍을 클럭 분배기 모듈들을 제어하는 타이밍과 관련하여 제어할 수 있다. 예를 들어, 주파수(예를 들어, 클럭 분배기 값) 및 전원 전압 둘 모두가 증가될 경우, 전원 전압이 일반적으로 먼저 증가될 것이고, 이후에 주파수가 변경된다. 유사하게, 주파수와 전원 전압 둘 모두가 감소될 경우, 클럭 분배기 값들이 일반적으로 먼저 감소될 것이고, 이후에 전원 전압이 변경된다. 또한, 결함들(glitches) 또는 클럭 출력에서의 원하지 않는 타이밍을 방지하기 위해서, 리소스 전력 관리기 모듈은 클럭 소스 선택을 변경하기 전에 클럭 분배기 모듈의 출력을 디스에이블하고 새로운 소스 선택을 셋팅한 후 클럭 분배기 모듈의 출력을 다시 인에이블(reenable)할 수 있다. 리소스 전력 관리기 모듈은 모드 변경 타이밍을 제어하기 위해 유한 상태 머신을 사용할 수 있다.
[0038] 도 4는 본원에 개시된 실시예에 따른 리소스 전력 관리기 모듈(430)과 프로세서(460) 사이의 인터페이스를 도시하는 기능 블록도이다. 인터페이스는, 리소스 전력 관리기 모듈(430) 및 프로세서 모드 제어 모듈(460)이, 예를 들어, 각각, 리소스 전력 관리기 모듈(130) 및 (모드 제어 모듈(160)을 이용하는) 프로세서 모듈(110)이기 때문에, 도 2의 집적 회로에 사용될 수있다. 도 4에 도시되는 인터페이스는 예시이며 다른 인터페이스들이 또한 사용될 수 있다.
[0039] 인터페이스는 프로세서(460)로부터, 주파수-전압 모드를 시그널링하는 리소스 전력 관리기 모듈(430)로 OPP 신호를 포함한다. op 신호는, 예를 들어, 도 3에 도시된 모드 레지스터들(310, 320, 330, 340) 중 하나를 나타낼 수 있다. OPP 신호가 변경될 경우, 리소스 전력 관리기 모듈(430)은 OPP_ack 신호에 대한 변경을 프로세서(460)에 확인응답한다.
[0040] 인터페이스는 또한, 주파수-전압 모드의 변경을 준비하기 위해 리소스 전력 관리기 모듈(430)을 트리거링할 수 있는, 프로세서(460)로부터의 OPP_prework 신호를 포함한다. 리소스 전력 관리기 모듈(430)은 OPP_prework_ack 신호와 함께 OPP_prework 신호를 프로세서(460)에 확인응답한다. 사전 작업(pre-work)은 모드 변경을 위한 준비이다.
[0041] 인터페이스는, 프로세서(460)가 실제 모드 변경을 트리거링하기 위해 리소스 전력 관리기 모듈(430)로 전송하는 업데이트 신호를 포함한다. 변경이 완료될 경우, 리소스 전력 관리기 모듈(430)로부터 프로세서(460)로 전송된 Updata_ack 신호를 이용하여 업데이트가 확인응답된다.
[0042] 도 5는 본원에 개시된 실시예에 따른 클럭 및 전압 스케일링을 제어하기 위한 프로세스를 도시하는 흐름도이다. 프로세스는 도 2의 집적 회로로 그리고 도 4의 인터페이스를 이용하여 수행될 수 있다. 예를 들어, 리소스 전력 관리기 모듈(130)은 모드 제어 모듈(160)로부터 수신된 신호들을 이용하여 프로세스를 수행할 수 있다. 유사한 프로세스들이 다른 집적 회로들로 그리고 다른 인터페이스들을 이용하여 수행될 수 있다. 예시된 프로세스는, 집적 회로를 현재 주파수-전압 모드에서 새로운 주파수-전압 모드로 변경하기 위해 사용될 수 있다.
[0043] 예시된 프로세스는, 현재 주파수-전압 모드를 지정하는 현재 OPP(505)에서 시작한다. 리소스 전력 관리기 모듈(130)이 모드 제어 모듈(160)로부터 OPP_prework 신호를 수신할 경우, 리소스 전력 관리기 모듈(130)은 새로운 OPP 평가 단계(510)로 진입한다. 이는, 집적 회로가 현재 OPP에서 새로운 OPP로 변경될 것이라는 것을 시그널링한다. 단계(510)에서, 프로세스는, 어떤 소스들이 새로운 OPP에 의해 지정되는 클럭 분배기들을 위한 입력 클럭 신호들에 대한 것인지를 체크한다. 새로운 OPP에서 입력 클럭 신호들 중 하나를 공급하도록 지정되는 각각의 PLL에 대해, 프로세스는 지정된 PLL의 상태를 평가한다. 지정된 PLL이 오프인 경우, 지정된 PLL은 새로운 OPP를 위해 지정된 값들에 따라 프로그래밍된다. 리소스 전력 관리기 모듈(130)은, 예를 들어, 그 PLL과 연관되는 제어 레지스터들에 기록함으로써 지정된 PLL을 프로그래밍할 수 있다. 이후, 프로세스는 그의 새로운 상태에서 PLL을 락킹하기 위해 대기한다.
[0044] 추가로, 새로운 OPP에서 지정되는 (클럭 분배기 모듈로 입력 클럭 신호를 공급하는 PLL에 대한 또는 클럭 분배기 모듈에 대한) 클럭 소스는 현재 OPP에서 실행 중이지 않은 클럭 모듈(예를 들어, 수정 발진기)로부터 비롯된 것일 수 있다. 클럭 소스가 현재 실행 중이지 않은 클럭 모듈로부터 비롯된 것이라면, 프로세스는 그 클럭 모듈로부터 클럭 소스를 요청하고 클럭 소스가 실행될 것을 대기한다. 리소스 전력 관리기 모듈(130)은, 예를 들어, 클럭 모듈과 연관되는 제어 레지스터들에 기록하여 이를 인에이블할 수 있다.
[0045] 이후, 프로세스가 업데이트 대기 단계(520)에 진입한다. 리소스 전력 관리기 모듈(130)은 사전작업의 완료를 시그널링하기 위해서 OPP_prework_ack를 모드 제어 모듈(160)로 전송한다. 이후, 리소스 전력 관리기 모듈(130)은 OPP 모드 변경을 계속하기 위해 이것을 시널링할 업데이트를 대기한다. 리소스 전력 관리기 모듈(130)이 업데이트 신호를 대기하는 동안 추가 OPP_prework를 수신하는 경우, 프로세스는 새로운 OPP 평가 단계(510)로 복귀하여 새로운 OPP를 재평가한다.
[0046] 리소스 전력 관리기 모듈(130)이 업데이트 신호를 수신할 경우, 프로세스는 단계(530)로 진행한다. 단계(530)에서, 리소스 전력 관리기 모듈(130)은 새로운 클럭 모듈 제어들(예를 들어, 분배 값들 및 입력 클럭 신호 선택들)을 클럭 분배기 모듈들에게 공급한다. 이후, 리소스 전력 관리기 모듈(130)은 클럭 분배기 모듈들의 새로운 상태들로 전환시킬 클럭 분배기 모듈들을 대기한다. 프로세스는, 예를 들어, 특정 수의 클럭 사이클들을 대기할 수 있다.
[0047] 이후, 프로세스가 단계(540)로 진행한다. 단계(540)에서, 리소스 전력 관리기 모듈(130)은 Update_ack를 모드 제어 관리기(160)로 시그널링한다. 이는, 새로운 OPP가 유효하다는 것을 나타낸다. 프로세스는 또한, 새로운 OPP의 값들을 반영하기 위해 OPP 레지스터를 업데이트할 수 있다.
[0048] 리소스 전력 관리기 모듈(130)은, 예를 들어, 도 5의 프로세스를 수행하기 위해서 유한 상태 머신 또는 프로그램가능한 프로세서를 사용할 수 있다. 일 실시예에서, 프로세서 모듈(110)은 리소스 전력 관리기(130)에 의해 수행되는 단계들을 중단(override)시킬 수 있다. 예를 들어, 리소스 전력 관리기 모듈(130)은, 프로세서 모듈(110)로 하여금 개입하게 하는 프로세스 내 다양한 포인트들에서 프로세서를 인터럽트할 수 있다.
[0049] 도 6은 본원에 개시된 실시예에 따른 PLL 제어의 양상들을 도시하는 기능 블록도이다. PLL 제어는 도 2의 집적 회로에 사용될 수 있다. PLL은, 선택된 주파수-전압 모드와 관련되는 다양한 신호들에 의해 제어된다. 제어 신호들은 (예를 들어, 온 모드, 오프 모드, 및 하나 또는 그 초과의 스탠바이 모드들을 포함하는) PLL 모드, (예를 들어, M 및 N의 분배기 값들에 의해 시그널링되는) 주파수 선택, 입력 클럭 선택, 및 출력 클럭 인에이블들을 포함할 수 있다.
[0050] PLL 주파수를 합성하기 위해 사용되는 분배기 값들 이외에도, PLL은 출력 클럭들 상에 분배기들(653, 654)을 포함할 수 있다. 주파수를 낮추기 위해 PLL 출력 클럭 상의 분배기를 사용하는 것은 PLL 출력 클럭을 수신하는 클럭 분배기 모듈의 설계를 단순화시킬 수 있다. 예를 들어, 클럭 분배기 모듈들은, 저 전압에 있을 경우, 최대 주파수에서 동작할 필요가 없다. 전력 소모가 또한 감소될 수 있다. 예를 들어, 저 주파수 및 저 전압을 이용하는 주파수-전압 모드에서, PLL 출력 클럭 분배기를 포함시키는 것은, 클럭 분배기 모듈의 공급이 저 전압에 있을 경우 클럭 분배기 모듈이 동작하도록 설계되는 최대 주파수를 낮출 수 있다. 유사하게, 클럭 버퍼링 회로들의 성능 요건들이 또한 감소될 수 있다.
[0051] 도 6은, PLL(650), 제 1 클럭 분배기 모듈(651), 및 제 2 클럭 분배기 모듈(652)을 도시한다. 도 6의 PLL 제어가 도 2의 집적 회로에서 사용되는 경우, PLL(650), 제 1 클럭 분배기 모듈(651), 및 제 2 클럭 분배기 모듈(652)이, 각각, 예를 들어, PLL(151), 클럭 분배기 모듈(111), 및 클럭 분배기 모듈(121)일 수 있다. 클럭 분배기 모듈들은, 이들의 분배 값, 이들의 소스 선택, 및 이들의 클럭 출력들이 인에이블되었는지 여부를 제어하기 위해서 리소스 전력 관리기 모듈로부터 제어 신호들을 수신한다. 클럭 소스 선택을 위한 가능한 소스들은 PLL(650)의 2개의 출력들을 포함한다.
[0052] 도 6에 도시된 바와 같이, PLL(650)은, 게이트들(655, 656)에 의해 인에이블되거나 또는 디스에이블되는 2개의 출력 클럭들을 생성한다. 게이트(655)로부터의 제 1 출력이 OR 게이트(640)로부터의 신호에 의해 인에이블된다. 게이트(656)로부터의 제 2 출력이 OR 게이트(641)로부터의 신호에 의해 인에이블된다. 연관되는 클럭 신호가 클럭의 분배기 중 하나에 의해 사용될 경우 OR 게이트들은 일반적으로 각각의 출력들을 인에이블한다. 클럭 신호가 사용될 경우에만 PLL로부터의 출력 클럭 신호를 인에이블하는 것은 전력 소모를 감소시킬 수 있다.
[0053] OR 게이트(640)는, OR 게이트의 입력 신호들 중 임의의 신호가 활성 상태일 경우 게이트(655)를 인에이블한다. 제 1 클럭 분배기 모듈(651)이 요청 신호를 OR 게이트(640)로 공급하여, 게이트(655)로부터의 PLL 클럭 신호가 제 1 클럭 분배기 모듈(651)에 의해 선택되는 시기를 시그널링한다. 제 2 클럭 분배기 모듈(652)은 또한, 게이트(655)로부터의 PLL 클럭 신호가 제 2 클럭 분배기 모듈(652)에 의해 선택되는 경우 요청 신호를 OR 게이트(640)로 공급한다. OR 게이트(640)는 또한 제어 신호(SW0)를 수신한다. 제어 신호(SW0)는, 예를 들어, PLL 출력 클럭 신호가 클럭 분배기 모듈 중 하나에 의해 사용되지 않을 경우 PLL 출력 클럭 신호를 디스에이블링하는 정상 동작을 중단시키기 위한 소프트웨어 제어 레지스터 값일 수 있다. 제 2 게이트(656)는 제 1 게이트(655)와 유사한 방식으로 기능한다.
[0054] PLL 출력 클럭 신호들의 인에이블들이 PLL을 인에이블하기 위해 OR 게이트(642)에 결합된다. OR 게이트(642)는 또한, 예를 들어, 프로세서 모듈 및 리소스 전력 관리기 모듈에 의해 공급될 수 있는 2개의 제어 신호들(SW2, M2)을 수신할 수 있다. OR 게이트(642)로부터 PLL에 대한 인에이블이 또한, OR 게이트(644)로 공급되어 PLL(650)에 대한 전압 서플라이를 인에이블한다. 전압 서플라이 인에이블은 또한, 제어 신호들(M4, SW4)에 의해 제어될 수 있다. OR 게이트(642)로부의 PLL에 대한 인에이블이 또한 OR 게이트(643)로 공급되어 발진기 인에이블 신호를 생성한다. 발진기 인에이블은 또한, 제어 신호들(M3, CLK_REQ)에 의해 제어될 수 있다.
[0055] 도 7은 본원에 개시된 실시예에 따른 집적 회로에서 동작 모드들을 전환하기 위한 프로세스의 흐름도이다. 프로세스는, 예를 들어, 도 2의 집적 회로를 이용하여 수행될 수 있다.
[0056] 단계(710)에서, 집적 회로를 위한 새로운 동작 모드가 선택된다. 예를 들어, 모드 제어 모듈(160)에 의해 새로운 동작 모드가 선택될 수 있다. 새로운 동작 모드가 복수의 주파수-전압 모드들로부터 선택된다. 주파수-전압 모드들 각각은 집적 회로에 대한 동작 클럭 주파수들 및 전압들을 지정한다.
[0057] 단계(720)에서, 선택된 주파수-전압 모드에 의해 지정된 전압들이 전력 관리 집적 회로로 시그널링된다. 예를 들어, 리소스 전력 관리기 모듈(130)은 새로운 전압으로 전환할 것을 PMIC(140)에 시그널링할 수 있다.
[0058] 단계(730)에서, 선택된 주파수-전압 모드에 의해 지정된 주파수들이 복수의 클럭 분배기 모듈들로 시그널링된다. 예를 들어, 리소스 전력 관리기 모듈(130)은 클럭 분배기 모듈들의 (예를 들어, 입력 클럭 신호 선택들 및 분배 값들을 이용하는) 새로운 출력 클럭 주파수들을 시그널링하기 위해 클럭 분배기 모듈들(111-113, 121-122)과 연관된 레지스터들에 기록할 수 있다. 주파수가 동시에 클럭 분배기 모듈들 중 일부 또는 전부에 제공된다.
[0059] 동작 모드들을 전환하기 위한 프로세스는, 예를 들어, 단계들의 추가, 생략, 재정렬, 또는 변경에 의해 변경될 수 있다. 예를 들어, 단계(730)는, 주파수들과 전압들이 감소되고 있을 경우 단계(720) 이전에 수행될 수 있다. 추가로, 단계들은 동시에 수행될 수 있다.
[0060] 본 발명의 실시예들이 특정 실시예들에 대해 상기 설명되었지만, 상이한 수의 전압 서플라이들, 상이한 수의 클럭 분배기들, 및 상이한 수의 PLL들을 비롯한 본 발명의 많은 변형들이 가능하다. 추가로, 다양한 실시예들의 특징들이 상술된 것들과는 상이한 조합들로 결합될 수 있다.
[0061] 당업자들은, 본원에 개시된 실시예들과 관련하여 설명된 다양한 예시적인 블록들 및 모듈들이 다양한 형태들로 구현될 수 있다는 것을 인식할 것이다. 일부 블록들 및 모듈들은 그들의 기능성 측면에서 일반적으로 상술되었다. 이러한 기능성이 구현되는 방법은 전체 시스템에 부과되는 설계 제약들에 의존한다. 당업자는 각각의 특정 애플리케이션마다 다양한 방식들로 설명된 기능을 구현할 수 있지만, 이러한 구현 결정은 본 발명의 범위를 벗어나게 하는 것으로 해석되어서는 안 된다. 이외에도, 모듈, 블록, 또는 단계에서 기능들의 그룹화는 설명의 용이함을 위한 것이다. 특정 기능들 또는 단계들이 본 발명으로부터 벗어나지 않고 일 모듈 또는 블록으로부터 이동될 수 있다.
[0062] 본 명세서에 개시된 실시예들과 관련하여 설명된 다양한 예시적인 로직 블록들 및 모듈들은 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC: application specific integrated circuit), 필드 프로그래밍 가능 게이트 어레이(FPGA) 또는 다른 프로그래밍 가능한 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에서 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현되거나 이들에 의해 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안으로 프로세서는 임의의 프로세서, 제어기, 마이크로 제어기, 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들어, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 연결된 하나 또는 그 초과의 마이크로프로세서들 또는 임의의 다른 이러한 구성으로서 구현될 수 있다.
[0063] 본 명세서에 개시된 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 결합으로 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적인 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있도록 프로세서에 결합될 수 있다. 대안으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수 있다.
[0064] 개시된 실시예들의 상기의 설명은, 해당 기술분야에서 통상의 지식을 가진 사람이라면 누구라도 본 발명을 이용하거나 실시할 수 있게 하도록 제공된다. 이러한 실시예들에 대한 다양한 변형들이 해당 기술분야에서 통상의 지식을 가진 자들에게 쉽게 명백할 것이며, 본 명세서에 설명되는 일반 원리들은 본 발명의 사상 또는 범위를 벗어나지 않으면서 다른 실시예들에 적용될 수 있다. 이와 같이, 본원에 제시되는 설명 및 도면들은 본 발명의 현재 바람직한 실시예를 나타내고 따라서 본 발명에 의해 광범위하게 고려되는 대표적인 요지를 나타낸다는 것을 이해한다. 추가로, 본 발명의 범위는, 당업자에게 명백하게 되는 다른 실시예들을 전적으로 포함하며, 본 발명의 범위는 따라서 첨부된 청구범위 이외에는 어떠한 것으로도 제한되지 않는다는 것을 이해한다.

Claims (24)

  1. 집적 회로로서,
    소프트웨어 명령들을 실행하도록 구성되는 프로세서 모듈;
    복수의 클럭 분배기 모듈들 ― 상기 클럭 분배기 모듈들 각각은 제어 입력들에 기초하여 출력 클럭 신호를 생성하도록 구성됨 ―; 및
    상기 프로세서 모듈로부터 모드 선택을 수신하도록 구성되는 리소스 전력 관리기 모듈을 포함하고,
    상기 모드 선택은 다수의(various) 주파수 및 전압 모드들을 포함하는 복수의 동작 모드들 중 하나를 나타내고,
    상기 리소스 전력 관리기 모듈은 추가로,
    상기 모드 선택에 기초하여 복수의 모드 레지스터들 중 하나를 선택하고 ― 상기 복수의 모드 레지스터들의 각각의 모드 레지스터는 (1) 상기 복수의 동작 모드들의 각각의 동작 모드에 따라 상기 복수의 클럭 분배기 모듈들을 동작시키기 위한 제어 입력들 및 (2) 상기 복수의 동작 모드들의 각각의 동작 모드와 연관된 특정 전압 레벨을 시그널링하기 위한 연관된 제어 입력들 둘 모두를 포함함 ―, 그리고
    상기 복수의 동작 모드들 중 선택된 동작 모드에 따라 동작하도록, 상기 복수의 모드 레지스터들 중 선택된 모드 레지스터로부터의 상기 제어 입력들을 상기 복수의 클럭 분배기 모듈들 중 적어도 2개의 클럭 분배기 모듈들의 제어 레지스터들로 동시에 공급하도록 구성되고,
    상기 복수의 모드 레지스터들의 각각의 모드 레지스터는 클럭 분배기 값, 클럭 소스 선택 값 및 클럭 출력 인에이블 값을 포함하는, 집적 회로.
  2. 제 1 항에 있어서,
    상기 리소스 전력 관리기 모듈에 의해 제어되는 상기 복수의 클럭 분배기 모듈들의 동작들은, 상기 클럭 분배기 모듈들 각각에 대한 복수의 입력 클럭 신호들 중 하나의 선택, 및 각각의 출력 클럭 신호의 주파수와 각각의 선택된 입력 클럭 신호의 주파수 사이의 비(ratio)를 나타내는 상기 클럭 분배기 모듈들 각각에 대한 분배 값을 포함하는, 집적 회로.
  3. 제 2 항에 있어서,
    상기 리소스 전력 관리기 모듈에 의해 제어되는 상기 복수의 클럭 분배기 모듈들의 동작들은, 상기 클럭 분배기 모듈들 각각의 출력 클럭 신호가 인에이블되는지 여부의 선택을 더 포함하는, 집적 회로.
  4. 제 2 항에 있어서,
    하나 또는 그 초과의 위상-동기 루프(PLL)들을 더 포함하고, 상기 PLL들 각각은 하나 또는 그 초과의 클럭 신호들을 생성하도록 구성되고,
    상기 리소스 전력 관리기 모듈은 추가로 상기 복수의 동작 모드들 중 선택된 동작 모드에 따라 동작하도록 상기 PLL들을 제어하도록 구성되고, 그리고
    상기 복수의 클럭 분배기 모듈들의 상기 복수의 입력 클럭 신호들은 상기 PLL들에 의해 생성되는 상기 클럭 신호들을 포함하는, 집적 회로.
  5. 제 1 항에 있어서,
    상기 복수의 동작 모드들 중 선택된 동작 모드에 따라 동작하도록 상기 복수의 클럭 분배기 모듈들을 제어하는 것은 미세한(atomic) 동작인, 집적 회로.
  6. 제 1 항에 있어서,
    상기 리소스 전력 관리기 모듈은 추가로, 상기 연관된 제어 입력들에 기초하여, 상기 복수의 동작 모드들 중 선택된 동작 모드에 따라 전압 서플라이(voltage supply)를 상기 집적 회로로 공급하기 위해 PMIC(power management integrated circuit)를 제어하도록 구성되는, 집적 회로.
  7. 제 6 항에 있어서,
    상기 리소스 전력 관리기 모듈은 추가로, 상기 PMIC를 제어하는 타이밍을 상기 복수의 클럭 분배기 모듈들을 제어하는 타이밍과 관련하여 제어하도록 구성되는, 집적 회로.
  8. 제 6 항에 있어서,
    상기 복수의 동작 모드들은, 상기 PMIC로 하여금 상기 전압 서플라이를 동일한 레벨에서 공급하게 하는 2개의 동작 모드들을 포함하고, 상기 2개의 동작 모드들 각각은 상기 복수의 클럭 분배기 모듈들 중 적어도 하나로 하여금 상이한 주파수들에서 각각의 출력 클럭 신호를 생성하게 하는, 집적 회로.
  9. 집적 회로에서 동작 모드들을 전환하기 위한 방법으로서,
    복수의 주파수-전압 모드들 중 하나를 상기 집적 회로에 대한 새로운 동작 모드로서 선택하는 단계 ― 상기 주파수-전압 모드들 각각은 상기 집적 회로에 대한 클럭 모듈 제어들 및 전압들을 특정함 ―;
    선택된 주파수-전압 모드에 의해 특정된 상기 전압들을 전력 관리 집적 회로로 시그널링하는 단계;
    상기 선택된 주파수-전압 모드에 기초하여 복수의 모드 레지스터들 중 하나를 선택하는 단계 ― 상기 복수의 모드 레지스터들의 각각의 모드 레지스터는 상기 복수의 주파수-전압 모드들의 각각의 주파수-전압 모드에 의해 특정되는 상기 클럭 모듈 제어들을 포함함 ―; 및
    상기 클럭 모듈 제어들을 상기 모드 레지스터들 중 선택된 모드 레지스터로부터 복수의 클럭 분배기 모듈들로 공급하는 단계를 포함하고,
    상기 클럭 분배기 모듈들 각각은 상기 클럭 모듈 제어들에 기초하여 출력 클럭 신호를 생성하도록 구성되고,
    상기 모드 레지스터들 중 선택된 모드 레지스터로부터의 상기 클럭 모듈 제어들은 상기 복수의 클럭 분배기 모듈들 중 적어도 2개의 클럭 분배기 모듈들의 제어 레지스터들로 동시에 공급되고, 그리고
    상기 복수의 모드 레지스터들의 각각의 모드 레지스터는 클럭 분배기 값, 클럭 소스 선택 값 및 클럭 출력 인에이블 값을 더 포함하는, 집적 회로에서 동작 모드들을 전환하기 위한 방법.
  10. 제 9 항에 있어서,
    상기 복수의 클럭 분배기 모듈들 각각에 대한 상기 클럭 모듈 제어들은 복수의 입력 클럭 신호들 중 하나의 선택을 위한 신호 및 각각의 출력 클럭 신호의 주파수와 각각의 선택된 입력 클럭 신호의 주파수 사이의 비를 나타내는 분배 값에 대한 신호를 포함하는, 집적 회로에서 동작 모드들을 전환하기 위한 방법.
  11. 제 10 항에 있어서,
    상기 클럭 분배기 모듈들 각각에 대한 상기 클럭 모듈 제어들은, 상기 각각의 출력 클럭이 인에이블되는지 여부를 제어하기 위한 신호를 더 포함하는, 집적 회로에서 동작 모드들을 전환하기 위한 방법.
  12. 제 10 항에 있어서,
    상기 선택된 주파수-전압 모드에 의해 특정된 위상-동기 루프 제어들을 하나 또는 그 초과의 위상-동기 루프(PLL)들로 시그널링하는 단계를 더 포함하고,
    상기 PLL들 각각은 상기 위상-동기 루프 제어들에 기초하여 하나 또는 그 초과의 클럭 신호들을 생성하도록 구성되고, 상기 복수의 클럭 분배기 모듈들의 상기 복수의 입력 클럭 신호들은 상기 PLL들에 의해 생성되는 상기 클럭 신호들을 포함하는, 집적 회로에서 동작 모드들을 전환하기 위한 방법.
  13. 제 9 항에 있어서,
    상기 복수의 주파수-전압 모드들 중 하나를 선택하는 단계는 프로세서에 의해 수행되는, 집적 회로에서 동작 모드들을 전환하기 위한 방법.
  14. 제 10 항에 있어서,
    상기 복수의 주파수-전압 모드들은 동일한 전압 레벨을 특정하는 2개의 주파수-전압 모드들을 포함하고, 상기 2개의 주파수-전압 모드들 각각은 상기 클럭 분배기 모듈들 중 적어도 하나에 대해 상이한 클럭 모듈 제어들을 특정하는, 집적 회로에서 동작 모드들을 전환하기 위한 방법.
  15. 집적 회로로서,
    소프트웨어 명령들을 실행하도록 구성되는 프로세서 모듈;
    복수의 클럭 분배기 모듈들 ― 상기 클럭 분배기 모듈들 각각은 제어 입력들에 기초하여 출력 클럭 신호를 생성하도록 구성됨 ―; 및
    리소스 전력을 관리하기 위한 수단을 포함하고,
    상기 리소스 전력을 관리하기 위한 수단은,
    상기 프로세서 모듈로부터 모드 선택을 수신하도록 ― 상기 모드 선택은 다수의 주파수 및 전압 모드들을 포함하는 복수의 동작 모드들 중 하나를 나타냄 ― 구성되고,
    상기 모드 선택에 기초하여 복수의 모드 레지스터들 중 하나를 선택하도록 ― 상기 복수의 모드 레지스터들의 각각의 모드 레지스터는 (1) 상기 복수의 동작 모드들의 각각의 동작 모드에 따라 상기 복수의 클럭 분배기 모듈들을 동작시키기 위한 제어 입력들 및 (2) 상기 복수의 동작 모드들의 각각의 동작 모드와 연관된 특정 전압 레벨을 시그널링하기 위한 연관된 제어 입력들 둘 모두를 포함함 ― 구성되고, 그리고
    상기 복수의 동작 모드들 중 선택된 동작 모드에 따라 동작하도록, 상기 모드 레지스터들 중 선택된 모드 레지스터로부터의 상기 제어 입력들을 상기 복수의 클럭 분배기 모듈들 중 적어도 2개의 클럭 분배기 모듈들의 제어 레지스터들로 동시에 공급하도록 구성되고,
    상기 복수의 모드 레지스터들의 각각의 모드 레지스터는 클럭 분배기 값, 클럭 소스 선택 값 및 클럭 출력 인에이블 값을 포함하는, 집적 회로.
  16. 제 15 항에 있어서,
    상기 리소스 전력을 관리하기 위한 수단에 의해 제어되는 상기 복수의 클럭 분배기 모듈들의 동작들은, 상기 클럭 분배기 모듈들 각각에 대한 복수의 입력 클럭 신호들 중 하나의 선택, 및 각각의 출력 클럭 신호의 주파수와 각각의 선택된 입력 클럭 신호의 주파수 사이의 비를 나타내는 상기 클럭 분배기 모듈들 각각에 대한 분배 값을 포함하는, 집적 회로.
  17. 제 16 항에 있어서,
    상기 리소스 전력을 관리하기 위한 수단에 의해 제어되는 상기 복수의 클럭 분배기 모듈들의 동작들은, 상기 클럭 분배기 모듈들 각각의 출력 클럭 신호가 인에이블되는지 여부의 선택을 더 포함하는, 집적 회로.
  18. 제 16 항에 있어서,
    하나 또는 그 초과의 위상-동기 루프(PLL)들을 더 포함하고, 상기 PLL들 각각은 하나 또는 그 초과의 클럭 신호들을 생성하도록 구성되고,
    상기 리소스 전력을 관리하기 위한 수단은 추가로, 상기 복수의 동작 모드들 중 선택된 동작 모드에 따라 동작하도록 상기 PLL들을 제어하도록 구성되고, 그리고
    상기 복수의 클럭 분배기 모듈들의 상기 복수의 입력 클럭 신호들은 상기 PLL들에 의해 생성되는 상기 클럭 신호들을 포함하는, 집적 회로.
  19. 제 15 항에 있어서,
    상기 복수의 동작 모드들 중 선택된 동작 모드에 따라 동작하도록 상기 복수의 클럭 분배기 모듈들을 제어하는 것은 미세한 동작인, 집적 회로.
  20. 제 15 항에 있어서,
    상기 리소스 전력을 관리하기 위한 수단은 추가로, 상기 연관된 제어 입력들에 기초하여, 상기 복수의 동작 모드들 중 선택된 동작 모드에 따라 전압 서플라이를 상기 집적 회로로 공급하기 위해 PMIC(power management integrated circuit)를 제어하도록 구성되는, 집적 회로.
  21. 제 20 항에 있어서,
    상기 리소스 전력을 관리하기 위한 수단은 추가로, 상기 PMIC를 제어하는 타이밍을 상기 복수의 클럭 분배기 모듈들을 제어하는 타이밍과 관련하여 제어하도록 구성되는, 집적 회로.
  22. 제 20 항에 있어서,
    상기 복수의 동작 모드들은 상기 PMIC로 하여금 상기 전압 서플라이를 동일한 레벨에서 공급하게 하는 2개의 동작 모드들을 포함하고, 상기 2개의 동작 모드들 각각은 상기 복수의 클럭 분배기 모듈들 중 적어도 하나로 하여금 상이한 주파수들에서 각각의 출력 클럭 신호를 생성하게 하는, 집적 회로.
  23. 제 1 항에 있어서,
    상기 복수의 모드 레지스터들 중 선택된 모드 레지스터로부터의 상기 제어 입력들은 복수의 클럭 분배기 값들을 포함하고, 상기 클럭 분배기 값들 각각은 상기 클럭 분배기 모듈들의 각각의 클럭 분배기 모듈의 분배 값을 제어하고, 그리고 상기 클럭 분배기 모듈들 각각의 분배 값은 각각의 출력 클럭 신호의 주파수와 각각의 입력 클럭 신호의 주파수 사이의 비인, 집적 회로.
  24. 제 1 항에 있어서,
    상기 복수의 모드 레지스터들 중 선택된 모드 레지스터로부터의 상기 제어 입력들은 복수의 클럭 소스 선택 값들을 포함하고, 그리고 상기 클럭 소스 선택 값들 각각은 상기 클럭 분배기 모듈들의 각각의 클럭 분배기 모듈에 대한 복수의 입력 클럭 신호들 중 하나의 선택을 제어하는, 집적 회로.
KR1020167023537A 2014-02-10 2015-02-05 저-레이턴시 전환을 이용한 동적 클럭 및 전압 스케일링 KR101844424B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/177,073 US9678556B2 (en) 2014-02-10 2014-02-10 Dynamic clock and voltage scaling with low-latency switching
US14/177,073 2014-02-10
PCT/US2015/014688 WO2015120199A1 (en) 2014-02-10 2015-02-05 Dynamic clock and voltage scaling with low-latency switching

Publications (2)

Publication Number Publication Date
KR20160119121A KR20160119121A (ko) 2016-10-12
KR101844424B1 true KR101844424B1 (ko) 2018-04-02

Family

ID=52577970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167023537A KR101844424B1 (ko) 2014-02-10 2015-02-05 저-레이턴시 전환을 이용한 동적 클럭 및 전압 스케일링

Country Status (6)

Country Link
US (1) US9678556B2 (ko)
EP (1) EP3105653A1 (ko)
JP (1) JP6309641B2 (ko)
KR (1) KR101844424B1 (ko)
CN (1) CN105980959B (ko)
WO (1) WO2015120199A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9933845B2 (en) * 2014-11-24 2018-04-03 Intel Corporation Apparatus and method to provide multiple domain clock frequencies in a processor
US10120408B2 (en) * 2015-09-30 2018-11-06 Texas Instruments Incorporated Event controlled clock switching
US11068018B2 (en) * 2016-10-25 2021-07-20 Dolphin Design System and method for power management of a computing system with a plurality of islands
CN106788398B (zh) 2016-12-06 2020-06-02 矽力杰半导体技术(杭州)有限公司 时钟分频电路、控制电路以及电源管理集成电路
KR102390766B1 (ko) 2017-05-22 2022-04-26 삼성에스디아이 주식회사 이차 전지
KR102640922B1 (ko) 2018-03-05 2024-02-27 삼성전자주식회사 동작 상태에 따라 기능 모듈들을 저전력 상태로 제어하는 집적 회로, 전자 장치 및 그 제어 방법
CN109787625B (zh) * 2019-03-05 2022-04-05 上海芷锐电子科技有限公司 一种基于双pll的系统超频引起的电压毛刺保护系统
CN113157078B (zh) * 2020-01-07 2023-05-30 上海寒武纪信息科技有限公司 用于控制处理器的方法、装置及其处理器
US11442495B2 (en) * 2020-03-06 2022-09-13 Advanced Micro Devices, Inc. Separate clocking for components of a graphics processing unit
GB2597275B (en) * 2020-07-17 2022-09-07 Graphcore Ltd Multi-clock control
CN112130658A (zh) * 2020-09-29 2020-12-25 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 程控智能电源与时钟控制方法及系统
JP7422066B2 (ja) * 2020-12-28 2024-01-25 ルネサスエレクトロニクス株式会社 半導体装置
US11467622B2 (en) * 2021-02-23 2022-10-11 Texas Instruments Incorporated Clock oscillator control circuit
CN113572357B (zh) * 2021-07-23 2022-12-27 维沃移动通信有限公司 电子设备
KR102605288B1 (ko) * 2023-04-11 2023-11-23 주식회사 바움디자인시스템즈 집적 회로에 대한 소비 전력을 예측하기 위한 시뮬레이션 방법 및 이를 수행하는 집적 회로 시뮬레이션 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020087896A1 (en) 2000-12-29 2002-07-04 Cline Leslie E. Processor performance state control
US20040193934A1 (en) 2003-03-24 2004-09-30 Opher Kahn Reducing CPU and bus power when running in power-save modes
US20100077232A1 (en) 2008-09-19 2010-03-25 Sanjeev Jahagirdar Processor power consumption control and voltage drop via micro-architectural bandwidth throttling

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215725B1 (en) 1997-07-23 2001-04-10 Sharp Kabushiki Kaisha Clock-synchronized memory
US6425086B1 (en) 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
US7171577B2 (en) * 2003-10-06 2007-01-30 Texas Instruments Incorporated Methods and apparatus for a system clock divider
US7865749B2 (en) 2003-10-31 2011-01-04 International Business Machines Corporation Method and apparatus for dynamic system-level frequency scaling
JP5153094B2 (ja) * 2005-09-29 2013-02-27 エスケーハイニックス株式会社 Ｄｌｌ装置及びｄｌｌクロック生成方法
US7539278B2 (en) 2005-12-02 2009-05-26 Altera Corporation Programmable transceivers that are able to operate over wide frequency ranges
US8135966B2 (en) 2006-06-22 2012-03-13 Freescale Semiconductor, Inc. Method and device for power management
US20080307240A1 (en) 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
US8448001B1 (en) 2009-03-02 2013-05-21 Marvell International Ltd. System having a first device and second device in which the main power management module is configured to selectively supply a power and clock signal to change the power state of each device independently of the other device
US8190931B2 (en) 2009-04-30 2012-05-29 Texas Instruments Incorporated Power management events profiling
KR101851614B1 (ko) * 2011-12-12 2018-06-12 삼성전자주식회사 기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템
KR101897050B1 (ko) * 2012-05-04 2018-09-12 에스케이하이닉스 주식회사 반도체 장치
CN103248358A (zh) * 2013-05-30 2013-08-14 上海贝岭股份有限公司 实时时钟补偿装置及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020087896A1 (en) 2000-12-29 2002-07-04 Cline Leslie E. Processor performance state control
US20040193934A1 (en) 2003-03-24 2004-09-30 Opher Kahn Reducing CPU and bus power when running in power-save modes
US20100077232A1 (en) 2008-09-19 2010-03-25 Sanjeev Jahagirdar Processor power consumption control and voltage drop via micro-architectural bandwidth throttling

Also Published As

Publication number Publication date
KR20160119121A (ko) 2016-10-12
JP2017506458A (ja) 2017-03-02
WO2015120199A1 (en) 2015-08-13
JP6309641B2 (ja) 2018-04-11
US20150227185A1 (en) 2015-08-13
CN105980959B (zh) 2019-08-06
EP3105653A1 (en) 2016-12-21
CN105980959A (zh) 2016-09-28
US9678556B2 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
KR101844424B1 (ko) 저-레이턴시 전환을 이용한 동적 클럭 및 전압 스케일링
US10853304B2 (en) System on chip including clock management unit and method of operating the system on chip
JP6595092B2 (ja) 電力配分ネットワーク（ｐｄｎ）ドループ／オーバシュート緩和
US9588916B1 (en) Interrupt latency reduction
US9081517B2 (en) Hardware-based automatic clock gating
US9411714B2 (en) Finite state machine for system management
US9733957B2 (en) Frequency and power management
JP4686065B2 (ja) クロック制御装置およびクロック制御方法
JP2017506458A5 (ko)
US10936005B2 (en) Event controlled clock switching
KR102306084B1 (ko) 클럭 디바이더 디바이스 및 그 방법
KR20120055784A (ko) 멀티 코어 프로세서의 전력 제어 장치 및 방법
US11275708B2 (en) System on chip including clock management unit and method of operating the system on chip
US11646739B2 (en) Clock synthesis for frequency scaling in programmable logic designs
KR20180078558A (ko) 시스템 온 칩의 구동 방법, 이를 수행하는 시스템 온 칩 및 이를 포함하는 전자 시스템
KR20220145004A (ko) 클록 관리 회로 및 이를 포함하는 멀티-코어 시스템
EP4246285A1 (en) Semiconductor device operating modes management
JP2001202154A (ja) Ｐｌｌ内蔵ワンチップマイクロコンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant