KR101823116B1 - Test socket for semiconductor and docking plate for semiconductor having the same - Google Patents
Test socket for semiconductor and docking plate for semiconductor having the same Download PDFInfo
- Publication number
- KR101823116B1 KR101823116B1 KR1020160056333A KR20160056333A KR101823116B1 KR 101823116 B1 KR101823116 B1 KR 101823116B1 KR 1020160056333 A KR1020160056333 A KR 1020160056333A KR 20160056333 A KR20160056333 A KR 20160056333A KR 101823116 B1 KR101823116 B1 KR 101823116B1
- Authority
- KR
- South Korea
- Prior art keywords
- base
- latch
- semiconductor package
- socket
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Abstract
본 발명은, 장착홀을 구비하는 베이스; 상기 장착홀에 삽입되고, 상기 반도체 패키지와 테스트 장치의 전기적 연결을 매개하도록 구성되는 포켓; 및 상기 포켓에 걸리도록 상기 베이스에서 외팔보 형태로 연장되어, 상기 베이스로부터 상기 포켓의 이탈을 제한하는 제한 유닛을 포함하는, 반도체 패키지 테스트 소켓 및 그를 구비하는 반도체 패키지 도킹 플레이트를 제공한다.The present invention relates to a base having a mounting hole; A pocket inserted in the mounting hole and configured to mediate electrical connection of the semiconductor package and the test apparatus; And a restricting unit extending in a cantilevered manner from the base so as to catch the pocket and restricting the release of the pocket from the base, and a semiconductor package docking plate having the semiconductor package test socket.
Description
본 발명은 반도체 패키지 테스트 소켓 및 그를 구비하는 반도체 패키지 도킹 플레이트에 관한 것이다.The present invention relates to a semiconductor package test socket and a semiconductor package docking plate comprising the same.
일반적으로, 반도체 제조 공정에 의해 완성된 반도체 패키지는 테스트(검사) 공정을 통해 동작 특성들이 제대로 구현되는지에 대해 체크된 후 양품으로 분류된 경우에 출하된다. In general, a semiconductor package completed by a semiconductor manufacturing process is checked if the operating characteristics are properly implemented through a test (inspection) process, and then shipped when it is classified as a good product.
이러한 검사 공정에서, 반도체 패키지는 소켓 모듈에 삽입된 채로 검사 회로기판과 전기적으로 접속된다. 구체적으로, 반도체 패키지의 볼은 소켓 모듈의 전기적 매개 부재를 통해 회로기판의 전극과 전기적으로 연결된다. 이러한 연결 하에, 회로기판에서 전원을 반도체 패키지에 인가할 때, 반도체 패키지에 의한 전원의 이상 여부로 반도체 패키지의 정상 작동을 판단하게 된다.In this inspection process, the semiconductor package is electrically connected to the inspection circuit board while being inserted into the socket module. Specifically, the ball of the semiconductor package is electrically connected to the electrode of the circuit board via the electrical intermediate member of the socket module. Under this connection, when power is applied to the semiconductor package from the circuit board, normal operation of the semiconductor package is judged by abnormality of the power source by the semiconductor package.
반복적으로 이루어지는 위 검사 중에, 매개 부재는 반도체 패키지의 볼에 의해 변형된다. 그에 의해, 소켓 모듈 사용 중에 일정 시간마다 위 매개 부재를 교체해야 한다. 이에 매개 부재의 교체를 위한 공정을 경제적으로 수행할 방안이 고려될 수 있다.During the above repeated inspection, the intermediate member is deformed by the balls of the semiconductor package. Thereby, the upper intermediate member must be replaced at regular intervals during use of the socket module. Therefore, a method for economically performing a process for replacing the intermediate member can be considered.
본 발명의 목적은, 반도체 패키지 테스트 소켓이 반도체 패키지 도킹 플레이트에 설치된 상태에서 반도체 패키지 테스트 소켓 중 변형된 부분을 간단한 방식으로 교체할 수 있도록 하는, 반도체 패키지 테스트 소켓 및 그를 구비하는 반도체 패키지 도킹 플레이트를 제공하는 것이다.It is an object of the present invention to provide a semiconductor package test socket and a semiconductor package docking plate comprising the same that enable a simple replacement of a deformed portion of a semiconductor package test socket with the semiconductor package test socket mounted on the semiconductor package docking plate .
상기한 과제를 실현하기 위한 본 발명의 측면에 따른 반도체 패키지 테스트 소켓은, 장착홀을 구비하는 베이스; 상기 장착홀에 삽입되고, 반도체 패키지와 테스트 장치의 전기적 연결을 매개하도록 구성되는 포켓; 및 상기 포켓에 걸리도록 상기 베이스에서 외팔보 형태로 연장되어, 상기 베이스로부터 상기 포켓의 이탈을 제한하는 제한 유닛을 포함할 수 있다.According to an aspect of the present invention, there is provided a semiconductor package test socket comprising: a base having a mounting hole; A pocket inserted in the mounting hole and configured to mediate electrical connection of the semiconductor package and the test apparatus; And a restricting unit extending in a cantilevered manner from the base to catch the pocket, the restricting unit limiting the disengagement of the pocket from the base.
여기서, 상기 포켓은, 상기 반도체 패키지를 수용하는 수용홀을 구비하는 본체와, 상기 수용홀에 노출되도록 상기 본체에 결합되는 도전 시트를 포함하고, 상기 제한 유닛은, 상기 본체에 걸리도록 배치될 수 있다.The pocket includes a body having a housing hole for housing the semiconductor package, and a conductive sheet coupled to the body so as to be exposed to the housing hole. The limiting unit can be arranged to be hung on the body have.
여기서, 상기 제한 유닛은, 상기 베이스에 고정되는 고정 블럭; 및 상기 고정 블럭에서 제1 방향을 따라 연장되는 제1 연장부와, 상기 제1 연장부에서 상기 제1 방향과 다른 제2 방향을 따라 연장되는 제2 연장부를 구비하는 래치를 포함할 수 있다. Here, the restriction unit may include: a fixing block fixed to the base; And a latch having a first extension extending in a first direction in the fixed block and a second extension extending in a second direction different from the first direction at the first extension.
여기서, 상기 래치는, 상기 제2 연장부에서 상기 제2 방향과 다른 제3 방향을 따라 돌출된 걸림구를 포함할 수 있다.Here, the latch may include a latch protruding from the second extending portion along a third direction different from the second direction.
여기서, 상기 걸림구는, 상기 베이스와 마주하도록 위치하는 절단면을 포함할 수 있다.Here, the stopper may include a cut surface positioned to face the base.
여기서, 상기 베이스는, 상기 장착홀에 연통되며 상기 고정 블럭이 배치되는 배치홈과, 상기 배치홈을 한정하는 제한 벽을 더 포함하고, 상기 제한 유닛은, 상기 고정 블럭을 상기 제한 벽과 결합시키는 결합 스크류를 더 포함할 수 있다.Here, the base may further include a placement groove communicating with the mounting hole and having the fixing block disposed therein, and a restriction wall defining the placement groove, and the restriction unit may be configured to couple the fixing block with the restriction wall And may further include a coupling screw.
여기서, 상기 본체는, 상기 래치가 이완된 채로 삽입되는 복수의 안착 홈; 및 상기 본체가 상기 장착 홀에 삽입되는 방향을 따라 상기 복수의 안착홈 사이에 배치되며, 상기 래치가 압축되게 하는 돌출 턱을 포함할 수 있다.Here, the main body includes: a plurality of seating grooves into which the latches are inserted while being loosened; And a protruding jaw which is disposed between the plurality of mounting grooves along the direction in which the main body is inserted into the mounting hole, and which allows the latch to be compressed.
여기서, 상기 베이스는, 상기 래치가 상기 복수의 안착홈 중 하나에 안착된 상태에서, 상기 본체를 지지하는 지지 턱을 더 포함할 수 있다.Here, the base may further include a support jaw for supporting the main body in a state in which the latch is seated in one of the plurality of seating grooves.
본 발명의 측면에 따른 반도체 패키지 도킹 플레이트는, 복수의 소켓홀을 구비하는 프레임; 상기 소켓홀에 삽입되고, 장착홀을 구비하는 베이스와, 상기 장착홀에 삽입되고 반도체 패키지와 테스트 장치의 전기적 연결을 매개하도록 구성되는 포켓과, 상기 포켓에 걸리도록 상기 베이스에서 외팔보 형태로 연장되어 상기 베이스로부터 상기 포켓의 이탈을 제한하는 제한 유닛을 구비하는 반도체 패키지 테스트 소켓; 및 상기 소켓홀에 대응하도록 상기 프레임에 장착되고, 상기 반도체 패키지 테스트 소켓이 연결되는 설치대를 포함할 수 있다.A semiconductor package docking plate according to an aspect of the present invention includes: a frame having a plurality of socket holes; A pocket inserted into the socket hole and having a mounting hole; a pocket inserted in the mounting hole and configured to mediate an electrical connection between the semiconductor package and the testing device; and a cantilevered extension from the base to engage the pocket A semiconductor package test socket having a restricting unit for restricting departure of the pocket from the base; And a mounting unit mounted to the frame to correspond to the socket hole, and to which the semiconductor package test socket is connected.
상기와 같이 구성되는 본 발명에 관련된 반도체 패키지 테스트 소켓 및 그를 구비하는 반도체 패키지 도킹 플레이트에 의하면, 반도체 패키지 테스트 소켓이 반도체 패키지 도킹 플레이트에 설치된 상태에서 반도체 패키지 테스트 소켓 중 변형된 부분을 간단한 방식으로 교체할 수 있게 된다.According to the semiconductor package test socket and the semiconductor package docking plate having the semiconductor package test socket according to the present invention configured as described above, in a state in which the semiconductor package test socket is mounted on the semiconductor package docking plate, .
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 도킹 플레이트(100)에 대한 부분 사시도이다.
도 2는 도 1의 반도체 패키지 테스트 소켓(200)에 대한 조립 사시도이다.
도 3은 도 2의 반도체 패키지 테스트 소켓(200)에 대한 분해 사시도이다.
도 4는 도 2의 라인(A-A)을 따른 부분의 조립 1 단계의 단면도이다.
도 5는 도 2의 라인(A-A)을 따른 부분의 조립 2 단계의 단면도이다.
도 6은 도 2의 라인(A-A)을 따른 부분의 조립 3 단계의 단면도이다.1 is a partial perspective view of a semiconductor
2 is an assembled perspective view of the semiconductor
3 is an exploded perspective view of the semiconductor
Fig. 4 is a cross-sectional view of one stage of assembly of the portion along line AA in Fig. 2;
5 is a cross-sectional view of two stages of assembly of a portion along line AA of FIG.
6 is a cross-sectional view of three stages of assembly of the portion along line AA of FIG.
이하, 본 발명의 바람직한 실시예에 따른 반도체 패키지 테스트 소켓 및 그를 구비하는 반도체 패키지 도킹 플레이트에 대하여 첨부한 도면을 참조하여 상세히 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일·유사한 구성에 대해서는 동일·유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.Hereinafter, a semiconductor package test socket and a semiconductor package docking plate having the same according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings. In the present specification, the same or similar reference numerals are given to different embodiments in the same or similar configurations.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 도킹 플레이트(100)에 대한 부분 사시도이다.1 is a partial perspective view of a semiconductor
본 도면을 참조하면, 반도체 패키지 도킹 플레이트(100)는, 프레임(110), 소켓(130), 및 설치대(150)를 가질 수 있다.Referring to this figure, the semiconductor
프레임(110)은 대체로 사각형 형태의 판재일 수 있다. 프레임(110)은 소켓홀(115)을 가진다. 소켓홀(115)은 복수 개로 구비되며, 복수의 소켓홀(115)은 격자 형태로 배열될 수 있다.The
소켓(130)은 소켓홀(115)에 삽입되게 배치되며, 반도체 패키지(미도시)를 수용하는 구성이다. 복수의 소켓홀(115)에는 각기 하나의 소켓(130)이 삽입되므로, 소켓(130) 역시 복수 개로 구비될 수 있다. 소켓(130)은, 간단히 베이스(131)와 포켓(133)을 가질 수 있다. 여기서, 베이스(131)는 소켓홀(115) 내에 위치하도록 설치대(150)에 나사 결합되는 반면, 포켓(133)은 베이스(131)에 대해 원터치 결합/해제된다. 소켓(130)의 구체적 구성은 도 2 등을 참조하여 후술한다.The
설치대(150)는 소켓(130)을 프레임(110)에 결합시키기 위한 매개체이다. 구체적으로, 설치대(150)는 소켓홀(115)에 대응하도록 프레임(110)에 장착된다. 또한, 설치대(150)에는 소켓(130), 구체적으로 베이스(131)가 연결된다. 이때, 베이스(131)는 설치대(150)의 하측에 배치되고, 포켓(133)은 설치대(150)의 오프닝(155)을 통해 외부에서 접근 가능하게 위치할 수 있다. The
이러한 구성에 의하면, 포켓(133)에 설치된 도전시트(236, 도 4 참조)를 교체하고자 하는 경우에, 그 교체 과정이 간단해질 수 있다. According to this configuration, when the conductive sheet 236 (see FIG. 4) provided in the
구체적으로, 상기 도전시트가 장착된 포켓(133)을 베이스(131)로부터 바로 분리하면 된다. 이때, 베이스(131)로부터 포켓(133)의 분리는 원터치로 이루어지게 된다.Specifically, the
분리된 포켓(133)은 설치대(150)의 오프닝(155)을 통해 외부로 꺼내질 수 있다. 그에 의해, 포켓(133), 또는 소켓(130)을 분리하기 위해, 그 전제로서 설치대(150)를 프레임(110)으로부터 분리할 필요가 없어진다. The detached
이상에서, 베이스(131)로부터 포켓(133)의 분리가 원터치로 이루어지게 하는 소켓(130)의 구성에 대해서는 도 2 및 도 3을 참조하여 살펴본다. 이하, 설명의 편의를 위해, 소켓의 도면 부호는 130에서 200으로 변경하여 설명한다.The configuration of the
먼저, 도 2는 도 1의 반도체 패키지 테스트 소켓(200)에 대한 조립 사시도이다.2 is an assembled perspective view of the semiconductor
본 도면을 참조하면, 반도체 패키지 테스트 소켓(200)은, 베이스(210), 포켓(230), 및 제한 유닛(250)을 가질 수 있다. Referring to this figure, the semiconductor
베이스(210)는 포켓(230)과 제한 유닛(250)이 설치되는 뼈대가 되는 구성이다. 베이스(210)는 중앙에 장착홀(213)이 개구된 것으로서, 대체로 사각 링 형상을 가질 수 있다. The
포켓(230)은 베이스(210)의 장착홀(213)에 삽입되어 베이스(210)에 결합되는 구성이다. 포켓(230)은 상부가 개방된 구유 형태이다. 이러한 포켓(230)은 본체(231)와 도전시트(236)로 구성될 수 있다. 본체(231)는 중앙에 수용홀(232)이 관통 형성된 구성이다. 도전시트(236)는 수용홀(232)의 하단을 막도록 본체(231)에 결합된다. 도전시트(236)는 수용홀(232)에 수용된 반도체 패키지(미도시)의 전극과 테스트 장치(미도시)의 전극 간의 전기적 연결을 매개하는 구성이다. The
제한 유닛(250)은 포켓(230)이 베이스(210)에 대해 결합된 상태에서 이탈하지 않도록 제한하는 구성이다. 이러한 제한 유닛(250)은 베이스(210)에서 포켓(230)을 향해 외팔보 형태로 연장되어, 포켓(230)에 걸리게 구성된다. The restricting
다음으로, 도 3은 도 2의 반도체 패키지 테스트 소켓(200)에 대한 분해 사시도이다.Next, Fig. 3 is an exploded perspective view of the semiconductor
본 도면을 참조하면, 베이스(210)는, 앞서의 장착홀(213)에 더하여, 몸체(211), 배치홈(215), 및 지지턱(217)을 더 가질 수 있다. Referring to this figure, the
몸체(211)는 장착홀(213)을 한정하는 폐루프 형태의 구성이다. 본 실시예에서, 몸체(211)는 대체로 사각형 링의 형태를 가진다. The
배치홈(215)은 상방과 측방이 개방된 형태의 홈이다. 상기 측방이 개방됨에 의해, 배치홈(215)은 장착홀(213)과 연통된다. 배치홈(215)은 또한 복수 개로 구비될 수 있다. 본 실시예에서, 배치홈(215)은 몸체(211) 중 서로 마주하는 한 쌍의 영역들에서, 각 영역별로 2개씩 형성되어 있다. 나아가, 배치홈(215)의 외측에 위치한 부분은 제한 벽(216)이라 칭해질 수 있다.The
지지턱(217)은 장착홀(213) 내로 돌출된 구성이다. 지지턱(217)은 포켓(230)의 본체(231)를 지지할 수 있는 위치에 배치된다.The
포켓(230)은, 앞서 설명한 대로, 본체(231)와, 도전시트(236)를 가질 수 있다.The
본체(231)는, 수용홀(232)에 더하여, 안착홈(233a,233b), 돌출턱(233c), 공구홈(234), 그리고 삽입홈(235)를 가질 수 있다. The
안착홈(233a,233b)은 본체(231)의 외면에 형성된다. 제1 안착홈(233a)는 본체(231)의 하측 모서리에서 상측으로 연장된다. 제2 안착홈(233b)는 본체(231)의 상측 모서리에서 하측으로 연장된다. The
돌출턱(233c)은 제1 안착홈(233a)과 제2 안착홈(233b) 사이에 상대적으로 돌출된 부분이다. 돌출턱(233c)은 안착홈(233a,233b)과 함께 본체(231)의 높이 방향을 따라 일렬로 배열될 수 있다. 여기서 돌출턱(233c) 및 안착홈(233a,233b)은 본체(231)의 4개의 외면 중 서로 마주하는 2개의 외면에 형성될 수 있다. The protruding
공구홈(234)은 본체(231)에 개구되는 구성이다. 공구홈(234)은 본체(231)의 4개의 면 중 서로 마주하는 2개의 면에 각각 형성될 수 있다. The
삽입홈(235)은 본체(231)의 외면에 형성되며, 본체(231)의 하단에서 높이 방향으로 일정 부분 연장된 형태를 가질 수 있다 삽입홈(235)은 지지턱(217)에 대응하여 위치한다.The
제한 유닛(250)은, 고정 블럭(251), 래치(253), 결합 스크류(255)를 가질 수 있다.The limiting
고정 블럭(251)은 대체로 육면체 형태를 가질 수 있다. 고정 블럭(251)은 또한 배치홈(215)에 억지 끼움 결합되는 사이즈를 가질 수 있다. The fixed
래치(253)는 고정 블럭(251)에서 일체로 연장 형성되어, 포켓(230)에 걸리는 구성이다. 래치(253)는, 구체적으로, 제1 연장부(253a), 제2 연장부(253b), 및 걸림구(253c)를 가질 수 있다. The
제1 연장부(253a)는 고정 블럭(251)에서 제1 방향으로 연장된 부분이다. 제2 연장부(253b)는 제1 연장부(253a)에서 제2 방향으로 연장된 부분이다. 여기서, 제2 방향은 제1 방향과 다르기에, 제2 연장부(253b)는 제1 연장부(253a)에서 절곡되어 연장된 형태가 된다. The
걸림구(253c)는 제2 연장부(253b)의 자유단에 추가로 형성될 수 있다. 이때, 걸림구(253c)는 제2 방향과 다른 제3 방향을 따라 돌출된 형태일 수 있다. 걸림구(253c)는 베이스(210)와 마주하는 위치에는 절단면(253c')이 형성된 것일 수 있다. The latching
결합 스크류(255)는 고정 블럭(251)을 제한벽(216)에 고정하기 위한 구성이다. 이를 위해, 결합 스크류(255)는 제한벽(216)에 형성된 나사홀에 나사 결합되면서 또한 고정 블럭(251)에 끼움 결합된다.The
이제, 도 4 내지 도 6을 참조하여, 반도체 패키지 테스트 소켓(200)에서, 포켓(230)이 베이스(210)에 대해 원터치로 결합/분리되는 방식에 대해 설명한다.Now, with reference to FIGS. 4 to 6, a description will be given of how the
먼저, 도 4는 도 2의 라인(A-A)을 따른 부분의 조립 1 단계의 단면도이다.First, FIG. 4 is a cross-sectional view of a first step of assembling a portion along the line (A-A) in FIG.
본 도면을 참조하면, 고정 블럭(251)은 배치홈(215)에 위치한 채로 결합 스크류(255)에 의해 제한 벽(216)에 고정되고, 래치(253)는 장착홀(213)의 중앙을 향한 방향으로 배치된다.The fixing
이 상태에서, 포켓(230)이 베이스(210)의 장착홀(213)을 향해 조립되는 방향(A)으로 하강될 수 있다. In this state, the
그 경우, 래치(253)의 걸림구(253c)는 제1 안착홈(233a)에 위치하게 된다. 이때, 래치(253)는 이완된 상태이다.In this case, the latching
다음으로, 도 5는 도 2의 라인(A-A)을 따른 부분의 조립 2 단계의 단면도이다.Next, Fig. 5 is a cross-sectional view of two stages of assembly of the portion along the line (A-A) in Fig.
본 도면을 참조하면, 포켓(230)이 조립 방향(A)을 따라 보다 하강되면, 래치(253), 구체적으로 걸림구(253c)는 제1 안착홈(233a)에서 벗어나 걸림구(253c)를 타고 넘게 된다. Referring to the drawing, when the
이때, 래치(253)는 후퇴 방향(R)으로 회전되면서, 압축되는 상태가 된다. At this time, the
다음으로, 도 6은 도 2의 라인(A-A)을 따른 부분의 조립 3 단계의 단면도이다.Next, Fig. 6 is a sectional view of three stages of assembly of the portion along the line (A-A) in Fig.
본 도면을 참조하면, 포켓(230)이 조립 방향(A)을 따라 추가 하강되면, 걸림구(253c)는 돌출턱(233c)을 지나 제2 안착홈(233b)에 삽입된다. Referring to this figure, when the
이때, 래치(253)는 전진 방향(F)을 따라 회전하면서, 수축 상태에서 이완 상태로 탄성적으로 복원된다. 또한, 래치(253) 및 고정 블럭(251)은 베이스(210)와 포켓(230) 사이에 배치되어 외부로 노출되도록 배치된다.At this time, the
이 상황에서, 걸림구(253c)가 돌출턱(233c) 상측에 위치함에 의해, 포켓(230)이 베이스(210)에서 분리 방향(D)으로 이탈하지 못하게 된다. 또한, 포켓(230)의 삽입홈(235)에는 베이스(210)의 지지턱(217, 이상 도 3)이 삽입됨에 의해, 포켓(230)은 조립 방향(A)으로 추가 진행하지도 못하게 된다. In this situation, since the latching
포켓(230)을 베이스(210)로부터 분리되는 것은, 공구홈(234)에 공구를 끼워 포켓(230)을 분리 방향(D)으로 상승시켜서 이루질 수 있다. Disengagement of the
이러한 분리 과정은, 도 4 내지 도 6을 참조하여 설명한 결합 과정의 반대 순서로 진행될 것이다.This separation process will proceed in the reverse order of the combining process described with reference to FIGS.
상기와 같은 반도체 패키지 테스트 소켓 및 그를 구비하는 반도체 패키지 도킹 플레이트는 위에서 설명된 실시예들의 구성과 작동 방식에 한정되는 것이 아니다. 상기 실시예들은 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 다양한 변형이 이루어질 수 있도록 구성될 수도 있다. The semiconductor package test socket and the semiconductor package docking plate having the semiconductor package test socket are not limited to the construction and operation of the embodiments described above. The embodiments may be configured so that all or some of the embodiments may be selectively combined so that various modifications may be made.
100: 반도체 패키지 도킹 플레이트 110: 프레임
115: 소켓홀 150: 설치대
130,200: 반도체 패키지 테스트 소켓 131,210: 베이스
213: 장착홀 215: 배치홈
133,230: 포켓 231: 본체
236: 도전 시트 250: 제한 유닛
251: 고정 블럭 253: 래치
255: 결합 스크류100: semiconductor package docking plate 110: frame
115: socket hole 150: mounting base
130, 200: semiconductor
213: mounting hole 215: positioning groove
133, 230: Pocket 231:
236: conductive sheet 250: limiting unit
251: fixed block 253: latch
255: Coupling screw
Claims (9)
상기 제한 유닛은, 상기 베이스에 고정 결합되는 고정 블럭; 상기 고정 블럭에서 상기 포켓을 향한 방향인 제1 방향을 따라 연장되는 제1 연장부와 상기 제1 연장부에서 상기 제1 방향과 다른 제2 방향을 따라 연장되는 제2 연장부를 구비하고, 상기 고정 블럭과 일체로 형성되는 래치; 및 상기 고정 블럭을 상기 베이스에 결합시키는 결합 스크류를 포함하고,
상기 포켓은, 상기 래치가 이완된 채로 삽입되는 복수의 안착 홈; 및 상기 포켓이 상기 장착 홀에 삽입되는 방향을 따라 상기 복수의 안착홈 사이에 배치되며 상기 래치가 압축되게 하는 돌출 턱을 포함하며,
상기 고정 블럭 및 상기 래치는, 상기 래치가 상기 복수의 안착 홈 중에서 본체의 상단에서 시작하여 하방으로 연장된 안착 홈에 삽입된 결합 상태에서 외부로 노출되도록 상기 베이스와 상기 포켓 사이에 배치되는, 반도체 패키지 테스트 소켓.
A base having a mounting hole; A pocket inserted in the mounting hole and configured to mediate electrical connection of the semiconductor package and the test apparatus; And a restricting unit extending in cantilever fashion from the base to engage the pocket, the restricting unit restricting the disengagement of the pocket from the base,
The restricting unit includes: a fixing block fixedly coupled to the base; A first extension extending along a first direction which is a direction toward the pocket from the fixed block and a second extension extending from the first extension along a second direction different from the first direction, A latch formed integrally with the block; And a coupling screw coupling the fixed block to the base,
The pocket includes a plurality of seating grooves into which the latch is inserted while being relaxed; And a protruding jaw that is disposed between the plurality of mounting grooves along the direction in which the pockets are inserted into the mounting holes and allows the latch to be compressed,
Wherein the fixed block and the latch are disposed between the base and the pocket such that the latch is exposed to the outside in an engaged state inserted in a seating groove extending downward starting from an upper end of the body among the plurality of seating recesses, Package test socket.
상기 포켓은, 상기 반도체 패키지를 수용하는 수용홀을 구비하는 본체와, 상기 수용홀에 노출되도록 상기 본체에 결합되는 도전 시트를 포함하고,
상기 복수의 안착 홈 및 상기 돌출 턱은, 상기 본체의 측면에 형성되는, 반도체 패키지 테스트 소켓.
The method according to claim 1,
Wherein the pocket includes a body having a housing hole for housing the semiconductor package, and a conductive sheet coupled to the body to be exposed to the housing hole,
Wherein the plurality of seating grooves and the protruding jaws are formed on a side surface of the main body.
상기 래치는, 상기 제2 연장부에서 상기 제2 방향과 다른 제3 방향을 따라 돌출된 걸림구를 포함하는, 반도체 패키지 테스트 소켓.
The method according to claim 1,
And the latch includes a latching protrusion protruding from the second extending portion along a third direction different from the second direction.
상기 걸림구는, 상기 베이스와 마주하도록 위치하는 절단면을 포함하는, 반도체 패키지 테스트 소켓.
5. The method of claim 4,
Wherein the latching portion includes a cut surface positioned to face the base.
상기 베이스는, 상기 장착홀에 연통되며 상기 고정 블럭이 배치되는 배치홈과, 상기 배치홈을 한정하는 제한 벽을 더 포함하고,
상기 결합 스크류는, 상기 제한 벽에 대해 상기 고정 블럭을 결합하도록 배치되는, 반도체 패키지 테스트 소켓.
The method according to claim 1,
The base further includes a placement groove communicating with the mounting hole and in which the fixing block is disposed, and a restriction wall defining the placement groove,
Wherein the coupling screw is arranged to engage the fixed block with respect to the limiting wall.
상기 베이스는,
상기 래치가 상기 복수의 안착홈 중 하나에 안착된 상태에서, 상기 본체를 지지하는 지지 턱을 더 포함하는, 반도체 패키지 테스트 소켓.
3. The method of claim 2,
The base includes:
Further comprising a support jaw for supporting the body with the latch seated in one of the plurality of seating grooves.
상기 소켓홀에 삽입되고, 장착홀을 구비하는 베이스와, 상기 장착홀에 삽입되고 반도체 패키지와 테스트 장치의 전기적 연결을 매개하도록 구성되는 포켓과, 상기 포켓에 걸리도록 상기 베이스에서 외팔보 형태로 연장되어 상기 베이스로부터 상기 포켓의 이탈을 제한하는 제한 유닛을 구비하는 반도체 패키지 테스트 소켓; 및
상기 소켓홀에 대응하도록 상기 프레임에 장착되고, 상기 반도체 패키지 테스트 소켓이 연결되는 설치대를 포함하고,
상기 제한 유닛은, 상기 베이스에 고정 결합되는 고정 블럭; 상기 고정 블럭에서 상기 포켓을 향한 방향인 제1 방향을 따라 연장되는 제1 연장부와 상기 제1 연장부에서 상기 제1 방향과 다른 제2 방향을 따라 연장되는 제2 연장부를 구비하고, 상기 고정 블럭과 일체로 형성되는 래치; 및 상기 고정 블럭을 상기 베이스에 결합시키는 결합 스크류를 포함하고,
상기 포켓은, 상기 래치가 이완된 채로 삽입되는 복수의 안착 홈; 및 상기 포켓이 상기 장착 홀에 삽입되는 방향을 따라 상기 복수의 안착홈 사이에 배치되며 상기 래치가 압축되게 하는 돌출 턱을 포함하며,
상기 고정 블럭 및 상기 래치는, 상기 래치가 상기 복수의 안착 홈 중에서 본체의 상단에서 시작하여 하방으로 연장된 안착 홈에 삽입된 결합 상태에서 외부로 노출되도록 상기 베이스와 상기 포켓 사이에 배치는, 반도체 패키지 도킹 플레이트.A frame having a plurality of socket holes;
A pocket inserted into the socket hole and having a mounting hole; a pocket inserted in the mounting hole and configured to mediate an electrical connection between the semiconductor package and the testing device; and a cantilevered extension from the base to engage the pocket A semiconductor package test socket having a restricting unit for restricting departure of the pocket from the base; And
And a mounting board mounted on the frame to correspond to the socket hole and to which the semiconductor package test socket is connected,
The restricting unit includes: a fixing block fixedly coupled to the base; A first extension extending along a first direction which is a direction toward the pocket from the fixed block and a second extension extending from the first extension along a second direction different from the first direction, A latch formed integrally with the block; And a coupling screw coupling the fixed block to the base,
The pocket includes a plurality of seating grooves into which the latch is inserted while being relaxed; And a protruding jaw that is disposed between the plurality of mounting grooves along the direction in which the pockets are inserted into the mounting holes and allows the latch to be compressed,
Wherein the fixed block and the latch are disposed between the base and the pocket such that the latch is exposed to the outside in an engaged state inserted into a seating groove extending downward starting from an upper end of the body among the plurality of seating recesses, Package docking plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160056333A KR101823116B1 (en) | 2016-05-09 | 2016-05-09 | Test socket for semiconductor and docking plate for semiconductor having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160056333A KR101823116B1 (en) | 2016-05-09 | 2016-05-09 | Test socket for semiconductor and docking plate for semiconductor having the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170126219A KR20170126219A (en) | 2017-11-17 |
KR101823116B1 true KR101823116B1 (en) | 2018-03-14 |
Family
ID=60808393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160056333A KR101823116B1 (en) | 2016-05-09 | 2016-05-09 | Test socket for semiconductor and docking plate for semiconductor having the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101823116B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102321728B1 (en) | 2021-07-23 | 2021-11-04 | 주식회사 티에이치이 | Test device for semiconductor package equipped with a guide module for preventing pinching |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101982758B1 (en) * | 2018-04-20 | 2019-05-28 | 주식회사 마이크로컨텍솔루션 | Dummy gender |
KR101976730B1 (en) * | 2018-05-03 | 2019-05-09 | 주식회사 티에프이 | Test socket module for semiconductor package |
KR102119862B1 (en) * | 2019-02-20 | 2020-06-05 | (주)티에스이 | Test socket |
KR102105874B1 (en) * | 2019-02-21 | 2020-04-29 | 주식회사 티에프이 | Socket module for testing semiconductor package and semiconductor package docking plate having the same |
KR102652084B1 (en) * | 2022-07-15 | 2024-03-29 | 주식회사 오킨스전자 | Semiconductor test apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100835246B1 (en) * | 2007-04-27 | 2008-06-05 | 미래산업 주식회사 | Carrier module, test handler having the same, and method of manufacturing semiconductor using the same |
KR101250890B1 (en) * | 2012-02-01 | 2013-04-05 | 주식회사 티에프이 | Test socket for semiconductor |
-
2016
- 2016-05-09 KR KR1020160056333A patent/KR101823116B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100835246B1 (en) * | 2007-04-27 | 2008-06-05 | 미래산업 주식회사 | Carrier module, test handler having the same, and method of manufacturing semiconductor using the same |
KR101250890B1 (en) * | 2012-02-01 | 2013-04-05 | 주식회사 티에프이 | Test socket for semiconductor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102321728B1 (en) | 2021-07-23 | 2021-11-04 | 주식회사 티에이치이 | Test device for semiconductor package equipped with a guide module for preventing pinching |
Also Published As
Publication number | Publication date |
---|---|
KR20170126219A (en) | 2017-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101823116B1 (en) | Test socket for semiconductor and docking plate for semiconductor having the same | |
KR101859388B1 (en) | Vertical Probe Card | |
CN109690328B (en) | Testing device | |
US7121858B2 (en) | Socket for ball grid array devices | |
EP2958198B1 (en) | Wiring device comprising a printed wiring board and a housing | |
US7503772B2 (en) | Socket for semiconductor device | |
MXPA03005126A (en) | Inner component board assembly for an electric utility meter. | |
KR101957961B1 (en) | Socket board assembly | |
KR101831697B1 (en) | Test socket module for semiconductor and docking plate for semiconductor | |
TWI602369B (en) | Upper plate bias unit and socket for electrical part | |
US20130171858A1 (en) | Detachable lid | |
CN211955586U (en) | Test structure and probe device comprising a plurality of test structures | |
KR101028754B1 (en) | Press cover for semiconductor package test device | |
KR101955194B1 (en) | Insert for test handler | |
KR20070062082A (en) | Combine structure of semiconductor package and test socket | |
KR102105874B1 (en) | Socket module for testing semiconductor package and semiconductor package docking plate having the same | |
KR101071743B1 (en) | Electric connector | |
KR20180076526A (en) | One touch coupling type socket assembly for testing semiconductor package | |
KR20180090647A (en) | Tray for display panel | |
JP4551309B2 (en) | Socket for semiconductor device | |
WO2003075418A1 (en) | Connector connecting/disconnecting tool | |
KR102198301B1 (en) | Socket board assembly | |
CN208391878U (en) | A kind of chip of laser positioning fixture of simplification | |
KR101279019B1 (en) | Socket adapter | |
KR102650194B1 (en) | Test socket |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |