KR102198301B1 - Socket board assembly - Google Patents

Socket board assembly Download PDF

Info

Publication number
KR102198301B1
KR102198301B1 KR1020180060252A KR20180060252A KR102198301B1 KR 102198301 B1 KR102198301 B1 KR 102198301B1 KR 1020180060252 A KR1020180060252 A KR 1020180060252A KR 20180060252 A KR20180060252 A KR 20180060252A KR 102198301 B1 KR102198301 B1 KR 102198301B1
Authority
KR
South Korea
Prior art keywords
socket
guide
board
test
socket board
Prior art date
Application number
KR1020180060252A
Other languages
Korean (ko)
Other versions
KR20190135153A (en
Inventor
김선환
금봉환
전병두
Original Assignee
주식회사 아이에스시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아이에스시 filed Critical 주식회사 아이에스시
Priority to KR1020180060252A priority Critical patent/KR102198301B1/en
Publication of KR20190135153A publication Critical patent/KR20190135153A/en
Application granted granted Critical
Publication of KR102198301B1 publication Critical patent/KR102198301B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Abstract

소켓 보드 조립체가 개시된다. 상기 소켓 보드 조립체는, 반도체 패키지의 전기적인 테스트를 위한 소켓 보드와, 상기 반도체 패키지가 수납된 인서트 조립체와의 정렬을 위한 정렬핀들과 상기 인서트 조립체의 하부가 삽입되는 제1 개구를 가지며 상기 소켓 보드 상에 장착되는 제1 소켓 가이드와, 상기 제1 개구를 통해 노출되도록 상기 소켓 보드 상에 배치되며 상기 반도체 패키지와 상기 소켓 보드 사이를 전기적으로 연결하기 위한 테스트 소켓과, 상기 소켓 보드와 상기 제1 소켓 가이드 사이에 배치되며 상기 테스트 소켓이 삽입되는 제2 개구를 갖는 제2 소켓 가이드를 포함한다.A socket board assembly is disclosed. The socket board assembly has a socket board for electrical testing of a semiconductor package, alignment pins for alignment with an insert assembly in which the semiconductor package is accommodated, and a first opening into which a lower portion of the insert assembly is inserted, and the socket board A first socket guide mounted thereon; a test socket disposed on the socket board to be exposed through the first opening and electrically connecting the semiconductor package and the socket board; and the socket board and the first And a second socket guide disposed between the socket guides and having a second opening into which the test socket is inserted.

Description

소켓 보드 조립체{Socket board assembly}Socket board assembly

본 발명의 실시예들은 소켓 보드 조립체에 관한 것이다. 보다 상세하게는, 반도체 패키지들의 전기적인 테스트를 위하여 상기 반도체 패키지들을 테스터와 전기적으로 연결하기 위한 소켓 보드 조립체에 관한 것이다.Embodiments of the present invention relate to a socket board assembly. More specifically, it relates to a socket board assembly for electrically connecting the semiconductor packages to a tester for electrical testing of semiconductor packages.

일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 상기와 같이 형성된 반도체 소자들은 다이싱 공정과 본딩 공정 및 패키징 공정을 통하여 반도체 패키지들로 제조될 수 있다.In general, semiconductor devices can be formed on a silicon wafer used as a semiconductor substrate by repeatedly performing a series of manufacturing processes, and the semiconductor devices formed as described above are converted into semiconductor packages through a dicing process, a bonding process, and a packaging process. Can be manufactured.

상기와 같이 제조된 반도체 패키지들은 전기적 특성 검사를 통하여 양품 또는 불량품으로 판정될 수 있다. 상기 전기적 특성 검사에는 상기 반도체 패키지들을 핸들링하는 테스트 핸들러와 상기 반도체 패키지들을 검사하기 위한 테스터가 사용될 수 있다.The semiconductor packages manufactured as described above may be determined as good or defective products through electrical characteristic inspection. For the electrical characteristic inspection, a test handler for handling the semiconductor packages and a tester for inspecting the semiconductor packages may be used.

상기 전기적 특성 검사의 경우 테스트 트레이에 장착되는 인서트 조립체들에 상기 반도체 패키지들을 수납한 후 상기 인서트 조립체들에 수납된 반도체 패키지들의 외부 접속용 단자들과 상기 테스터를 전기적으로 연결한 후 검사 공정이 수행될 수 있다.In the case of the electrical characteristic inspection, after receiving the semiconductor packages in insert assemblies mounted on a test tray, an inspection process is performed after electrically connecting the external connection terminals of the semiconductor packages stored in the insert assemblies with the tester. Can be.

상기 인서트 조립체들은 상기 반도체 패키지들이 수용되는 포켓을 가질 수 있으며 상기 테스터는 소켓 보드 조립체를 통해 상기 반도체 패키지들과 전기적으로 연결될 수 있다. 상기 소켓 보드 조립체는 소켓 보드와 상기 소켓 보드 상에 배치되는 테스트 소켓과 상기 테스트 소켓이 노출되도록 구성된 개구를 갖는 소켓 가이드를 포함할 수 있다.The insert assemblies may have pockets in which the semiconductor packages are accommodated, and the tester may be electrically connected to the semiconductor packages through a socket board assembly. The socket board assembly may include a socket board, a test socket disposed on the socket board, and a socket guide having an opening configured to expose the test socket.

상기 반도체 패키지가 수납된 인서트 조립체의 포켓 블록은 상기 개구 내부로 삽입될 수 있으며, 상기 포켓 블록의 하부로 노출된 상기 반도체 패키지의 외부 단자들이 상기 테스트 소켓의 접속 단자들과 연결될 수 있다. 특히, 상기 소켓 가이드에는 상기 인서트 조립체의 정렬홀들에 삽입되는 정렬핀들이 구비될 수 있으며, 상기 반도체 패키지와 상기 테스트 소켓 사이의 정렬을 위해 사용될 수 있다.The pocket block of the insert assembly in which the semiconductor package is accommodated may be inserted into the opening, and external terminals of the semiconductor package exposed under the pocket block may be connected to connection terminals of the test socket. In particular, the socket guide may include alignment pins inserted into alignment holes of the insert assembly, and may be used for alignment between the semiconductor package and the test socket.

일반적으로, 상기 소켓 가이드는 상기 소켓 보드 상에 체결 볼트들을 이용하여 장착될 수 있다. 이때, 상기 소켓 가이드와 상기 소켓 보드 사이에는 상기 테스트 소켓의 위치를 고정시키기 위한 고정핀들이 구비될 수 있으며, 상기 테스트 소켓의 가장자리 부위들에는 상기 고정핀들이 삽입되는 고정홀들이 구비될 수 있다. 한편, 상기 테스트 소켓의 접속 단자들이 마모 등에 의해 손상되는 경우 상기 테스트 소켓의 교체가 필요하며, 또한 기 설정된 사용 시간이 지난 경우 테스트 소켓들을 일괄적으로 교체할 필요가 있다.In general, the socket guide may be mounted on the socket board using fastening bolts. In this case, fixing pins for fixing the position of the test socket may be provided between the socket guide and the socket board, and fixing holes into which the fixing pins are inserted may be provided at edge portions of the test socket. On the other hand, when the connection terminals of the test socket are damaged by wear or the like, the test socket needs to be replaced, and when a preset usage time has elapsed, the test sockets need to be collectively replaced.

그러나, 테스트 보드 상에 장착되는 소켓 보드들의 개수가 상당히 많기 때문에 상기 소켓 보드들로부터 소켓 가이드들과 테스트 소켓들을 분해하고 다시 조립하는 과정에서 상당한 시간이 소요될 수 있으며, 또한 테스트 소켓들을 상기 소켓 보드들과 소켓 가이드들 사이에서 정렬하는 과정에도 상당한 시간이 소요될 수 있다.However, since the number of socket boards mounted on the test board is quite large, it may take a considerable amount of time in the process of disassembling and reassembling the socket guides and test sockets from the socket boards. Alignment between the and socket guides can also take a significant amount of time.

대한민국 등록특허공보 제10-0555714호 (등록일자: 2006년 02월 21일)Republic of Korea Patent Publication No. 10-0555714 (Registration date: February 21, 2006) 대한민국 등록특허공보 제10-0750868호 (등록일자: 2007년 08월 22일)Republic of Korea Patent Publication No. 10-0750868 (Registration date: August 22, 2007)

본 발명의 실시예들은 테스트 소켓을 교체하는데 소요되는 시간을 단축시킬 수 있는 소켓 보드 조립체를 제공하는데 그 목적이 있다.An object of the present invention is to provide a socket board assembly capable of shortening the time required to replace a test socket.

상기 목적을 달성하기 위한 본 발명의 실시예들에 따르면, 소켓 보드 조립체는, 반도체 패키지의 전기적인 테스트를 위한 소켓 보드와, 상기 반도체 패키지가 수납된 인서트 조립체와의 정렬을 위한 정렬핀들과 상기 인서트 조립체의 하부가 삽입되는 제1 개구를 가지며 상기 소켓 보드 상에 장착되는 제1 소켓 가이드와, 상기 제1 개구를 통해 노출되도록 상기 소켓 보드 상에 배치되며 상기 반도체 패키지와 상기 소켓 보드 사이를 전기적으로 연결하기 위한 테스트 소켓과, 상기 소켓 보드와 상기 제1 소켓 가이드 사이에 배치되며 상기 테스트 소켓이 삽입되는 제2 개구를 갖는 제2 소켓 가이드를 포함할 수 있다.According to embodiments of the present invention for achieving the above object, a socket board assembly includes a socket board for electrical testing of a semiconductor package, alignment pins for alignment with an insert assembly in which the semiconductor package is accommodated, and the insert. A first socket guide mounted on the socket board having a first opening into which a lower portion of the assembly is inserted, and a first socket guide disposed on the socket board to be exposed through the first opening, and electrically between the semiconductor package and the socket board A test socket for connection, and a second socket guide disposed between the socket board and the first socket guide and having a second opening into which the test socket is inserted.

본 발명의 실시예들에 따르면, 상기 소켓 보드 조립체는, 상기 제1 소켓 가이드와 상기 제2 소켓 가이드가 장착되는 탑 플레이트를 더 포함할 수 있다.According to embodiments of the present invention, the socket board assembly may further include a top plate on which the first socket guide and the second socket guide are mounted.

본 발명의 실시예들에 따르면, 상기 제1 소켓 가이드는 제1 체결 부재들에 의해 상기 소켓 보드 상에 장착될 수 있으며, 상기 제2 소켓 가이드와 상기 소켓 보드는 제2 체결 부재들에 의해 상기 탑 플레이트 상에 장착될 수 있다.According to embodiments of the present invention, the first socket guide may be mounted on the socket board by first fastening members, and the second socket guide and the socket board may be mounted on the socket board by second fastening members. It can be mounted on the top plate.

본 발명의 실시예들에 따르면, 상기 제1 소켓 가이드와 상기 제2 소켓 가이드는 제3 체결 부재들에 의해 상기 탑 플레이트 상에 장착될 수 있다.According to embodiments of the present invention, the first socket guide and the second socket guide may be mounted on the top plate by third fastening members.

본 발명의 실시예들에 따르면, 상기 제2 개구는 상기 제1 개구보다 넓은 면적을 가질 수 있다.According to embodiments of the present invention, the second opening may have a larger area than the first opening.

본 발명의 실시예들에 따르면, 상기 제1 소켓 가이드의 하부에는 상기 테스트 소켓을 관통하도록 구성된 제2 정렬핀들이 구비될 수 있다.According to embodiments of the present invention, second alignment pins configured to penetrate the test socket may be provided under the first socket guide.

본 발명의 실시예들에 따르면, 상기 제2 소켓 가이드는 플레이트 형태를 갖고 상기 테스트 소켓보다 두껍게 구성될 수 있다.According to embodiments of the present invention, the second socket guide may have a plate shape and may be configured to be thicker than the test socket.

상술한 바와 같은 본 발명의 실시예들에 따르면, 소켓 보드 조립체는, 반도체 패키지의 전기적인 테스트를 위한 소켓 보드와, 상기 반도체 패키지가 수납된 인서트 조립체와의 정렬을 위한 정렬핀들과 상기 인서트 조립체의 하부가 삽입되는 제1 개구를 가지며 상기 소켓 보드 상에 장착되는 제1 소켓 가이드와, 상기 제1 개구를 통해 노출되도록 상기 소켓 보드 상에 배치되며 상기 반도체 패키지와 상기 소켓 보드 사이를 전기적으로 연결하기 위한 테스트 소켓과, 상기 소켓 보드와 상기 제1 소켓 가이드 사이에 배치되며 상기 테스트 소켓이 삽입되는 제2 개구를 갖는 제2 소켓 가이드를 포함할 수 있다.According to the embodiments of the present invention as described above, the socket board assembly includes a socket board for electrical testing of a semiconductor package, alignment pins for alignment with an insert assembly in which the semiconductor package is accommodated, and the insert assembly. A first socket guide mounted on the socket board having a first opening into which a lower portion is inserted, and a first socket guide disposed on the socket board to be exposed through the first opening, and electrically connecting the semiconductor package and the socket board And a second socket guide disposed between the socket board and the first socket guide and having a second opening into which the test socket is inserted.

특히, 상기 제1 소켓 가이드는 제1 체결 부재들에 의해 상기 소켓 보드 상에 장착되며, 상기 제2 소켓 가이드와 상기 소켓 보드는 제2 체결 부재들에 의해 탑 플레이트 상에 장착될 수 있다. 따라서, 상기 테스트 소켓의 분리는 상기 제1 소켓 가이드만을 분리하면 가능하고, 새로운 테스트 소켓의 탑재는 상기 제2 개구 내에 상기 새로운 테스트 소켓을 배치한 후 상기 제1 소켓 가이드를 결합하면 가능하므로 상기 테스트 소켓의 교체에 소요되는 시간이 충분히 단축될 수 있다.In particular, the first socket guide may be mounted on the socket board by first fastening members, and the second socket guide and the socket board may be mounted on the top plate by second fastening members. Therefore, separation of the test socket is possible only by detaching the first socket guide, and mounting of a new test socket is possible by placing the new test socket in the second opening and then combining the first socket guide. The time required to replace the socket can be sufficiently shortened.

또한, 상기 제2 개구 내에 상기 새로운 테스트 소켓을 배치하는 과정만으로 상기 테스트 소켓의 대략적인 정렬이 가능하고, 이어서 상기 제1 소켓 가이드를 결합하는 과정에서 상기 제1 소켓 가이드의 하부에 배치되는 제2 정렬핀이 상기 테스트 소켓의 제2 정렬홀을 관통하도록 함으로써 상기 테스트 소켓의 정밀한 이차 정렬이 가능하므로 상기 테스트 소켓의 정렬에 소요되는 시간이 크게 단축될 수 있다.In addition, rough alignment of the test socket is possible only by arranging the new test socket in the second opening, and then, in the process of coupling the first socket guide, the second socket is disposed below the first socket guide. By allowing the alignment pins to pass through the second alignment hole of the test socket, precise secondary alignment of the test socket is possible, so that the time required for alignment of the test socket can be greatly reduced.

도 1은 본 발명의 일 실시예에 따른 소켓 보드 조립체를 설명하기 위한 개략적인 단면도이다.
도 2는 도 1에 도시된 제1 소켓 가이드의 장착 구조를 설명하기 위한 개략적인 단면도이다.
도 3은 도 1에 도시된 소켓 보드 조립체를 설명하기 위한 개략적인 평면도이다.
도 4는 도 1에 도시된 소켓 보드로부터 제1 소켓 가이드와 테스트 소켓을 분리시키는 방법을 설명하기 위한 개략도이다.
도 5는 상기 제1 소켓 가이드가 분리된 상태를 설명하기 위한 개략적인 평면도이다.
도 6은 도 1 및 도 2에 도시된 제1 소켓 가이드와 제2 소켓 가이드의 장착 구조의 다른 예를 설명하기 위한 개략도이다.1 is a schematic cross-sectional view for explaining a socket board assembly according to an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view illustrating a mounting structure of the first socket guide shown in FIG. 1.
3 is a schematic plan view illustrating the socket board assembly illustrated in FIG. 1.
4 is a schematic diagram illustrating a method of separating a first socket guide and a test socket from the socket board illustrated in FIG. 1.
5 is a schematic plan view illustrating a state in which the first socket guide is separated.
6 is a schematic view for explaining another example of a mounting structure of the first socket guide and the second socket guide shown in FIGS. 1 and 2;

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention does not have to be configured as limited to the embodiments described below, and may be embodied in various other forms. The following examples are provided to sufficiently convey the scope of the present invention to those skilled in the art, rather than provided to enable the present invention to be completely completed.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In the embodiments of the present invention, when one element is described as being disposed on or connected to another element, the element may be directly disposed on or connected to the other element, and other elements are interposed therebetween. It could be. Alternatively, if one element is described as being placed or connected directly on another element, there cannot be another element between them. Terms such as first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers, and/or parts, but the above items are not limited by these terms. Won't.

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is used only for the purpose of describing specific embodiments, and is not intended to limit the present invention. In addition, unless otherwise limited, all terms including technical and scientific terms have the same meaning that can be understood by those of ordinary skill in the art of the present invention. The terms, such as those defined in conventional dictionaries, will be interpreted as having a meaning consistent with their meaning in the context of the description of the related art and the present invention, and ideally or excessively external intuition unless explicitly limited. It will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the invention are described with reference to schematic diagrams of ideal embodiments of the invention. Accordingly, changes from the shapes of the diagrams, for example changes in manufacturing methods and/or tolerances, are those that can be sufficiently anticipated. Accordingly, embodiments of the present invention are not described as limited to specific shapes of regions described as diagrams, but include variations in shapes, and elements described in the drawings are entirely schematic and their shapes Is not intended to describe the exact shape of the elements, nor is it intended to limit the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 소켓 보드 조립체를 설명하기 위한 개략적인 단면도이고, 도 2는 도 1에 도시된 제1 소켓 가이드의 장착 구조를 설명하기 위한 개략적인 단면도이며, 도 3은 도 1에 도시된 소켓 보드 조립체를 설명하기 위한 개략적인 평면도이다.1 is a schematic cross-sectional view for explaining a socket board assembly according to an embodiment of the present invention, FIG. 2 is a schematic cross-sectional view for explaining a mounting structure of a first socket guide shown in FIG. 1, and FIG. 3 is It is a schematic plan view for explaining the socket board assembly shown in FIG. 1.

도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 소켓 보드 조립체(100)는 반도체 패키지들(10)의 전기적인 테스트를 위하여 상기 반도체 패키지들(10)을 테스터와 전기적으로 연결하기 위해 사용될 수 있다. 예를 들면, 테스트 핸들러를 이용하는 반도체 패키지 테스트 공정에서 테스트 트레이에 수납된 반도체 패키지들(10)과 테스트 신호를 제공하기 위한 테스터 사이를 전기적으로 연결하기 위해 사용될 수 있다.1 to 3, the socket board assembly 100 according to an embodiment of the present invention electrically connects the semiconductor packages 10 to a tester for electrical testing of the semiconductor packages 10. Can be used for For example, in a semiconductor package test process using a test handler, it may be used to electrically connect semiconductor packages 10 accommodated in a test tray and a tester for providing a test signal.

예를 들면, 상기 테스터는 테스터 본체와 테스트 헤드를 포함할 수 있으며, 상기 테스트 헤드는 상기 테스트 본체와 연결되는 백플레인 보드와 상기 백플레인 보드 상에 결합되는 복수의 핀 카드들을 포함할 수 있다. 상기 핀 카드들은 상기 반도체 패키지들(10)에 테스트 신호를 제공하고 상기 반도체 패키지들(10)로부터 출력된 신호를 분석하여 상기 반도체 패키지들(10)의 전기적인 성능을 검사할 수 있다. 상기 반도체 패키지들(10)은 인터페이스 장치를 통해 상기 테스트 헤드와 연결될 수 있으며, 상기 인터페이스 장치는 상기 핀 카드들과 연결되는 베이스 보드 및 상기 베이스 보드와 연결되며 상기 반도체 패키지(10)와의 접속을 위한 소켓 보드 조립체(100)를 포함할 수 있다.For example, the tester may include a tester body and a test head, and the test head may include a backplane board connected to the test body and a plurality of pin cards connected to the backplane board. The pin cards may provide test signals to the semiconductor packages 10 and analyze the signals output from the semiconductor packages 10 to check the electrical performance of the semiconductor packages 10. The semiconductor packages 10 may be connected to the test head through an interface device, and the interface device may be connected to a base board connected to the pin cards and the base board, and for connection with the semiconductor package 10. A socket board assembly 100 may be included.

본 발명의 일 실시예에 따르면, 상기 소켓 보드 조립체(100)는, 상기 반도체 패키지(10)의 전기적인 테스트를 위한 소켓 보드(110)와, 상기 반도체 패키지(10)가 수납된 인서트 조립체(20)와의 정렬을 위한 정렬핀들(122)과 상기 인서트 조립체(20)의 하부가 삽입되는 제1 개구(124)를 가지며 상기 소켓 보드(110) 상에 장착되는 제1 소켓 가이드(120)와, 상기 제1 개구(124)를 통해 노출되도록 상기 소켓 보드(110) 상에 배치되며 상기 반도체 패키지(10)와 상기 소켓 보드(110) 사이를 전기적으로 연결하기 위한 테스트 소켓(130)과, 상기 소켓 보드(110)와 상기 제1 소켓 가이드(120) 사이에 배치되며 상기 테스트 소켓(130)이 삽입되는 제2 개구(142)를 갖는 제2 소켓 가이드(140)를 포함할 수 있다.According to an embodiment of the present invention, the socket board assembly 100 includes a socket board 110 for electrical testing of the semiconductor package 10 and an insert assembly 20 in which the semiconductor package 10 is accommodated. ) And a first socket guide 120 mounted on the socket board 110 and having alignment pins 122 for alignment with and a first opening 124 into which the lower portion of the insert assembly 20 is inserted, A test socket 130 disposed on the socket board 110 so as to be exposed through the first opening 124 and electrically connecting the semiconductor package 10 and the socket board 110, and the socket board It may include a second socket guide 140 disposed between 110 and the first socket guide 120 and having a second opening 142 into which the test socket 130 is inserted.

또한, 상기 소켓 보드 조립체(100)는 상기 소켓 보드(110)가 장착되는 탑 플레이트(102)를 포함할 수 있다. 예를 들면, 예를 들면, 상기 탑 플레이트(102)는 복수의 제3 개구들(미도시)을 가질 수 있으며, 복수의 소켓 보드들(110)이 상기 제3 개구들을 통해 하방으로 노출되도록 상기 탑 플레이트(102) 상에 장착될 수 있다. 도시되지는 않았으나, 상기 소켓 보드들(110)의 하부에는 상기 베이스 보드와의 연결을 위한 커넥터들이 상기 제3 개구들 내에 위치되도록 구비될 수 있으며, 상기 소켓 보드들(110)과 상기 베이스 보드 사이의 연결을 위한 케이블들이 상기 커넥터들에 연결될 수 있다. 아울러, 상기 테스트 트레이에는 복수의 인서트 조립체들(20)이 장착될 수 있다. 그러나, 상기 테스트 헤드와 상기 인터페이스 장치의 구성은 필요에 따라 변경될 수 있으므로 이에 의해 본 발명의 범위가 제한되지는 않을 것이다.In addition, the socket board assembly 100 may include a top plate 102 on which the socket board 110 is mounted. For example, for example, the top plate 102 may have a plurality of third openings (not shown), and the plurality of socket boards 110 are exposed downward through the third openings. It may be mounted on the top plate 102. Although not shown, connectors for connection with the base board may be provided below the socket boards 110 so as to be located in the third openings, and between the socket boards 110 and the base board Cables for connection of may be connected to the connectors. In addition, a plurality of insert assemblies 20 may be mounted on the test tray. However, since the configuration of the test head and the interface device may be changed as necessary, the scope of the present invention will not be limited thereby.

상세히 도시되지는 않았으나, 상기 인서트 조립체(20)는 상기 테스트 트레이에 장착되는 인서트 블록과 상기 인서트 블록의 하부에 장착되는 포켓 블록을 포함할 수 있다. 상기 포켓 블록은 상기 반도체 패키지(10)를 수납하기 위한 포켓을 가질 수 있으며, 상기 포켓의 하부에는 상기 반도체 패키지(10)를 지지하기 위한 서포트 필름(미도시)이 구비될 수 있다. 특히, 상기 서포트 필름에는 상기 반도체 패키지(10)의 외부 접속 단자들 예를 들면 솔더볼들이 삽입되는 가이드 홀들이 구비될 수 있으며, 상기 반도체 패키지(10)의 외부 접속 단자들은 상기 가이드 홀들을 통해 하방으로 노출될 수 있다.Although not shown in detail, the insert assembly 20 may include an insert block mounted on the test tray and a pocket block mounted below the insert block. The pocket block may have a pocket for accommodating the semiconductor package 10, and a support film (not shown) for supporting the semiconductor package 10 may be provided under the pocket. In particular, the support film may be provided with guide holes into which external connection terminals of the semiconductor package 10, for example, solder balls are inserted, and the external connection terminals of the semiconductor package 10 move downward through the guide holes. It can be exposed.

상기 제1 소켓 가이드(120)는 상기 반도체 패키지(10)와 상기 테스트 소켓(130)을 정렬하기 위해 사용될 수 있으며, 이를 위하여 상기 인서트 조립체(20)에는 상기 정렬핀들(122)이 삽입되는 정렬홀들(22)이 구비될 수 있다. 상기 제2 소켓 가이드(140)는 비교적 얇은 플레이트 형태를 갖고 상기 테스트 소켓(130)의 정렬을 위해 사용될 수 있다. 특히, 상기 테스트 소켓(130)의 조립 과정에서 상기 테스트 소켓(130)을 상기 제2 개구(142) 내에 배치함으로써 상기 테스트 소켓(130)을 매우 간단하게 기 설정된 위치에 정렬할 수 있다.The first socket guide 120 may be used to align the semiconductor package 10 and the test socket 130, and for this purpose, an alignment hole into which the alignment pins 122 are inserted into the insert assembly 20 Fields 22 may be provided. The second socket guide 140 has a relatively thin plate shape and may be used for alignment of the test socket 130. In particular, by placing the test socket 130 in the second opening 142 during the assembly process of the test socket 130, the test socket 130 can be very simply aligned to a preset position.

도 4는 도 1에 도시된 소켓 보드로부터 제1 소켓 가이드와 테스트 소켓을 분리시키는 방법을 설명하기 위한 개략도이며, 도 5는 상기 제1 소켓 가이드가 분리된 상태를 설명하기 위한 개략적인 평면도이다.4 is a schematic diagram illustrating a method of separating a first socket guide and a test socket from the socket board illustrated in FIG. 1, and FIG. 5 is a schematic plan view illustrating a state in which the first socket guide is separated.

도 4 및 도 5를 참조하며, 상기 제1 소켓 가이드(120)는 제1 체결 부재들(150)에 의해 상기 소켓 보드(110) 상에 장착될 수 있으며, 상기 제2 소켓 가이드(140)와 상기 소켓 보드(110)는 제2 체결 부재들(152)에 의해 상기 탑 플레이트(102) 상에 장착될 수 있다. 예를 들면, 상기 제1 소켓 가이드(120)는 복수의 제1 체결 볼트들(150)에 의해 상기 소켓 보드(110) 상에 장착될 수 있다. 이를 위하여, 상기 소켓 보드(110)에는 상기 제1 체결 볼트들(150)이 체결되는 제1 나사공들이 구비될 수 있으며, 상기 제2 소켓 가이드(140)에는 상기 제1 체결 볼트들(150)이 통과하는 관통공들이 구비될 수 있다. 아울러, 상기 제1 소켓 가이드(120)의 상부면에는 상기 제1 체결 볼트들(150)의 헤드가 삽입되는 홈들이 구비될 수 있다.4 and 5, the first socket guide 120 may be mounted on the socket board 110 by first fastening members 150, and the second socket guide 140 and The socket board 110 may be mounted on the top plate 102 by second fastening members 152. For example, the first socket guide 120 may be mounted on the socket board 110 by a plurality of first fastening bolts 150. To this end, the socket board 110 may be provided with first screw holes to which the first fastening bolts 150 are fastened, and the second socket guide 140 includes the first fastening bolts 150. Through-holes passing through may be provided. In addition, grooves into which the heads of the first fastening bolts 150 are inserted may be provided on an upper surface of the first socket guide 120.

또한, 예를 들면, 상기 제2 소켓 가이드(140)와 상기 소켓 보드(110)는 제2 체결 볼트들(152)에 의해 상기 탑 플레이트(102) 상에 장착될 수 있다. 이를 위하여, 상기 탑 플레이트(102)에는 상기 제2 체결 볼트들(152)이 체결되는 제2 나사공들이 구비될 수 있으며, 상기 제2 소켓 가이드와 상기 소켓 보드에는 상기 제2 체결 볼트들이 통과하는 관통공들이 구비될 수 있다. 또한, 상기 제1 소켓 가이드(120)의 하부면에는 상기 제2 체결 볼트들(152)의 헤드가 삽입되는 홈들이 구비될 수 있다.Also, for example, the second socket guide 140 and the socket board 110 may be mounted on the top plate 102 by second fastening bolts 152. To this end, the top plate 102 may be provided with second screw holes through which the second fastening bolts 152 are fastened, and the second fastening bolts pass through the second socket guide and the socket board. Through holes may be provided. Further, grooves into which the heads of the second fastening bolts 152 are inserted may be provided on a lower surface of the first socket guide 120.

한편, 도시되지는 않았으나, 상기 테스트 소켓(130)은 상기 반도체 패키지(10)와 상기 소켓 보드(110)를 연결하기 위한 복수의 접속 단자들(미도시)을 구비할 수 있으며, 장시간 사용에 따른 상기 접속 단자들의 마모 등에 의해 정상적인 테스트가 불가능한 경우 상기 테스트 소켓(130)을 교체할 필요가 있다.Meanwhile, although not shown, the test socket 130 may include a plurality of connection terminals (not shown) for connecting the semiconductor package 10 and the socket board 110, and When normal testing is impossible due to wear of the connection terminals, it is necessary to replace the test socket 130.

상기 테스트 소켓(130)을 교체하는 경우 먼저 상기 제1 체결 볼트들(150)을 분리함으로써 상기 제1 소켓 가이드(120)를 상기 소켓 보드(110)로부터 분리할 수 있으며, 이어서 상기 테스트 소켓(130)을 상기 제2 개구(142)로부터 분리시킬 수 있다. 아울러, 새로운 테스트 소켓(130)을 장착하는 경우 상기와 반대로 상기 제2 개구(142) 내에 새로운 테스트 소켓(130)을 배치하고 이어서 상기 제1 소켓 가이드(120)를 상기 소켓 보드(110) 상에 장착함으로써 간단하게 테스트 소켓(130)의 교체가 가능하다. 이때, 상기 테스트 소켓(130)의 정렬은 상기 제2 개구(142) 내에 상기 테스트 소켓(130)을 배치하는 간단한 동작으로 해결할 수 있으므로 상기 테스트 소켓(130)의 정렬에 소요되는 시간이 크게 단축될 수 있다.When replacing the test socket 130, the first socket guide 120 may be separated from the socket board 110 by first separating the first fastening bolts 150, and then the test socket 130 ) Can be separated from the second opening 142. In addition, when a new test socket 130 is mounted, a new test socket 130 is placed in the second opening 142 as opposed to the above, and then the first socket guide 120 is placed on the socket board 110. By mounting the test socket 130 can be replaced simply. At this time, since the alignment of the test socket 130 can be solved by a simple operation of placing the test socket 130 in the second opening 142, the time required for alignment of the test socket 130 can be greatly reduced. I can.

한편, 상기 제2 소켓 가이드(140)의 제2 개구(142)는 상기 제1 소켓 가이드(120)의 제1 개구(124)보다 넓은 면적을 가질 수 있으며, 상기 제1 소켓 가이드(120)의 하부에는 상기 테스트 소켓(130)을 관통하도록 구성된 제2 정렬핀들(126)이 구비될 수 있다. 예를 들면, 상기 테스트 소켓(130)에는 제2 정렬홀들(132)이 구비될 수 있으며, 상기 소켓 보드(110)에는 상기 제2 정렬홀들(132)과 대응하는 정렬홈들(112)이 구비될 수 있다. 즉, 상기 제2 정렬핀들(126)은 상기 제2 정렬홀들(132)을 관통하여 상기 정렬홈들에 삽입될 수 있다.On the other hand, the second opening 142 of the second socket guide 140 may have a larger area than the first opening 124 of the first socket guide 120, and the second opening 142 of the first socket guide 120 Second alignment pins 126 configured to pass through the test socket 130 may be provided below. For example, the test socket 130 may be provided with second alignment holes 132, and the socket board 110 includes alignment grooves 112 corresponding to the second alignment holes 132 Can be provided. That is, the second alignment pins 126 may pass through the second alignment holes 132 and be inserted into the alignment grooves.

특히, 상기 테스트 소켓(130)의 위치는 상기 제2 개구(142)에 의해 일차 정렬될 수 있으며, 상기 제2 정렬핀들(126)에 의해 이차 정렬될 수 있다. 즉, 상기 제2 개구(142)에 의해 상기 테스트 소켓(130)의 대략적인 정렬이 수행된 후 상기 제2 정렬핀들(126)에 의해 정밀한 이차 정렬이 수행될 수 있다. 이때, 상기 제2 소켓 가이드(140)는 상기 테스트 소켓(130)보다 두꺼운 두께를 가질 수 있으며, 이에 의해 상기 테스트 소켓(130)은 상기 제2 개구(142) 내에서 수직 방향으로 다소의 유동이 가능하도록 배치될 수 있다.In particular, the position of the test socket 130 may be first aligned by the second opening 142 and may be secondary aligned by the second alignment pins 126. That is, after rough alignment of the test socket 130 is performed by the second opening 142, precise secondary alignment may be performed by the second alignment pins 126. At this time, the second socket guide 140 may have a thicker thickness than the test socket 130, whereby the test socket 130 may have some flow in the vertical direction within the second opening 142. It can be arranged as possible.

아울러, 상기 테스트 소켓(130)을 분리하고 새로운 테스트 소켓(130)을 조립하는 과정에서 상기 소켓 보드(110)와 제2 소켓 가이드(140)를 상기 탑 플레이트(102)로부터 분리할 필요가 없으며, 이에 따라 상기 테스트 소켓(130)의 교체에 소요되는 시간이 더욱 단축될 수 있다.In addition, in the process of separating the test socket 130 and assembling the new test socket 130, there is no need to separate the socket board 110 and the second socket guide 140 from the top plate 102, Accordingly, the time required for replacement of the test socket 130 may be further reduced.

도 6은 도 1 및 도 2에 도시된 제1 소켓 가이드와 제2 소켓 가이드의 장착 구조의 다른 예를 설명하기 위한 개략도이다.6 is a schematic view for explaining another example of a mounting structure of the first socket guide and the second socket guide shown in FIGS. 1 and 2;

도 6을 참조하면, 상기 제1 소켓 가이드(120)와 상기 제2 소켓 가이드(140)는 복수의 제3 체결 부재들(154)에 의해 상기 탑 플레이트(102)에 장착될 수 있다. 예를 들면, 복수의 제3 체결 볼트들(154)이 상기 제1 소켓 가이드(120)와 상기 제2 소켓 가이드(140) 및 상기 소켓 보드(110)를 관통하여 상기 탑 플레이트(102)에 체결될 수 있다. 이를 위하여 상기 탑 플레이트(102)에는 상기 제3 체결 볼트들(154)에 대응하는 나사공들이 구비될 수 있으며, 상기 제1 소켓 가이드(120)와 제2 소켓 가이드(140) 및 상기 소켓 보드(110)에는 상기 나사공들에 대응하는 관통공들이 구비될 수 있다. 아울러, 상기 제1 소켓 가이드(120)의 상부면 부위들에는 상기 제3 체결 볼트들(154)의 헤드 부위가 삽입되는 홈들이 구비될 수 있다.Referring to FIG. 6, the first socket guide 120 and the second socket guide 140 may be mounted on the top plate 102 by a plurality of third fastening members 154. For example, a plurality of third fastening bolts 154 pass through the first socket guide 120, the second socket guide 140, and the socket board 110 to be fastened to the top plate 102. Can be. To this end, the top plate 102 may be provided with screw holes corresponding to the third fastening bolts 154, the first socket guide 120 and the second socket guide 140, and the socket board ( 110) may be provided with through holes corresponding to the screw holes. In addition, grooves into which the head portions of the third fastening bolts 154 are inserted may be provided in upper portions of the first socket guide 120.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention without departing from the spirit and scope of the present invention described in the following claims. You will understand that there is.

10 : 반도체 패키지 20 : 인서트 조립체
100 : 소켓 보드 조립체 102 : 탑 플레이트
110 : 소켓 보드 120 : 제1 소켓 가이드
122 : 제1 정렬핀 124 : 제1 개구
126 : 제2 정렬핀 130 : 테스트 소켓
140 : 제2 소켓 가이드 142 : 제2 개구
150 : 제1 체결 부재 152 : 제2 체결 부재
154 : 제3 체결 부재10: semiconductor package 20: insert assembly
100: socket board assembly 102: top plate
110: socket board 120: first socket guide
122: first alignment pin 124: first opening
126: second alignment pin 130: test socket
140: second socket guide 142: second opening
150: first fastening member 152: second fastening member
154: third fastening member

Claims (7)

반도체 패키지의 전기적인 테스트를 위한 소켓 보드;
상기 반도체 패키지가 수납된 인서트 조립체와의 정렬을 위한 정렬핀들과 상기 인서트 조립체의 하부가 삽입되는 제1 개구를 가지며 상기 소켓 보드 상에 장착되는 제1 소켓 가이드;
상기 제1 개구를 통해 노출되도록 상기 소켓 보드 상에 배치되며 상기 반도체 패키지와 상기 소켓 보드 사이를 전기적으로 연결하기 위한 테스트 소켓; 및
상기 소켓 보드와 상기 제1 소켓 가이드 사이에 배치되며 상기 테스트 소켓이 삽입되는 제2 개구를 갖는 제2 소켓 가이드를 포함하는 것을 특징으로 하는 소켓 보드 조립체.A socket board for electrical testing of a semiconductor package;
A first socket guide mounted on the socket board having alignment pins for alignment with the insert assembly in which the semiconductor package is accommodated and a first opening into which a lower portion of the insert assembly is inserted;
A test socket disposed on the socket board to be exposed through the first opening and configured to electrically connect the semiconductor package and the socket board; And
And a second socket guide disposed between the socket board and the first socket guide and having a second opening into which the test socket is inserted. 제1항에 있어서, 상기 제1 소켓 가이드와 상기 제2 소켓 가이드가 장착되는 탑 플레이트를 더 포함하는 것을 특징으로 하는 소켓 보드 조립체.The socket board assembly of claim 1, further comprising a top plate on which the first socket guide and the second socket guide are mounted. 제2항에 있어서, 상기 제1 소켓 가이드는 제1 체결 부재들에 의해 상기 소켓 보드 상에 장착되며, 상기 제2 소켓 가이드와 상기 소켓 보드는 제2 체결 부재들에 의해 상기 탑 플레이트 상에 장착되는 것을 특징으로 하는 소켓 보드 조립체.The method of claim 2, wherein the first socket guide is mounted on the socket board by first fastening members, and the second socket guide and the socket board are mounted on the top plate by second fastening members. Socket board assembly, characterized in that the. 제2항에 있어서, 상기 제1 소켓 가이드와 상기 제2 소켓 가이드는 제3 체결 부재들에 의해 상기 탑 플레이트 상에 장착되는 것을 특징으로 하는 소켓 보드 조립체.The socket board assembly of claim 2, wherein the first socket guide and the second socket guide are mounted on the top plate by third fastening members. 제1항에 있어서, 상기 제2 개구는 상기 제1 개구보다 넓은 면적을 갖는 것을 특징으로 하는 소켓 보드 조립체.The socket board assembly of claim 1, wherein the second opening has a larger area than the first opening. 제5항에 있어서, 상기 제1 소켓 가이드의 하부에는 상기 테스트 소켓을 관통하도록 구성된 제2 정렬핀들이 구비되는 것을 특징으로 하는 소켓 보드 조립체.The socket board assembly of claim 5, wherein second alignment pins configured to penetrate the test socket are provided below the first socket guide. 제5항에 있어서, 상기 제2 소켓 가이드는 플레이트 형태를 갖고 상기 테스트 소켓보다 두껍게 구성되는 것을 특징으로 하는 소켓 보드 조립체.The socket board assembly of claim 5, wherein the second socket guide has a plate shape and is thicker than the test socket.
KR1020180060252A 2018-05-28 2018-05-28 Socket board assembly KR102198301B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180060252A KR102198301B1 (en) 2018-05-28 2018-05-28 Socket board assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180060252A KR102198301B1 (en) 2018-05-28 2018-05-28 Socket board assembly

Publications (2)

Publication Number Publication Date
KR20190135153A KR20190135153A (en) 2019-12-06
KR102198301B1 true KR102198301B1 (en) 2021-01-05

Family

ID=68836931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180060252A KR102198301B1 (en) 2018-05-28 2018-05-28 Socket board assembly

Country Status (1)

Country Link
KR (1) KR102198301B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220127591A (en) * 2021-03-11 2022-09-20 주식회사 대성엔지니어링 Semiconductor device test apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170412A1 (en) 2005-01-28 2006-08-03 Mirae Corporation Sokcet assembly for testing semiconductor device
KR100688152B1 (en) 2005-11-17 2007-03-02 (주)티에스이 Hi-fix with combine means of site module assembly
US20130113513A1 (en) 2011-11-08 2013-05-09 Hunkyo SEO Test apparatus of semiconductor package and methods of testing the semiconductor package using the same
JP2014531590A (en) 2011-09-23 2014-11-27 ハイコン カンパニー リミテッド IC test socket device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555714B1 (en) 2004-09-09 2006-03-03 정운영 Method for manufacturing a contact guide film in an inspection socket for semiconductor package
WO2006054361A1 (en) * 2004-11-22 2006-05-26 Advantest Corporation Insert and pusher for electronic component handling apparatus, socket guide for test head and electronic component handling apparatus
KR100750868B1 (en) 2006-01-16 2007-08-22 미래산업 주식회사 apparatus for contacting devices to test sockets in semiconductor test handler
KR100824128B1 (en) * 2006-09-07 2008-04-21 가부시키가이샤 어드밴티스트 Insert for electronic component handling apparatus, and electronic component handling apparatus
KR101020771B1 (en) * 2008-11-11 2011-03-09 이종욱 Test socket of semiconductor package
KR20100100216A (en) * 2009-03-05 2010-09-15 안영훈 Socket guide for inspecting semiconductor device and the manufacturing method thereof
KR102138879B1 (en) * 2015-11-13 2020-07-29 주식회사 아이에스시 Test module and apparatus for testing semiconductor devices having the same
KR102287237B1 (en) * 2016-04-19 2021-08-09 주식회사 아이에스시 Insert assembly for receiving semiconductor device and test tray including the same
KR20170142608A (en) * 2016-06-20 2017-12-28 세메스 주식회사 Apparatus for testing semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060170412A1 (en) 2005-01-28 2006-08-03 Mirae Corporation Sokcet assembly for testing semiconductor device
KR100688152B1 (en) 2005-11-17 2007-03-02 (주)티에스이 Hi-fix with combine means of site module assembly
JP2014531590A (en) 2011-09-23 2014-11-27 ハイコン カンパニー リミテッド IC test socket device
US20130113513A1 (en) 2011-11-08 2013-05-09 Hunkyo SEO Test apparatus of semiconductor package and methods of testing the semiconductor package using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220127591A (en) * 2021-03-11 2022-09-20 주식회사 대성엔지니어링 Semiconductor device test apparatus
KR102533966B1 (en) 2021-03-11 2023-05-18 (주)대성엔지니어링 Semiconductor device test apparatus

Also Published As

Publication number Publication date
KR20190135153A (en) 2019-12-06

Similar Documents

Publication Publication Date Title
US7514946B2 (en) Semiconductor carrier tray, and burn-in board, burn-in test method, and semiconductor manufacturing method using the semiconductor carrier tray
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
US7611377B2 (en) Interface apparatus for electronic device test apparatus
US8939784B2 (en) Test socket having a housing with clamping devices to connect the housing to a floating guide
KR100510501B1 (en) Test kit for semiconductor package and test method thereof
KR101957961B1 (en) Socket board assembly
US20070103179A1 (en) Socket base adaptable to a load board for testing ic
KR102198301B1 (en) Socket board assembly
KR20090019384A (en) Probe card of semiconductor wafer inspector
US20100261389A1 (en) Connection apparatus
KR102287237B1 (en) Insert assembly for receiving semiconductor device and test tray including the same
KR101071743B1 (en) Electric connector
KR102200527B1 (en) Socket board assembly
EP0654672B1 (en) Integrated circuit test apparatus
US10935570B2 (en) Intermediate connection member and inspection apparatus
KR101183612B1 (en) Probe structure of probe card
KR20180021493A (en) Apparatus for testing semiconductor devices
KR102220334B1 (en) Insert assembly for receiving electronic device
KR20190125727A (en) Test head for testing semiconductor devices
KR101627869B1 (en) Apparatus for inspecting a hi-fix board
KR20120060299A (en) Test socket
US9933479B2 (en) Multi-die interface for semiconductor testing and method of manufacturing same
KR101173948B1 (en) Probe structure
KR100592367B1 (en) Combination structure of burn-in board and expansion board
KR20040076391A (en) Insert for CSP

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant