KR101816185B1 - 다중화 아날로그 출력 제어 시스템 - Google Patents

다중화 아날로그 출력 제어 시스템 Download PDF

Info

Publication number
KR101816185B1
KR101816185B1 KR1020160020848A KR20160020848A KR101816185B1 KR 101816185 B1 KR101816185 B1 KR 101816185B1 KR 1020160020848 A KR1020160020848 A KR 1020160020848A KR 20160020848 A KR20160020848 A KR 20160020848A KR 101816185 B1 KR101816185 B1 KR 101816185B1
Authority
KR
South Korea
Prior art keywords
analog
module
analog output
value
output value
Prior art date
Application number
KR1020160020848A
Other languages
English (en)
Other versions
KR20170098650A (ko
Inventor
이승철
Original Assignee
두산중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 두산중공업 주식회사 filed Critical 두산중공업 주식회사
Priority to KR1020160020848A priority Critical patent/KR101816185B1/ko
Publication of KR20170098650A publication Critical patent/KR20170098650A/ko
Application granted granted Critical
Publication of KR101816185B1 publication Critical patent/KR101816185B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21024—Analog output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21137—Analog to digital conversion, ADC, DAC

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

본 발명은 제어 동기화를 위해 데이터 및 기기 제어를 위한 아날로그 출력값을 서로 공유하는 다수의 CPU 모듈, 아날로그 출력값을 기기와 송수신하며, 다수의 CPU 모듈을 통해 각각의 아날로그 출력값을 서로 공유하는 다수의 아날로그 모듈을 포함하고, 아날로그 모듈 각각은 각각의 아날로그 모듈을 제외한 다른 아날로그 모듈의 아날로그 출력값이 기 설정된 범위 이상을 벗어나는 경우, 다른 아날로그 모듈의 아날로그 출력값의 변화에 따라 각각의 아날로그 모듈의 아날로그 출력값을 보정하는 다중화 아날로그 출력 제어 시스템에 관한 것이다.

Description

다중화 아날로그 출력 제어 시스템 {Multiplexed analog output control system}
본 발명은 제어 동기화를 위해 데이터 및 기기 제어를 위한 아날로그 출력값을 서로 공유하는 다수의 CPU 모듈, 아날로그 출력값을 기기와 송수신하며, 다수의 CPU 모듈을 통해 각각의 아날로그 출력값을 서로 공유하는 다수의 아날로그 모듈을 포함하고, 아날로그 모듈 각각은 각각의 아날로그 모듈을 제외한 다른 아날로그 모듈의 아날로그 출력값이 기 설정된 범위 이상을 벗어나는 경우, 다른 아날로그 모듈의 아날로그 출력값의 변화에 따라 각각의 아날로그 모듈의 아날로그 출력값을 보정하는 다중화 아날로그 출력 제어 시스템에 관한 것이다.
일반적인 화력/원자력 발전소 제어 시스템의 경우, 터빈 또는 발전기를 주로 제어하게 되며, 이러한 기기 제어의 신뢰성을 확보하기 위하여 중요한 아날로그 출력 신호는 삼중화 또는 다중화로 구성된다. 이러한 다중화 제어 시스템을 구성함으로써, 어느 하나의 제어 기기가 고장 또는 이상이 생기거나 계통에서 탈락하더라도 나머지 제어 기기를 통하여 전체적인 시스템의 안정성을 꾀할 수 있다. 이 때, 일반적으로 다중화 제어 시스템을 이용하여 단일 최종 출력신호를 생성하기 위해서는 Median selection 또는 Flux-Summing 기법을 사용하게 된다.
Median selection 방식의 경우, 다중화 제어 시스템 각각의 아날로그 출력값 크기를 비교하며, 다중화 제어 시스템 아날로그 출력값의 중간값에 해당되는 신호를 최종 출력신호로 선정하도록 한다.
그러나, 이 경우 도 1과 같이 아날로그 출력값의 크기 비교를 위하여 프로세서가 탑재된 별도의 보터 모듈이 필요하므로 제어 장치의 거대화 및 고비용화의 문제가 발생하게 된다. 또한, 다중화 구성을 위한 보팅 모듈 및 보팅 모듈을 장착하는 백플레인이 시스템에 추가로 장착되어야 하기 때문에, 시스템이 비대해져 패널 대형화 및 구조와 결선의 복잡화 문제점이 발생한다.
Flux-Summing 방식의 경우, 다중화 제어 시스템 각각의 아날로그 출력 모듈이 최종 출력이 1/3만큼씩 출력한 후 이를 합하여 최종 출력신호를 내보낸다. 이 경우 별도의 보터 모듈이 불필요하여 소형화 및 집적화를 추구할 수 있는 장점이 있다.
그러나, 이 경우 하나의 출력 모듈에서 고장이 발생하여 출력이 흔들리는 경우, 해당 모듈이 다중화 제어 시스템에 의해 완전히 제어되기 전까지 최종 출력도 흔들리게 되는 단점이 있다.
도 2를 살펴보면, 제1 아날로그 모듈(111)과 제2 아날로그 모듈(112)가 정상적인 동작을 수행하는 도중, 제3 아날로그 모듈(113)이 이상 제어를 시작하게 된다. 시간이 경과하여 제3 아날로그 모듈(113)의 출력값이 기준치(131) 이하로 떨어지게 되면, 기기에 입력되는 아날로그 출력값(130)이 기준치를 기점으로 순간적으로 급격하게 변하게 되며, 순간적인 제3 아날로그 모듈의 고장으로 인하여 출력이 저하되고 필드 장치에 누설 전류 또는 갑작스런 전압의 인가로 기기의 고장을 초래할 수 있다.
따라서, 소형화 및 집적화를 유지하면서 기기의 출력값을 유연하게 조절할 수 있는 다중화 아날로그 출력 제어 시스템의 개발이 필요하게 되었다.
본 발명은 상술한 바와 같이 종래의 출력신호 생성의 문제점을 해결하기 위하여, 출력신호 감시를 통한 동적 보정 방법을 구현하는 다중화 아날로그 출력 제어 시스템을 제공하는 것을 목적으로 한다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 이하에서 설명할 내용으로부터 통상의 기술자에게 자명한 범위 내에서 다양한 기술적 과제가 포함될 수 있다.
상기와 같은 과제를 해결하기 위한 본 발명의 다중화 아날로그 출력 제어 시스템은, 제어 동기화를 위해 데이터 및 기기 제어를 위한 아날로그 출력값을 서로 공유하는 다수의 CPU 모듈, 상기 아날로그 출력값을 상기 기기와 송수신하며, 상기 다수의 CPU 모듈을 통해 각각의 아날로그 출력값을 서로 공유하는 다수의 아날로그 모듈을 포함하고, 상기 아날로그 모듈 각각은, 상기 각각의 아날로그 모듈을 제외한 다른 아날로그 모듈의 아날로그 출력값이 기 설정된 범위 이상을 벗어나는 경우, 상기 다른 아날로그 모듈의 아날로그 출력값의 변화에 따라 상기 각각의 아날로그 모듈의 아날로그 출력값을 보정하는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 다중화 아날로그 출력 제어 시스템은, 상기 CPU 모듈 또는 상기 아날로그 모듈이 정해진 주기마다 데이터를 공유하는 것을 특징으로 한다.
그리고, 본 발명의 일 실시예에 따른 다중화 아날로그 출력 제어 시스템은, 상기 CPU 모듈 또는 상기 아날로그 모듈이 상기 아날로그 출력값의 공유시, 아날로그 출력 리드백(Readback) 값을 공유하는 것을 특징으로 한다.
아울러, 본 발명의 일 실시예에 따른 다중화 아날로그 출력 제어 시스템은, 상기 CPU 모듈이 상기 아날로그 출력값의 공유시, CPU 모듈 간 통신을 통하여 데이터를 공유하는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 다중화 아날로그 출력 제어 시스템은, 상기 아날로그 출력값의 공유시, CPU 모듈과 아날로그 모듈 간 통신을 통하여 데이터를 공유하는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 다중화 아날로그 출력 제어 시스템은, 상기 아날로그 모듈이 상기 기기가 필요로 하는 아날로그 출력 요구값과, 다른 아날로그 모듈의 아날로그 출력값을 조합하여 자신의 아날로그 출력 요구값을 계산하는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 다중화 아날로그 출력 제어 시스템은, 상기 아날로그 모듈은, 상기 CPU 모듈의 신호를 수신하는 프로세서, 아날로그 출력값을 감지하고, 다른 아날로그 모듈의 아날로그 출력값 변화에 따라서 스위치를 온/오프 제어하는 FPGA, 상기 FPGA의 제어에 따라 온/오프 상태를 변경하는 스위치를 포함하는 것을 특징으로 한다.
이 때, 본 발명의 일 실시예에 따른 다중화 아날로그 출력 제어 시스템은, 상기 아날로그 모듈이 디지털 신호를 아날로그 신호로 변환하는 D/A 컨버터, 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터를 더 포함하는 것을 특징으로 한다.
본 발명의 다중화 아날로그 출력 제어 시스템은, 각각의 아날로그 모듈이 다중화된 타 제어기의 실제 출력값을 실시간으로 감시할 수 있도록 설계하여, 타 제어기의 출력값을 이용하여 본인의 출력값을 실시간으로 보정하도록 한다.
또한, 본 발명의 다중화 아날로그 출력 제어 시스템은, 간단하고 단순한 다중화 아날로그 출력 제어 시스템의 모듈 설계를 위하여 Flux-summing 기법을 사용하며, 출력신호 감시를 통한 보정기법을 적용하여 최종적인 출력의 신뢰성 및 정밀도를 높일 수 있다.
또한, 본 발명의 다중화 아날로그 출력 제어 시스템은, 다중화로 구성된 아날로그 출력의 신뢰성 및 정밀도를 향상시켜, 발전소의 주요 기기인 터빈 또는 발전기를 보다 더 안정적으로 제어할 수 있다.
또한, 본 발명의 다중화 아날로그 출력 제어 시스템은, 다수의 아날로그 모듈 중 어느 하나가 순간적으로 작동을 멈추는 경우에, 종래의 경우 최종 출력이 급변하는 문제가 발생하는 점과 달리, 아날로그 모듈들이 각각 서로 다른 아날로그 모듈의 출력값을 실시간 감지하고 있으므로 즉시 보완하여 출력을 보정할 수 있어 안정성을 향상시킬 수 있다.
또한, 본 발명의 다중화 아날로그 출력 제어 시스템은, 아날로그 출력값 뿐만 아니라 아날로그 출력 리드백 값까지 모두 공유하도록 하여, 이상 상황의 발생시 조치 시간을 매우 크게 단축시킬 수 있다.
도 1은 종래의 기기 출력 제어 시스템을 나타내는 구성도이다.
도 2는 종래의 기기 출력 제어 시스템 중 어느 하나의 모듈이 이상이 생긴 경우 최종 출력을 나타내는 그래프이다.
도 3은 본 발명의 다중화 아날로그 출력 제어 시스템을 나타내는 구성도이다.
도 4는 본 발명의 다중화 아날로그 출력 제어 시스템 중 어느 하나의 모듈이 이상이 생긴 경우 최종 출력을 나타내는 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 '다중화 아날로그 출력 제어 시스템'을 상세하게 설명한다. 설명하는 실시 예들은 본 발명의 기술 사상을 통상의 기술자가 용이하게 이해할 수 있도록 제공되는 것으로 이에 의해 본 발명이 한정되지 않는다. 또한, 첨부된 도면에 표현된 사항들은 본 발명의 실시 예들을 쉽게 설명하기 위해 도식화된 도면으로 실제로 구현되는 형태와 상이할 수 있다.
한편, 이하에서 표현되는 각 구성부는 본 발명을 구현하기 위한 예일 뿐이다. 따라서, 본 발명의 다른 구현에서는 본 발명의 사상 및 범위를 벗어나지 않는 범위에서 다른 구성부가 사용될 수 있다.
또한, 어떤 구성요소들을 '포함'한다는 표현은, '개방형'의 표현으로서 해당 구성요소들이 존재하는 것을 단순히 지칭할 뿐이며, 추가적인 구성요소들을 배제하는 것으로 이해되어서는 안 된다.
또한, '제1, 제2' 등과 같은 표현은, 복수의 구성들을 구분하기 위한 용도로만 사용된 표현으로써, 구성들 사이의 순서나 기타 특징들을 한정하지 않는다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
도 3은 본 발명의 다중화 아날로그 출력 제어 시스템을 나타내는 구성도이다.
도 3을 참조하면, 본 발명의 다중화 아날로그 출력 제어 시스템(200)은 다수의 CPU 모듈(213, 223, 233), 다수의 아날로그 모듈(210, 220, 230)을 포함할 수 있다.
다수의 CPU 모듈(213, 223, 233)은 제어 동기화를 위해 데이터를 서로 공유하되, 아날로그 모듈의 아날로그 출력값을 서로 공유할 수 있다. 이 때, 다수의 CPU 모듈(213, 223, 233)은 삼중화 또는 다중화로 구성되는 것이 바람직하며, CPU 모듈 간에는 CPU 모듈 간 통신을 통하여 동기화 방식을 이용하여 데이터를 공유할 수 있다. 특히, ShareNet, SynchNet 등 다수의 CPU 모듈 사이에서 데이터를 송수신할 수 있는 일반적인 통신 방식도 사용할 수 있다. 또한, ShareNet을 이용하는 경우 Gbps 단위의 속도를 이용하여 실시간으로 빠르게 데이터를 공유하도록 할 수 있다.
이 때, CPU 모듈에서 아날로그 모듈로 아날로그 출력 요구값을 전달하는 경우, 각각의 CPU 모듈은 공유된 다른 제어 장치(CPU 모듈 및 아날로그 모듈)의 실제 아날로그 출력값을 함께 송신하여 공유할 수 있다.
다수의 아날로그 모듈(210, 220, 230)은 기기를 제어하는 아날로그 출력값을 기기와 송수신하며, 각각의 아날로그 출력값을 서로 공유할 수 있다. 이 때, 아날로그 모듈과 CPU 모듈은 각각 일대일로 전기적으로 연결되어 데이터를 공유할 수 있으며, 유선 또는 무선 방식으로 접속될 수 있다. 또한, 아날로그 모듈과 아날로그 모듈 간의 아날로그 출력값 공유 방법은 CPU 모듈간 통신을 통하여 서로 공유할 수도 있고, 다수의 아날로그 모듈 간 별도의 통신 방법을 통하여 직접적으로 공유할 수도 있다.
또한, 다수의 CPU 모듈 또는 다수의 아날로그 모듈은, 정해진 주기마다 데이터를 공유할 수 있다. 본 발명의 다중화 아날로그 출력 제어 시스템은 CPU 모듈 또는 아날로그 모듈이 이상이 발생하였을 때를 가정하고 해당 신호를 보완하도록 하는 것인데, 매 시간동안 계속하여 감시하는 경우 전력의 낭비가 심하며 장비의 노후화가 급속하게 진행될 수 있는 단점이 존재하므로, 기 설정된 주기 (ms 단위가 바람직하다)마다 데이터를 공유하도록 하여 현재 상황을 단계적으로 공유하는 방안이 바람직하다.
또한, 다수의 CPU 모듈 또는 다수의 아날로그 모듈은, 아날로그 출력값의 공유 시 아날로그 출력 리드백(Readback) 값을 공유할 수 있다. 리드백 값은 아날로그 모듈이 필드 장비에 실제로 지시한 출력값이 컨버터 등을 통하여 아날로그 값으로 변환된 값을 감지하도록 하는 값을 말하며, 아날로그 모듈이 필드 장비를 제어하기 위한 아날로그 출력 요구값과 아날로그 출력값을 모두 수신하여 실제로 필드 장비에 올바른 출력값이 흘러들어가는지를 감시하도록 한다.
더 나아가, CPU 모듈 또는 아날로그 모듈은 자신의 아날로그 출력값 또는 아날로그 출력 리드백 값 뿐만 아니라, 다른 CPU 모듈 또는 아날로그 모듈의 아날로그 출력값 또는 아날로그 출력 리드백 값을 함께 공유하여, 후술하는 바와 같이 어느 한 CPU 모듈 또는 아날로그 모듈에 이상이 생기는 경우 빠른 조치를 취할 수 있게 한다.
또한, 다수의 CPU 모듈 또는 다수의 아날로그 모듈은, 아날로그 출력값의 공유시 CPU 모듈과 아날로그 모듈 간 통신을 통하여 데이터를 공유할 수 있으며, 특히 VME(Versa Module Europa) 통신 등 일반적으로 사용되는 다양한 CPU-아날로그 모듈 간 통신을 통하여 데이터를 공유할 수 있다. VME는 컴퓨터 또는 마이크로프로세서의 인터페이스 버스 규격을 말하며, 시스템간의 호환성을 위하여 VME 통신으로 데이터를 공유할 수 있다.
또한, 아날로그 모듈은 기기가 필요로 하는 아날로그 출력 요구값과, 다른 아날로그 모듈의 아날로그 출력값을 조합하여 자신의 아날로그 출력 요구값을 계산할 수 있다. 이는 자신이 실제로 출력할 출력 요구값을 정확하게 계산하기 위하여, 자신의 출력 요구값과 다른 제어기의 실제 아날로그 출력값을 고려하여 필드 장비의 전체적인 출력값을 일정하게 유지하도록 하기 위함이다. 이에 대한 상세한 설명은 도 4를 참조하기로 한다.
또한, 아날로그 모듈은 프로세서(211, 221, 231), FPGA(212, 222, 232), 스위치(216, 226, 236)을 더 포함할 수 있으며, 필요에 따라 A/D 컨버터(214, 224, 234) 및 D/A 컨버터(215, 225, 235)를 더 포함할 수 있다.
프로세서(211, 221, 231)는 CPU 모듈의 신호를 수신한다. 이어, FPGA(212, 222, 232)는 필드 장비의 아날로그 출력값을 감지하고, 다른 아날로그 모듈의 아날로그 출력값 변화에 따라서 스위치를 온/오프 제어하도록 한다. 스위치(216, 226, 236)는 FPGA의 제어에 따라 온/오프 상태를 변경할 수 있다.
더 구체적으로, 아날로그 모듈에 있는 프로세서에서는 CPU 모듈로부터 전달받는 출력 요구값 또는 타 제어기의 실제 아날로그 출력값을 조합하여, 자신이 출력할 실제 출력 요구값을 계산하도록 한다. 이어, 해당 출력 요구값은 FPGA 및 컨버터를 통하여 실제 전기적인 출력이 생성되어 필드 장비에 전달하게 된다.
특히, 스위치는 해당 아날로그 모듈 또는 CPU 모듈의 운전을 완전히 중단하도록 하는 역할을 수행하기 때문에, 본 발명의 다중화 아날로그 출력 제어 시스템은 기준치 이하로 아날로그 출력값이 떨어지는 경우에만 스위치를 오프 상태로 변환하도록 설정할 수 있다.
예를 들어, 아날로그 출력값이 100mA에서 80mA를 불안정하게 맥동하나, 설정된 기준치가 70mA인 경우 본 발명의 다중화 아날로그 출력 제어 시스템은 필드 장비의 총 아날로그 출력값이 일정하도록 다른 아날로그 모듈의 아날로그 출력값을 조절할 뿐 불안정하게 맥동하는 아날로그 모듈의 동작 자체를 멈추지는 않는다. 그러나, 아날로그 출력값이 60mA까지 떨어지게 되면 해당 아날로그 모듈이 유지 보수가 필요하다고 판단하고, FPGA의 제어에 따라서 스위치를 오프 상태로 변환하도록 한다. 아날로그 모듈 또는 CPU 모듈의 수리가 완료되어 시스템을 가동하는 경우, FPGA의 제어에 따라 스위치를 온 상태로 변환하도록 한다.
또한, 본 발명의 아날로그 모듈은 다른 아날로그 모듈의 건전성신호를 실시간으로 공유하여, 어느 하나의 아날로그 모듈이 이상이 생기는 경우 스위치를 온/오프 제어하여 정확한 출력을 낼 수 있도록 할 수 있다. 이 때, 건전성신호는 출력값과의 편차(deviation), 전원 값 등 아날로그 모듈의 정상상태를 판별할 수 있는 일반적인 수치가 모두 사용될 수 있다. 또한, 아날로그 출력 피드백 값이 얼마나 벌어지는지 비교하여 아날로그 모듈들의 건전성 여부를 판단할 수 있으며, 아날로그 출력 피드백 값 자체를 각각의 아날로그 모듈들이 공유하게 되므로 이상상황시 빠른 조치가 가능하게 된다.
또한, 본 발명의 다중화 아날로그 출력 제어 시스템은, 다중 아날로그 모듈 중 어느 하나가 동작 불능 상태에 빠지게 되는 경우, 곧바로 해당 아날로그 모듈의 출력만큼을 다른 아날로그 모듈들에 분담하여 제어하도록 수정할 수 있다. 예를 들어, 3중 아날로그 모듈에서 각각의 아날로그 모듈이 1/3만큼의 제어를 진행하다가, 어느 하나의 아날로그 모듈이 계통에서 이탈하는 경우, 다중화 아날로그 출력 제어 시스템은 나머지 두 개의 아날로그 모듈이 1/2 만큼의 제어를 진행하도록 한다.
또한, 본 발명의 아날로그 모듈은, 디지털 신호를 아날로그 신호로 변환하는 D/A 컨버터(215, 225, 235) 및 아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터(214, 224, 234)를 더 포함할 수 있다. 아날로그 모듈 및 CPU 모듈은 컴퓨팅 장치 중의 하나로 구현될 수 있기 때문에 디지털 값으로 데이터가 송수신되나, 실제로 필드 장비를 제어하는 값은 아날로그 값(전류, 전압 등)에 해당하므로, 컨버터를 이용하여 정확한 값을 설정하도록 할 수 있다.
도 4는 본 발명의 다중화 아날로그 출력 제어 시스템 중 어느 하나의 모듈이 이상이 생긴 경우 최종 출력을 나타내는 그래프이다.
도 4를 참조하면, 본 발명의 다중화 아날로그 출력 제어 시스템이 다중 아날로그 모듈을 제어하는 방식을 확인할 수 있다. 본 발명의 아날로그 모듈은, 다른 아날로그 모듈의 아날로그 출력값에 따라서 실시간으로 아날로그 출력값을 변환시켜 총 출력값을 일정하게 유지하도록 한다. 더 구체적으로, 각각의 아날로그 모듈이 다중화된 다른 제어기의 실제 출력값을 실시간으로 감시할 수 있도록 하여, 타 제어기의 출력값을 이용해 자신의 출력값을 실시간으로 보정하도록 한다
예를 들어, 제3 아날로그 모듈(230)의 출력값이 일정하지 않고 맥동하는 경우, 도 2에서는 나머지 제1 아날로그 모듈(210) 및 제2 아날로그 모듈(220)의 아날로그 출력값이 일정하여 총 아날로그 출력값이 함께 변하게 되는 문제점이 있었으나, 본 발명은 나머지 제1 아날로그 모듈(210) 및 제2 아날로그 모듈(220)값이 제3 아날로그 모듈(230)의 출력값을 항상 실시간으로 감지하고 있으므로 필드 장비의 총 출력값(240)이 일정하도록 함께 보정해 준다.
다만, 제3 아날로그 모듈(230)의 출력값이 기준치(241) 이하로 떨어지는 경우, 총 출력값(240)은 잠깐 동안 이상 출력값으로 변하지만, 제1 아날로그 모듈 및 제2 아날로그 모듈의 아날로그 출력값이 나머지 제3 아날로그 모듈의 출력값만큼을 더 출력하도록 제어하므로, 빠른 시간 이내에 출력 제어 시스템의 안정화를 가져올 수 있다.
또한, 본 발명의 아날로그 모듈은, 다른 아날로그 모듈의 아날로그 출력값이 기준치에서 일정 이상의 범위를 벗어나는 경우 자신의 아날로그 출력값을 보정할 수 있으며, 아날로그 장비에 따라 값이 달라질 수 있으나 일반적으로 5~10% 이상의 범위를 벗어나게 되는 경우 자신의 아날로그 출력값을 보정할 수 있다. 이 때, 일정 이상의 범위에서 지정되는 % 값은 관리자/사용자가 설정하는 값, 아날로그 장비의 상태, 아날로그 모듈과 CPU 모듈의 성능 등 다양한 조건을 모두 고려하여 자동적으로 설정될 수도 있으며, 사용자가 임의로 그 값을 지정하여 설정할 수도 있다.
더 구체적으로, 아날로그 모듈은 실시간으로 자신의 출력값을 아날로그 출력 리드백으로 확인하고 있으므로, 해당 리드백 값이 실제 출력 요구값과 정해진 한도 이상으로 차이가 생기는 것을 확인하면, 아날로그 출력값을 보정하거나 상태가 심각한 경우 스위치를 오프 상태로 변환하여 출력이 필드 장비로 전달되지 않도록 할 수 있다.
위에서 설명된 본 발명의 실시 예들은 예시의 목적을 위해 개시된 것이며, 이들에 의하여 본 발명이 한정되는 것은 아니다. 또한, 본 발명에 대한 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 사상과 범위 안에서 다양한 수정 및 변경을 가할 수 있을 것이며, 이러한 수정 및 변경은 본 발명의 범위에 속하는 것으로 보아야 할 것이다.
100: 종래의 출력 제어 시스템
110: 종래의 아날로그 모듈
111, 112, 113: 종래의 복수 아날로그 모듈
120: 종래의 보터 모듈
121, 122: 종래의 복수 보터 모듈
130: 종래 기기
131: 종래 기준 출력값
200: 다중화 아날로그 출력 제어 시스템
210, 220, 230: 아날로그 모듈
211, 221, 231: 프로세서
212, 222, 232: FPGA
213, 223, 233: CPU 모듈
214, 224, 234: A/D 컨버터
215, 225, 235: D/A 컨버터
216, 226, 236: 스위치
217, 227, 237: 다이오드
240: 기기
241: 기준 출력값

Claims (8)

  1. 제어 동기화를 위해 데이터 및 기기 제어를 위한 아날로그 출력값을 서로 공유하는 다수의 CPU 모듈;
    상기 아날로그 출력값을 상기 기기와 송수신하며, 상기 다수의 CPU 모듈을 통해 각각의 아날로그 출력값을 서로 공유하는 다수의 아날로그 모듈;
    을 포함하고,
    상기 아날로그 모듈 각각은,
    상기 각각의 아날로그 모듈을 제외한 다른 아날로그 모듈의 아날로그 출력값이 기 설정된 범위 이상을 벗어나는 경우, 상기 다른 아날로그 모듈의 아날로그 출력값의 변화에 따라 상기 각각의 아날로그 모듈의 아날로그 출력값을 보정하되,
    상기 CPU 모듈 또는 상기 아날로그 모듈은,
    상기 아날로그 출력값의 공유시, 아날로그 출력 리드백(Readback) 값을 공유하고,
    상기 아날로그 모듈은 다른 아날로그 모듈의 건전성신호를 실시간으로 공유하되,
    상기 건전성신호는 아날로그 모듈의 정상상태를 판별할 수 있는 수치로 출력값과의 편차, 전원 값 중 적어도 하나를 포함하는 다중화 아날로그 출력 제어 시스템.
  2. 제 1항에 있어서,
    상기 CPU 모듈 또는 상기 아날로그 모듈은,
    정해진 주기마다 데이터를 공유하는 것을 특징으로 하는 다중화 아날로그 출력 제어 시스템.
  3. 삭제
  4. 제 1항에 있어서,
    상기 CPU 모듈은,
    상기 아날로그 출력값의 공유시, CPU 모듈 간 통신을 통하여 데이터를 공유하는 것을 특징으로 하는 다중화 아날로그 출력 제어 시스템.
  5. 제 1항에 있어서,
    상기 CPU 모듈 및 상기 아날로그 모듈은,
    상기 아날로그 출력값의 공유시, CPU 모듈과 아날로그 모듈 간 통신을 통하여 데이터를 공유하는 것을 특징으로 하는 다중화 아날로그 출력 제어 시스템.
  6. 제 1항에 있어서,
    상기 아날로그 모듈은,
    상기 기기가 필요로 하는 아날로그 출력 요구값과, 다른 아날로그 모듈의 아날로그 출력값을 조합하여 자신의 아날로그 출력 요구값을 계산하는 것을 특징으로 하는 다중화 아날로그 출력 제어 시스템.
  7. 제 1항에 있어서,
    상기 아날로그 모듈은,
    상기 CPU 모듈의 신호를 수신하는 프로세서;
    아날로그 출력값을 감지하고, 다른 아날로그 모듈의 아날로그 출력값 변화에 따라서 스위치를 온/오프 제어하는 FPGA;
    상기 FPGA의 제어에 따라 온/오프 상태를 변경하는 스위치;
    를 포함하는 다중화 아날로그 출력 제어 시스템.
  8. 제 7항에 있어서,
    상기 아날로그 모듈은,
    디지털 신호를 아날로그 신호로 변환하는 D/A 컨버터;
    아날로그 신호를 디지털 신호로 변환하는 A/D 컨버터;
    를 더 포함하는 다중화 아날로그 출력 제어 시스템.
KR1020160020848A 2016-02-22 2016-02-22 다중화 아날로그 출력 제어 시스템 KR101816185B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160020848A KR101816185B1 (ko) 2016-02-22 2016-02-22 다중화 아날로그 출력 제어 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160020848A KR101816185B1 (ko) 2016-02-22 2016-02-22 다중화 아날로그 출력 제어 시스템

Publications (2)

Publication Number Publication Date
KR20170098650A KR20170098650A (ko) 2017-08-30
KR101816185B1 true KR101816185B1 (ko) 2018-01-08

Family

ID=59760633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160020848A KR101816185B1 (ko) 2016-02-22 2016-02-22 다중화 아날로그 출력 제어 시스템

Country Status (1)

Country Link
KR (1) KR101816185B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008269165A (ja) * 2007-04-18 2008-11-06 Hitachi Ltd 複数コイルサーボ弁の制御装置
JP2011107807A (ja) * 2009-11-13 2011-06-02 Hitachi Ltd プロセス制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008269165A (ja) * 2007-04-18 2008-11-06 Hitachi Ltd 複数コイルサーボ弁の制御装置
JP2011107807A (ja) * 2009-11-13 2011-06-02 Hitachi Ltd プロセス制御装置

Also Published As

Publication number Publication date
KR20170098650A (ko) 2017-08-30

Similar Documents

Publication Publication Date Title
US7450406B2 (en) Power supply arrangement
US9983555B2 (en) Distributed fault-tolerant control and protection system
US8522077B2 (en) Power supply grid switch
US9625894B2 (en) Multi-channel control switchover logic
US9591722B2 (en) Lighting system
US8726049B2 (en) Computer system with a plurality of computer modules and baseboard management controllers, including a state machine that dynamically conducts a switching operation
EP3614546A1 (en) Method and apparatus for power distribution using a multiphase voltage regulator with phase redundancy and fault tolerant operation
KR20190080621A (ko) Ｍｍｃ 컨버터 초기충전시 서브모듈 상태 진단방법
KR101438124B1 (ko) Ｆｐｇａ에 기반한 이중화 제어장치 및 이중화 절체 방법
US10741860B2 (en) Fuel cell apparatus, fuel cell system, and control method for fuel cell system
US10942555B2 (en) Power supplying method for computer system
WO2018213577A3 (en) Active multi-module switching system and method
KR101704787B1 (ko) 제어기의 이중화 시스템
KR101816185B1 (ko) 다중화 아날로그 출력 제어 시스템
KR101817641B1 (ko) 원격 단말 장치를 위한 우회 경로를 가지는 이중 전원 공급 장치
US9746502B2 (en) Systems and methods for monitoring and controlling a power converter
KR101442818B1 (ko) 이중화 제어기의 제어신호 출력방법 및 그 이중화 제어기
KR20160072503A (ko) 엔진 제어기 고장 검출 장치 및 방법
JP2016103110A (ja) 多重化制御装置
JP2015002546A (ja) 二重化監視制御システムのリモートｉ／ｏユニット、及びその保守方法
JP2008118583A (ja) Ａ／ｄ変換方式
KR101451837B1 (ko) 터빈 제어기의 발전기와 전력 계통 동기화 시스템
CN114488769B (zh) 防护模块、具有防护模块的控制装置及控制方法
US20190384683A1 (en) Substitution device, information processing system, and substitution method
KR20180050918A (ko) Ｐｌｃ시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant