KR101805074B1

KR101805074B1 - Preparation method of ceramic multilayer circuit board

Info

Publication number: KR101805074B1
Application number: KR1020160174841A
Authority: KR
Inventors: 장병규; 고상기; 김동현; 정선규
Original assignee: 에스케이씨 주식회사
Priority date: 2016-12-20
Filing date: 2016-12-20
Publication date: 2017-12-06

Abstract

The present invention relates to a method for manufacturing a multilayer circuit board, capable of preventing defects in solder printing and component mounting processes after firing by performing surface planarization after lamination. The method for manufacturing a ceramic multilayer circuit board does not perform an additional etching process or a polishing process for forming an external electrode pattern after firing, and enhances the reliability of the product by stably ensuring the structural and electrical characteristics of an internal electrode and a laminate.

Description

TECHNICAL FIELD [0001] The present invention relates to a ceramic multilayer circuit board,

실시예는 적층 후 표면 평탄화를 수행하여 소성 후 솔더 인쇄 및 부품 실장 공정에서의 불량을 방지할 수 있는 세라믹 다층회로 기판의 제조방법에 관한 것이다.
The present invention relates to a method of manufacturing a multilayer ceramic circuit board capable of preventing defects in solder printing and component mounting processes after firing by performing surface planarization after lamination.

최근 전자기기 기술 발달과 더불어 기기 자체가 단소박형화되는 추세에 비추어 볼 때 부품의 집적화는 필수적이며, 상기 부품의 집적화를 위해 다수개의 세라믹 시트를 적층하여 다층 세라믹 기판을 제조하고 있다. 또한, 상기 다층 세라믹 기판은 내열성, 내마모성 및 우수한 전기적 특성으로 인하여 기존의 PCB(printed circuit board)의 대체품으로 많이 이용되고 있으며, 점점 그 수요가 늘어가고 있는 추세이다.In recent years, along with the development of electronic devices and the tendency that the devices themselves are becoming thinner and thinner, integration of components is indispensable, and a multilayer ceramic substrate is manufactured by stacking a plurality of ceramic sheets to integrate the components. In addition, the multilayer ceramic substrate is widely used as a substitute for a printed circuit board (PCB) due to heat resistance, abrasion resistance, and excellent electrical characteristics, and the demand for the multilayer ceramic substrate is gradually increasing.

상기 다층 세라믹 기판은 일반적으로 그린 시트 적층법(green sheet lamination method)이라 불리는 방법으로 제조된다. 이러한 방법은, 세라믹 분말과 유기 바인더로 된 슬러리(slurry)를 테이프 캐스팅법(tape casting method)으로 성형하여 세라믹 그린 시트를 제조하고, 제조된 세라믹 그린 시트를 펀칭하여 세라믹 그린 시트에 구멍을 형성한 후 도전성 페이스트(paste)를 구멍에 충전하고, 시트 표면에 도전성 페이스트를 스크린 인쇄한 다음, 상기 세라믹 그린 시트를 필요한 층수만큼 적층하고 가열-가압하여 적층체로 제조한 후 일정온도로 소성하는 것이다.The multilayer ceramic substrate is generally manufactured by a method called a green sheet lamination method. This method comprises forming ceramic green sheets by molding a slurry of a ceramic powder and an organic binder by a tape casting method, punching the ceramic green sheet to form holes in the ceramic green sheet After the conductive paste is filled in the holes and the conductive paste is screen-printed on the surface of the sheet, the ceramic green sheet is laminated by the required number of layers and heated and pressed to produce a laminate and then fired at a predetermined temperature.

상기 세라믹 그린 시트의 표면에 형성된 도전성 페이스트 인쇄층은 적층시 그린 시트들의 층간에 배치되어, 최종 얻어지는 세라믹 다층회로 기판의 내부 전극을 형성하게 된다. 이때, 상기 내부 전극을 20 ㎛ 이상으로 두껍게 형성하는 경우, 상기 두꺼운 내부 전극은 세라믹 층간에 떨어져 있는 공간(delamination)을 발생시킨다. 상기 빈 공간은 10 ㎫ 이하의 압력으로는 제거되지 않으며, 세라믹 내부의 빈 공간은 이후 기판 크랙 등의 불량의 원인이 될 수 있다. 한편, 적층체를 10 ㎫ 이상의 압력으로 압착하는 경우, 내부 전극이 있는 부분과 없는 부분의 높이 차가 발생하여 기판의 표면 평탄도가 저하되는 문제가 발생할 수 있다. 또한, 상기 표면 평탄도 저하는 기판 소성 후 솔더 인쇄시, 그리고 부품 실장시 불량을 야기할 수 있다.The conductive paste printed layer formed on the surface of the ceramic green sheet is disposed between the layers of the green sheets during the lamination to form the internal electrodes of the finally obtained ceramic multilayer circuit board. At this time, when the internal electrode is formed to be thicker than 20 탆, the thick internal electrode generates a delamination between the ceramic layers. The empty space is not removed by a pressure of 10 MPa or less, and the hollow space inside the ceramic may cause a defect of a substrate crack or the like thereafter. On the other hand, when the laminate is pressed at a pressure of 10 MPa or more, a height difference between a portion where the internal electrode is present and a portion where the internal electrode is present may be generated, and the surface flatness of the substrate may decrease. In addition, the decrease in surface flatness may cause defects during solder printing and component mounting after firing the substrate.

이로 인해, 기판 표면의 평탄도를 증가시키기 위해서, 대한민국 등록특허 제 10-0916075 호에는 세라믹 그린시트 적층체의 상부와 하부에 바인더층을 적층하고, 바인더층의 외부면에 구속층을 적층한 후 적층체를 소성하고, 이후 상기 구속층 및 바인더층을 제거하는 다층 세라믹기판 제조방법이 개시되어 있다.
For this reason, in order to increase the flatness of the substrate surface, Korean Patent Registration No. 10-0916075 discloses a method of laminating a binder layer on the upper and lower portions of a ceramic green sheet laminate and laminating a constraint layer on the outer surface of the binder layer There is disclosed a multilayer ceramic substrate manufacturing method in which the laminate is fired and then the constraint layer and the binder layer are removed.

대한민국 등록특허 제 10-0916075 호Korean Patent No. 10-0916075

그러나, 상기 등록특허의 방법은 소성 후 구속층 및 바인더층을 제거하는 공정을 추가해야 하므로 가공비가 높아지며, 외부 전극의 상부에 있던 구속층을 제거하는 과정에서 외부 전극의 접착력을 약화시킬 수 있다.However, since the process of removing the constraint layer and the binder layer after firing is added to the method of the above-mentioned patent, the processing cost is increased and the adhesive force of the external electrode can be weakened in the process of removing the constraint layer on the external electrode.

따라서, 실시예는 적층 후 표면 평탄화를 수행하여 소성 후 솔더 인쇄 및 부품 실장 공정에서의 불량을 방지할 수 있는 세라믹 다층회로 기판의 제조방법을 제공하고자 한다.
Accordingly, it is an object of the present invention to provide a method of manufacturing a multilayer ceramic circuit board capable of preventing defects in solder printing and component mounting processes after firing by performing surface planarization after lamination.

상기 목적을 달성하기 위해, 일 실시예에 따르면, To achieve the above object, according to one embodiment,

(A) 내부 전극 및 비아 전극이 형성된 1개 이상의 세라믹 시트와, 내부 전극 및 비아 전극이 형성되고 내부 전극 형성면 반대면에 외부 전극이 형성된 2개의 최외곽 세라믹 시트를 상기 최외곽 세라믹 시트 상에 형성된 외부 전극이 노출되면서 서로 전기적으로 접속되도록 적층하는 단계;(A) at least one ceramic sheet having internal electrodes and via electrodes formed thereon, and two outermost ceramic sheets having internal electrodes and via electrodes formed thereon and external electrodes formed on the surface opposite to the internal electrode formation surface, on the outermost ceramic sheet Stacking the external electrodes so that they are electrically connected to each other while being exposed;

(B) 상기 적층체를 압착하는 단계;(B) pressing the laminate;

(C) 상기 적층체의 상부 최외곽 세라믹 시트의 표면 중 외부 전극이 존재하지 않는 부분이 편평해지도록 외부 전극이 존재하지 않는 부분 상에 절연층을 형성하는 단계; 및(C) forming an insulating layer on a portion of the surface of the uppermost outermost ceramic sheet of the laminate where the external electrode does not exist so that a portion where no external electrode is present is flat; And

(D) 상기 적층체를 소성하는 단계를 포함하는, 세라믹 다층회로 기판의 제조방법이 제공된다.
And (D) firing the laminate. The present invention also provides a method of manufacturing a multilayer ceramic circuit board.

실시예에 따른 세라믹 다층회로 기판의 제조방법은 적층 후 표면 평탄화를 수행하여(표면 굴곡을 제거하여) 소성 후 솔더 인쇄 및 부품 실장 공정에서의 불량을 방지할 수 있다. 또한, 상기 세라믹 다층회로 기판의 제조방법은 소성 후 외부 전극 패턴 형성을 위한 추가 식각 공정 또는 연마 공정을 수행하지 않아 외부 전극의 접착력 약화를 유발하지 않으며, 내부 전극 및 적층체의 구조적 특성 및 전기적 특성을 안정적으로 보장하여 제품의 신뢰도를 높일 수 있다.
The method for manufacturing a ceramic multilayer circuit board according to the embodiment can prevent defects in solder printing and component mounting processes after firing by performing surface planarization (removing surface curvature) after lamination. In addition, the method of manufacturing the ceramic multilayer circuit board does not cause an additional etching process or a polishing process for forming an external electrode pattern after firing, so that the adhesion of the external electrode is not weakened and the structural and electrical properties of the internal electrode and the laminate The reliability of the product can be increased.

도 1은 압착 전, 세라믹 시트간에 떨어져 있는 공간을 포함하는 적층체의 단면도이다.
도 2는 상기 도 1의 적층체를 압착하여 얻은, 편평하지 않은 표면을 갖는 기존 적층체의 단면도이다.
도 3은 일 실시예의 제조방법에 따라 상부 표면에 제1 절연층 및 제2 절연층이 형성된 세라믹 다층회로 기판의 단면도이다.
도 4는 상기 도 3의 세라믹 다층회로 기판에 솔더를 인쇄하고 부품을 실장한 경우의 단면도이다.1 is a cross-sectional view of a laminate including a space separated from ceramic sheets before squeezing.
Fig. 2 is a sectional view of an existing laminate having a flat surface obtained by pressing the laminate of Fig. 1 above.
3 is a cross-sectional view of a ceramic multilayer circuit board having a first insulation layer and a second insulation layer formed on an upper surface thereof according to a manufacturing method of an embodiment.
4 is a cross-sectional view of a case where solder is printed on the ceramic multilayer circuit board of Fig. 3 and components are mounted.

실시예의 설명에 있어서, 각 필름, 막, 패널, 또는 층 등이 각 필름, 막, 패널, 또는 층 등의 "상(on)" 또는 "하(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "하(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상/하에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
In the description of the embodiments, in the case where each film, film, panel or layer is described as being formed "on" or "under" of each film, film, panel, , "On" and "under" all include being formed "directly" or "indirectly" through "another element". In addition, the upper and lower standards for each component are described with reference to the drawings. The size of each component in the drawings may be exaggerated for the sake of explanation and does not mean the size actually applied.

실시예의 세라믹 다층회로 기판의 제조방법은 The manufacturing method of the ceramic multilayer circuit board of the embodiment

(B) 상기 적층체를 압착하는 단계;(B) pressing the laminate;

(D) 상기 적층체를 소성하는 단계를 포함한다.
(D) firing the laminate.

(A) 단계(A)

본 단계에서는, 내부 전극 및 비아 전극이 형성된 1개 이상의 세라믹 시트와, 내부 전극 및 비아 전극이 형성되고 내부 전극 형성면 반대면에 외부 전극이 형성된 2개의 최외곽 세라믹 시트를 상기 최외곽 세라믹 시트 상에 형성된 외부 전극이 노출되면서 서로 전기적으로 접속되도록 적층한다.
In this step, two outermost ceramic sheets in which one or more ceramic sheets having internal electrodes and via electrodes are formed, internal electrodes and via electrodes are formed, and external electrodes are formed on the surface opposite to the internal electrode formation surface are formed on the outermost ceramic sheet So that the external electrodes are electrically connected to each other while being exposed.

도 1을 참조하면, 일례에 따른 적층체(100)는, 내부 전극 및 비아 전극이 형성된 2 개의 세라믹 시트(132, 133)와, 내부 전극 및 비아 전극이 형성되고 내부 전극 형성면 반대면에 외부 전극이 형성된 2 개의 최외곽 세라믹 시트(131, 134)가 상기 최외곽 세라믹 시트 상에 형성된 외부 전극(111, 112, 120)이 노출되면서 서로 전기적으로 접속되도록 적층된 구조를 포함한다.
Referring to FIG. 1, a laminated body 100 according to an exemplary embodiment includes two ceramic sheets 132 and 133 having internal electrodes and via electrodes formed therein, internal electrodes and via electrodes, Two outermost ceramic sheets 131 and 134 formed with electrodes are stacked so that external electrodes 111, 112 and 120 formed on the outermost ceramic sheet are exposed and electrically connected to each other.

상기 세라믹 시트에 관통홀을 형성한 후 전극 페이스트를 원하는 패턴으로 도포하여 내부 전극, 비아 전극 및 외부 전극을 형성할 수 있다. 상기 관통홀은, 예를 들어, 펀칭, 레이저 조사 등의 공정을 통해 형성될 수 있다. 구체적으로, 상기 세라믹 시트에 펀칭 등에 의해 관통홀을 형성한 후, 원하는 패턴으로 전극 페이스트를 도포하여 상기 관통홀을 채움으로써 비아 전극을 형성하고, 비아 전극이 형성된 시트의 표면에 원하는 패턴으로 전극 페이스트를 인쇄하여 내부 전극 및 외부 전극을 형성할 수 있다. 또한, 내부 전극 및 외부 전극은 감광성 전극 페이스트를 인쇄한 후 원하는 형태로 식각하여 형성될 수도 있다.After the through holes are formed in the ceramic sheet, the electrode paste may be applied in a desired pattern to form internal electrodes, via electrodes, and external electrodes. The through-hole may be formed through a process such as punching, laser irradiation, or the like. Specifically, after a through hole is formed in the ceramic sheet by punching or the like, an electrode paste is applied in a desired pattern to fill the through hole to form a via electrode, and an electrode paste So that the internal electrode and the external electrode can be formed. In addition, the internal electrode and the external electrode may be formed by printing a photosensitive electrode paste and then etching the electrode paste into a desired shape.

또한, 필요에 따라, 상기 내부 전극은 세라믹 시트에 내부 전극 패턴에 해당하는 홈부를 형성한 후 전극 페이스트를 상기 홈부에 채우는 방법으로도 형성할 수 있다. 상기 내부 전극 패턴에 해당하는 홈부는 레이저 조사 등을 통해 형성할 수 있다.Also, if necessary, the internal electrode may be formed by forming a groove corresponding to the internal electrode pattern on the ceramic sheet, and then filling the groove with the electrode paste. The groove corresponding to the internal electrode pattern can be formed through laser irradiation or the like.

또한, 필요에 따라, 상기 외부 전극을 세라믹 시트에 형성한 후 세라믹 시트들을 적층하는 대신, 비아 전극 및 내부 전극만이 형성된 세라믹 시트들을 적층한 후 적층체의 최외곽 세라믹 시트 상에 도금, 스퍼터링, 진공증착 등의 방법을 사용하여 원하는 패턴으로 외부 전극을 형성할 수도 있다.
Alternatively, the ceramic sheets may be formed by laminating the ceramic sheets having only the via-electrodes and the internal electrodes instead of laminating the ceramic sheets after the external electrodes are formed on the ceramic sheets, if necessary, and then plating, sputtering, External electrodes may be formed in a desired pattern using a vacuum deposition method or the like.

상기 내부 전극 및 비아 전극은 통상적으로 다층 세라믹 기판의 제조에 사용하는 것이라면 특별히 제한하지 않는다. 예를 들면, 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 및 망간(Mn)으로 이루어진 군으로부터 선택된 1종 이상의 재질로 이루어질 수 있다.The internal electrode and the via electrode are not particularly limited as long as they are used for manufacturing a multilayer ceramic substrate. For example, at least one material selected from the group consisting of tungsten (W), copper (Cu), molybdenum (Mo), and manganese (Mn).

상기 비아 전극은 세라믹 시트 두께의 1/2 내지 3/2의 직경을 가질 수 있다. 상기 비아 전극이 범위 내의 직경을 가지면, 비아 전극 충진이 용이하며, 충진된 전극이 시트 높이 아래로 함몰되지 않는다.The via electrode may have a diameter of 1/2 to 3/2 of the thickness of the ceramic sheet. If the via electrode has a diameter within the range, filling of the via electrode is easy, and the filled electrode does not sink below the sheet height.

상기 내부 전극은 5 내지 50 ㎛의 평균 두께를 가질 수 있다. 구체적으로, 상기 내부 전극은 10 내지 40 ㎛의 평균 두께를 가질 수 있다.The internal electrode may have an average thickness of 5 to 50 mu m. Specifically, the internal electrode may have an average thickness of 10 to 40 mu m.

상기 외부 전극은 통상적으로 다층 세라믹 기판의 제조에 사용하는 것이라면 특별히 제한하지 않는다. 예를 들면, 텅스텐(W), 몰리브덴(Mo), 구리(Cu) 및 망간(Mn)으로 이루어진 군으로부터 선택된 1종 이상의 재질로 이루어질 수 있다.
The external electrode is not particularly limited as long as it is used for manufacturing a multilayer ceramic substrate. For example, at least one material selected from the group consisting of tungsten (W), molybdenum (Mo), copper (Cu), and manganese (Mn).

상기 세라믹 시트는 세라믹 혼합 분말, 바인더 및 분산제 등이 용매에 일정 비율로 혼합된 슬러리를 시트상으로 성형하여 제조된 것일 수 있다. 상기 시트상 성형은, 예를 들어, 상기 슬러리를 탈포하고, 테이프 캐스팅 설비에 탈포된 슬러리를 투입하여 시트화하는 것이며, 이로써 세라믹 시트를 제조할 수 있다.The ceramic sheet may be prepared by molding a slurry in which a ceramic mixed powder, a binder and a dispersing agent are mixed in a certain ratio in a solvent into a sheet form. The sheet-form molding is performed, for example, by defoaming the slurry and introducing the slurried slurry into a tape casting facility to form a sheet, whereby a ceramic sheet can be produced.

상기 세리믹 시트는 0.05 내지 0.5 mm의 평균 두께를 가질 수 있다. 구체적으로, 상기 세라믹 시트는 0.1 내지 0.3 mm의 평균 두께를 가질 수 있다.
The ceramic sheet may have an average thickness of 0.05 to 0.5 mm. Specifically, the ceramic sheet may have an average thickness of 0.1 to 0.3 mm.

(B) 단계(B) Step

도 1을 참조하면, 상기 적층체(100)는 내부 전극의 두께로 인해 세라믹 시트간에 떨어져 있는 공간(delamination)(140)을 갖는다. 본 단계에서는, 상기 공간을 제거하기 위해 상기 적층체(100)를 압착한다.Referring to FIG. 1, the laminate 100 has a delamination 140 between the ceramic sheets due to the thickness of the internal electrodes. In this step, the laminated body 100 is pressed to remove the space.

상기 압착은 정수압 압착(warm isostatic press, WIP)으로 수행될 수 있다. 정수압 압착은 물 또는 기름을 압착 매질로 하여 상, 하, 좌, 우 4면에서 동일한 압력으로 압착하는 방법으로, 정수압 압착법을 이용할 경우, 제품의 모든 면에 균일한 압력이 가해지기 때문에 압착이 균일하게 일어난다는 장점이 있다. 구체적으로, 상기 정수압 압착은 10 내지 30 ㎫의 압력 하에서 수행될 수 있다.
The pressing may be performed with a warm isostatic press (WIP). Hydrostatic pressure bonding is a method in which water or oil is squeezed at the same pressure on four sides of the top, bottom, left, and right sides as a squeezing medium. When a hydrostatic pressure bonding method is used, uniform pressure is applied to all surfaces of the product. The advantage is that it occurs uniformly. Specifically, the hydrostatic pressure bonding may be performed under a pressure of 10 to 30 MPa.

(C) 단계(C) Step

도 2를 참조하면, 상기 내부 전극(150)의 두께로 인해 압착된 적층체(100)의 최외곽 세라믹 시트(131)의 표면은 편평하지 않다. 이로 인해, 본 단계에서는, 상기 적층체의 상부 최외곽 세라믹 시트의 표면 중 외부 전극이 존재하지 않는 부분이 편평해지도록 외부 전극이 존재하지 않는 부분 상에 절연층을 형성한다.2, the surface of the outermost ceramic sheet 131 of the laminated body 100 pressed due to the thickness of the internal electrode 150 is not flat. Thus, in this step, the insulating layer is formed on the portion where the external electrode does not exist so that the portion of the surface of the uppermost outermost ceramic sheet of the laminate where the external electrode does not exist becomes flat.

상기 절연층은 세라믹 시트 조성과 동일한 조성을 포함하는 페이스트를 도포하여 형성할 수 있다. 구체적으로, 상기 페이스트의 도포를 1회 이상 수행하여 가장 높게 위치한 외부 전극의 높이까지 절연층을 형성할 수 있다.The insulating layer may be formed by applying a paste having the same composition as that of the ceramic sheet. Specifically, the paste may be applied one or more times to form the insulating layer up to the height of the highest external electrode.

상기 페이스트의 도포는 스크린 프린팅을 통해 수행할 수 있다.
The application of the paste can be performed by screen printing.

다르게는, 상기 절연층은 상기 세라믹 시트 조성과 동일한 조성의 세라믹 시트를 적층하여 형성될 수 있다. 구체적으로, 상기 세라믹 시트 적층을 1회 이상 수행하여 가장 높게 위치한 외부 전극의 높이까지 절연층을 형성할 수 있다.
Alternatively, the insulating layer may be formed by laminating a ceramic sheet having the same composition as that of the ceramic sheet. Specifically, the ceramic sheet may be laminated one or more times to form the insulating layer up to the height of the external electrode positioned at the highest level.

도 3을 참조하면, 상부 최외곽 세라믹 시트(131)의 표면 중 외부 전극(111, 112)이 존재하지 않는 부분이 편평해지도록 제1 절연층(161)을 형성한 후 가장 높게 위치한 외부 전극(112)의 높이까지 제2 절연층(162)을 형성할 수 있다.
3, a first insulating layer 161 is formed on a surface of the uppermost outermost ceramic sheet 131 such that a portion where the external electrodes 111 and 112 are not present is flattened, The second insulating layer 162 may be formed to a height of the second insulating layer 112.

(D) 단계(D) Step

본 단계에서는, 상기 적층체를 소성한다.In this step, the laminate is fired.

상기 소성은 통상적인 세라믹 그린 시트의 소성 온도라면 특별히 제한하지 않으며, 예를 들면, 1350 내지 1600 ℃에서 30 내지 120 분 동안 수행될 수 있다.The firing is not particularly limited as long as it is a firing temperature of a conventional ceramic green sheet, and can be performed at, for example, 1350 to 1600 캜 for 30 to 120 minutes.

상기 절연층을 포함하는 적층체는 소성 전에 탈지하여 세라믹 시트 및 전극 페이스트의 바인더와 용매를 제거한 후 소성할 수 있다. 상기 탈지는 400 내지 900 ℃에서 30 내지 120 분 동안 수행될 수 있다.
The laminate including the insulating layer may be degreased before firing to remove the binder and the solvent of the ceramic sheet and the electrode paste, followed by firing. The degreasing may be performed at 400 to 900 DEG C for 30 to 120 minutes.

상기 제조방법은 (D) 단계 이후 솔더(solder)를 인쇄하고 부품을 실장하는 단계를 더 포함할 수 있다. 상기 솔더 인쇄 및 부품 실장은 통상적으로 다층회로 기판의 제조방법에 사용할 수 있는 것이라면 특별히 제한하지 않는다. 구체적으로, 상기 솔더는 외부 전극 표면에 인쇄되고, 상기 부품은 솔더의 표면에 실장될 수 있다.The manufacturing method may further include printing solder and mounting the component after step (D). The solder printing and component mounting are not particularly limited as long as they can be used in a manufacturing method of a multilayer circuit board. Specifically, the solder is printed on the surface of the external electrode, and the component can be mounted on the surface of the solder.

도 4를 참조하면, 세라믹 다층회로 기판(100)의 최외곽 세라믹 시트(131) 상에 형성된 외부 전극들(111, 112)은 서로 간에 높이 차를 가질 수 있다. 이로 인해, 상기 외부 전극 표면에 인쇄되는 솔더(171, 172)는 인쇄 후 부품(180) 실장의 불량을 최소화하기 위해, 상이한 두께로 인쇄될 수 있다.
Referring to FIG. 4, the external electrodes 111 and 112 formed on the outermost ceramic sheet 131 of the ceramic multilayer circuit board 100 may have a height difference from each other. As a result, the solder 171, 172 printed on the surface of the external electrode can be printed with different thicknesses in order to minimize defective mounting of the component 180 after printing.

상술한 바와 같은 세라믹 다층회로 기판의 제조방법은 적층 후 표면 평탄화를 수행하여 소성 후 솔더 인쇄 및 부품 실장 공정에서의 불량을 방지하는 효과가 있다. 또한, 상술한 바와 같은 세라믹 다층회로 기판의 제조방법은 적층 후 함몰부위를 절연체로 채우는 표면 평탄화를 수행하여 표면 평탄화도가 0.05 mm 이하로 우수한 기판을 제조할 수 있다.
The above-described method for producing a ceramic multilayer circuit board has the effect of preventing surface defects in solder printing and component mounting processes after firing by performing surface planarization after lamination. In addition, in the method of manufacturing a multilayer ceramic circuit board as described above, the surface is planarized by filling the recessed portion with an insulator after the laminating, so that a substrate having a surface flatness of 0.05 mm or less can be manufactured.

100: 적층체
111, 112, 120: 외부 전극
131, 132, 133, 134: 세라믹 시트
131, 134: 최외곽 세라믹 시트
140: 세라믹 시트간 공간(delamination)
150: 내부 전극 161: 제1 절연층
162: 제2 절연층 171, 172: 솔더
180: 부품100:
111, 112, and 120: external electrodes
131, 132, 133, 134: Ceramic sheet
131, 134: Outermost Ceramic Sheet
140: delamination between ceramic sheets
150: internal electrode 161: first insulating layer
162: second insulating layer 171, 172: solder
180: Parts

Claims

(A) at least one ceramic sheet having internal electrodes and via electrodes formed thereon, and two outermost ceramic sheets having internal electrodes and via electrodes formed thereon and external electrodes formed on the surface opposite to the internal electrode formation surface, on the outermost ceramic sheet Forming a laminate by stacking the external electrodes so that the external electrodes are electrically connected to each other while being exposed;
(B) pressing the laminate;
(C) forming an insulating layer on a portion of the surface of the uppermost outermost ceramic sheet of the laminated body, on which the external electrode is not present, such that a portion where no external electrode is present is flat;
(D) firing the laminate having the insulating layer formed thereon; And
(E) printing solder on the outer electrode of the fired laminate and mounting the component,
The solder printing of the step (E) prints different thicknesses so that there is no difference in the surface height of the printed solder on which the component is mounted,
Wherein the insulating layer of the step (C) is formed up to the height of the external electrode having the highest height.

The method according to claim 1,
Wherein the pressing in step (B) is performed by hydrostatic pressure bonding.

3. The method of claim 2,
Wherein the hydrostatic pressing is performed under a pressure of 10 to 30 MPa.

The method according to claim 1,
Wherein in the step (C), an insulating layer is formed by applying a paste containing the same composition as the composition of the ceramic sheet.

5. The method of claim 4,
Wherein the paste is applied at least one time to form an insulating layer up to the height of the highest external electrode.

The method according to claim 1,
Wherein in the step (C), a ceramic sheet having the same composition as that of the ceramic sheet composition is laminated to form an insulating layer.

The method according to claim 6,
Wherein the ceramic sheet is laminated one or more times to form an insulating layer up to the height of the highest external electrode.

The method according to claim 1,
Wherein the firing of the step (D) is performed at 1350 to 1600 캜.

delete