KR101804657B1 - 동조가능형 임피던스 정합 회로망을 갖는 유도 결합된 변압기 - Google Patents

동조가능형 임피던스 정합 회로망을 갖는 유도 결합된 변압기 Download PDF

Info

Publication number
KR101804657B1
KR101804657B1 KR1020160014589A KR20160014589A KR101804657B1 KR 101804657 B1 KR101804657 B1 KR 101804657B1 KR 1020160014589 A KR1020160014589 A KR 1020160014589A KR 20160014589 A KR20160014589 A KR 20160014589A KR 101804657 B1 KR101804657 B1 KR 101804657B1
Authority
KR
South Korea
Prior art keywords
power transistor
input
capacitor array
segmented
capacitor
Prior art date
Application number
KR1020160014589A
Other languages
English (en)
Other versions
KR20160098068A (ko
Inventor
빌 아가르
이제이 하시모토
마빈 마벨
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20160098068A publication Critical patent/KR20160098068A/ko
Application granted granted Critical
Publication of KR101804657B1 publication Critical patent/KR101804657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

패키징된 RF 전력 트랜지스터(packaged RF power transistor)는 RF 입력 리드(input lead)와, DC 게이트 바이어스 리드와, 게이트 단자, 소스 단자 및 드레인 단자를 포함하는 RF 전력 트랜지스터와, 입력 정합 회로망(input matching network)을 포함한다. 입력 정합 회로망은 RF 입력 리드에 전기적으로 연결된 1차 인덕터와, 게이트 단자와 DC 게이트 바이어스 리드에 전기적으로 연결된 2차 인덕터와, RF 입력 리드에 전기적으로 연결되고 게이트 단자와는 물리적으로 단절된 동조 캐패시터(tuning capacitor)를 포함한다. 입력 정합 회로망은 RF 입력 리드와 게이트 단자 사이에 DC 전압을 차단하고 RF 입력 리드로부터 게이트 단자로 정의된 주파수 범위에서 AC 전압을 전달하도록 구성된다. 동조 캐패시터는 RF 입력 리드에 인가된 DC 전압에서의 변동(variation)에 기반하여 입력 정합 회로망의 캐패시턴스를 조정하도록 구성된다.

Description

동조가능형 임피던스 정합 회로망을 갖는 유도 결합된 변압기{INDUCTIVELY COUPLED TRANSFORMER WITH TUNABLE IMPEDANCE MATCH NETWORK}
본 출원은 RF 전력 트랜지스터에 관한 것으로, 더 구체적으로는 RF 전력 트랜지스터를 위한 입력 정합(input matching)에 관한 것이다.
LDMOS(laterally diffused metal oxide semiconductor) 트랜지스터와 같은 고출력 RF 트랜지스터는 50Ω보다 훨씬 낮은 입력 및 출력 임피던스(하이 Q 임피던스(high Q impedance))를 갖지만, RF 회로는 50Ω에 정합되어야만 한다. 50Ω에 대한 임피던스 정합을 가능하게 하기 위해서, RF 트랜지스터는 패키징된 트랜지스터(packaged transistor)에 통합되는 트랜지스터의 입력 및 출력상에 정합 회로와 함께 설계된다. 정합 회로망은 패키징된 트랜지스터의 Q를 감소시키는 것을 도와주어 50Ω에 대한 정합이 쉬워지게 한다. 전형적으로 임피던스 개선은 오로지 좁은 주파수 범위(narrow frequency range)에서 달성될 수 있다. 또한, 정합 회로망은 트랜지스터와 증폭기의 주파수 응답을 성형(shape)하게 하여 원하는 동작 주파수에서 고 이득이 발생하도록 하고, 주파수 범위를 벗어난 이득은 억제시킨다.
고출력 RF 트랜지스터를 패키징하는 공지의 기술은 RF 트랜지스터의 입력을 정합하기 위해 저역 통과 L-C-L 회로망(low-pass L-C-L network)을 제공하는 것을 포함한다. 이러한 저역 통과 L-C-L 회로망은 특정한 주파수 범위에서 트랜지스터의 입력 임피던스를 더 낮은 Q에 대해 정합시킨다. 이러한 저역 통과 L-C-L 회로망은 개별 성분들과 전기 커넥터를 포함한다. 일반적으로, 저역 통과 L-C-L 회로망은 특정 주파수 범위에 대해 맞춰진 공칭 리액턴스 값(nominal reactance value)을 가정하여 설계된다. 공칭 리액턴스 값은 개별 성분들과 전기 커넥터의 공칭 성분 값(예를 들면, 캐패시턴스, 인덕턴스 및 저항)을 가정한다. 그러나 실제 성분 값은, 예를 들면, 공정 변동(process variation)으로 인해 공칭 성분 값과 편차가 있다. 사실, 캐패시턴스의 +/-5% 증가처럼 성분 값의 사소한 변동이라도 입력 임피던스 회로망의 성능에는 상당한 영향을 미칠 수 있다. 많은 응용에서, 이러한 편차는 그 부분이 사양에 존재하지 않고 폐기되어야만 할 정도로 중요하다. 또한, 이 편차는 장치의 효율과 전력 출력을 떨어뜨리는 결과를 초래할 수 있다. 이러한 문제점을 다루는 한가지 공지의 기술은 제조 동안 장치를 검사(test)한 다음 공칭 값으로부터의 편차를 보상하는 교정 조치(corrective measures)를 수행하는 것이다. 그러나 이 기술은 비용 추가와 복잡도 증가를 유발하고, 공칭 값으로부터 있을 수 있는 모든 편차를 보상하기에는 장비도 불충분하다.
일 실시예에 따르면, 패키징된 RF 전력 트랜지스터가 개시된다. 이 패키징된 RF 전력 트랜지스터는 RF 입력 리드(input lead)와, DC 게이트 바이어스 리드와, 게이트 단자, 소스 단자 및 드레인 단자를 갖는 RF 전력 트랜지스터와, 입력 정합 회로망을 포함한다. 입력 정합 회로망은 RF 입력 리드에 전기적으로 연결된 1차 인덕터와, 게이트 단자와 DC 게이트 바이어스 리드에 전기적으로 연결된 2차 인덕터와, RF 입력 리드에 전기적으로 연결되고 게이트 단자와는 물리적으로 단절(disconnected)된 동조 캐패시터(tuning capacitor)를 포함한다. 입력 정합 회로망은 RF 입력 리드와 게이트 단자 사이의 DC 전압을 차단하고 RF 입력 리드로부터 게이트 단자로 정의된 주파수 범위에서 AC 전압을 전달하도록 구성된다. 튜닝 캐패시턴스는 RF 입력 리드로 인가되는 DC 전압에서의 변동(variation)에 기반하여 입력 정합 회로망의 캐패시턴스를 조정하도록 구성된다.
다른 실시예에 따르면, 패키징된 RF 전력 트랜지스터가 개시된다. 이 패키징된 RF 전력 트랜지스터는 RF 입력 리드와, DC 게이트 바이어스 리드와, 게이트 단자, 소스 단자 및 드레인 단자를 갖는 RF 전력 트랜지스터와, 입력 정합 회로망을 포함한다. 입력 정합 회로망은 RF 입력 리드에 전기적으로 연결된 1차 인덕터와, 게이트 단자와 DC 게이트 바이어스 리드에 전기적으로 연결된 2차 인덕터와, RF 입력 리드에 전기적으로 연결되고 게이트 단자와는 물리적으로 단절된 동조 캐패시터를 포함한다. RF 전력 트랜지스터와 입력 정합 회로망의 공칭 성분 값들은 정의된 주파수 범위의 중심 주파수에서 최대 이득이 실현되도록 최적화된다. RF 전력 트랜지스터와 입력 정합 회로망의 실제 성분 값들은 백분율로 공칭 성분 값으로부터 이탈한다. 공칭 성분 값과 실제 성분 값 사이의 편차를 보상하기 위해 동조 캐패시터의 캐패시턴스 값이 RF 입력 리드에 인가되는 DC 전압에서의 변동에 기반하여 조정 가능하다.
또 다른 실시예에 따르면, RF 전력 트랜지스터를 패키징하는 방법이 개시된다. 이 방법은 패키징된 RF 전력 트랜지스터를 제공하는 단계를 포함하되, 상기 RF 전력 트랜지스터는 RF 입력 리드와, DC 게이트 바이어스 리드와, 게이트 단자, 소스 단자 및 드레인 단자를 포함하는 RF 전력 트랜지스터와, 입력 정합 회로망을 포함한다. 입력 정합 회로망은 RF 입력 리드와 게이트 단자 사이에 접속된 변압기와, 동조 캐패시터를 포함하는데, 이때 게이트 단자는 RF 입력 리드와 게이트 단자 사이의 DC 전압을 차단하고 정의된 주파수 범위에서 RF 입력 리드로부터 게이트 단자로 AC 전압을 전달하도록 구성되고, 동조 캐패시터는 RF 입력 리드에 전기적으로 연결되고 게이트 단자와는 물리적으로 단절된다. 이 방법은 RF 전력 트랜지스터와 입력 정합 회로망의 공칭 성분 값들과 이 RF 전력 트랜지스터와 입력 정합 회로망의 실제 성분 값들 사이의 편차에 대해 패키징된 RF 전력 트랜지스터를 검사하는 단계를 더 포함한다. 이 방법은 또한 RF 입력 리드를 통해 동조 캐패시터로 인가되는 DC 바이어스를 결정하는 단계도 포함하는데, 이 DC 전압은 공칭 성분 값과 실제 성분 값 사이의 편차를 보상하는 것이다.
도면의 요소들은 서로에 대해 반드시 일정 비율로 도시되지는 않는다. 동일한 참조 부호는 상응하는 유사 부분들을 표기한다. 다양한 예시된 실시예의 특징들은 이들이 서로 배타적이지 않는 한 조합될 수 있다. 도면에 도시된 실시예들은 다음의 상세한 설명에서 상세히 열거된다.
도 1은 일 실시예에 따른 패키징된 RF 전력 트랜지스터의 전기적인 개략도를 예시한다.
도 2는 일 실시예에 따른 패키징된 RF 전력 트랜지스터의 물리적인 구성을 예시한다.
도 3은 다른 실시예에 따른 패키징된 RF 전력 트랜지스터의 전기적인 개략도를 예시한다.
도 4는 또 다른 실시예에 따른 패키징된 RF 전력 트랜지스터의 전기적인 개략도를 예시한다.
도 5는 일 실시예에 따른 패키징된 RF 전력 트랜지스터의 물리적인 구성을 예시한다.
도 6은 일 실시예에 따른 패키징된 RF 전력 트랜지스터의 주파수 응답을 공칭 성분 값과 함께 예시한다.
도 7은 일 실시예에 따라서, 보상 이전과 이후의 패키징된 RF 전력 트랜지스터의 주파수 응답을 실제 성분 값과 함께 예시한다.
본원에 설명된 실시예에 따르면, RF 전력 트랜지스터(100)는 RF 전력 트랜지스터(100)의 게이트(106)와 RF 입력 리드 사이의 변압기(104)를 포함하는 입력 정합 회로망(102)과 함께 패키징된다. 변압기(104)는 1차 인덕터(108)와 2차 인덕터(110)를 포함하는데, 이들은 서로 유도성으로 결합되어 있지만 물리적으로는 단절되어 있다. 따라서 변압기(104)는 RF 입력 리드와 게이트 단자(106) 사이에서 DC 전아을 차단하고, RF 입력 리드로부터 게이트 단자(106)로 정의된 주파수 범위에서 AC 전압을 전달한다.
입력 정합 회로망(102)은 RF 입력 리드에 전기적으로 연결되고 게이트 단자(106)와는 물리적으로 단절되어 있는 동조 캐패시터(112)를 포함한다. 즉, 동조 캐패시터(112)는 변압기(104)의 1차측에 존재한다. 동조 캐패시터(112)의 캐패시턴스 값은 RF 입력 리드에 인가되는 DC 바이어스를 변화시킴으로써 조정될 수 있다. 결과적으로, 동조 캐패시터(112)는 입력 정합 회로망(102)의 캐패시턴스를 조정하는데 이용될 수 있고, 그에 따라 패키징된 장치(101)의 전기적 특성을 조정하는데 이용될 수 있다. 이러한 전기적 특성의 예로서, 순방향 전압 이득(S21), 입력 포트 전압 반사 계수(input port voltage reflection coefficient)(S11) 및 3차 상호변조(third order intermodulation: IM3)를 들 수 있다.
RF 전력 트랜지스터(100)와 동조 캐패시터(112)는 상이한 DC 범위에서 동작한다. 예를 들어, 전력 증폭에 적합한 RF 전력 트랜지스터(100)는 3V의 DC 전압에서 동작할 것이다. 이와 대조적으로, 동조 캐패시터(112)는 10~30V의 전압에서 동작될 것이다. 이러한 더 높은 DC 전압은 잠재적으로 RF 전력 트랜지스터에 손상을 줄 수 있다. 다행스럽게도, 동조 캐패시터(112)가 변압기(104)의 1차측에 존재하므로, 동조 캐패시터(112)와 RF 전력 트랜지스터(100)의 게이트(106) 사이에 직접적인 전기적 연결이 존재하지 않는다. 따라서, 동조 캐패시터(112)에 제공되는 DC 전압은 RF 전력 트랜지스터(100)의 게이트(106)로부터 절연된다. 한편, AC 신호는 RF 입력 리드로부터 입력 정합 회로망(102)을 통해 RF 전력 트랜지스터(100)의 게이트(106)로 전달될 수 있다.
도 1을 참조하면, 패키징된 장치(101)의 전기적 개략도가 도시된다. 패키징된 장치(101)는 두 개의 입력 단자를 갖는데, 즉, RF 입력 리드와 DC 게이트 바이어스 리드를 갖는다. RF 입력 리드는 입력 정합 회로망(102)에 의해 RF 전력 트랜지스터(100)의 게이트 단자(106)에 전기적으로 접속된다. DC 게이트 바이어스 리드는 입력 정합 회로망(102)에 의해 RF 전력 트랜지스터(100)의 게이트 단자(106)에 전기적으로 접속된다. 추가적으로, 패키징된 장치(101)는 RF 전력 트랜지스터(100)의 드레인 단자에 접속된 출력 단자를 포함한다. 일 실시예에 따르면, RF 전력 트랜지스터(100)의 소스 단자는 전기적으로 접지된다.
입력 정합 회로망(102)은 명목상 RF 전력 트랜지스터(100)에 대해 정의된 주파수 범위에서 임피던스 정합을 제공하도록 구성되는데, 이때의 정의된 주파수 범위는 장치의 이득이 최대화되는 위치에 중심 주파수를 포함한다. 일 실시예에 따르면, 입력 정합 회로망(102)은 RF 입력 리드에 전기적으로 연결된 1차 인덕터(108)와, 게이트 단자(106)와 DC 게이트 바이어스 리드에 전기적으로 연결된 2차 인덕터(110)를 포함한다. 1차 및 2차 인덕터(108, 110)는 변압기 구성에서 서로에 대해 유도성으로 접속된다. 즉, 1차 인덕터(108)와 2차 인덕터(110) 사이에 물리적 연결이 존재하지 않는다. 그러나 1차 및 2차 인덕터(108, 110)는 한쪽에서 발생된 자기장이 다른 쪽에 전류를 유도하도록 서로 밀접하게 근접하며, 그 반대의 상황 역시 가능하다. 변압기 구성을 갖는 입력 정합 회로망(102)의 더 상세한 설명은 Marbell에 대한 미국 특허 출원번호 제14/069,867호에 제공되며, 그 내용은 본원에서 전체적으로 참조되고 있다. 1차 및 2차 인덕터(108, 110)의 변압기 구성으로 인해, 변압기(104)는 RF 입력 리드로부터 게이트 단자(106)로 DC 전압과 특정의 낮은 주파수 AC 신호가 전달되는 것을 차단하고, 사전 정의된 주파수 범위 내의 고 주파수 AC 전압이 RF 입력 리드로부터 게이트 단자(106)로 전달되게 한다. 예를 들어, 변압기(104)는 100MHz보다 작은 주파수를 갖는 신호를 차단하는 반면, 1.9~2.1GHz 범위 내에 있는 AC 신호를 통과시킬 수도 있다.
입력 정합 회로망(102)은 RF 입력 리드에 전기적으로 연결된 동조 캐패시터(112)를 더 포함한다. 동조 캐패시터(112)는 동조 캐패시터(112)의 단자 중 하나에 인가되는 DC 신호에 기반하여 조정 가능한 캐패시턴스 값을 갖는 가변형 캐패시터(variable capacitor)(즉, "버렉터(varactor) 또는 "배리캡(varicap)")인데, 이때 동조 캐패시터의 다른 쪽 단자는 접지된다. 동조 캐패시터(112)와 RF 입력 리드 사이의 전기 연결은 본질적으로 유도성인 도전성 연결배선(conductive bond wire)에 의해 제공될 수 있다. 동조 캐패시터(112)는 1차 인덕터에 전기적으로 연결되고, RF 전력 트랜지스터(100)의 게이트 단자(106)와는 물리적으로 단절된다. 다시 말해서, 동조 캐패시터(112) 양단의 DC 전압이 게이트 단자(106)의 DC 전압과 항상 동일한 단일 노드를 제공하는 전기적 도전성 구조는 존재하지 않는다. 따라서, RF 입력 리드에 인가되며 동조 캐패시터(112)의 비 접지 단자(ungrounded terminal)에 제공되는 DC 전압이 게이트 단자(106)로부터 차단된다. 그러나 RF 입력 리드에 인가되며 동조 캐패시터(112)의 비 접지 단자에 제공되는 신호의 모든 AC 성분은 변압기(104)에서 유도성으로 결합하고 있는 1차 및 2차 인더터(108, 110)를 통해 게이트 단자(106)로 전달될 것이다.
동조 캐패시터(112)는 RF 입력 리드에 인가되는 DC 전압에서의 변동에 기반하여 입력 정합 회로망(102)의 캐패시턴스를 조정하도록 구성된다. 예를 들어, 동조 캐패시터(112)는 28V의 DC 바이어스에서 28pF(picofarads)의 캐패시턴스를, 15V의 DC 바이어스에서 34pF의 캐패시턴스를 가질 수 있다. 그 결과, 입력 정합 회로망(102)의 주파수 응답은 조정 가능하다.
입력 정합 회로망(102)은 제1 및 제2의 1차측 캐패시터(114, 116)를 포함한다. 1차측 캐패시터(114, 116)는 1차 인덕터(108)에 전기적으로 연결된다. 또한, 1차측 캐패시터(114, 116)는 2차 인덕터(110)와 RF 트랜지스터의 게이트 단자(106)와는 물리적으로 단절된다. 도 1의 실시예에서, 제1의 1차측 캐패시터(114)는 가변형 캐패시터로서 구성되어, 입력 정합 회로망(102)의 동조 캐패시터(112)를 제공한다. 입력 정합 회로망(102)은 추가적으로 제1 및 제2의 2차측 캐패시터(118, 120)를 포함한다. 2차측 캐패시터(118, 120)는 2차 인덕터(110)에 전기적으로 연결된다. 또한, 2차측 캐패시터(118, 120)는 1차 인덕터(108)와 RF 입력 리드와는 물리적으로 단절된다.
일 실시예에 따르면, 동조 캐패시터(112)는 0~40V의 DC 바이어스에서 동작하도록 구성된다. 이 동작 범위에서, 동조 캐패시터(112)는 캐패시터의 C-V 특성을 제공한다. 또한, RF 전력 트랜지스터(100)는 04V의 DC 바이어스에서 동작하도록 구성된다. 이 동작 범위에서, RF 전력 트랜지스터(100)는 트랜지스터의 I-V 특성을 제공한다. 이러한 동작 범위의 외부에서 이 장치들은 고장나기 쉽고, 필연적으로 트랜지스터 또는 캐패시터의 I-V 특성을 제공하지 않는다. 예를 들어, 10V의 게이트 전압에서 RF 전력 트랜지스터(100)는 다양한 높은 전기장 현상으로 인해 고장나기 쉬운데, 예컨대 애벌란치 항복(avalanche breakdown)과 절연 항복(dielectric breakdown)이 일어나기 쉽다. 유리하게도, 입력 정합 회로망(102)의 변압기 구성은 RF 전력 트랜지스터(100)를 손상시키는 전압(즉, 4~40V)이 RF 전력 트랜지스터(100)에 인가되지 않게 하면서 동조 캐패시터(112)로 하여금 0~40V의 전체 범위에서 동작되도록 한다.
도 2는 일 실시예에 따라 패키징된 장치(101)의 구조적 구성을 예시한다. 도 2a는 패키징된 장치(101)의 평면도를 도시하고, 도 2b는 패키징된 장치(101)의 대각방향 사시도를 도시하며, 도 2c는 패키징된 장치(101)에서 세그먼트화된 캐패시터 어레이(segmented capacitor array)(124)와 연결배선의 확대도를 도시한다.
패키징된 장치(101)의 패키지는 패키징된 장치(101)를 위한 접지 단자를 제공하는 전기 도전성 기판(122)을 포함한다. 패키지에 실장된 성분들의 각각은 기판(122)에 대한 전기 연결을 통해 접지될 수 있는 표면 단자(surface terminal)를 갖는다. 예를 들면, RF 전력 트랜지스터(100)는 장치의 소스 단자가 기판(122)으로의 연결에 의해 접지되는 이른바 소스-다운 방식 구성(surface-down configuration)이다.
도 2에 도시된 것처럼, 입력 정합 회로망(102)은 RF 입력 리드와 RF 전력 트랜지스터(100) 사이에 배열된 제1 및 제2 세그먼트화된 캐패시터 어레이(124, 126)를 포함한다. 일 실시예에 따르면, 제1 및 제2 세그먼트화된 캐패시터 어레이(124, 126)는 반도체 장치이다. 제1 및 제2 세그먼트화된 캐패시터 어레이(124, 126)는 세로로 긴 열(string)에서 서로의 옆에 배열된 복수의 이산적인 캐패시터를 포함한다. 즉, 제1 및 제2 세그먼트화된 캐패시터 어레이(124, 126)는 다수의 이산적인 캐패시터가 서로 연결됨으로써 원하는 캐패시턴스가 제공될 수 있도록 단위 셀 포맷으로 구성된다. 결과적으로, 제1 및 제2 세그먼트화된 캐패시터 어레이(124, 126)의 길이는 연결에 이용 가능한 이산적인 캐패시터의 개수를 결정하고, 그러므로 제1 및 제2 세그먼트화된 캐패시터 어레이(124, 126) 중 어느 하나로 형성되는 캐패시터의 최대 캐패시턴스를 결정한다.
패키징된 장치(101)의 입력 정합 회로망(102)은 제1 연결배선 집합(a first set of bond wires)(128) 및 제2 연결배선 집합(130)을 포함한다. 제1 및 제2 연결배선 집합(128, 130)은 병렬 구성으로 서로 인접하고 있는 복수의 개별 연결배선을 제공한다. 제1 연결배선 집합(128)은 RF 입력 리드와 제1 및 제2의 세그먼트화된 캐패시터 어레이(124, 126)에 전기적으로 연결된다. 그러나 제1 연결배선 집합(128)은 RF 전력 트랜지스터(100)의 게이트 단자(106)와는 물리적으로 단절된다. 제2 연결배선 집합(130)은 제1 및 제2의 세그먼트화된 캐패시터 어레이(124, 126)와 게이트 단자(106)에 전기적으로 연결된다. 그러나 제2 연결배선 집합(130)은 RF 입력 리드와는 물리적으로 단절된다.
입력 정합 회로망(102)의 변압기(104)는 제1 연결배선 집합(128)과 제2 연결배선 집합(130)이 서로 깍지끼듯 엇물린(interdigitated) 부분에 형성된다. 더 구체적으로, 1차 인덕터(108)는 제1의 세그먼트화된 캐패시터 어레이(124)와 제2의 세그먼트화된 캐패시터 어레이(126) 사이에 확장되어 있는 제1 연결배선 집합(128)에 의해 형성되고, 2차 인덕터(110)는 제1의 세그먼트화된 캐패시터 어레이(124)와 제2의 세그먼트화된 캐패시터 어레이(126) 사이에 확장되어 있는 제2 연결배선 집합(130)에 의해 형성된다. 변압기(104)의 결합 계수는 예를 들면 배선의 높이, 연결배선들 사이의 이격 거리, 연결 배선 부분의 길이 등처럼 연결배선 부분의 다양한 물리적 파라미터에 의해 결정된다.
도 2의 실시예에 따르면, 제1의 세그먼트화된 캐패시터 어레이(124)는 복수의 정적 캐패시터(static capacitor)와 교번하는 복수의 가변형 캐패시터를 포함한다. 제1 연결배선 집합(128)은 제1의 세그먼트화된 캐패시터 어레이(124) 내의 가변형 캐패시터에 전기적으로 연결되어, 도 1에 표시된 것처럼 제1의 1차측 캐패시터(114)를 형성한다. 따라서, 입력 정합 회로망(102)의 동조 캐패시터(112)는 제1의 세그먼트화된 캐패시터 어레이(124) 내의 가변형 캐패시터로부터 형성된다. 추가적으로, 제2 연결배선 집합(130)은 제1의 세그먼트화된 캐패시터 어레이(124) 내의 정적 캐패시터에 전기적으로 연결되어, 도 1에 표시된 것처럼 제1의 2차측 캐패시터(118)를 형성한다.
일 실시예에 따르면, 제2의 세그먼트화된 캐패시터 어레이(126)는 정적 캐패시터로부터 배타적으로 형성된다. 제1 연결배선 집합(128)은 제2의 세그먼트화된 캐패시터 어레이(126) 내의 정적 캐패시터에 전기적으로 연결되어, 도 1에 표시된 것처럼 제2의 1차측 캐패시터(116)를 형성한다. 추가적으로, 제2 연결배선 집합(130)은 제2의 세그먼트화된 캐패시터 어레이(126) 내의 정적 캐패시터에 전기적으로 연결되어, 도 1에 표시된 것처럼 제2의 2차측 캐패시터(120)를 형성한다.
도 3은 다른 실시예에 따른 패키징된 장치(101)의 전기적 개략도를 도시한다. 도 3의 회로는 도 1의 회로와 동일하게 구성되는데, 제2의 1차측 캐패시터(116)가 정적 캐패시터가 아닌 것만이 다르다. 대신에, 제2의 1차측 캐패시터(116)는 가변형 캐패시터로서 구성된다. 그러므로 입력 정합 네트워크(102)가 두 개의 동조 캐패시터(112)를 포함한다. 집합적으로 동조 캐패시터(112)는 DC 신호를 이용하여 입력 정합 회로망(102)의 리액턴스를 조정하는데 이용될 수 있고, 그러므로 이전에 언급된 방식으로 성분 변동에 대해 보상한다. 동조 캐패시터(112)는 양자 모두 변압기(104)의 1차측에 연결되고 제1 연결배선 집합(128)를 통해 RF 입력 리드에 곧장 연결되기 때문에, RF 입력 리드에 인가되는 DC 신호는 동조 캐패시터(112) 양자 모두에 전달된다. 그러므로 도 3의 회로는 RF 전력 트랜지스터(100)의 게이트 단자(106)에 유해한 DC 전압을 제공하지 않으면서 입력 정합 회로망(102)에 대해 광범위한 조정 가능한 캐패시턴스 값을 갖는다.
도 3의 패키징된 장치(101)는 도 2에 도시된 구조적 구성을 가질 수 있다. 두 개의 동조 캐패시터(112)는 복수의 정적 캐패시터와 교번하는 복수의 가변형 캐패시터와 함께 제1 및 제2의 세그먼트화된 캐패시터 어레이(124, 126)를 구성함으로써 제공될 수 있다. 즉, 제2의 세그먼트화된 캐패시터 어레이(126)는 도 2를 참조하여 설명한 제1의 세그먼트화된 캐패시터 어레이(124)와 동일하게 구성될 수 있다. 이 구성에서, 제1 연결배선 집합(128)은 제1 및 제2의 세그먼트화된 캐패시터 어레이(124, 126) 모두의 가변형 캐패시터에 전기적으로 연결된다. 제2 연결배선 집합(130)은 제1 및 제2의 세그먼트화된 캐패시터 어레이(124, 126) 모두의 정적 캐패시터에 전기적으로 연결된다.
도 4는 또 다른 실시예에 따른 패키징된 장치(101)의 전기적 개략도를 도시한다. 도 4의 실시예에서, 동조 캐패시터(112)는 제1 및 제2의 1차측 캐패시터(114, 116)로부터 떨어져 있다. 이 구성에서, 제1 및 제2의 1차측 캐패시터(114, 116)는 정적 캐패시터이다. 동조 캐패시터(112)는 RF 입력 리드에 전기적으로 연결되고 변압기의 1차측에 존재하여, RF 입력 리드에 인가되는 DC 전압이 동조 캐패시터(112)에 제공되지만 RF 전력 트랜지스터(100)의 게이트 단자(106)에는 제공되지 않는다.
도 5는 도 4에 개략적으로 표시한 패키징된 장치(101)의 구조적 구성을 도시한다. 도 5a는 패키징된 장치(101)의 평면도를 도시하고, 도 5b는 패키징된 장치(101)의 대각방향 사시도이다. 도 3의 구성과 대조적으로, 도 5의 패키징된 장치(101)는 제3 캐패시터 블록(132)을 포함한다. 제3 캐패시터 블록(132)은 RF 입력 리드와 제1의 세그먼트화된 캐패시터 어레이(124) 사이에 배열된다. 제1 연결배선 집합(128)은 제3 캐패시터 블록(132)과 함께 제1 및 제2의 세그먼트화된 캐패시터 어레이(124, 126)에 전기적으로 연결된다. 제3 캐패시터 블록(132)은 가변형 캐패시터로서 구성된다. 그러므로 동조 캐패시터(112)는 제3 캐패시터 블록(132)의 가변형 캐패시터로부터 형성된다. 또한, 이 구성에서, 제1 및 제2 세그먼트화된 캐패시터 어레이(124, 126)는 각각의 캐패시터로 형성되는데, 이때의 캐패시터는 정적 캐패시터이다.
동조 캐패시터(112)의 보상 효과가 이제 설명될 것이다. 본원에 설명된 패키징된 장치(101)는 공칭 성분 값에 따라 설계 및 제조된다. 공칭 성분 값은 제조 공정의 이상적인 목표인 이론적인 전기적 파라미터이다. 그에 반해서, 실제 성분 값은 제조 공정에 의해 실제 실현되는 전기적 파라미터이며, 공칭 성분 값과는 편차가 존재할 수도 있다. 그러므로 특별한 제조 공정의 공정 윈도우(process window)는 실제 성분 값(들)과 공칭 성분값(들) 사이에 편차가 존재할 가능성을 설명한다. 공칭 값으로부터 확률적으로 편차가 존재할 가능성이 있는 성분값의 예로서, 제한하려는 것은 아니지만, RF 전력 트랜지스터(100)의 입력 캐패시턴스, 입력 정합 회로망(102)의 정적 캐패시터의 캐패시턴스, 입력 정합 회로망(102)의 연결배선의 인덕턴스를 들 수 있다. 이러한 편차는 다양한 이유로 발생한다. 예를 들면, 제1 및 제2 연결배선 집합(128, 130)을 형성하는데 이용되는 공정 기법은 완벽하게 제어되기 어렵다. 따라서 연결배선(128, 130)의 높이에 편차가 존재하기 쉽다. 이러한 편차는 연결배선(128, 130)의 인덕턴스를 변하게 한다. 게다가, 제1 및 제2의 세그먼트화된 캐패시터 어레이(124, 126)와 RF 전력 트랜지스터(100)를 형성하는데 이용되는 반도체 공정도 변동되기 쉽다. 그 결과, 1차측 캐패시터(114, 116)와 2차측 캐패시터 및 RF 전력 트랜지스터(100)의 캐패시턴스는 변할 수 있다.
도 6을 참조하면, 패키징된 장치(101)의 예시적인 공칭 응답이 도시된다. 도 6의 그래프는 함께 RF 전력 트랜지스터(100)의 입력 임피던스를 50Ω 부하까지 변환시키는 입력 정합 회로망(102)과 PCB 정합 회로망을 가정한다. RF 전력 트랜지스터(100)와 입력 정합 회로망(102)의 공칭 성분 값들은 1.97~2.03GHz의 정의된 주파수 범위내에서 최대 이득이 중심 주파수 2.00GHz에서 실현되도록 최적화된다. 정의된 주파수 범위 외부에서는 패키징된 장치(101)의 이득 및 효율이 감소된다.
도 6a는 일 실시예에 따라서, RF 패키징된 전력 트랜지스터의 공칭 순방향 전압 이득(S21)과 공칭 입력 포트 전압 반사 계수(S11)를 도시한다. 도 6b는 RF 패키징된 전력 트랜지스터의 공칭 삽입 위상 변이(nominal insertion phase shift), 즉, 지연(delay)(S21)을 도시한다.
도 7을 참조하면, 이 도면은 도 7a와 도 7b를 포함하며, 보상 이전과 이후의 패키징된 장치(101)의 예시적인 실제 파라미터가 도시된다. RF 전력 트랜지스터(100)와 입력 정합 회로망(102)의 실제 성분 값들은 예를 들면 +/-1%, +/-5%, +/-10% 등처럼 다양한 백분율 중 임의의 백분율로 공칭 특성으로부터 편차가 존재한다. 도 7의 실시예에서, RF 전력 트랜지스터(100)의 실제 입력 캐패시턴스는 공칭 값보다 5% 더 높고, RF 전력 트랜지스터(100)의 게이트(106)를 변압기(104)에 연결하는 게이트 배선 부분(134)의 인덕턴스는 공칭 값보다 5% 더 높다. 실선(200, 202, 204)은 이러한 편차로 인한 패키징된 장치(101)의 전기적 파라미터에 대한 영향을 도시한다. 실선(206, 208, 210)은 동조 캐패시터(112)의 캐패시턴스가 RF 입력 리드에 인가되는 DC 전압에 의해 조정된 이후의 패키징된 장치(101)의 전기적 파라미터에 대한 영향을 도시한다.
도 7a를 참조하면, 실선(200)은 RF 패키징된 전력 트랜지스터의 실제 순방향 전압 이득(S21)을 도시하고, 실선(202)은 35pF의 캐패시턴스를 갖는 동조 캐패시터(112)를 포함하여 실제 공칭 입력 포트 전압 반사 계수(S11)를 도시한다. 도면에서 알 수 있듯이, 성분 값들에서의 편차로 인해 이들 파라미터는 왜곡되어(skewed), 중심 주파수 2.00GHz에 대해 완벽한 대칭이 아니다. 이러한 왜곡(skewing)은 특정한 응용에서는 수용 불가능할 수도 있고, 교정 조치가 존재하지 않으면 이 부분은 폐기되어야 한다. 그러나 이러한 왜곡은 동조 캐패시터(112)의 캐패시턴스에 대한 변동에 의해 효과적으로 제거된다. 실선(206)은 RF 패키징된 전력 트랜지스터의 실제 순방향 전압 이득(S21)을 도시하고, 실선(208)은 동조 캐패시터(112)가 32.7pF의 캐패시턴스로 하향 조정됨과 함께 실제 입력 포트 전압 반사 계수(S11)을 도시한다. 이러한 조정은 이전에 논의된 방식으로 RF 입력 리드를 적절히 바이어싱(biasing)함으로써 이루어질 수 있다. 이로부터 알 수 있듯이, 동조 캐패시터(112)의 캐패시턴스에 대한 조정은 공칭 파라미터 값과 실제 파라미터 값 사이의 편차를 완전히 보상한다. 따라서 패키징된 장치(101)의 전기적 특성이 도 6a에 도시된 공칭 순방향 전압 이득(S21)과 공칭 입력 포트 전압 반사 계수(S11)에 근접해지거나 또는 정확하게 일치해질 수 있다.
도 7b를 참조하면, 실선(204)은 35pF의 캐패시턴스를 갖는 동조 캐패시터(112)를 갖는 패키징된 장치(101)의 실제 삽입 위상 변이, 즉, 지연(S21)을 도시한다. 도면에서 알 수 있듯이, 성분 값에서의 편차는 패키징된 장치(101)와 관련한 공칭 값 및 실제 값 사이에 약 11도의 위상 변이를 초래한다. 이러한 변이는 특정한 응용에서 수용 불가능할 수도 있고, 교정 조치가 존재하지 않으면 이 부분은 폐기되어야 한다. 실선(210)은 동조 캐패시터(112)의 캐패시턴스가 본원에 설명된 방식으로(즉, RF 입력 리드에서 DC 전압을 조정함으로써) 32.7pF으로 조정된 이후에 패키징된 장치(101)의 실제 삽입 위상 변이, 즉, 지연(S21)을 도시한다. 도면에서 알 수 있듯이, 이러한 동조 캐패시터(112)의 캐패시턴스에 대한 조정은 공칭 파라미터 값과 실제 파라미터 값 사이의 편차를 완전하게 보상한다. 따라서, RF 입력 리드에서 DC 전압을 조정함으로써, RF 패키징된 전력 트랜지스터는 패키징된 장치(101)의 공칭 삽입 위상 변이, 즉, 지연(S21)에 근접하게 되거나 완전히 일치하게 된다.
도 6 및 도 7은 특정 주파수에 대해 최적화되는 패키징된 장치(101)의 일 실시예적인 구성을 나타내지만, 그 보상 원리는 다양한 성분 값들 중 임의의 것에 적용될 수 있다. 또한, 패키지가 본원에 설명된 방식으로 동조 캐패시터(112)를 분리하는 변압기를 포함한다면, 이 보상 원리는 상이한 패키징 구성에도 적용될 수 있다. 예를 들어, 패키징된 장치(101)는 Marbell에 대한 미국 특허 출원번호 제14/069,867호의 도 9를 참조하여 설명된 출력 정합 회로와 사실상 유사하거나 동일한 출력 정합 회로를 포함할 수도 있다.
패키징된 장치(101)를 제공하는 방법이 이제 설명될 것이다. 일 실시예에 따르면, 이 방법은 본원에 설명된 실시예들 중 임의의 하나에 따른 패키징된 장치(101)를 제공하는 단계를 포함한다. 이후에, 이 장치는 RF 전력 트랜지스터(100) 및 입력 정합 회로망(102)의 공칭 성분 값들과 RF 전력 트랜지스터(100) 및 입력 정합 회로망(102)의 실제 성분 값들 사이의 편차를 검출하도록 검사된다. 이러한 검사 공정은 성분들을 개별적으로 검사함으로써 수행될 수 있을 것이다. 예를 들어, 검사 공정은 RF 전력 트랜지스터(100)의 입력 캐패시턴스와, RF 전력 트랜지스터(100)의 출력 캐패시턴스와, 입력 정합 회로망(102)의 정적 캐패시터 중 적어도 하나의 캐패시턴스와, 입력 정합 회로망(102)의 연결배선 중 적어도 하나의 인덕턴스 중 적어도 하나를 측정하는 것을 포함할 수 있다. 선택적으로, 검사 공정은 패키징된 장치(101)의 입력/출력 단자에서 수행될 수도 있다. 예를 들어, 검사 공정은 패키징된 장치(101)의 삽입 위상 변이와, 패키징된 장치(101)의 실제 순방향 전압 이득과, 입력 포트 전압 반사 계수 중 적어도 하나를 측정하는 것을 포함할 수 있다.
검사 이후에, RF 입력 리드를 통해 동조 캐패시터(112)에 인가될 DC 바이어스(공칭 성분 값과 실제 성분 값 사이의 편차를 보상하는 DC 바이어스임)가 결정된다. 이 결정은 실험적으로(즉, DC 바이어스를 조정하고 패키징된 장치(101)에서 응답을 측정함으로써) 이루어질 수도 있고 이론적으로(즉, 동조 캐패시터의 적절한 캐패시턴스를 계산함으로써) 이루어질 수도 있다.
유리하게도, 본원에 개시된 방법은 패키징된 장치(101)가 증가된 수율과 낮아진 비용으로 생산되게 한다. 동조 캐패시터(112)가 예를 들면 세그먼트화된 캐패시터 어레이를 이용하여 장치의 일부로서 제조되므로, 공칭 값과 실제 값 사이의 편차를 보상하는데 요구되는 시간과 비용이 종래 기술과 비교해서 엄청나게 적게 든다. 공칭 성분 값과 실제 성분 값 사이의 편차를 보상하는 종래 기술의 예로서, 검사 이후에 연결배선 루프를 조정하기와, 단일 패키지에서 이용하기 위해 같은 웨이퍼의 인근 위치(이것은 서로 일치할 가능성이 더 큼)에서 성분들(즉, 트랜지스터 및 캐패시터)을 선택하기를 들 수 있다. 이 기술 모두는 완전하게 효과적이지 않으며, 비용이 추가되며, 공정을 지연시킨다. 유리하게도, 본원에 설명된 방법은 장치가 DC 전압을 이용해 간단하고 효과적으로 보상될 수 있기에 종래 기술을 적용할 필요성을 없앤다. 패키징된 장치(101)를 구동하는 회로는 RF 입력 리드에 인가되는 DC 전압이 프로그램 가능하고 조정 가능하도록 잘 알려진 기술에 따라 설계될 수 있다.
"전기적으로 연결된"이라는 용어는 전기적으로 연결된 요소들 사이의 영구적인 저-저항성 연결을 설명하는 것으로, 예를 들면 관련 요소들 사이의 직접적인 접촉이나 금속 및/또는 고도핑된 반도체를 통한 저 저항성 연결을 설명한다. "전기저으로 접속된"이라는 용어는 전기적으로 접속된 요소들, 예를 들면 변압기 및/또는 트랜지스터 사이에 신호를 전송하도록 되어 있는 하나 이상의 매개 요소가 제공될 수도 있음을 포함한다. 두 요소 사이의 전기적 연결은 기생 효과에도 불구하고 일정한 AC 및 DC 전압을 유지하는 노드를 형성한다. 이와 대조적으로, 두 요소가 서로에게 전기적으로 접속될 때에는, AC 또는 DC 전압이 전기적 결합(electrical coupling) 양단에서 가변할 수도 있다.
공간적으로 관련 있는 용어들, 예컨대 "하(under)", "아래(below)", "하부(lower)", "위(over)", "상부(upper)" 등의 용어들은 다른 요소에 대한 어떤 요소의 위치를 설명하기 위해 설명의 편의상 이용된다. 이런 용어들은 장치의 다른 방향을 포함할 뿐만 아니라 도면에 도시된 것이 아닌 다른 방향도 포함하도록 의도된다. 또한, "제1", "제2" 등과 같은 용어도 다양한 요소들, 영역들, 부분들 등을 설명하는데 이용되며, 제한적 의미로 이용하려는 의도는 아니다. 설명의 전반에 걸쳐서 같은 용어들은 같은 요소를 언급한다.
본원에서 이용되는 것처럼, "갖다(having)", "포함하다(containing, including, comprising)" 등의 용어는 개방형 용어들로서, 기술된 요소들이나 특징들의 존재를 나타내는 것이며, 추가의 요소들이나 특징들을 배제하는 것이 아니다. "일(a, an)", "이 또는 그(the)" 등은 그 내용이 달리 분명히 지시되지 않는 한 단일형과 복수형을 포함하는 것이다.
위에서 언급한 변화와 응용의 다양성을 염두에 두고서, 본 발명은 전술한 설명이나 첨부 도면에 의해 제한되지 않음을 이해해야 한다. 대신에 본 발명은 다음의 특허청구범위와 그것의 합법적인 등가내용에 의해서만 제한된다.

Claims (14)

  1. RF 입력 리드(input lead)와,
    DC 게이트 바이어스 리드(gate bias lead)와,
    게이트 단자, 소스 단자 및 드레인 단자를 포함하는 RF 전력 트랜지스터와,
    상기 RF 입력 리드에 전기적으로 연결된 1차 인덕터, 상기 게이트 단자와 상기 DC 게이트 바이어스 리드에 전기적으로 연결되는 2차 인덕터, 및 상기 RF 입력 리드에 전기적으로 연결되고 상기 게이트 단자와는 물리적으로 단절된 동조 캐패시터(tuning capacitor)를 포함하는 입력 정합 회로망(input matching network)을 포함하되,
    상기 입력 정합 회로망은,
    상기 RF 입력 리드와 상기 RF 전력 트랜지스터 사이에 배열된 제1의 세그먼트화된 캐패시터 어레이(segmented capacitor array) 및 제2의 세그먼트화된 캐패시터 어레이와,
    상기 RF 입력 리드, 상기 제1의 세그먼트화된 캐패시터 어레이 및 상기 제2의 세그먼트화된 캐패시터 어레이에 전기적으로 연결된 제1 연결배선 집합(a first set of bond wires)과,
    상기 게이트 단자, 상기 제1의 세그먼트화된 캐패시터 어레이 및 상기 제2의 세그먼트화된 캐패시터 어레이에 전기적으로 연결된 제2 연결배선 집합을 더 포함하고,
    상기 입력 정합 회로망은 상기 RF 입력 리드와 상기 게이트 단자 사이의 DC 전압을 차단하고 상기 RF 입력 리드로부터 상기 게이트 단자로 정의된 주파수 범위(defined frequency range)에서 AC 전압을 전달하도록 구성되고,
    상기 동조 캐패시터는 상기 RF 입력 리드에 인가되는 DC 전압에서의 변동(variation)에 기반하여 상기 입력 정합 회로망의 캐패시턴스를 조정하며,
    상기 1차 인덕터는 상기 제1 세그먼트화된 캐패시터 어레이와 상기 제2 세그먼트화된 캐패시터 어레이 사이에 확장되어 있는 상기 제1 연결배선 집합의 부분들에 의해 형성되고,
    상기 2차 인덕터는 상기 제1 세그먼트화된 캐패시터 어레이와 상기 제2 세그먼트화된 캐패시터 어레이 사이에 확장되어 있는 상기 제2 연결배선 집합의 부분들에 의해 형성되도록 구성되는
    패키징된 RF 전력 트랜지스터.
  2. 제1항에 있어서,
    상기 1차 인덕터 및 상기 2차 인덕터는 변압기 구성으로 서로 유도성으로 결합(inductively coupled)되고, 상기 변압기는 상기 DC 전압을 차단하고 상기 AC 전압을 전달하도록 구성되며, 상기 동조 캐패시터는 상기 1차 인덕터에 전기적으로 연결되는
    패키징된 RF 전력 트랜지스터.
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 세그먼트화된 캐패시터 어레이는 복수의 정적 캐패시터(static capacitor)와 교번하는 복수의 가변형 캐패시터(variable capacitor)를 포함하고, 상기 제1 연결배선 집합은 상기 제1의 세그먼트화된 캐패시터 어레이의 상기 가변형 캐패시터에 전기적으로 연결되며, 상기 제2 연결배선 집합은 상기 제1의 세그먼트화된 캐패시터 어레이의 상기 정적 캐패시터에 전기적으로 연결되고, 상기 동조 캐패시터는 상기 제1의 세그먼트화된 캐패시터 어레이의 상기 가변형 캐패시터로부터 형성되는
    패키징된 RF 전력 트랜지스터.
  5. 제4항에 있어서,
    상기 제2의 세그먼트화된 캐패시터 어레이는 복수의 정적 캐패시터와 교번하는 복수의 가변형 캐패시터를 포함하고, 상기 제1 연결배선 집합은 상기 제2의 세그먼트화된 캐패시터 어레이의 상기 가변형 캐패시터에 전기적으로 연결되며, 상기 제2 연결배선 집합은 상기 제2의 세그먼트화된 캐패시터 어레이의 상기 정적 캐패시터에 전기적으로 연결되고,
    상기 패키징된 RF 전력 트랜지스터는,
    상기 제1의 세그먼트화된 캐패시터 어레이 및 상기 제2의 세그먼트화된 캐패시터 어레이의 상기 가변형 캐패시터로부터 형성되는 제2 동조 캐패시터를 더 포함하는
    패키징된 RF 전력 트랜지스터.
  6. 제1항에 있어서,
    상기 입력 정합 회로망은, 상기 RF 입력 리드와 상기 RF 전력 트랜지스터 사이에 배열되고, 가변형 캐패시터를 포함한 제3 캐패시터 블록(capacitor block)을 더 포함하되,
    상기 제1 연결배선 집합은 상기 제3 캐패시터 블록에 전기적으로 연결되고, 상기 동조 캐패시터는 상기 제3 캐패시터 블록의 상기 가변형 캐패시터를 포함하는
    패키징된 RF 전력 트랜지스터.
  7. 제6항에 있어서,
    상기 제1의 세그먼트화된 캐패시터 어레이 및 상기 제2의 세그먼트화된 캐패시터 어레이의 캐패시터의 각각은 정적 캐패시터인
    패키징된 RF 전력 트랜지스터.
  8. 제1항에 있어서,
    상기 동조 캐패시터는 0~40V 사이의 DC 바이어스에서 동작하도록 구성되고, RF 전력 트랜지스터는 0~4V의 DC 바이어스에서 동작하도록 구성되는
    패키징된 RF 전력 트랜지스터.
  9. RF 입력 리드와,
    DC 게이트 바이어스 리드와,
    게이트 단자, 소스 단자 및 드레인 단자를 포함하는 RF 전력 트랜지스터와,
    상기 RF 입력 리드에 전기적으로 연결된 1차 인덕터, 상기 게이트 단자와 상기 DC 게이트 바이어스 리드에 전기적으로 연결되는 2차 인덕터, 및 상기 RF 입력 리드에 전기적으로 연결되고 상기 게이트 단자와는 물리적으로 단절된 동조 캐패시터를 포함하는 입력 정합 회로망을 포함하되,
    상기 입력 정합 회로망은,
    상기 RF 입력 리드와 상기 RF 전력 트랜지스터 사이에 배열된 제1의 세그먼트화된 캐패시터 어레이 및 제2의 세그먼트화된 캐패시터 어레이와,
    상기 RF 입력 리드, 상기 제1의 세그먼트화된 캐패시터 어레이 및 상기 제2의 세그먼트화된 캐패시터 어레이에 전기적으로 연결된 제1 연결배선 집합과,
    상기 게이트 단자, 상기 제1의 세그먼트화된 캐패시터 어레이 및 상기 제2의 세그먼트화된 캐패시터 어레이에 전기적으로 연결된 제2 연결배선 집합을 더 포함하고,
    상기 RF 전력 트랜지스터 및 상기 입력 정합 회로망의 공칭 성분 값(nominal component value)은 정의된 주파수 범위의 중심 주파수에서 최대 이득이 실현되도록 최적화되고,
    상기 RF 전력 트랜지스터 및 상기 입력 정합 회로망의 실제 성분 값(actual component value)은 상기 공칭 성분 값으로부터 백분율로 편차를 가지며,
    상기 동조 캐패시터의 캐패시턴스 값은 상기 공칭 성분 값과 상기 실제 성분 값 사이의 편차를 보상하도록 상기 RF 입력 리드에 인가되는 DC 전압에서의 변동에 기반하여 조정 가능하고,
    상기 1차 인덕터는 상기 제1 세그먼트화된 캐패시터 어레이와 상기 제2 세그먼트화된 캐패시터 어레이 사이에 확장되어 있는 상기 제1 연결배선 집합의 부분들에 의해 형성되고,
    상기 2차 인덕터는 상기 제1 세그먼트화된 캐패시터 어레이와 상기 제2 세그먼트화된 캐패시터 어레이 사이에 확장되어 있는 상기 제2 연결배선 집합의 부분들에 의해 형성되는
    패키징된 RF 전력 트랜지스터.
  10. 제9항에 있어서,
    상기 RF 전력 트랜지스터 및 상기 입력 정합 회로망의 상기 공칭 성분 값은 상기 RF 전력 트랜지스터의 입력 캐패시턴스, 상기 RF 전력 트랜지스터의 출력 캐패시턴스, 상기 입력 정합 회로망의 정적 캐패시터의 캐패시턴스 및 상기 입력 정합 회로망의 연결배선의 인덕턴스 중 적어도 하나를 포함하고,
    상기 실제 성분 값은 상기 공칭 성분 값으로부터 +/-5%만큼 편차를 갖는
    패키징된 RF 전력 트랜지스터.
  11. 제10항에 있어서,
    상기 RF 전력 트랜지스터의 상기 입력 캐패시턴스의 실제 성분 값은 상기 공칭 성분 값보다 5% 더 높고, 상기 입력 정합 회로망의 상기 연결배선 중 하나의 연결배선의 인덕턴스는 상기 공칭 성분 값보다 5% 더 높으며, 상기 공칭 성분 값으로부터의 상기 실제 성분 값의 편차는 상기 패키징된 RF 전력 트랜지스터의 삽입 위상(insertion phase)을 11%만큼 변이시키고, 상기 동조 캐패시터의 캐패시턴스 값은 상기 삽입 위상에서의 상기 변이를 완전히 보상하도록 조정 가능한
    패키징된 RF 전력 트랜지스터.
  12. RF 전력 트랜지스터를 패키징하는 방법으로서,
    RF 입력 리드와, DC 게이트 바이어스 리드와, 게이트 단자, 소스 단자 및 드레인 단자를 포함하는 RF 전력 트랜지스터와, 입력 정합 회로망을 포함하는 패키징된 RF 전력 트랜지스터를 제공하는 단계―상기 입력 정합 회로망은, 상기 RF 입력 리드와 상기 게이트 단자 사이에 접속되어 상기 RF 입력 리드와 상기 게이트 단자 사이의 DC 전압을 차단하고 상기 RF 입력 리드로부터 상기 게이트 단자로 사전정의된 주파수 범위에서 AC 전압을 전달하도록 구성된 변압기와; 상기 RF 입력 리드에 전기적으로 연결되고 상기 게이트 단자와는 물리적으로 단절된 동조 캐패시터와; 상기 RF 입력 리드와 상기 RF 전력 트랜지스터 사이에 배열된 제1의 세그먼트화된 캐패시터 어레이 및 제2의 세그먼트화된 캐패시터 어레이와; 상기 RF 입력 리드, 상기 제1의 세그먼트화된 캐패시터 어레이 및 상기 제2의 세그먼트화된 캐패시터 어레이에 전기적으로 연결된 제1 연결배선 집합과; 상기 게이트 단자, 상기 제1의 세그먼트화된 캐패시터 어레이 및 상기 제2의 세그먼트화된 캐패시터 어레이에 전기적으로 연결된 제2 연결배선 집합을 포함함―와,
    상기 RF 전력 트랜지스터 및 상기 입력 정합 회로망의 공칭 성분 값과 상기 RF 전력 트랜지스터 및 상기 입력 정합 회로망의 실제 성분 값 사이의 편차에 대해 상기 패키징된 RF 전력 트랜지스터를 검사하는 단계와,
    상기 RF 입력 리드를 통해 상기 동조 캐패시터로 인가될 DC 바이어스를 결정하는 단계―상기 DC 바이어스는 공칭 성분 값과 실제 성분 값 사이의 상기 편차를 보상하는 것임―를 포함하고,
    1차 인덕터는 상기 제1 세그먼트화된 캐패시터 어레이와 상기 제2 세그먼트화된 캐패시터 어레이 사이에 확장되어 있는 상기 제1 연결배선 집합의 부분들에 의해 형성되고,
    2차 인덕터는 상기 제1 세그먼트화된 캐패시터 어레이와 상기 제2 세그먼트화된 캐패시터 어레이 사이에 확장되어 있는 상기 제2 연결배선 집합의 부분들에 의해 형성되는
    RF 전력 트랜지스터 패키징 방법.
  13. 제12항에 있어서,
    상기 패키징된 RF 전력 트랜지스터를 검사하는 단계는,
    상기 RF 전력 트랜지스터의 입력 캐패시턴스, 상기 RF 전력 트랜지스터의 출력 캐패시턴스, 상기 입력 정합 회로망의 정적 캐패시터 중 적어도 하나의 정적 캐패시터의 캐패시턴스 및 상기 입력 정합 회로망의 연결배선 중 적어도 하나의 연결배선의 인덕턴스 중 적어도 하나를 측정하는 단계를 포함하는
    RF 전력 트랜지스터 패키징 방법.
  14. 제12항에 있어서,
    상기 패키징된 RF 전력 트랜지스터를 검사하는 단계는 상기 패키징된 RF 전력 트랜지스터의 삽입 위상을 측정하는 단계를 포함하고,
    상기 DC 바이어스를 결정하는 단계는 상기 삽입 위상을 공칭 삽입 위상에 더 근접하게 변이시킬 상기 동조 캐패시터의 캐패시턴스 값을 결정하는 단계를 포함하는
    RF 전력 트랜지스터 패키징 방법.
KR1020160014589A 2015-02-10 2016-02-05 동조가능형 임피던스 정합 회로망을 갖는 유도 결합된 변압기 KR101804657B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/618,305 US9589916B2 (en) 2015-02-10 2015-02-10 Inductively coupled transformer with tunable impedance match network
US14/618,305 2015-02-10

Publications (2)

Publication Number Publication Date
KR20160098068A KR20160098068A (ko) 2016-08-18
KR101804657B1 true KR101804657B1 (ko) 2018-01-10

Family

ID=56498321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014589A KR101804657B1 (ko) 2015-02-10 2016-02-05 동조가능형 임피던스 정합 회로망을 갖는 유도 결합된 변압기

Country Status (4)

Country Link
US (1) US9589916B2 (ko)
KR (1) KR101804657B1 (ko)
CN (1) CN105871343B (ko)
DE (1) DE102016201244B4 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3066683B1 (en) * 2013-11-07 2019-04-24 NXP USA, Inc. Bond wire arrangement with adjustable losses
US20160294490A1 (en) * 2015-04-01 2016-10-06 Mediatek Inc. Calibration method for wireless communication device and associated calibration apparatus
US10491172B2 (en) * 2016-08-09 2019-11-26 Qualcomm Incorporated Systems and methods providing a matching circuit that bypasses a parasitic impedance
US10382098B2 (en) * 2017-09-25 2019-08-13 Nxp B.V. Method and system for operating a communications device that communicates via inductive coupling
WO2020245696A1 (ja) * 2019-06-04 2020-12-10 株式会社半導体エネルギー研究所 整合回路、半導体装置、および、電子機器
CN110739135B (zh) * 2019-10-29 2021-02-02 电子科技大学 一种基于电感可调的变压器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180534A1 (en) * 2001-03-09 2002-12-05 Florian Bohn Switchless multi-resonant, multi-band power amplifier

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3424993A (en) * 1966-02-09 1969-01-28 Motorola Inc Transistor protection circuit
JPS5577214A (en) * 1978-12-06 1980-06-10 Fujitsu Ten Ltd Selective amplifier
JPS62256526A (ja) 1986-04-30 1987-11-09 Nippon Hoso Kyokai <Nhk> 静電誘導トランジスタの駆動回路
US5477188A (en) * 1994-07-14 1995-12-19 Eni Linear RF power amplifier
JPH08124685A (ja) 1994-10-26 1996-05-17 Matsushita Electric Works Ltd 電力増幅回路
US6046641A (en) * 1998-07-22 2000-04-04 Eni Technologies, Inc. Parallel HV MOSFET high power stable amplifier
US7202734B1 (en) * 1999-07-06 2007-04-10 Frederick Herbert Raab Electronically tuned power amplifier
US6396298B1 (en) * 2000-04-14 2002-05-28 The Aerospace Corporation Active feedback pulsed measurement method
US6586309B1 (en) * 2000-04-24 2003-07-01 Chartered Semiconductor Manufacturing Ltd. High performance RF inductors and transformers using bonding technique
US6724261B2 (en) 2000-12-13 2004-04-20 Aria Microwave Systems, Inc. Active radio frequency cavity amplifier
TW535353B (en) * 2002-06-20 2003-06-01 Faraday Tech Corp High frequency amplifier
AU2003247109A1 (en) 2002-08-19 2004-03-03 Koninklijke Philips Electronics N.V. High power doherty amplifier
CN100492885C (zh) * 2004-03-24 2009-05-27 三星电子株式会社 多频带低噪声放大器
WO2006097893A2 (en) 2005-03-18 2006-09-21 Nxp B.V. Method and system for output matching of rf transistors
US7869771B2 (en) * 2006-06-23 2011-01-11 Broadcom Corporation Multi-band transformer for wireless transmitter
US8344808B2 (en) * 2008-03-31 2013-01-01 Javelin Semiconductor, Inc. Non-linear capacitance compensation
US8229367B2 (en) * 2009-04-14 2012-07-24 Qualcomm, Incorporated Low noise amplifier with combined input matching, balun, and transmit/receive switch
EP2461335B1 (en) * 2010-12-03 2015-09-23 Nxp B.V. Bond wire transformer
WO2012088523A1 (en) * 2010-12-23 2012-06-28 Marvell Asia Pte, Ltd. Techniques to improve the stress issue in cascode power amplifier design
KR101751071B1 (ko) 2011-05-09 2017-06-26 삼성전기주식회사 전력 증폭기
DE102011088617A1 (de) 2011-12-14 2013-06-20 Forschungsverbund Berlin E.V. Elektrisch abstimmbares Impedanzanpassnetzwerk eines HF-Leistungstransistors
US9154356B2 (en) * 2012-05-25 2015-10-06 Qualcomm Incorporated Low noise amplifiers for carrier aggregation
US8723602B2 (en) * 2012-08-10 2014-05-13 Tensorcom, Inc. Method and apparatus for a class-E load tuned beamforming 60 GHz transmitter
US9035703B2 (en) * 2012-12-17 2015-05-19 Qualcomm Incorporated Tunable wide band driver amplifier
US8736379B1 (en) * 2013-02-08 2014-05-27 Infineon Technologies Ag Input match network for a power circuit
JP6093594B2 (ja) * 2013-02-27 2017-03-08 パナソニック株式会社 可変整合回路及び増幅器
US9337183B2 (en) * 2013-11-01 2016-05-10 Infineon Technologies Ag Transformer input matched transistor
JP2015165639A (ja) * 2014-03-03 2015-09-17 パナソニック株式会社 可変利得多段増幅器及び受信機
EP2991085B1 (en) * 2014-08-28 2020-08-26 Ampleon Netherlands B.V. Transformer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020180534A1 (en) * 2001-03-09 2002-12-05 Florian Bohn Switchless multi-resonant, multi-band power amplifier

Also Published As

Publication number Publication date
KR20160098068A (ko) 2016-08-18
CN105871343A (zh) 2016-08-17
US9589916B2 (en) 2017-03-07
DE102016201244B4 (de) 2023-06-07
DE102016201244A1 (de) 2016-08-11
US20160233849A1 (en) 2016-08-11
CN105871343B (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
KR101804657B1 (ko) 동조가능형 임피던스 정합 회로망을 갖는 유도 결합된 변압기
KR100841119B1 (ko) 반도체 전력 디바이스 및 광대역 고주파 (ｒｆ) 신호증폭기
CN108233881B (zh) 放大器电路和经封装的放大器电路
KR101880665B1 (ko) 집적 하이브리드 커플러를 갖는 ｒｆ 디바이스 패키지
US20080231373A1 (en) Output Circuit
US20070057731A1 (en) On-chip harmonic termination for RF power amplifier applications
US10601100B2 (en) Compact low loss signal coupler
US10886730B2 (en) Filter having an ESD protection device
CN107644852B (zh) 用于rf功率放大器封装件的集成无源器件
KR101660591B1 (ko) 변압기 입력 정합된 트랜지스터
CN107210228B (zh) 半导体装置
US9941227B2 (en) Impedance matching configuration
US10699995B2 (en) Isolator with symmetric multi-channel layout
US8421577B2 (en) Planar inductive unit and an electronic device comprising a planar inductive unit
US9712142B2 (en) High frequency semiconductor device
EP3066683B1 (en) Bond wire arrangement with adjustable losses
US9070565B2 (en) Power RF amplifiers
JP2010021961A (ja) 増幅器
KR101563212B1 (ko) 고출력 반도체 소자 패키지
CN114695342A (zh) 改进寄生电容的品质因数

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant