KR101660591B1 - 변압기 입력 정합된 트랜지스터 - Google Patents

변압기 입력 정합된 트랜지스터 Download PDF

Info

Publication number
KR101660591B1
KR101660591B1 KR1020140148941A KR20140148941A KR101660591B1 KR 101660591 B1 KR101660591 B1 KR 101660591B1 KR 1020140148941 A KR1020140148941 A KR 1020140148941A KR 20140148941 A KR20140148941 A KR 20140148941A KR 101660591 B1 KR101660591 B1 KR 101660591B1
Authority
KR
South Korea
Prior art keywords
bond wires
power transistor
capacitor
input
package
Prior art date
Application number
KR1020140148941A
Other languages
English (en)
Other versions
KR20150051161A (ko
Inventor
이제이 하시모토
마빈 마벨
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20150051161A publication Critical patent/KR20150051161A/ko
Application granted granted Critical
Publication of KR101660591B1 publication Critical patent/KR101660591B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

RF 전력 트랜지스터 패키지는 입력 도선, 출력 도선, 및 게이트, 드레인 및 RF 전력 트랜지스터가 동작하도록 구성된 RF 주파수 범위에 걸쳐 정의된 이득을 갖는 RF 전력 트랜지스터를 포함한다. RF 전력 트랜지스터 패키지는 RF 전력 트랜지스터의 게이트를 전기적으로 절연하고 입력 도선에 유도 결합하는 변압기를 더 포함한다. 변압기는 RF 전력 트랜지스터의 RF 주파수 범위 미만의 신호를 차단하고 RF 전력 트랜지스터의 RF 주파수 범위 내의 신호는 통과시키도록 구성된다. RF 전력 트랜지스터 패키지는 RF 전력 트랜지스터의 게이트에 DC 바이어스를 제공하기 위한 DC 공급 단자를 또한 포함한다.

Description

변압기 입력 정합된 트랜지스터{TRANSFORMER INPUT MATCHED TRANSISTOR}
본 출원은 RF 전력 트랜지스터에 관한 것으로서, 더 구체적으로는 RF 전력 트랜지스터용 입력 정합에 관한 것이다.
LDMOS(laterally diffused metal oxide semiconductor: 측방 확산 금속 산화물 반도체)와 같은 고전력 RF 트랜지스터는 50 오옴보다 상당히 낮은 입출력 임피던스(높은 Q 임피던스)를 갖지만, 또한 기능성 RF 회로는 50 오옴으로 정합해야 한다. 50 오옴으로의 임피던스 정합을 가능하게 하기 위해, RF 트랜지스터는 통상적으로 패키징된 트랜지스터에 일체화되는 트랜지스터의 입력 및 출력 상에서 정합 회로를 갖도록 설계된다. 정합 네트워크는 패키징된 트랜지스터의 Q를 감소시키는 것을 도와서, 50 오옴으로 정합하는 것을 더 쉽게 한다. 통상적으로, 임피던스의 개선은 단지 좁은 주파수 범위에서만 성취될 수 있다. 게다가, 정합 네트워크는 원하는 동작 주파수에서 높은 이득이 존재하고, 주파수 범위 외에서는 이득이 억제되도록, 트랜지스터와 증폭기의 주파수 응답을 성형하는 것을 돕는다. 통상적으로, 저주파수에서 이득은 적절하게 억제되지 않고, 저주파수에서의 높은 순전압 이득 범프가 존재하여, 증폭기에 대한 안정성 문제점, 내구성(ruggedness) 문제점 및 선형성 보정 문제점을 초래한다. 트랜지스터의 이득 응답과는 별개로, 저주파수에서 증폭기의 최대 가용 이득(Gmax)은 또한 적절하게 억제되지 않을 때 안정성, 내구성 및 보정 문제점을 초래할 수 있다. 이는 트랜지스터에 입력된 신호가 다수의 고주파수 톤(예를 들어, 2.0 GHz 및 2.1 GHz 톤)의 복소 변조(complex modulation)이고, 그 혼합이 저주파수 순전압 이득 범프에 의해 증폭되는 신호를 저주파수에서(예를 들어, 본 예에서 100 MHz) 생성하는 인 RF 트랜지스터 용례에서 특히 문제가 된다.
일 통상의 구현예에서, RF 트랜지스터는 입력 상에서 저역통과 L-C-L 네트워크와 정합된다. 이 네트워크는 특정 주파수 범위에 걸쳐 트랜지스터의 입력 임피던스를 낮은 Q에 정합한다. 그러나, 저역통과 네트워크는 트랜지스터의 주파수 응답을 억제하지 않고, 따라서 최대 가용 이득은 저주파수에서 높게 유지되어 안정성 문제점, 내구성 문제점 및 선형성 보정 문제점을 초래한다. 트랜지스터의 이득 응답은 또한 저주파수에서 높은 순전압 이득을 나타낸다.
다른 통상의 구현예에서, 트랜지스터 입력은 저역통과 L-C-L 네트워크와 정합되고, 출력은 L-R 네트워크를 통해 병렬로 접속된 저주파수 바이패스 캐패시터를 갖는 차단 캐패시터 상에서 종료하는 고역통과 션트 L 네트워크와 정합된다. 저주파수 바이패스 캐패시터는 소스와 부하가 50 오옴으로 정합되는 경우에 저주파수에서 순전압 이득 범프를 감소시킨다. 그러나, 이 구현예는 저주파수에서 최대 가용 이득을 억제하지 않고, 따라서 소스 및/또는 부하가 50 오옴으로부터 오정합할 때, 저주파수에서 고이득이 발생하고 이는 안정성, 내구성 및 선형성 보정 문제점을 초래한다.
RF 전력 트랜지스터 패키지의 실시예에 따르면, RF 전력 변압기 패키지는 입력 도선, 출력 도선, 및 게이트, 드레인 및 RF 전력 트랜지스터가 동작하도록 구성되는 RF 주파수 범위에 걸쳐 정의된 이득을 갖는 RF 전력 트랜지스터를 포함한다. RF 전력 트랜지스터 패키지는 RF 전력 트랜지스터의 게이트를 입력 도선에 대해 전기적으로 절연하고 입력 도선에 유도 결합하는 변압기를 더 포함한다. 변압기는 RF 전력 트랜지스터의 RF 주파수 범위 미만의 신호를 차단하고 RF 전력 트랜지스터의 RF 주파수 범위 내의 신호는 통과시키도록 구성된다. RF 전력 트랜지스터 패키지는 RF 전력 트랜지스터의 게이트에 DC 바이어스를 제공하기 위한 DC 공급 단자를 또한 포함한다.
RF 전력 트랜지스터 패키지의 다른 실시예에 따르면, RF 전력 트랜지스터 패키지는 입력 도선, 출력 도선, 및 입력, 출력, 입력 임피던스, 출력 임피던스, 및 RF 전력 트랜지스터가 동작하도록 구성되는 RF 주파수 범위에 걸쳐 정의된 이득을 갖는 RF 전력 트랜지스터를 포함한다. RF 전력 트랜지스터 패키지는 출력 정합 회로, 변압기 및 DC 공급 단자를 더 포함한다. 출력 정합 회로는 RF 전력 트랜지스터의 출력을 출력 도선에 전기적으로 결합하고 RF 전력 트랜지스터의 RF 주파수 범위에 걸쳐 출력 도선에서 보여지는 임피던스에 RF 전력 트랜지스터의 출력 임피던스를 정합하도록 구성된다. 출력 정합 회로는 RF 전력 트랜지스터의 RF 주파수 범위 미만의 주파수에서 RF 전력 트랜지스터의 이득 응답의 저주파수 순전압 이득 범프를 유발한다. 변압기는 RF 전력 트랜지스터를 입력 도선에 대해 전기 절연하고 입력 도선에 유도 결합하고 RF 전력 트랜지스터의 RF 주파수 범위 미만의 주파수를 갖는 신호를 차단하여 저주파수 신호가 저주파수 순전압 이득 범프에 의해 증폭되지 않게 하도록 구성된다. DC 공급 단자가 RF 전력 트랜지스터의 입력에 DC 바이어스를 제공한다.
당 기술 분야의 숙련자들은 이하의 상세한 설명의 숙독시에 그리고 첨부 도면의 고찰시에 부가의 특징 및 장점을 인식할 수 있을 것이다.
도면의 요소는 반드시 서로에 대해 실제 축적대로 도시되어 있는 것은 아니다. 유사한 도면 부호는 대응하는 유사한 부분을 나타낸다. 다양한 도시된 실시예의 특징은 이들의 서로 배제하지 않으면 조합될 수 있다. 실시예는 도면에 도시되어 있고 이어지는 설명에서 상세히 설명된다.
도 1은 트랜지스터의 입력에서 변압기를 갖는 패키징된 RF 전력 트랜지스터의 실시예의 개략도이다.
도 2 및 도 3은 와이어의 유도 결합 동작을 도시하는 도면이다.
도 4a 및 도 4b는 트랜지스터의 입력에서 본드 와이어로부터 형성된 변압기를 갖는 RF 트랜지스터 패키지의 실시예의 상이한 도면이다.
도 5는 본드 와이어 간격의 함수로서 도 4a 및 도 4b의 변압기의 상호 결합 계수를 도시하는 그래프이다.
도 6은 본드 와이어 간격의 함수로서 도 4a 및 도 4b의 변압기의 최소 삽입 손실을 도시하는 그래프이다.
도 7a 및 도 7b는 트랜지스터의 입력에서 본드 와이어로부터 형성된 변압기를 갖는 RF 전력 트랜지스터 패키지의 다른 실시예의 상이한 도면이다.
도 8a 및 도 8b는 트랜지스터의 입력에서 본드 와이어로부터 형성된 변압기를 갖는 RF 전력 트랜지스터 패키지의 또 다른 실시예의 상이한 도면이다.
도 9a 및 도 9b는 트랜지스터의 입력에서 본드 와이어로부터 형성된 변압기를 갖는 RF 전력 트랜지스터 패키지의 또 다른 실시예의 상이한 도면이다.
도 10은 입력에 변압기가 없는 것에 비교하여 트랜지스터의 입력에 변압기를 갖는 RF 전력 트랜지스터의 순전압 이득을 도시하는 그래프이다.
도 11은 입력에 변압기가 없는 것에 비교하여 트랜지스터의 입력에 변압기를 갖는 RF 전력 트랜지스터의 최대 가용 이득을 도시하는 그래프이다.
도 12는 트랜지스터의 입력에 본드 와이어로부터 형성된 변압기 및 트랜지스터의 게이트에 DC 바이어스를 제공하기 위한 DC 공급 단자를 갖는 RF 전력 트랜지스터 패키지의 실시예의 상하 평면도이다.
도 13은 트랜지스터의 입력에 본드 와이어로부터 형성된 변압기 및 트랜지스터의 게이트에 DC 바이어스를 제공하기 위한 DC 공급 단자를 갖는 RF 전력 트랜지스터 패키지의 다른 실시예의 상하 평면도이다.
도 14 내지 도 16은 RF 전력 트랜지스터 패키지의 입력 변압기의 본드 와이어와 함께 사용을 위한 분할형 입력 캐패시터의 상이한 실시예의 상하 평면도이다.
본 명세서에 설명된 실시예에 따르면, 변압기 원리가 입력 임피던스를 정합하고 저주파수 이득을 억제하는 고역통과 주파수 응답을 생성하기 위해 RF 전력 트랜지스터의 입력에서 사용된다. 변압기에서, 1차(P) 권선에서의 가변 AC 전류는 2차(S) 권선에서 가변 전압을 유도하는 가변 자기 플럭스를 생성한다. 저주파수 및 DC에서, 패키지의 입력 도선은 단지 고주파수에서 효과적으로 동작하는 변압기에 의해 RF 전력 트랜지스터의 입력(게이트)으로부터 절연되어, 따라서 변압기는 고역통과 네트워크를 형성한다. 이 구성은 저주파수에서 최대 가용 이득 및 순전압(S21) 이득 범프를 효과적으로 감소시키고 억제한다. 패키지의 입력 도선에서 임피던스는 RF 전력 트랜지스터의 입력 임피던스에 더 이상 의존하지 않고, 대신에 1차 권선의 전기적 특성에 의존한다.
저주파수에서 최대 가용 이득을 효과적으로 억제함으로써, 패키징된 RF 전력 트랜지스터는 소스 또는 부하 임피던스가 50 오옴으로부터 랜덤하게 이격하여 오정합될 때에도 저주파수에서 저이득을 나타낸다. 이는 높은 오정합(높은 VSWR-전압 정재파비(Votage Standing Wave Ratio)) 내구성 시험에서 트랜지스터의 내구성을 향상시킨다. 통상적으로 내구성 시험은 높은 VSWR(예를 들어, 10:1 VSR)에서 수행된다. 또한, 도허티 증폭기(Doherty amplifier)와 같은 몇몇 증폭기 아키텍처에서, 증폭기에 의해 보여지는 부하 임피던스는 50 오옴으로부터 상당히 변경될 수도 있다. 본 명세서에 설명된 변압기 실시예는 소스 및 부하 임피던스가 예를 들어 도허티 용례의 경우에 고도로 오정합될 때에도 증폭기의 내구성, 안정성 및 선형화 능력을 향상시킬 수 있다.
도 1은 게이트(G), 소스(S) 및 드레인(D)을 갖는 LDMOS 트랜지스터와 같은 패키징된 RF 전력 트랜지스터(PT)의 회로 개략도를 도시한다. 게이트는 RF 전력 트랜지스터의 입력이고, 드레인은 트랜지스터의 출력이다. RF 전력 트랜지스터는 RF 전력 트랜지스터가 동작하도록 구성되는 RF 주파수 범위에 걸쳐 최대 가용 이득 또는 S21 이득과 같은 정의된 이득 응답을 갖는다. 'S21 이득'은 전기 신호에 의한 정상 상태 자극에 응답하여 RF 전력 트랜지스터의 순전압 이득에 대응하는 산란 또는 S-파라미터이다. 2-포트 디바이스를 위한 다른 전형적인 산란 또는 S-파라미터는 S11(입력 포트 전압 반사 계수), S12(역전압 이득) 및 S22(출력 포트 전압 반사 계수)를 포함한다.
RF 전력 트랜지스터의 저주파수 컷오프(cutoff)는 RF 전력 트랜지스터가 동작하도록 구성되는 RF 주파수 범위의 하부 코너를 정의한다. 예를 들어, RF 전력 트랜지스터는 트랜지스터가 설계되는 용례의 유형에 따라, 1.5 GHz, 1.6 GHz, 2.0 GHz, 2.6 GHz, 3.5 GHz 등에서 저주파수 컷오프를 가질 수 있다. RF 전력 트랜지스터의 저주파수 컷오프는 용례에 따라 1.0 GHz로 또는 심지어 700 MHz로 확장될 수 있다.
각각의 경우에, 변압기(Tfmr)는 RF 전력 트랜지스터의 게이트를 패키지의 입력 도선(IN)에 대해 전기적으로 절연하고 패키지의 입력 도선(IN)에 유도 결합한다. 변압기는 RF 전력 트랜지스터의 RF 주파수 범위 미만의 신호를 차단하고, RF 전력 트랜지스터의 RF 주파수 범위 내의 신호를 통과시킨다. 이와 같이, 변압기는 RF 전력 트랜지스터의 입력에서 고역통과 네트워크를 형성한다. 변압기에 의해 형성된 고역통과 네트워크는 입력 임피던스를 정합하고 저주파수 이득을 억제하는 고역통과 주파수 응답을 생성하는데 사용될 수 있다. 입력 정합은 변압기가 고역통과 필터로서 작용하기 때문에 광대역 범위에 걸쳐 제공된다. 이 유도 결합 구성은 RF 전력 트랜지스터로의 신호 입력이 다수의 고주파수 톤(예를 들어, 2.0 GHz 및 2.1 GHz 톤)의 복소변조와 같고 그 혼합이 저주파수(예를 들어, 본 예에서 100 MHz)에서 신호를 생성하는 용례에 특히 유용하다. 변압기는 이들 저주파수 신호가 RF 전력 트랜지스터에 입력되는 것을 차단하여, 트랜지스터의 이득 응답에 존재할 수 있는 저주파수 순전압 이득 범프에 의한 원하지 않는 저주파수 신호의 증폭을 방지한다. 변압기의 동작은 다음에 더 상세히 설명된다.
단일의 와이어 또는 와이어의 그룹은 인덕턴스(L)를 갖는 전기 인덕터로서 작용하여, 단일 포트로부터 구동될 때, 도 2에 도시된 바와 같이 L을 통한 전압(v) 및 전류(I)가 이하의 식에 의해 관련되게 된다.
Figure 112014104468046-pat00001
이 동작은 2개의 물리의 원리에 기초하는데: 정상 전류는 정상 자기장을 생성하고(외스테드 법칙), 시간 가변 자기장은 가까운 도전체에 전압을 유도한다(페러데이 유도 법칙).
와이어들 중 하나의 세트 내의 시간 가변 자기장은 또한 충분히 밀접한 근접도에 있을 때 개별 와이어의 세트를 가로지르는 시간 가변 전압을 유도할 수 있다. 이는 도 3 및 이하의 식에 의해 설명된다.
Figure 112014104468046-pat00002
여기서, M은 L1과 L2 사이의 상호 인덕턴스이다. 상호 인덕턴스는 또한 이하와 같이 결합 계수(k)에 관련된다.
Figure 112014104468046-pat00003
결합 계수(K)는 0<K<1이고, K=1은 L1과 L2 사이의 완벽한 결합을 표현하고, K=0은 제로 결합을 표현한다. K의 부호는 또한 와이어 내의 전류 흐름의 방향에 따라 변화할 수 있다.
상호 인덕턴스는 폐루프(Ci)와 폐루프(Cj) 사이의 상호 인덕턴스(Lij)가 이하와 같이 정의되는 뉴만의 인덕턴스(Neumann's inductance)를 사용하여 계산될 수 있고,
Figure 112014104468046-pat00004
여기서, r은 윤곽 Ci 및 Cj 상의 점들 사이의 간격이다. 파라미터 r은 또한 2개의 평행 와이어 사이의 간격으로서 해석될 수 있고, 2개의 평행 와이어 사이의 상호 인덕턴스가 간격 거리(r)가 증가함에 따라 감소되는 식 (4)로부터 추론될 수 있다. 파라미터 μ0는 자유 공간의 투자율(또한 자기 상수라 칭함)이고, μ0 = 4π×10-7 H/m에 의해 제공된다. 더 높은 투자율(μ)을 갖는 재료에 포위된 와이어에 대해, 상호 인덕턴스는 높다.
식 (4)에 의해 제공된 상호 인덕턴스는 분석적으로 평가될 수 있고, 길이 l 및 간격 d를 갖는 2개의 평행 와이어의 간단한 경우에(여기서, l >> d), 상호 인덕턴스는 이하의 식에 의해 표현될 수 있다.
Figure 112014104468046-pat00005
몇몇 실시예에서, RF 전력 트랜지스터의 입력에서 변압기의 1차(P) 및 2차(S) 와이어는 본드 와이어에 의해 실현된다.
도 4a 및 도 4b는 RF 전력 트랜지스터 다이(100) 및 본드 와이어(104, 106)로부터 형성되는 트랜지스터 다이(100)의 입력(게이트)에서 변압기(102)를 포함하는 RF 트랜지스터 패키지의 일 실시예를 도시한다. 도 4a는 변압기 본드 와이어 장치의 부분의 분해도를 포함하는 패키지의 상하 평면도를 도시한다. 도 4b는 도 4a에 A-A'로 표기된 라인을 따른 패키지의 단면도를 도시한다.
패키지는 세라믹 재료와 같은 지지 부재(112)에 부착된 입력 도선(108) 및 출력 도선(110)을 갖는다. RF 전력 트랜지스터 다이(100)의 출력(예를 들어, 드레인)은 복수의 본드 와이어(114)에 의해 패키지의 출력 도선(110)에 전기적으로 접속된다. 변압기(102)는 RF 전력 트랜지스터 다이(100)의 입력(게이트)을 패키지의 입력 도선(108)에 대해 전기적으로 절연하고 패키지의 입력 도선(108)에 유도 결합하고, 저주파수 신호가 트랜지스터의 이득 응답에 존재할 수도 있는 저주파수 순전압 이득 범프에 의해 증폭되지 않도록 다이(100) 내에 포함된 RF 전력 트랜지스터의 RF 주파수 범위 미만의 주파수를 갖는 신호를 차단하도록 구성된다.
도 4에 도시된 실시예에 따르면, 변압기(102)는 패키지의 입력 도선(108)에 접속된 1차 본드 와이어(104)의 세트와, RF 전력 트랜지스터 다이(100)의 게이트에 접속된 2차 본드 와이어(106)의 세트를 포함한다. 1차 본드 와이어(104)의 세트는 2차 본드 와이어(106)의 세트로부터 전기적으로 분리되지만, 본드 와이어(104, 106)의 길이의 적어도 일부에 걸쳐 2차 본드 와이어(106)의 세트에 유도 결합된다. 변압기(102)를 형성하는 본드 와이어(104, 106)의 1차 및 2차 세트 사이의 상호 결합 계수(k)는 1차 및 2차 본드 와이어(104, 106) 중 인접한 것들 사이의 이격 거리(d)의 함수이다.
도 5는 상이한 본드 와이어 루프 높이에 대해 이격 거리(d)의 함수로서 상호 결합 계수(k)를 도시한다. 일 실시예에서, 1차 본드 와이어(104)의 높이는 10 mil 내지 60 mil의 범위이고, 2차 본드 와이어(106)의 높이는 또한 10 mil 내지 60 mil의 범위이고, 1차 및 2차 본드 와이어(104, 106) 중 인접한 것들은 2 내지 50 mil로 변하는 거리(d)만큼 이격된다. 다른 높이 및 간격 범위가 고려되고, 따라서 본 명세서에 설명된 실시예의 범주 내에 있다. 본드 와이어 높이 및 간격 치수를 적절하게 선택함으로써, 적어도 0.25, 적어도 0.5 또는 그 이상이 상호 결합 계수(k)가 식 (3)에 의해 제공된 바와 같이 성취될 수 있다.
도 6은 주파수 및 본드 와이어 간격의 함수로서 변압기 네트워크의 최소 삽입 손실(dB 단위)을 도시한다. 삽입 손실은 더 작은 본드 와이어 간격에 대해 감소되고, 저주파수 컷오프는 더 날카로운 롤오프(roll-off)를 갖고 더 낮은 주파수로 이동된다. 바람직하게는, 1차 및 2차 본드 와이어(104, 106)는 동일한 형상 및 간격을 갖지만, 변압기 와이어(104, 106)의 이러한 구성은 필요하지 않다.
또한, 도 4에 도시된 패키지 실시예에 따르면, 1차 본드 와이어(104)는 제 1 단부(116)에서 패키지의 입력 도선(108)에, 제 2 단부(120)에서 제 1 캐패시터(118)에 그리고 제 1 및 제 2 단부(116, 120) 사이에서 제 2 캐패시터(122)에 접속된다. 또한, 도 4의 실시예에 따르면, 2차 본드 와이어(106)는 제 1 단부(124)에서 RF 전력 트랜지스터 다이(100)의 게이트에, 제 2 단부(126)에서 제 2 캐패시터(122)에 그리고 제 1 및 제 2 단부(124, 126) 사이에서 제 1 캐패시터(118)에 접속된다. 임의의 표준 와이어 본딩 기술이 이들 접속부를 형성하는데 사용될 수 있다.
변압기(102)의 1차 본드 와이어(104)가 2차 본드 와이어(106)로부터 전기적으로 분리되어 유지되는 것을 보장하기 위해, 제 1 캐패시터(118)는 1차 및 2차 본드 와이어(104, 106) 중 인접한 것들 사이에 분할된다. 제 2 캐패시터(122)는 마찬가지로 1차 및 2차 본드 와이어(104, 106) 중 인접한 것들 사이에 분할되어, 제 2 캐패시터(122)에서 2차 본드 와이어(106)의 세트로부터 1차 본드 와이어(104)의 세트를 전기적으로 절연한다. 일 실시예에서, 캐패시터(118, 122)는 적절한 전기 절연을 보장하기 위해, 예를 들어 톱질되고, 레이저 절단되는 등에 의해 도 4a에 도시된 바와 같이 물리적 간격만큼 분할될 수 있다. 인접한 1차 및 2차 본드 와이어(104, 106)는 본 명세서에서 전술된 바와 같이 충분한 높은 상호 결합 계수를 보장하기 위해 서로 충분히 근접하게 이격된다(d). 또한 도 4의 실시예에 따르면, 변압기(102)는 2차(S) 본드 와이어(106)와 동일한 수의 1차(P) 본드 와이어(104)를 포함하여, 1:1의 권취비(turn ratio)(NP/NS)를 생성한다. 다른 권취비가 동일하지 않은 수의 1차 및 2차 본드 와이어(104, 106)를 가짐으로써 실현될 수 있다.
도 7a 및 도 7b는 RF 전력 트랜지스터 다이(100) 및 본드 와이어(104, 106)로부터 형성된 다이(100)의 입력에서 변압기(102)를 포함하는 RF 트랜지스터 패키지의 다른 실시예를 도시한다. 도 7a는 변압기 본드 와이어 장치의 부분의 분해도를 포함하는 패키지의 상하 평면도를 도시한다. 도 7b는 도 7a에 B-B'로 표기된 라인을 따른 패키지의 단면도를 도시한다. 도 7a 및 도 7b에 도시된 실시예는 도 4a 및 도 4b에 도시된 실시예에 유사하지만, 변압기(102)는 2차 본드 와이어(106)의 2배의 수의 1차 본드 와이어(104)를 포함하여, 2:1의 권취비(NP/NS)를 생성한다. 역으로, 변압기(102)는 1차 본드 와이어(104)의 2배의 수의 2차 본드 와이어(106)를 포함하여, 1:2의 권취비(turn ratio)(NP/NS)를 생성한다. 일반적으로, 변압기(102)는 RF 전력 트랜지스터의 RF 주파수 범위에 걸쳐 패키지의 입력 도선(108)에서 보여지는 임피던스에 RF 전력 트랜지스터의 입력 임피던스를 정합하기 위해, 1차 및 2차 본드 와이어(104, 106)의 수의 적절한 선택에 의해 임의의 원하는 권취비(예를 들어, 1:1, 2:1, 4:1, 1:2, 1:4 등)를 가질 수 있다.
도 8a 및 도 8b는 RF 전력 트랜지스터 다이(100) 및 본드 와이어(104, 106)로부터 형성되는 다이(100)의 입력에서 변압기(102)를 포함하는 RF 트랜지스터 패키지의 또 다른 실시예를 도시한다. 도 8a는 변압기 본드 와이어 장치의 분해도를 포함하는 패키지의 상하 평면도를 도시한다. 도 8b는 도 8a에 C-C'로 표기된 라인을 따른 패키지의 단면도를 도시한다. 도 8a 및 도 8b에 도시된 실시예는 도 4a 및 도 4b에 도시된 실시예에 유사하지만, 1차 본드 와이어(104)의 세트가 제 1 단부(116)에서 패키지의 입력 도선(108)에, 제 2 단부(120)에서 제 1 캐패시터(200)에 그리고 제 1 및 제 2 단부(116, 120) 사이에서 제 2 캐패시터(202)에 접속된다. 또한, 2차 본드 와이어(106)의 세트는 제 1 단부(124)에서 RF 전력 트랜지스터의 게이트에, 제 2 단부(126)에서 제 3 캐패시터(204)에 그리고 제 1 및 제 2 단부(124, 126) 사이에서 제 4 캐패시터(206)에 접속된다. 이와 같이, 도 4a 및 도 4b에 도시된 2개의 입력 캐패시터(118, 122)의 모두는 도 8의 2개의 물리적으로 분리된 캐패시터(200, 202, 204, 206)로 각각 분할된다. 이와 같이, 1차 및 2차 본드 와이어(104, 106)는 동일한 캐패시터에 접촉하지 않고, 따라서 개별 캐패시터(200, 202, 204, 206)는 도 4a 및 도 4b에 도시된 바와 같이 인접한 1차/2차 본드 와이어 접속부들 사이에 분할될 필요는 없다. 대신에, 각각의 입력 캐패시터(200, 202, 204, 206)는 단일의 연속적인 캐패시터일 수 있다.
도 9a 및 도 9b는 RF 전력 트랜지스터 다이(100) 및 본드 와이어(104, 106)로부터 형성되는 다이(100)의 입력에서 변압기(102)를 포함하는 RF 트랜지스터 패키지의 또 다른 실시예를 도시한다. 도 9a는 변압기 본드 와이어 장치의 부분의 분해도를 포함하는 패키지의 상하 평면도를 도시한다. 도 9b는 도 9a에 D-D'로 표기된 라인을 따른 패키지의 단면도를 도시한다. 도 9a 및 도 9b에 도시된 실시예는 도 4a 및 도 4b에 도시된 실시예와 유사하지만, 패키지는 출력 본드 와이어(114) 및 패키지의 출력 도선(110)에 RF 전력 트랜지스터의 드레인을 전기적으로 결합하는 출력 캐패시터(300)를 포함하는 출력 정합 회로를 포함한다. 또한, 1차 본드 와이어(104)는 측방향으로 이격되는 대신에 도 9a 및 도 9b에 도시된 바와 같이 서로 적층될 수 있다.
어느 경우에도, 출력 정합 회로는 RF 전력 트랜지스터의 RF 주파수 범위에 걸쳐 패키지의 출력 도선(110)에서 보여지는 임피던스에 RF 전력 트랜지스터의 출력 임피던스를 정합하도록 구성된다. 출력 정합 회로는 도 10에 도시된 바와 같이, RF 전력 트랜지스터의 RF 주파수 범위 미만의 주파수에서 RF 전력 트랜지스터의 이득 응답의 저주파수 순전압 이득 범프를 유발할 수 있다.
도 10은 주파수의 함수로서, RF 전력 트랜지스터의 입력에서 변압기(102)를 갖는(곡선 M) 및 갖지 않는(N) S21 이득을 플롯팅한다. 양 경우에, 출력 정합 회로는 RF 전력 트랜지스터의 출력에 존재하지만, RF 전력 트랜지스터의 입력 및 출력의 모두에서 이상적이 50 오옴 임피던스 정합을 갖지 않는다. S21 이득은 출력 정합 회로에 의해 발생된 RF 전력 트랜지스터의 이득 응답의 저주파수 순전압 이득 범프에 기인하여, 입력 변압기(102) 없이 1 GHz 미만의 저주파수에서 증가한다. 고역통과 필터와 같이 작용하는 입력 변압기(102)에 의해, 1 GHz 미만의 저주파수 신호가 차단되고, 따라서 RF 전력 트랜지스터의 이득 응답의 저주파수 순전압 이득 범프에 의해 증폭되지 않는다. RF 전력 트랜지스터의 입력에서 변압기(102)에 의한 S21 이득은 50 오옴 임피던스 정합이 RF 전력 트랜지스터의 입력 및 출력에 제공되는지 여부에 무관하게 저주파수에서 비교적 불변이다.
도 11은 주파수의 함수로서, RF 전력 트랜지스터의 입력에서 변압기(102)를 갖는(곡선 M) 및 갖지 않는(곡선 N) RF 전력 트랜지스터의 최대 가용 이득에 대한 유사한 플롯을 도시한다. S21 이득에서와 같이, 1 GHz 미만의 저주파수 신호는 입력 변압기(102)가 회로 내에 포함될 때 최대 가용 이득을 상당히 감쇠한다. 또한 S21 이득과 같이, 최대 가용 이득은 50 오옴 임피던스 정합이 RF 전력 트랜지스터의 입력 및 출력에 제공되는지 여부에 무관하게 저주파수에서 비교적 불변이다. 이와 같이, 본 명세서에 설명된 입력 변압기 실시예는 예를 들어 도허티 용례의 경우에 소스 및 부하 임피던스가 고도로 오정합될 때에도 RF 전력 트랜지스터의 내구성, 안정성 및 선형화 능력을 향상시킨다.
도 12는 RF 전력 트랜지스터 다이(100)와, 본드 와이어(104, 106)로부터 형성되는 다이(100)의 입력에서의 변압기(102)를 포함하는 RF 트랜지스터 패키지의 다른 실시예의 상하 평면도를 도시한다. 도 12에 도시된 실시예는 도 4a 및 도 4b에 도시된 실시예에 유사하지만, 패키지는 RF 전력 트랜지스터의 게이트에 DC 바이어스를 제공하기 위한 DC 공급 단자(400)를 또한 포함한다. 변압기(102)는 DC가 그를 통해 통과하는 것을 허용하지 않기 때문에, DC 바이어스는 DC 공급 단자(400)를 통해 RF 전력 트랜지스터의 게이트에 인가될 수 있다. DC 바이어스는 패키지의 출력 도선(110)을 통해 RF 전력 트랜지스터의 드레인(출력) 또는 패키지의 출력측에서 유사한 DC 공급 단자(도시 생략)에 제공될 수 있다. 도 12의 실시예에 따르면, DC 공급 단자(400)는 패키지의 입력 도선(108)의 측면을 따라 연장하는 측방향 세그먼트(402, 404)를 포함한다. 본드 와이어(406)는 RF 전력 트랜지스터의 게이트에 DC 공급 단자(400)의 각각의 세그먼트(402, 404)를 접속한다.
도 13은 RF 전력 트랜지스터 다이(100) 및 본드 와이어(104, 106)로부터 형성되는 다이(100)의 입력에서의 변압기(102)를 포함하는 RF 트랜지스터 패키지의 다른 실시예의 상하 평면도를 도시한다. 도 13에 도시된 실시예는 도 12에 도시된 실시예에 유사하지만, DC 공급 단자(400)는 패키지의 입력 도선(108)과, 변압기(102)의 2차 본드 와이어(106)가 접속되는 캐패시터(122) 중 하나 사이에 측방향 세그먼트(402, 404)를 접속하는 부가의 세그먼트(408)를 더 포함한다. 본 실시예에 따르면, 변압기(102)의 2차 본드 와이어(106)는 RF 전력 트랜지스터의 게이트 입력에 DC 바이어스를 제공한다.
본 명세서에 전술된 실시예에 따르면, 입력 정합은 서로에 대해 평행하게 연장하고 서로로부터 절연되어, 임피던스 정합 변압기를 형성하는 2개의 게이트 와이어의 세트(1차 및 2차)로부터 제공된다. 서로에 대한 2개의 와이어의 세트의 밀접한 근접도에 기인하여, 공기 또는 다른 유전체(예를 들어, 플라스틱 성형 화합물과 같은)와 같은 주위 재료를 통한 효과적인 유도 결합이 존재한다. 게이트 와이어의 1차 세트 내의 RF 에너지는 주위 재료에 가변 자기 플럭스를 생성하고, 이어서 RF 전력 트랜지스터에 접속된 게이트 와이어의 2차 세트 내에 RF 에너지를 유도한다. 이 방식으로, RF 에너지는 변압기를 통해 트랜지스터에 전달되지만, 저주파수(기저대역 및 DC)에서 RF 에너지는 억제되고 전달되지 않는다. 1차 및 2차 게이트 와이어는 접지로의 DC 누설을 방지하기 위한 DC 차단 캐패시터로서 또한 작용하는 RF 캐패시터 상에서 종료될 수도 있다. RF 캐패시터는 몇몇 경우에 패키지 구성에 따라 다수의 부분으로 분할될 수 있어, 1차 및 2차 게이트 와이어가 서로로부터 절연되게 된다. RF 전력 트랜지스터의 입력(게이트)으로의 DC 전압은 DC 공급 단자에 의해 2차 게이트 와이어 또는 트랜지스터 게이트 패드에 직접 공급될 수 있다.
도 14 및 도 15는 RF 전력 트랜지스터의 입력 도선 및 게이트에 변압기를 접속하기 위한 입력 캐패시터의 상이한 실시예를 도시한다.
도 14에 도시된 실시예에 따르면, 각각의 입력 캐패시터(500)는 유전체(504)에 의해 저부측(도시 생략)으로부터 분리된 상부측(502) 및 입력 변압기의 1차(P) 및 2차(S) 본드 와이어를 위한 상부측(502)에 있는 단자(506)를 갖는다. 1차 본드 와이어에 접속된 단자(506)는 변압기의 1차 및 2차측의 전기적 절연을 보장하기 위해 2차 본드 와이어에 접속된 단자(506)로부터 분리된다.
도 15에 도시된 실시예에 따르면, 각각의 입력 캐패시터(500)는 1차 측과 2차 측 사이의 전기적 절연을 유지하기 위해 모든 2차 본드 와이어로부터 개별적으로 변압기의 모든 1차 본드 와이어를 함께 접속하도록 패터닝된 하나 이상의 내부 금속화층(508, 510)을 갖는다.
도 16에 도시된 실시예는 도 15에 도시된 실시예에 유사하지만, 게이트 바이어스 패드(512)가 캐패시터(500)의 대향 단부에 제공되고 각각의 저저항(예를 들어, 10 오옴) 접속부(514)에 의해 인접한 1차(P)/2차(S) 단자(506)에 각각 접속된다.
"아래", "밑에", "하부", "위", "상부" 등과 같은 공간적 상대 용어가 제 2 요소에 대한 하나의 요소의 위치설정을 설명하기 위해 가능한 설명을 위해 사용된다. 이들 용어는 도면에 도시된 것들과는 상이한 배향에 추가하여 디바이스의 상이한 배향을 포함하도록 의도된다. 또한, "제 1", "제 2" 등과 같은 용어가 또한 다양한 요소, 영역, 섹션 등을 설명하는데 사용되고, 또한 한정이 되도록 의도되는 것은 아니다. 유사한 용어가 상세한 설명 전체에 걸쳐 유사한 요소를 나타낸다.
본 명세서에 사용될 때, 용어 "갖는", "함유하는", "구비하는", "포함하는" 등은 언급된 요소들 또는 특징들의 존재를 지시하지만 부가의 요소들 또는 특징들을 배제하지 않는 개방형 용어이다. 단수 표현은 문맥상 명백히 달리 지시하지 않으면, 복수 뿐만 아니라 단수를 포함하도록 의도된다.
상기 변형예 및 용례의 범위를 고려하여, 본 발명은 상기 설명에 의해 한정되는 것은 아니고, 또한 첨부 도면에 의해 한정되는 것도 아니라는 것이 이해되어야 한다. 대신에, 본 발명은 단지 이하의 청구범위 및 이들의 법적 등가물에 의해서만 한정된다.
100: 트랜지스터 다이 102: 변압기
104, 106: 본드 와이어 108: 입력 도선
110: 출력 도선 112: 지지 부재
114: 본드 와이어 116: 제 1 단부
118: 제 1 캐패시터 122: 제 2 캐패시터

Claims (22)

  1. RF 전력 트랜지스터 패키지에 있어서,
    입력 도선(lead)과,
    출력 도선과,
    게이트, 드레인 및 상기 RF 전력 트랜지스터가 동작하도록 구성되는 RF 주파수 범위에 걸쳐 정의된 이득 응답을 갖는 RF 전력 트랜지스터와,
    상기 RF 전력 트랜지스터의 게이트를 상기 입력 도선에 대해 전기적으로 절연하고 상기 입력 도선에 유도 결합하는 변압기 - 상기 변압기는 상기 RF 전력 트랜지스터의 RF 주파수 범위 미만의 신호를 차단하고 상기 RF 전력 트랜지스터의 RF 주파수 범위 내의 신호를 통과시키도록 구성됨 - 와,
    상기 RF 전력 트랜지스터의 게이트에 DC 바이어스를 제공하기 위한 DC 공급 단자를 포함하는
    RF 전력 트랜지스터 패키지.
  2. 제 1 항에 있어서,
    상기 변압기는
    상기 입력 도선에 접속된 제 1 세트의 본드 와이어와,
    상기 RF 전력 트랜지스터의 게이트에 접속된 제 2 세트의 본드 와이어를 포함하고,
    상기 제 1 세트의 본드 와이어는 상기 제 2 세트의 본드 와이어로부터 전기적으로 분리되고,
    상기 제 1 세트의 본드 와이어는 상기 제 1 세트의 본드 와이어 또는 상기 제 2 세트의 본드 와이어의 길이의 적어도 일부에 걸쳐 상기 제 2 세트의 본드 와이어에 유도 결합되는
    RF 전력 트랜지스터 패키지.
  3. 제 2 항에 있어서,
    상기 제 1 세트의 본드 와이어와 상기 제 2 세트의 본드 와이어 사이의 상호 결합 계수는 적어도 0.25인
    RF 전력 트랜지스터 패키지.
  4. 제 2 항에 있어서,
    상기 제 1 세트의 본드 와이어는 제 2 세트의 본드 와이어의 적어도 2배의 수의 본드 와이어를 포함하는
    RF 전력 트랜지스터 패키지.
  5. 제 2 항에 있어서,
    상기 제 2 세트의 본드 와이어는 상기 제 1 세트의 본드 와이어의 적어도 2배의 수의 본드 와이어를 포함하는
    RF 전력 트랜지스터 패키지.
  6. 제 2 항에 있어서,
    상기 제 1 세트의 본드 와이어 내의 본드 와이어는 상기 제 2 세트의 본드 와이어 내에 포함된 본드 와이어와 동일한 형상 및 간격을 갖는
    RF 전력 트랜지스터 패키지.
  7. 제 2 항에 있어서,
    상기 제 1 세트의 본드 와이어의 높이는 10 mil 내지 60 mil의 범위이고,
    상기 제 2 세트의 본드 와이어의 높이는 10 mil 내지 60 mil의 범위이고,
    상기 제 1 세트 및 상기 제 2 세트의 본드 와이어의 인접한 본드 와이어들은 6 mil 내지 20 mil만큼 이격되는
    RF 전력 트랜지스터 패키지.
  8. 제 2 항에 있어서,
    상기 제 1 세트의 본드 와이어는 제 1 단부에서 상기 입력 도선에, 제 2 단부에서 제 1 캐패시터에 그리고 제 1 단부와 제 2 단부 사이에서 제 2 캐패시터에 접속되고,
    상기 제 2 세트의 본드 와이어는 제 1 단부에서 상기 RF 전력 트랜지스터의 게이트에, 제 2 단부에서 상기 제 2 캐패시터에 그리고 제 1 단부와 제 2 단부 사이에서 상기 제 1 캐패시터에 접속되고,
    상기 제 1 캐패시터는 서로 인접한 상기 제 1 세트 및 제 2 세트의 본드 와이어로부터의 본드 와이어들 사이에서 분할되어, 상기 제 1 캐패시터에서 상기 제 2 세트의 본드 와이어로부터 상기 제 1 세트의 본드 와이어를 전기적으로 절연하고,
    상기 제 2 캐패시터는 서로 인접한 상기 제 1 세트 및 제 2 세트의 본드 와이어로부터의 본드 와이어들 사이에서 분할되어, 상기 제 2 캐패시터에서 상기 제 2 세트의 본드 와이어로부터 상기 제 1 세트의 본드 와이어를 전기적으로 절연하는
    RF 전력 트랜지스터 패키지.
  9. 제 8 항에 있어서,
    상기 제 1 캐패시터 및 상기 제 2 캐패시터는, 서로로부터 분리되고 상기 제 1 세트 또는 상기 제 2 세트의 본드 와이어 내의 본드 와이어들 중 하나 이상에 접속되어 상기 제 1 세트의 본드 와이어가 상기 제 1 캐패시터 및 상기 제 2 캐패시터에서 상기 제 2 세트의 본드 와이어로부터 전기적으로 절연되게 하는 복수의 단자를 각각 포함하는
    RF 전력 트랜지스터 패키지.
  10. 제 2 항에 있어서,
    상기 제 1 세트의 본드 와이어는 제 1 단부에서 상기 입력 도선에, 제 2 단부에서 제 1 캐패시터에 그리고 상기 제 1 단부와 상기 제 2 단부 사이에서 제 2 캐패시터에 접속되고,
    상기 제 2 세트의 본드 와이어는 제 1 단부에서 상기 RF 전력 트랜지스터의 게이트에, 제 2 단부에서 제 3 캐패시터에 그리고 상기 제 1 단부와 상기 제 2 단부 사이에서 제 4 캐패시터에 접속되는
    RF 전력 트랜지스터 패키지.
  11. 제 2 항에 있어서,
    상기 RF 전력 트랜지스터의 드레인을 상기 출력 도선에 전기적으로 결합하고 상기 RF 전력 트랜지스터의 출력 임피던스를 상기 RF 전력 트랜지스터의 RF 주파수 범위에 걸쳐 상기 출력 도선에서 보이는 임피던스에 정합하도록 구성된 출력 정합 회로를 더 포함하는
    RF 전력 트랜지스터 패키지.
  12. 제 2 항에 있어서,
    상기 제 2 세트의 본드 와이어는 제 1 단부에서 상기 RF 전력 트랜지스터의 게이트에 그리고 제 2 단부에서 캐패시터에 접속되고, 복수의 본드 와이어는 상기 DC 공급 단자를 상기 캐패시터에 접속시키는
    RF 전력 트랜지스터 패키지.
  13. RF 전력 트랜지스터 패키지에 있어서,
    입력 도선과,
    출력 도선과,
    입력, 출력, 입력 임피던스, 출력 임피던스, 및 상기 RF 전력 트랜지스터가 동작하도록 구성되는 RF 주파수 범위에 걸쳐 정의된 이득 응답을 갖는 RF 전력 트랜지스터와,
    상기 RF 전력 트랜지스터의 출력을 상기 출력 도선에 전기적으로 결합하고 상기 RF 전력 트랜지스터의 RF 주파수 범위에 걸쳐 상기 출력 도선에서 보여지는 임피던스에 상기 RF 전력 트랜지스터의 출력 임피던스를 정합하도록 구성된 출력 정합 회로 - 상기 출력 정합 회로는 상기 RF 전력 트랜지스터의 RF 주파수 범위 미만의 주파수에서 상기 RF 전력 트랜지스터의 이득 응답의 저주파수 순전압 이득 범프를 유발함 - 와,
    상기 RF 전력 트랜지스터의 입력을 상기 입력 도선에 대해 전기적으로 절연하고 상기 입력 도선에 유도 결합하고 상기 RF 전력 트랜지스터의 RF 주파수 범위 미만의 주파수를 갖는 신호를 차단하여 저주파수 신호가 저주파수 순전압 이득 범프에 의해 증폭되지 않게 하도록 구성되는 변압기와,
    상기 RF 전력 트랜지스터의 입력에 DC 바이어스를 제공하기 위한 DC 공급 단자를 포함하는
    RF 전력 트랜지스터 패키지.
  14. 제 13 항에 있어서,
    상기 변압기는 상기 RF 전력 트랜지스터의 RF 주파수 범위에 걸쳐 상기 입력 도선에서 보여지는 임피던스에 상기 RF 전력 트랜지스터의 입력 임피던스를 정합하도록 구성되는
    RF 전력 트랜지스터 패키지.
  15. 제 13 항에 있어서,
    상기 변압기는,
    상기 입력 도선에 접속된 제 1 세트의 본드 와이어와,
    상기 RF 전력 트랜지스터의 입력에 접속된 제 2 세트의 본드 와이어를 포함하고,
    상기 제 1 세트의 본드 와이어는 상기 제 2 세트의 본드 와이어로부터 전기적으로 분리되고,
    상기 제 1 세트의 본드 와이어는 상기 제 1 세트의 본드 와이어 또는 상기 제 2 세트의 본드 와이어의 길이의 적어도 일부에 걸쳐 상기 제 2 세트의 본드 와이어에 유도 결합되는
    RF 전력 트랜지스터 패키지.
  16. 제 15 항에 있어서,
    상기 제 1 세트의 본드 와이어와 상기 제 2 세트의 본드 와이어 사이의 상호 결합 계수는 적어도 0.25인
    RF 전력 트랜지스터 패키지.
  17. 제 15 항에 있어서,
    상기 제 1 세트의 본드 와이어 내의 본드 와이어는 상기 제 2 세트의 본드 와이어 내에 포함된 본드 와이어와 동일한 형상 및 간격을 갖는
    RF 전력 트랜지스터 패키지.
  18. 제 15 항에 있어서,
    상기 제 1 세트의 본드 와이어의 높이는 10 mil 내지 60 mil의 범위이고,
    상기 제 2 세트의 본드 와이어의 높이는 10 mil 내지 60 mil의 범위이고,
    상기 제 1 세트 및 상기 제 2 세트의 본드 와이어의 인접한 본드 와이어들은 6 mil 내지 20 mil만큼 이격되는
    RF 전력 트랜지스터 패키지.
  19. 제 15 항에 있어서,
    상기 제 1 세트의 본드 와이어는 제 1 단부에서 상기 입력 도선에, 제 2 단부에서 제 1 캐패시터에 그리고 상기 제 1 단부와 상기 제 2 단부 사이에서 제 2 캐패시터에 접속되고,
    상기 제 2 세트의 본드 와이어는 제 1 단부에서 상기 RF 전력 트랜지스터의 입력에, 제 2 단부에서 상기 제 2 캐패시터에 그리고 상기 제 1 단부와 상기 제 2 단부 사이에서 상기 제 1 캐패시터에 접속되고,
    상기 제 1 캐패시터는 서로 인접한 상기 제 1 세트 및 제 2 세트의 본드 와이어로부터의 본드 와이어들 사이에서 분할되어, 상기 제 1 캐패시터에서 상기 제 2 세트의 본드 와이어로부터 상기 제 1 세트의 본드 와이어를 전기적으로 절연하고,
    상기 제 2 캐패시터는 서로 인접한 상기 제 1 세트 및 제 2 세트의 본드 와이어로부터의 본드 와이어들 사이에서 분할되어, 상기 제 2 캐패시터에서 상기 제 2 세트의 본드 와이어로부터 상기 제 1 세트의 본드 와이어를 전기적으로 절연하는
    RF 전력 트랜지스터 패키지.
  20. 제 19 항에 있어서,
    상기 제 1 캐패시터 및 상기 제 2 캐패시터는, 서로로부터 분리되고 상기 제 1 세트 또는 상기 제 2 세트의 본드 와이어 내의 본드 와이어들 중 하나 이상에 접속되어 상기 제 1 세트의 본드 와이어가 상기 제 1 캐패시터 및 상기 제 2 캐패시터에서 상기 제 2 세트의 본드 와이어로부터 전기적으로 절연되게 하는 복수의 단자를 각각 포함하는
    RF 전력 트랜지스터 패키지.
  21. 제 15 항에 있어서,
    상기 제 1 세트의 본드 와이어는 제 1 단부에서 상기 입력 도선에, 제 2 단부에서 제 1 캐패시터에 그리고 상기 제 1 단부와 상기 제 2 단부 사이에서 제 2 캐패시터에 접속되고,
    상기 제 2 세트의 본드 와이어는 제 1 단부에서 상기 RF 전력 트랜지스터의 입력에, 제 2 단부에서 제 3 캐패시터에 그리고 상기 제 1 단부와 상기 제 2 단부 사이에서 제 4 캐패시터에 접속되는
    RF 전력 트랜지스터 패키지.
  22. 제 15 항에 있어서,
    상기 제 2 세트의 본드 와이어는 제 1 단부에서 상기 RF 전력 트랜지스터의 게이트에 그리고 제 2 단부에서 캐패시터에 접속되고, 복수의 본드 와이어는 상기 DC 공급 단자를 상기 캐패시터에 접속하는
    RF 전력 트랜지스터 패키지.
KR1020140148941A 2013-11-01 2014-10-30 변압기 입력 정합된 트랜지스터 KR101660591B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/069,867 US9337183B2 (en) 2013-11-01 2013-11-01 Transformer input matched transistor
US14/069,867 2013-11-01

Publications (2)

Publication Number Publication Date
KR20150051161A KR20150051161A (ko) 2015-05-11
KR101660591B1 true KR101660591B1 (ko) 2016-09-27

Family

ID=52829858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140148941A KR101660591B1 (ko) 2013-11-01 2014-10-30 변압기 입력 정합된 트랜지스터

Country Status (4)

Country Link
US (1) US9337183B2 (ko)
KR (1) KR101660591B1 (ko)
CN (1) CN104617066B (ko)
DE (1) DE102014115315B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10432164B2 (en) 2016-12-08 2019-10-01 Electronics And Telecommunications Research Institute Impedance matching circuit of communication apparatus

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589916B2 (en) * 2015-02-10 2017-03-07 Infineon Technologies Ag Inductively coupled transformer with tunable impedance match network
US9628032B1 (en) 2015-12-11 2017-04-18 Infineon Technologies Ag RF device package with integrated hybrid coupler
KR101924639B1 (ko) 2016-04-14 2018-12-03 한국전자통신연구원 고주파를 이용하여 무선 신호를 증폭하기 위한 회로
CN106603024B (zh) * 2016-12-23 2024-04-26 陕西烽火实业有限公司 一种用于短波电台的功率放大器
DE102019000324A1 (de) 2019-01-20 2020-07-23 IAD Gesellschaft für Informatik, Automatisierung und Datenverarbeitung mbH Sende- und Empfangsvorrichtung mit einem Breitband HF-Leistungsverstärker, insbesondere N-Wege-Doherty Verstärker mit aktiver Lastmodulation
US12068265B2 (en) 2021-12-23 2024-08-20 Macom Technology Solutions Holdings, Inc. Device having a coupled interstage transformer and process implementing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62256526A (ja) 1986-04-30 1987-11-09 Nippon Hoso Kyokai <Nhk> 静電誘導トランジスタの駆動回路
JPH08124685A (ja) 1994-10-26 1996-05-17 Matsushita Electric Works Ltd 電力増幅回路
US6020636A (en) 1997-10-24 2000-02-01 Eni Technologies, Inc. Kilowatt power transistor
JP2002164214A (ja) 2000-10-27 2002-06-07 Xerox Corp ボンディングワイヤを使用する非同一面マイクロコイル及びその製造方法
US6724261B2 (en) * 2000-12-13 2004-04-20 Aria Microwave Systems, Inc. Active radio frequency cavity amplifier
WO2002073794A2 (en) * 2001-03-09 2002-09-19 California Institute Of Technology Switchless multi-resonant, multi-band power amplifier
KR20050046731A (ko) * 2002-08-19 2005-05-18 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 고전력 도허티 증폭기 회로 및 고전력 도허티 증폭기 회로패키지
WO2006097893A2 (en) * 2005-03-18 2006-09-21 Nxp B.V. Method and system for output matching of rf transistors
US7863986B2 (en) 2008-08-11 2011-01-04 Qualcomm Incorporation Techniques for improving balun loaded-Q
US8229367B2 (en) * 2009-04-14 2012-07-24 Qualcomm, Incorporated Low noise amplifier with combined input matching, balun, and transmit/receive switch
EP2461335B1 (en) 2010-12-03 2015-09-23 Nxp B.V. Bond wire transformer
CN102142819B (zh) * 2011-03-04 2013-02-13 惠州市正源微电子有限公司 基于变压器的射频功率放大器
KR101751071B1 (ko) 2011-05-09 2017-06-26 삼성전기주식회사 전력 증폭기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10432164B2 (en) 2016-12-08 2019-10-01 Electronics And Telecommunications Research Institute Impedance matching circuit of communication apparatus

Also Published As

Publication number Publication date
DE102014115315B4 (de) 2023-01-19
KR20150051161A (ko) 2015-05-11
CN104617066A (zh) 2015-05-13
DE102014115315A1 (de) 2015-05-07
US9337183B2 (en) 2016-05-10
US20150123208A1 (en) 2015-05-07
CN104617066B (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
KR101660591B1 (ko) 변압기 입력 정합된 트랜지스터
EP3692633B1 (en) Rf power amplifier with combined baseband, fundamental and harmonic tuning network
US9564861B2 (en) Broadband radio frequency power amplifiers, and methods of manufacture thereof
CN108233881B (zh) 放大器电路和经封装的放大器电路
US9007129B2 (en) Amplifer device
KR102359595B1 (ko) 집적 하이브리드 커플러를 갖는 ｒｆ 디바이스 패키지
JP7133305B2 (ja) ビデオ帯域幅が強化されたｒｆ電力増幅器用のマルチベースバンド終端コンポーネント
CN111355455A (zh) 功率晶体管和具有谐波终端电路的放大器以及制造方法
US9979356B2 (en) Magnetically coupled load modulation
US9450545B2 (en) Dual-band semiconductor RF amplifier device
CN107644852A (zh) 用于rf功率放大器封装件的集成无源器件
CN104378074A (zh) 用于e类异相功率放大器的组合电路
US9941227B2 (en) Impedance matching configuration
US9991854B1 (en) Power amplifier output circuit arrangements with mutual coupling between inductors
US10553543B2 (en) Guard bond wires in an integrated circuit package
JP2014096497A (ja) 半導体装置
WO2011025423A1 (en) An improved transformer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190910

Year of fee payment: 4