CN104617066B - 变压器输入匹配的晶体管 - Google Patents

变压器输入匹配的晶体管 Download PDF

Info

Publication number
CN104617066B
CN104617066B CN201410569507.9A CN201410569507A CN104617066B CN 104617066 B CN104617066 B CN 104617066B CN 201410569507 A CN201410569507 A CN 201410569507A CN 104617066 B CN104617066 B CN 104617066B
Authority
CN
China
Prior art keywords
group
wiring
bonding wiring
bonding
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410569507.9A
Other languages
English (en)
Other versions
CN104617066A (zh
Inventor
M·玛贝尔
E·哈希莫托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104617066A publication Critical patent/CN104617066A/zh
Application granted granted Critical
Publication of CN104617066B publication Critical patent/CN104617066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种变压器输入匹配型晶体管。提供了一种RF功率晶体管封装，包括输入引线、输出引线、以及RF功率晶体管，该RF功率晶体管具有栅极、漏极、以及在该RF功率晶体管被配置的操作RF频率范围之上的限定的增益响应。该RF功率晶体管封装还包括变压器，该变压器将RF功率晶体管的栅极与输入引线电隔离并且感应耦合。变压器被配置用于阻断低于RF功率晶体管的RF频率范围的RF信号，并使得在RF功率晶体管的RF频率范围内的信号通过。该RF功率晶体管封装还包括用于向RF功率晶体管的栅极提供DC偏压的DC馈电端子。

Description

变压器输入匹配的晶体管
技术领域
本申请涉及RF功率晶体管，并且更具体地涉及针对RF功率晶体管的输入匹配。
背景技术
诸如LDMOS(横向扩散金属氧化物半导体)晶体管的高功率RF晶体管具有显著低于50欧姆的输入和输出阻抗(高Q值阻抗)，然而正常RF电路必须匹配到50欧姆。为了实现阻抗匹配到50欧姆，通常将RF晶体管设计为在晶体管的输入和输出具有集成在封装后的晶体管中的匹配电路。匹配网络有助于减少封装后的晶体管的Q值，使得其更容易匹配到50欧姆。典型地，阻抗的改善只能在狭窄的频率范围内得以实现。另外，匹配网络有助于塑造晶体管和放大器的频率响应，从而使得在期望的操作频率处具有高增益而抑制在该频率范围之外的增益。典型地，在低频率处的增益没有充分地得到抑制，并且在低频率处能够具有高的正向电压增益冲击(bump)，该正向电压增益冲击导致放大器的不稳定性、耐用性和线性校正的问题。除了晶体管的增益响应，放大器在低频率处的最大可用增益(Gmax)在没有恰当地得到抑制时也可以导致稳定性、耐用性和校正问题。这对于其中输入到晶体管的信号为数个高频率调(例如2.0GHz和2.1GHz调)的复合调制的RF晶体管应用来说尤其成问题，该数个高频率调的混合导致在低频率(在该实例中为100MHz)处由低频率正向电压增益冲击所放大的信号。
在一个常规的实施方式中，RF晶体管在输入处与低通LCL网络匹配。这一网络在具体频率范围上将晶体管的输入阻抗匹配到较低的Q值。然而，低通网络并不抑制晶体管的低频响应，并且因而最大可用增益在低频率处保持为高，这导致稳定性、耐用性和线性校正的问题。晶体管的增益响应还表现出低频率处的高正向电压增益冲击。
在另一个常规的实施方式中，晶体管输入与低通LCL网络匹配并且输出与端接在阻隔电容器上的高通分流L网络匹配，该阻隔电容器具有通过LR网络并联连接的低频旁路电容器。低频旁路电容器对于源和负载匹配到50欧姆的情况降低在低频率处的正向电压增益冲击。然而，这一实施方式并不抑制低频率处的最大可用增益，因此当源和/或负载与50欧姆失去匹配时，低频处的高增益导致稳定性、耐用性和线性校正的问题。
发明内容
根据本发明的RF功率晶体管封装的一个实施例，RF功率晶体管封装包括输入引线、输出引线、和RF功率晶体管，该RF功率晶体管具有栅极、漏极和在RF功率晶体管被配置为针对其操作的RF频率范围之上的限定的增益。RF功率晶体管封装还包括变压器，该变压器将RF功率晶体管的栅极与输入引线电隔离并且感应耦合。变压器被配置为阻断RF功率晶体管的RF频率范围之下的信号并且使RF功率晶体管的RF频率范围之内的信号通过。RF功率晶体管封装还包括DC馈电端子，以用于向RF功率晶体管的栅极提供DC偏压。
根据RF功率晶体管封装的另一个实施例，RF功率晶体管封装包括输入引线、输出引线、和RF功率晶体管，该RF功率晶体管具有输入、输出、输入阻抗、输出阻抗、和在RF功率晶体管被配置为针对其操作的RF频率范围之上的限定的增益。RF功率晶体管封装还包括输出匹配电路、变压器和DC馈电端子。输出匹配电路将RF功率晶体管的输出电耦合到输出引线，并且被配置为使RF功率晶体管的输出阻抗匹配到在输出引线处在RF功率晶体管的RF频率范围之上看过去的阻抗。输出匹配电路使得RF功率晶体管的增益响应在RF功率晶体管的RF频率范围之下的频率处具有低频正向电压增益冲击。变压器将RF功率晶体管的输入与输入引线电隔离并且感应耦合，并且被配置为具有RF功率晶体管的RF频率范围之下的频率的信号，使得低频信号不被低频正向电压增益冲击所放大。DC馈电端子向RF功率晶体管的输入提供DC偏压。
本领域技术人员将通过阅读下面的详细描述以及查看附图而认识到附加特征和优点。
附图说明
附图中的元件不一定是相对于彼此按比例绘制。相同的标记表示对应的相似部分。示出的各种实施例的特征可以相互结合，除非它们彼此排除。实施例在附图中描绘并在下面的描述中详述。
图1示出了在晶体管的输入处具有变压器的封装后的RF功率晶体管的实施例的示意图。
图2和图3示出了接线的感应耦合行为。
图4，其包括图4A和图4B，示出了在晶体管的输入处具有从键合接线形成的变压器的RF功率晶体管封装的实施例的不同视图。
图5为示出作为键合接线间隔的函数的、图4中的变压器的互感耦合系数的曲线图。
图6为示出作为键合接线间隔的函数的、图4中的变压器的最小插入损耗的曲线图。
图7，其包括图7A和图7B，示出了在晶体管的输入处具有从键合接线形成的变压器的RF功率晶体管封装的另一个实施例的不同视图。
图8，其包括图8A和图8B，示出了在晶体管的输入处具有从键合接线形成的变压器的RF功率晶体管封装的又一个实施例的不同视图。
图9，其包括图9A和图9B，示出了在晶体管的输入处具有从键合接线形成的变压器的RF功率晶体管封装的再一个实施例的不同视图。
图10为示出在晶体管的输入处具有变压器的相比于在输入处不具有变压器的RF功率晶体管的正向电压增益的曲线图。
图11为示出在晶体管的输入处具有变压器的相比于在输入处不具有变压器的RF功率晶体管的最大可用增益的曲线图。
图12示出了具有在晶体管的输入处的从键合接线形成的变压器并且具有用于向晶体管的栅极提供DC偏置的DC馈电端子的RF功率晶体管封装的一个实施例的从上向下的平面视图。
图13示出了具有在晶体管的输入处的从键合接线形成的变压器并且具有用于向晶体管的栅极提供DC偏置的DC馈电端子的RF功率晶体管封装的另一个实施例的从上向下的平面视图。
图14至图16示出了与RF功率晶体管封装的输入变压器的键合接线一起使用的分段的输入电容器的不同实施例的从上而下的平面视图。
具体实施方式
根据本文描述的实施例，变压器原理被用在RF功率晶体管的输入处以匹配输入阻抗，并创建抑制低频增益的高通频率响应。在变压器中，在初级(P)绕组中的变化的交流电流产生变化的磁通量，该磁通量在次级(S)绕组中感应出变化的电压。在低频和DC情况下，封装的输入引线通过仅在高频下有效地工作的变压器，与RF功率晶体管的输入(栅极)隔离，从而该变压器形成高通网络。这一配置有效地降低并抑制了低频处的最大可用增益和正向电压(S21)增益冲击两者。在封装的输入引线处的阻抗不再依赖于RF功率晶体管的输入阻抗，而是依赖于初级绕组的电特性。
通过有效地抑制低频处的最大可用增益，封装后的RF功率晶体管展示出低频处的低增益，即使是在源或负载阻抗随机地与50欧姆不匹配时。这改善了晶体管的高失配(高VSWR-电压驻波比(Voltage Standing Wave Ratio))耐用性测试上的耐用性。典型地，耐用性测试在高VSWR(例如10:1VSR)时进行。另外，在一些放大器架构诸如Doherty放大器中，由放大器看到的负载阻抗可能变化显著远离50欧姆。本文描述的变压器实施例能够提高放大器的耐用性、稳定性和线性化能力，即使在源和负载阻抗在例如Doherty应用的情形中高度失配时。
图1示出了封装后的RF功率晶体管(PT)的电路原理图，该PT诸如为具有栅极(G)、源极(S)和漏极(D)的LDMOS晶体管。栅极是RF功率晶体管的输入，并且漏极是晶体管的输出。RF功率晶体管具有限定的增益响应，诸如在RF功率晶体管被配置的操作RF频率范围之上的最大可用增益或S21增益。“S21增益”是对应于响应于通过电信号的稳态刺激的RF功率晶体管的正向电压增益的散射或S-参数。针对双端口设备的其他典型的散射或S-参数包括S11(输入端口电压反射系数)、S12(反向电压增益)、和S22(输出端口电压反射系数)。
RF功率晶体管的低频截止限定了RF功率晶体管被配置的操作RF频率范围的低转角。例如，RF功率晶体管可以具有为1.5GHz、1.6GHz、2.0GHz、2.6GHz、3.5GHz等的低频截止，取决于晶体管被设计的应用类型。RF功率晶体管的低频截止可以向下延伸至1.0GHz，甚至低到700MHz，这取决于应用。
在每一种情况下，变压器(Tfmr)将RF功率晶体管的栅极与封装的输入引线(IN)电隔离并且感应耦合。变压器阻断低于RF功率晶体管的RF频率范围的信号，并且使得RF功率晶体管的RF频率范围之内的信号通过。因此，变压器形成了RF功率晶体管的输入处的高通网络。这一由变压器形成的高通网络可以用来匹配输入阻抗，并创建抑制低频增益的高通频率响应。因为变压器充当高通滤波器，从而提供了宽带范围之上的输入匹配。这一感应耦合配置对于这样的应用而言尤其有用：其中输入到RF功率晶体管的信号是如同几个高频音调(例如，2.0GHz和2.1GHz音调)的复合调制，该几个高频音调的混合导致低频信号(例如，在本示例中为100MHz)。变压器阻断这些低频信号使其不输入到RF功率晶体管，防止不希望的低频信号被可能存在于晶体管增益响应中的低频正向电压增益冲击所放大。接下来更详细的说明变压器的操作。
单条接线或者接线组充当具有电感L的电感器，从而当从单个端口驱动时，如图2所示，通过L的电压(V)和电流(I)由以下公式关联：
这一行为基于两个物理学原理：稳定的电流产生稳定的磁场(奥斯特定律)以及随时间变化的磁场在附近的导体中感应电压(法拉第感应定律)。
在足够靠近的距离时，一组接线中的随时间变化的磁场也能在一组分离的接线两端感应出随时间变化的电压。这由图3和下面的等式来说明：
其中M为L1和L2之间的互感。该互感也与耦合系数k相关，如下式：
耦合系数K为0<K<1，其中K＝1代表L1和L2之间的完美耦合，而K＝0代表零耦合。K的符号也可以改变，取决于电流流过接线的方向。
该互感可以使用Neumann电感公式计算，其中闭环Ci和闭环Cj之间的互感Lij被定义如下式：
其中，r为在电路Ci和Cj上的点之间的距离。参数r也可以被解释为两个平行的接线之间的间隔，并且可以从等式(4)导出，其中该两个平行的接线之间的互感随着间隔距离r的增加而减少。参数μ0为自由空间的磁导率(也称为磁常数)，并且由μ0＝4π×10-7H/m给出。对于封闭在具有更高的磁导率μ的材料中的接线，互感更高。
可以分析性地估计由等式(4)给出的互感，并且在具有长度l和间隔d的两个平行的接线且其中l>>d的简化情况中，互感可以由下式给出的进行表述：
在一些实施例中，在RF功率晶体管的输入处的变压器的初级(P)和次级(S)接线通过键合接线来实施。
在图4中，其包括图4A和4B，示出了RF晶体管封装的一个实施例，该RF晶体管封装包括RF功率晶体管裸片100和该晶体管裸片100的输入(栅极)处的变压器102，该变压器102由键合接线104、106形成。图4A示出了封装的从上向下的平面视图，其包括变压器键合接线布置的一部分的分解视图。图4B示出了图4A中沿着标记为A-A'的线的封装的横截面视图。
封装具有附接到诸如陶瓷材料的支撑构件112的输入引线108和输出引线110。RF功率晶体管裸片100的输出(例如，漏极)通过多个键合接线114电连接到封装的输出引线110。变压器102将RF功率晶体管裸片100的输入(栅极)与封装的输入引线108电隔离，并且将该输入(栅极)感应耦合到该输入引线108，并且被配置为阻断具有低于包含在裸片100中的RF功率晶体管的RF频率范围的频率的信号，使得低频信号不被可能存在于晶体管的增益响应中的低频正向电压增益冲击所放大。
根据图4所示的实施例，变压器102包括一组连接到封装的输入引线108的初级键合接线104和一组连接到RF功率晶体管裸片100的栅极的次级键合接线106。该组初级键合接线104与该组次级键合接线106是非电连接的，但在键合接线104、106的长度的至少一部分上感应耦合到该组次级键合接线106。形成变压器102的接合线104、106初级和次级组之间的相互耦合系数k为初级和次级键合接线104、106中的相邻键合接线之间的间隔距离d的函数。
图5示出了针对不同的键合接线环路高度的作为间隔距离d的函数的相互耦合系数k。在一个实施例中，初级键合接线104的高度范围为10密耳到60密耳，次级键合接线106的范围也为10密耳到60密耳，并且初级和次级键合接线104、106中的相邻键合接线之间由2到50密耳变化的距离d间隔开。考虑了其它高度和间隔的范围，因此处于本文中描述的实施例的范围之内。通过适当选择键合接线的高度和间隔的尺寸，可以实现至少0.25、至少0.5或甚至更高的相互耦合系数k，如等式(3)所给出的。
图6示出了作为频率和键合接线间隔的函数的变压器网络的最小插入损耗(以dB为单位)。对于较小的键合接线间隔，插入损耗得以降低，并且低频截止以更锐利的滚降(roll-off)移到较低的频率。优选地，初级和次级键合接线104、106具有相同的形状和间隔，但并不要求变压器接线104、106这样配置。
此外，根据图4所示的封装实施例中，初级键合接线104在第一端116处连接到封装的输入引线108，在第二端120处连接到第一电容器118，并且在第一和第二端116、120之间连接到第二电容器122。同样，根据图4的实施例，次级键合接线106在第一端124处连接到RF功率晶体管裸片100的栅极，在第二端126处连接到第二电容器122，并且在第一和第二端124、126之间连接到第一电容器118。可以使用任何标准接线键合技术以形成这些连接。
为了确保变压器102的初级键合接线104保持与次级接合线106非电连接，第一电容器118在初级和次级键合接线104、106中的相邻键合接线之间被分段。同样地，第二电容器122在初级和次级键合接线104、106中的相邻键合接线之间被分段，以将该组初级键合接线104在第二电容器122处与该组次级键合接线106电隔离。在一个实施例中，电容器118、122可以通过物理分离被分段，如图4A所示，诸如通过锯切、激光切割等，以确保适当的电隔离。相邻的初级和次级连接线104、106的间隔(d)足够彼此靠近，以确保足够高的相互耦合系数，如本文前面所述。还根据图4的实施例，变压器102包括相同数量的初级(P)键合接线104和次级(S)键合接线106，得到1:1的变压器匝数比(NP/NS)。通过具有不相等数量的初级和次级连接线104、106可以实现其他匝数比。
图7，其包括图7A和7B，示出了RF晶体管封装的另一个实施例，其包括RF功率晶体管裸片100和在裸片100的输入处的变压器102，该变压器102由键合接线104、106形成。图7A示出封装的从上向下的平面视图，其包括变压器键合接线布置的一部分的分解视图。图7B示出了沿着图7A中被标记为B-B'线的封装的横截面视图。图7所示的实施例类似于图4所示的实施例，但是，变压器102包括的初级键合接线104数目为次级键合接线106数目的两倍，得出2:1的匝数比(NP/NS)。相反地，变压器102可以包括次级键合接线106数目为初级键合接线104数目的两倍，得出1:2的匝数比(NP/NS)。一般来说，通过适当地选择初级和次级键合接线104、106的数目，变压器102可以具有任何所需的匝数比(例如1:1、2:1、4:1、1:2、1:4等)，以在RF功率晶体管的RF频率范围之上将RF功率晶体管的输入阻抗匹配到从封装的输入引线108看过去的阻抗。
图8，其包括图8A和8B，示出了RF晶体管封装的又一个实施例，其包括RF功率晶体管裸片100和在裸片100的输入处的变压器102，该变压器102由键合接线104、106形成。图8A示出了封装的从上向下的平面视图，其包括变压器键合接线的一部分的分解视图。图8B示出了沿着图8A中被标记为C-C'线的封装的横截面视图。图8所示的实施例类似于图4中所示的实施例，但是，该组初级键合接线104在第一端116处连接到封装的输入引线108，在第二端120处连接到第一电容器200，并且在第一和第二端116、120之间连接到第二电容器202。另外，该组次级键合接线106在第一端124处连接到RF功率晶体管的栅极，在第二端126处连接到第三电容器204，并且在第一和第二端124、126之间连接到第四电容器206。因此，如图4所示的两个输入电容器118和122两者中的每一个均被分割成图8中的两个物理上分离的电容器200、202、204、206。因此，初级和次级键合接线104、106不接触相同的电容器，并且因此，各个电容器200、202、204、206不需要如图4那样在相邻的初级/次级键合接线连接之间进行分段。替代地，输入电容器200、202、204、206的每一个都可以是单个的、连续的电容器。
图9，其包括图9A和9B，示出了RF晶体管封装的再一个实施例，其包括RF功率晶体管裸片100和在裸片100的输入处的变压器102，该变压器102由键合接线104、106形成。图9A示出了封装的从上向下的平面视图，其包括变压器键合接线的一部分的分解视图。图9B示出了沿着图9A中被标记为D-D'线的封装的横截面视图。图9所示的实施例类似于图4中所示的实施例，然而，封装还包括输出匹配电路，其包括输出键合接线114和输出电容器300，其将RF功率晶体管的漏极电耦合到封装的输出引线110。另外，初级键合接线104可以如图9所示一个被堆叠在另一个之上，而不是横向间隔。
在任一种情况下，输出匹配电路被配置为在RF功率晶体管的RF频率范围之上将RF功率晶体管的输出阻抗匹配到从封装的输出引线110看过去的阻抗。输出匹配电路能够在低于RF功率晶体管的RF频率范围的频率处造成RF功率晶体管的增益响应中的低频正向电压增益冲击，如图10所示。
图10绘出RF功率晶体管的输入处具有变压器102(曲线M)以及不具有变压器102(曲线N)的S21增益，作为频率的函数。在这两种情况下输出匹配电路都存在于RF功率晶体管的输出处，但在RF功率晶体管的输入和输出两者处都不具有理想的50欧姆阻抗匹配。当不具有输入变压器102时，S21增益在低于1GHz的低频处有相当大的增加，这是由于输出匹配电路在RF功率晶体管的增益响应中造成了低频正向电压增益冲击。具有输入变压器102时，其充当高通滤波器，低于1GHz的低频信号被阻断，并且因此不被RF功率晶体管的增益响应中的低频正向电压增益冲击所放大。在RF功率晶体管的输入处具有变压器102时，无论在RF功率晶体管的输入和输出处是否提供50欧姆阻抗匹配，S21增益在低频时相对不变。
图11示出了类似的曲线，其针对的是在RF功率晶体管的输入处具有变压器102(曲线M)以及不具有变压器102(曲线N)的RF功率晶体管的最大可用增益，作为频率的函数。对于S21增益，在输入变压器102被包括在电路中时，低于1GHz的低频信号具有显著衰减的最大可用增益。也如同S21增益，无论在RF功率晶体管的输入和输出处是否提供50欧姆阻抗匹配，最大可用增益在低频时相对不变。因此，本文所描述的输入变压器的实施例改善了RF功率晶体管的耐用性、稳定性和线性能力，即使在源和负载阻抗高度不匹配时，例如在Doherty应用的情况中。
图12示出了RF晶体管封装的另一个实施例的从上向下的平面视图，其包括RF功率晶体管裸片100和在裸片100的输入处的变压器102，该变压器102由键合接线104、106形成。图12所示的实施例类似于图4中所示的实施例，然而，封装还包括DC馈电端子400，其用于向RF功率晶体管的栅极提供DC偏压。由于变压器102不容许DC穿过其，因而可以通过DC馈电端子400来将DC偏压施加到RF功率晶体管的栅极。DC偏压可以通过封装的输出引线110或者封装的输出侧的类似的DC馈电端子(未示出)而向RF功率晶体管的漏极(输出)提供。根据图12的实施例，DC馈电端子400包括横向分段402、404，该分段沿着封装的输入引线108的侧部延伸。键合接线406将DC馈电端子400的每个分段402、404连接到RF功率晶体管的栅极。
图13示出了RF晶体管封装的另一个实施例的从上向下的平面视图，其包括RF功率晶体管裸片100和在裸片100的输入处的变压器102，该变压器102由键合接线104、106形成。图13所示的实施例类似于图12中所示的实施例，然而，DC馈电端子400还包括附加的分段408，其在封装的输入引线108与变压器102的次级键合接线106连接到的电容器122中的一个电容器之间，将横向分段402、404连接起来。根据本实施例，变压器102的次级键合接线106向RF功率晶体管的栅极输入提供DC偏压。
根据本文先前所描述的实施例，输入匹配从彼此平行延伸且彼此电隔离的两组栅极接线(初级和次级)来提供，形成阻抗匹配变压器。由于两组接线彼此接近，从而存在通过周围材料诸如空气或其他电介质(举例来说，诸如塑料模制复合物)的有效感应耦合。初级栅极接线组中的RF能量在周围材料中产生变化的磁通量，然后该磁通量在连接到RF功率晶体管的次级栅极接线组中感应RF能量。这样，RF能量通过变压器向晶体管发射，但是在低频(基带和DC)处RF能量被抑制且不被发送。初级和次级栅极接线可能被端接于RF电容器，该RF电容器也充当隔直电容器，以防止到地的DC泄漏。在某些情况下，RF电容器可以被分段为多个片段，取决于不同的封装配置，使得初级和次级栅线接线被相互隔离。到RF功率晶体管的输入(栅极)的DC电压可以由DC馈电端子直接馈送在次级栅极接线或晶体管栅极上。
图14至图15示出了输入电容器的不同实施例，其用于将变压器连接到输入引线以及RF功率晶体管的栅极。
根据图14所示的实施例，每个输入电容器500具有由电介质504与底侧(在视图之外)分隔的顶侧502，以及在顶侧502处的用于输入变压器的初级(P)和次级(S)键合接线连接的端子506。连接到初级键合接线的端子506与连接到次级键合接线的端子506分隔，以确保变压器的初级和次级侧的电隔离。
根据图15所示的实施例，每个输入电容器500具有一个或多个内部金属化层508、510，其被图案化以便将变压器的所有初级键合接线连接在一起，并且同时与所有次级键合接线分隔，以便维持初级侧与次级侧之间的电隔离。
图16所示的实施例类似于图15所示的实施例，但是，在电容器500的相对端处设置了栅极偏压焊盘512，并且该偏压焊盘512中的每一个都通过各自的低电阻(例如10欧姆)连接514而连接到相邻的初级(P)/次级(S)端子506。
空间相对术语，诸如“之下”，“下方”，“下部”，“之上”，“上部”等，用于描述的方便，以解释一个元件相对于第二元件的位置。这些术语旨在涵盖设备的除了附图中描绘的那些以外的不同定向。此外，术语诸如“第一”，“第二”等，也用于描述各种元件、区域、部分等，并且也并非意在限制。通篇中类似的术语指代类似的元件。
如本文所用，术语“具有”、“含有”、“包括”、“包含”等是开放性术语，表明存在所叙述的元件或特征，但也不排除存在其他元件或特征。冠词“一”、“一个”和“该”意在包括复数以及单数，除非上下文另有明确说明。
通过已知上述范围的变型和应用，应当能够理解，本发明不受上述说明的限制，也不受附图的限制。而是，本发明仅由权利要求书及其法律等同物的限制。

Claims (22)

1.一种RF功率晶体管封装，包括：
输入引线；
输出引线；
RF功率晶体管，具有栅极、漏极、以及在RF频率范围之上限定的增益响应，所述RF功率晶体管被配置为针对所述RF频率范围操作；
变压器，将所述RF功率晶体管的所述栅极与所述输入引线电隔离，并且将所述栅极感应耦合到所述输入引线，所述变压器被配置用于阻断低于所述RF功率晶体管的所述RF频率范围的信号并且使得在所述RF功率晶体管的所述RF频率范围内的信号通过；以及
DC馈电端子，用于向所述RF功率晶体管的所述栅极提供DC偏压。
2.根据权利要求1所述的RF功率晶体管封装，其中所述变压器包括：
第一组键合接线，连接到所述输入引线；和
第二组键合接线，连接到所述RF功率晶体管的所述栅极，
其中所述第一组键合接线与所述第二组键合接线是非电连接的，
其中所述第一组键合接线在所述第一组键合接线和所述第二组键合接线的至少部分长度之上感应耦合到所述第二组键合接线。
3.根据权利要求2所述的RF功率晶体管封装，其中所述第一组键合接线与所述第二组键合接线之间的相互耦合系数至少为0.25。
4.根据权利要求2所述的RF功率晶体管封装，其中所述第一组键合接线包括的键合接线数目至少为所述第二组键合接线的两倍。
5.根据权利要求2所述的RF功率晶体管封装，其中所述第二组键合接线包括的键合接线数目至少为所述第一组键合接线的两倍。
6.根据权利要求2所述的RF功率晶体管封装，其中所述第一组键合接线中的键合接线具有与所述第二组键合接线中包括的键合接线相同的形状和间隔。
7.根据权利要求2所述的RF功率晶体管封装，其中：
所述第一组键合接线中的键合接线的高度在10密耳到60密耳范围之内；
所述第二组键合接线中的键合接线的高度在10密耳到60密耳范围之内；并且
所述第一组键合接线和所述第二组键合接线中的相邻键合接线以6密耳到20密耳之间的距离间隔开。
8.根据权利要求2所述的RF功率晶体管封装，其中：
所述第一组键合接线在第一端处连接到所述输入引线，在第二端处连接到第一电容器，并且在所述第一端和所述第二端之间连接到第二电容器；
所述第二组键合接线在第一端处连接到所述RF功率晶体管的所述栅极，在第二端处连接到所述第二电容器，并且在所述第一端和所述第二端之间连接到所述第一电容器；
所述第一电容器在所述第一组键合接线和所述第二组键合接线中的彼此相邻的键合接线之间被分段，以在所述第一电容器处将所述第一组键合接线与所述第二组键合接线电隔离；并且
所述第二电容器在所述第一组键合接线和所述第二组键合接线中的彼此相邻的键合接线之间被分段，以在所述第二电容器处将所述第一组键合接线与所述第二组键合接线电隔离。
9.根据权利要求8所述的RF功率晶体管封装，其中所述第一电容器和所述第二电容器中的每一个均包括多个端子；所述多个端子彼此分离，并且连接到所述第一组键合接线或所述第二组键合接线中的一个或多个键合接线，使得在所述第一电容器和所述第二电容器处将所述第一组键合接线与所述第二组键合接线电隔离。
10.根据权利要求2所述的RF功率晶体管封装，其中：
所述第一组键合接线在第一端处连接到所述输入引线，在第二端处连接到第一电容器，并且在所述第一端和所述第二端之间连接到第二电容器；并且
所述第二组键合接线在第一端处连接到所述RF功率晶体管的所述栅极，在第二端处连接到第三电容器，并且在所述第一端和所述第二端之间连接到第四电容器。
11.根据权利要求2所述的RF功率晶体管封装，还包括：
输出匹配电路，将所述RF功率晶体管的所述漏极电耦合到所述输出引线，并且被配置用于在所述RF功率晶体管的所述RF频率范围之上将所述RF功率晶体管的输出阻抗匹配到在所述输出引线上看过去的阻抗。
12.根据权利要求2所述的RF功率晶体管封装，其中所述第二组键合接线在第一端处连接到所述RF功率晶体管的所述栅极，在第二端处连接到电容器，并且其中多个键合接线将所述DC馈电端子连接到所述电容器。
13.一种RF功率晶体管封装，包括：
输入引线；
输出引线；
RF功率晶体管，具有输入、输出、输入阻抗、输出阻抗、以及在RF频率范围之上所限定的增益响应，所述RF功率晶体管被配置为针对所述RF频率范围操作；
输出匹配电路，将所述RF功率晶体管的所述输出电耦合到所述输出引线，并且被配置用于在所述RF功率晶体管的所述RF频率范围之上将所述RF功率晶体管的所述输出阻抗匹配到在所述输出引线上看过去的阻抗，所述输出匹配电路在低于所述RF功率晶体管的所述RF频率范围的频率处造成所述RF功率晶体管的所述增益响应中的低频正向电压增益冲击；
变压器，将所述RF功率晶体管的所述输入与所述输入引线电隔离，并且将所述输入感应耦合到所述输入引线，并且被配置用于阻断具有低于所述RF功率晶体管的所述RF频率范围的频率的信号，使得低频信号不被所述低频正向电压增益冲击所放大；以及
DC馈电端子，用于向所述RF功率晶体管的所述输入提供DC偏压。
14.根据权利要求13所述的RF功率晶体管封装，其中所述变压器被配置用于在所述RF功率晶体管的所述RF频率范围之上将所述RF功率晶体管的所述输入阻抗匹配到在所述输入引线上看过去的阻抗。
15.根据权利要求13所述的RF功率晶体管封装，其中所述变压器包括：
第一组键合接线，连接到所述输入引线；以及
第二组键合接线，连接到所述RF功率晶体管的所述输入，
其中所述第一组键合接线与所述第二组键合接线是非电连接的，
其中所述第一组键合接线在所述第一组键合接线和所述第二组键合接线的至少部分长度之上感应耦合到所述第二组键合接线。
16.根据权利要求15所述的RF功率晶体管封装，其中所述第一组键合接线与所述第二组键合接线之间的相互耦合系数至少为0.25。
17.根据权利要求15所述的RF功率晶体管封装，其中所述第一组键合接线中的键合接线具有与所述第二组键合接线中包括的键合接线相同的形状和间隔。
18.根据权利要求15所述的RF功率晶体管封装，其中：
所述第一组键合接线中的键合接线的高度在10密耳到60密耳范围之内；
所述第二组键合接线中的键合接线的高度在10密耳到60密耳范围之内；并且
所述第一组键合接线和所述第二组键合接线中的相邻键合接线以6密耳到20密耳之间的距离间隔开。
19.根据权利要求15所述的RF功率晶体管封装，其中：
所述第一组键合接线在第一端处连接到所述输入引线，在第二端处连接到第一电容器，并且在所述第一端和所述第二端之间连接到第二电容器；
所述第二组键合接线在第一端处连接到所述RF功率晶体管的所述输入，在第二端处连接到所述第二电容器，并且在所述第一端和所述第二端之间连接到所述第一电容器；
所述第一电容器在所述第一组键合接线和所述第二组键合接线中的彼此相邻的键合接线之间被分段，以在所述第一电容器处将所述第一组键合接线与所述第二组键合接线电隔离；并且
所述第二电容器在所述第一组键合接线和所述第二组键合接线中的彼此相邻的键合接线之间被分段，以在所述第二电容器处将所述第一组键合接线与所述第二组键合接线电隔离。
20.根据权利要求19所述的RF功率晶体管封装，其中所述第一电容器和所述第二电容器中的每一个均包括多个端子，所述多个端子彼此分离并且连接到所述第一组或所述第二组键合接线中的一个或多个键合接线，使得在所述第一电容器和所述第二电容器处将所述第一组键合接线与所述第二组键合接线电隔离。
21.根据权利要求15所述的RF功率晶体管封装，其中：
所述第一组键合接线在第一端处连接到所述输入引线，在第二端处连接到第一电容器，并且在所述第一端和所述第二端之间连接到第二电容器；并且
所述第二组键合接线在第一端处连接到所述RF功率晶体管的所述输入，在第二端处连接到第三电容器，并且在所述第一端和所述第二端之间连接到第四电容器。
22.根据权利要求15所述的RF功率晶体管封装，所述第二组键合接线在第一端处连接到所述RF功率晶体管的所述输入，在第二端处连接到电容器，并且其中多个键合接线将所述DC馈电端子连接到所述电容器。
CN201410569507.9A 2013-11-01 2014-10-22 变压器输入匹配的晶体管 Active CN104617066B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/069,867 2013-11-01
US14/069,867 US9337183B2 (en) 2013-11-01 2013-11-01 Transformer input matched transistor

Publications (2)

Publication Number Publication Date
CN104617066A CN104617066A (zh) 2015-05-13
CN104617066B true CN104617066B (zh) 2017-12-15

Family

ID=52829858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410569507.9A Active CN104617066B (zh) 2013-11-01 2014-10-22 变压器输入匹配的晶体管

Country Status (4)

Country Link
US (1) US9337183B2 (zh)
KR (1) KR101660591B1 (zh)
CN (1) CN104617066B (zh)
DE (1) DE102014115315B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589916B2 (en) 2015-02-10 2017-03-07 Infineon Technologies Ag Inductively coupled transformer with tunable impedance match network
US9628032B1 (en) 2015-12-11 2017-04-18 Infineon Technologies Ag RF device package with integrated hybrid coupler
KR101924639B1 (ko) 2016-04-14 2018-12-03 한국전자통신연구원 고주파를 이용하여 무선 신호를 증폭하기 위한 회로
US10432164B2 (en) 2016-12-08 2019-10-01 Electronics And Telecommunications Research Institute Impedance matching circuit of communication apparatus
CN106603024B (zh) * 2016-12-23 2024-04-26 陕西烽火实业有限公司 一种用于短波电台的功率放大器
DE102019000324A1 (de) 2019-01-20 2020-07-23 IAD Gesellschaft für Informatik, Automatisierung und Datenverarbeitung mbH Sende- und Empfangsvorrichtung mit einem Breitband HF-Leistungsverstärker, insbesondere N-Wege-Doherty Verstärker mit aktiver Lastmodulation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675826A (zh) * 2002-08-19 2005-09-28 皇家飞利浦电子股份有限公司 大功率多赫蒂放大器
CN102142819A (zh) * 2011-03-04 2011-08-03 惠州市正源微电子有限公司 基于变压器的射频功率放大器
CN102396152A (zh) * 2009-04-14 2012-03-28 高通股份有限公司 具有组合的输入匹配、平衡-不平衡转换器与发射/接收开关的低噪声放大器
CN102543385A (zh) * 2010-12-03 2012-07-04 Nxp股份有限公司 接合线变压器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62256526A (ja) 1986-04-30 1987-11-09 Nippon Hoso Kyokai <Nhk> 静電誘導トランジスタの駆動回路
JPH08124685A (ja) 1994-10-26 1996-05-17 Matsushita Electric Works Ltd 電力増幅回路
US6020636A (en) 1997-10-24 2000-02-01 Eni Technologies, Inc. Kilowatt power transistor
JP2002164214A (ja) 2000-10-27 2002-06-07 Xerox Corp ボンディングワイヤを使用する非同一面マイクロコイル及びその製造方法
US6724261B2 (en) * 2000-12-13 2004-04-20 Aria Microwave Systems, Inc. Active radio frequency cavity amplifier
WO2002073794A2 (en) * 2001-03-09 2002-09-19 California Institute Of Technology Switchless multi-resonant, multi-band power amplifier
WO2006097893A2 (en) * 2005-03-18 2006-09-21 Nxp B.V. Method and system for output matching of rf transistors
US7863986B2 (en) 2008-08-11 2011-01-04 Qualcomm Incorporation Techniques for improving balun loaded-Q
KR101751071B1 (ko) 2011-05-09 2017-06-26 삼성전기주식회사 전력 증폭기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675826A (zh) * 2002-08-19 2005-09-28 皇家飞利浦电子股份有限公司 大功率多赫蒂放大器
CN102396152A (zh) * 2009-04-14 2012-03-28 高通股份有限公司 具有组合的输入匹配、平衡-不平衡转换器与发射/接收开关的低噪声放大器
CN102543385A (zh) * 2010-12-03 2012-07-04 Nxp股份有限公司 接合线变压器
CN102142819A (zh) * 2011-03-04 2011-08-03 惠州市正源微电子有限公司 基于变压器的射频功率放大器

Also Published As

Publication number Publication date
KR20150051161A (ko) 2015-05-11
CN104617066A (zh) 2015-05-13
US20150123208A1 (en) 2015-05-07
DE102014115315B4 (de) 2023-01-19
DE102014115315A1 (de) 2015-05-07
KR101660591B1 (ko) 2016-09-27
US9337183B2 (en) 2016-05-10

Similar Documents

Publication Publication Date Title
CN104617066B (zh) 变压器输入匹配的晶体管
CN103916090B (zh) 多绕组变压器耦合的放大器
US20200052661A1 (en) Amplfiers and related integrated circuits
US10008758B2 (en) Integrated directional coupler within an RF matching network
US7990220B2 (en) RF power amplifier
EP3139505A1 (en) Impedance matching device with coupled resonator structure
CN110504922A (zh) 宽带功率晶体管装置和放大器及其制造方法
CN107070418A (zh) 具有阻抗匹配电路的rf功率晶体管以及其制造方法
CN107070417A (zh) 具有视频带宽电路的rf功率晶体管以及其制造方法
KR102359595B1 (ko) 집적 하이브리드 커플러를 갖는 ｒｆ 디바이스 패키지
CN107644852A (zh) 用于rf功率放大器封装件的集成无源器件
CN104378074B (zh) 用于e类异相功率放大器的组合电路
EP3504792B1 (en) Packaged rf power amplifier having a high power density
US9979356B2 (en) Magnetically coupled load modulation
TW201517507A (zh) 電力放大器
US9928954B2 (en) Transformer
US9941227B2 (en) Impedance matching configuration
US8421577B2 (en) Planar inductive unit and an electronic device comprising a planar inductive unit
KR101127093B1 (ko) Ｌｔｃｃ를 이용한 고출력 증폭기의 내부 정합 회로 및 결합기 구조
TW202123605A (zh) 高頻放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180717

Address after: North Carolina

Patentee after: CREE, Inc.

Address before: German Noe Be Berg

Patentee before: Infineon Technologies AG

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: North Carolina

Patentee after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina

Patentee before: CREE, Inc.