KR101801236B1 - 터치 패널 및 그 제조 방법 - Google Patents

터치 패널 및 그 제조 방법 Download PDF

Info

Publication number
KR101801236B1
KR101801236B1 KR1020160032162A KR20160032162A KR101801236B1 KR 101801236 B1 KR101801236 B1 KR 101801236B1 KR 1020160032162 A KR1020160032162 A KR 1020160032162A KR 20160032162 A KR20160032162 A KR 20160032162A KR 101801236 B1 KR101801236 B1 KR 101801236B1
Authority
KR
South Korea
Prior art keywords
visible region
sensing
pitch
layer
sensing electrodes
Prior art date
Application number
KR1020160032162A
Other languages
English (en)
Other versions
KR20160113027A (ko
Inventor
린 얀
치우 청-케
수 윈공
장 주안위안
린 야루
Original Assignee
티피케이 터치 솔루션즈 (씨아먼) 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티피케이 터치 솔루션즈 (씨아먼) 인코포레이티드 filed Critical 티피케이 터치 솔루션즈 (씨아먼) 인코포레이티드
Publication of KR20160113027A publication Critical patent/KR20160113027A/ko
Application granted granted Critical
Publication of KR101801236B1 publication Critical patent/KR101801236B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)

Abstract

마이크로-발광 다이오드(마이크로-LED) 디스플레이 장치는 마이크로-LED 및 기판을 포함한다. 상기 기판은 적어도 하나의 제 1 금속층을 갖는다. 상기 마이크로-LED는 발광 구조체, 적어도 하나의 제 2 금속층, 적어도 하나의 반사층, 및 개구부를 갖는 유전체층(dielectric layer)을 포함한다. 상기 제 2 금속층은 상기 제 1 금속층과 공융계(eutectic system) 또는 납땜 접촉을 형성한다. 상기 반사층은 상기 발광 구조체 및 상기 제 2 금속층 사이에 배치되며, 상기 공융계 또는 납땜 지점의 공융 지점(eutectic point)은 반사층의 녹는점보다 낮다. 유전체층은 상기 발광층 및 반사층 사이에 배치된다.

Description

터치 패널 및 그 제조 방법{TOUCH PANEL AND FABRICATION METHOD THEREOF}
관련 특허
본 출원은 중화 인민 공화국에서 2015년 3월 18일에 출원된 특허출원 제 201510116749.7호의 우선권을 주장하며, 이는 참조에 의해 여기에 포함된다.
본 발명은 터치 기술에 관한 것이다. 더 구체적으로, 본 발명은 터치 패널 및 그 제조 방법에 관한 것이다.
다양한 소비자 제품의 현재 시장에서, 터치 패널들은 인간 기계 인터페이스(human machine interface, HMI)로서, 스마트워치(smartwatch), 스마트폰, 태블릿 개인용 컴퓨터, 노트북 개인용 컴퓨터들과 같은, 휴대용 전자 제품들에 광범위하게 적용되어왔다. 게다가, 현재 전자 제품들은 가볍고, 얇으며, 짧고, 작게 디자인되기 때문에, 제품 상의 입력 장치(예를 들면 버튼)를 수용하는 공간은 점점 더 작아진다. 그 결과, 사용자 친화적 디자인의 태블릿 개인용 컴퓨터들을 정독하는 추세에 부응하여, 터치 패널들은 휴대용 제품들에서 중요한 부품들 중 하나가 되어왔다.
터치 패널은 실질적으로 가시 영역(visible area) 및 비-가시 영역(non-visible area)으로 세분될 수 있다. 가시 영역은 사용자들의 터치 입력들을 감지하기 위한 터치 기능을 갖도록 디자인되고, 비-가시 영역은 주변(peripheral) 디자인된 라인들을 수용하기 위한 위치를 제공한다. 비-가시 영역은 일반적으로 사용자들이 터치 패널의 라인 구성들을 보는 것을 방지하기 위하여 불투명하다. 그 결과, 비-가시 영역은 일반적으로 가시 영역을 위하여 필요하지 않은, 차광(light-shielding) 구조를 갖도록 디자인된다. 따라서, 차광 구조에 기인하여, 가시 영역 및 비-가시 영역의 경계 부분은 일반적으로 표면 특징부 상의 상승을 갖는다. 정형과 과정의 단계에서, 표면 상의 상승 특징은 레지스트(저항, resist)들의 축적을 야기할 수 있고, 이는 패터닝되지 않은(nonpatterned) 전극들이 효율적으로 에칭되고, 감지 전극들 중에서의 터치 패널들의 누전을 생성하며, 터치 패널들의 제조 수율을 감소시키는 것을 차단할 수 있다.
본 발명의 한 가지 기술 양상은 터치 패널을 제공한다.
본 발명의 하나 이상의 실시 예에 따르면, 터치 패널은 커버 플레이트(cover plate), 차단 층(shielding layer), 및 제 1 감지 구조(first sensing structure)를 포함한다. 커버 플레이트는 가시 영역 및 비-가시 영역을 갖고, 비-가시 영역은 가시 영역을 둘러싼다. 차단 층은 비-가시 영역을 정의하도록 구성된다. 차단 층은 복수의 제 1 감지 전극을 포함하고, 제 1 감지 전극들은 가시 영역, 및 비-가시 영역의 적어도 일부분 내에 배치된다. 가시 영역 내의 어떠한 두 개의 인접한 제 1 감지 전극은 그것들 사이에 제 1 피치를 갖고, 가시 영역 및 비-가시 영역의 경계 부분에서 어떠한 두 개의 인접한 제 1 감지 전극은 그것들 사이에 제 2 피치를 가지며, 제 2 피치는 제 1 피치보다 크다.
본 발명의 또 다른 기술 양상은 터치 패널을 제조하기 위한 방법을 제공한다.
터치 패널을 제조하기 위한 방법은 커버 플레이트를 제공하는 단계; 차단 층을 형성하는 단계; 및 패터닝된 제 1 감지 구조를 형성하는 단계;를 포함한다. 커버 플레이트는 가시 영역 및 비-가시 영역을 가지며, 비-가시 영역은 가시 영역을 둘러싼다, 차단 층은 비-가시 영역 내에 형성된다. 패터닝된 제 1 감지 구조는 가시 영역, 및 비-가시 영역의 적어도 일부분 내에 형성되며, 제 1 감지 구조는 복수의 제 1 감지 전극을 포함한다. 가시 영역 내의 어떠한 두 개의 인접한 제 1 감지 전극은 그것들 사이에 제 1 피치를 갖고, 가시 영역 및 비-가시 영역의 경계 부분에서 어떠한 두 개의 인접한 제 1 감지 전극은 그것들 사이에 제 2 피치를 가지며, 제 2 피치는 제 1 피치보다 크다.
변화 위치(changing position, 예를 들면 위에 설명된 경계 부분)에서 표면 상의 상승 특징은 터치 패널의 제조 수율을 감소시킬 수 있다.
예를 들면, 패터닝된 감지 구조(제 1 감지 구조 및 제 2 감지 구조를 포함하는)를 형성하는 과정에서, 레지스트들을 수용하는 문제점이 가시 영역 및 비-가시 영역의 경계 부분에서 존재할 수 있고, 이에 의해 감지 구조가 효율적으로 에칭되는 것을 차단한다. 그 결과, 다른 위치들에서보다 그것들 사이에 더 큰 피치를 갖도록 인접한 두 개의 감지 전극(제 1 감지 전극 및 제 2 감지 전극을 포함하는)을 경계 부분에 디자인함으로써, 감지 전극들 중에서 감지 구조의 에칭의 결함으로부터 야기하는 누전(electrical short)이 방지될 수 있고, 이에 의해 터치 패널들의 제조 수율을 향상시킨다.
본 발명은 다음과 같이 첨부된 도면들을 참조하여, 아래의 상세한 설명을 읽음으로써 더 완전히 이해될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 터치 패널의 평면도이다.
도 2는 도 1의 영역(A)의 저면도이다.
도 3은 도 2의 세그먼트(3)의 단면도이다.
도 4는 도 2의 영역(B)의 확대도이다.
도 5는 도 1의 또 다른 실시 예의 영역(A)의 저면도이다.
도 6은 도 1의 영역(C)의 저면도이다.
도 7은 도 6의 세그먼트(7)의 단면도이다.
도 8은 도 6의 영역(D)의 확대도이다.
도 9는 본 발명의 또 다른 실시 예에 따른 터치 패널의 단면도이며, 도 9의 프로파일 위치는 도 3의 위치와 같다.
도 10 내지 도 12는 본 발명의 하나 이상의 실시 예에 따른 제 1 감지 구조를 패터닝하는 연속적인 개략도이다.
도 13은 본 발명의 하나 이상의 실시 예에 따른 제 2 감지 구조를 패터닝하는 연속적인 개략도이다.
상세한 설명을 위하여 첨부된 다이어그램들과 함께 아래의 실시 예들이 설명된다. 명확한 설명을 위하여, 많은 상세 적용 내용이 아래의 설명들에서 설명된다. 그러나, 이러한 상세 적용 내용은 본 발명을 한정하도록 의도되지 않는다는 것을 이해하여야 한다. 즉, 이러한 상세 적용 내용은 본 발명의 실시 예들의 부분들에 필요하지 않다. 게다가, 도면들의 단순성을 위하여, 종래 구조들과 소자들의 일부는 개략적인 도해들로 도시된다.
도 1은 본 발명의 일 실시 예에 따른 터치 패널(10)의 평면도이다. 도 1에 도시된 것과 같이, 터치 패널(10)은 커버 플레이트(100)를 포함한다. 커버 플레이트(100)는 가시 영역(VA) 및 비-가시 영역(NA)을 갖는다. 도 1의 실시 예에서, 비-가시 영역(NA)은 가시 영역(VA)의 4 측면에 배치되고, 비-가시 영역(NA)은 가시 영역(VA)을 둘러싼다. 구체적으로 설명하면, 터치 패널(10)은 커버 플레이트(100) 상에 형성되는 차단 층(130)을 포함할 수 있다. 커버 플레이트(100)는 유리, 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리카보네이트(polycarbonate, PC), 폴리메칠메타크릴레이트(polymethylmethacrylate, PMMA), 또는 다른 중합체 재료들과 같은, 투명 재료들로 만들어질 수 있다. 차단 층(130)은 블랙 포토레지스트(black photoresist)와 같은, 불투명 재료들로 만들어질 수 있고, 커버 플레이트(100) 상의 비-가시 영역(NA)을 정의하도록 구성된다. 즉, 차단 층(130)은 비-가시 영역(NA) 내에 배치되고, 광은 차단 층(130)을 통과할 수 없으며, 따라서 터치 패널(10)의 관련 라인들은 비-가시 영역 내에 배치될 수 있고, 이에 의해 관련 라인들은 사용자에 의해 지각되고 디스플레이의 외관에 영향을 미치는 것이 방지된다. 차단 층(130)의 모서리(edge)는 또한 비-가시 영역(NA) 및 가시 영역(VA)을 정의하도록 구성될 수 있다.
도 2는 도 1의 영역(A)의 저면도이다. 도면에 도시된 것과 같이, 터치 패널(10)은 제 1 감지 구조(110) 및 적어도 하나의 전도 라인(conductive line, 170)을 포함한다. 전도 라인(170)은 비-가시 영역(NA) 내에 배치된다. 제 1 감지 구조(110)는 복수의 제 1 감지 전극(111)을 포함하고, 복수의 제 1 감지 전극(111)은 가시 영역(VA), 및 비-가시 영역(NA)의 적어도 일부분 내에 배치된다. 구체적으로 설명하면, 제 1 감지 전극들(111)은 투명 전도성 재료들로 만들어질 수 있고, 가시 영역(VA)은 사용자들의 터치 입력을 검출하도록 제 1 감지 전극들(111)로 덮일 수 있다. 예를 들면, 일부 실시 예들에서, 복수의 제 1 감지 전극(111)은 전도 라인(170)으로부터 드라이브 신호를 수신하거나, 또는 검출된 신호를 전도 라인(170)에 전송하도록 구성될 수 있다. 일부 실시 예들에서, 복수의 제 1 감지 전극(111)은 전도 라인(170)으로부터 드라이브 신호를 수신할 수 있고 그리고 나서 검출된 신호를 전도 라인(170)에 전송할 수 있다. 동일한 축을 따라 배치되는 제 1 감지 전극들(111) 중 하나의 단부는 가시 영역(VA) 및 비-가시 영역(NA)을 교차하고 전도 라인(170)에 전기적으로 연결된다. 도 2에 도시된 실시 예들과 같이, 동일한 축을 따라 배치되는 제 1 감지 전극들(111) 중에서, 제 1 감지 전극들(111) 중 하나의 단부는 비-가시 영역(NA) 내로 확장하고 전도 라인(170)과 전기적으로 연결된다. 그 결과, 복수의 제 1 감지 전극들(111)에 의해 검출된 감지 신호들은 사용자들의 터치 위치를 계산하도록 처리 유닛(도시되지 않음)에 전송될 수 있다.
도 3은 도 2의 세그먼트(3)의 단면도이고, 도 3의 프로파일 위치는 가시 영역(VA) 및 비-가시 영역(NA)을 교차한다. 도 3에 도시된 것과 같이, 커버 플레이트는 바닥 표면(110)을 갖고, 차단 층(130)은 커버 플레이트(100)의 비-가시 영역(NA)을 형성하도록 바닥 표면(110)을 덮는다. 제 1 감지 전극들(111)은 가시 영역(VA)과 상응하는 커버 플레이트(100)의 바닥 표면(101)을 덮고, 반면에 제 1 감지 전극들(111)은 차단 층(130)의 일부분을 덮기 위하여 비-가시 영역으로 확장한다. 즉, 제 1 감지 전극들(111)은 가시 영역(VA)의 모서리에서 또한 사용자의 터치 입력이 터치 패널(10)에 의해 검출될 수 있도록 보장하기 위하여 가시 영역(VA) 및 비-가시 영역(NA)을 교차한다. 그 결과, 도 3의 실시 예에서, 차단 층(130)이 비-가시 영역(NA) 내에 배치되고 높이(H1)를 갖기 때문에, 제 1 감지 전극들이 가시 영역(VA) 및 비-가시 영역(NA)을 교차할 때, 표면 상의 상승 특징이 발생된다. 바꾸어 말하면, 가시 영역(VA) 내의 제 1 감지 전극들(111)의 표면 및 비-가시 영역(NA) 내의 제 1 감지 전극들(111)의 표면 사이에 높이 차이(△H1)가 존재한다. 높이 차이(△H1)는 터치 패널(10)의 제조 수율이 쉽게 감소되도록 만든다. 예를 들면, 터치 패널(10)의 제조 과정의 단계에서, 복수의 제 1 감지 전극(111)을 형성하기 위하여 패터닝 과정을 실행하는 것이 필요하다. 패터닝 과정의 단계에서, 레지스트들은 높이 차이(△H1)의 위치에서 쉽게 축적되고, 이는 패터닝되지 않은 제 1 감지 전극들(111)이 효율적으로 에칭되고, 패터닝 과정의 실패를 야기하며, 터치 패널(10)의 제조 수율의 감소시키는 것을 차단한다.
도 4는 도 2의 영역(B)의 확대도이다. 도면에 도시된 것과 같이, 가시 영역(VA) 및 비-가시 영역(NA) 사이에 경계 부분(120)이 존재한다. 경계 부분(120)은 실질적으로 어떠한 높이 차이(△H1)도 갖지 않는 영역부터 높이 차이(△H1)를 갖는 영역까지의 영역이고, 또한 제 1 감지 전극들(111)의 표면 상의 상승 특징이 위치되는 영역으로 언급된다. 에칭 라인(제 1 감지 전극들(111) 사이의)으로부터 볼 때, 경계 부분(120)은 실질적으로 차단 층(130)의 모서리(L1)의 위치에 존재한다. 일부 실시 예들에서, 차단 층(130)의 모서리(L1)는 중심선(centerline)으로 간주되고, 경계 부분(120)은 중심선으로부터 두 개의 반대편 측면을 향하여(도 4의 X 및 -X 방향인, 커버 플레이트(100)의 중심 및 커버 플레이트(110)의 모서리를 향하여) 결정된 거리(예를 들면, 0.4, 0.5, 또는 0.8 밀리미터)를 확장하는 범위를 포함한다. 도 4는 패터닝 과정에 의해 패터닝된, 복수의 제 1 감지 전극(111)을 도시하고, 가시 영역(VA) 내의 어떠한 두 개의 인접한 제 1 감지 전극(111)은 그것들 사이에 제 1 피치(D1)를 갖고, 가시 영역(VA) 및 비-가시 영역(NA)의 경계 부분에서 어떠한 두 개의 인접한 제 1 감지 전극(111)은 그것들 사이에 제 2 피치(D2)를 갖는다. 도 4의 실시 예에서, 제 2 피치(D2)는 제 1 피치(D1)보다 크다. 따라서, 제 2 피치(D2)를 제 1 피치(D1)보다 크게 디자인함으로써, 복수의 제 1 감지 전극(111)의 패터닝 과정에서, 불완전한 에치(etch)가 발생되는 것이 방지될 수 있다.
더 상세히 설명하면, 경계 부분(120)의 위치에서, 레지스트들의 축적의 문제점은 제 2 피치(D2)의 중심에서보다 제 1 감지 전극들(111)과 인접한 제 2 피치(D2)의 모서리에서 더 심각하다. 그 결과, 복수의 제 1 감지 전극(111)의 패터닝 과정에서, 만일 제 2 피치(D2)가 제 1 피치(D1)보다 크도록 디자인되면, 제 1 감지 전극들(111)과 인접한 제 2 피치(D2)의 모서리에서 불완전한 에치의 문제점들은 방지될 수 있고, 결과로서 생긴 두 인접한 제 1 감지 전극(111) 사이의 전기 단락(short circuit)이 발생하는 것이 방지될 수 있다.
도 5는 도 1의 또 다른 실시 예의 영역(A)의 저면도이다. 도 5는 도 2와 유사하나, 차이점은 비-가시 영역(NA)에서, 차단 층(130)이 커버 플레이트(100) 상에 배치되고, 전도 라인(170)이 차단 층(130) 상에 배치되며, 절연 층(171)이 전도 라인(170)이 배치되지 않은 영역 내의 차단 층(130) 상에 배치된다는 점이다. 절연 층(171)은 폴리이미드(polyimide, PI), 실리콘 산화물(SiO2), 질화규소(SiN), 실리콘 카보나이트라이드(silicon carbonitride, SiCN), 탄화규소(SiC)와 같은, 다양한 비-전도성 재료들로 만들어질 수 있다. 따라서, 감지 전극들(제 1 감지 전극들(111)과 같은)이 배치될 때, 절연 층(171)은 차단 층(130) 및 제 1 감지 전극들(111) 사이에 배치되고, 절연 층(171)은 또한 전도 라인(170)의 일부분 및 제 1 감지 전극들(111) 사이에 배치되며, 이에 의해 감지 전극들이 감지 전극들이 상응하지 않는 전도 라인(170)과 직접 접촉되는 것을 방지한다. 이러한 실시 예에서, 경계 부분(120)은 차단 층(130)의 모서리부터 절연 층(170)의 모서리까지의 범위를 포함한다. 일부 실시 예들에서, 경계 부분(120)은 차단 층(130)의 모서리(L1)의 정상 방향(도 5의 커버 플레이트(100)의 중심을 향하는 X 방향과 같은)으로 결정된 거리(예를 들면, 0.4, 0.5, 또는 0.6 밀리미터)를 확장하거나, 또는 절연 층(171)의 모서리(L2)의 정상 방향(도 5의 커버 플레이트(100)의 중심을 향하는 X 방향과 같은)으로 결정된 거리(예를 들면, 0.4, 0.5, 또는 0.6 밀리미터)를 확장하는 범위로서 정의될 수 있다.
그 다음에, 다시 도 1이 참조된다. 도 1의 실시 예에서, 차단 층(130)은 적어도 하나의 속파기(hollow-out) 패턴(135)을 포함할 수 있다. 도면에 도시된 것과 같이, 예를 들면, 속파기 패턴(135)은 리턴 키(return key)의 패턴 또는 홈 키의 패턴일 수 있다. 이러한 실시 예에서, 속파기 패턴(135)의 위치에 또한 감지 전극들이 존재한다. 따라서, 본 발명의 터치 패널(10)을 사용하는 전자 장치들은 종래의 물리적 버튼 구조가 완전히 제거될 수 있다.
구체적으로 설명하면, 도 1의 영역(C)의 저면도인, 도 6을 참조한다. 도면들에 도시된 것과 같이, 터치 패널(10)은 제 2 감지 구조(140)를 더 포함한다. 제 2 감지 구조(140)는 복수의 제 2 감지 전극(141)을 포함한다. 도 6의 실시 예에서, 제 2 감지 전극들(141)은 투명 전도성 재료들로 만들어지고, 제 2 감지 전극들(141)은 비-가시 영역(NA) 내에 배치된다. 제 2 감지 전극들(141)은 적어도 부분적으로 속파기 패턴(135)을 덮는다. 이러한 방법으로, 사용자들이 도 1의 속파기 패턴(135)을 터치할 때, 제 2 감지 전극들(141)은 사용자들의 터치 입력을 검출할 수 있다.
더 구체적으로 설명하면, 예로서 도 6을 참조하면, 복수의 제 2 감지 전극(141)은 전극들(141a), 전극들(141b), 및 전극들(141c)로 세분할 수 있고, 전극들(141a)은 전도 라인(170)으로부터 드라이브 신호를 수신할 수 있고, 전극들(141b)은 터치 패널(10) 상의 터치에 의해 발생되는 신호를 전도 라인(170)으로 전송할 수 있거나; 대안으로서, 전극들(141a)은 전도 라인(170)으로부터 드라이브 신호를 수신할 수 있고, 전극들(141a)은 터치 패널(10) 상의 터치에 의해 발생되는 신호를 전도 라인(170)으로 전송할 수 있다. 일부 실시 예들에서, 전극들(141a) 및 전극들(141b)은 전도 라인(170)으로부터 드라이브 신호들을 수신할 수 있고, 그리고 나서 터치 패널(10) 상의 터치에 의해 발생되는 신호들을 전도 라인(170)으로 전송할 수 있다. 전극들(141c)은 보이드(void) 전극들이고 전극들(141a) 및 전극들(141b) 사이의 광학 정합(optical match)을 수립하도록 구성되며, 따라서 전극들(141a) 및 전극들(141b)의 라인들은 육안으로 쉽게 지각되지 않는다. 게다가, 전극들(141c)은 전극들(141a) 및 전극들(141b) 사이의 혼선이 민감도에 영향을 미치는 것을 방지하도록 전극들(141a) 및 전극들(141b) 사이에 배치된다. 전극들(141a)은 브리징 라인(bridging line, 180a)을 통하여 축(A)을 따라 서로 전기적으로 연결될 수 있고, 전극들(141b)은 브리징 라인(180b)을 통하여 축(B)을 따라 서로 전기적으로 연결될 수 있으며, 브리징 라인(180a) 및 브리징 라인(180b)은 서로 분리된다. 제 2 감지 전극들(141)의 패턴들은 단지 일례로서 사용된다는 것을 이해하여야 한다. 다른 실시 예들에서, 제 2 감지 전극들(141)은 통상의 지식을 가진 자들에 알려진 패턴 또는 구조를 사용할 수 있다.
도 7은 도 6의 세그먼트(7)의 단면도이다. 이제 도 6 및 도 7이 참조된다. 속파기 패턴(135)의 위치에 차단 층(130)이 존재하지 않는데, 그 이유는 그것이 비-가시 영역(VA) 내에 존재하기 때문이다. 따라서, 비-가시 영역(NA)에서, 속파기 패턴(135) 내의 제 2 감지 전극들(141)의 표면 및 속파기 패턴(135) 외부의 제 2 감지 전극들(141)의 표면 사이에 높이 차이(△H2)가 존재한다. 제 1 감지 전극들(111)이 효율적으로 에칭되는 것을 쉽게 차단하는 도 3의 높이 차이(△H1)와 유사하게, 높이 차이(△H2)는 또한 제 2 감지 전극(141)이 효율적으로 에칭되고, 이에 의해 터치 패널(10)의 제조 수율을 감소시키는 것을 쉽게 차단시킨다.
도 8은 도 6의 영역(D)의 확대도이다. 도 8에서, 패터닝 과정에 의해 패터닝된 복수의 제 2 감지 전극(141)이 도시된다. 도면들에 도시된 것과 같이, 속파기 패턴(135)은 모서리 부분(190)을 갖는다. 속파기 패턴(135)의 모서리 부분(190)은 실질적으로 도 7에서 어떠한 높이 차이(△H2)도 갖지 않은 영역부터 높이 차이(△H2)를 갖는 영역까지의 영역이고, 또한 제 2 감지 전극들(141)의 표면 상의 상승 특징이 위치되는 영역으로서 언급된다. 구체적으로 설명하면, 차단 층(130)의 모서리(L1)는 중심선으로 간주되고, 모서리 부분(190)은 중심선으로부터 두 개의 반대편 측면을 향하여(도 8의 X 및 -X 방향인, 커버 플레이트(100)의 중심 및 커버 플레이트(100)의 모서리를 향하여) 결정된 거리(예를 들면, 0.4, 0.5, 또는 0.8 밀리미터)를 확장하는 범위를 포함한다. 도 8의 실시 예에서, 속파기 패턴(135)의 전극들 중에서, 어떠한 두 개의 인접한 제 2 감지 전극(141)은 그것들 사이에 제 3 피치(D3)를 갖는다. 속파기 패턴의 모서리 부분(190)에서, 어떠한 두 개의 인접한 감지 전극(141)은 그것들 사이에 제 4 피치(D4)를 갖고, 제 4 피치(D4)는 제 3 피치(D3)보다 크다. 그 결과, 제 4 피치(D4)를 제 3 피치(D3)보다 크도록 디자인함으로써, 복수의 제 2 감지 전극(141)의 패터닝의 과정에서, 불완전한 에치가 발생하는 것이 방지될 수 있다.
더 상세히 설명하면, 모서리 부분(190)의 위치에서, 레지스트들의 축적의 문제점은 제 4 피치(D4)의 중심에서보다 제 2 감지 전극들(141)과 인접한 제 4 피치(D4)의 모서리에서 더 심각하다. 그 결과, 복수의 제 2 감지 전극(141)의 패터닝 과정에서, 만일 제 4 피치(D4)가 제 3 피치(D3)보다 크도록 디자인되면, 제 2 감지 전극들(141)과 인접한 제 4 피치(D4)의 모서리에서 불완전한 에치의 문제점들은 방지될 수 있고, 결과로서 생긴 두 인접한 제 2 감지 전극(141) 사이의 전기 단락이 발생하는 것이 방지될 수 있다.
도 8을 참조하면, 속파기 패턴(135)에서, 어떠한 인접한 두 개의 제 2 감지 전극(141)은 그것들 사이에 제 5 피치(D5)를 갖는다. 본 발명의 실시 예들에서, 속파기 패턴(135) 내의 제 2 감지 전극들(141)은 표면 상의 덜한 상승 특징을 갖고, 제 5 피치(D5)가 제 4 피치(D4)보다 작을 때 에치 라인을 지각하는 가능성은 감소될 수 있고, 제 5 피치(D5)가 제 3 피치(D4)보다 클 때 전극들 사이의 전기 단락의 가능성은 감소될 수 있으며, 따라서 속파기 패턴(135) 내의 제 5 피치(D5)는 제 3 피치(D3)보다 크거나 또는 동등하도록, 혹은 제 4 피치(D4)와 동등하거나 또는 작도록 디자인될 수 있고, 제 2 감지 전극들(141)의 패터닝 결과는 영향을 받지 않을 수 있다.
일부 실시 예들에서, 잉크 층(ink layer)이 제 2 감지 구조(140) 상에(제 2 감지 구조(140) 및 백라이트 모듈(backlight module) 사이에) 배치될 수 있고, 잉크 층은 색들 및 투과도를 가질 수 있으며, 따라서 속파기 패턴(135)은 상응하는 색들을 나타낼 수 있다.
도 9는 본 발명의 또 다른 실시 예에 따른 터치 패널(20)의 단면도이고, 도 9의 프로파일 위치는 도 3의 위치와 동일하다. 도면에 도시된 것과 같이, 본 실시 예 및 도 3의 실시 예 사이의 차이는 도 3의 실시 예에서, 제 1 감지 전극들(111)과 차단 층(130)이 모두 커버 플레이트(100) 상에 배치되나, 본 실시 예에서, 제 1 감지 전극들(111)과 차단 층(130)은 커버 플레이트(100)로부터 분리되어 배치된다는 점이다. 더 자세히 설명하면, 예를 들면 도 3의 실시 예에서, 터치 패널(10)은 유리 일체형(One Glass Solution, OGS) 터치 패널일 수 있고, 도 9의 실시 예에서, 터치 패널(10)은 두 개의 유리 층을 갖는 터치 패널(20)일 수 있다.
더 구체적으로, 도 9의 실시 예에서, 터치 패널은 기판(150)을 포함할 수 있다. 기판(150)은 유리, 폴리에틸렌테레프탈레이트(PET), 폴리카보네이트(PC), 폴리메칠메타크릴레이트(PMMA), 또는 다른 중합체 재료들과 같은, 투명 또는 불투명 재료로 만들어질 수 있다. 기판(150)은 커버 플레이트(100)의 바닥 표면(101)과 마주보는 로딩 표면(loading surface, 151)을 가질 수 있다. 차단 층(130)은 커버 플레이트(100)의 비-가시 영역(NA)을 형성하기 위하여 로딩 표면(151)의 일부분 상에 배치된다. 제 1 감지 구조(110)의 제 1 감지 전극들(111)은 가시 영역과 상응하는 차단 층(130) 및 로딩 표면(151)을 덮는다. 제 1 감지 구조(110)가 가시 영역(VA) 및 비-가시 영역(NA)을 교차하기 때문에, 제 1 감지 구조(110)는 가시 영역(VA) 및 비-가시 영역(NA)의 경계 부분에서 표면 상의 상승 특징을 갖는다. 이와 관련하여, 도 3에 도시된 것과 유사하게, 제 2 피치(D2)를 제 1 피치(D1)보다 크도록 디자인함으로써, 복수의 제 1 감지 전극(111)의 패터닝 과정에서, 불완전한 에치가 발생하는 것이 방지될 수 있다.
유사하게, 도 2의 터치 패널(20)의 구조에서, 제 2 전극들(141)이 또한 기판(150)의 로딩 표면(151, 도시되지 않음) 상에 형성된다. 유사하게, 만일 제 2 감지 전극들(141)이 도 8의 구조로서, 불완전한 에치를 야기할 수 있는, 표면 상의 상승 특징을 가지면, 인접한 제 2 감지 전극들(141) 사이의 거리는 평평한 부분(도 8의 속파기 패턴(135) 중에서)보다 크도록 디자인될 수 있고, 이에 의해 표면 상의 상승 특징이 터치 패널(20)의 제조 수율에 영향을 미치는 것을 방지한다.
더 나은 이해를 위하여, 아래의 실시 예들은 터치 패널을 제조하기 위한 방법을 제공하고, 방법은 다음의 단계들을 포함한다:
S1 : 커버 플레이트를 제공하는 단계;
S2 : 차단 층을 형성하는 단계; 및
S3 : 패터닝된 제 1 감지 구조를 형성하는 단계.
도 1을 참조하면, 단계 S1에서, 커버 플레이트는 가시 영역(VA) 및 비-가시 영역(NA)을 갖고 이들을 정의하며, 비-가시 영역(NA)은 가시 영역(VA)을 둘러싼다. 그 다음에, 단계 S2에서, 비-가시 영역(NA) 내에 차단 층(130)이 형성된다. 도 3에 도시된 것과 같이, 만일 터치 패널(10)이 유리 일체형의 구조이면, 차단 층(130)은 커버 플레이트(100)의 바닥 표면(101) 상에 형성될 수 있고, 제 1 감지 구조(110)는 차단 층(130)의 일부분 상에 형성되며 커버 플레이트(100)의 바닥 표면(101)은 가시 영역(VA)과 상응한다. 도 9에 도시된 것과 같이, 만일 터치 패널(20)이 두 개의 유리 층의 구조이면, 터치 패널(20)을 제조하기 위한 방법은 기판(150)을 제공하는 단계를 더 포함한다. 게다가, 차단 층(130)을 형성하는 단계는 기판(150)의 로딩 표면(151) 상에 차단 층(130)을 형성하는 단계를 더 포함할 수 있고, 제 1 감지 구조(110)는 차단 층(130)의 일부분 상에 형성될 수 있고 기판(150)의 로딩 표면(151)은 가시 영역(VA)과 상응한다.
일부 실시 예들에서, 예를 들면, 커버 플레이트(100)는 투명 유리 재료일 수 있으나, 이는 본 발명을 한정하여서는 안 된다. 차단 층(130)은 블랙 레지스트와 같은, 불투명 재료들로 만들어질 수 있고, 차단 층(130)은 각인(imprinting) 또는 코팅에 의해 비-가시 영역(NA) 내에 형성될 수 있으나. 이는 본 발명을 한정하여서는 안 된다.
도 2를 참조하면, 단계 S3에서, 패터닝된 제 1 감지 구조(110)는 가시 영역(VA) 및 비-가시 영역(NA)이 적어도 일부분 내에 형성될 수 있다. 구체적으로 설명하면, 제 1 감지 구조의 패터닝의 연속적인 개략도를 도시한, 도 10 내지 도 12를 참조하면, 도 10 내지 도 12에 도시된 위치는 제조 과정에서의 도 3 내지 도 4의 위치와 유사하다. 도면들에 도시된 것과 같이, 제 1 감지 구조(110)를 패터닝하는 단계는 다음의 단계를 더 포함할 수 있다:
S3.1 : 가시 영역(VA) 및 비-가시 영역(NA)이 적어도 일부분 내에 제 1 감지 전극 층(111a)을 형성하는 단계;
S3.2 : 제 1 감지 전극 층(111a) 상에 레지스트 층(160)을 코팅하는 단계;
S3.3 : 제 1 감지 전극 층(111a) 상에 레지스트 층(160)의 복수의 제 1 감지 전극 패턴(160a)을 형성하는 단계; 및
S3.4 : 제 1 감지 전극 패턴들(160a)의 사용에 의해 제 1 감지 전극 층(111a)을 에칭하는 단계.
도 10에 도시된 것과 같이, 단계 S3.1에서, 제 1 감지 전극 층(111a)은 가시 영역(VA)과 상응하는 커버 플레이트(100)의 표면(도 3의 바닥 표면(101)인)을 덮고, 적어도 부분적으로 차단 층(130)을 덮는다. 제 1 감지 전극 층(111a)은 인듐 주석 산화물(indium tin oxide, ITO) 및 인듐 아연 산화물(IZO)과 같은, 투명 전도성 재료로 만들어질 수 있다.
그 다음에, 도 11에 도시된 것과 같이, 단계 S3.2에서, 레지스트 층(160)은 가시 영역(VA) 또는 비-가시 영역(NA)의 평평한 부분에서 높이(H2)를 가질 수 있다. 레지스트 층(160)은 가시 영역(VA) 및 비-가시 영역(NA)의 경계 부분(120)에서 높이(H3)를 가질 수 있다. 레지스트 층(160)이 표면 상의 상승 특징이 위치되는, 경계 부분(120)에서 축적되기 때문에, 경계 부분(120)에서의 높이는 평평한 부분에서의 높이(H3)보다 크며, 따라서 아래의 발생(발전) 과정들에서, 경계 부분(120)에서의 레지스트 층(160)은 불완전하게 발생(발전)하고, 근본적인 제 1 감지 층(111a)은 불완전하게 에칭된다.
그 다음에, 도 12에 도시된 것과 같이, 단계 S3.3에서, 복수의 제 1 감지 전극 패턴들(160a)이 노출 및 발생 과정과 같은, 레지스트 층(160)의 패터닝에 의해 형성된다. 도면에 도시된 것과 같이, 경계 부분(120)에서, 제 1 감지 전극 패턴들(160a)은 그것들 사이에 제 1 에치 보상 피치(first etch compensation pitch, E1)를 갖는다. 구체적으로 설명하면, 제 1 에치 보상 피치(E1)의 값은 도 4의 제 2 피치(D2)의 값 및 보상 값의 합이다. 도 12에 도시된 영역(E)으로서, 두 개의 인접한 제 1 감지 전극 패턴(160a) 사이의 경계 부분에서 완전하게 발생되지 않은(특히, 제 1 감지 전극 패턴들(160a)에 인접한 제 1 에치 보상 피치(E1)의 모서리 부분 사이에) 나머지 레지스트 층(160)이 존재할 수 있기 때문에, 따라서, 제 1 감지 전극 층(111a)의 경계 부분(120-)에서의 에칭 효과는 악화된다. 따라서, 도 12의 실시 예에서, 두 개의 인접한 제 1 감지 전극 패턴(160a) 사이의 거리를 확대함으로써, 그 뒤에 제 1 감지 층(111a)의 에칭에서, 에치 과정의 불완전성에 기인하는 두 개의 인접한 제 1 감지 전극(111) 사이에 전기 단락이 생산되는 것이 방지될 수 있다.
일부 실시 예들에서, 경계 부분(120)에서, 차단 층(130)의 모서리는 경사(slope)를 가질 수 있다. 제 1 보상 값은 차단 층(130)의 모서리의 경사에 비례한다. 구체적으로 설명하면, 차단 층(130)은 가시 영역(VA)에 가까운 차단 층(130)의 경사를 언급하고, 차단 층(130)의 모서리의 경사는 경사도(degree of incline)이다. 즉, 경사가 클수록, 차단 층(130)의 모서리에서 레지스트 층(160)의 축적은 더 심각해지고, 제 1 보상 값의 값은 더 커진다. 실제 적용들에서, 제 1 에치 보상 값(E1)은 약 34 밀리미터일 수 있고, 제 2 피치의 값은 약 30 밀리미터일 수 있으며, 제 1 보상 값은 약 4 밀리미터일 수 있으나, 이는 본 발명의 범위를 한정해서는 안 된다.
그 다음에, 도 3 및 도 12가 참조된다. 단계 S3.4에서, 복수의 패터닝된 제 1 감지 전극(111)은 레지스트 층(160) 상의 제 1 감지 전극 패턴들(160a)에 의해 형성될 수 있다. 도 12 및 도 4로부터, 경계 부분(120)에서 레지스트 층(160)의 축적에 기인하여, 경계 부분(120)에서, 두 개의 인접한 제 1 감지 전극(111) 사이의 제 2 피치(D2)가 제 1 에치 보상 피치(E1)보다 작을 수 있다는 사실이 알려졌다.
일부 실시 예들에서, 도 5에 도시된 것과 같이, 비-가시 영역(NA)에서, 제 1 감지 구조(110) 및 차단 층(130) 사이에 절연 층이 형성되고, 경계 부분(120)은 차단 층(130)의 모서리(L1)부터 절연 층의 모서리(L2)까지의 범위를 포함한다.
도 1을 참조하면, 차단 층(130)을 형성하는 단계는 속파기 패턴(135)을 형성하는 단계를 포함한다. 도 1에 도시된 것과 같이, 속파기 패턴(135)은 리턴 키의 패턴 또는 홈 키의 패턴일 수 있다. 일부 실시 예들에서, 속파기 패턴(135)은 리소그래피(lithography) 과정에 의해 형성될 수 있으나, 이는 본 발명을 한정해서는 안 된다.
그 다음에, 도 6이 참조된다. 도면에 도시된 것과 같이, 일부 실시 예들에서, 터치 패널(10)을 제조하기 위한 방법은 다음의 단계를 더 포함한다:
S4 : 패터닝된 제 2 감지 전극 구조(140)를 형성하는 단계.
구체적으로 설명하면, 제 2 감지 구조(140)의 패터닝의 개략도를 도시한, 도 13이 참조된다. 도면에 도시된 것과 같이, 제 2 감지 구조(140)를 패터닝하는 단계는 다음의 단계를 더 포함한다:
S4,1 : 비-가시 영역(NA) 내에 제 2 감지 전극 층(140a)을 형성하는 단계;
S4.2 : 제 2 감지 전극 층(140a) 상에 레지스트 층(160')을 코팅하는 단계;
S4.3 : 제 2 감지 전극 층(140a) 상에 레지스트 층(160')의 복수의 제 2 감지 전극 패턴(160a')을 형성하는 단계; 및
S4.4 : 복수의 제 2 감지 전극 패턴(160a')을 사용함으로써 제 2 감지 전극 층(140a)을 형성하는 단계.
도 13에 도시된 것과 같이, 단계 S4.1에서, 제 2 감지 전극 층(140)은 적어도 부분적으로 속파기 패턴(135)을 덮는다. 일부 실시 예들에서, 제 2 감지 전극 층(140a)은 안듐 주석 산화물(ITO) 및 인듐 아연 산화물(IZO)과 같은, 투명 전도성 재료들로 만들어질 수 있고, 제 2 감지 전극 층(140a) 및 제 1 감지 전극 층(111a)은 동일한 과정에 의해 형성될 수 있다.
단계 S4.2에서, 도 13의 레지스트 층(160') 및 도 11의 레지스트 층(160)은 동일한 과정에 의해 형성될 수 있다. 도 13에 도시된 것과 같이, 레지스트 층(160)은 속파기 패턴(130) 내 또는 속파기 패턴(135) 외부의 평평한 표면에서 높이(H4)를 갖는다. 레지스트 층(160')은 속파기 패턴(135)의 모서리 부분(190)에서 높이(H5)를 갖는다. 레지스트 층(160')이 표면 상의 상승 특징이 위치되는 모서리 부분(190)에서 축적되기 때문에, 모서리 부분(190)에서의 높이(H5)는 평평한 부분에서의 높이(H4)보다 크다. 따라서, 다음의 발생 과정에서, 모서리 부분(190)에서의 레지스트 층(160')은 불완전하게 발생되고, 따라서 근본적인 제 2 감지 층(141a)은 불완전하게 에칭된다.
그 결과, 단계 S4.3으로서, 제 2 감지 전극 패턴들(160a')은 그것들 사이에 제 2 보상 피치(E2)를 가질 수 있다. 구체적으로 설명하면, 제 2 에치 보상 피치(E2)의 값은 도 8의 제 4 피치(D4)의 값 및 제 2 보상 값의 합이다. 도 13의 영역(F)에 도시된 것과 같이, 두 개의 인접한 제 2 감지 전극 패턴(160a') 사이의, 에치 부분(190)에서, 완전하게 발생되지 않은(특히, 제 1 감지 전극 패턴들(160a)에 인접한 제 1 에치 보상 피치(E1)의 모서리 부분 사이에) 나머지 레지스트 층(160)이 존재할 수 있기 때문에, 따라서, 제 2 감지 전극 층(140a)의 에칭 효과는 악화된다. 그 결과, 도 13의 실시 예에서, 두 개의 인접한 제 2 감지 전극 패턴(160a') 사이의 거리를 확대함으로서, 뒤따르는 에치 과정에서의 불완전성에 기인하여 두 개의 인접한 제 2 감지 전극(141) 사이에 전기 단락이 생산되는 것이 방지될 수 있다.
일부 실시 예들에서, 에치 부분(190)에서, 차단 층(130)의 모서리는 경사를 가질 수 있다. 제 2 보상 값은 차단 층(130)의 모서리의 경사에 비례한다. 실제 적용들에서, 제 2 에치 보상 피치(E2)는 약 34 밀리미터일 수 있고, 제 4 피치의 값은 약 30 밀리미터일 수 있으며, 제 2 보상 값은 약 4 밀리미터일 수 있으나, 이는 본 발명의 범위를 한정해서는 안 된다.
그 다음에, 단계 S4.4에서, 레지스트 층(160')의 상응하는 제 2 감지 전극 패턴들(160a')에 의해 복수의 패터닝된 제 2 감지 전극(141)이 형성될 수 있다. 도 13 및 도 8로부터, 에치 부분(190)에서 레지스트 층(160')의 축적에 기인하여, 에치 부분(190)에서, 두 개의 인접한 제 2 감지 전극(141) 사이의 제 4 피치(D4)가 제 2 에치 보상 피치(E2)보다 작을 수 있다는 사실이 알려졌다.
결론적으로, 레지스트는 표면 상의 상승 특징이 위치되는 변화 위치(경계 부분 및 모서리 부분과 같은)에서 축적할 수 있다. 그 결과, 본 발명의 하나 이상의 실시 예에서, 표면 상의 상승 특징이 위치되는 변화 위치에서, 두 개의 인접한 감지 전극(제 1 감지 전극들 및 제 2 감지 전극들과 같은) 사이의 거리는 평평한 부분의 거리보다 더 크도록 요구되며, 이에 의해 감지 전극들(제 1 감지 전극들 및 제 2 감지 전극들과 같은) 중에서 에치 과정에서의 불완전성으로부터 야기되는 전기 단락의 가능성이 감소되며 터치 패널들의 제조 수율을 증가시킨다.
비록 본 발명의 특정 실시 예들을 참조하여 본 발명이 상세하게 설명되었으나, 이는 본 발명을 한정해서는 안 된다. 본 발명의 범위 또는 정신을 벗어나지 않고 본 발명의 구조에 대한 다양한 변형들과 변경들이 만들어질 수 있다는 것은 통상의 지식을 가진 자들에 자명해질 것이다. 이전의 설명과 설명하여, 본 발명은 그것들이 아래의 청구항들의 범위 내에 포함될 때 본 발명의 변형들과 변경들을 포함하는 것으로 의도된다.
10 : 터치 패널
20 : 터치 패널
100 : 커버 플레이트
101 : 바닥 표면
110 : 제 1 감지 구조
111 : 제 1 감지 전극
120 : 경계 부분
130 : 차단 층
135 : 속파기 패턴
140 : 제 2 감지 구조
141 : 제 2 감지 전극
150 : 기판
151 : 기판의 로딩 표면
160 : 레지스트 층
160a : 제 1 감지 전극 패턴
170 : 전도 라인
171 : 절연 층
180a, 180b : 브리징 라인
190 : 모서리 부분
NA : 비-가시 영역
VA : 가시 영역

Claims (21)

  1. 터치 패널에 있어서,
    가시 영역 및 비-가시 영역을 갖는 커버 플레이트, - 상기 비-가시 영역은 상기 가시 영역을 둘러싸고 있음 -;
    상기 비-가시 영역을 정의하도록 구성되는 차단 층; 및
    복수의 제 1 감지 전극을 포함하는 제 1 감지 구조, - 상기 제 1 감지 전극은 상기 가시 영역 및 상기 비-가시 영역의 적어도 일부분 내에 배치되고, 상기 가시 영역 내의 어떠한 두 개의 인접한 제 1 감지 전극은 그것들 사이에 제 1 피치를 가지며, 상기 가시 영역 및 상기 비-가시 영역의 경계 부분에서 어떠한 두 개의 인접한 제 1 감지 전극은 그것들 사이에 제 2 피치를 가지며, 상기 제 2 피치는 상기 제 1 피치보다 큼 -;을 포함하고
    상기 차단 층은 속파기 패턴을 포함하고, 상기 터치 패널은 복수의 제 2 감지 전극을 포함하는 제 2 감지 구조를 더 포함하며, 상기 제 2 감지 전극들은 상기 비-가시 영역 내에 배치되고 적어도 부분적으로 상기 속파기 패턴을 덮으며, 상기 속파기 패턴 중에서 어떠한 두 개의 인접한 제 2 감지 전극은 그것들 사이에 제 3 피치를 갖고, 상기 속파기 패턴의 모서리 부분에서 어떠한 두 개의 인접한 제 2 감지 전극은 그것들 사이에 제 4 피치를 가지며, 상기 제 4 피치는 상기 제 3 피치보다 큰, 터치 패널.
  2. 제 1항에 있어서, 상기 제 1 감지 전극들은 상기 가시 영역 내의 상기 제 1 감지 전극들의 표면 및 상기 비-가시 영역 내의 상기 제 1 감지 전극들의 표면 사이에 높이 차이를 갖는, 터치 패널.
  3. 삭제
  4. 제 1항에 있어서, 상기 제 2 감지 전극들은 상기 속파기 패턴 내의 상기 제 2 감지 전극들의 표면 및 상기 속파기 패턴 외부의 상기 제 2 감지 전극들의 표면 사이에 높이 차이를 갖는, 터치 패널.
  5. 제 1항에 있어서, 상기 커버 플레이트는 바닥 표면을 갖고, 상기 차단 층은 상기 커버 플레이트의 상기 비-가시 영역을 형성하도록 상기 바닥 표면의 일부분을 덮으며, 상기 제 1 감지 전극들은 상기 차단 층의 일부분 및 상기 가시 영역과 상응하는 상기 바닥 표면을 덮는, 터치 패널.
  6. 제 1항에 있어서, 로딩 표면을 갖는 기판을 더 포함하고, 상기 로딩 표면은 상기 커버 플레이트의 바닥 표면과 마주보며, 상기 차단 층은 상기 커버 플레이트의 상기 비-가시 영역을 형성하도록 상기 로딩 표면의 일부분 상에 배치되며, 상기 제 1 감지 구조는 상기 차단 층의 일부분 및 상기 가시 영역과 상응하는 상기 로딩 표면을 덮는, 터치 패널.
  7. 제 1항에 있어서, 상기 비-가시 영역 내에 적어도 하나의 전도 라인을 더 포함하고, 상기 제 1 감지 전극들 중 하나의 단부는 상기 전도 라인에 전기적으로 연결되는, 터치 패널.
  8. 제 1항에 있어서, 상기 경계 부분은 중심선으로부터 두 개의 반대편 측면을 향하여 결정된 거리를 확장하는 범위를 포함하고, 상기 차단 층의 모서리는 상기 중심선으로 간주되는, 터치 패널.
  9. 제 1항에 있어서, 상기 비-가시 영역 내에 배치되고 상기 제 1 감지 구조 및 상기 차단 층 사이에 형성되는 절연 층을 더 포함하고, 상기 경계 부분은 상기 차단 층의 모서리로부터 상기 절연 층의 모서리로 확장하는 범위를 포함하는, 터치 패널.
  10. 제 9항에 있어서, 상기 경계 부분의 범위는 상기 차단 층의 상기 모서리의 정상 방향으로 결정된 거리를 확장하거나, 또는 상기 절연 층의 상기 모서리의 정상 방향으로 상기 결정된 거리를 확장하는, 터치 패널.
  11. 터치 패널을 제조하기 위한 방법에 있어서,
    가시 영역 및 비-가시 영역을 갖는 커버 플레이트를 제공하는 단계, - 상기 비-가시 영역은 상기 가시 영역을 둘러싸고 있음 -;
    상기 커버 플레이트의 상기 비-가시 영역을 정의하도록 구성되는 차단 층을 형성하는 단계; 및
    상기 가시 영역 및 상기 비-가시 영역의 일부분 내에 패터닝된 제 1 감지 구조를 형성하는 단계, - 상기 제 1 감지 구조는 복수의 제 1 감지 전극을 포함하고, 상기 가시 영역 내의 어떠한 두 개의 인접한 제 1 감지 전극은 그것들 사이에 제 1 피치를 가지며, 상기 가시 영역 및 상기 비-가시 영역의 경계 부분에서 어떠한 두 개의 인접한 제 1 감지 전극은 그것들 사이에 제 2 피치를 가지며, 상기 제 2 피치는 상기 제 1 피치보다 큼 -;을 포함하며,
    상기 패터닝된 제 1 감지 구조를 형성하는 단계는:
    상기 가시 영역 및 상기 비-가시 영역의 적어도 일부분 내에 제 1 감지 전극 층을 형성하는 단계, - 상기 제 1 감지 전극 층은 적어도 부분적으로 상기 차단 층을 덮음 -;
    상기 제 1 감지 전극 층 상에 레지스트 층을 코팅하는 단계;
    상기 제 1 감지 전극 층 상에 상기 레지스트 층의 복수의 제 1 감지 전극 패턴을 형성하는 단계, - 상기 경계 부분에서 상기 제 1 감지 전극 패턴들은 그것들 사이에 제 1 에치 보상 피치를 갖고, 상기 제 1 에치 보상 피치의 값은 상기 제 2 피치의 값 및 제 1 보상 값의 합과 동일함 -; 및
    복수의 패터닝된 제 1 감지 전극을 형성하기 위하여 상기 제 1 감지 전극 패턴들을 사용함으로써 상기 제 1 감지 전극 층을 에칭하는 단계;를 포함하는, 터치 패널을 제조하기 위한 방법.
  12. 삭제
  13. 제 11항에 있어서, 상기 제 1 보상 값은 4 밀리미터인, 터치 패널을 제조하기 위한 방법.
  14. 제 11항에 있어서, 상기 차단 층의 모서리는 상기 경계 부분에서 경사를 갖고, 상기 제 1 보상 값은 상기 경사에 비례하는, 터치 패널을 제조하기 위한 방법.
  15. 제 11항에 있어서, 상기 차단 층을 형성하는 단계는:
    속파기 패턴을 형성하는 단계를 더 포함하고,
    상기 터치 패널을 제조하기 위한 방법은:
    복수의 제 2 감지 전극을 포함하는 패터닝된 제 2 감지 구조를 형성하는 단계, - 상기 제 2 감지 전극들은 상기 비-가시 영역 내에 배치되고 적어도 부분적으로 상기 속파기 패턴을 덮으며, 상기 속파기 패턴 외부의 어떠한 두 개의 인접한 제 2 감지 전극은 그것들 사이에 제 3 피치를 갖고, 상기 속파기 패턴의 모서리 부분에서 어떠한 두 개의 인접한 제 2 감지 전극은 그것들 사이에 제 4 피치를 가지며, 상기 제 4 피치는 상기 제 3 피치보다 큼 -;를 더 포함하는, 터치 패널을 제조하기 위한 방법.
  16. 제 15항에 있어서, 상기 패터닝된 제 2 감지 구조를 형성하는 단계는:
    상기 비-가시 영역 내에 제 2 감지 전극 층을 형성하는 단계, - 상기 제 2 감지 전극 층은 적어도 부분적으로 상기 속파기 패턴을 덮음 -;
    상기 제 2 감지 전극 층 상에 레지스트 층을 코팅하는 단계;
    상기 제 2 감지 전극 층 상에 상기 레지스트 층의 복수의 제 2 감지 전극 패턴을 형성하는 단계, - 상기 속파기 패턴의 모서리 부분과 교차하는 상기 제 2 감지 전극 패턴들은 그것들 사이에 제 2 에치 보상 피치를 갖고, 상기 제 2 에치 보상 피치의 값은 상기 제 4 피치의 값 및 제 2 보상 값의 합과 동일함 -; 및
    복수의 패터닝된 제 2 감지 전극을 형성하기 위하여 상기 제 2 감지 전극 패턴들을 사용함으로써 상기 제 2 감지 전극 층을 에칭하는 단계;를 포함하는, 터치 패널을 제조하기 위한 방법.
  17. 제 16항에 있어서, 상기 제 2 보상 값은 4 밀리미터인, 터치 패널을 제조하기 위한 방법.
  18. 제 16항에 있어서, 상기 차단 층의 모서리는 상기 속파기 패턴의 상기 모서리 부분에서 경사를 갖고, 상기 제 2 보상 값은 상기 경사에 비례하는, 터치 패널을 제조하기 위한 방법.
  19. 제 11항에 있어서, 상기 차단 층을 형성하는 단계는:
    상기 커버 플레이트의 바닥 표면의 일부분 상에 상기 차단 층을 형성하는 단계;를 더 포함하고,
    상기 패터닝된 제 1 감지 구조를 형성하는 단계는:
    상기 차단 층의 일부분 및 상기 가시 영역과 상응하는 상기 커버 플레이트의 상기 바닥 표면 상에 상기 제 1 감지 구조를 형성하는 단계를 더 포함하는, 터치 패널을 제조하기 위한 방법.
  20. 제 11항에 있어서,
    기판을 제공하는 단계, - 상기 기판은 상기 커버 플레이트의 바닥 표면과 마주보는 로딩 표면을 가짐 -;를 더 포함하고,
    상기 차단 층을 형성하는 단계는:
    상기 로딩 표면의 일부분 상에 상기 차단 층을 형성하는 단계를 더 포함하며,
    상기 패터닝된 감지 구조를 형성하는 단계는:
    상기 차단 층의 일부분 및 상기 가시 영역과 상응하는 상기 기판의 상기 로딩 표면 상에 상기 제 1 감지 구조를 형성하는 단계;를 더 포함하는, 터치 패널을 제조하기 위한 방법.
  21. 제 11항에 있어서,
    상기 비-가시 영역 내에 상기 제 1 감지 구조 및 상기 차단 층 사이에 절연 층을 형성하는 단계;를 더 포함하고, 상기 경계 부분은 상기 차단 층의 모서리부터 상기 절연 층의 모서리까지의 범위를 포함하는, 터치 패널을 제조하기 위한 방법.
KR1020160032162A 2015-03-18 2016-03-17 터치 패널 및 그 제조 방법 KR101801236B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510116749.7 2015-03-18
CN201510116749.7A CN106033276B (zh) 2015-03-18 2015-03-18 触控面板及其制造方法

Publications (2)

Publication Number Publication Date
KR20160113027A KR20160113027A (ko) 2016-09-28
KR101801236B1 true KR101801236B1 (ko) 2017-11-28

Family

ID=54606672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160032162A KR101801236B1 (ko) 2015-03-18 2016-03-17 터치 패널 및 그 제조 방법

Country Status (4)

Country Link
US (1) US10031599B2 (ko)
KR (1) KR101801236B1 (ko)
CN (1) CN106033276B (ko)
TW (2) TWI584166B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033276B (zh) * 2015-03-18 2019-04-02 宸鸿科技(厦门)有限公司 触控面板及其制造方法
US11640210B2 (en) * 2020-11-27 2023-05-02 Tpk Advanced Solutions Inc. Touch panel and touch device
US11650705B2 (en) * 2020-12-07 2023-05-16 Tpk Advanced Solutions Inc. Touch panel, electronic device and manufacture method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471796B (zh) * 2011-02-11 2015-02-01 Wintek Corp 觸控顯示裝置
JPWO2013035276A1 (ja) * 2011-09-06 2015-03-23 凸版印刷株式会社 一体型タッチセンサー基板、これを備える表示装置、および一体型タッチセンサー基板の製造方法
CN103186273B (zh) * 2011-12-29 2016-10-05 宸鸿科技(厦门)有限公司 触控装置及其制造方法
CN202404553U (zh) * 2012-03-01 2012-08-29 祥达光学（厦门）有限公司 具有遮挡金属线路的触摸屏结构
CN103294240B (zh) * 2012-03-05 2016-05-25 群康科技(深圳)有限公司 触控显示系统、显示装置及其画面关闭方法
CN202838245U (zh) * 2012-05-16 2013-03-27 宸鸿科技(厦门)有限公司 触控面板及其应用的触控显示设备
CN103677357B (zh) * 2012-09-06 2016-12-28 宸鸿科技(厦门)有限公司 用于触控面板的盖板结构及其制造方法与触控面板
CN103729081B (zh) * 2012-10-15 2017-07-28 宸鸿科技(厦门)有限公司 触控面板及其制作方法
TW201430635A (zh) * 2013-01-18 2014-08-01 Wintek Corp 觸控面板
TW201447668A (zh) * 2013-06-14 2014-12-16 Wintek Corp 裝飾蓋板及其觸控面板
CN104281294B (zh) * 2013-07-02 2017-10-31 宸鸿科技(厦门)有限公司 触控面板及其盖板结构、图案区感测结构
CN104423674B (zh) * 2013-09-10 2017-09-12 宸鸿科技(厦门)有限公司 触控面板及其制作方法
JP5622133B1 (ja) * 2013-10-25 2014-11-12 大日本印刷株式会社 カバーガラスの製造方法
CN104866126B (zh) * 2014-02-25 2018-08-07 宸鸿科技(厦门)有限公司 触控式面板
TWM484743U (zh) * 2014-04-11 2014-08-21 Wintek Corp 觸控面板及其母板
CN106033276B (zh) * 2015-03-18 2019-04-02 宸鸿科技(厦门)有限公司 触控面板及其制造方法
CN204515730U (zh) * 2015-03-18 2015-07-29 宸鸿科技(厦门)有限公司 触控面板

Also Published As

Publication number Publication date
CN106033276A (zh) 2016-10-19
US20160274689A1 (en) 2016-09-22
CN106033276B (zh) 2019-04-02
TWI584166B (zh) 2017-05-21
US10031599B2 (en) 2018-07-24
TW201635115A (zh) 2016-10-01
TWM508063U (zh) 2015-09-01
KR20160113027A (ko) 2016-09-28

Similar Documents

Publication Publication Date Title
CN110349976B (zh) 阵列基板及其制备方法、显示面板和显示装置
KR101410584B1 (ko) 터치 패널 및 터치 패널의 제조 방법
CN106648195B (zh) 触控显示装置及其驱动方法
TWI454992B (zh) 光穿透觸控面板
KR101770319B1 (ko) 액정표시장치
JP6074055B2 (ja) タッチパネル、及びその製造方法
US20110032207A1 (en) Capacitive touch sensor
US8345020B2 (en) Touch screen panel
EP2209065A2 (en) Touch screen panel and method for fabricating the same
US20100182267A1 (en) Touch screen panel with a window
WO2018028161A1 (zh) 触控基板及其制作方法、显示面板和显示装置
JP4966270B2 (ja) 表示装置
KR101100949B1 (ko) 터치 스크린 패널 및 이를 구비한 영상표시장치
US20170228075A1 (en) Pressure sensing display and manufacturing method thereof
US20120139852A1 (en) Touch panel and touch display panel having the same
US20160034076A1 (en) Touch display device
US20100182254A1 (en) Touch screen panel
JP6653580B2 (ja) タッチパネル装置
TW201516815A (zh) 電容式觸控面板及其製作方法
KR101801236B1 (ko) 터치 패널 및 그 제조 방법
KR20120116867A (ko) 단면 터치패널 구조 및 단면 터치패널 구조의 제조방법
KR20150103601A (ko) 터치 패널
TWM510491U (zh) 觸控面板
KR20160084565A (ko) 터치 스크린 패널의 제조방법
JP2015032214A (ja) タッチパネルセンサおよびタッチ位置検出機能付き表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant