KR101792259B1 - 위상 시프트 컨트롤러, 위상 시프트의 방법, 및 그것들을 이용한 발광장치, 전자기기 - Google Patents

위상 시프트 컨트롤러, 위상 시프트의 방법, 및 그것들을 이용한 발광장치, 전자기기 Download PDF

Info

Publication number
KR101792259B1
KR101792259B1 KR1020110065427A KR20110065427A KR101792259B1 KR 101792259 B1 KR101792259 B1 KR 101792259B1 KR 1020110065427 A KR1020110065427 A KR 1020110065427A KR 20110065427 A KR20110065427 A KR 20110065427A KR 101792259 B1 KR101792259 B1 KR 101792259B1
Authority
KR
South Korea
Prior art keywords
channel
signal
phase shift
pulse signal
level
Prior art date
Application number
KR1020110065427A
Other languages
English (en)
Other versions
KR20120003392A (ko
Inventor
준이치 하기노
신고 하루타
도시카즈 다케이
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010151967A external-priority patent/JP5685015B2/ja
Priority claimed from JP2011014402A external-priority patent/JP5784315B2/ja
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20120003392A publication Critical patent/KR20120003392A/ko
Application granted granted Critical
Publication of KR101792259B1 publication Critical patent/KR101792259B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/32—Pulse-control circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/38—Switched mode power supply [SMPS] using boost topology
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/46—Details of LED load circuits with an active control inside an LED matrix having LEDs disposed in parallel lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Abstract

(과제) 간이하게 위상 시프트 버스트 조광을 실현 가능한 회로를 제공한다.
(해결 수단) 포지티브 에지 카운터에 의해, 조광 펄스 신호(PWM)의 포지티브 에지를 계기로 해서 초기값으로부터 카운트를 개시한다. 네거티브 에지 카운터에 의해, 조광 펄스 신호의 네거티브 에지를 계기로 해서 초기값으로부터 카운트를 개시한다. 제i 채널(2≤i≤n)에 있어서, 조광 펄스 신호(PWM)의 주기를 나타내는 주기 카운트치(CHLTCHR(CHLTCHF))를 (i－1)/n배 함으로써, 그 채널의 위상 시프트량(SHFTRi(SHFTFi))을 계산한다. 그리고 카운트치(CHCNTR)가 위상 시프트량(SHFTRi)과 일치하면, 버스트 제어 신호(PWMi)를 제1 레벨로 천이시킨다. 또 카운트치(CHCNTF)가 위상 시프트량(SHFTFi)과 일치하면, 버스트 제어 신호(PWMi)를 제2 레벨로 천이시킨다.

Description

위상 시프트 컨트롤러, 위상 시프트의 방법, 및 그것들을 이용한 발광장치, 전자기기{PHASE SHIFT CONTROLLER, PHASE SHIFT METHOD, AND LIGHT EMITTING DEVICE AND ELECTRONIC APPARATUS USING THE SAME}
본 발명은, 발광 다이오드의 구동 회로에 관한 것이다.
근년, 액정 패널의 백 라이트나 조명 기기로서, LED(발광 다이오드)를 이용한 발광장치가 이용된다. 도 1은, 일반적인 발광장치의 구성을 나타내는 회로도이다. 발광장치(1003)는, 복수의 LED 스트링(1006＿1∼1006＿n)과, 스위칭 전원(1004)과, 전류 구동 회로(1008)를 구비한다.
각 LED 스트링(1006)은, 직렬로 접속된 복수의 LED를 포함한다. 스위칭 전원(1004)은, 입력 전압(Vin)을 승압해 LED 스트링(1006＿1∼1006＿n)의 일단에 구동 전압(Vout)을 공급한다.
전류 구동 회로(1008)는, LED 스트링(1006＿1∼1006＿n)마다 설치된 전류원(CS1∼CSn)을 구비한다. 각 전류원(CS)은, 대응하는 LED 스트링(1006)에, 목표 휘도에 따른 구동 전류(ILED)를 공급한다.
스위칭 전원(1004)은, 출력 회로(1102)와, 제어 IC(1100)를 구비한다. 출력 회로(1102)는, 인덕터(L1), 스위칭 트랜지스터(M1), 정류 다이오드(D1), 출력 커패시터(C1)를 포함한다. 제어 IC(1100)는, 스위칭 트랜지스터(M1)의 온, 오프의 듀티비를 제어함으로써, 구동 전압(Vout)을 조절한다.
이러한 발광장치(1003)에 있어서, LED 스트링(1006)의 휘도를 조절하기 위해서, 구동 전류(ILED)의 점등 기간 TON와 소등 기간 TOFF를 PWM(Pulse Width Modulation) 제어하는 경우가 있다. 이것은 버스트 조광 또는 버스트 구동이라고도 한다. 구체적으로는, 전류 구동 회로(1008)의 버스트 컨트롤러(1009)는, 휘도에 따른 듀티비를 가지는 펄스 신호(PWM1∼PWMn)를 받아, 각각에 대응하는 전류원(CS1∼CSn)을 스위칭 제어한다.
일본국 특허 공개 2010－015967호 공보 일본국 특허 공개 2009－188135호 공보
버스트 조광을 행할 때에, 각 채널의 구동 전류(ILED1∼ILEDn)의 위상이 맞춰지면, 스위칭 전원(1004)의 출력 전류(Iout)가 시간적으로 집중해, 출력 전압(Vout)의 리플이나, 예기치 못한 노이즈의 요인이 될 우려가 있다. 이 문제는, 버스트 컨트롤러(1009)에 대해, 서로 위상이 시프트된 버스트 제어 신호(PWM1∼PWMn)를 입력하고, 각 채널의 점등 기간 TON를 시간적으로 어긋나게 함으로써 해결하는 것이 가능하다.
그러나 이 방법(위상 시프트 버스트 조광이라고 함)에서는, 발광장치(1003)의 외부의 프로세서(DSP)에 의해, 버스트 제어 신호(PWM1∼PWMn)를 생성할 필요가 있기 때문에, 액정 TV의 설계자의 부담이 컸다.
또 LED 스트링의 채널 수를 설계 변경하고 싶은 경우에, 버스트 제어 신호(PWM1∼PWMn)를 생성하는 회로를 설계 변경할 필요가 있기 때문에, 개발비가 높아진다는 문제도 있다.
본 발명은 이러한 과제를 감안하여 이루어진 것이며, 그 한 양태의 예시적인 목적의 하나는, 간이하게 위상 시프트 버스트 조광을 실현 가능한 회로의 제공에 있다.
1.　본 발명의 한 양태는, 펄스폭 변조된 조광 펄스 신호를 받아, n(n은 2 이상의 자연수)채널의 발광 다이오드 스트링을 구동하기 위한 버스트 제어 신호로서, 각각의 주기가 조광 펄스 신호의 주기와 동일하고, 또한 각각의 위상이 조광 펄스 신호의 1/n주기 시프트하고 있는 n개의 버스트 제어 신호를 생성하는 위상 시프트 컨트롤러에 관한 것이다. 위상 시프트 컨트롤러는, 조광 펄스 신호의 포지티브 에지를 계기로 해서 초기값으로부터 카운트를 개시하는 포지티브 에지 카운터와, 조광 펄스 신호의 네거티브 에지를 계기로 해서 초기값으로부터 카운트를 개시하는 네거티브 에지 카운터와, 포지티브 에지 카운터 및 네거티브 에지 카운터의 적어도 한쪽의 카운트치를 받아, 조광 펄스 신호의 주기에 대응하는 주기 카운트치를 래치하는 래치와, 제2∼제n채널마다 설치된 채널 제어부로서, 제i채널(2≤i≤n)의 채널 제어부는, (i) 주기 카운트치를 (i－1)/n배 함으로써, 그 채널의 위상 시프트량을 계산하고, (ii) 포지티브 에지 카운터의 카운트치가 대응하는 채널의 위상 시프트량과 일치하면, 대응하는 채널의 버스트 제어 신호를 제1 레벨로 천이시키고, (iii) 네거티브 에지 카운터의 카운트치가 대응하는 채널의 위상 시프트량과 일치하면, 대응하는 채널의 버스트 제어 신호를 제2 레벨로 천이시키는 채널 제어부를 구비한다.
이 양태에 의하면, 단일의 조광 펄스 신호를 부여하는 것만으로, 채널마다의 버스트 제어 신호를 위상 시프트 컨트롤러에 의해 자동 생성할 수 있기 때문에, 외부의 프로세서에 있어서 채널마다의 신호를 생성할 필요가 없어져, 시스템 설계가 용이해진다. 또 위상 시프트 컨트롤러에 필요한 카운터는 2개로 충분하기 때문에, 채널마다 카운터를 설치하는 회로에 비해, 회로 면적을 삭감할 수 있다.
제i채널의 채널 제어부는, (iv) 조광 펄스 신호의 네거티브 에지보다 전에, 대응하는 채널의 버스트 제어 신호가 제2 레벨로 천이하고 있지 않을 때, 조광 펄스 신호의 네거티브 에지의 타이밍에서, 대응하는 버스트 제어 신호를 제2 레벨로 천이시켜도 된다.
이에 의해, 조광 펄스 신호의 듀티비가 갑자기 작아진 경우에, 조광 펄스 신호가 제1 레벨을 지속하는 것을 방지할 수 있다.
본 발명의 다른 양태는, 발광장치이다. 이 발광장치는, 복수의 발광 다이오드 스트링과, 복수의 발광 다이오드 스트링에 구동 전압을 공급하는 스위칭 전원과, 펄스폭 변조된 조광 펄스 신호를 받아, 복수의 발광 다이오드 스트링마다 버스트 제어 신호를 생성하는 상술한 어느 하나의 양태의 위상 시프트 컨트롤러와, 각각이 발광 다이오드 스트링마다 설치되고, 대응하는 버스트 제어 신호가 점등 기간을 나타낼 때, 대응하는 발광 다이오드 스트링에 구동 전류를 공급하는 복수의 전류원을 구비한다.
본 발명의 또한 다른 양태는, 전자기기이다. 이 전자기기는, 액정 패널과, 액정 패널의 백 라이트로서 설치된 상술한 발광장치를 구비한다.
2.　본 발명의 다른 양태는, 발광 다이오드 스트링을 구동하는 구동 회로에 관한 것이다. 이 구동 회로는, 그 이미터가 발광 다이오드 스트링의 캐소드와 접속된, PNP형 바이폴라 트랜지스터인 출력 트랜지스터와, 출력 트랜지스터의 이미터와 고정 전압 단자의 사이에 순서대로 직렬로 설치된, 열분산 저항 및 전류 제어 저항과, 그 출력 단자가 출력 트랜지스터의 베이스와 접속되고, 그 비반전 입력 단자가 열분산 저항과 전류 제어 저항의 접속점에 접속되고, 그 반전 입력 단자에 기준 전압이 인가된 연산 증폭기와, 출력 트랜지스터의 베이스의 전위가 기준 전압과 일치하도록 구동 전압을 생성하고, 발광 다이오드 스트링의 애노드에 공급하는 스위칭 전원을 구비한다.
이 양태에 의하면, 출력 트랜지스터의 컬렉터 이미터간 전압이, 열분산 저항의 전압강하의 분만큼 작아져, 출력 트랜지스터의 소비 전력, 환언하면 발열량을 저감할 수 있다.
열분산 저항의 저항값은, 열분산 저항의 전압강하가, 출력 트랜지스터의 베이스 이미터간 전압의 20% 이상이 되도록 결정되어도 된다.
이 경우, 소비 전력을, 출력 트랜지스터와 열분산 저항에 적절하게 분산시킬 수 있다.
본 발명의 다른 양태는, 발광장치이다. 이 장치는, 발광 다이오드 스트링과, 발광 다이오드 스트링을 구동하는 상술한 어느 하나의 양태의 구동 회로를 구비한다.
본 발명의 또한 다른 양태는, 전자기기이다. 이 전자기기는, 액정 패널과, 액정 패널의 백 라이트로서 설치된 상술한 발광장치를 구비한다.
또한, 이상의 구성요소의 임의의 조합이나 본 발명의 구성요소나 표현을, 방법, 장치, 시스템 등의 사이에서 서로 치환한 것도 또한, 본 발명의 양태로서 유효하다.
본 발명의 한 양태에 의하면, 간이하게 위상 시프트 버스트 조광을 실현할 수 있다.
도 1은　일반적인 발광장치의 구성을 나타내는 회로도이다.
도 2는　제1의 실시형태에 따른 스위칭 전원을 구비하는 전자기기의 구성을 나타내는 회로도이다.
도 3은　버스트 컨트롤러의 구성을 나타내는 블록도이다.
도 4는　채널 제어부의 구성을 나타내는 블록도이다.
도 5는　실시형태에 따른 버스트 컨트롤러의 동작을 나타내는 타임 차트이다.
도 6은　비교 기술에 따른 버스트 컨트롤러의 구성을 나타내는 블록도이다.
도 7(a)은, 실시형태에 따른 버스트 컨트롤러의 동작을 나타내는 타임 차트이며, 도 7(b)은, 제2 리셋 신호에 의한 강제 리셋을 행하지 않는 경우의 타임 차트이다.
도 8은　본 발명자가 검토한 발광장치의 구성을 나타내는 회로도이다.
도 9는　제2의 실시형태에 따른 스위칭 전원을 구비하는 전자기기의 구성을 나타내는 회로도이다.
도 10은　도 9의 전류 구동 회로의 동작 모드를 결정하는 플로우차트이다.
이하, 본 발명을 적절한 실시형태를 기초로 도면을 참조하면서 설명한다. 각 도면에 나타나는 동일 또는 동등의 구성요소, 부재, 처리는, 동일한 부호로 표기하는 것으로 하고, 적절히 중복된 설명은 생략한다. 또, 실시형태는, 발명을 한정하는 것은 아니고 예시로서, 실시형태에 기술되는 모든 특징이나 그 조합은, 반드시 발명의 본질적인 것이라고는 할 수 없다.
본 명세서에 있어서, 「부재(A)가, 부재(B)와 접속된 상태」란, 부재(A)와 부재(B)가 물리적으로 직접적으로 접속되는 경우 외에, 부재(A)와 부재(B)가, 이들의 전기적인 접속 상태에 실질적인 영향을 미치지 않거나, 혹은 이들의 결합에 의해 나타나는 기능이나 효과를 해치지 않는, 그 외의 부재를 통해 간접적으로 접속되는 경우도 포함한다.
동일하게 「부재(C)가, 부재(A)와 부재(B)의 사이에 설치된 상태」란, 부재(A)와 부재(C), 혹은 부재(B)와 부재(C)가 직접적으로 접속되는 경우 외에, 이들의 전기적인 접속 상태에 실질적인 영향을 미치지 않거나, 혹은 이들의 결합에 의해 나타나는 기능이나 효과를 해치지 않는, 그 외의 부재를 통해 간접적으로 접속되는 경우도 포함한다.
(제1의 실시형태)
도 2는, 제1의 실시형태에 따른 스위칭 전원을 구비하는 전자기기의 구성을 나타내는 회로도이다.
전자기기(2)는, 노트 PC, 디지털 카메라, 디지털 비디오 카메라, 휴대전화 단말, PDA(Personal Digital Assistant) 등의 전지 구동형의 기기이며, 발광장치(3)와 LCD(Liquid Crystal Display) 패널(5)을 구비한다. 발광장치(3)는 LCD 패널(5)의 백 라이트로서 설치된다.
발광장치(3)는, 발광소자인 LED 스트링(6＿1∼6＿8)과, 전류 구동 회로(8)와, 스위칭 전원(4)을 구비한다. 유효한 채널수(n)는 최대 8이며, 전자기기(2)의 설계자가, LCD 패널(5)의 사이즈나 전자기기(2)의 종류 등에 따라 결정한다. 즉 채널수(n)는, 1∼8에서 임의의 개수를 취할 수 있다.
각 LED 스트링(6)은, 직렬로 접속된 복수의 LED를 포함한다. 스위칭 전원(4)은, 승압형의 DC/DC 컨버터이며, 입력 단자(P1)에 입력된 입력 전압(예를 들어 전지 전압)(Vin)을 승압하고, 출력 단자(P2)로부터 출력 전압(구동 전압)(Vout)을 출력한다. 복수의 LED 스트링(6＿1∼6＿n) 각각의 일단(애노드)은, 출력 단자(P2)에 공통으로 접속된다.
스위칭 전원(4)은, 제어 IC(100) 및 출력 회로(102)를 구비한다. 출력 회로(102)는, 인덕터(L1), 정류 다이오드(D1), 스위칭 트랜지스터(M1), 출력 커패시터(C1)를 포함한다. 출력 회로(102)의 토폴로지는 일반적이므로, 설명을 생략한다.
제어 IC(100)의 스위칭 단자(P4)는, 스위칭 트랜지스터(M1)의 게이트와 접속된다. 제어 IC(100)는, LED 스트링(6)의 점등에 필요한 출력 전압(Vout)을 얻을 수 있도록, 피드백에 의해 스위칭 트랜지스터(M1)의 온, 오프의 듀티비를 조절한다. 또한, 스위칭 트랜지스터(M1)는 제어 IC(100)에 내장되어도 된다.
저항(R1, R2)은, 출력 전압(Vout)을 분압함으로써, 이에 따른 피드백 전압(Vout＇)을 생성한다. 피드백 전압(Vout＇)은 피드백 단자(P3)(OVP 단자)에 입력된다. 도시하지 않은 과전압 보호(Over Voltage Protection) 회로(도시하지 않음)는, 피드백 전압(Vout＇)이 역치를 넘으면, 과전압 보호를 행한다.
전류 구동 회로(8)는, 복수의 LED 스트링(6＿1∼6＿n)의 타단(캐소드)측에 설치된다. 전류 구동 회로(8)는, LED 스트링(6＿1∼6＿n) 각각에, 목표 휘도에 따른 간헐적인 구동 전류(ILED1∼ILEDn)를 공급한다.
전류 구동 회로(8)는, 채널마다 설치된 복수의 전류원(CS1∼CSn), 버스트 컨트롤러(9), 제어 입력 단자(P5), 채널마다의 버스트 조광단자(BS1∼BS8), 채널마다의 전류 제어 단자(CL1∼CL8), 채널마다의 콤퍼레이터(COMP1∼COMP8), 콤퍼레이터(COMP9)를 구비한다.
i번째의 전류원(CSi)은, 대응하는 LED 스트링(6＿i)에 구동 전류(ILEDi)를 공급한다. 전류원(CSi)은, 출력 회로(CSbi)와 채널 제어부(CSai)를 포함한다. 출력 회로(CSbi)는, 출력 트랜지스터(Q1), 전류 제어 저항(R4), 풀업 저항(R5)을 포함한다. 출력 트랜지스터(Q1)와 전류 제어 저항(R4)은, LED 스트링(6＿i)의 캐소드와 고정 전압 단자(접지 단자)의 사이에 순서대로 직렬로 설치된다. 출력 트랜지스터(Q1)와 전류 제어 저항(R4)의 접속점의 전압(VR4), 즉 전류 제어 저항(R4)의 전압강하는, 전류 제어 단자(CLi)로 입력된다. 풀업 저항(R5)은, 출력 트랜지스터(Q1)의 베이스 이미터간에 설치된다. 그 외의 채널도 동일하게 구성된다.
저항(R4)에는, 구동 전류(ILEDi)에 비례한 전압강하 VR4가 발생한다.
VR4=ILEDi×R4
채널 제어부(CSai)는, 대응하는 전압강하(VR4)가 기준 전압(Vref)과 일치하도록, 출력 트랜지스터(Q1)의 베이스 전압을 조절한다. 즉 점등 기간에 있어서,
ILEDi=Vref/R4
가 성립된다.
채널 제어부(CSai)는, 연산 증폭기(OA1), 트랜지스터(M4)를 포함한다. 트랜지스터(M4)는, 버스트 조광단자(BSi)와 접지 단자의 사이에 설치된다. 연산 증폭기(OA1)의 비반전 입력 단자(＋)에는 기준 전압(Vref)이 입력되고, 그 반전 입력 단자(－)에는 전류 제어 단자(CL)의 전압(VR4)이 입력된다. 연산 증폭기(OA1)의 출력 전압은, 트랜지스터(M4)의 게이트와 접속된다. 이 전류원(CSi)에 의해, VR4=Vref가 성립되도록 피드백이 걸리고, 각 채널에서 기준 전압(Vref)에 따른 구동 전류(ILEDi)를 생성할 수 있다.
채널 제어부(CSai)를, 하나의 연산 증폭기로 파악할 수 있다. 이 경우, 연산 증폭기(CSai)의 출력 단자는, 트랜지스터(M4)의 드레인이 된다. 또, 트랜지스터(M4)에 의해 연산 증폭기(OA1)의 출력은 반전되기 때문에, 연산 증폭기(OA1)의 반전 입력 단자(－)는 연산 증폭기(CSai)의 비반전 입력 단자(＋)에 대응되고, 연산 증폭기(OA1)의 비반전 입력 단자(＋)는 연산 증폭기(CSai)의 반전 입력 단자(－)에 대응된다. 즉, 연산 증폭기(CSai)의 출력 단자는, 출력 트랜지스터(Q1)의 베이스와 접속되고, 그 비반전 입력 단자(연산 증폭기(OA1)의 반전 입력 단자)는, 열분산 저항(R7)과 전류 제어 저항(R4)의 접속점에 접속되고, 그 반전 입력 단자에는, 기준 전압(Vref)이 인가된다.
제어 입력 단자(P5)는, 버스트 조광을 행할 때에 이용되는 펄스폭 변조된 조광 펄스 신호(PWM)가 입력된다. 조광 펄스 신호(PWM)의 제1 레벨(예를 들어 하이 레벨)은, LED 스트링(6)의 점등 기간 TON를, 그 제2 레벨(예를 들어 로 레벨)은 소등 기간 TOFF를 지시한다. 이 PWM 조광 펄스 신호(PWM)의 듀티비, 즉 점등 기간 TON 및 소등 기간 TOFF는, 전 채널 공통으로 이용된다.
버스트 컨트롤러(9)는, 8채널 각각의 버스트 조광단자(BS1∼BS8)의 전압 레벨(VBS1∼VBS8)에 따라, 이하의 모드가 전환 가능하게 되어 있다.
a. 전 채널 공통 모드ΦCOM
이 모드에 있어서 버스트 컨트롤러(9)는 위상 시프트를 행하지 않고, 접속되는 LED 스트링(6)의 개수에 관계없이, 구동 대상이 되는 모든 채널의 LED 스트링을, 이들 구동 전류(ILED)의 위상을 모두 맞추어 구동한다. 이 모드에서는 각 채널의 구동 전류의 위상차가 제로인 점으로부터 Φ0이라고도 적는다.
b. 위상 시프트 모드ΦSHIFT
이 모드에 있어서 버스트 컨트롤러(9)는, 구동 대상의 n(1≤n≤8) 채널의 발광 다이오드 스트링을, 각각의 구동 전류의 위상이 서로 조광 펄스 신호(PWM)의 1/n주기 시프트하도록 구동한다. 위상 시프트 모드(b)는, 이하의 3개의 모드를 포함한다.
b1.　90도 위상 시프트 모드Φ90
이 모드에서는, 제1∼제4 채널이 구동 대상으로 되고, LED 스트링(6＿1∼6＿4)에 대한 구동 전류(ILED1∼ILED4)의 위상이, 서로 조광 펄스 신호(PWM)의 1/4 주기 시프트된다.
b2. 60도 위상 시프트 모드Φ60
이 모드에서는, 제1∼제6 채널의 LED 스트링(6＿1∼6＿6)에 대한 구동 전류(ILED1∼ILED6)의 위상이, 서로 조광 펄스 신호(PWM)의 1/6 주기 시프트된다.
b3. 45도 위상 시프트 모드Φ45
이 모드에서는, 제1부터 제8 채널의 LED 스트링(6＿1∼6＿8)에 대한 구동 전류(ILED1∼ILED8)의 위상이, 서로 조광 펄스 신호(PWM)의 1/8 주기 시프트된다.
버스트 컨트롤러(위상 시프트 컨트롤러)(9)는, 각 모드에 따른 버스트 제어 신호(PWM1∼PWM8)를 생성해, 전류원(CS1∼CS8)에 공급한다. 버스트 제어 신호(PWMi)가 하이 레벨일 때, 전류원(CSi)은 동작 상태가 되어 구동 전류(ILEDi)를 생성하고, 그것이 점등 기간 TON가 된다. 반대로 버스트 제어 신호(PWMi)가 로 레벨일 때, 전류원(CSi)은 정지 상태가 되고, 그것이 소등 기간 TOFF가 된다.
전류 구동 회로(8)가 기동하면 판정 기간 TJDG가 된다. 판정 기간 TJDG는, 예를 들면 조광 펄스 신호(PWM)의 수 주기, 구체적으로는 3주기 정도이다. 이 판정 기간 TJDG에 있어서 버스트 컨트롤러(9)는, 8채널 각각의 버스트 조광단자(BS1∼BS8)의 전압 레벨(VBS1∼VBS8)에 의거해 모드를 결정한다.
예를 들어 버스트 컨트롤러(9)는, 스탠바이 신호(STB)의 전압 레벨(VSTB)에 따라, 동작 모드를 결정한다. 스탠바이 신호(STB)의 전압 레벨(VSTB)이 소정의 제1 범위에 포함될 때, 전 채널 공통 모드Φ0로 설정된다. 콤퍼레이터(COMP9)는, 전압(VSTB)을 역치 전압(Vth1)과 비교해, 비교 결과를 나타내는 판정 신호(S9)를 출력한다. 판정 신호(S9)가 VSTB＞Vth1를 나타낼 때, 버스트 컨트롤러(9)는 전 채널 공통 모드Φ0로 설정된다.
스탠바이 신호(STB)의 전압 레벨(VSTB)이 소정의 제2의 전압 범위에 포함될 때, 버스트 컨트롤러(9)는 위상 시프트 모드ΦSHIFT로 설정된다. 제2 전압 범위는, VSTB＜Vth1이기 때문에, 판정 신호(S9)가 VSTB＜Vth1를 나타낼 때, 버스트 컨트롤러(9)는 위상 시프트 모드ΦSHIFT가 된다.
위상 시프트 모드ΦSHIFT로 설정된 버스트 컨트롤러(9)는, 계속해서 각 채널의 버스트 조광단자(BS)의 전압 레벨(VBS1∼VBS8)에 의거해, 90도, 60도, 45도 위상 시프트 모드 중 어느 하나로 설정된다.
콤퍼레이터(COMP1∼COMP8)는, 채널마다 설치되고, 대응하는 채널의 전압(VBS1∼VB S8)을, 소정의 역치 전압(Vth2)과 비교한다. 역치 전압(Vth2)은, 예를 들어 0.1 V정도가 바람직하다. i번째의 채널의 콤퍼레이터(COMPi)는, VBSi＜Vth2 일 때 하이 레벨(H), VBSi＞Vth2 일 때 로 레벨(L)이 되는 검출 신호(Si)를 출력한다.
i번째의 버스트 조광단자(BSi)에 LED 스트링(6＿i)이 접속될 때, 구동 전류(ILEDi)가 제로이면 그 전압 레벨(VBSi)은, 출력 전압(Vout) 부근까지 상승한다. 한편, 버스트 조광단자(BSi)에 LED 스트링(6＿i)이 접속되어 있지 않을 때, 그 전압 레벨(VBSi)은, 접지 전압 부근까지 저하한다. 즉, 콤퍼레이터(COMPi)의 출력 신호(Si)는, LED 스트링(6＿i)의 접속의 유무를 나타낸다.
버스트 컨트롤러(9)는, 판정 기간 TJDG에 있어서 제5부터 제8 채널의 모든 버스트 조광단자(BS5∼BS8)의 전위(VBS5∼VBS8)가, 소정의 제2역치 전압(Vth2)보다 낮을 때, 환언하면, 조건식
S5==H ＆＆　S6=H　＆＆　S7=H　＆＆　S8=H
를 만족시킬 때, 90도 위상 시프트 모드Φ90로 설정된다. 이것은, 제5부터 제8 채널에 LED 스트링(6＿5∼6＿8)이 접속되어 있지 않은 상태를 나타낸다. (A=B)는, A와 B가 동일할 때 진(1)을, 그렇지 않을 때 위(0)를 나타내는 연산자이며, 「＆＆」는, 논리곱을 나타내는 연산자이다.
상기 조건식을 만족시키지 않을 때, 처리 S106로 진행된다. 제7, 제8 채널의 버스트 조광단자(BS7, BS8)의 전위(VBS7, VBS8)가, 제2역치 전압(Vth2)보다 낮을 때, 환언하면, 조건식
S7=H　＆＆　S8=H
를 만족시킬 때, 제1∼제6 채널이 구동 대상이 되고, 60도 위상 시프트 모드Φ60으로 설정된다.
그 이외일 때, 모든 채널이 구동 대상이 되고, 45도 위상 시프트 모드Φ45로 설정된다.
이와 같이 하여, 채널마다 LED 스트링(6)의 접속의 유무가 판정된다. 오차 증폭기(EA1)는, 구동 기간에 있어서, LED 스트링(6)이 접속되어 있는 채널 각각의 전압(VBS) 중, 가장 낮은 하나와, 기준 전압(예를 들어 0.3V)의 오차를 증폭해, 오차에 따른 오차 전압(Verr)을 생성한다. 오차 전압(Verr)은, 트랜지스터(Q2) 및 저항(R6)을 통해 FB단자로부터 출력되고, 제어 IC(100)의 피드백 단자에 입력된다. 제어 IC(100)는, 구동 기간에 있어서, LED 스트링(6)이 접속되어 있는 채널 각각의 전압(VBS) 중 가장 낮은 하나와, 기준 전압(예를 들어 0.3V)이 일치하도록, 출력 전압(Vout)을 조절한다.
이상이 발광장치(3)의 구성이다. 계속해서 버스트 컨트롤러(9)에 대해서 설명한다.
버스트 컨트롤러(9)는, 조광 펄스 신호(PWM)를 받아 n(n은 2 이상의 자연수) 채널의 발광 다이오드 스트링을 구동하기 위한 버스트 제어 신호(PWM1∼PWMn)를 생성한다. n채널의 버스트 제어 신호(PWM1∼PWMn)의 주기는, 조광 펄스 신호(PWM)의 주기와 동일하고, 또한 각각의 위상은 서로, 조광 펄스 신호(PWM)의 1/n주기 시프트하고 있다. 90도 위상 시프트 모드Φ90에서 n=4, 60도 위상 시프트 모드Φ60에서 n=6, 45도 위상 시프트 모드Φ45에서 n=8이다.
도 3은, 버스트 컨트롤러(9)의 구성을 나타내는 블록도이다. 버스트 컨트롤러(9)의 각 블록은, 시스템 클록(CLK)과 동기가 취해진다. 버스트 컨트롤러(9)는, 에지 검출부(10), 제1 래치(12), 포지티브 에지 카운터(14), 제2 래치(16), 네거티브 에지 카운터(18), 채널 제어부(CH1＿CONT∼CHn＿CONT)를 구비한다.
에지 검출부(10)는 조광 펄스 신호(PWM)를 받아, 그 포지티브 에지마다 어서트(예를 들어 하이 레벨)되는 포지티브 에지 검출 신호(S1)와, 그 네거티브 에지마다 어서트(예를 들어 하이 레벨)되는 네거티브 에지 검출 신호(S2)를 생성한다.
포지티브 에지 카운터(상승 카운터)(14)는, 포지티브 에지 검출 신호(S1)를 받아, 조광 펄스 신호(PWM)의 포지티브 에지를 계기로 해서 초기값으로부터 카운트를 개시한다. 네거티브 에지 카운터(하강 카운터)(18)는, 네거티브 에지 검출 신호(S2)를 받아, 조광 펄스 신호(PWM)의 네거티브 에지를 계기로 해서 초기값으로부터 카운트를 개시한다. 제1 래치(12)는, 포지티브 에지 검출 신호(S1) 및 포지티브 에지 카운터(14)의 카운트치를 받아, 포지티브 에지 카운터(14)가 리셋되기 직전의 카운트치를 래치한다. 제1 래치(12)에는, 조광 펄스 신호(PWM)의 주기를 나타내는 카운트치(주기 카운트치)(CHLTCHR)가 유지되고, 조광 펄스 신호(PWM)의 주기마다 갱신된다. 동일하게 제2 래치(16)는, 네거티브 에지 검출 신호(S2)가 어서트될 때마다, 제1 래치(12)에 격납되는 주기 카운트치가 유지된다. 제2 래치(16)의 출력치(CHLTCHF)도 또, 조광 펄스 신호(PWM)의 주기마다 갱신되고, 조광 펄스 신호(PWM)의 주기를 나타낸다. 또한, 제2 래치(16)는, 네거티브 에지 카운터(18)의 카운트치를 래치해도 된다.
채널 제어부(CH1＿CONT∼CH8＿CONT)는, 채널마다 설치된다. 제1 채널의 채널 제어부(CH1＿CONT1)는, 조광 펄스 신호(PWM)를 그대로 출력한다.
제i채널의 채널 제어부(CHi＿CONT)(2≤i≤n)는, 이하의 (i)∼(iv)의 처리를 행한다.
(i) 주기 카운트치(CHLTCH)를 (i－1)/n배 함으로써, 그 채널의 위상 시프트량(SHFTi)을 계산한다.
(ii) 그리고 채널 제어부(CHi＿CONT)는, 포지티브 에지 카운터(14)의 카운트치(CHCNTR)가 대응하는 채널의 위상 시프트량(SHFTi)과 일치하면, 대응하는 채널의 버스트 제어 신호(PWMi)를 제1 레벨(예를 들어 하이 레벨)로 천이시킨다.
(iii) 또 채널 제어부(CHi＿CONT)는, 네거티브 에지 카운터(18)의 카운트치(CHCNTF)가 대응하는 채널의 위상 시프트량(SHFTi)과 일치하면, 대응하는 채널의 버스트 제어 신호(PWMi)를 제2 레벨(로 레벨)로 천이시킨다.
(iv) 또한 채널 제어부(CHi＿CONT)는, 조광 펄스 신호(PWM)의 네거티브 에지보다 전에, 대응하는 채널의 버스트 제어 신호(PWMi)가 제2 레벨(로 레벨)로 천이하고 있지 않을 때, 조광 펄스 신호(PWM)의 네거티브 에지의 타이밍에서, 대응하는 버스트 제어 신호(PWMi)를 제2 레벨(로 레벨)로 천이시킨다.
도 4는, 채널 제어부의 구성을 나타내는 블록도이다.
제1 시프트량 계산부(20)는, 제1 래치(12)에 격납된 주기 카운트치(CHLTCHR)를 (i－1)/n배 함으로써, 그 채널의 위상 시프트량(SHFTRi)을 계산한다. 동일하게 제2 시프트량 계산부(22)는, 제2 래치(16)에 격납된 주기 카운트치(CHLTCHF)를(i－1)/n배 함으로써, 그 채널의 위상 시프트량(SHFTFi)을 계산한다. 위상 시프트량(SHFTRi, SHFTLi)은 동일하기 때문에, 제1 시프트량 계산부(20)와 제2 시프트량 계산부(22) 중 한쪽을 생략해도 된다.
세트 회로(24)는, 포지티브 에지 카운터(14)의 카운트치(CHCNTR)가, 대응하는 채널의 위상 시프트량(SHFTRi)과 일치하면 어서트되는 세트 신호(S3)를 생성한다.
리셋 회로(26)는, 네거티브 에지 카운터(18)의 카운트치(CHCNTF)가, 대응하는 채널의 위상 시프트량(SHFTFi)과 일치하면 어서트되는 제1 리셋 신호(S4)를 생성한다.
세트 회로(24) 및 리셋 회로(26)는, 디지털 콤퍼레이터로 구성할 수 있다.
제2 리셋 회로(28)는, 조광 펄스 신호(PWM)의 네거티브 에지보다 전에, 대응하는 채널의 버스트 제어 신호(PWMi)가 제2 레벨(로 레벨)로 천이하고 있지 않을 때, 조광 펄스 신호(PWM)의 네거티브 에지의 타이밍에서 어서트되는 제2 리셋 신호(S5)를 생성한다. 제2 리셋 신호(강제 리셋 신호라고도 한다)(S5)는, 버스트 제어 신호(PWMi)를 강제적으로 로 레벨로 천이시키기 위한 신호이다.
SR플립플롭(30)의 세트 단자(S)에는, 세트 신호(S3)가 입력되어 있으며, 대응하는 채널세트 신호(S3)가 어서트되면, 대응하는 채널의 버스트 제어 신호(PWMi)를 제1 레벨(하이 레벨)로 천이시킨다. 또 SR플립플롭(30)의 리셋 단자(R1, R2)에는, 제1 리셋 신호(S4), 제2 리셋 신호(S5)가 입력되어 있으며, 대응하는 채널의 제1 리셋 신호(S4) 또는 제2 리셋 신호(S5)가 어서트되면, 대응하는 채널의 버스트 제어 신호(PWMi)를 제2 레벨(로 레벨)로 천이시킨다.
제2 리셋 회로(28)는, 플립플롭(FF1∼FF4), AND 게이트(A1∼A3), SR플립플롭(FF5)을 포함한다.
제1 플립플롭(FF1)은, 조광 펄스 신호(PWM)를 래치한다. 제2 플립플롭(FF2)은, 제1 플립플롭(FF1)의 출력을 래치한다. 제3 플립플롭(FF3)은, 대응하는 채널의 버스트 제어 신호(PWMi)를 래치한다. 제4 플립플롭(FF4)은, 제3 플립플롭(FF3)의 출력을 래치한다.
제1 AND 게이트(A1)는, 제1 플립플롭(FF1)의 반전 출력과, 제2 플립플롭(FF2)의 출력의 논리곱을 생성한다. 제2 AND 게이트(A2)는, 제3 플립플롭(FF3)의 반전 출력과, 제4 플립플롭(FF4)의 출력의 논리곱을 생성한다.
SR플립플롭(FF5)의 세트 단자에는 제1 AND 게이트의 출력이 입력되고, 그 리셋 단자에는 제2 AND 게이트의 출력이 입력된다. 제3 AND 게이트(A3)는, 제1 AND 게이트(A1)의 출력과, SR플립플롭(FF5)의 출력의 논리곱을 제2 리셋 신호(S5)로서 생성한다.
제1 채널의 채널 제어부(CH1＿CONT)는, 포지티브 에지 검출 신호(S1)에 의해 세트되고, 네거티브 에지 검출 신호(S2)에 의해 리셋되는 SR플립플롭으로 구성해도 된다.
이상이 버스트 컨트롤러(9)의 구성이다. 계속해서 그 동작을 설명한다.
도 5는, 실시형태에 따른 버스트 컨트롤러(9)의 동작을 나타내는 타임 차트이다. 이 타임 차트는 n=4인 경우를 나타낸다. 실시형태에 따른 전류 구동 회로(8)에 의하면, 접속되는 LED 스트링(6)의 개수에 따라, 위상 시프트의 각도를 자동적으로 설정할 수 있다. 즉, 스탠바이 신호(STB)가 제2의 전압 범위에 포함될 때에는, 접속되는 LED 스트링의 개수에 따라, 90도, 60도, 45도 위상 시프트 모드로 설정할 수 있다. 유저는, 원하는 동작 모드에 따른 레벨의 스탠바이 신호(STB)와, 원하는 휘도에 따른 듀티비를 가지는 단일의 조광 펄스 신호(PWM)를 전류 구동 회로(8)에 대해 부여하는 것만으로, 간이하게 LED 스트링(6)을 구동할 수 있다.
또 버스트 컨트롤러(9)에 의해, 각 채널의 버스트 제어 신호(PWM1∼PWMn)를 적절하게 생성할 수 있다. 또한, 조광 펄스 신호(PWM)의 주기가 고정되어 있을 필요는 없고, 주기의 변화에도 대응할 수 있다.
또, 이 버스트 컨트롤러(9)는, 채널 수에 관계없이 카운터의 개수가 2개로 된다는 이점이 있다. 이 이점은, 비교 기술에 따른 버스트 컨트롤러와의 대비에 의해 명확하게 된다.
도 6은, 비교 기술에 따른 버스트 컨트롤러(9r)의 구성을 나타내는 블록도이다.
비교 기술에 있어서, 주파수 카운터(52)는, 조광 펄스 신호(PWM)의 주기를 카운트하고, 래치(54)는 카운트된 주기를 래치한다. 듀티 카운터(56)는, 조광 펄스 신호(PWM)의 하이 레벨의 기간(온 기간)을 측정하고, 래치(58)는, 측정된 온 기간을 래치한다.
채널마다 딜레이 카운터(60) 및 듀티 카운터(62)가 설치된다. 딜레이 카운터(60＿2∼60＿8)는, 조광 펄스 신호(PWM)의 포지티브 에지로부터 카운트를 개시한다. 채널 제어부(CHi＿CONT)는, 딜레이 카운터(60)의 카운트치가, 채널마다 계산된 시프트량과 일치하면, 그 채널의 버스트 제어 신호(PWMi)를 제1 레벨로 한다. 버스트 제어 신호(PWMi)가 제1 레벨로 천이하면, 듀티 카운터(62)가 카운트를 개시해, 카운트치가 조광 펄스 신호(PWM)의 온 기간과 일치하면, 버스트 제어 신호(PWMi)를 제2 레벨로 한다.
이러한 비교 기술에서는, 주파수 카운터(52) 및 듀티 카운터(56)에 더해, 채널마다 딜레이 카운터(60) 및 듀티 카운터(62)를 설치할 필요가 있으며, 채널수의 증가에 따라 회로 면적이 커진다. 이에 반해 실시형태에 따른 버스트 컨트롤러(9)에서는, 채널 수에 관계없이, 카운터가 2개로 충분하기 때문에, 회로 면적을 작게 할 수 있다.
도 7(a)은, 실시형태에 따른 버스트 컨트롤러(9)의 동작을 나타내는 타임 차트이다. 이 타임 차트는 n=8인 경우를 나타낸다. 조광 펄스 신호(PWM)의 주기나 듀티비가 급격하게 변화하는 상황을 나타낸다.
예를 들어 타이밍 t1 혹은 t2에서는, 제6∼제8 채널의 강제 리셋 신호(S5)가 어서트되고, 제6∼제8 채널의 버스트 제어 신호(PWM6∼PWM8)가 로 레벨이 된다. 타이밍 t3에서는, 제3∼제8 채널의 강제 리셋 신호(S5)가 어서트되고, 이들 채널의 버스트 제어 신호(PWM3∼PWM8)가 로 레벨이 된다.
도 7(b)은, 버스트 컨트롤러(9)가 처리 (iv)를 실행하지 않는 경우, 즉 강제 리셋 신호를 생성하지 않는 경우의 타임 차트이다. 이 경우, 타이밍 t1, t2 각각에 걸쳐서, 제6∼제8 채널의 버스트 제어 신호(PWM6∼PWM8)가 하이 레벨을 지속한다. 이 개소에 해칭을 부여하고 있다. 이와 같이 조광 펄스 신호(PWM)의 복수의 주기에 걸쳐서, 버스트 제어 신호(PWMi)가 하이 레벨을 지속하면, LED 스트링(6)이 밝아진다는 문제가 있다. 실시형태에 따른 버스트 컨트롤러(9)에서는, 처리 (iv)를 행함으로써, 이 문제를 해결할 수 있다.
(제2의 실시형태)
근년, 액정 패널의 백 라이트나 조명 기기로서, LED(발광 다이오드)를 이용한 발광장치가 이용된다. 도 8은, 본 발명자가 검토한 발광장치의 구성을 나타내는 회로도이다. 발광장치(1003)는, LED 스트링(1006)과, 스위칭 전원(1004)과, 전류원(CS)을 구비한다.
LED 스트링(1006)은, 직렬로 접속된 복수의 LED를 포함한다. 스위칭 전원(1004)은, 입력 전압(Vin)을 승압해 LED 스트링(1006)의 일단에 구동 전압(Vout)을 공급한다.
전류원(CS)은, LED 스트링(1006)의 경로 상에 설치된다. 전류원(CS)은, 대응하는 LED 스트링(1006)에, 목표 휘도에 따른 구동 전류(ILED)를 공급한다. 전류원(CS)은, 출력 트랜지스터(Q1), 전류 제어 저항(R4), 연산 증폭기(OA)를 구비한다. 출력 트랜지스터(Q1)는, PNP형 바이폴라 트랜지스터이며, 구동 전류(ILED)의 경로 상에 설치된다. 전류 제어 저항(R4)은, 출력 트랜지스터(Q1)의 컬렉터와 접지 단자 사이에 설치된다. 연산 증폭기(OA)의 출력 단자는 출력 트랜지스터(Q1)의 베이스에 접속되고, 그 비반전 입력 단자는 출력 트랜지스터(Q1)의 컬렉터와 접속되고, 그 반전 입력 단자에는 기준 전압(Vref)이 입력되어 있다.
전류원(CS)에 의해, 출력 트랜지스터(Q1)의 컬렉터 전위, 즉 전류 제어 저항(R4)의 전압강하가 기준 전압(Vref)과 일치하도록 피드백이 걸리고, 구동 전류(ILED)가, 기준 전압(Vref)에 따른 값으로 설정된다.
ILED=Vref/R4
스위칭 전원(1004)은, 출력 회로(1102)와, 제어 IC(1100)를 구비한다. 출력 회로(1102)는, 인덕터(L1), 스위칭 트랜지스터(M1), 정류 다이오드(D1), 출력 커패시터(C1)를 포함한다. 제어 IC(1100)는, 스위칭 트랜지스터(M1)의 온, 오프의 듀티비를 제어함으로써, 구동 전압(Vout)을 조절한다. 오차 증폭기(EA)는, 출력 트랜지스터(Q1)의 베이스 전압(Vb)과 기준 전압(Vref)의 오차를 증폭한다. 제어 IC(1100)는, 오차 증폭기(EA)의 출력 신호를 받아, 베이스 전압(Vb)과 기준 전압(Vref)이 일치하도록, 출력 전압(Vout)을 조절한다.
도 8의 발광장치(1003)에 있어서, 출력 트랜지스터(Q1)의 베이스 전압(Vb) 및 컬렉터 전압(Vc)은, 모두 기준 전압(Vref)과 동일해지도록 조절된다. 따라서, 출력 트랜지스터(Q1)의 베이스 컬렉터간 전압은, 베이스 이미터간 전압(Vf)과 동일해진다.
베이스 이미터간 전압(Vf)의 작은 트랜지스터는 고가이기 때문에, 코스트를 낮추기 위해서 Vf가 큰 트랜지스터를 이용하는 경우가 있다. Vf가 큰 트랜지스터를 이용하면, 출력 트랜지스터(Q1)의 컬렉터 이미터간 전압이 커지기 때문에, 출력 트랜지스터(Q1)의 소비 전력이 커져, 발열도 커진다.
제2의 실시형태에서는, 바이폴라 트랜지스터의 발열을 억제 가능한 전류 구동 회로에 대해서 설명한다.
도 9는, 제2의 실시형태에 따른 스위칭 전원을 구비하는 전자기기의 구성을 나타내는 회로도이다.
전자기기(2)는, 노트 PC, 디지털 카메라, 디지털 비디오 카메라, 휴대전화 단말, PDA(Personal Digital Assistant) 등의 전지 구동형의 기기이며, 발광장치(3)와 LCD(Liquid Crystal Display) 패널(5)을 구비한다. 발광장치(3)는 LCD 패널(5)의 백 라이트로서 설치된다.
발광장치(3)는, 발광소자인 LED 스트링(6＿1∼6＿n)과, 전류 구동 회로(8)와, 스위칭 전원(4)을 구비한다. 채널수(n)는 최대 8이며, 전자기기(2)의 설계자가, LCD 패널(5)의 사이즈나 전자기기(2)의 종류 등에 따라 결정한다. 즉 채널수(n)는, 1∼8에서 임의의 개수를 취할 수 있다.
각 LED 스트링(6)은, 직렬로 접속된 복수의 LED를 포함한다. 스위칭 전원(4)은, 승압형의 DC/DC컨버터이며, 입력 단자(P1)에 입력된 입력 전압(예를 들어 전지 전압)(Vin)을 승압해, 출력 단자(P2)로부터 출력 전압(구동 전압)(Vout)을 출력한다. 복수의 LED 스트링(6＿1∼6＿n) 각각의 일단(애노드)은, 출력 단자(P2)에 공통으로 접속된다.
스위칭 전원(4)은, 제어 IC(100) 및 출력 회로(102)를 구비한다. 출력 회로(102)는, 인덕터(L1), 정류 다이오드(D1), 스위칭 트랜지스터(M1), 출력 커패시터(C1)를 포함한다. 출력 회로(102)의 토폴로지는 일반적이므로, 설명을 생략한다.
제어 IC(100)의 스위칭 단자(P4)는, 스위칭 트랜지스터(M1)의 게이트와 접속된다. 제어 IC(100)는, LED 스트링(6)의 점등에 필요한 출력 전압(Vout)을 얻을 수 있도록, 피드백에 의해 스위칭 트랜지스터(M1)의 온, 오프의 듀티비를 조절한다. 또한, 스위칭 트랜지스터(M1)는 제어 IC(100)에 내장되어도 된다.
저항(R1, R2)은, 출력 전압(Vout)을 분압함으로써, 그에 따른 피드백 전압(Vout＇)을 생성한다. 피드백 전압(Vout＇)은 피드백 단자(P3)(OVP 단자)에 입력된다. 도시하지 않은 과전압 보호(Over Voltage Protection) 회로(도시하지 않음)는, 피드백 전압(Vout＇)이 역치를 넘으면, 과전압 보호를 행한다.
전류 구동 회로(8)는, 복수의 LED 스트링(6＿1∼6＿n)의 타단(캐소드)측에 설치된다. 전류 구동 회로(8)는, LED 스트링(6＿1∼6＿n) 각각에, 목표 휘도에 따른 간헐적인 구동 전류(ILED1∼ILEDn)를 공급한다.
전류 구동 회로(8)는, 채널마다 설치된 복수의 전류원(CS1∼CSn), 버스트 컨트롤러(9), 제어 입력 단자(P5), 스탠바이 단자(STB 단자)(P6), 채널마다의 버스트 조광단자(BS1∼BS8), 채널마다의 전류 제어 단자(CL1∼CL8), 채널마다의 콤퍼레이터(COMP1∼COMP8), 콤퍼레이터(COMP9)를 구비한다.
i번째의 전류원(CSi)은, 대응하는 LED 스트링(6＿i)에 구동 전류(ILEDi)를 공급한다. 전류원(CSi)은, 출력 회로(CSbi)와 제어부(CSai)를 포함한다. 출력 회로(CSbi)는, 출력 트랜지스터(Q1), 전류 제어 저항(R4), 풀업 저항(R5) 및 열분산 저항(R7)을 포함한다. 출력 트랜지스터(Q1)는 PNP형 바이폴라 트랜지스터이며, 그 이미터는, LED 스트링(6＿i)의 캐소드와 접속된다. 열분산 저항(R7) 및 전류 제어 저항(R4)은, 출력 트랜지스터(Q1)의 이미터와 고정 전압 단자(접지 단자)의 사이에 순서대로 직렬로 설치된다. 열분산 저항(R7)과 전류 제어 저항(R4)의 접속점의 전압(VR4), 즉 전류 제어 저항(R4)의 전압강하는, 전류 제어 단자(CLi)로 입력된다. 풀업 저항(R5)은, 출력 트랜지스터(Q1)의 베이스 이미터간에 설치된다. 그 외의 채널도 이와 같이 구성된다.
저항(R4)에는, 구동 전류(ILEDi)에 비례한 전압강하(VR4)가 발생한다.
VR4=ILEDi×R4
제어부(CSai)는, 대응하는 전압강하(VR4)가 기준 전압(Vref)과 일치하도록, 출력 트랜지스터(Q1)의 베이스 전압을 조절한다. 즉 점등 기간에 있어서,
ILEDi=Vref/R4
이 성립된다.
제어부(CSai)는, 연산 증폭기(OA1), 트랜지스터(M4)를 포함한다. 트랜지스터(M4)는, 버스트 조광단자(BSi)와 접지 단자의 사이에 설치된다. 연산 증폭기(OA1)의 비반전 입력 단자(＋)에는 기준 전압(Vref)이 입력되고, 그 반전 입력 단자(－)에는 전류 제어 단자(CL)의 전압, 즉 전류 제어 저항(R4)의 전압강하(VR4)가 입력된다. 연산 증폭기(OA1)의 출력 전압은, 트랜지스터(M4)의 게이트와 접속된다. 이 전류원(CSi)에 의해, VR4=Vref가 성립되도록 피드백이 걸리고, 각 채널에 있어서 기준 전압(Vref)에 따른 구동 전류(ILEDi)를 생성할 수 있다. 또한, 트랜지스터(M4)는, 연산 증폭기(OA4)의 출력단의 일부로 파악해도 되고, 트랜지스터(M4)를 생략해도 된다.
제어 입력 단자(P5)는, 버스트 조광을 행할 때에 이용되는 펄스폭 변조된 조광 펄스 신호(PWM)가 입력된다. 조광 펄스 신호(PWM)의 제1 레벨(예를 들어 하이 레벨)은, LED 스트링(6)의 점등 기간 TON를, 그 제2 레벨(예를 들어 로 레벨)은 소등 기간 TOFF를 지시한다. 이 PWM 조광 펄스 신호(PWM)의 듀티비, 즉 점등 기간 TON 및 소등 기간 TOFF는, 전 채널 공통으로 이용된다.
스탠바이 단자(P6)에는, 전류 구동 회로(8)의 스탠바이 상태와 동작 상태를 지시하는 스탠바이 신호(STB)가 입력된다. 구체적으로는, 스탠바이 신호(STB)가 로 레벨(예를 들어 0∼0.8V)일 때, 전류 구동 회로(8)는 스탠바이 상태가 된다. 스탠바이 신호(STB)가 하이 레벨(＞0.8V)일 때, 전류 구동 회로(8)는 동작 상태가 되어, LED 스트링(6)에 구동 전류를 공급한다.
버스트 컨트롤러(9)는, 스탠바이 신호(STB)의 전압 레벨(VSTB) 및 8채널 각각의 버스트 조광단자(BS1∼BS8)의 전압 레벨(VBS1∼VBS8)에 의거해, 이하의 모드가 전환 가능하게 되어 있다.
a. 전 채널 공통 모드ΦCOM
이 모드에서 버스트 컨트롤러(9)는 위상 시프트를 행하지 않고, 접속되는 LED 스트링(6)의 개수에 관계없이, 구동 대상이 되는 모든 채널의 LED 스트링을, 이들 구동 전류(ILED)의 위상을 모두 맞추어 구동한다. 이 모드에서는 각 채널의 구동 전류의 위상차가 제로인 점으로부터 Φ0이라고도 적는다.
b. 위상 시프트 모드ΦSHIFT
이 모드에서 버스트 컨트롤러(9)는, 각 채널의 발광 다이오드 스트링을, 각각의 구동 전류의 위상이 시프트하도록 구동한다. 위상 시프트 모드(b)는, 이하의 3개의 모드를 포함한다.
b1. 90도 위상 시프트 모드Φ90
이 모드에서는, 제1∼제4채널이 구동 대상으로 여겨지고, LED 스트링(6＿1∼6＿4)에 대한 구동 전류(ILED1∼ILED4)의 위상이, 서로 조광 펄스 신호(PWM)의 1/4주기 시프트된다.
b2. 60도 위상 시프트 모드Φ60
이 모드에서는, 제1∼제6 채널의 LED 스트링(6＿1∼6＿6)에 대한 구동 전류(ILED1∼ILED6)의 위상이, 서로 조광 펄스 신호(PWM)의 1/6주기 시프트된다.
b3. 45도 위상 시프트 모드Φ45
이 모드에서는, 제1부터 제8 채널의 LED 스트링(6＿1∼6＿8)에 대한 구동 전류(ILED1∼ILED8)의 위상이, 서로 조광 펄스 신호(PWM)의 1/8주기 시프트된다.
버스트 컨트롤러(9)는, 각 모드에 따른 버스트 제어 신호(PWM1∼PWM8)를 생성해, 전류원(CS1∼CS8)에 공급한다. 버스트 제어 신호(PWMi)가 하이 레벨 일 때, 전류원(CSi)은 동작 상태가 되어 구동 전류(ILEDi)를 생성하고, 그것이 점등 기간 TON가 된다. 반대로 버스트 제어 신호(PWMi)가 로 레벨 때, 전류원(CSi)은 정지상태가 되며, 그것이 소등 기간 TOFF가 된다.
스탠바이 신호(STB)가 로 레벨로부터 하이 레벨로 어서트된 후의 일정시간의 동안, 판정 기간 TJDG가 된다. 판정 기간 TJDG는, 예를 들어 조광 펄스 신호(PWM)의 수 주기, 구체적으로는 3주기 정도이다. 이 판정 기간 TJDG에 있어서 버스트 컨트롤러(9)는, 스탠바이 신호(STB)의 전압 레벨(VSTB) 및 8채널 각각의 버스트 조광단자(BS1∼BS8)의 전압 레벨(VBS1∼VBS8)에 의거해, 모드를 결정한다. 도 10은, 도 9의 전류 구동 회로(8)의 동작 모드를 결정하는 플로우 차트이다.
처음에 버스트 컨트롤러(9)는, 스탠바이 신호(STB)의 전압 레벨(VSTB)에 따라, 동작 모드를 결정한다. 스탠바이 신호(STB)의 전압 레벨(VSTB)이 소정의 제1 범위에 포함될 때, 전 채널 공통 모드φ0로 설정된다. 콤퍼레이터(COMP9)는, 전압(VSTB)을 역치 전압(Vth1)과 비교해, 비교 결과를 나타내는 판정 신호(S9)를 출력한다. 판정 신호(S9)가 VSTB＞Vth1를 나타낼 때(S100의 Y), 버스트 컨트롤러(9)는 전 채널 공통 모드φ0로 설정된다(S102).
스탠바이 신호(STB)의 전압 레벨(VSTB)이 소정의 제2의 전압 범위에 포함될 때, 버스트 컨트롤러(9)는 위상 시프트 모드φSHIFT로 설정된다. 제2 전압 범위는, VSTB＜Vth1이기 때문에, 판정 신호(S9)가 VSTB＜Vth1를 나타낼 때(S100의 N), 버스트 컨트롤러(9)는 위상 시프트 모드φSHIFT가 된다.
위상 시프트 모드φSHIFT로 설정된 버스트 컨트롤러(9)는, 계속해서 각 채널의 버스트 조광단자(BS)의 전압 레벨(VBS1∼VBS8)에 의거해, 90도, 60도, 45도 위상 시프트 모드 중 어느 하나로 설정된다.
콤퍼레이터(COMP1∼COMP8)는, 채널마다 설치되고, 대응하는 채널의 전압(VBS1∼VB S8)을, 소정의 역치 전압(Vth2)와 비교한다. 역치 전압(Vth2)은, 예를 들어 0.1V정도가 바람직하다. i번째의 채널의 콤퍼레이터(COMPi)는, VBSi＜Vth2 일 때 하이 레벨(H), VBSi＞Vth2 일 때 로 레벨(L)이 되는 검출 신호(Si)를 출력한다.
i번째의 버스트 조광단자(BSi)에 LED 스트링(6＿i)이 접속될 때, 구동 전류(ILEDi)가 제로이면 그 전압 레벨(VBSi)은, 출력 전압(Vout) 부근까지 상승한다. 한편, 버스트 조광단자(BSi)에 LED 스트링(6＿i)이 접속되어 있지 않을 때, 그 전압 레벨(VBSi)은, 접지 전압 부근까지 저하한다. 즉, 콤퍼레이터(COMPi)의 출력 신호(Si)는, LED 스트링(6＿i)의 접속의 유무를 나타낸다.
버스트 컨트롤러(9)는, 판정 기간 TJDG에 있어서 제5부터 제8 채널의 모든 버스트 조광단자(BS5∼BS8)의 전위(VBS5∼VBS8)가, 소정의 제2역치 전압(Vth2)보다 낮을 때, 환언하면, 조건식
S5==H　＆＆　S6=H　＆＆　S7=H　＆＆　S8=H
을 만족시킬 때(S104의 Y), 90도 위상 시프트 모드Φ90로 설정된다(S106). 이는, 제5부터 제8 채널에 LED 스트링(6＿5∼6＿8)이 접속되어 있지 않은 상태를 나타낸다. (A=B)는, A와 B가 동일할 때 진(1)을, 그렇지 않을 때 위(0)를 나타내는 연산자이며, 「＆＆」은, 논리곱을 나타내는 연산자이다.
상기 조건식을 만족시키지 않을 때(S104의 N), 처리 S108로 진행된다. 제7, 제8 채널의 버스트 조광단자(BS7, BS8)의 전위(VBS7, VBS8)가, 제2역치 전압(Vth2)보다 낮을 때, 환언하면, 조건식
S7=H　＆＆　S8=H
을 만족시킬 때(S108의 Y), 제1∼제6 채널이 구동 대상이 되고, 60도 위상 시프트 모드Φ60로 설정된다(S110).
그 이외일 때(S108의 N), 모든 채널이 구동 대상이 되고, 45도 위상 시프트 모드Φ45로 설정된다(S112).
　이와 같이 하여, 채널마다 LED 스트링(6)의 접속의 유무가 판정된다. 오차 증폭기(EA1)는, 구동 기간에 있어서, LED 스트링(6)이 접속되어 있는 채널 각각의 전압(VBS) 중, 가장 낮은 하나와, 기준 전압(Vref)(예를 들어 0.3V)의 오차를 증폭해, 오차에 따른 오차 전압(Verr)을 생성한다. 오차 전압(Verr)은, 트랜지스터(Q2) 및 저항(R6)을 통해 FB단자로부터 출력되고, 제어 IC(100)의 피드백 단자에 입력된다. 제어 IC(100)는, 구동 기간에 있어서, LED 스트링(6)이 접속되어 있는 채널 각각의 전압(VBS) 중 가장 낮은 하나와, 기준 전압(Vref)이 일치하도록, 출력 전압(Vout)을 조절한다.
이상이 발광장치(3)의 구성이다. 계속해서 그 동작을 설명한다.
복수의 채널 중, 출력 트랜지스터(Q1)의 베이스 전압(VBS)이 가장 낮은 채널에 주목한다.
출력 트랜지스터(Q1)의 베이스 전압(VBS)은, 스위칭 전원(4)에 의해 기준 전압(Vref)과 일치하도록 피드백 제어된다. 또 전류 제어 저항(R4)의 전압강하(VR4)는, 전류원(CS)에 의해 기준 전압(Vref)과 일치하도록 피드백 제어된다. 출력 트랜지스터(Q1)의 베이스 이미터간 전압을 Vf, 컬렉터 이미터간 전압을 VCE, 열분산 저항(R7)의 전압강하를 VR7이라고 할 때, 출력 트랜지스터(Q1)의 이미터 전압에 관해 이하의 식이 성립된다.
Vref＋Vf=Vref＋VR7＋VCE　　…(1)
식(1)을 변형하면, 식(2)을 얻는다.
VCE=Vf－VR7　…(2)
식(2)으로부터 알 수 있듯이, 출력 트랜지스터(Q1)의 컬렉터 이미터간 전압(VcE)은, 열분산 저항(R7)을 설치하지 않는 경우에 비해, 열분산 저항(R7)의 전압강하(VR7)분만큼 작게 할 수 있다. 이것은, 출력 트랜지스터(Q1)의 소비 전력, 즉 발열량을 저감할 수 있는 것을 의미한다.
출력 트랜지스터(Q1)의 발열량을 저감함으로써, 발광장치(3)를 탑재하는 전자기기(2)의 열 대책이 용이해져, 이에 필요로 하는 코스트를 저감할 수 있다.
충분한 열분산의 효과를 얻기 위해서는, 열분산 저항(R7)의 전압강하(VR7)가, 출력 트랜지스터(Q1)의 베이스 이미터간 전압(Vf)의 20% 정도, 혹은 그 이상이 되도록, 열분산 저항(R7)의 저항값을 설계하는 것이 바람직하다.
0.2×Vf＜VR7＜Vf　　…(3)
열분산 저항(R7)의 전압강하(VR7)는, 식(4)으로 주어진다
VR7=ILED×R7　　…(4)
따라서, 열분산 저항(R7)의 저항값을, 이하의 범위가 되도록 설계함으로써, 출력 트랜지스터(Q1)의 발열량을 적절하게 저감할 수 있다.
0.2×Vf/ILED＜R7＜Vf/ILED
이상, 본 발명에 대해서, 실시형태를 기초로 설명했다. 이 실시형태는 예시이며, 이들 각 구성요소나 각 처리 프로세스, 이들의 조합에는, 다양한 변형예가 존재할 수 있다. 이하, 이러한 변형예에 대해서 설명한다.
실시형태에서는 인덕터를 이용한 비절연형의 스위칭 전원을 설명했는데, 본 발명은 트랜스를 이용한 절연형의 스위칭 전원에도 적용 가능하다.
실시형태에서는, 발광장치(3)의 어플리케이션으로서 전자기기를 설명했는데, 용도는 특히 한정되지 않고, 조명 등에도 이용할 수 있다.
또, 본 실시형태에 있어서, 하이 레벨, 로 레벨의 논리 신호의 설정은 일례로서, 인버터 등에 의해 적절히 반전시킴으로써 자유롭게 변경하는 것이 가능하다.
　실시형태에 의거해, 구체적인 용어를 이용해 본 발명을 설명했는데, 실시형태는, 본 발명의 원리, 응용을 나타내고 있음에 지나지 않고, 실시형태에는, 청구범위에 규정된 본 발명의 사상을 일탈하지 않는 범위에서, 많은 변형예나 배치를 변경하는 것이 인정된다.
Q1: 출력 트랜지스터 L1: 인덕터
C1: 출력 커패시터 D1: 정류 다이오드
M1: 스위칭 트랜지스터 2: 전자기기
3: 발광장치 4: 스위칭 전원
R4: 전류 제어 저항 R7: 열분산 저항
5: LCD 패널 BS: 버스트 조광단자
CL: 전류 제어 단자 R5: 풀업 저항
6: LED 스트링 8: 전류 구동 회로
9: 버스트 컨트롤러 100: 제어 IC
102: 출력 회로 10: 에지 검출부
12: 제1 래치 14: 포지티브 에지 카운터
16: 제2 래치 18: 네거티브 에지 카운터
CONT: 채널 제어부 PWM: 조광 펄스 신호
S1: 포지티브 에지 검출 신호 S2: 네거티브 에지 검출 신호
20: 제1 시프트량 계산부 22: 제2 시프트량 계산부
24: 세트 회로 26: 리셋 회로
28: 제2 리셋 회로 30: SR플립플롭

Claims (9)

  1. 펄스폭 변조된 조광 펄스 신호를 받아, n(n은 2 이상의 자연수)채널의 발광 다이오드 스트링을 구동하기 위한 버스트 제어 신호로서, 각각의 주기가 상기 조광 펄스 신호의 주기와 동일하고, 또한 각각의 위상이 상기 조광 펄스 신호의 1/n주기 시프트하고 있는 n개의 버스트 제어 신호를 생성하는 위상 시프트 컨트롤러로서,
    상기 조광 펄스 신호의 포지티브 에지를 계기로 해서 초기값으로부터 카운트를 개시하는 포지티브 에지 카운터와,
    상기 조광 펄스 신호의 네거티브 에지를 계기로 해서 초기값으로부터 카운트를 개시하는 네거티브 에지 카운터와,
    상기 포지티브 에지 카운터 및 상기 네거티브 에지 카운터의 적어도 한쪽의 카운트치를 받고, 상기 조광 펄스 신호의 주기에 대응하는 주기 카운트치를 래치하는 래치와,
    제2∼제n채널마다 설치된 채널 제어부로서, 제i채널(2≤i≤n)의 채널 제어부는, (i) 상기 주기 카운트치를 (i－1)/n배 함으로써, 그 채널의 위상 시프트량을 계산하고, (ii) 상기 포지티브 에지 카운터의 카운트치가 대응하는 채널의 상기 위상 시프트량과 일치하면, 대응하는 채널의 상기 버스트 제어 신호를 제1 레벨로 천이시키고, (iii) 상기 네거티브 에지 카운터의 카운트치가 대응하는 채널의 상기 위상 시프트량과 일치하면, 대응하는 채널의 상기 버스트 제어 신호를 제2 레벨로 천이시키는 채널 제어부를 구비하고,
    제i채널의 상기 채널 제어부는, (iv) 상기 조광 펄스 신호의 네거티브 에지보다 전에, 대응하는 채널의 상기 버스트 제어 신호가 상기 제2 레벨로 천이하고 있지 않을 때, 상기 조광 펄스 신호의 네거티브 에지의 타이밍에서, 대응하는 상기 버스트 제어 신호를 상기 제2 레벨로 천이시키는 것을 특징으로 하는 위상 시프트 컨트롤러.
  2. 삭제
  3. 청구항 1에 있어서,
    제i채널의 상기 채널 제어부는,
    상기 주기 카운트치를 (i－1)/n배 함으로써, 그 채널의 위상 시프트량을 계산하는 시프트량 계산부와,
    상기 포지티브 에지 카운터의 카운트치가, 대응하는 채널의 상기 위상 시프트량과 일치하면 어서트되는 세트 신호를 생성하는 세트 회로와,
    상기 네거티브 에지 카운터의 카운트치가, 대응하는 채널의 상기 위상 시프트량과 일치하면 어서트되는 제1 리셋 신호를 생성하는 제1 리셋 회로와,
    상기 조광 펄스 신호의 네거티브 에지보다 전에, 대응하는 채널의 상기 버스트 제어 신호가 상기 제2 레벨로 천이하고 있지 않을 때, 상기 조광 펄스 신호의 네거티브 에지의 타이밍에서 어서트되는 제2 리셋 신호를 생성하는 제2 리셋 회로와,
    대응하는 채널의 상기 세트 신호가 어서트되면, 대응하는 채널의 버스트 제어 신호를 상기 제1 레벨로 천이시키고, 대응하는 채널의 상기 제1 리셋 신호 또는 상기 제2 리셋 신호가 어서트되면, 대응하는 채널의 상기 버스트 제어 신호를 상기 제2 레벨로 천이시키는 플립플롭을 포함하는 것을 특징으로 하는 위상 시프트 컨트롤러.
  4. 청구항 1에 있어서,
    제i채널의 상기 채널 제어부는,
    상기 주기 카운트치를 (i－1)/n배 함으로써, 그 채널의 위상 시프트량을 계산하는 시프트량 계산부와,
    상기 포지티브 에지 카운터의 카운트치가, 대응하는 채널의 상기 위상 시프트량과 일치하면 어서트되는 세트 신호를 생성하는 세트 회로와,
    상기 네거티브 에지 카운터의 카운트치가, 대응하는 채널의 상기 위상 시프트량과 일치하면 어서트되는 제1 리셋 신호를 생성하는 제1 리셋 회로와,
    대응하는 채널의 상기 세트 신호가 어서트되면, 대응하는 채널의 버스트 제어 신호를 상기 제1 레벨로 천이시키고, 대응하는 채널의 상기 제1 리셋 신호가 어서트되면, 대응하는 채널의 상기 버스트 제어 신호를 상기 제2 레벨로 천이시키는 SR플립플롭을 포함하는 것을 특징으로 하는 위상 시프트 컨트롤러.
  5. 청구항 3에 있어서,
    상기 제2 리셋 회로는,
    상기 조광 펄스 신호를 받는 제1 플립플롭과,
    상기 제1 플립플롭의 출력을 받는 제2 플립플롭과,
    대응하는 채널의 상기 버스트 제어 신호를 받는 제3 플립플롭과,
    상기 제3 플립플롭의 출력을 받는 제4 플립플롭과,
    상기 제1 플립플롭의 반전 출력과, 상기 제2 플립플롭의 출력의 논리곱을 생성하는 제1 AND 게이트와,
    상기 제3 플립플롭의 반전 출력과, 상기 제4 플립플롭의 출력의 논리곱을 생성하는 제2 AND 게이트와,
    상기 제1 AND 게이트의 출력에 의해 세트되고, 상기 제2 AND 게이트의 출력에 의해 리셋되는 제2 SR플립플롭과,
    상기 제1 AND 게이트의 출력과, 상기 제2 SR플립플롭의 출력의 논리곱을 상기 제2 리셋 신호로서 생성하는 제3 AND 게이트를 포함하는 것을 특징으로 하는 위상 시프트 컨트롤러.
  6. 복수의 발광 다이오드 스트링과,
    상기 복수의 발광 다이오드 스트링에 구동 전압을 공급하는 스위칭 전원과,
    펄스폭 변조된 조광 펄스 신호를 받아, 상기 복수의 발광 다이오드 스트링마다 버스트 제어 신호를 생성하는 청구항 1 또는 청구항 3 내지 청구항 5 중 어느 한 항에 기재된 위상 시프트 컨트롤러와,
    각각이 상기 발광 다이오드 스트링마다 설치되고, 대응하는 상기 버스트 제어 신호가 점등 기간을 나타낼 때, 대응하는 발광 다이오드 스트링에 구동 전류를 공급하는 복수의 전류원을 구비하는 것을 특징으로 하는 발광장치.
  7. 액정 패널과,
    상기 액정 패널의 백 라이트로서 설치된 청구항 6에 기재된 발광장치를 구비하는 것을 특징으로 하는 전자기기.
  8. 펄스폭 변조된 조광 펄스 신호에 의거해, n(n은 2 이상의 자연수)채널의 발광 다이오드 스트링을 구동하기 위한 버스트 제어 신호로서, 각각의 주기가 상기 조광 펄스 신호의 주기와 동일하고, 또한 각각의 위상이 상기 조광 펄스 신호의 1/n주기 시프트하고 있는 n개의 버스트 제어 신호를 생성하는 방법으로서,
    포지티브 에지 카운터에 의해, 상기 조광 펄스 신호의 포지티브 에지를 계기로 해서 초기값으로부터 카운트를 개시하는 단계와,
    네거티브 에지 카운터에 의해, 상기 조광 펄스 신호의 네거티브 에지를 계기로 해서 초기값으로부터 카운트를 개시하는 단계와,
    상기 포지티브 에지 카운터 및 상기 네거티브 에지 카운터의 적어도 한쪽의 카운트치에 의거해, 상기 조광 펄스 신호의 주기에 대응하는 주기 카운트치를 래치하는 단계와,
    제i채널(2≤i≤n)에 있어서, 상기 주기 카운트치를 (i－1)/n배 함으로써, 그 채널의 위상 시프트량을 계산하는 단계와,
    제i채널에 있어서, 상기 포지티브 에지 카운터의 카운트치가 대응하는 채널의 상기 위상 시프트량과 일치하면, 대응하는 채널의 상기 버스트 제어 신호를 제1 레벨로 천이시키는 단계와,
    제i채널에 있어서, 상기 네거티브 에지 카운터의 카운트치가 대응하는 채널의 상기 위상 시프트량과 일치하면, 대응하는 채널의 상기 버스트 제어 신호를 제2 레벨로 천이시키는 단계를 구비하고,
    상기 조광 펄스 신호의 네거티브 에지보다 전에, 대응하는 채널의 상기 버스트 제어 신호가 상기 제2 레벨로 천이하고 있지 않을 때, 상기 조광 펄스 신호의 네거티브 에지의 타이밍에서, 대응하는 상기 버스트 제어 신호를 상기 제2 레벨로 천이시키는 단계를 더 구비하는 것을 특징으로 하는 방법.
  9. 삭제
KR1020110065427A 2010-07-02 2011-07-01 위상 시프트 컨트롤러, 위상 시프트의 방법, 및 그것들을 이용한 발광장치, 전자기기 KR101792259B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010151967A JP5685015B2 (ja) 2010-07-02 2010-07-02 発光ダイオードの駆動回路およびそれを用いた発光装置、電子機器
JPJP-P-2010-151967 2010-07-02
JP2011014402A JP5784315B2 (ja) 2011-01-26 2011-01-26 位相シフトコントローラ、位相シフトの方法、およびそれらを用いた発光装置、電子機器
JPJP-P-2011-014402 2011-01-26

Publications (2)

Publication Number Publication Date
KR20120003392A KR20120003392A (ko) 2012-01-10
KR101792259B1 true KR101792259B1 (ko) 2017-10-31

Family

ID=45399199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110065427A KR101792259B1 (ko) 2010-07-02 2011-07-01 위상 시프트 컨트롤러, 위상 시프트의 방법, 및 그것들을 이용한 발광장치, 전자기기

Country Status (4)

Country Link
US (1) US8502481B2 (ko)
KR (1) KR101792259B1 (ko)
CN (2) CN202197435U (ko)
TW (1) TWI526111B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201106787A (en) * 2009-08-10 2011-02-16 Fitipower Integrated Tech Inc Drive apparatus and method for adjusting driving voltage
KR101902344B1 (ko) * 2010-08-12 2018-11-07 페어차일드코리아반도체 주식회사 위상 변환 회로 및 이를 구비하는 디밍 회로
WO2012106143A2 (en) * 2011-01-31 2012-08-09 Marvell World Trade Ltd. Systems and methods for driving light emitting diodes
US9013110B2 (en) * 2011-11-30 2015-04-21 Atmel Corporation Circuit for driving light emitting elements
CN102497710B (zh) * 2011-12-30 2014-05-28 成都芯源系统有限公司 Led移相调光电路及其方法
US9426862B2 (en) * 2012-04-12 2016-08-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. LED backlight drive circuit, liquid crystal display device and driving method
KR102130396B1 (ko) 2012-11-29 2020-08-06 삼성디스플레이 주식회사 백라이트 유닛 및 그것을 포함하는 표시 장치
CN106134056B (zh) * 2014-03-27 2019-01-22 株式会社自动网络技术研究所 电源控制装置及电源控制方法
US9872346B2 (en) * 2015-05-15 2018-01-16 Cypress Semiconductor Corporation Phase controller apparatus and methods
USD797085S1 (en) 2015-12-10 2017-09-12 Samsung Electronics Co., Ltd. Television receiver
US9717123B1 (en) * 2016-10-17 2017-07-25 Integrated Silicon Solution, Inc. Audible noise reduction method for multiple LED channel systems
CN109932995B (zh) * 2017-12-18 2021-06-15 鸿富锦精密电子(天津)有限公司 电子装置
CN110086453B (zh) * 2018-01-25 2024-03-26 成都市深思创芯科技有限公司 一种数字可编程的相位位移电路
CN111491412A (zh) * 2019-01-29 2020-08-04 瑞鼎科技股份有限公司 应用于局部调光的发光二极管驱动方法
TWI702885B (zh) * 2019-05-22 2020-08-21 安沛科技股份有限公司 一種多組並聯單線串接發光二極體的控制方法
CN112135380B (zh) * 2019-06-25 2023-02-28 安沛科技股份有限公司 一种多组并联单线串接发光二极管的控制方法
US11462192B2 (en) * 2020-05-18 2022-10-04 Rockwell Collins, Inc. Flipped or frozen display monitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001258250A (ja) * 2000-03-09 2001-09-21 Tdk Corp スイッチング電源装置
JP2009032497A (ja) * 2007-07-26 2009-02-12 Denso Corp バックライト制御装置
JP2009277582A (ja) * 2008-05-16 2009-11-26 Nec Lighting Ltd Ｌｅｄ照明器具および点灯制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152518A (ja) * 2007-11-30 2009-07-09 Omron Corp 発光ダイオード駆動装置
JP2009188135A (ja) 2008-02-05 2009-08-20 Sharp Corp Ｌｅｄドライバおよび電子機器
US20090225020A1 (en) * 2008-03-07 2009-09-10 O2Micro, Inc. Backlight controller for driving light sources
KR101289639B1 (ko) * 2008-07-04 2013-07-30 엘지디스플레이 주식회사 백라이트 유닛의 광원 구동장치 및 방법
JP5117979B2 (ja) * 2008-09-30 2013-01-16 京セラ株式会社 光源装置および表示装置
JP5591581B2 (ja) * 2010-04-23 2014-09-17 ローム株式会社 発光装置、電子機器、発光ダイオードストリングの駆動方法
JP5613577B2 (ja) * 2011-01-26 2014-10-22 ローム株式会社 発光ダイオードの駆動回路およびそれを用いた発光装置、電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001258250A (ja) * 2000-03-09 2001-09-21 Tdk Corp スイッチング電源装置
JP2009032497A (ja) * 2007-07-26 2009-02-12 Denso Corp バックライト制御装置
JP2009277582A (ja) * 2008-05-16 2009-11-26 Nec Lighting Ltd Ｌｅｄ照明器具および点灯制御方法

Also Published As

Publication number Publication date
US8502481B2 (en) 2013-08-06
TW201220928A (en) 2012-05-16
US20120001557A1 (en) 2012-01-05
CN202197435U (zh) 2012-04-18
CN102314836A (zh) 2012-01-11
KR20120003392A (ko) 2012-01-10
TWI526111B (zh) 2016-03-11
CN102314836B (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
KR101792259B1 (ko) 위상 시프트 컨트롤러, 위상 시프트의 방법, 및 그것들을 이용한 발광장치, 전자기기
KR101771718B1 (ko) 발광 다이오드의 전류 구동 회로 및 이를 이용한 발광 장치, 전자 기기, 발광 다이오드의 구동 모드의 설정 방법
US7679296B2 (en) Light emitting diode drive circuit
US9408265B2 (en) Multichannel constant current LED driving circuit, driving method and LED driving power
KR101883001B1 (ko) 발광 소자의 구동 회로 및 그것을 이용한 발광 장치, 전자 기기
US9439259B2 (en) LED backlight driving circuit for LCD panels
US20090225020A1 (en) Backlight controller for driving light sources
US10111284B2 (en) Light driving circuit
WO2013053532A1 (en) An led control circuit and a controlling method of the same
JP2016091781A (ja) スイッチングコンバータおよびその制御回路、制御方法、それを用いた照明装置、電子機器
TW201311031A (zh) 發光模組中配置具有處理交錯訊號之取樣保持及積分電路之脈波寬度調變裝置
JP5784315B2 (ja) 位相シフトコントローラ、位相シフトの方法、およびそれらを用いた発光装置、電子機器
TWI683595B (zh) Ｌｅｄ背光驅動雙控制器級聯的系統和方法
US20140132182A1 (en) Feedback circuit for non-isolated power converter
JP5685015B2 (ja) 発光ダイオードの駆動回路およびそれを用いた発光装置、電子機器
JP2012038781A (ja) 発光素子駆動回路、表示装置
JP2015060822A (ja) 発光素子の駆動回路、その制御回路、制御方法、およびそれを用いた発光装置および電子機器
CN112654108B (zh) 调光控制电路、控制芯片、电源转换装置以及调光方法
JP2012124120A (ja) 発光素子の駆動回路およびそれを用いた発光装置、電子機器
Song et al. A digital brightness controlled white LED driver with I 2 C-bus interface

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant