KR101782504B1 - 벌룬을 구비한 듀플렉서 - Google Patents

벌룬을 구비한 듀플렉서 Download PDF

Info

Publication number
KR101782504B1
KR101782504B1 KR1020137004185A KR20137004185A KR101782504B1 KR 101782504 B1 KR101782504 B1 KR 101782504B1 KR 1020137004185 A KR1020137004185 A KR 1020137004185A KR 20137004185 A KR20137004185 A KR 20137004185A KR 101782504 B1 KR101782504 B1 KR 101782504B1
Authority
KR
South Korea
Prior art keywords
port
capacitor
inductor
reference potential
electrically connected
Prior art date
Application number
KR1020137004185A
Other languages
English (en)
Other versions
KR20140007319A (ko
Inventor
위르겐 키빗
Original Assignee
스냅트랙, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스냅트랙, 인코포레이티드 filed Critical 스냅트랙, 인코포레이티드
Publication of KR20140007319A publication Critical patent/KR20140007319A/ko
Application granted granted Critical
Publication of KR101782504B1 publication Critical patent/KR101782504B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Balance/unbalance networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0571—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Abstract

본 발명은 기판을 갖는 듀플렉서에 관한 것으로서, 상기 기판은 적어도 하나의 구조화된 금속적층면을 갖고 상기 기판 상에 안테나포트(ANT)와 연결되는 송신경로(TX)와 수신경로(RX)가 적어도 부분적으로 배치된다. 상기 듀플렉서는 상기 송신경로(TX)에 배치되며 하나 이상의 공진기를 포함하는 제 1 탄성파 필터(BAW1)를 갖는 송신필터(TXF)를 포함한다. 또한 상기 듀플렉서(DPL)는 수신경로(RX)에 안테나 측으로 배치되고 하나 이상의 공진기와 싱글 엔디드 출력부를 포함하는 제 2 탄성파 필터(BAW)를 갖는 수신필터(RXF)를 포함한다. 또한 상기 듀플렉서는 수신경로(RX)에서 상기 수신필터(RXF) 후방에 배치되고 출력 측으로 밸런스드 신호를 전달하고 LC 회로로서 형성되는 벌룬(BL)을 포함하되, 이때 상기 벌룬(BL)의 적어도 하나의 인덕터 및/또는 적어도 하나의 커패시터는 상기 기판의 상기 구조화된 금속적층면에서 실현된다.

Description

벌룬을 구비한 듀플렉서{DUPLEXER WITH BALUN}
본 발명은 수신경로에 벌룬(Balun)을 구비한 듀플렉서에 관한 것이다.
듀플렉서는 예를 들어 하나의 데이터 전달 시스템에서 지정된 주파수 대역 내의 수신 신호와 송신 신호를 분리하기 위한 주파수 분리 여파기이며, 주파수 분리 여파기에 의해 데이터 전송이 예를 들어 하나의 안테나를 통해 양방향으로 이루어질 수 있다. 무선 주파수 범위 내에서 이용하는 경우 주로 비대칭적인 여파기 입력부 및 출력부를 지닌 여파기 구조물이 사용되고, 이러한 여파기 구조물의 전파 임피던스는 각각 접지와 연관이 있다. 특히 수신 신호 경로에서 간섭 신호의 커플링은 그러한 데이터 전송 시스템의 성능을 현저히 저하시킬 수 있다.
본 발명의 목적은 개선된 전기적 특성을 지닌 듀플렉서를 제공하는 데 있다.
이러한 목적은 특허청구 범위의 독립항의 특징에 의해 달성된다. 본 발명의 바람직한 실시예들은 종속항들에 서술되어 있다.
본 발명은 적어도 하나의 구조화된 금속적층면을 가진 기판이 포함된 듀플렉서를 특징으로 하며, 이 기판 상에는 적어도 부분적으로 송신경로와 수신경로가 배치되고, 이 두 경로는 안테나포트와 연결된다. 듀플렉서는 송신경로에 배치되는 송신필터를 포함하여, 이 송신필터는 하나 이상의 공진기를 가진 제 1 탄성파 필터를 갖는다. 또한 듀플렉서는 수신경로에서 안테나 측에 배치되는 수신필터를 포함하여, 이 수신필터는 하나 이상의 공진기와 싱글 엔디드 출력부(Single-ended output)를 포함하는 제 2 탄성파 필터를 갖는다. 또한 듀플렉서는 수신경로에서 수신필터 후방에 배치되는 벌룬을 포함하며, 이 벌룬은 출력부 측으로 밸런스드 신호(balanced signal)를 전달하고 LC 회로로 형성되되, 이때 벌룬의 적어도 하나의 인덕터 및/또는 적어도 하나의 커패시터가 기판의 구조화된 금속적층면에서 실현된다.
벌룬은 비대칭(영어로는 "싱글 엔디드") 신호가 수신필터의 출력부에서 대칭(밸런스드) 신호로 전환되는 것을 가능하게 하고 그로 인해 수신 측으로 밸런스드 출력부를 포함하는 듀플렉서를 형성할 수 있다. 수신경로의 출력부에 대칭 신호가 공급되는 것은 비대칭 신호에 비해 예를 들어 크로스토크 및/또는 외부로부터의 신호 커플링에 대해 낮은 간섭 민감도를 가질 수 있는 대칭 신호가 수신경로의 출력부에서 사용된다는 장점을 갖는다. 밸런스드 신호는 주로 보다 높은 신호 대 잡음비를 갖는다. 또한 벌룬은 수신필터와 송신필터 사이에서 충분한 절연이 보장될 수 있도록 기여한다. 또한 그러한 형식의 회로 구성에 의해, 연결되지 않은 간단한 공진기 구조물을 포함하여 형성되는, 탄성파 필터를 가진 듀플렉서에 대해 제시되는 전기적 전달 요건들이 충분히 충족될 수 있다. 이로 인해 비용 면에서 경제적인 실현이 가능해진다. 각각의 탄성파 필터를 리액턴스 필터(사다리형 배치 구조)로서 형성하는 것도 역시 가능하다.
바람직한 실시예에 따르면, 기판은 다층 세라믹으로 형성된다.
바람직한 추가 실시예에 따르면, 제 1 탄성파 필터 및/또는 제 2 탄성파 필터는 적어도 하나의 공진기를 가지며, 공진기는 체적 탄성파로 작동한다. 제 1 및 제 2 탄성파 필터는 벌크 탄성파 필터(Bulk-Acoustic-Wave-Filter, BAW-Filter)로서 형성되는 것이 바람직하고, 왜냐하면 벌크 탄성파 필터(BAW-Filter)가 표면 탄성파 필터(Surface-Acoustic-Wave-Filter, SAW-Filter)보다 더 우수한 특성을 가질 수 있기 때문이다. 제 1 및/또는 제 2 탄성파 필터가 표면 탄성파 필터(SAW-Filter)로서 형성될 수도 있다. 따라서 제 1 탄성파 필터 및 제 2 탄성파 필터는 다양하게 형성될 수도 있다.
바람직한 추가 실시예에 따르면, 벌룬은 제 1 대칭포트, 제 2 대칭포트, 및 비대칭포트를 갖는다. 또한, 벌룬은 제 1 인덕터와 제 2 커패시터를 가지며, 이때 제 1 인덕터는 제 1 대칭포트 및 기준전위와 전기적으로 연결되고, 제 2 커패시터는 제 2 대칭포트 및 기준전위와 전기적으로 연결된다. 또한, 벌룬은 제 2 인덕터와 제 1 커패시터를 포함하고, 이때 제 2 인덕터는 제 2 대칭포트 및 비대칭포트와 전기적으로 연결되고, 제 1 커패시터는 제 1 대칭포트 및 비대칭포트와 전기적으로 연결된다.
상기와 같이 형성되는 벌룬은 바람직하게 매우 근소한 삽입 손실을 갖는다. 상기 형식으로 벌룬이 형성될 시, 예를 들어 세라믹 기판 상에 실현될 시에 소요 공간이 매우 근소하게 유지될 수 있고, 예를 들어 제조 공차 또는 주변 영향으로 인한 소자 간섭에 대해 민감도가 지정된 한계값 이하로 유지될 수 있다.
바람직한 추가 실시예에 따르면, 벌룬은 제 1 대칭포트, 제 2 대칭포트, 및 비대칭포트를 갖는다. 또한 벌룬은 직렬 분기로 제 3 및 제 4 커패시터와, 병렬분기로 제 3 인덕터를 가진 T 패드를 포함하고, 이때 제 3 커패시터는 제 1 대칭포트와 전기적으로 연결되고, 제 4 커패시터는 비대칭포트와 전기적으로 연결된다. 또한, 벌룬은 제 2 대칭포트 및 기준전위와 전기적으로 연결되는 제5 커패시터와, 그리고 제 2 대칭포트 및 비대칭포트와 전기적으로 연결되는 제 4 인덕터를 갖는다. 이와 같이 형성되는 벌룬은 예를 들어 제조 공차 및/또는 주변 영향으로 인한 소자 간섭에 대해 바람직하게 비교적 근소한 민감도를 갖는다.
바람직한 추가 실시예에 따르면, 제 1 탄성파 필터 및 제 2 탄성파 필터는 분리된 칩들 상에 배치된다. 이러한 방식으로 각 탄성파 필터가 다른 탄성파 필터로부터 분리되어 최적화될 수 있다.
바람직한 추가 실시예에 따르면, 기판은 듀플렉서 또는 듀플렉서를 포함하는 모듈에 대한 하우징의 일부분이다.
바람직한 추가 실시예에 따르면, 기판은 적어도 넓은 면적의 제 1 기준전위면이 배치되는 상부 금속적층면과, 적어도 넓은 면적의 제 2 기준전위면이 배치되는 하부 금속적층면을 가지며, 이때 제 1 및 제 2 기준전위면은 각각 기준전위와 전기적으로 연결된다. 또한 벌룬 및/또는 또 다른 회로 소자의 커패시터 및/또는 인덕터가 실현되는 적어도 하나의 구조화된 금속적층면은 상부 금속적층면과 하부 금속적층면 사이에 배치된다. 기판은 예를 들어 제 1 표면에 제 1 기준전위면을, 제 2 표면에 제 2 기준전위면을 가질 수 있다. 예를 들어 기준전위면이 대체로 면적 전체가 금속화되어 형성될 때 바람직하다. 상부 및/또는 하부 금속적층면은 각각 부분적으로 예를 들어 접촉면 공동부 형태로 구조물을 가질 수 있고, 그렇게 됨으로써 제 1 및 제 2 대칭포트 및/또는 비대칭포트의 접촉이 가능하다.
바람직한 추가 실시예에 따르면, 기판은 벌룬의 제 1 대칭포트를 구성하는 집적화된 제 1 분기부와, 제 2 대칭포트를 구성하는 집적화된 제 2 분기부를 가지며, 이때 제 1 및 제 2 분기부는 상부 금속적층면과 하부 금속적층면 사이에 배치된다.
바람직한 추가 실시예에 따르면, 기판은 총 기판 두께를 가지며 제 1 분기부 및 제 2 분기부는 동일한 높이 상에 배치되거나 또는 수직 방향으로 높이 차이가 제 1 분기부와 제 2 분기부 사이의 하부 금속적층면 및/또는 상부 금속적층면에 대해 수직으로 총 기판 두께의 0.2배보다 작도록 배치된다.
바람직한 추가 실시예에 따르면, 제 1 병렬분기는 제 1 커패시터와 제 1 인덕터를, 제 2 병렬분기는 제 2 커패시터와 제 2 인덕터를 포함하거나 또는 제 1 병렬분기는 제 4 커패시터와 제 3 인덕터를, 제 2 병렬분기는 제5 커패시터와 제 4 인덕터를 포함한다. 또한 제 1 병렬분기는 제 2 기준전위면이 아니라 제 1 기준전위면과 전기적으로 연결되고 제 2 병렬분기는 적어도 제 1 기준전위면과 전기적으로 연결된다.
바람직한 추가 실시예에 따르면, 제 1 커패시터 또는 제 4 커패시터와 비대칭포트를 구성하는 제 3 분기부 사이에 금속적층면이 배치되고, 이 금속적층면은 기준전위와 전기적으로 연결된다. 기준전위와 전기적으로 연결되는 금속적층면은 바람직하게는 차폐면으로서 이용될 수 있고, 그럼으로써 간섭 신호의 커플링이 특히 제 1 커패시터 또는 제 4 커패시터에 대해 감소된다. 추가로 또는 대안으로 제 3 분기부와 제 1 또는 제 4 커패시터 간의 간격은 가능한 크게, 예를 들어 대체로 300μm보다 크게 형성될 수 있다.
바람직한 추가 실시예에 따르면, 기판은 적어도 하나의 땜납패드(Solder pad)를 가지며, 이 땜납패드는 적어도 부분적으로 제 3 커패시터로서 이용된다. 예를 들어 인쇄회로기판 상에 기판을 실장하는 경우 기판은 하나 이상의 땜납패드를 가질 수 있다. 각각의 땜납패드는 회로 기술상 적어도 부분적으로 이용될 수 있는 커패시터를 가질 수 있다. 제 3 커패시터는 제 3 또는 제 4 인덕터와 넓은 간격을 갖도록 배치될 때 바람직하다. 제 3 커패시터가 제 3 또는 제 4 인덕터와 넓은 간격을 갖는 것은 예를 들어 제 3 및/또는 제 4 인덕터가 배치되는 각각의 구조화된 금속적층면에 대해 넓은 간격을 갖는 구조화된 금속적층면에 제 3 커패시터가 배치됨으로써 실현될 수 있다.
또한 제 3 및 제 4 인덕터 또는 제 1 및 제 2 인덕터가 금속적층면에 대해 넓은 간격을 가질 때 바람직하다. 예를 들어 제 2 인덕터 또는 제 4 인덕터는 도체 스트립에 의해 기준전위, 바람직하게는 접지 전위와 전기적으로 연결된다. 도체 스트립은 도체 스트립 커패시터를 갖는다. 도체 스트립 커패시터와 제 2 또는 제 4 인덕터는 공진 회로를 형성한다. 따라서 이러한 공진 회로의 공진 주파수가 벌룬의 중심 주파수 보다 적어도 1.5배 크도록 제 2 인덕터 또는 제 4 인덕터 그리고 또 다른 레이아웃 소자들이 형성 및 배치되는 것이 바람직하다.
이하에서는 실시예와 그에 속한 개략적 도면을 이용하여 본 발명이 더욱 상세하게 설명된다.
도 1은 벌룬(BL)의 제 1 실시예를 도시하는 개략도이다.
도 2는 벌룬(BL)의 제 2 실시예를 도시하는 개략도이다.
도 3은 듀플렉서(DPL)의 실시예를 도시하는 개략도이다.
도 4는 다층 세라믹 기판과 함께 회로 기술적으로 실현되는 것을 고려하여 도시하는 벌룬(BL)의 등가 회로도이다.
동일한 구조 또는 기능의 소자는 모든 도면에서 동일한 도면 부호로 표시된다.
도 1은 벌룬(BL)의 제 1 실시예를 도시한다. 벌룬(BL)은 제 1 대칭포트(SYM1), 제 2 대칭포트(SYM2), 및 비대칭포트(SE)를 구비한다.
벌룬(BL)은 예를 들어 제 1 인덕터(L1)와 제 2 커패시터(C2)를 가지며, 이때 제 1 인덕터(L1)는 제 1 대칭포트(SYM1) 및 기준전위(GND)와 전기적으로 연결되고, 제 2 커패시터(C2)는 제 2 대칭포트(SYM2) 및 기준전위(GN)와 전기적으로 연결된다. 또한 벌룬(BL)은 제 2 인덕터(L2)와 제 1 커패시터(C1)을 갖고, 이때 제 2 인덕터(L2)는 제 2 대칭포트(SYM2) 및 비대칭포트(SE)와 전기적으로 연결되고, 제 1 커패시터(C1)는 제 1 대칭포트(SYM1) 및 비대칭포트(SE)와 전기적으로 연결된다. 벌룬(BL)은 예를 들어 다층 세라믹, 예를 들어 저온 동시 소성 세라믹(low temperature cofired ceramics, LTCC) 상의 집적 회로로 실현될 수 있다.
도 2는 벌룬(BL)의 제 2 실시예를 도시한다. 벌룬(BL)은 도 1에 도시된 벌룬(BL)의 실시예와 유사하게 제 1 대칭포트(SYM1), 제 2 대칭포트(SYM2), 및 비대칭포트(SE)를 갖는다. 도 2에 도시되는 벌룬(BL)은 예를 들어 직렬 분기로 제 3 커패시터(C3)와 제 4 커패시터(C4), 그리고 병렬분기로 제 3 인덕터(L3)를 지닌 T 패드를 가지며, 이때 제 3 커패시터(C3)는 제 1 대칭포트(SYM1)와, 제 4 커패시터(C4)는 비대칭포트(SE)와 전기적으로 연결된다. 또한 벌룬(BL)은 제5 커패시터(C5)를 가지며, 이 제5 커패시터는 제 2 대칭포트(SYM2) 및 기준전위(GND)와 전기적으로 연결된다. 벌룬(BL)의 제 4 인덕터(L4)는 제 2 대칭포트(SYM2) 및 비대칭포트(SE)와 전기적으로 연결된다. 또한 도 2에 도시되는 벌룬(BL)은 바람직하게 직접 회로로서 다층 세라믹, 예를 들어 저온 동시 소성 세라믹(low temperature cofired ceramics, LTCC) 상에서 실현될 수 있다.
도 3은 듀플렉서(DPL)의 일실시예를 도시한다. 송신경로(TX)와 수신경로(RX)는 안테나포트(ANT)와 연결된다. 송신경로(TX)에는 안테나포트(ANT)와 송신 입력부(TX_IN) 사이에 송신필터(TXF)가 배치된다. 수신경로(RX)에는 안테나 측으로 수신필터(RXF)가 배치된다. 수신필터(RXF)와 수신 출력부(RX1_OUT, RX2_OUT) 사이에는 벌룬(BL)이 배치되고, 이 벌룬은 출력측으로 대칭 신호 출력부를 갖는다. 벌룬(BL)은 예를 들어 회로 소자로서 인덕터와 커패시터를 지닌 LC 회로로 형성된다.
송신필터(TXF)는 예를 들어 제 1 탄성파 필터(BAW1)를 갖는다. 제 1 탄성파 필터(BAW1)는 예를 들어 표면 탄성파 필터(Surface-Acoustic-Wave-Filter, SAW) 또는 바람직하게 벌크 탄성파 필터(Bulk-Acoustic-Wave-Filter)로 형성될 수 있다. 도 3에 도시되는 제 1 탄성파 필터(BAW1)는 예를 들어 다수의 직렬 공진기와 병렬 공진기를 갖는다.
또한 송신필터(TXF)는 제 1 매칭 네트워크를 갖는다. 송신필터TXF)의 제 1 매칭 네트워크는 제 1 탄성파 필터(BAW1)의 대역폭 증가를 가능하게 할 수 있고 송신필터(TXF)의 입력측 매칭을 개선하는 데에 기여할 수 있다. 제 1 매칭 네트워크는 예를 들어 제 1 매칭 인덕터(LA1)와 또 다른 제 1 매칭 인덕터(LA1')를 갖는다. 이러한 2개의 제 1 매칭 인덕터(LA1, LA1')는 각각 제 1 탄성파 필터(BAW1)의 병렬 공진기 및 기준전위(GND)와 전기적으로 연결된다. 또한 매칭 네트워크는 송신 측으로 송신경로(TX)와 직렬 연결되는 또 다른 매칭 인덕터(LAW)를 갖는다.
수신필터(RXF)는 예를 들어 제 2 탄성파 필터(BAW2)를 갖는다. 제 2 탄성파 필터(BAW2)는 예를 들어 표면 탄성파 필터(Surface-Acoustic-Wave-Filter, SAW) 또는 바람직하게 벌크 탄성파 필터(Bulk-Acoustic-Wave-Filter, Baw)로 형성될 수 있다. 제 1 탄성파 필터(BAW1) 및 제 2 탄성파 필터(BAW2)는 동일한 또는 각기 다른 여파기 기술을 가질 수 있다. 이러한 2개의 탄성파 필터(BAW1, BAW2)는 각기 다른 칩에 제공될 수도 있고 또는 하나의 칩에 제공될 수도 있다. 바람직하게는 2개의 탄성파 필터(BAW1, BAW2)는 2개의 탄성파 필터(BAW1, BAW2)에 대한 하나의 칩 상에 제공될 때 동일한 여파기 기술을 갖는다. 도 3에 도시된 제 2 탄성파 필터(BAW2)는 예를 들어 다수의 직렬 공진기와 병렬 공진기를 갖는다.
또한 수신필터(RXF)는 제 2 매칭 네트워크를 갖는다. 제 2 매칭 네트워크는 예를 들어 제 2 매칭 인덕터(LA2) 및 또 다른 제 2 매칭 인덕터(LA2')를 갖는다. 이러한 2개의 제 2 매칭 인덕터(LA2, LA2')는 각각 제 2 탄성파 필터(BAW2)의 병렬 공진기 및 기준전위(GND)와 전기적으로 연결된다.
보완적으로 듀플렉서(DPL)는 안테나 측으로 송신경로(TX) 및/또는 수신경로(RX)에 안테나 매칭 네트워크를 가질 수 있다. 안테나 매칭 네트워크는 예를 들어 안테나포트(ANT)와 수신필터(RXF) 및/또는 안테나포트(ANT)와 송신필터(TXF) 사이에 제공될 수 있다. 도 3에 도시되는 안테나 매칭 네트워크는 안테나포트(ANT) 및 기준전위(GND)와 전기적으로 연결되는 인덕터(LANT)를 가질 수 있다. 안테나 매칭 네트워크는 각각 지정된 주파수 범위 내에서 안테나 입력부 및/또는 안테나 출력부의 전파 임피던스의 매칭을 가능하게 한다. 안테나 매칭 네트워크는 추가로 또는 대안으로 듀플렉서의 주파수 분리 여파기 기능을 개선하는 데 기여하도록 형성될 수도 있다.
도 3에 도시되는 듀플렉서(DPL)의 벌룬(BL)은 예를 들어 벌룬(BL)에 대한 제 1 실시예에 따라 또는 벌룬(BL)에 따른 제 2 실시예에 따라 형성될 수 있다. 대안으로 듀플렉서(DPL)에 대한 벌룬(BL)으로서 벌룬 기능을 가지고 적합하게 형성되는 또 다른 회로가 이용되는 것도 가능하다.
상기와 같이 형성되는 듀플렉서(DPL)는 바람직하게는 적어도 하나의 구조화된 금속적층면을 가진 기판 상에, 예를 들어 다층 세라믹 상에 형성 또는 실장될 수 있다. 이를 위해 예를 들어 송신경로(TX)와 수신경로(RX)의 적어도 일부분이 기판 상에 배치된다. 도 3에 도시되는 실시예에서 예를 들어 안테나 매칭 네트워크와, 송신필터(TXF)의 제 1 매칭 네트워크와, 수신필터(RXF)의 제 2 매칭 네트워크와 그리고 벌룬(BL)은 기판의 적어도 하나의 구조화된 금속적층면에 실현된다. 이렇게 됨으로써 한편으로는 듀플렉서(DPL)에 대한 소요 공간이 근소하게 유지된다. 다른 한편으로는 수동 회로 소자들이 듀플렉서(DPL)의 회로 특성에 대해 지정된 요건에 따라 적합하게 치수화되고 그리고/또는 최적화될 수 있다. 또한 적합한 회로 레이아웃 조치를 통해 벌룬(BL) 및/또는 듀플렉서(DPL)의 또 다른 소자들 내에 간섭 신호의 커플링이 근소하게 유지될 수 있다. 간섭 신호는 예를 들어 제 1 매칭 네트워크 및/또는 제 2 매칭 네트워크 및/또는 안테나 매칭 네트워크의 인덕터에 의해 특히 초래될 수 있다.
도 3에 도시되는 실시예에서 제 1 탄성파 필터(BAW1) 및 제 2 탄성파 필터(BAW2)는 기판에 제공되는 각기 다른 칩 상에 실현된다. 칩 및 또 다른 회로 소자들의 배선(wiring)은 적어도 하나의 구조화된 금속적층면 및/또는 또 다른 구조화된 금속적층면에서 이루어질 수 있다.
도 4는 적층 기판의 횡방향 단면의 기하 구조를 고려했을 때 벌룬(BL)에 대한 등가 회로도를 도시한다. 적층 기판은 제 1 표면에 제 1 기준전위면(M1)을, 제 2 표면에 제 2 기준전위면(M2)를 가지며, 이 두 표면은 기준전위(GND), 바람직하게는 접지 전위와 전기적으로 연결된다. 예를 들어 벌룬(BL)의 제 1 커패시터(C1)와 제 2 커패시터(C2) 또는 제 4 커패시터(C4)와 제5 커패시터(C5)는 구조화된 상부 금속적층면(MO)과 또 다른 구조화된 금속적층면 사이에 배치되는 제 1 구조화된 금속적층면에 실현될 수 있고 이에 상응하여 제 1 인덕터(L1)와 제 2 인덕터(L2) 또는 제 3 인덕터(L3)와 제 4 인덕터(L4)는 예를 들어 제 1 금속적층면과 하부 금속적층면(MU) 사이에 제공되는 또 다른 구조화된 금속적층면에 실현될 수 있다.
도면 부호
AI 제 1 분기부
A2 제 2 분기부
A3 제 3 분기부
ANT 안테나포트
BAW1 제 1 탄성파 필터
BAW2 제 2 탄성파 필터
BL 벌룬
Cl 제 1 커패시터
C2 제 2 커패시터
C3 제 3 커패시터
C4 제 4 커패시터
C5 제5 커패시터
DPL 듀플렉서
GND 기준전위
LI 제 1 인덕터
L2 제 2 인덕터
L3 제 3 인덕터
L4 제 4 인덕터
LA1 , LA1' 제 1 매칭 인덕터
LA2 , LA2' 제 2 매칭 인덕터
LANT 인덕터
LAW 또 다른 매칭 인덕터
Ml 제 1 기준전위면
M2 제 2 기준전위면
MO 상부 금속적층면
MU 하부 금속적층면
PI 제 1 병렬분기
P2 제 2 병렬분기
RX 수신경로
RXF 수신필터
SE 비대칭포트
SYM1 제 1 대칭포트
SYM2 제 2 대칭포트
TX 송신경로

Claims (13)

  1. 적어도 하나의 구조화된 금속적층면을 구비하는 기판과, 상기 기판에 적어도 부분적으로 배치되고 안테나포트(ANT)와 연결되는 송신경로(TX)와 수신경로(RX)를 가지며,
    - 상기 송신경로(TX) 상에 배치되고 1개 또는 다수의 공진기를 가지는 제 1 탄성파 필터(BAW1)를 구비하는 송신필터(TXF)를 포함하고,
    - 상기 수신경로(RX) 상에 안테나 측으로 배치되고 1개 또는 다수의 공진기를 가지는 제 2 탄성파 필터(BAW2)를 구비하며 싱글엔드 출력부를 구비하는 수신필터(RXF)를 포함하며, 그리고
    - 상기 수신경로(RX) 상에서 상기 수신필터(RXF) 후방에 배치되고, 출력측으로 밸런스드 신호를 전달하고 LC 회로로 형성되는 벌룬(BL)을 포함하되, 상기 벌룬(BL)의 적어도 하나의 인덕터 및 적어도 하나의 커패시터는 상기 기판의 구조화된 금속적층면에서 구현되고,
    - 상기 기판은 다층 세라믹으로 형성되고,
    - 상기 벌룬(BL)은
    - 제 1 대칭포트(SYM1)를 구비하고,
    - 제 2 대칭포트(SYM2)를 구비하며,
    - 비대칭포트(SE)를 구비하고,
    - 제 1 인덕터(L1)와 제 2 커패시터(C2)를 구비하되, 상기 제 1 인덕터(L1)는 상기 제 1 대칭포트(SYM1) 및 기준전위(GND)와 전기적으로 연결되고, 상기 제 2 커패시터(C2)는 상기 제 2 대칭포트(SYM2) 및 기준전위(GND)와 전기적으로 연결되며, 그리고
    - 제 2 인덕터(L2)와 제 1 커패시터(C1)를 구비하되, 상기 제 2 인덕터(L2)는 제 2 대칭포트(SYM2) 및 비대칭포트(SE)와 전기적으로 연결되고, 상기 제 1 커패시터(C1)는 상기 제 1 대칭포트(SYM1) 및 비대칭포트(SE)와 전기적으로 연결되고,
    - 상기 기판은
    - 적어도 넓은 면의 제 1 기준전위면(M1)이 배치되는 상부 금속적층면(MO)과, 적어도 넓은 면의 제 2 기준전위면(M2)이 배치되는 하부 금속적층면(MU)을 포함하되, 상기 제 1 기준전위면(M1)과 제 2 기준전위면(M2)은 각각 기준전위(GND)와 전기적으로 연결되고,
    - 상기 벌룬(BL)의 커패시터 및 인덕터가 구현되는 적어도 하나의 구조화된 금속적층면은 상기 상부 금속적층면(MO)과 상기 하부 금속적층면(MU) 사이에 배치되고,
    - 상기 기판은 상기 벌룬(BL)의 상기 제 1 대칭포트(SYM1)를 구성하는 집적화된 제 1 분기부(A1)를 구비하고 그리고 상기 제 2 대칭포트(SYM2)를 구성하는 집적화된 제 2 분기부(A2)를 구비하되, 상기 제 1 분기부(A1) 및 상기 제 2 분기부(A2)는 상기 상부 금속적층면(MO)과 상기 하부 금속적층면(MU) 사이에 배치되며,
    - 상기 기판은 총 기판 두께를 갖고 상기 제 1 분기부(A1)와 상기 제 2 분기부(A2)는 동일한 높이에 배치되거나 또는 높이 차이가 수직 방향으로 상기 하부 금속적층면(MU) 및/또는 상기 상부 금속적층면(MO)에 대해 수직으로 상기 제 1 분기부(A1)와 상기 제 2 분기부(A2) 사이에서 상기 총 기판 두께의 0.2배 보다 작도록 배치되는,
    것을 특징으로 하는 듀플렉서(DPL).
  2. 삭제
  3. 청구항 1에 있어서,
    상기 제 1 탄성파 필터(BAW1) 및/또는 제 2 탄성파 필터(BAW2)는 체적 탄성파로 작동하는 적어도 하나의 공진기를 구비하는 것을 특징으로 하는 듀플렉서(DPL).
  4. 삭제
  5. 청구항 1에 있어서, 상기 벌룬은
    - 제 1 대칭포트(SYM1)를 구비하고,
    - 제 2 대칭포트(SYM2)를 구비하며,
    - 비대칭포트(SE)를 구비하고,
    - 직렬 분기로 제 3 커패시터(C3)와 제 4 커패시터(C4)를, 그리고 병렬분기로 제 3 인덕터(L3)를 가지는 T 패드를 구비하되, 상기 제 3 커패시터(C3)는 상기 제 1 대칭포트(SYM1)와 전기적으로 연결되고 상기 제 4 커패시터(C4)는 상기 비대칭포트(SE)와 전기적으로 연결되며,
    - 상기 제 2 대칭포트(SYM2) 및 기준전위(GND)와 전기적으로 연결되는 제 5 커패시터(C5)를 구비하며, 그리고
    - 상기 제 2 대칭포트(SYM2) 및 비대칭포트(SE)와 전기적으로 연결되는 제 4 인덕터(L4)를 구비하는 것을 특징으로 하는 듀플렉서(DPL)
  6. 청구항 1에 있어서,
    상기 제 1 탄성파 필터(BAW1)와 상기 제 2 탄성파 필터(BAW2)는 분리된 칩들 상에 배치되는 것을 특징으로 하는 듀플렉서(DPL).
  7. 청구항 1에 있어서,
    상기 기판은 상기 듀플렉서를 위한 하우징 또는 상기 듀플렉서를 포함하는 모듈의 일부분인 것을 특징으로 하는 듀플렉서(DPL).
  8. 삭제
  9. 삭제
  10. 삭제
  11. 청구항 5에 있어서,
    - 제 1 병렬분기(P1)는 상기 제 1 커패시터(C1)과 상기 제 1 인덕터(L1)를 포함하고 제 2 병렬분기(P2)는 상기 제 2 커패시터(C2)와 상기 제 2 인덕터(L2)를 포함하거나, 또는
    - 상기 제 1 병렬분기(P1)는 상기 제 4 커패시터(C4)와 상기 제 3 인덕터(L3)를 포함하고 상기 제 2 병렬분기(P2)는 상기 제 5 커패시터(C5)와 상기 제 4 인덕터(L4)를 포함하며, 그리고
    - 상기 제 1 병렬분기(P1)는 상기 제 2 기준전위면(M2)이 아니라 상기 제 1 기준전위면(M1)과 전기적으로 연결되고, 상기 제 2 병렬분기(P2)는 적어도 제 1 기준전위면(M1)과 전기적으로 연결되는 것을 특징으로 하는 듀플렉서(DPL).
  12. 청구항 5에 있어서,
    - 상기 제 1 커패시터(C1)와 상기 비대칭포트(SE)를 구성하는 제 3 분기부(A3) 사이에는 기준전위(GND)와 전기적으로 연결되는 금속적층면이 배치되거나, 또는
    - 상기 제 4 커패시터(C4)와 상기 제 3 분기부(A3) 사이에는 기준전위(GND)와 전기적으로 연결되는 금속적층면이 배치되는 것을 특징으로 하는 듀플렉서(DPL).
  13. 청구항 5에 있어서,
    상기 기판은 적어도 하나의 땜납패드를 구비하고, 이 땜납패드는 적어도 부분적으로 상기 제 3 커패시터(C3)로 이용되는 것을 특징으로 하는 듀플렉서(DPL).
KR1020137004185A 2010-08-20 2011-07-29 벌룬을 구비한 듀플렉서 KR101782504B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010034914A DE102010034914A1 (de) 2010-08-20 2010-08-20 Duplexer mit Balun
DE102010034914.3 2010-08-20
PCT/EP2011/063111 WO2012022599A1 (de) 2010-08-20 2011-07-29 Duplexer mit balun

Publications (2)

Publication Number Publication Date
KR20140007319A KR20140007319A (ko) 2014-01-17
KR101782504B1 true KR101782504B1 (ko) 2017-09-27

Family

ID=44629150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137004185A KR101782504B1 (ko) 2010-08-20 2011-07-29 벌룬을 구비한 듀플렉서

Country Status (5)

Country Link
US (1) US9294070B2 (ko)
JP (1) JP5612768B2 (ko)
KR (1) KR101782504B1 (ko)
DE (1) DE102010034914A1 (ko)
WO (1) WO2012022599A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101907810B1 (ko) * 2014-10-10 2018-10-12 가부시키가이샤 무라타 세이사쿠쇼 분파 장치
KR102046345B1 (ko) * 2017-07-31 2019-11-19 가부시키가이샤 무라타 세이사쿠쇼 분파기 및 프론트엔드 회로

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007312145A (ja) * 2006-05-18 2007-11-29 Fujitsu Media Device Kk フィルタおよび分波器
JP2007312324A (ja) * 2006-05-22 2007-11-29 Fujitsu Media Device Kk バランスフィルタおよび分波器
JP2009089165A (ja) * 2007-10-01 2009-04-23 Murata Mfg Co Ltd 高周波モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200360A (ja) 1997-01-07 1998-07-31 Tdk Corp 積層バルントランス
JP2000114917A (ja) 1998-09-30 2000-04-21 Kyocera Corp バランス型弾性表面波フィルタ
JP3800504B2 (ja) * 2001-05-15 2006-07-26 Ｔｄｋ株式会社 フロントエンドモジュール
JP4000960B2 (ja) * 2001-10-19 2007-10-31 株式会社村田製作所 分波器、通信装置
DE10225202B4 (de) * 2002-06-06 2017-06-01 Epcos Ag Mit akustischen Wellen arbeitendes Bauelement mit einem Anpassnetzwerk
DE10228328A1 (de) * 2002-06-25 2004-01-22 Epcos Ag Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren
AU2003285700A1 (en) 2003-01-20 2004-08-13 Koninklijke Philips Electronics N.V. Resonator filter structure with improved balance
DE10322136B4 (de) 2003-05-16 2011-05-19 Epcos Ag Frontend-Modul mit geringer Einfügedämpfung
JP2005109880A (ja) 2003-09-30 2005-04-21 Hitachi Media Electoronics Co Ltd バラン回路、高周波フィルタ及びそれを用いた高周波回路装置
US6963257B2 (en) 2004-03-19 2005-11-08 Nokia Corporation Coupled BAW resonator based duplexers
JP2006093996A (ja) 2004-09-22 2006-04-06 Kyocera Corp ダイプレクサ
KR100760780B1 (ko) * 2004-09-28 2007-09-21 후지쓰 메디아 데바이스 가부시키가이샤 분파기
DE102005045372B4 (de) * 2005-09-22 2021-08-19 Snaptrack, Inc. Bauelement mit mindestens einem mit akustischen Wellen arbeitenden Filter
US9035721B2 (en) * 2008-07-30 2015-05-19 Kyocera Corporation Duplexer, communication module component, and communication device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007312145A (ja) * 2006-05-18 2007-11-29 Fujitsu Media Device Kk フィルタおよび分波器
JP2007312324A (ja) * 2006-05-22 2007-11-29 Fujitsu Media Device Kk バランスフィルタおよび分波器
JP2009089165A (ja) * 2007-10-01 2009-04-23 Murata Mfg Co Ltd 高周波モジュール

Also Published As

Publication number Publication date
JP2013536640A (ja) 2013-09-19
US20130207743A1 (en) 2013-08-15
WO2012022599A1 (de) 2012-02-23
US9294070B2 (en) 2016-03-22
KR20140007319A (ko) 2014-01-17
JP5612768B2 (ja) 2014-10-22
DE102010034914A1 (de) 2012-02-23

Similar Documents

Publication Publication Date Title
JP5219295B2 (ja) 電気モジュール
JP4585431B2 (ja) 分波器
JP5345385B2 (ja) 電気的マルチバンドモジュール
US6943645B2 (en) Surface acoustic wave duplexer and communication apparatus having the same
KR100742911B1 (ko) 분파기
KR101271108B1 (ko) 듀플렉서 모듈
US20070296521A1 (en) Duplexer
US20060043580A1 (en) Bandpass filter within a multilayerd low temperature co-fired ceramic substrate
KR20050013159A (ko) 다층 기판을 갖는 전자 소자 및 그 제조 방법
US9941859B2 (en) Ladder-type filter, duplexer, and module
US7884686B2 (en) Component operating on acoustic waves
WO2012105302A1 (ja) 高周波モジュール
US10097160B2 (en) Ladder-type filter, duplexer, and module
US9595940B2 (en) Filter, duplexer and module
KR101782504B1 (ko) 벌룬을 구비한 듀플렉서
JP5660223B2 (ja) 分波装置
CN103973256A (zh) 模块
US11362635B2 (en) Filter, multiplexer and communication module
US11710883B2 (en) Composite electronic component
JP2004282175A (ja) ダイプレクサ内蔵配線基板
JP3615739B2 (ja) 積層部品
KR100681259B1 (ko) 듀얼밴드 단말기용 적층형 프론트 엔드 모듈
JP4381933B2 (ja) 高周波モジュール及び無線通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant