KR101757076B1 - 금속 피막의 성막 장치 및 그 성막 방법 - Google Patents

금속 피막의 성막 장치 및 그 성막 방법 Download PDF

Info

Publication number
KR101757076B1
KR101757076B1 KR1020150186100A KR20150186100A KR101757076B1 KR 101757076 B1 KR101757076 B1 KR 101757076B1 KR 1020150186100 A KR1020150186100 A KR 1020150186100A KR 20150186100 A KR20150186100 A KR 20150186100A KR 101757076 B1 KR101757076 B1 KR 101757076B1
Authority
KR
South Korea
Prior art keywords
pattern layer
conductor pattern
metal
conductive member
film
Prior art date
Application number
KR1020150186100A
Other languages
English (en)
Other versions
KR20160079709A (ko
Inventor
모토키 히라오카
히로시 야나기모토
유키 사토
Original Assignee
도요타 지도샤（주）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타 지도샤（주） filed Critical 도요타 지도샤（주）
Publication of KR20160079709A publication Critical patent/KR20160079709A/ko
Application granted granted Critical
Publication of KR101757076B1 publication Critical patent/KR101757076B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/002—Cell separation, e.g. membranes, diaphragms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C25D17/12—Shape or form
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • C25D17/14—Electrodes, e.g. composition, counter electrode for pad-plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/46—Electroplating: Baths therefor from solutions of silver
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54—Electroplating of non-metallic surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

금속 피막의 성막 장치 (1A) 는, : 양극 (11) ; 음극이 되는 도체 패턴층 (D) 이 표면에 형성된 수지 기재 (B) ; 상기 양극과 상기 수지 기재 사이에 있어서 배치되고, 금속 이온을 함유하는 고체 전해질막 (13), 상기 고체 전해질막은 상기 금속 피막의 성막시에, 상기 도체 패턴층의 표면에 접촉된다 ; 상기 양극과 상기 도체 패턴층 사이에 전압을 인가하는 전원부 (16) ; 상기 전원부의 부극과 상기 도체 패턴층을 도통하도록, 상기 금속 피막의 성막시에, 상기 도체 패턴층의 적어도 일부에 접촉하고, 또한 상기 도체 패턴층에 대하여 분리 가능한 도전 부재 (17A) 를 구비하고, 상기 양극과 상기 도체 패턴층 사이에 전압을 인가하여, 상기 금속 이온을 환원시킴으로써 금속을 상기 도체 패턴층의 표면에 석출시킴으로써, 상기 금속으로 이루어지는 금속 피막을 상기 도체 패턴층에 성막한다.

Description

금속 피막의 성막 장치 및 그 성막 방법{METAL-FILM FORMING APPARATUS AND METAL-FILM FORMING METHOD}
본 발명은 금속 피막의 성막 장치 및 성막 방법에 관한 것이다. 특히, 수지 기재에 형성된 도체 패턴층의 표면에 금속 피막을 바람직하게 형성할 수 있는 금속 피막의 성막 장치 및 그 성막 방법에 관한 것이다.
종래부터, 전자 회로 기재 등을 제조할 때에는, 금속 회로 패턴을 형성하기 위해, 기재의 표면에 금속 피막이 성막된다. 예를 들어, 이러한 금속 피막의 성막 기술로서, Si 등의 반도체 기재의 표면에, 무전해 도금 처리 등의 도금 처리에 의해 금속 피막을 성막하는 기술이나, 스퍼터링 등의 PVD 법에 의해 금속 피막을 성막하거나 하는 성막 기술이 제안되어 있다.
그러나, 무전해 도금 처리 등의 도금 처리를 실시한 경우에는, 도금 처리 후의 수세가 필요하고, 수세된 폐액을 처리할 필요가 있었다. 또한, 스퍼터링 등의 PVD 법에 의해 기재 표면에 성막을 실시한 경우에는, 피복된 금속 피막에 내부 응력이 발생하므로, 막두께를 후막화하기 위해서는 제한이 있고, 특히, 스퍼터링의 경우에는, 고진공화로밖에 성막할 수 없는 경우가 있었다.
이러한 점을 감안하여, 예를 들어, 양극과, 양극과 음극인 금속 기판 사이에 배치되는 고체 전해질막과, 양극과 음극 (금속 기판) 사이에 전압을 인가하는 전원부를 구비한, 금속 피막의 성막 장치가 제안되어 있다 (예를 들어 국제공개 제2013/125643호 참조).
이 성막 장치에 의하면, 금속 기판의 표면에, 금속 이온이 함유된 고체 전해질막을 접촉시키고, 양극과 음극 (금속 기판) 사이에, 전원부에 의해 전압을 인가함으로써, 금속 이온이 금속 기판의 표면에 석출되고, 금속 기판의 표면에 금속 피막을 성막할 수 있다.
국제공개 제2013/125643호에 기재된 성막 장치를 사용한 경우, 지금까지는 기재 또는 그 표층 전체가 금속제였기 때문에, 기재 또는 그 표층이 음극이 되도록, 이것을 전원부의 부극에 도통하는 것은 용이하게 실시할 수 있었다.
그러나, 도 10a 에 나타내는 바와 같이, 수지 기재 (B) 의 표면 (Ba) 에 형성된 도체 패턴층 (D) 의 표면 (Da) 에 금속 피막을 성막할 때에는, 도체 패턴층 (D) 이 음극이 되도록, 도체 패턴층 (D) 을 전원부의 부극에 도통시키지 않으면 안된다.
그 때문에, 예를 들어 도 10b 에 나타내는 바와 같이, 도체 패턴층 (D) 의 일부를 수지 기재 (B) 의 주연부 (Bc) 까지 연장한 연장부 (DL) 를 형성하고, 이 연장부 (DL) 와, 전원부의 부극에 도통한 금속 대좌 (臺座) (40) 를 접촉시키고, 도체 패턴층 (D) 의 표면에 금속 피막을 성막하고 있었다. 성막 후에는, 연장부 (DL) 는 불필요한 도체 패턴층이기 때문에, 연장부 (DL) 를 수지 기재 (B) 로부터 제거하는 작업이 필요하였다.
본 발명은, 불필요한 도체 패턴층을 형성하지 않고, 수지 기재의 표면에 형성된 도체 패턴층의 표면에 금속 피막을 간단히 성막할 수 있는 금속 피막의 성막 장치 및 그 성막 방법을 제공한다.
본 발명의 제 1 양태에 관련된 금속 피막의 성막 장치는, 양극 ;
음극이 되는 도체 패턴층이 표면에 형성된 수지 기재 ; 상기 양극과 상기 수지 기재 사이에 있어서 배치되고, 금속 이온을 함유하는 고체 전해질막, 상기 고체 전해질막은 상기 금속 피막의 성막시에, 상기 도체 패턴층의 표면에 접촉되는 ;
상기 양극과 상기 도체 패턴층 사이에 전압을 인가하는 전원부 ; 상기 전원부의 부극과 상기 도체 패턴층을 도통하도록, 상기 금속 피막의 성막시에, 상기 도체 패턴층의 적어도 일부에 접촉하고, 또한 상기 도체 패턴층에 대하여 분리 가능한, 도전 부재를 구비하고, 상기 양극과 상기 도체 패턴층 사이에 전압을 인가하여, 상기 금속 이온을 환원시킴으로써 금속을 상기 도체 패턴층의 표면에 석출시킴으로써, 상기 금속으로 이루어지는 금속 피막을 상기 도체 패턴층에 성막한다.
상기 양태에 의하면, 전압을 인가하는 전원부의 부극과 도체 패턴층을 도통하도록, 도전 부재를 도체 패턴층의 일부에 접촉시키면서, 양극과 음극이 되는 도체 패턴층 사이에 전압을 인가하고, 도체 패턴층의 표면에 금속 피막을 성막할 수 있다. 또한, 분리 가능한 도전 부재를 사용함으로써, 불필요한 도체 패턴층을 추가로 형성하지 않고, 성막해야 할 표면인 도체 패턴층의 표면에, 고체 전해질막에 함유한 금속 이온을 환원함으로써 금속을 석출시켜, 이 표면에 금속 피막을 간단히 성막할 수 있다.
상기 양태에서 말하는 「분리 가능한 도전 부재」란, 도체 패턴층의 일부에 접촉한 상태가 장착 상태이고, 접촉한 도체 패턴층의 일부에 대하여 분리 가능한 도전 부재를 말한다.
제 1 양태에 있어서, 상기 도전 부재는 상기 수지 기재를 덮는 금속판이어도 되고, 상기 도전 부재는 상기 도체 패턴층의 패턴 형상에 따른 관통공이 형성되어 있어도 되고, 상기 금속 피막의 성막시에, 상기 관통공이 상기 도체 패턴층에 위치하도록, 상기 도전 부재가 배치되어도 된다.
상기 양태에서 말하는 「도체 패턴층의 패턴 형상에 따른 관통공」이란, 수지 기재에 금속판을 겹쳤을 때에, 금속판에 있어서 수지 기재 상의 도체 패턴층과 적어도 동일한 형상으로 형성되는 관통공이고, 도전 부재는, 관통공을 개재하여 고체 전해질막을 도체 패턴층에 접촉시키기 위해서 형성된다.
상기 양태에 의하면, 도전 부재가 도체 패턴층의 일부에 접촉한 상태에서, 도전 부재의 관통공이 도체 패턴층에 위치하도록, 양극과 도체 패턴층 사이에 도전 부재가 배치된다. 이것에 의해, 도전 부재로, 수지 기재의 표면을 마스킹하면서, 도전 부재의 관통공을 통해 고체 전해질막으로부터 금속 이온이 도체 패턴층의 표면에 공급되고, 도체 패턴층의 표면에 금속을 석출시킬 수 있다. 이 결과, 도체 패턴층의 층두께 방향으로만 금속이 석출되기 때문에, 원하는 영역에 (예를 들어 도체 패턴층으로부터 비어져 나오지 않고), 에지 부분이 두드러진 금속 피막을 성막할 수 있다.
제 1 양태에 있어서, 상기 도전 부재는, 상기 고체 전해질막에 장착되어 있어도 된다.
이 양태에 의하면, 금속 피막의 성막시에 고체 전해질막과 함께 도전 부재를 도체 패턴층에 접촉할 수 있기 때문에, 보다 간단히, 도체 패턴층의 표면에 금속 피막을 성막할 수 있다.
제 1 양태에 있어서, 상기 금속 피막을 구성하는 금속은, 구리, 니켈, 은, 또는 금이어도 되고, 상기 도전 부재를 구성하는 금속이, 알루미늄, 티탄, 몰리브덴, 텅스텐, 또는 이들의 합금이어도 된다.
상기 양태에 의하면, 도전 부재를 구성하는 금속에 이들 금속을 선택함으로써, 도전 부재에 금속 피막의 금속이 석출되는 것을 방지할 수 있다.
본 발명의 제 2 양태는, 금속 피막을 성막하는 데에 바람직한 방법을 제공한다. 본 발명의 제 2 양태에 관련된 금속 피막의 성막 방법은, 양극과, 도체 패턴층이 표면에 형성된 수지 기재 사이에 있어서 고체 전해질막을 배치하고, 상기 고체 전해질막을 상기 도체 패턴층의 표면에 접촉시킨 상태에서, 상기 양극과, 음극이 되는 상기 도체 패턴층 사이에 전압을 인가하고, 그 고체 전해질막의 내부에 함유된 금속 이온을 환원시킴으로써 금속을 상기 도체 패턴층의 표면에 석출함으로써, 상기 금속으로 이루어지는 금속 피막을 상기 도체 패턴층의 표면에 성막하는 것을 구비하고, 상기 성막하는 것은, 상기 전압을 인가하는 전원부의 부극과 상기 도체 패턴층을 도통하도록, 분리 가능한 도전 부재를 상기 도체 패턴층의 적어도 일부에 접촉시킨 상태에서, 상기 양극과 상기 도체 패턴층 사이에 상기 전압을 인가하는 것을 포함한다.
상기 구성에 의하면, 전압을 인가하는 전원부의 부극과 도체 패턴층을 도통하도록, 도전 부재를 도체 패턴층의 일부에 접촉시키면서, 양극과 음극이 되는 도체 패턴층 사이에 전압을 인가한다. 그 때문에, 불필요한 도체 패턴층을 추가로 형성하지 않고 도체 패턴층의 표면에 금속 피막을 간단히 성막할 수 있다.
제 2 양태에 있어서, 상기 도전 부재는 상기 수지 기재를 덮는 금속판이어도 되고, 상기 도전 부재는 상기 도체 패턴층의 패턴 형상에 따른 관통공이 형성되어 있어도 되고, 상기 관통공이 상기 도체 패턴층에 위치하도록, 상기 도전 부재를 배치한 상태에서, 상기 금속 피막을 성막해도 된다.
상기 양태에 의하면, 도전 부재로 수지 기재의 표면을 마스킹하면서, 도전 부재의 관통공을 통해 고체 전해질막으로부터 금속 이온이 도체 패턴층의 표면에 공급되고, 도체 패턴층의 표면에 금속을 석출시킬 수 있다. 이 결과, 도체 패턴층의 층두께 방향으로만 금속이 석출되기 때문에, 에지 부분이 두드러진 금속 피막을 성막할 수 있다.
제 2 양태에 있어서, 상기 도전 부재를 상기 고체 전해질막에 장착한 상태에서, 상기 금속 피막을 성막해도 된다.
이 양태에 의하면, 금속 피막의 성막시에 고체 전해질막과 함께 도전 부재를 도체 패턴층에 접촉시킬 수 있기 때문에, 보다 간단히, 도체 패턴층의 표면에 금속 피막을 성막할 수 있다.
제 2 양태에 있어서, 상기 금속 피막을 구성하는 금속은, 구리, 니켈, 은, 또는 금이어도 되고, 상기 도전 부재를 구성하는 금속은, 알루미늄, 티탄, 몰리브덴, 텅스텐, 또는 이들의 합금이어도 된다. 이 양태에 의하면, 도전 부재를 구성하는 금속에 이들 금속을 사용함으로써, 도전 부재에 금속 피막의 금속이 석출되는 것을 방지할 수 있다.
본 발명의 양태에 의하면, 불필요한 도체 패턴층을 형성하지 않고, 수지 기재의 표면에 형성된 도체 패턴층의 표면에 금속 피막을 간단히 성막할 수 있다.
본 발명의 예시적인 실시형태들의 특징들, 이점들 및 기술적 및 산업상 중요성이, 동일한 번호들이 동일한 엘리먼트들을 나타내는 첨부하는 도면들을 참조하여 이하에 기술될 것이다.
도 1 은 본 발명의 제 1 실시형태에 관련된 금속 피막의 성막 장치의 모식적 분해 개념도.
도 2 는 수지 기재에 형성된 도체 패턴층과, 도전 부재의 위치 관계를 나타낸 평면도.
도 3a 는 도 1 에 나타내는 성막 장치의 성막 전의 상태를 설명하기 위한 모식적 단면도.
도 3b 는 도 1 에 나타내는 성막 장치의 성막시의 상태를 설명하기 위한 모식적 단면도.
도 3c 는 도 3b 의 수지 기재의 도체 패턴층 근방의 부분적 확대도.
도 4 는 본 발명의 제 2 실시형태에 관련된 금속 피막의 성막 장치의 모식적 분해 개념도.
도 5 는 수지 기재에 형성된 도체 패턴층과, 도전 부재의 위치 관계를 나타낸 평면도.
도 6a 는 도 4 에 나타내는 성막 장치의 성막 전의 상태를 설명하기 위한 모식적 단면도.
도 6b 는 도 4 에 나타내는 성막 장치의 성막시의 상태를 설명하기 위한 모식적 단면도.
도 6c 는 도 6b 의 수지 기재의 도체 패턴층 근방의 부분적 확대도.
도 7 은 본 발명의 제 3 실시형태에 관련된 금속 피막의 성막 장치의 모식적 분해 개념도.
도 8 은 도전 부재가 장착된 고체 전해질막을 이면측으로부터 본 모식적 사시도.
도 9 는 본 발명의 제 3 실시형태에 관련된 도전 부재가 장착된 고체 전해질막의 변형예를 나타낸 모식적 사시도.
도 10a 는 도체 패턴층이 형성된 종래의 수지 기재를 나타낸 모식적 사시도.
도 10b 는 도체 패턴층을 성막하기 위한 성막용 연장부를 형성한 수지 기재를 나타낸 도면.
이하에 본 발명의 3 개의 실시형태에 관련된 금속 피막의 성막 방법을 바람직하게 실시할 수 있는 성막 장치에 대해서 설명한다.
이하, 제 1 실시형태에 관해서 설명한다. 도 1 은, 본 발명의 제 1 실시형태에 관련된 금속 피막의 성막 장치 (1A) 의 모식적 분해 개념도이다. 도 2 는, 수지 기재 (B) 에 형성된 도체 패턴층 (D) 과, 도전 부재 (17A) 의 위치 관계를 나타낸 평면도이다.
도 1 에 나타내는 바와 같이, 성막 장치 (1A) 는, 금속 이온을 환원함으로써 금속을 석출시켜, 그 석출된 금속으로 이루어지는 금속 피막을 수지 기재 (B) 의 도체 패턴층 (D) 의 표면 (Da) 에 성막하는 장치이다.
수지 기재 (B) 를 구성하는 수지로는, 예를 들어, 에폭시 수지, ABS 수지, AS 수지, AAS 수지, PS 수지, EVA 수지, PMMA 수지, PBT 수지, PET 수지, PPS 수지, PA 수지, POM 수지, PC 수지, PP 수지, PE 수지, 엘라스토머와 PP 를 포함하는 폴리머 앨로이 수지, 변성 PPO 수지, PTFE 수지, ETFE 수지 등의 열가소성 수지, 또는 페놀 수지 등의 열경화성 수지나, 예를 들어 에폭시 수지에 시아네이트 수지를 첨가한 수지 등을 사용할 수 있다.
수지 기재 (B) 의 표면 (Ba) 에는, 소정 패턴의 도체 패턴층 (D) 이 형성되어 있다. 도체 패턴층 (D) 은, 예를 들어, 일반적으로 알려진 스프레이 도포, 인쇄 등에 의해, 금속 입자를 수지 기재 (B) 의 표면 (Ba) 에 부착시킨 도체층이다. 도체 패턴층 (D) 을 구성하는 금속은, 예를 들어, 구리, 니켈, 은, 또는 금 등을 사용할 수 있다.
성막 장치 (1A) 는, 금속제의 양극 (11) 과, 음극이 되는 (수지 기재 (B) 의) 도체 패턴층 (D) 과, 양극 (11) 과 도체 패턴 (D) 사이에 있어서 양극 (11) 의 표면에 배치된 고체 전해질막 (13) 과, 양극 (11) 과 음극이 되는 도체 패턴층 (D) 사이에 전압을 인가하는 전원부 (16) 를 적어도 구비하고 있다. 또, 도 1 에는 나타내고 있지 않지만, 후술하는 도 3a 에 나타내는 바와 같이, 고체 전해질막 (13) 의 주연에는, O 링 등의 시일재 (19) 가 배치되어 있다.
본 실시형태에서는, 성막 장치 (1A) 는, 추가로 하우징 (15) 을 구비하고 있고, 양극 (11) 은, 구리, 니켈, 은, 또는 금 등의 금속의 이온을 포함하는 용액 (이하, 금속 용액이라고 한다) (L) 을 양극 (11) 에 공급하는 하우징 (15) 내에 수용되어 있다. 보다 구체적으로는, 하우징 (15) 에는 하방에 양극 (11) 을 수용하는 수용 오목부 (15c) 가 형성되어 있고, 그 수용 오목부 (15c) 에 양극 (11) 이 수용되어 있다.
본 실시형태에서는, 하우징 (15) 에는, 수용 오목부 (15c) 의 일방측에서 금속 용액 (L) 을 하우징 (15) 에 공급하는 공급 통로 (15a) 가, 수용 오목부 (15c) 에 연통하도록 형성되어 있다. 또한, 수용 오목부 (15c) 의 타방측에서 금속 용액 (L) 을 하우징 (15) 으로부터 배출하는 배출 통로 (15b) 가, 수용 오목부 (15c) 에 연통하도록 형성되어 있다.
양극 (11) 은, 금속 용액 (L) 이 투과하고, 또한 고체 전해질막에 금속 이온을 공급하는 다공질체로 이루어진다. 이것에 의해, 공급 통로 (15a) 로부터 공급된 금속 용액 (L) 이 양극 (11) 내를 흐른다. 양극 (11) 내를 흐르는 금속 용액 (L) 의 일부는, 양극 (11) 으로부터 고체 전해질막 (13) 에 접촉하고, 고체 전해질막 (13) 에 성막용 금속 이온이 공급된다. 또한, 양극 (11) 내를 통과한 금속 용액 (L) 은, 배출 통로 (15b) 로부터 배출된다.
양극 (11) 을 구성하는 다공질체로는, (1) 금속 용액 (L) 에 대하여 내식성을 갖고, (2) 양극으로서 작용 가능한 도전율을 갖고, (3) 금속 용액 (L) 을 투과할 수 있고, (4) 후술하는 가압부 (18) 에 의해 가압할 수 있는 것이면, 특별히 한정되는 것은 아니다. 예를 들어, 양극 (11) 은, 백금이나 산화이리듐 등의 산소 과전압이 작은 재료에 의한 발포 금속체, 또는 티탄 등의 내식성이 높은 발포 금속체에 백금이나 산화이리듐 등으로 피복한 것이 바람직하다. 발포 금속체를 사용하는 경우에는, 기공률 50 ∼ 95 체적％, 구멍 직경 50 ∼ 600 ㎛ 정도, 두께 0.1 ∼ 50 ㎜ 정도의 것이 바람직하다.
공급 통로 (15a) 및 배출 통로 (15b) 는, 배관을 개재하여, 금속 용액 공급부 (21) 에 접속되어 있다. 금속 용액 공급부 (21) 는, 소정의 금속 이온 농도로 조정된 금속 용액 (L) 을, 하우징 (15) 의 공급 통로 (15a) 에 공급하고, 성막에 사용되고 배출 통로 (15b) 로부터 배출된 금속 용액 (L) 을 회수한다. 이와 같이 하여, 성막 장치 (1A) 내에서 금속 용액 (L) 을 순환시킬 수 있다.
고체 전해질막 (13) 은, 상기 서술한 금속 용액 (L) 에 접촉시킴으로써, 금속 이온을 내부에 함침 (함유) 할 수 있고, 전압을 인가했을 때에 수지 기재 (B) 의 도체 패턴층 (D) 의 표면 (Da) 에 있어서 금속 이온 유래의 금속을 석출할 수 있는 것이면, 특별히 한정되는 것은 아니다. 고체 전해질막의 재질로는, 예를 들어 듀퐁사 제조의 나피온 (등록상표) 등의 불소계 수지, 탄화수소계 수지, 폴리아믹산 수지, 아사히 가라스사 제조의 세레미온 (CMV, CMD, CMF 시리즈) 등의 이온 교환 기능을 갖는 수지를 사용할 수 있다.
또는, 금속 용액 (L) 은, 상기 서술한 바와 같이 성막해야 할 금속 피막의 금속을 이온 상태로 함유하고 있는 액이다. 금속 용액 (L) 이 함유하는 금속은 예를 들어, 구리, 니켈, 은, 또는 금이고, 금속 용액 (L) 은, 이들 금속을, 질산, 인산, 숙신산, 황산니켈, 또는 피롤린산 등의 산으로 용해 (이온화) 한 것이다. 예를 들어, 금속이 니켈인 경우에는, 금속 용액 (L) 은, 질산니켈, 인산니켈, 숙신산니켈, 황산니켈, 또는 피롤린산니켈 등의 용액이다.
성막 장치 (1A) 는, 하우징 (15) 의 상부에, 가압부 (18) 를 구비하고 있다. 가압부 (18) 는, 예를 들어 유압식 또는 공기식의 실린더 등이고, 양극 (11) 을 개재하여 고체 전해질막 (13) 으로, 도체 패턴층 (D) 의 표면 (Da) 을 가압하는 장치이다. 가압부 (18) 에 의해, 도체 패턴층 (D) 을 고체 전해질막 (13) 으로 균일하게 가압하면서, 도체 패턴층 (D) 의 표면 (Da) 에 금속 피막을 성막할 수 있다.
본 실시형태에 관련된 성막 장치 (1A) 는, 수지 기재 (B) 를 재치 (載置) 하는 금속 대좌 (40) 를 구비하고 있고, 금속 대좌 (40) 는, 전원부 (16) 의 부극에 전기적으로 접속되어 있다 (도통하고 있다). 전원부 (16) 의 정극은, 하우징 (15) 에 내장된 양극 (11) 에 전기적으로 접속되어 있다 (도통하고 있다). 또한, 성막 장치 (1A) 는, 전원부 (16) 의 부극과 도체 패턴층 (D) 을 도통하도록, 금속 피막의 성막시에, 도체 패턴층 (D) 의 일부 (구체적으로는 단부) 에 접촉하는 도전 부재 (17A) 를 구비하고 있다. 도전 부재 (17A) 는, 성막시에 도체 패턴층 (D) 의 일부에 접촉한 상태가 장착 상태이고, 접촉한 도체 패턴층의 일부로부터 분리 가능하다. 본 실시형태에서는, 도전 부재 (17A) 는, 도체 패턴층 (D) 의 일부에 대하여 자유롭게 접촉할 수 있게 되도록 수지 기재 (B) 에 배치되고, 도체 패턴층 (D) 의 일부로부터 분리 가능한 부재이다.
여기서, 도전 부재 (17A) 는 수지 기재 (B) 를 덮는 금속판이고, 도전 부재 (17A) 에는 도체 패턴층 (D) 의 크기에 따른 사각형상의 관통공 (17a) 이 형성되어 있고, 그 양측에는, 한 쌍의 플랜지부 (17b) 가 형성되어 있다. 수지 기재 (B) 의 표면 (Ba) 에 도전 부재 (17A) 를 배치했을 때에, 수지 기재 (B) 의 표면 (Ba) 중, 그 주연부 (도면의 사선 영역) 가 도전 부재 (17A) 에 덮이고, 관통공 (17a) 으로부터 도체 패턴층 (D) 이 노출하도록, 관통공 (17a) 이 형성되어 있다. 또한, 관통공 (17a) 은, 도전 부재 (17A) 의 관통공 (17a) 을 형성하는 개구연의 일부가, 도체 패턴층 (D) 의 단부 (C) 에 접촉하도록 형성되어 있다. 이것에 의해, 도전 부재 (17A) 와 도체 패턴층 (D) 을 도통시킬 수 있다.
도전 부재 (17A) 는, 부도태 피막을 형성하기 쉬운 금속 또는 화학적으로 안정된 금속으로 이루어진다. 구체적으로는, 금속 피막을 구성하는 금속이 구리, 니켈, 은, 또는 금인 경우에는, 도전 부재 (17A) 를 구성하는 금속이, 알루미늄, 티탄, 몰리브덴, 텅스텐, 또는 이들의 합금이다. 이러한 금속을 선정함으로써, 도체 패턴층 (D) 의 표면 (Da) 에 금속 피막을 성막할 때에, 도전 부재 (17A) 에 금속 피막이 성막되거나 (성막용 금속이 석출된다) 또는 도전 부재 (17A) 가 용해되는 것을 방지할 수 있다.
도전 부재 (17A) 는, 0.05 ㎜ 이하의 두께의 판상 부재이다. 도전 부재 (17A) 를 이러한 두께로 함으로써, 성막시에 관통공 (17a) 을 개재하여, 도체 패턴층 (D) 에 고체 전해질막 (13) 을 간단히 접촉시킬 수 있다. 또, 본 실시형태에서는, 박상의 도전 부재를 사용했지만, 도체 패턴층 (D) 의 표면 (Da) 의 성막 영역을 덮지 않고, 도체 패턴층 (D) 을 전원부 (16) 의 부극에 도통할 수 있는 것이면, 선상, 사각형상이어도 된다.
성막시에는, 도 2 에 나타내는 바와 같이, 수지 기재 (B) 의 도체 패턴층 (D) 의 표면 (Da) 이 노출되고, 한 쌍의 플랜지부 (17b) 가 금속 대좌 (40) 에 접촉하도록, 수지 기재 (B) 의 표면 (Ba) 에 도전 부재 (17A) 가 배치된다. 이 배치 상태에서, 도전 부재 (17A) 의 관통공 (17a) 을 형성하는 개구연의 일부가, 도체 패턴층 (D) 의 단부 (C) 에 접촉한다. 이것에 의해, 도체 패턴층 (D) 이, 금속 대좌 (40) 및 도전 부재 (17A) 를 개재하여, 전원부 (16) 의 부극에 도통한다.
또, 본 실시형태에서는, 금속 대좌 (40) 를 개재하여, 도전 부재 (17A) 를 전원부 (16) 의 부극에 도통시켰지만, 도전 부재 (17A) 를 직접적으로 전원부 (16) 의 부극에 접속하고, 금속 대좌 (40) 를 생략해도 되고, 금속 대좌 대신에 비도전성 대좌로 해도 된다.
이하에 본 실시형태에 관련된 성막 방법에 대해서 설명한다. 도 3 은, 도 1 에 나타내는 금속 피막의 성막 장치 (1A) 에 의한 성막 방법을 설명하기 위한 도면이고, 도 3a 는, 성막 장치 (1A) 의 성막 전의 상태를 설명하기 위한 모식적 단면도이고, 도 3b 는, 성막 장치 (1A) 의 성막시의 상태를 설명하기 위한 모식적 단면도, 도 3c 는, 도 3b 의 수지 기재 (B) 의 도체 패턴층 (D) 근방의 부분적 확대도이다.
먼저, 도 3a 에 나타내는 바와 같이, 금속 대좌 (40) 에, 도체 패턴층 (D) 이 형성된 수지 기재 (B) 를 배치하고, 도 2 에 나타내는 배치 상태가 되도록, 도전 부재 (17A) 를, 수지 기재 (B) 의 표면 (Ba) 에 배치한다. 이것에 의해, 전압을 인가하는 전원부 (16) 의 부극과 도체 패턴층 (D) 을 도통하도록, 도전 부재 (17A) 가 도체 패턴층 (D) 의 단부 (C) 에 접촉하고, 한 쌍의 플랜지부 (17b) 가 금속 대좌 (40) 에 접촉한다.
다음으로, 도 3b 에 나타내는 바와 같이, 가압부 (18) 를 사용하여, 다공질체로 이루어지는 양극 (11) 의 표면에 배치된 고체 전해질막 (13) 을, 도전 부재 (17A) 의 관통공 (17a) 을 개재하여 수지 기재 (B) 의 도체 패턴층 (D) 의 표면 (Da) 에 접촉시킨다. 이 접촉 상태에서, 추가로 고체 전해질막 (13) 으로, 수지 기재 (B) 에 형성된 도체 패턴층 (D) 을 가압한다.
이것에 의해, 고체 전해질막 (13) 으로 도체 패턴층 (D) 을 가압할 수 있기 때문에, 고체 전해질막 (13) 을 도체 패턴층 (D) 의 표면 (Da) 에 균일하게 따르게 할 수 있다. 본 실시형태에서는, 가압부 (18) 에 의해 가압된 양극 (11) 을 백업재로 하여 고체 전해질막 (13) 으로 도체 패턴층 (D) 을 가압하면서 성막하기 때문에, 보다 균일한 막두께의 금속 피막 (F) 을 성막할 수 있다.
가압부 (18) 에 의한 가압을 유지하면서, 금속 용액 공급부 (21) 를 구동한다. 이것에 의해, 소정의 금속 이온 농도로 조정된 금속 용액 (L) 을 하우징 (15) 의 공급 통로 (15a) 에 공급함과 함께, 양극 (11) 을 통과한 배출 통로 (15b) 로부터 배출된 금속 용액 (L) 을, 금속 용액 공급부 (21) 로부터 성막 장치 (1A) 내에 공급한다. 즉, 금속 용액 (L) 을 하우징 (15) 과 금속 용액 공급부 (21) 사이에서 순환시킨다. 이 때, 양극 (11) 을 통과한 금속 용액 (L) 의 일부가, 고체 전해질막 (13) 에 접촉하고, 고체 전해질막 (13) 의 내부에 성막용 금속 이온을 함유시킬 수 있다. 금속 용액 (L) 을 양극 (11) 내에 흘림으로써, 금속 용액 (L) 을 고체 전해질막 (13) 에 접촉시키고, 고체 전해질막 (13) 에 금속 이온을 수시 공급하고, 이것을 함침할 수 있다.
다음으로, 전원부 (16) 를 사용하여, 양극 (11) 과 음극이 되는 도체 패턴층 (D) 의 사이에 전압을 인가한다. 상기 서술한 바와 같이, 도전 부재 (17A) 는 도체 패턴층 (D) 의 단부 (C) 에 접촉하고 있기 때문에, 전원부 (16) 의 부극과 도체 패턴층 (D) 은 도통하고 있다. 따라서, 전원부 (16) 의 인가에 의해, 도체 패턴층 (D) 의 표면 (Da) 에서, 고체 전해질막 (13) 에 함유한 금속 이온을 환원함으로써, 도체 패턴층 (D) 의 표면 (Da) 에 금속을 석출시킬 수 있다. 그 결과, 도 3c 에 나타내는 바와 같이, 도체 패턴층 (D) 의 표면 (Da) 에 금속 피막 (F) 을 성막할 수 있다. 금속 피막 (F) 의 성막 후, 단부 (C) 에 접촉 상태의 도전 부재 (17A) 는, 도체 패턴층 (D) 의 단부 (C) 로부터 분리된다 (즉, 도전 부재 (17A) 는, 수지 기재 (B) 로부터 분리된다).
본 실시형태에서는, 도전 부재 (17A) 를 사용함으로써, 종래와 같이 전원부 (16) 의 부극과 도통시키기 위한 불필요한 도체 패턴층을 새롭게 형성하지 않고, 도체 패턴층 (D) 의 표면 (Da) 에, 고체 전해질막 (13) 에 함유한 금속 이온을 환원함으로써 금속을 석출시켜, 이 표면 (Da) 에 금속 피막 (F) 을 간단히 성막할 수 있다. 또한, 도전 부재 (17A) 를 도체 패턴층 (D) 의 단부 (C) 에 접촉시켰기 때문에, 도체 패턴층 (D) 의 표면 (Da) 에 바람직하게 금속 피막 (F) 을 성막할 수 있다.
다음으로, 본 발명의 제 2 실시형태에 대해서 설명한다. 도 4 는, 본 발명의 제 2 실시형태에 관련된 금속 피막의 성막 장치 (1B) 의 모식적 분해 개념도이고, 도 5 는, 수지 기재 (B) 에 형성된 도체 패턴층 (D) 과, 도전 부재 (17B) 의 위치 관계를 나타낸 평면도이다. 제 2 실시형태의 성막 장치 (1B) 가 제 1 실시형태와 상이한 점은, 도전 부재 (17B) 의 구조이다. 따라서, 제 1 실시형태와 공통되는 구성은, 동일한 부호를 붙여, 상세한 설명을 생략한다.
도 4 에 나타내는 바와 같이, 제 2 실시형태에 관련된 성막 장치 (1B) 의 도전 부재 (17B) 는, 수지 기재 (B) 를 덮는 금속판이고, 도전 부재 (17B) 에는, 도체 패턴층 (D) 의 패턴 형상에 따른 관통공 (17c) 이 형성되어 있다. 관통공 (17c) 은, 도체 패턴층 (D) 에 일치하고 있다. 관통공 (17c) 이 도체 패턴층 (D) 에 위치하도록, 도전 부재 (17B) 를 수지 기재 (B) 에 배치한 상태에서, 수지 기재 (B) 의 표면 (Ba) 중, 도체 패턴층 (D) 이 형성되어 있지 않은 표면 (도 5 의 사선 영역) 이, 도전 부재 (17B) 로 덮이게 된다. 즉, 도체 패턴층 (D) 이 형성되어 있지 않은 수지 기재 (B) 의 표면은, 도전 부재 (17B) 로 마스킹되고, 도체 패턴층 (D) 은 관통공 (17c) 으로부터 노출되어 있다.
또한, 제 1 실시형태와 동일하게, 관통공 (17c) 은, 도전 부재 (17B) 의 관통공 (17c) 을 형성하는 개구연의 일부가, 도체 패턴층 (D) 의 단부 (C) 에 접촉하도록 형성되어 있다. 이것에 의해, 성막시에 도전 부재 (17B) 와 도체 패턴층 (D) 을 도통시킬 수 있다.
제 1 실시형태와 동일하게, 본 실시형태에 관련된 도전 부재 (17B) 의 양측에도 한 쌍의 플랜지부 (17b) 가 형성되어 있다. 도전 부재 (17B) 의 재질에는, 제 1 실시형태에서 예시한 금속이 선택된다.
이하에 본 실시형태에 관련된 성막 방법에 대해서 설명한다. 도 6a ∼ 도 6c 는, 도 4 에 나타내는 금속 피막의 성막 장치 (1B) 에 의한 성막 방법을 설명하기 위한 도면이고, 도 6a 는, 성막 장치 (1B) 의 성막 전의 상태를 설명하기 위한 모식적 단면도이고, 도 6b 는, 성막 장치 (1B) 의 성막시의 상태를 설명하기 위한 모식적 단면도, 도 6c 는, 도 6b 의 수지 기재 (B) 의 도체 패턴층 (D) 근방의 부분적 확대도이다.
먼저, 도 6a 에 나타내는 바와 같이, 금속 대좌 (40) 에, 도체 패턴층 (D) 이 형성된 수지 기재 (B) 를 배치하고, 도 5 에 나타내는 배치 상태가 되도록, 도전 부재 (17B) 를, 수지 기재 (B) 의 표면 (Ba) 에 배치한다. 이것에 의해, 전원부 (16) 의 부극과 도체 패턴층 (D) 을 도통하도록, 도전 부재 (17B) 가 도체 패턴층 (D) 의 단부 (C) 에 접촉하고, 한 쌍의 플랜지부 (17b) 가 금속 대좌 (40) 에 접촉한다.
또한, 본 실시형태에서는, 성막해야 할 도체 패턴층 (D) 의 표면 (Da) 만이, 도전 부재 (17B) 의 관통공 (17c) 으로부터 노출되고, 수지 기재 (B) 의 그 밖의 표면은, 도전 부재 (17B) 로 마스킹된다.
다음으로, 도 6b 에 나타내는 바와 같이, 가압부 (18) 를 사용하여, 양극 (11) 의 표면에 배치된 고체 전해질막 (13) 을, 도전 부재 (17B) 의 관통공 (17c) 을 개재하여 수지 기재 (B) 의 도체 패턴층 (D) 의 표면 (Da) 에 접촉시키고, 이것을 가압한다. 본 실시형태에서는, 도체 패턴층 (D) 의 표면 (Da) 만이 고체 전해질막 (13) 에 접촉하고, 수지 기재 (B) 의 그 밖의 표면은, 고체 전해질막 (13) 에 접촉하지 않는다. 고체 전해질막 (13) 을 도체 패턴층 (D) 의 표면 (Da) 에 균일하게 따르게 할 수 있다.
이 가압 상태를 유지하면서, 제 1 실시형태와 동일하게, 금속 용액 공급부 (21) 를 구동하여, 금속 용액 (L) 을 성막 장치 (1B) 내에서 순환시키면서, 양극 (11) 을 개재하여 고체 전해질막 (13) 에 접촉시키고, 고체 전해질막 (13) 에 성막용 금속 이온을 공급한다. 다음으로, 전원부 (16) 를 사용하여, 양극 (11) 과 음극이 되는 도체 패턴층 (D) 사이에 전압을 인가한다.
상기 서술한 바와 같이, 도전 부재 (17B) 는 도체 패턴층 (D) 의 단부 (C) 에 접촉하고 있기 때문에, 전원부 (16) 의 부극과 도체 패턴층 (D) 은 도통하고 있다. 따라서, 전원부 (16) 의 인가에 의해, 고체 전해질막 (13) 에 함유한 금속 이온을 도체 패턴층 (D) 의 표면 (Da) 에서 환원하고, 도체 패턴층 (D) 의 표면 (Da) 에 금속을 석출시킬 수 있다. 이러한 결과, 본 실시형태의 경우도, 불필요한 도체 패턴층을 새롭게 형성하지 않고, 도체 패턴층 (D) 의 표면 (Da) 에 금속 피막 (F) 을 간단히 성막할 수 있다. 금속 피막 (F) 의 성막 후, 단부 (C) 에 접촉 상태의 도전 부재 (17B) 는, 도체 패턴층 (D) 의 단부 (C) 로부터 분리된다 (즉, 도전 부재 (17B) 는, 수지 기재 (B) 로부터 분리된다).
또한, 본 실시형태에서는, 도 6c 에 나타내는 바와 같이, 도전 부재 (17B) 로 수지 기재 (B) 의 표면 (Ba) 을 마스킹하면서, 도전 부재 (17B) 의 관통공 (17c) 을 통해 고체 전해질막 (13) 으로부터 금속 이온을 환원함으로써, 금속을 도체 패턴층 (D) 의 표면 (Da) 에 석출시킬 수 있다. 이 결과, 도체 패턴층 (D) 의 층두께 방향으로만 금속이 석출되고, 마스킹된 수지 기재 (B) 의 표면에 따른 방향 (면내 방향) 으로 금속막이 성장하는 일이 없기 때문에, 에지 부분이 두드러진 금속 피막 (F) 을 성막할 수 있다.
다음으로, 본 발명의 제 3 실시형태에 관해서 설명한다. 도 7 은, 본 발명의 제 3 실시형태에 관련된 금속 피막의 성막 장치 (1C) 의 모식적 분해 개념도이다. 도 8 은, 도전 부재 (17C) 가 장착된 고체 전해질막 (13B) 을 이면측으로부터 본 모식적 사시도이다. 도 9 는, 본 발명의 제 3 실시형태에 관련된 도전 부재가 장착된 고체 전해질막의 변형예를 나타낸 모식적 사시도이다.
제 3 실시형태의 성막 장치 (1C) 가 제 1 실시형태와 상이한 점은, 도전 부재 (17C) 와 고체 전해질막 (13B) 의 구조와, 전원부 (16) 의 부극이 도전 부재 (17C) 에 접속되어 있는 점이다. 따라서, 제 1 실시형태와 공통되는 구성은, 동일한 부호를 붙여, 상세한 설명을 생략한다.
도 7 및 8 에 나타내는 바와 같이, 제 3 실시형태에 관련된 성막 장치 (1C) 의 도전 부재 (17C) 는, 고체 전해질막 (13B) 에 장착되어 있다. 도전 부재 (17C) 에는, 제 2 실시형태에서 나타낸 관통공 (17c) 과 동일한 형상 및 크기의 관통공 (17c) 이 형성되어 있다. 관통공 (17c) 에는, 고체 전해질막 (13B) 의 고체 전해질이 충전되어 있다.
본 실시형태에서는, 도전 부재 (17C) 의 표면 중, 수지 기재 (B) 에 접촉하는 표면 (17f) 과, 관통공 (17c) 으로부터 노출된 고체 전해질막 (13B) 의 표면 (13f) 은, 동일 평면상으로 되어 있다. 이것에 의해, 제 2 실시형태에 나타낸 경우와 동일하게, 도체 패턴층의 일부 (단부) 에 도전 부재 (17C) 를 간단히 접촉시키면서, 도체 패턴층 (D) 에 고체 전해질막 (13B) 도 간단히 접촉시킬 수 있다.
성막시에는, 가압부 (18) 로, 고체 전해질막 (13B) 과 함께 도전 부재 (17C) 도 가압된다. 이 때, 도전 부재 (17C) 와 수지 기재 (B) 에 형성된 도체 패턴층 (D) 은, 도 5 에 나타낸 배치 상태와 동일한 배치 상태가 된다. 이것에 의해, 도체 패턴층 (D) 의 일부에 도전 부재 (17C) 가 접촉하고, 도체 패턴층 (D) 이 전원부 (16) 의 부극에 도통한다. 또한, 관통공 (17c) 을 개재하여 고체 전해질막 (13) 이 도체 패턴층 (D) 의 표면 (Da) 에 접촉한다.
이 접촉 상태를 유지하면서, 제 1 실시형태 및 제 2 실시형태와 동일하게, 금속 용액 (L) 을 성막 장치 (1C) 내에 순환시키고, 전원부 (16) 로 양극 (11) 과 도체 패턴층 (D) 사이에 전압을 인가한다. 이것에 의해, 성막시에 고체 전해질막 (13B) 과 함께 도전 부재 (17C) 를 도체 패턴층 (D) 에 접촉시킬 수 있기 때문에, 보다 간단히, 도체 패턴층 (D) 의 표면 (Da) 에 금속 피막을 성막할 수 있다. 또한, 제 2 실시형태와 동일하게, 도전 부재 (17C) 로 수지 기재 (B) 의 표면 (Ba) 을 마스킹하면서 성막하기 때문에, 마스킹된 수지 기재 (B) 의 표면에 따른 방향 (면내 방향) 으로 금속이 성장하는 일이 없기 때문에, 에지 부분이 두드러진 금속 피막 (F) 을 성막할 수 있다.
또, 본 실시형태에서는, 수지 기재 (B) 의 표면 (17f) 과 고체 전해질막 (13B) 의 표면 (13f) 은 동일 평면상이지만, 도체 패턴층 (D) 의 두께 등에 따라, 이들 표면의 위치 관계를 미리 설정해도 된다. 또, 금속 피막의 성막 후에는, 고체 전해질막 (13) 과 함께 도전 부재 (17C) 를 상승시키고, 이것이 도체 패턴층 (D) 의 일부 (단부) 로부터 분리된다.
또한, 도 9 에 나타내는 바와 같이, 관통공 (17c) 이 형성된 도전 부재 (17D) 를 고체 전해질막 (13C) 의 내부에 배치해도 된다. 구체적으로는, 관통공 (17c) 에, 한 쌍의 고체 전해질층 (13a, 13b) 중 어느 일방의 고체 전해질의 일부가 충전되도록, 도전 부재 (17D) 의 양면에, 한 쌍의 고체 전해질층 (13a, 13b) 을 적층한다. 또한, 고체 전해질층 (13b) 에, 도체 패턴층 (D) 에 접촉시키기 위한 도전 접촉부 (17g) 를 형성하고, 도전 접촉부 (17g) 를 도전 부재 (17D) 에 도통시킨다.
이와 같이 구성함으로써, 성막시에, 가압부 (18) 로 고체 전해질막 (13C) 을 수지 기재 (B) 에 가압하면, 도전 접촉부 (17g) 가 도체 패턴층 (D) 의 일부 (단부) 에 접촉하고, 도체 패턴층 (D) 은, 도전 부재 (17D) 를 개재하여 전원부 (16) 의 부극에 도통한다. 이 상태에서, 금속 용액 (L) 을 성막 장치 (1C) 내에 순환시키고, 전원부 (16) 로 양극 (11) 과 도체 패턴층 (D) 사이에, 전압을 인가하면, 도체 패턴층 (D) 의 표면 (Da) 에 금속 피막을 성막할 수 있다. 이 변형예에서는, 도전 부재 (17D) 를 고체 전해질막 (13C) 의 내부에 배치했기 때문에, 성막시에 도전 접촉부 (17g) 만이 도체 패턴층 (D) 에 접촉하고, 도전 부재 (17D) 가 도체 패턴층 (D) 에 직접 금속 접촉하는 일이 없기 때문에, 도체 패턴층 (D) 이 손상되는 것을 회피할 수 있다.
본 발명을 이하의 실시예에 의해 설명한다.
먼저, 실시예 1 에 대해서 설명한다. 상기 서술한 도 4 에 나타내는 장치를 사용하여 금속 피막을 성막하였다. 에폭시 수지로 이루어지는 수지 기재 (50 ㎜ × 50 ㎜ × 두께 1 ㎜) 를 준비하고, 배선폭 1 ㎜, 간격 (간극) 1 ㎜ 의 구리로 이루어지는 도체 패턴층을 인쇄에 의해 형성하였다. 구체적으로는, 수지 기재의 표면에, 구리 입자를 포함하는 슬러리를 소정의 패턴 형상 (도 2 참조) 으로 인쇄하고, 이것을 건조, 소성시켜 도체 패턴층을 형성하였다.
도체 패턴층의 형상에 따른 관통공이 형성된, 두께 0.05 ㎜ 의 알루미늄제의 도전 부재를 준비하고, 관통공으로부터 도체 패턴층이 노출되도록, 수지 기재에 도전 부재를 배치하였다. 이 상태에서, 도전 부재를 도체 패턴층의 단부에 접촉하고, 전원부의 부극과 도체 패턴층을 도통시켰다.
다음으로, 양극의 상방으로부터 1 mol/ℓ 의 황산구리 수용액을 공급하면서, 양극과 수지 기재 사이에 있어서 고체 전해질막이 배치되고, 양극을 개재하여 고체 전해질막을 도체 패턴층에 가압하고, 전류 밀도 10 mA/㎠, 처리 시간 10 분, 0.5 ㎫ 로 가압하면서, 구리 피막의 성막을 실시하였다. 이 결과, 도체 패턴층의 표면에 균일하게 구리 피막이 형성되어 있었다.
또, 양극에는, 10 ㎜ × 10 ㎜ × 1 ㎜ 의 발포 티탄으로 이루어지는 다공질체 (미츠비시 머티리얼 제조) 의 표면에, 백금 도금을 피복한 양극을 사용하였다. 고체 전해질막에, 막두께 183 ㎛ 의 전해질막 (듀퐁사 제조 : 나피온 N117) 을 사용하였다.
다음으로, 실시예 2 에 대해서 설명한다. 실시예 1 과 동일하게, 도체 패턴층의 표면에 구리 피막을 성막하였다. 실시예 1 과 상이한 점은, 도전 부재의 재질을 티탄으로 한 점이다. 이 경우도, 실시예 1 과 동일하게, 도체 패턴층의 표면에 구리 피막이 형성되어 있었다.
다음으로, 실시예 3 에 대해서 설명한다. 실시예 1 과 동일하게, 도체 패턴층의 표면에 구리 피막을 성막하였다. 실시예 1 과 상이한 점은, 도전 부재의 재질을 철로 한 점이다. 이 경우도, 실시예 1 과 동일하게, 도체 패턴층의 표면에 구리 피막이 형성되어 있었다. 단, 실시예 3 의 경우에는, 도전 부재의 표면에도, 구리 피막이 형성되어 있었다.
이상 실시예 1 ∼ 3 의 결과로부터, 실시예 3 의 경우에는, 도전 부재의 재질이, 알루미늄, 티탄보다 도금이 되기 쉬운 금속을 사용했기 때문에, 도전 부재의 표면에 구리 피막이 형성되었다고 생각할 수 있다. 따라서, 도전 부재에는, 알루미늄, 티탄, 또는 이들 금속보다 화학적으로 안정된 금속으로서 몰리브덴, 텅스텐을 사용하면, 도전 부재의 표면에, 구리 피막이 형성되기 어렵다고 생각된다. 또한, 실시예 1 ∼ 3 에서는, 금속 피막을 구성하는 금속은 구리였지만, 니켈, 은, 또는 금이어도, 상기 서술하는 금속을 선정한 도전 부재를 사용하면, 도전 부재의 표면에 금속 피막이 성막되기 어렵다고 생각할 수 있다.

Claims (8)

  1. 금속 피막의 성막 장치 (1A) 로서,
    양극 (11) ;
    음극이 되는 도체 패턴층 (D) 이 표면에 형성된 수지 기재 (B) ;
    상기 양극과 상기 수지 기재 사이에 배치되고, 금속 이온을 함유하는 고체 전해질막 (13) 으로서, 상기 고체 전해질막은 상기 금속 피막의 성막시에, 상기 도체 패턴층의 표면에 접촉되는, 상기 고체 전해질막;
    상기 양극과 상기 도체 패턴층 사이에 전압을 인가하는 전원부 (16) ; 및
    상기 전원부의 부극과 상기 도체 패턴층을 도통하도록, 상기 금속 피막의 성막시에, 상기 도체 패턴층의 적어도 일부에 접촉하고, 또한 상기 도체 패턴층에 대하여 분리 가능한, 도전 부재 (17A) 를 포함하고,
    상기 양극과 상기 도체 패턴층 사이에 전압을 인가하여, 상기 금속 이온을 환원시킴으로써 금속을 상기 도체 패턴층의 표면에 석출시킴으로써, 상기 금속으로 이루어지는 금속 피막을 상기 도체 패턴층에 성막하고,
    상기 도전 부재는 상기 수지 기재를 덮는 금속판이고, 상기 도전 부재는 상기 도체 패턴층의 패턴 형상에 따른 관통공 (17a) 이 형성되어 있고, 상기 금속 피막의 성막시에, 상기 관통공이 상기 도체 패턴층에 위치하도록, 상기 도전 부재가 배치되고,
    상기 도전 부재는, 상기 고체 전해질막에 장착되어 있는, 금속 피막의 성막 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 금속 피막을 구성하는 금속은, 구리, 니켈, 은, 또는 금이고, 상기 도전 부재를 구성하는 금속이, 알루미늄, 티탄, 몰리브덴, 텅스텐, 또는 이들의 합금인, 금속 피막의 성막 장치.
  5. 금속 피막의 성막 방법으로서,
    양극 (11) 과, 도체 패턴층 (D) 이 표면에 형성된 수지 기재 (B) 사이에 고체 전해질막 (13) 을 배치하고, 상기 고체 전해질막을 상기 도체 패턴층의 표면에 접촉시킨 상태에서, 상기 양극과, 음극이 되는 상기 도체 패턴층 사이에 전압을 인가하고, 상기 고체 전해질막의 내부에 함유된 금속 이온을 환원시킴으로써 금속을 상기 도체 패턴층의 표면에 석출함으로써, 상기 금속으로 이루어지는 금속 피막을 상기 도체 패턴층의 표면에 성막하는 것을 포함하고,
    상기 성막하는 것은, 상기 전압을 인가하는 전원부 (16) 의 부극과 상기 도체 패턴층을 도통하도록, 분리 가능한 도전 부재 (17A) 를 상기 도체 패턴층의 적어도 일부에 접촉시킨 상태에서, 상기 양극과 상기 도체 패턴층 사이에 상기 전압을 인가하는 것을 포함하고,
    상기 도전 부재는 상기 수지 기재를 덮는 금속판이고, 상기 도전 부재는 상기 도체 패턴층의 패턴 형상에 따른 관통공 (17a) 이 형성되어 있고, 상기 관통공이 상기 도체 패턴층에 위치하도록, 상기 도전 부재를 배치한 상태에서, 상기 금속 피막을 성막하고,
    상기 도전 부재를 상기 고체 전해질막에 장착한 상태에서, 상기 금속 피막을 성막하는, 금속 피막의 성막 방법.
  6. 삭제
  7. 삭제
  8. 제 5 항에 있어서,
    상기 금속 피막을 구성하는 금속은, 구리, 니켈, 은, 또는 금이고, 상기 도전 부재를 구성하는 금속은, 알루미늄, 티탄, 몰리브덴, 텅스텐, 또는 이들의 합금인, 금속 피막의 성막 방법.
KR1020150186100A 2014-12-26 2015-12-24 금속 피막의 성막 장치 및 그 성막 방법 KR101757076B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014265915A JP6176234B2 (ja) 2014-12-26 2014-12-26 金属皮膜の成膜装置およびその成膜方法
JPJP-P-2014-265915 2014-12-26

Publications (2)

Publication Number Publication Date
KR20160079709A KR20160079709A (ko) 2016-07-06
KR101757076B1 true KR101757076B1 (ko) 2017-07-11

Family

ID=55411140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150186100A KR101757076B1 (ko) 2014-12-26 2015-12-24 금속 피막의 성막 장치 및 그 성막 방법

Country Status (8)

Country Link
US (1) US10077505B2 (ko)
EP (1) EP3037571B1 (ko)
JP (1) JP6176234B2 (ko)
KR (1) KR101757076B1 (ko)
CN (1) CN105734628B (ko)
BR (1) BR102015032415B1 (ko)
MY (1) MY172597A (ko)
RU (1) RU2615009C1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170253988A1 (en) * 2016-03-01 2017-09-07 The Boeing Company Electromodification of Conductive Surfaces
JP6806014B2 (ja) * 2017-09-21 2020-12-23 トヨタ自動車株式会社 金属皮膜の成膜装置
JP6981338B2 (ja) * 2018-03-28 2021-12-15 トヨタ自動車株式会社 負極材料、非水電解質二次電池およびそれらの製造方法
RU2709913C1 (ru) * 2019-05-15 2019-12-23 Акционерное общество "Научно-производственное предприятие "Калужский приборостроительный завод "Тайфун" Способ нанесения гальванических покрытий на сложнопрофильные детали
JP7238712B2 (ja) * 2019-09-18 2023-03-14 トヨタ自動車株式会社 配線基板の製造方法および配線基板
JP7310599B2 (ja) 2019-12-26 2023-07-19 トヨタ自動車株式会社 配線基板の製造方法および配線基板
JP7439652B2 (ja) 2020-06-02 2024-02-28 トヨタ自動車株式会社 配線基板の製造方法
JP7424218B2 (ja) 2020-06-12 2024-01-30 トヨタ自動車株式会社 配線基板の製造方法
JP7306337B2 (ja) * 2020-06-25 2023-07-11 トヨタ自動車株式会社 配線基板の製造方法
JP7354944B2 (ja) 2020-07-06 2023-10-03 トヨタ自動車株式会社 配線基板の製造方法
JP7456330B2 (ja) 2020-08-21 2024-03-27 トヨタ自動車株式会社 配線基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012063901A1 (ja) 2010-11-11 2012-05-18 東京エレクトロン株式会社 半導体装置の製造方法および製造装置
JP2014051701A (ja) 2012-09-06 2014-03-20 Toyota Motor Corp 金属被膜の成膜装置および成膜方法
JP2014122377A (ja) 2012-12-20 2014-07-03 Toyota Motor Corp 金属被膜の成膜装置および成膜方法
JP2014185371A (ja) 2013-03-25 2014-10-02 Toyota Motor Corp 金属被膜の成膜装置および成膜方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04110491A (ja) * 1990-08-31 1992-04-10 Sony Corp 配線基板
US20030168345A1 (en) * 2002-03-07 2003-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. In-situ monitor seed for copper plating
EP1634699A1 (en) * 2004-09-10 2006-03-15 Syrom 90 S.P.A. Multilayer metallized film and production method
DE102005034419A1 (de) * 2005-07-19 2007-01-25 Hübel, Egon, Dipl.-Ing. (FH) Verwendung einer Beschichtung zur elektrischen Kontaktierung
JP5708182B2 (ja) * 2011-04-13 2015-04-30 トヨタ自動車株式会社 固体電解質膜を用いた金属膜形成方法
WO2013125643A1 (ja) * 2012-02-23 2013-08-29 トヨタ自動車株式会社 金属被膜の成膜装置および成膜方法
JP2014098183A (ja) * 2012-11-14 2014-05-29 Toyota Motor Corp 金属被膜の成膜装置および成膜方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012063901A1 (ja) 2010-11-11 2012-05-18 東京エレクトロン株式会社 半導体装置の製造方法および製造装置
JP2014051701A (ja) 2012-09-06 2014-03-20 Toyota Motor Corp 金属被膜の成膜装置および成膜方法
JP2014122377A (ja) 2012-12-20 2014-07-03 Toyota Motor Corp 金属被膜の成膜装置および成膜方法
JP2014185371A (ja) 2013-03-25 2014-10-02 Toyota Motor Corp 金属被膜の成膜装置および成膜方法

Also Published As

Publication number Publication date
CN105734628A (zh) 2016-07-06
EP3037571A1 (en) 2016-06-29
CN105734628B (zh) 2018-10-02
JP2016125087A (ja) 2016-07-11
BR102015032415B1 (pt) 2021-01-12
BR102015032415A2 (pt) 2016-06-28
US20160186354A1 (en) 2016-06-30
JP6176234B2 (ja) 2017-08-09
KR20160079709A (ko) 2016-07-06
RU2615009C1 (ru) 2017-04-03
US10077505B2 (en) 2018-09-18
EP3037571B1 (en) 2020-07-22
MY172597A (en) 2019-12-04

Similar Documents

Publication Publication Date Title
KR101757076B1 (ko) 금속 피막의 성막 장치 및 그 성막 방법
US10161055B2 (en) Method of forming wiring pattern and etching apparatus for forming wiring pattern
KR101623677B1 (ko) 금속 피막의 성막 장치 및 성막 방법
EP2980281B1 (en) Apparatus and method for forming metal coating film
KR101944614B1 (ko) 금속 피막의 성막 방법 및 그 성막 장치
US9909226B2 (en) Film formation system and film formation method for forming metal film
CN105671603B (zh) 表面处理方法和表面处理装置
US10151042B2 (en) Coating forming device and coating forming method for forming metal coating
KR20160011594A (ko) 성막용 금속 용액 및 이것을 사용한 성막 방법
US20160186353A1 (en) Metal coating film formation device and method
KR20210033412A (ko) 배선 기판의 제조 방법 및 배선 기판
JP5915602B2 (ja) 金属皮膜の成膜装置および成膜方法
KR20170090271A (ko) 전해 도금장치
CN103403228A (zh) 贯通孔镀敷方法以及利用该贯通孔镀敷方法制造的基板
KR101266129B1 (ko) 기판의 전기도금장치
KR20100044608A (ko) 전해도금용 양극 및 그를 이용한 전해도금장치
TH64164B (th) ชุดเครื่องสำหรับจัดทำแผ่นเยื่อโลหะและวิธีการจัดทำแผ่นเยื่อโลหะ
TH157648A (th) ชุดเครื่องสำหรับจัดทำแผ่นเยื่อโลหะและวิธีการจัดทำแผ่นเยื่อโลหะ
KR20140141323A (ko) 코일을 이용한 금속 도금장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant