KR101725633B1 - 원자적으로 평평한 다결정 sto 기판 제조방법 - Google Patents

원자적으로 평평한 다결정 sto 기판 제조방법 Download PDF

Info

Publication number
KR101725633B1
KR101725633B1 KR1020150072666A KR20150072666A KR101725633B1 KR 101725633 B1 KR101725633 B1 KR 101725633B1 KR 1020150072666 A KR1020150072666 A KR 1020150072666A KR 20150072666 A KR20150072666 A KR 20150072666A KR 101725633 B1 KR101725633 B1 KR 101725633B1
Authority
KR
South Korea
Prior art keywords
sto substrate
polycrystalline
polycrystalline sto
substrate
etching
Prior art date
Application number
KR1020150072666A
Other languages
English (en)
Other versions
KR20160138620A (ko
Inventor
최우석
김윤석
서호성
우성민
이상아
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020150072666A priority Critical patent/KR101725633B1/ko
Publication of KR20160138620A publication Critical patent/KR20160138620A/ko
Application granted granted Critical
Publication of KR101725633B1 publication Critical patent/KR101725633B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법이 개시된다. 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법은 다결정(polycrystalline) STO(SrTiO3) 기판을 에칭하는 단계; 및 상기 다결정 STO 기판을 어닐링하는 단계를 포함한다.

Description

원자적으로 평평한 다결정 STO 기판 제조방법{METHOD FOR MANUFACTURING ATOMICALLY FLAT POLYCRYSTALLINE STO SUBSTRATE}
본 발명은 다결정 티탄산스트론튬(SrTiO3, 이하 "STO"이라 함) 기판에 관한 것으로서, 보다 상세하게는 표면 에너지의 크기가 서로 구분되는 다결정 STO 기판의 결정학적 방향(crystallographic orientation)을 동시에 평평하게 함으로써 표면이 원자적으로 평평한 다결정 STO 기판을 제조하는 방법에 관한 것이다.
단결정과 다결정 구조의 비교는 장거리 병진 대칭 및 다결정 내에 낱알 경계의 역할에 대한 중요한 정보를 제공한다. 특히, 단결정과 다결정 전이 금속 산화물을 비교해보면, 전자 및 이온 전도, 포논 전파, 다양한 도메인 특성과 같은 흥미로운 물리적 현상을 연구 할 수 있다. 하지만 정확한 비교를 위해서는 단결정 및 다결정 구조를 갖는 물질이 화학양론, 결정화도, 두께 등의 성질들이 모두 동일하여야 한다. 이러한 전이 금속 산화물 박막을 에피택시얼(epitaxial)하고 원자단위로 정밀하게 증착하기 위해서는 원자단위로 평평한 단일 종결 표면의 기판이 필수적으로 필요하다.
일 예로 전이 금속 산화물 박막인 페로브스카이트(perovskite)형 TMO 박막과 헤테로구조의 성장을 위해 가장 일반적으로 사용되는 기판으로는 STO 기판을 들 수 있다. 다결정 페로브스카이트형 기판은 서로 다른 표면 특성과 다양한 결정학적 방향(crystallographic orientation)으로 구성되어 있으므로, 원자적으로 매끄러운 표면을 가지는 다결정 기판을 얻기 위하여는 각각의 결정학적 방향에 대한 처리 조건을 알아야 한다. 이는 각각의 결정학적 방향 예를 들면 (100), (110), (111) 표면이 서로 구별되는 표면 에너지를 가지기 때문이다. 그러나 각각의 방향에 대한 처리를 각각 수행하는 것은 매우 번거롭고 비효율적이며 불필요한 공정이 추가되는 문제점이 있다.
이에 본 발명자는 다결정 STO 기판의 서로 다른 방향에 대한 처리를 동시에 수행하면서도 다결정 기판의 표면을 원자적으로 평평하게 할 수 있는 제조방법을 개발하기에 이르렀다.
KR 100795664 B1 KR 100545547 B1
본 발명이 해결하고자 하는 기술적 과제는, 다결정 STO 기판의 표면을 원자적으로 평평하게 할 수 있는 다결정 STO 기판 제조방법을 제공하는 것이다.
상기와 같은 기술적 과제를 해결하기 위해, 본 발명의 실시예에 따른 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법은 다결정(polycrystalline) STO(SrTiO3) 기판을 에칭하는 단계; 및 상기 다결정 STO 기판을 어닐링하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 원자적으로 평평한 다결정 STO 기판 제조방법은 상기 다결정 STO 기판을 에칭하기 직전에 상기 다결정 STO 기판을 세척하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 원자적으로 평평한 다결정 STO 기판 제조방법은 상기 다결정 STO 기판을 에칭한 직후에 상기 다결정 STO 기판을 세척하는 단계를 더 포함할 수 있다.
하나의 실시예로 상기 다결정 STO 기판을 에칭하는 단계는, 불화수소(HF) 완충용액에 상기 다결정 STO 기판을 15 내지 420초간 노출시켜 수행되는 것을 특징으로 할 수 있다.
하나의 실시예로 상기 다결정 STO 기판을 어닐링하는 단계는, 상기 다결정 STO 기판을 900 내지 1200℃에서 4 내지 8시간 동안 가열함으로써 수행되는 것을 특징으로 할 수 있다.
하나의 실시예로 상기 다결정 STO 기판은 다수개의 평평한 부분인 테라스를 갖고, 상기 테라스의 표면거칠기는 0.4㎚ 이하인 것을 특징으로 할 수 있다.
상기와 같은 본 발명은, 표면이 계단 테라스(step-and-terrace) 구조를 가지는 다결정 STO 기판의 표면을 원자적으로 평평하게 할 수 있는 효과가 있다.
본 발명은 표면 에너지의 크기가 서로 구분되는 다결정 STO 기판의 결정학적 방향(crystallographic orientation)을 동시에 평평하게 하면서도 표면을 매끄럽게 할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 원자적으로 평평한 다결정 STO 기판 제조방법을 설명하기 위한 흐름도이다.
도 2는 본 발명의 실시예에 따른 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법을 통하여 제조된 다결정 STO 기판 표면의 EBSD(electron backscattering diffraction) 사진이다.
도 3은 본 발명의 실시예에 따른 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법을 통하여 제조된 다결정 STO 기판 표면의 원자간힘 현미경(atomic force microscope, AFM) 사진이다.
도 4는 본 발명의 실시예에 따른 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법을 통하여 제조된 다결정 STO 기판 표면의 원자간힘 현미경(atomic force microscope, AFM) 사진이다.
도 5는 도 3에 표시된 각각의 도메인(5(a) 내지 5(f))을 확대한 사진이다.
도 6은 도 3에 표시된 도메인(5(a) 및 5(e))의 표면에 대한 각각의 라인 프로필(line profile)을 측정한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 실시예에 따른 원자적으로 평평한 다결정 STO 기판 제조방법을 설명하기 위한 흐름도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 원자적으로 평평한 다결정 STO 기판 제조방법은 다결정 STO 기판을 세척하는 단계(S100), 다결정 STO 기판을 에칭하는 단계(S200), 에칭된 다결정 STO 기판을 세척하는 단계(S300) 및 다결정 STO 기판을 어닐링하는 단계(S400)를 포함할 수 있다.
다결정 STO(SrTiO3) 기판의 표면은 계단 테라스(step-and-terrace) 구조를 가질 수 있다. 다결정 STO 기판의 표면은 계단 형상일 수 있고, 각 계단의 상부면은 평평한 부분인 테라스를 가질 수 있다.
원자적으로 평평한(atomically flat) 표면을 가지는 다결정 STO(SrTiO3) 기판을 제조하기 위하여, 다결정 STO 기판을 세척한다(S100). 이는 다결정 STO 기판을 에칭하기 전에 다결정 STO 기판 표면에 부착되어 있는 이물질을 제거하여 에칭이 효과적으로 수행될 수 있도록 하기 위함이다. 일 예로 다결정 STO 기판을 탈이온수에 약 10초 동안 침지시킴으로써 다결정 STO 기판을 세척할 수 있다.
다음으로, 세척된 다결정 STO 기판을 에칭한다(S200). 일 예로 에칭은 불화수소(HF) 완충용액에 상기 다결정 STO 기판을 약 15 내지 420초간 노출시켜 수행되는 것을 특징으로 할 수 있다. 약 15초 미만으로 에칭을 수행하는 경우에는 다결정 STO 기판의 표면에 형성되어 있는 산화스트론튬(SrO)층 제거가 완벽하게 수행되지 않을 수 있고, 약 420초를 초과하여 에칭을 수행하는 경우에는 다결정 STO 기판의 표면의 구조에 변화가 생길 수 있기 때문이다. 이와 같이 다결정 STO 기판을 에칭함으로써 다결정 STO 기판 상에 형성되어 있는 산화스트론튬(SrO)층을 제거할 수 있다. 산화스트론튬(SrO)층은 친수성이므로 불화수소(HF) 완충용액을 이용하여 산화스트론튬(SrO)층을 선택적으로 제거할 수 있다. 일 예로 불화수소(HF) 완충용액에는 플루오르화암모늄(NH4F)과 불화수소가 10:1의 비율로 혼합되어 있을 수 있다. 상기 비율로 혼합함으로써 불화수소(HF) 완충용액의 사용의 안정성과 에칭효율을 확보할 수 있다.
다음으로, 에칭된 다결정 STO 기판을 세척한다(S300). 이는 다결정 STO 기판을 에칭한 직후에 다결정 STO 기판 표면에 부착되어 있는 이물질을 제거하여 에칭이 효과적으로 수행될 수 있도록 하기 위함이다. 일 예로 이온화수를 에칭된 다결정 STO 기판 상에 분무함으로써 에칭된 다결정 STO 기판 상에 남아있는 완충용액을 세척할 수 있다.
마지막으로, 에칭된 다결정 STO 기판을 어닐링한다(S300). 일 예로 이러한 어닐링 공정은 다결정 STO 기판을 약 900 내지 1200℃에서 약 4 내지 8시간 동안 가열함으로써 수행되는 것이 바람직하다. 약 900℃ 내지 1200℃ 사이에서 가열되는 경우에는 표면거칠기가 감소되는 것과 동시에 섬모양 구조(island structures)의 체계적인 감소가 일어나기 때문이다. 약 900℃ 미만인 경우에는 다결정 STO 기판 표면에 분포하고 있는 원자들이 배열되기 위한 에너지가 부족하여 원자들이 재배열되지 않기 때문에 재정렬이 일어나지 않아 표면거칠기가 증가된다. 약 1200℃를 초과하는 경우에는 스트론튬(Sr) 원자가 다결정 STO 기판 표면 상에 노출됨으로써 다결정 STO 기판의 표면거칠기가 증가되고 이로 인하여 다결정 STO 기판의 표면이 평평하지 않게 된다. 또한, 약 4시간 내지 8시간 사이에서 가열되는 경우에는 다결정 STO 기판 표면 상에 산화스트론튬(SrO) 농축(enrichment)이 일어나지 않고, 다결정 STO 기판 표면의 거칠기가 감소되기 때문에 평평한 표면을 가지는 다결정 STO 기판이 제조될 수 있다. 이러한 어닐링 공정에 의하여 다결정 STO 기판의 테라스는 약 0.4㎚ 이하의 표면거칠기를 가질 수 있다.
다결정 STO 기판의 제조
다결정 STO 기판은 순도가 99.9 %이고, 등몰(equimolar)량의 탄산스트론튬(SrCO3) 및 이산화티탄(TiO2) 파우더로 제조되었다. 이러한 파우더는 화학양론적 비율로 친밀하게 혼합되었고, 열처리 되었으며 고체 상태에서 반응되었다. 원하는 페로브스카이트 상(perovskite phase)을 얻기 위해 상기 파우더는 14시간 동안 1200℃에서 어닐링되었다. 균일한 입자 크기를 가지는 파우더를 얻기 위하여 연마 단계가 추가될 수 있다. 하소된 파우더를 20㎜ 그래파이트 다이(graphite die) 상에 배치하고, 외부로부터의 오염을 방지하기 위하여 측면과 상부면에 그래파이트 페이퍼(graphite paper)를 피복하였다. 상기 파우더는 방전 플라즈마 소결(SPS) 장치(STRUERS 테그 포스-5)를 사용하여 온도는 1400℃이고, 압력은 16MPa인 조건에서 20분 동안 소결되였다. 가열(냉각) 비율은 분당 100℃이었고, 단축하중(uniaxial load)의 증가(감소)동시에 이루어졌다. 다결정 STO 기판은 SPS 세라믹으로부터 절단되었고 기계적으로 폴리싱되었다. 다결정 STO 기판 전체의 평균 표면거칠기는 약 1.521㎚였다.
실험예
윤곽이 뚜렷하고, 원자적으로 평평한 표면을 가지는 다결정 STO 기판을 얻기위하여, 화학적 에칭과 열적인 어닐링을 수행하였다. 먼저, 다결정 STO 기판을 약 10초 동안 탈이온수에 침지하여 세척하였다. 다음으로 다결정 STO 기판의 표면은 NH4F:HF = 10: 1로 혼합된 불화수소(HF) 완충용액에 15 내지 420초 동안 에칭하였다. 다결정 STO 기판 상에 탈이온수를 분사함으로써 다결정 STO 기판에 부착되어 있는 상기 완충용액을 세척하였다. 다음으로 다결정 STO 기판 표면의 계단 테라스(step-and-terrace) 구조를 매끄럽고 평평하게 하기 위하여 다결정 STO 기판을 공기 분위기에서 2 내지 8 시간 동안 1200℃로 어닐링하였다.
도 2는 본 발명의 실시예에 따른 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법을 통하여 제조된 다결정 STO 기판 표면의 EBSD(electron backscattering diffraction) 사진이다. 도 2에서 좌측 사진은 EBSD 칼라 맵(color map)을 나타내고, 도 2에서 우측 사진은 역극점도(inverse pole figure)를 나타낸다. 도 2 우측 하단의 스케일 바는 10um를 나타낸다.
도 2의 좌측 사진을 참조하면, 각각의 도메인(5(a) 내지 5(f))은 서로 다른 결정학적 방향(crystallographic orientation)을 가지고 있음을 확인할 수 있다. 또한 도 2의 우측 사진을 참조하면, EBSD 맵에서 검은 색 사각형으로 표시된 각각의 상기 도메인에 대한 방향(orientation) 정보를 확인할 수 있다. 각각의 도메인은 임의적으로 선택되었다. 또한, 상기 도메인은 (100), (110), (111) 방향에 포함된다.
도 3은 본 발명의 실시예에 따른 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법을 통하여 제조된 다결정 STO 기판 표면의 원자간힘 현미경(atomic force microscope, AFM) 사진이고, 도 4는 본 발명의 실시예에 따른 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법을 통하여 제조된 다결정 STO 기판 표면의 원자간힘 현미경(atomic force microscope, AFM) 사진이다. 도 3 및 도 4의 우측 하단의 스케일 바는 10um를 나타낸다.
도 3 및 도4를 참조하면, 도 2에서 표시된 도메인의 토폴로지(topology)를 확인할 수 있고, 서로 다른 방향에 대한 도메인 간의 표면 에너지가 변경되는 것을 확인할 수 있다.
도 5는 도 3에 표시된 각각의 도메인(5(a) 내지 5(f))을 확대한 사진이고, 도 6은 도 3에 표시된 도메인(5(a) 및 5(e))의 표면에 대한 각각의 라인 프로필(line profile)을 측정한 도면이다. 라인 프로필은 도 5a 및 도 5e에 표시된 라인의 좌측 상부에서 우측 하부 방향으로 측정되었다. 도 5의 우측 하단의 스케일 바는 0.1um를 나타낸다.
도 5를 참조하면, 각각의 도메인의 표면이 계단 테라스 구조를 가지고 있음을 확인할 수 있다. 도 6의 좌측 도면을 참조하면, 각 계단의 높이가 약 1㎚ 미만으로 유지되는 것을 확인할 수 있고, 각 테라스가 평평한 것을 확인할 수 있다. 또한, 도 6의 우측도면을 참조하면, 계단 테라스 구조가 희미할 정도로 매우 매끄러운 표면을 가짐을 확인할 수 있다. 도메인 5(a) 내지 5(d)의 평균 표면거칠기 RMS는 각각 6.524, 7.499, 5.797 및 9.761㎚로 측정되었고, 도메인 5(e) 및 5(f)의 테라스 표면거칠기 RMS는 각각 0.299 및 0.234㎚로 측정되었다. 이런한 결과를 종합하면, 본 발명의 실시예에 따른 방법을 통하여 제조된 다결정 STO 기판의 표면의 결정학적 방향인 (100), (110) 및 (111)의 표면이 평평해지는 것을 확인할 수 있고, 표면이 매우 매끄럽게 변하는 것을 확인할 수 있다. 따라서, 본 발명의 실시예에 따른 STO 기판 제조방법을 통하여 다결정(polycrystalline) STO 기판을 원자적으로 평평하고 매끄럽게 할 수 있다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.

Claims (7)

  1. 산화스트론튬 분말 및 산화티타늄 분말이 혼합된 혼합 분말을 1200 ℃에서 열처리하여, 표면에너지 크기가 서로 구분되는 (100), (110), 및 (111) 결정학적 방향을 갖는 다결정(polycrystalline) STO(SrTiO3) 기판을 제조하는 단계;
    불화수소(HF) 완충용액에 상기 다결정 STO 기판을 노출시켜 에칭하는 단계; 및
    상기 다결정 STO 기판을 1200 ℃에서 어닐링하는 단계를 포함하고,
    상기 다결정 STO 기판의 (100), (110), 및 (111) 결정학적 방향이 동시에 평탄화되는 것을 특징으로 하는,
    원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법.
  2. 제1항에 있어서,
    상기 다결정 STO 기판을 에칭하기 직전에 상기 다결정 STO 기판을 세척하는 단계를 더 포함하는, 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법.
  3. 제2항에 있어서,
    상기 다결정 STO 기판을 에칭한 직후에 상기 다결정 STO 기판을 세척하는 단계를 더 포함하는, 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법.
  4. 제1항에 있어서,
    상기 다결정 STO 기판을 에칭하는 단계는,
    불화수소(HF) 완충용액에 상기 다결정 STO 기판을 15 내지 420초간 노출시켜 수행되는 것을 특징으로 하는, 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법.
  5. 제1항에 있어서,
    상기 다결정 STO 기판을 어닐링하는 단계는,
    상기 다결정 STO 기판을 공기 분위기에서 4 내지 8시간 동안 가열함으로써 수행되는 것을 특징으로 하는, 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법.
  6. 제1항에 있어서,
    상기 다결정 STO 기판은 다수개의 평평한 부분인 테라스를 갖고, 상기 테라스의 표면거칠기는 0.4㎚ 이하인 것을 특징으로 하는, 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법.

  7. 제1항에 있어서,
    상기 불화수소(HF) 완충용액은 플루오르화암모늄(NH4F) 및 불화수소(HF)가 10:1의 비율로 혼합된 용액인 것을 특징으로 하는, 원자적으로 평평한 다결정(polycrystalline) STO 기판 제조방법.
KR1020150072666A 2015-05-26 2015-05-26 원자적으로 평평한 다결정 sto 기판 제조방법 KR101725633B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150072666A KR101725633B1 (ko) 2015-05-26 2015-05-26 원자적으로 평평한 다결정 sto 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150072666A KR101725633B1 (ko) 2015-05-26 2015-05-26 원자적으로 평평한 다결정 sto 기판 제조방법

Publications (2)

Publication Number Publication Date
KR20160138620A KR20160138620A (ko) 2016-12-06
KR101725633B1 true KR101725633B1 (ko) 2017-04-11

Family

ID=57576549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150072666A KR101725633B1 (ko) 2015-05-26 2015-05-26 원자적으로 평평한 다결정 sto 기판 제조방법

Country Status (1)

Country Link
KR (1) KR101725633B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166971A (ja) 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100545547B1 (ko) 2002-08-02 2006-01-24 가부시키가이샤후지쿠라 다결정 박막의 제조방법 및 산화물 초전도체의 제조방법
KR100795664B1 (ko) 2005-03-17 2008-01-21 후지쯔 가부시끼가이샤 (001) 배향된 페로브스카이트막의 형성 방법, 및 이러한페로브스카이트막을 갖는 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01251715A (ja) * 1988-03-31 1989-10-06 Toshiba Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545547B1 (ko) 2002-08-02 2006-01-24 가부시키가이샤후지쿠라 다결정 박막의 제조방법 및 산화물 초전도체의 제조방법
JP2005166971A (ja) 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100795664B1 (ko) 2005-03-17 2008-01-21 후지쯔 가부시끼가이샤 (001) 배향된 페로브스카이트막의 형성 방법, 및 이러한페로브스카이트막을 갖는 장치

Also Published As

Publication number Publication date
KR20160138620A (ko) 2016-12-06

Similar Documents

Publication Publication Date Title
TWI466231B (zh) 具有硬化層之玻璃上半導體基板及其製程
US20070190363A1 (en) Heterolayered ferroelectric thin films and methods of forming same
JP6347086B2 (ja) 強誘電体セラミックス
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
US20060035390A1 (en) Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
WO2015125770A1 (ja) 半導体用複合基板のハンドル基板および半導体用複合基板
US20180230603A1 (en) Electrode, ferroelectric ceramics and manufacturing method thereof
JPH08502628A (ja) 層状超格子物質を作製し、それを含む電子デバイスを作製する方法
JP3164559B2 (ja) 処理容器用部材
JPWO2012124506A1 (ja) 酸化物基板およびその製造方法
JP4741326B2 (ja) 酸化物超電導導体およびその製造方法
KR101725633B1 (ko) 원자적으로 평평한 다결정 sto 기판 제조방법
JP2021185614A (ja) 成膜装置
Yang et al. Effect of feature size on dielectric nonlinearity of patterned PbZr0. 52Ti0. 48O3 films
US6362503B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
KR101547600B1 (ko) 이종 접합 계면에서 생성된 2차원 전자 가스의 전기전도도 제어 방법
US8513163B2 (en) Substrate for a superconducting thin-film strip conductor
JPH0451407A (ja) 強誘電体薄膜の製造方法
CN108172613A (zh) 一种具有高介电常数结晶相的锆基栅介质材料以及其制备方法
JP5375582B2 (ja) 薄膜コンデンサの製造方法
JP5218113B2 (ja) 誘電体素子の製造方法
JP6569149B2 (ja) 強誘電体セラミックス、強誘電体メモリ及びその製造方法
Okuwada Effects of baking and annealing processes on SrBi2Ta2O9 film by sol-gel method
Lee et al. Influence of piezoelectric property on annealing temperature of Ta-substituted (K0. 5Na0. 5) NbO3 thin films by chemical solution deposition
US20230145077A1 (en) Method of manufacturing epitaxy oxide thin film, and epitaxy oxide thin film of enhanced crystalline quality manufactured thereby

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200217

Year of fee payment: 4