KR101717816B1 - 웨이퍼 처리 방법 및 장치 - Google Patents
웨이퍼 처리 방법 및 장치 Download PDFInfo
- Publication number
- KR101717816B1 KR101717816B1 KR1020140038039A KR20140038039A KR101717816B1 KR 101717816 B1 KR101717816 B1 KR 101717816B1 KR 1020140038039 A KR1020140038039 A KR 1020140038039A KR 20140038039 A KR20140038039 A KR 20140038039A KR 101717816 B1 KR101717816 B1 KR 101717816B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- chuck
- curved surface
- semiconductor wafer
- wafer chuck
- Prior art date
Links
- 238000003672 processing method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000005452 bending Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 abstract description 17
- 235000012431 wafers Nutrition 0.000 description 248
- 239000004065 semiconductor Substances 0.000 description 135
- 230000008569 process Effects 0.000 description 23
- 239000000463 material Substances 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- -1 SOI Chemical compound 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
- Y10T156/1702—For plural parts or plural areas of single part
- Y10T156/1744—Means bringing discrete articles into assembled relationship
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
제 1 기판 및 제 2 기판을 본딩하기 위한 장치 및 방법이 제공된다. 실시예에서, 제 1 웨이퍼 척은 제 1 곡면을 갖고, 제 2 웨이퍼 척은 제 2 곡면을 갖는다. 제 1 웨이퍼 및 제 2 웨이퍼가 본딩 전에 미리 휘어지도록, 제 1 웨이퍼는 제 1 웨이퍼 척 상에 배치되고, 제 2 웨이퍼는 제 2 웨이퍼 척 상에 배치된다. 일단 제 1 웨이퍼 및 제 2 웨이퍼가 미리 휘어지면, 제 1 웨이퍼 및 제 2 웨이퍼는 함께 본딩된다.
Description
본 발명은 반도체 디바이스에 관한 것이다.
반도체 디바이스는 예를 들어 퍼스널 컴퓨터, 셀룰러 폰, 디지털 카메라, 및 다른 전자 장비와 같은 다양한 전자 애플리케이션들에 이용된다. 반도체 디바이스는 통상적으로 반도체 기판 위에 절연층 또는 유전체층, 전도성층, 및 반도체 물질층을 순차적으로 퇴적하고, 그 위에 회로 컴포넌트 및 요소들을 형성하기 위해 리소그래피를 이용하여 다양한 물질층들을 패턴화함으로써 제조된다.
반도체 산업은 최소 피처(feature) 크기의 지속적인 감소로 다양한 전자 컴포넌트들(예컨대, 트랜지스터, 다이오드, 저항, 커패시터 등)의 집적 밀도를 지속적으로 향상시키고, 이는 주어진 영역 내에 더욱 많은 컴포넌트들이 통합될 수 있도록 한다. 일부 애플리케이션에서, 이러한 작은 전자 컴포넌트들은 또한 과거의 패키지들보다 더욱 적은 영역을 이용하는 작은 패키지들을 요구한다.
반도체 디바이스를 형성하는 일부 방법들은 2개의 웨이퍼들을 함께 본딩하는 단계를 포함한다. 웨이퍼들은 예를 들어 용융 본딩(fusion bonding), 공융 본딩(eutectic bonding) 및 하이브리드 본딩을 이용하여 함께 본딩될 수 있다.
본 발명의 목적은 웨이퍼 본딩 방법 및 웨이퍼 본딩 시스템을 제공하는 것이다.
실시예에 따라, 제 1 휘어진 웨이퍼를 형성하기 위해 본딩 전에 제 1 웨이퍼를 휘는 단계를 포함하는 웨이퍼 본딩 방법이 제공된다. 제 2 웨이퍼는 제 2 휘어진 웨이퍼를 형성하기 위해 본딩 전에 휘어진다. 제 1 휘어진 웨이퍼는 제 2 휘어진 웨이퍼에 본딩된다.
다른 실시예에 따라, 웨이퍼 본딩 방법은, 제 1 웨이퍼 척 상에 제 1 웨이퍼를 배치하는 단계, 및 제 2 웨이퍼 척 상에 제 2 웨이퍼를 배치하는 단계를 포함하고, 제 1 웨이퍼 척은 제 1 웨이퍼를 휘게 만들고, 제 2 웨이퍼 척은 제 2 웨이퍼를 휘게 만든다. 제 1 웨이퍼 및 제 2 웨이퍼는 서로 접촉하도록 배치된다.
또 다른 실시예에 따라, 제 1 곡면을 갖는 제 1 웨이퍼 척을 포함하는 웨이퍼 본딩 시스템이 제공된다. 제 2 웨이퍼 척은 제 2 곡면을 갖고, 제 1 웨이퍼 척 및 제 2 웨이퍼 척은 서로에 관해 이동 가능하다.
본 발명에 따르면, 웨이퍼 본딩 방법 및 웨이퍼 본딩 시스템을 제공하는 것이 가능하다.
본 실시예 및 본 실시예의 장점의 보다 완벽한 이해를 위해, 이제부터 첨부된 도면들을 참조하면서 이하의 상세한 설명에 대해 설명을 한다.
도 1은 실시예에 따른 웨이퍼 본딩 시스템을 나타낸다.
도 2는 실시예에 따른 웨이퍼 본딩 시스템 내의 제 1 웨이퍼 및 제 2 웨이퍼의 배치를 나타낸다.
도 3은 실시예에 따른 본딩 공정의 개시를 나타낸다.
도 4는 실시예에 따른 본딩 공정의 종료를 나타낸다.
도 5는 실시예에 따른 정렬 측정 공정을 나타낸다.
여러 도면들에서의 대응하는 숫자들 및 심볼들은 다르게 언급되지 않는 한 일반적으로 대응하는 부분들을 가리킨다. 다양한 실시예들의 관련된 양태들을 명확하게 설명하기 위해 도면들이 도시되고 있으며, 도면들은 반드시 실척도로 도시되어 있지는 않다.
도 1은 실시예에 따른 웨이퍼 본딩 시스템을 나타낸다.
도 2는 실시예에 따른 웨이퍼 본딩 시스템 내의 제 1 웨이퍼 및 제 2 웨이퍼의 배치를 나타낸다.
도 3은 실시예에 따른 본딩 공정의 개시를 나타낸다.
도 4는 실시예에 따른 본딩 공정의 종료를 나타낸다.
도 5는 실시예에 따른 정렬 측정 공정을 나타낸다.
여러 도면들에서의 대응하는 숫자들 및 심볼들은 다르게 언급되지 않는 한 일반적으로 대응하는 부분들을 가리킨다. 다양한 실시예들의 관련된 양태들을 명확하게 설명하기 위해 도면들이 도시되고 있으며, 도면들은 반드시 실척도로 도시되어 있지는 않다.
이하에서는 본 실시예들의 제조 및 이용을 자세하게 설명한다. 하지만, 본 발명개시는 폭넓은 다양한 특정 환경에서 구현될 수 있는 많은 적용 가능한 발명의 개념을 제공한다는 점을 이해해야 한다. 설명하는 특정한 실시예들은 각각의 실시예들을 제조하고 이용하는 특정한 방법들에 대한 단순한 예시에 불과하며, 본 발명개시의 범위를 한정시키려는 것은 아니다.
도 1은 서로 마주보도록 배치될 수 있는 제 1 웨이퍼 척(101) 및 제 2 웨이퍼 척(103)을 갖는 웨이퍼 본딩 시스템(100)을 나타낸다. 실시예에서, 제 1 웨이퍼 척(101) 및 제 2 웨이퍼 척(103)은 제 1 반도체 웨이퍼(201)(도 1에 나타나지 않지만, 도 2에 대하여 아래에 논의됨)를 제 2 반도체 웨이퍼(203)(또한, 도 1에 나타나지 않지만, 도 2에 대하여 아래에 논의됨)에 본딩하는데 이용된다. 실시예에서, 제 1 웨이퍼 척(101)은 제 1 곡면(105)을 갖고, 이는 제 1 곡면의 길이를 따라 일련의 제 1 개구부(107)를 갖는다.
실시예에서, 제 1 웨이퍼 척(101)은 제 1 곡면(105)을 따라 제 1 개구부(107)를 갖도록 처리될 수 있는 임의의 적합한 물질을 포함한다. 실시예에서, 예를 들어, 유리, 실리콘 산화물, 실리콘 질화물과 같은 실리콘 기반 물질, 또는 알루미늄 산화물과 같은 다른 물질, 이러한 물질들의 임의의 조합 등이 이용될 수 있다. 부가적으로, 제 1 웨이퍼 척(101)은 제 1 반도체 웨이퍼(201)를 유지하는데 적합한 직경을 가질 수 있다. 따라서, 제 1 웨이퍼 척(101)의 크기는 어떤 점에서 제 1 반도체 웨이퍼(201)의 크기에 의존할 것이고, 제 1 웨이퍼 척(101)은 대략 250 ㎛ 및 대략 300 ㎛의 제 1 거리(D1)를 가질 수 있고, 제 1 곡면(105)은 대략 0 ㎛ 및 대략 20 ㎛ 사이의 제 2 거리(D2)로 제 1 웨이퍼 척(101)의 잔부로부터 연장될 수 있다. 부가적으로, 제 1 반도체 웨이퍼(201)가 제 1 웨이퍼 척(101) 상에 배치되는 경우, 제 1 반도체 웨이퍼(201)의 휨(warpage)을 유도하기 위해서, 제 1 웨이퍼 척(101)의 제 1 곡면(105)은 대략 0 ㎛ 및 대략 20 ㎛의 곡률을 가질 수 있다. 특정한 예에서, 제 1 곡면(105)은 제 1 웨이퍼 척(101)의 중심으로부터 제 1 웨이퍼 척(101)의 에지까지 대략 3 ㎛의 변형을 갖는다.
실시예에서, 제 1 개구부(107)는 진공 펌프(111)에 연결된다. 동작 동안에, 진공 펌프(111)는 제 1 개구부(107)로부터 임의의 가스들을 빼낼 것이고, 이에 의해 제 1 개구부(107) 내의 압력은 낮아질 것이다. 제 1 반도체 웨이퍼(201)가 제 1 곡면(105)에 기대어 배치되고, 제 1 개구부(107) 내의 압력이 진공 펌프(111)에 의해 감소된 경우, 제 1 개구부(107)를 마주보는 제 1 반도체 웨이퍼(201)의 측면과 제 1 개구부(107)를 외면하는 제 1 반도체 웨이퍼(201)의 측면 간의 압력차는 제 1 반도체 웨이퍼(201)를 제 1 곡면(105)에 기대어 유지할 것이다. 부가적으로, 이러한 압력차는 또한 제 1 곡면(105)과 유사한 곡면 형상으로 제 1 반도체 웨이퍼(201)를 휘게 만들 것이다.
대안적인 실시예에서, 제 1 웨이퍼 척(101)은 제 1 곡면(105)보다는 평면(도 1에 예시되지 않음)을 포함할 수 있다. 이 실시예에서, 제 1 반도체 웨이퍼(201)가 제 1 웨이퍼 척(101)에 부착된 이후에, 제 1 반도체 웨이퍼(201)를 휘게 만들기 위해서, 제 1 웨이퍼 척(101)은 제 1 웨이퍼 척(101)을 통해 연장되는 핀을 이용할 것이다.
제 2 웨이퍼 척(103)은 제 1 웨이퍼 척(101)과 유사할 수 있고, 제 2 곡면(113), 제 2 곡면(113)에 대한 제 2 개구부(115), 및 제 2 진공 펌프(117)를 가질 수 있다. 실시예에서, 제 2 곡면(113)은 제 1 곡면(105)과 유사할 수 있지만, 대안적으로, 제 2 곡면(113)은 제 1 곡면(105)과 상이한 치수를 가질 수 있다. 유사하게, 제 2 개구부(115)는 제 1 개구부(107)와 유사할 수 있고, 또한 제 2 웨이퍼 척(103)으로 제 2 반도체 웨이퍼(203)를 유지시키거나 휘게 만드는데 이용될 수 있다.
실시예에서, 그러나, 제 2 웨이퍼 척(103)의 제 2 곡면(113)은 제 1 웨이퍼 척(101)의 제 1 곡면(105)보다 작은 곡률을 갖는다. 예를 들어, 제 2 웨이퍼 척(103)은 대략 250 ㎛ 및 대략 300 ㎛의 제 3 거리(D3)를 가질 수 있고, 제 2 곡면(113)은 대략 30 ㎛ 및 대략 70 ㎛ 사이의 제 4 거리(D4)로 제 2 웨이퍼 척(103)의 잔부로부터 연장될 수 있다. 특정한 예에서, 제 2 곡면(113)은 제 2 웨이퍼 척(103)의 중심으로부터 제 2 웨이퍼 척(103)의 에지까지 대략 2 ㎛보다 적은 변형을 갖는다.
일부 실시예들에서, 모터(110)가 제 1 웨이퍼 척(101) 및 제 2 웨이퍼 척(103) 각각에 결합될 수 있다. 다른 실시예들에서, 하나의 모터(110)가 제 1 웨이퍼 척(101) 및 제 2 웨이퍼 척(103) 양자 모두에 결합될 수 있다. 일부 실시예들에서, 모터(110)는 압전 모터 또는 리니어 모터를 포함한다. 대안적으로, 모터(110)는 다른 유형의 모터들을 포함할 수 있다. 일부 실시예들에서, 모터(110)는 제 1 반도체 웨이퍼(201) 및/또는 제 2 반도체 웨이퍼(203)의 x 위치, y 위치, z 위치, 및/또는 각 위치(θ)를 조정하도록 구성된다.
일부 실시예들에서, 웨이퍼 본딩 시스템(100)은 제 1 반도체 웨이퍼(201) 또는 제 2 반도체 웨이퍼(203)를 열적 제어하기 위한 열 제어기(112)를 더 포함한다. 제 1 반도체 웨이퍼(201) 또는 제 2 반도체 웨이퍼(203)를 열적 제어하기 위한 열 제어기(112)는 제 2 웨이퍼 척(103)에 결합되거나, 제 1 반도체 웨이퍼(201) 또는 제 2 반도체 웨이퍼(203)를 열적 제어하기 위한 열 제어기(112)는 제 1 웨이퍼 척(101)에 결합될 수 있다. 예로서, 제 1 반도체 웨이퍼(201) 또는 제 2 반도체 웨이퍼(203)를 열적 제어하기 위한 열 제어기(112)가 제 2 웨이퍼 척(103)에 결합되는 실시예에서, 열 제어기(112)는 제 2 반도체 웨이퍼(112)를 열적 제어하도록 구성된다. 다른 예로서, 열 제어기(112)가 제 1 웨이퍼 척(101)에 결합되는 실시예에서, 열 제어기(112)는 제 1 반도체 웨이퍼(201)를 열적 제어하도록 구성된다. 일부 실시예들에서, 또 다른 예로서, 열 제어기(112)는 제 1 웨이퍼 척(101)에 결합되고, 열 제어기(112)는 또한 제 2 웨이퍼 척(103)에 결합된다. 일부 실시예들에서, 제 1 반도체 웨이퍼(201) 또는 제 2 반도체 웨이퍼(203)를 열적 제어하기 위한 열 제어기(112)는 대략 0.05 ℃의 해상도를 이용하여 대략 20 ℃ 내지 대략 25 ℃ +/- 대략 2.0 ℃의 온도로 제 1 반도체 웨이퍼(201) 및/또는 제 2 반도체 웨이퍼(203)의 온도를 제어하도록 구성된다. 대안적으로, 다른 실시예들에서, 열 제어기(112)는 다른 온도 범위 및 허용 오차에서 웨이퍼 온도를 제어하도록 구성된다. 일부 실시예들에서, 제 1 반도체 웨이퍼(201) 또는 제 2 반도체 웨이퍼(203)를 열적 제어하기 위한 열 제어기(112)는 웨이퍼 본딩 시스템(100)에 포함되지 않는다.
일부 실시예들에서, 열 제어기(112)는 열전대 또는 열판을 포함한다. 대안적으로, 열 제어기(112)는 제 1 반도체 웨이퍼(201) 또는 제 2 반도체 웨이퍼(203) 온도를 제어하도록 구성된 다른 디바이스 또는 기기를 포함할 수 있다. 일부 실시예들에서, 열 제어기(112)를 포함하고 본딩 공정 동안에 제 1 반도체 웨이퍼(201) 또는 제 2 반도체 웨이퍼(203)를 가열하는 것은 본질적인 런아웃[예컨대, 제 1 반도체 웨이퍼(201) 또는 제 2 반도체 웨이퍼(203) 차이]을 줄이거나 제거하고, 여기서, 본딩된 웨이퍼의 정렬은 중심에서 에지로 악화될 수 있다.
부가적으로, 실시예에서, 정렬 모니터(108)가 예컨대 배선(도 1에 개별적으로 예시되지 않음)을 이용하여 모터(110)에 연결된다. 정렬 모니터(108)는 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)의 정렬을 점검하기 위해서, 예컨대, 제 1 웨이퍼 척(101)을 향해 적외선(IR) 에너지를 방출할 수 있다. 그리고, 이 정보는 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)의 완료 본딩 이전에 요구될 수 있는 임의의 보정을 수행하기 위해서, 모터(110)에 전달될 수 있다.
도 2는 제 1 웨이퍼 척(101) 상의 제 1 반도체 웨이퍼(201)의 배치를 나타낸다. 제 1 반도체 웨이퍼(201)는 반도체 기판[예컨대, 벌크 실리콘, 도핑 또는 비도핑된 기판, 또는 실리콘 온 인슐레이터(silicon-on-insulator; SOI) 기판층]을 포함할 수 있다. 일반적으로, SOI 기판은 실리콘, 게르마늄, 실리콘 게르마늄, SOI, 실리콘 게르마늄 온 인슐레이터(silicon germanium on insulator; SGOI), 또는 이들의 조합과 같은 반도체 물질층을 포함한다. 이용될 수 있는 다른 기판들은 다중 층화된 기판, 경사 기판, 또는 하이브리드 배향 기판을 포함한다.
부가적으로, 제 1 반도체 웨이퍼(201)는 또한 제 1 반도체 웨이퍼(201) 상에 복수의 다이들을 형성하기 위해서, 반도체 기판 위에 유전체층 및 금속층을 포함할 수 있다. 이러한 다이들은 ASIC 디바이스와 같은 임의의 적합한 유형의 다이일 수 있다. 그러나, 시스템 온 칩 유형의 디바이스와 같은, 일부 다른 적합한 유형의 디바이스들이 대안적으로 이용될 수 있다.
제 2 반도체 웨이퍼(203)는 예를 들어, 반도체 기판(예컨대, 벌크 실리콘, SOI 기판층 등)을 포함함으로써, 제 1 반도체 웨이퍼(201)와 유사할 수 있다. 대안적으로, 제 2 반도체 웨이퍼(203)는 SOI 기판을 형성하기 위해서, 제 1 반도체 웨이퍼(201)에 본딩될 반도체층 상의 절연층일 수 있다. 함께 본딩되기를 원하는 물질들의 임의의 적합한 조합이 대안적으로 이용될 수 있고, 이와 같은 모든 조합은 본 실시예들의 범위 내에 포함되는 것으로 완전히 의도된다.
부가적으로, 제 2 반도체 웨이퍼(203)는 또한 제 2 반도체 웨이퍼(203) 상에 복수의 다이들을 형성하기 위해서, 반도체 기판 위에 유전체층 및 금속층을 포함할 수 있다. 이러한 다이들은 ASIC 디바이스와 같은 임의의 적합한 유형의 다이일 수 있다. 그러나, 시스템 온 칩 유형의 디바이스와 같은, 일부 다른 적합한 유형의 디바이스들이 대안적으로 이용될 수 있다.
특정한 실시예에서, 제 1 반도체 웨이퍼(201)는 반도체 기판으로부터 제조되는 복수의 ASIC 다이들을 갖는 웨이퍼를 포함할 수 있다. 부가적으로, 제 2 반도체 웨이퍼(203)는 제 1 반도체 웨이퍼(201) 상의 ASIC 다이에 본딩되기를 원하는 제 2 반도체 웨이퍼(203) 상의 시스템 온 칩(SOC) 디바이스들을 갖는 웨이퍼를 포함할 수 있다.
부가적으로, 실시예에서, 제 1 반도체 웨이퍼(201)는 제 1 정렬 마크(205)를 더 포함하고, 제 2 반도체 웨이퍼(203)는 제 2 정렬 마크(207)를 더 포함한다. 제 1 정렬 마크(205) 및 제 2 정렬 마크(207)는 패턴화 공정을 이용하여 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)에 형성될 수 있다. 제 1 정렬 마크(205) 및 제 2 정렬 마크(207)는 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)의 위치 결정을 돕는데 이용될 것이다.
선택적으로, 제 1 웨이퍼 척(101) 상에 제 1 반도체 웨이퍼(201)를 배치하기 전에 그리고 제 2 웨이퍼 척(103) 상에 제 2 반도체 웨이퍼(203)를 배치하기 전에, 일부 실시예들에서, 제 1 반도체 웨이퍼(201) 및/또는 제 2 반도체 웨이퍼(203)는 플라즈마 공정에 노출된다. 플라즈마 공정은 웨이퍼 표면을 활성화시켜 본딩 공정을 용이하게 한다. 일부 실시예들에서, 제 1 반도체 웨이퍼(201) 및/또는 제 2 반도체 웨이퍼(203)는 플라즈마 공정 이후에 세정된다. 세정 공정은 예를 들어 깨끗하고 활성화된 웨이퍼 표면을 유지하기 위해 세정 암(cleaning arm), 드레인 시스템, 및 스핀 모듈을 이용하는 것을 포함할 수 있다. 예를 들어, 탈이온(DI)수, 산 및/또는 알칼리도를 포함하는 세정 용제가 본딩 표면을 제거/보호하는데 이용될 수 있다. 대안적으로, 다른 세정 용제 및 공정이 이용될 수 있다. 일부 실시예들에서, 플라즈마 공정 및/또는 세정 공정이 본딩 공정 흐름에 포함되지 않는다.
실시예에서, 제 1 반도체 웨이퍼(201)는 평면 상태의 제 1 웨이퍼 척(101) 상에 배치된다. 일단 제 1 웨이퍼 척(101) 상에 배치되면, 진공 펌프(111)가 개시되어, 제 1 개구부(107) 내의 압력을 낮추고, 제 1 반도체 웨이퍼(201)를 제 1 웨이퍼 척(101)에 유지시키고, 제 1 반도체 웨이퍼(201)를 휘어진 비평면 모양으로 휘게 만든다. 선택적으로, 작은 힘이 제 1 반도체 웨이퍼(201)에 인가되어, 제 1 웨이퍼 척(101)에 제 1 반도체 웨이퍼(201)를 몰딩하고 모든 제 1 개구부(107)에 기대어 제 1 반도체 웨이퍼(201)를 배치하는 것을 도울 수 있다.
도 2는 또한 제 2 웨이퍼 척(103)에 기대어 제 2 반도체 웨이퍼(203)의 배치를 나타낸다. 제 1 반도체 웨이퍼(201)의 배치와 유사하게, 제 2 반도체 웨이퍼(203)는 제 2 웨이퍼 척(103)에 기대어 배치될 수 있고, 제 2 진공 펌프(117)는 개시되어 제 2 개구부(115) 내의 압력을 낮춘다. 제 2 개구부(115) 내의 낮아진 압력을 이용하여, 제 2 반도체 웨이퍼(203)는 제 2 곡면(113)과 같은 형태로 휘어질 것이다. 또한, 원하는 경우, 제 2 개구부(115)에 기대어 제 2 반도체 웨이퍼의 각각의 부분을 배치하기 위해서, 작은 힘이 제 2 반도체 웨이퍼(202)에 인가될 수 있다.
정렬 모니터(108) 및 모터(110)는 배선(도 1에 개별적으로 예시되지 않음)에 의해 함께 전기적으로 연결된다. 실시예에서, 정렬 모니터(108)는 제 1 웨이퍼 척(101), 제 1 반도체 웨이퍼(201), 및 제 1 반도체 웨이퍼(201) 상의 제 1 정렬 마크(205)에서 제 2 반도체 웨이퍼(203) 상의 제 2 정렬 마크(207)를 향해 IR 에너지(125)를 방출시키도록 활성화된다. 모터(110)는 정렬 모니터(108)로부터 제 2 반도체 웨이퍼(203)의 위치에 관한 정보를 수신하고, 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)의 초기 정렬을 수행하도록 제 1 반도체 웨이퍼(201)의 위치에 관하여 제 2 반도체 웨이퍼(203)의 위치를 조정한다.
원하는 경우, IR 에너지(125)를 계속해서 방출하는 정렬 모니터(108) 및 모터(110)를 이용하여 미세 정렬이 선택적으로 수행될 수 있다. 이와 같은 미세 정렬은 앞서 기술된 개략 정렬 이후에 제 1 정렬 마크(205) 및 제 2 정렬 마크(207)가 서로 정렬되는 것을 보장하기 위해 이용될 수 있다.
도 3은 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)를 본딩하기 위한 본딩 공정의 개시를 나타낸다. 실시예에서, 제 1 정렬 마크(205) 및 제 2 정렬 마크(207)가 서로 정렬되도록 제 1 웨이퍼 척(101) 및 제 2 웨이퍼 척(103)은 서로에 관해 [예컨대, 모터(110)에 의해] 이동된다. 일단 정렬 되면, 제 1 반도체 웨이퍼(201)(미리 휘어져 있음) 및 제 2 반도체 웨이퍼(미리 휘어져 있음)가 제 1 포인트(P1)에서 접촉하게 된다. 일단 접촉하면, 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)는 제 1 포인트(P1)에서 본딩되기 시작할 것이다.
일단 접촉하면, 제 1 웨이퍼 척(101) 및 제 2 웨이퍼 척(103)은 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203) 사이에 압력을 가하는데 이용된다. 실시예에서, 압력은 대략 50 mN 및 대략 1,000 mN 사이에 있을 수 있다. 부가적으로, 원하는 경우, 열 제어기(112)를 이용하여 열이 부가될 수 있다. 실시예에서, 온도는 대략 20 ℃ 및 25 ℃ 사이에서 제어될 수 있지만, 본딩 공정을 돕는데 이용될 수 있는 임의의 적합한 온도가 대안적으로 이용될 수 있다.
압력이 이제 접촉된 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)에 인가됨에 따라, 제 1 반도체 웨이퍼(201)가 제 2 반도체 웨이퍼(203)와 접촉하는 각각의 포인트에서 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)는 함께 본딩될 것이다. 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203) 양자 모두가 상이한 방향으로 미리 휘어져 있었기 때문에, 이러한 압력은 그 본딩을 제 1 포인트(P1)에서부터 물결 방향으로 진행하여 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)의 에지를 향해 밖으로 이동하도록 할 것이다.
도 4는 이제 본딩된 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)로부터 제 1 웨이퍼 척(101)의 제거를 나타낸다. 실시예에서, 진공 펌프가 제거된 제 1 웨이퍼 척(101)은 모터(110)에 의해 본딩된 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)로부터 멀리 이동되어, 제 2 웨이퍼 척(103) 상에 본딩된 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)를 남긴다.
도 5는 제 2 웨이퍼 척(103)으로부터의 본딩된 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)의 제거를 나타낸다. 제 2 개구부(115)가 제 2 반도체 웨이퍼(203)를 제 2 웨이퍼 척(103)에 유지시키는데 이용되는 실시예에서, 제 2 진공 펌프(117)는 턴오프되어 대기압이 제 2 개구부(115)에 진입하도록 허용될 수 있다. 일단 기압이 제 2 개구부(115)에서 상승하면, 본딩된 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)는 제 2 웨이퍼 척(103)으로부터 제거될 수 있다.
도 5는 본딩의 정렬을 점검하기 위해 수행될 수 있는 적외선(IR) 측정을 부가적으로 나타낸다. 실시예에서, IR 에너지(501)는 제 1 반도체 웨이퍼(201) 또는 제 2 반도체 웨이퍼(203)를 통해 제 1 정렬 마크(205) 및 제 2 정렬 마크(207)에 보내질 수 있고, 제 1 정렬 마크(205) 및 제 2 정렬 마크(207)의 오정렬이 측정될 수 있다.
그러나, 본딩 전에 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)의 사전 뒤틀림과 함께, 제 1 웨이퍼 척(101) 및 제 2 웨이퍼 척(103) 양자 모두 상에서 곡면의 이용으로 인해, 본딩 공정에서 발생하는 정렬 정확도를 손상시키는 제 1 반도체 웨이퍼(201) 및 제 2 반도체 웨이퍼(203)의 자연적 휨(또한, 런아웃으로 공지됨)은 최소화될 수 있다. 예를 들어, 실시예에서, 앞서 논의된 바와 같은 본딩 공정에서 X 방향 및 Y 방향 양자 모두에서 정렬 정확도 변화는 X 방향 0.5 ㎛, Y 방향 40 ㎛보다 작게 감소될 수 있다.
실시예에 따라, 제 1 휘어진 웨이퍼를 형성하기 위해 본딩 전에 제 1 웨이퍼를 휘는 단계를 포함하는 웨이퍼 본딩 방법이 제공된다. 제 2 웨이퍼는 제 2 휘어진 웨이퍼를 형성하기 위해 본딩 전에 휘어진다. 제 1 휘어진 웨이퍼는 제 2 휘어진 웨이퍼에 본딩된다.
다른 실시예에 따라, 웨이퍼 본딩 방법은, 제 1 웨이퍼 척 상에 제 1 웨이퍼를 배치하는 단계, 및 제 2 웨이퍼 척 상에 제 2 웨이퍼를 배치하는 단계를 포함하고, 제 1 웨이퍼 척은 제 1 웨이퍼를 휘게 만들고, 제 2 웨이퍼 척은 제 2 웨이퍼를 휘게 만든다. 제 1 웨이퍼 및 제 2 웨이퍼는 서로 접촉하도록 배치된다.
또 다른 실시예에 따라, 제 1 곡면을 갖는 제 1 웨이퍼 척을 포함하는 웨이퍼 본딩 시스템이 제공된다. 제 2 웨이퍼 척은 제 2 곡면을 갖고, 제 1 웨이퍼 척 및 제 2 웨이퍼 척은 서로에 관해 이동 가능하다.
본 발명개시 및 이에 관한 장점들을 자세하게 설명하였지만, 본 발명개시에 대한 다양한 변경, 대체, 및 변동이 첨부된 청구범위들에 의해 정의된 발명개시의 범위 및 사상으로부터 일탈하지 않고서 행해질 수 있다는 것을 이해해야 한다. 예를 들어, 본 발명개시의 범위 내에 있으면서, 상이한 유형의 물질들 및 공정들은 변경될 수 있다.
또한, 본 출원의 범위는 상세한 설명에서 공정, 머신, 제품, 문제의 구성, 수단, 방법, 및 단계의 특정한 실시예들로 한정되는 것을 의도하지 않는다. 본 발명 분야의 당업자라면 본 발명개시에 따라 이용될 수 있는 본 명세서에서 설명된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 이와 실질적으로 동일한 결과를 달성하는, 현존하거나 후에 개발될 공정, 머신, 제품, 문제의 구성, 수단, 방법, 및 단계를 본 실시예들의 발명개시로부터 손쉽게 알 수 있을 것이다. 따라서, 첨부된 청구항들은 이와 같은 공정, 머신, 제품, 문제의 구성, 수단, 방법, 및 단계를 청구항의 범위 내에 포함하는 것으로 한다.
Claims (10)
- 웨이퍼 본딩 방법에 있어서,
제 1 곡면을 갖는 제 1 웨이퍼 척과, 제 2 곡면을 갖는 제 2 웨이퍼 척을 준비하는 단계;
상기 제 1 웨이퍼 척의 상기 제 1 곡면 상에 제 1 웨이퍼를 배치하여, 상기 제 1 웨이퍼를 휘는 단계로서, 상기 제 1 웨이퍼는 상기 제 1 곡면과 물리적으로 접촉하는 것인, 상기 제 1 웨이퍼를 휘는 단계;
상기 제 2 웨이퍼 척의 상기 제 2 곡면 상에 제 2 웨이퍼를 배치하여, 상기 제 2 웨이퍼를 휘는 단계; 및
상기 제 1 웨이퍼를 상기 제 2 웨이퍼에 본딩하는 단계
를 포함하고,
상기 제 1 웨이퍼를 휘는 단계는, 상기 제 1 웨이퍼 척의 상기 제 1 곡면 상으로 상기 제 1 웨이퍼를 흡인하는 단계를 포함하고,
상기 제1 웨이퍼 척은, 상기 제 1 웨이퍼 척이 상기 흡인하는 단계 이전과 이후에 모두에서 상기 제 1 곡면을 갖도록, 중앙으로 갈수록 증가하는 두께를 갖는 것인, 웨이퍼 본딩 방법. - 제 1 항에 있어서, 상기 제 1 곡면은 제 1 곡률을 가지며, 상기 제 2 곡면은 제 2 곡률을 갖는 것인, 웨이퍼 본딩 방법.
- 삭제
- 제 2 항에 있어서, 상기 제 1 웨이퍼를 상기 제 2 웨이퍼에 본딩하는 단계 전에, 상기 제 2 웨이퍼에 상기 제 1 웨이퍼의 정렬을 수행하는 단계를 더 포함하는 웨이퍼 본딩 방법.
- 제 1 항에 있어서, 상기 제 1 웨이퍼는 ASIC 디바이스를 더 포함하고, 상기 제 2 웨이퍼는 시스템 온 칩 디바이스를 더 포함하는 것인, 웨이퍼 본딩 방법.
- 웨이퍼 본딩 방법에 있어서,
제 1 곡면을 갖는 제 1 웨이퍼 척과, 제 2 곡면을 갖는 제 2 웨이퍼 척을 준비하는 단계;
상기 제 1 웨이퍼 척의 상기 제 1 곡면 상에 제 1 웨이퍼를 배치하는 단계로서, 상기 제 1 웨이퍼는 상기 제 1 곡면과 물리적으로 접촉하고, 상기 제 1 웨이퍼 척은 상기 제 1 웨이퍼를 휘게 만드는 것인, 제 1 웨이퍼 배치 단계;
상기 제 2 웨이퍼 척의 상기 제 2 곡면 상에 제 2 웨이퍼를 배치하는 단계로서, 상기 제 2 웨이퍼 척은 상기 제 2 웨이퍼를 휘게 만드는 것인, 제 2 웨이퍼 배치 단계; 및
상기 제 1 웨이퍼 및 상기 제 2 웨이퍼를 서로 접촉하도록 배치하는 단계
를 포함하고,
상기 제 1 웨이퍼를 배치하는 단계는, 상기 제 1 웨이퍼 척의 상기 제 1 곡면 상으로 상기 제 1 웨이퍼를 흡인하는 단계를 포함하고,
상기 제1 웨이퍼 척은, 상기 제 1 웨이퍼 척이 상기 흡인하는 단계 이전과 이후 모두에서 상기 제 1 곡면을 갖도록, 중앙으로 갈수록 증가하는 두께를 갖는 것인, 웨이퍼 본딩 방법. - 제 6 항에 있어서, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼를 서로 접촉하도록 배치하는 단계 전에, 상기 제 1 웨이퍼의 제 1 정렬 마크를 상기 제 2 웨이퍼의 제 2 정렬 마크와 정렬시키는 단계를 더 포함하는 웨이퍼 본딩 방법.
- 제 6 항에 있어서, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼를 서로 접촉하도록 배치하는 단계 이후에, 정렬을 측정하는 단계를 더 포함하는 웨이퍼 본딩 방법.
- 웨이퍼 본딩 시스템에 있어서,
제 1 곡면을 갖는 제 1 웨이퍼 척으로서, 상기 제1 웨이퍼 척은, 상기 제 1 곡면이 대기압에서 휘어져 있도록, 중앙으로 갈수록 증가하는 두께를 갖는 것인, 상기 제 1 웨이퍼 척;
제 2 곡면을 갖는 제 2 웨이퍼 척;
상기 제 1 곡면 및 상기 제 2 곡면 상에 제 1 웨이퍼 및 제 2 웨이퍼가 각각 부착되도록 구성되는 부착 수단; 및
상기 제 1 웨이퍼 척 및 상기 제 2 웨이퍼 척을 서로에 관해 상대 이동시키도록 구성되는 이동 수단을 포함하고,
상기 제 1 웨이퍼 척은 상기 제 1 웨이퍼를 휘게하고, 상기 제 2 웨이퍼 척은 상기 제 2 웨이퍼를 휘게하는 것인, 웨이퍼 본딩 시스템. - 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/163,460 US9837291B2 (en) | 2014-01-24 | 2014-01-24 | Wafer processing method and apparatus |
| US14/163,460 | 2014-01-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150088691A KR20150088691A (ko) | 2015-08-03 |
| KR101717816B1 true KR101717816B1 (ko) | 2017-03-17 |
Family
ID=53679700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140038039A KR101717816B1 (ko) | 2014-01-24 | 2014-03-31 | 웨이퍼 처리 방법 및 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US9837291B2 (ko) |
| KR (1) | KR101717816B1 (ko) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9837291B2 (en) | 2014-01-24 | 2017-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer processing method and apparatus |
| US9576827B2 (en) | 2014-06-06 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for wafer level bonding |
| US9490158B2 (en) | 2015-01-08 | 2016-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond chuck, methods of bonding, and tool including bond chuck |
| US9671577B2 (en) | 2015-09-09 | 2017-06-06 | International Business Machines Corporation | Passive alignment of polymer waveguides |
| US9881896B2 (en) * | 2015-12-17 | 2018-01-30 | International Business Machines Corporation | Advanced chip to wafer stacking |
| WO2017115684A1 (ja) * | 2015-12-28 | 2017-07-06 | 株式会社ニコン | 基板貼り合わせ装置および基板貼り合わせ方法 |
| EP3433875B1 (de) | 2016-03-22 | 2022-05-04 | EV Group E. Thallner GmbH | Verfahren zum bonden von substraten |
| TW201826333A (zh) * | 2016-11-16 | 2018-07-16 | 日商尼康股份有限公司 | 保持構件、接合裝置、及接合方法 |
| US10410892B2 (en) * | 2016-11-18 | 2019-09-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of semiconductor wafer bonding and system thereof |
| US10141265B2 (en) * | 2016-12-29 | 2018-11-27 | Intel IP Corporation | Bent-bridge semiconductive apparatus |
| KR102656787B1 (ko) * | 2017-09-21 | 2024-04-12 | 에베 그룹 에. 탈너 게엠베하 | 기판을 접합하기 위한 장치 및 방법 |
| CN109451763B (zh) | 2018-05-16 | 2019-11-08 | 长江存储科技有限责任公司 | 用于晶圆键合对准补偿的方法和系统 |
| CN109451761B (zh) * | 2018-05-17 | 2019-11-22 | 长江存储科技有限责任公司 | 用于在晶圆键合期间调整晶圆变形的方法和系统 |
| KR102483443B1 (ko) * | 2018-08-14 | 2023-01-04 | 삼성전자주식회사 | 기판 접합 장치 및 이를 구비하는 기판 접합 설비와 이를 이용한 기판의 접합방법 |
| KR102648711B1 (ko) | 2018-09-20 | 2024-03-20 | 삼성전자주식회사 | 기판 본딩 장치 및 그를 이용한 기판 본딩 방법 |
| CN109727852B (zh) * | 2018-12-29 | 2020-12-01 | 长江存储科技有限责任公司 | 一种改善晶圆翘曲的方法、装置和设备 |
| FR3094563A1 (fr) * | 2019-03-29 | 2020-10-02 | Soitec | Procede de fabrication d’un substrat de type semi-conducteur sur isolant |
| TWI822993B (zh) * | 2019-05-08 | 2023-11-21 | 日商尼康股份有限公司 | 基板貼合裝置及基板貼合方法 |
| KR20200133634A (ko) | 2019-05-20 | 2020-11-30 | 삼성전자주식회사 | 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법 |
| KR20210023298A (ko) * | 2019-08-22 | 2021-03-04 | 삼성전자주식회사 | 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법 |
| CN115552590A (zh) * | 2020-06-29 | 2022-12-30 | Ev 集团 E·索尔纳有限责任公司 | 用于键合基底的方法和装置 |
| JP7321309B2 (ja) * | 2020-11-04 | 2023-08-04 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をボンディングする方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100139836A1 (en) * | 2007-08-10 | 2010-06-10 | Takahiro Horikoshi | Substrate Bonding Apparatus and Substrate Bonding Method |
| JP5107911B2 (ja) | 2005-06-27 | 2012-12-26 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 転位の無い歪んだ結晶を作成するための方法 |
| US20130256824A1 (en) * | 2012-04-02 | 2013-10-03 | Sony Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, apparatus for manufacturing semiconductor device, method of manufacturing semiconductor device, and electronic device |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS517911B2 (ko) * | 1972-12-15 | 1976-03-11 | ||
| GB2063524B (en) * | 1978-10-20 | 1982-12-22 | Hitachi Ltd | Method of positioning a wafer in a projection aligner |
| JPH0744135B2 (ja) * | 1989-08-28 | 1995-05-15 | 株式会社東芝 | 半導体基板の接着方法及び接着装置 |
| US5273553A (en) | 1989-08-28 | 1993-12-28 | Kabushiki Kaisha Toshiba | Apparatus for bonding semiconductor substrates |
| JPH0794675A (ja) | 1993-09-24 | 1995-04-07 | Hitachi Ltd | 半導体製造装置 |
| US5500540A (en) * | 1994-04-15 | 1996-03-19 | Photonics Research Incorporated | Wafer scale optoelectronic package |
| US6032997A (en) * | 1998-04-16 | 2000-03-07 | Excimer Laser Systems | Vacuum chuck |
| US6426282B1 (en) * | 2000-05-04 | 2002-07-30 | Applied Materials, Inc. | Method of forming solder bumps on a semiconductor wafer |
| US6413851B1 (en) | 2001-06-12 | 2002-07-02 | Advanced Interconnect Technology, Ltd. | Method of fabrication of barrier cap for under bump metal |
| US6764385B2 (en) * | 2002-07-29 | 2004-07-20 | Nanoclean Technologies, Inc. | Methods for resist stripping and cleaning surfaces substantially free of contaminants |
| US6892769B2 (en) | 2003-06-30 | 2005-05-17 | Lg.Philips Lcd Co., Ltd. | Substrate bonding apparatus for liquid crystal display device panel |
| TWI267155B (en) | 2005-08-23 | 2006-11-21 | Advanced Semiconductor Eng | Bumping process and structure thereof |
| US7435311B1 (en) | 2005-08-30 | 2008-10-14 | Rockwell Collins, Inc. | Panel-to-panel lamination method for improved uniformity |
| WO2007047536A2 (en) | 2005-10-14 | 2007-04-26 | Silicon Genesis Corporation | Method and apparatus for flag-less wafer bonding tool |
| KR100855461B1 (ko) | 2007-09-12 | 2008-09-01 | 주식회사 에이디피엔지니어링 | 점착척 및 이를 가진 기판합착장치 |
| KR20100043478A (ko) | 2008-10-20 | 2010-04-29 | 삼성전기주식회사 | 정전 척 및 이를 구비한 기판 접합 장치 |
| KR20100052167A (ko) * | 2008-11-10 | 2010-05-19 | 삼성전자주식회사 | 웨이퍼 본딩 방법 및 웨이퍼 본딩 장비 |
| US8851133B2 (en) | 2009-03-31 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of holding a device |
| KR101562021B1 (ko) * | 2009-08-11 | 2015-10-20 | 삼성전자주식회사 | 반도체 칩 부착 장치 및 반도체 칩 부착 방법 |
| US9190522B2 (en) * | 2010-04-02 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an oxide semiconductor |
| US9018758B2 (en) | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
| FR2962594B1 (fr) * | 2010-07-07 | 2012-08-31 | Soitec Silicon On Insulator | Procede de collage par adhesion moleculaire avec compensation de desalignement radial |
| US9299594B2 (en) | 2010-07-27 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate bonding system and method of modifying the same |
| JP2012049266A (ja) | 2010-08-25 | 2012-03-08 | Tokyo Electron Ltd | 接合システム、接合方法、プログラム及びコンピュータ記憶媒体 |
| FR2965398B1 (fr) | 2010-09-23 | 2012-10-12 | Soitec Silicon On Insulator | Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay |
| US20120186741A1 (en) | 2011-01-26 | 2012-07-26 | Aptina Imaging Corporation | Apparatus for wafer-to-wafer bonding |
| JP5658582B2 (ja) | 2011-01-31 | 2015-01-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2012160628A (ja) | 2011-02-02 | 2012-08-23 | Sony Corp | 基板の接合方法及び基板接合装置 |
| MY180928A (en) * | 2011-02-10 | 2020-12-12 | Bruker Nano Inc | Nanomechanical testing system |
| US20130101372A1 (en) | 2011-10-19 | 2013-04-25 | Lam Research Ag | Method and apparatus for processing wafer-shaped articles |
| TWI480961B (zh) | 2011-12-05 | 2015-04-11 | Himax Tech Ltd | 晶圓對晶圓接合結構 |
| JP2013258377A (ja) | 2012-06-14 | 2013-12-26 | Sony Corp | 半導体装置の製造装置および半導体装置の製造方法 |
| US9040334B2 (en) | 2013-03-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS integrated pressure sensor devices and methods of forming same |
| US9028628B2 (en) | 2013-03-14 | 2015-05-12 | International Business Machines Corporation | Wafer-to-wafer oxide fusion bonding |
| KR102258288B1 (ko) | 2013-05-29 | 2021-05-31 | 에베 그룹 에. 탈너 게엠베하 | 기판을 결합하기 위한 방법 및 장치 |
| US9837291B2 (en) | 2014-01-24 | 2017-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer processing method and apparatus |
| US9576827B2 (en) | 2014-06-06 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for wafer level bonding |
| US9490158B2 (en) | 2015-01-08 | 2016-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond chuck, methods of bonding, and tool including bond chuck |
-
2014
- 2014-01-24 US US14/163,460 patent/US9837291B2/en active Active
- 2014-03-31 KR KR1020140038039A patent/KR101717816B1/ko active IP Right Grant
-
2017
- 2017-12-04 US US15/830,482 patent/US10504756B2/en active Active
-
2019
- 2019-11-19 US US16/688,608 patent/US11276587B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5107911B2 (ja) | 2005-06-27 | 2012-12-26 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 転位の無い歪んだ結晶を作成するための方法 |
| US20100139836A1 (en) * | 2007-08-10 | 2010-06-10 | Takahiro Horikoshi | Substrate Bonding Apparatus and Substrate Bonding Method |
| US20130256824A1 (en) * | 2012-04-02 | 2013-10-03 | Sony Corporation | Solid-state imaging device, method of manufacturing solid-state imaging device, apparatus for manufacturing semiconductor device, method of manufacturing semiconductor device, and electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150214082A1 (en) | 2015-07-30 |
| US10504756B2 (en) | 2019-12-10 |
| US9837291B2 (en) | 2017-12-05 |
| US20200105548A1 (en) | 2020-04-02 |
| US11276587B2 (en) | 2022-03-15 |
| KR20150088691A (ko) | 2015-08-03 |
| US20180090348A1 (en) | 2018-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101717816B1 (ko) | 웨이퍼 처리 방법 및 장치 | |
| US10037968B2 (en) | Alignment systems and wafer bonding systems and methods | |
| US10049901B2 (en) | Apparatus and method for wafer level bonding | |
| TWI752944B (zh) | 基板接合方法 | |
| US10424557B2 (en) | Substrate bonding apparatus and substrate bonding method | |
| JP2022106830A (ja) | 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置 | |
| KR20230009995A (ko) | 기판 겹침 장치 및 기판 겹침 방법 | |
| WO2018221391A1 (ja) | 基板貼り合わせ方法、積層基板製造装置及び積層基板製造システム | |
| JP6569802B2 (ja) | 基板貼り合わせ装置および基板貼り合わせ方法 | |
| JP7127286B2 (ja) | 積層装置、活性化装置、制御装置、積層体の製造装置、および積層体の製造方法 | |
| CN111133556B (zh) | 层叠基板的制造方法、制造装置以及程序 | |
| US20210138778A1 (en) | Bonding method and bonding device | |
| JP7234494B2 (ja) | 接合装置および接合方法 | |
| JP6408365B2 (ja) | 間隔調整装置および調整方法 | |
| US10811298B2 (en) | Patterned carrier wafers and methods of making and using the same | |
| Dronen et al. | Production Proven, High Precision Temporary Bond/De-Bond Process | |
| JP2005293570A (ja) | 圧電素子を用いた駆動機構におけるクリープ補正方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 4 |