KR101704892B1 - Surface-treated copper foil and laminate using same, copper foil, printed wiring board, electronic device, and process for producing printed wiring board - Google Patents
Surface-treated copper foil and laminate using same, copper foil, printed wiring board, electronic device, and process for producing printed wiring board Download PDFInfo
- Publication number
- KR101704892B1 KR101704892B1 KR1020147034840A KR20147034840A KR101704892B1 KR 101704892 B1 KR101704892 B1 KR 101704892B1 KR 1020147034840 A KR1020147034840 A KR 1020147034840A KR 20147034840 A KR20147034840 A KR 20147034840A KR 101704892 B1 KR101704892 B1 KR 101704892B1
- Authority
- KR
- South Korea
- Prior art keywords
- printed wiring
- wiring board
- copper foil
- present
- resin
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/06—Wires; Strips; Foils
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/06—Wires; Strips; Foils
- C25D7/0614—Strips or foils
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/06—Wires; Strips; Foils
- C25D7/0614—Strips or foils
- C25D7/0692—Regulating the thickness of the coating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/04—Wires; Strips; Foils
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/10—Moulds; Masks; Masterforms
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/12—Electroforming by electrophoresis
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/12—Electroforming by electrophoresis
- C25D1/14—Electroforming by electrophoresis of inorganic material
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/56—Electroplating: Baths therefor from solutions of alloys
- C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/56—Electroplating: Baths therefor from solutions of alloys
- C25D3/58—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Molecular Biology (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Laminated Bodies (AREA)
- Electroplating Methods And Accessories (AREA)
- Metal Rolling (AREA)
Abstract
수지와 양호하게 접착하고, 또한 동박을 에칭으로 제거한 후의 수지 투명성이 우수한 표면 처리 동박 및 그것을 사용한 적층판을 제공한다. 표면 처리 동박은, 동박 표면에 조화 처리에 의해 조화 입자가 형성되고, 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 이며, 조화 처리 표면의 MD 의 60 도 광택도가 76 ∼ 350 % 이고, 상기 조화 입자의 표면적 A 와, 상기 조화 입자를 상기 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 가 1.90 ∼ 2.40 이다.A surface-treated copper foil excellent in resin transparency after being adhered well to a resin and having removed the copper foil by etching, and a laminated board using the same. The surface-treated copper foil is such that roughened particles are formed on the copper foil surface by roughening treatment, the average roughness Rz of the TD of the roughened surface is 0.20 to 0.80 mu m, the 60 degree glossiness of the MD of the roughened surface is 76 to 350% , The ratio A / B of the surface area A of the above-mentioned coarse particles to the area B obtained when the above-mentioned coarse particles are viewed from the plane of the surface of the copper foil is 1.90 to 2.40.
Description
본 발명은 표면 처리 동박 및 그것을 사용한 적층판, 동박, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법에 관한 것으로, 특히 동박을 에칭한 후의 잔부의 수지 투명성이 요구되는 분야에 바람직한 표면 처리 동박 및 그것을 사용한 적층판, 동박, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법에 관한 것이다.The present invention relates to a surface-treated copper foil and a laminated board, a copper foil, a printed wiring board, an electronic device, and a method for producing a printed wiring board using the same. More particularly, A copper foil, a printed wiring board, an electronic device, and a method for producing a printed wiring board.
스마트 폰이나 태블릿 PC 와 같은 소형 전자 기기에는 배선의 용이성이나 경량성에서 플렉시블 프린트 배선판 (이하, FPC) 이 채용되어 있다. 최근, 이들 전자 기기의 고기능화에 의해 신호 전송 속도의 고속화가 진행되어, FPC 에 있어서도 임피던스 정합이 중요한 요소로 되어 있다. 신호 용량의 증가에 대한 임피던스 정합의 방책으로서, FPC 의 베이스가 되는 수지 절연층 (예를 들어, 폴리이미드) 의 후층화 (厚層化) 가 진행되고 있다. 한편, FPC 는 액정 기재에 대한 접합이나 IC 칩의 탑재 등의 가공이 실시되는데, 이 때의 위치 맞춤은 동박과 수지 절연층의 적층판에 있어서의 동박을 에칭한 후에 남는 수지 절연층을 투과하여 시인되는 위치 결정 패턴을 개재하여 실시되기 때문에, 수지 절연층의 시인성이 중요해진다.Flexible printed wiring boards (hereinafter referred to as " FPC ") are employed in small electronic devices such as smart phones and tablet PCs in terms of ease of wiring and light weight. In recent years, the speeding up of the signal transmission speed has been progressed by increasing the function of these electronic devices, and impedance matching is also an important factor in the FPC. As a measure for impedance matching with an increase in the signal capacity, a post-layering (thickening) of a resin insulating layer (for example, polyimide) as a base of the FPC is progressing. On the other hand, the FPC is subjected to processing such as bonding to a liquid crystal substrate or mounting of an IC chip. In this case, alignment is performed by passing the resin insulating layer remaining after etching the copper foil in the laminate of the copper foil and the resin insulating layer, The visibility of the resin insulating layer becomes important.
또, 동박과 수지 절연층의 적층판인 구리 피복 적층판은, 표면에 조화 (粗化) 도금이 실시된 압연 동박을 사용해도 제조할 수 있다. 이 압연 동박은, 통상적으로 터프 피치동 (산소 함유량 100 ∼ 500 중량ppm) 또는 무산소동 (산소 함유량 10 중량ppm 이하) 을 소재로서 사용하고, 이들 잉곳을 열간 압연한 후, 소정의 두께까지 냉간 압연과 어닐링을 반복하여 제조된다.The copper clad laminate which is a laminate of a copper foil and a resin insulating layer can also be produced by using a rolled copper foil whose surface is roughened. This rolled copper foil is usually produced by using tough pitch copper (oxygen content 100 to 500 ppm by weight) or oxygen free copper (oxygen content 10 ppm by weight or less) as a raw material, hot rolling these ingots, And annealing are repeated.
이와 같은 기술로서, 예를 들어 특허문헌 1 에는 폴리이미드 필름과 저조도 동박이 적층되어 이루어지고, 동박 에칭 후의 필름의 파장 600 ㎚ 에서의 광 투과율이 40 % 이상, 담가 (曇價) (HAZE) 가 30 % 이하이고, 접착 강도가 500 N/m 이상인 구리 피복 적층판에 관련된 발명이 개시되어 있다.As such a technique, for example, in Patent Document 1, a polyimide film and a low-illuminance copper foil are laminated, and the light transmittance at a wavelength of 600 nm of the film after copper foil etching is 40% or more and the haze value (HAZE) 30% or less, and an adhesive strength of 500 N / m or more.
또, 특허문헌 2 에는 전해 동박에 의한 도체층이 적층된 절연층을 갖고, 당해 도체층을 에칭하여 회로 형성했을 때의 에칭 영역에 있어서의 절연층의 광 투과성이 50 % 이상인 칩 온 플렉시블 (COF) 용 플렉시블 프린트 배선판에 있어서, 상기 전해 동박은 절연층에 접착되는 접착면에 니켈-아연 합금에 의한 방청 처리층을 구비하고, 그 접착면의 표면 조도 (Rz) 는 0.05 ∼ 1.5 ㎛ 임과 함께 입사각 60°에 있어서의 경면 광택도가 250 이상인 것을 특징으로 하는 COF 용 플렉시블 프린트 배선판에 관련된 발명이 개시되어 있다.Patent Document 2 discloses a chip-on-flexible (COF) substrate having an insulating layer in which conductor layers are laminated by an electrolytic copper foil and having a light transmittance of an insulating layer of 50% or more in an etching region when a circuit is formed by etching the conductor layer. ), Wherein the electrolytic copper foil is provided with a rust-preventive treatment layer of a nickel-zinc alloy on a bonding surface to be bonded to an insulating layer, the surface roughness (Rz) of the bonding surface is 0.05 to 1.5 탆 And a mirror polish degree at an incidence angle of 60 DEG is 250 or more. The present invention relates to a COF flexible printed wiring board.
또, 특허문헌 3 에는 인쇄 회로용 동박의 처리 방법에 있어서, 동박의 표면에 구리-코발트-니켈 합금 도금에 의한 조화 처리 후, 코발트-니켈 합금 도금층을 형성하고, 또한 아연-니켈 합금 도금층을 형성하는 것을 특징으로 하는 인쇄 회로용 동박의 처리 방법에 관련된 발명이 개시되어 있다.Patent Document 3 discloses a method of treating a copper foil for a printed circuit, which comprises the steps of forming a cobalt-nickel alloy plating layer on the surface of a copper foil after roughening treatment by copper-cobalt-nickel alloy plating and forming a zinc- And a copper foil for a printed circuit board.
특허문헌 1 에 있어서, 흑화 처리 또는 도금 처리 후의 유기 처리제에 의해 접착성이 개량 처리되어 얻어지는 저조도 동박은, 구리 피복 적층판에 굴곡성이 요구되는 용도에서는 피로에 의해 단선되는 경우가 있어 수지 투시성이 떨어지는 경우가 있다. In the case of Patent Document 1, in the case of a low-illuminated copper foil obtained by improving the adhesiveness by an organic treating agent after a blackening treatment or a plating treatment, the copper clad laminate may be broken due to fatigue in an application requiring flexibility, .
또, 특허문헌 2 에서는, 조화 처리가 이루어지지 않아, COF 용 플렉시블 프린트 배선판 이외의 용도에 있어서는 동박과 수지의 밀착 강도가 낮아 불충분하다.Also, in Patent Document 2, the roughening treatment is not performed and the adhesion strength between the copper foil and the resin is low in applications other than the COF flexible printed wiring board, which is insufficient.
또한, 특허문헌 3 에 기재된 처리 방법에서는, 동박에 대한 Cu-Co-Ni 에 의한 미세 처리는 가능했지만, 당해 동박을 수지와 접착시켜 에칭으로 제거한 후의 수지에 대하여 우수한 투명성을 실현할 수 없었다.Further, in the treatment method described in Patent Document 3, although fine processing with Cu-Co-Ni for the copper foil was possible, excellent transparency could not be realized for the resin after the copper foil was bonded to the resin and removed by etching.
본 발명은, 수지와 양호하게 접착하고, 또한 동박을 에칭으로 제거한 후의 수지 투명성이 우수한 표면 처리 동박 및 그것을 사용한 적층판을 제공한다.The present invention provides a surface-treated copper foil excellent in resin transparency after being well adhered to a resin and also having a copper foil removed by etching, and a laminated board using the same.
본 발명자들은 예의 연구를 거듭한 결과, 표면에 조화 처리에 의해 조화 입자가 형성된 동박에 있어서, 수지 기판에 접착되어 있는 측의 표면 평균 조도 Rz, 광택도, 및 조화 입자의 표면적과 조화 입자를 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적의 비가, 동박을 에칭 제거한 후의 수지 투명성에 영향을 미치는 것을 알아내었다.As a result of intensive researches, the inventors of the present invention have found that, in a copper foil having roughened particles formed on its surface by roughening treatment, the surface roughness Rz of the side bonded to the resin substrate, It was found that the ratio of the area obtained when viewed in plan from the surface side affects the resin transparency after etching away the copper foil.
이상의 지견을 기초로 하여 완성된 본 발명은 일 측면에 있어서, 동박 표면에 조화 처리에 의해 조화 입자가 형성되고, 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 이며, 조화 처리 표면의 MD 의 60 도 광택도가 76 ∼ 350 % 이고, 상기 조화 입자의 표면적 A 와, 상기 조화 입자를 상기 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 가 1.90 ∼ 2.40 인 표면 처리 동박이다.In one aspect of the present invention, which is completed on the basis of the above findings, the present inventors have found that, in the aspect of the present invention, roughened particles are formed on the surface of the copper foil by roughening treatment, the average roughness Rz of TD on the roughened surface is 0.20 to 0.80 mu m, Treated copper foil having a 60 degree gloss of 76 to 350% and a ratio A / B of the surface area A of the above-mentioned roughening particles and an area B obtained when the above-mentioned roughening particles are viewed from the surface side of the copper foil is 1.90 to 2.40 .
본 발명에 관련된 표면 처리 동박의 일 실시형태에 있어서는, 상기 MD 의 60 도 광택도가 90 ∼ 250 % 이다.In one embodiment of the surface-treated copper foil according to the present invention, the 60 degree glossiness of the MD is 90 to 250%.
본 발명에 관련된 표면 처리 동박의 다른 실시형태에 있어서는, 상기 TD 의 평균 조도 Rz 가 0.30 ∼ 0.60 ㎛ 이다.In another embodiment of the surface-treated copper foil according to the present invention, the average roughness Rz of the TD is 0.30 to 0.60 mu m.
본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 A/B 가 2.00 ∼ 2.20 이다.In another embodiment of the surface-treated copper foil according to the present invention, the A / B ratio is 2.00 to 2.20.
본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C (C = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.80 ∼ 1.40 이다.In another embodiment of the surface-treated copper foil according to the present invention, the ratio C (C = (60 degree gloss of MD) / (60 of TD) / 60 Degree of gloss)) is from 0.80 to 1.40.
본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C (C = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.90 ∼ 1.35 이다.In another embodiment of the surface-treated copper foil according to the present invention, the ratio C (C = (60 degree gloss of MD) / (60 of TD) / 60 Degree of gloss)) is 0.90 to 1.35.
본 발명에 관련된 표면 처리 동박의 또 다른 실시형태에 있어서는, 상기 동박을 조화 처리 표면측으로부터 두께 50 ㎛ 의 수지 기판의 양면에 첩합 (貼合) 한 후, 에칭으로 상기 양면의 동박을 제거했을 때, 상기 수지 기판의 헤이즈값이 20 ∼ 70 % 가 된다.In another embodiment of the surface-treated copper foil according to the present invention, when the copper foil is bonded to both surfaces of a resin substrate having a thickness of 50 mu m from the roughened surface side and then the copper foils on both surfaces are removed by etching , And the resin substrate has a haze value of 20 to 70%.
본 발명은 다른 일 측면에 있어서, 동박 표면에 조화 처리에 의해 조화 입자가 형성되고, 상기 동박을 조화 처리 표면측으로부터 두께 50 ㎛ 의 수지 기판의 양면에 첩합한 후, 에칭으로 상기 양면의 동박을 제거했을 때, 상기 수지 기판의 헤이즈값이 20 ∼ 70 % 가 되는 표면 처리 동박이다.In another aspect of the present invention, roughened particles are formed on the surface of a copper foil by a roughening treatment, and the copper foil is applied to both surfaces of a resin substrate having a thickness of 50 탆 from the roughened surface side, The haze value of the resin substrate is 20 to 70%.
본 발명은 또 다른 측면에 있어서, 본 발명의 표면 처리 동박과 수지 기판을 적층하여 구성한 적층판이다.The present invention is, in another aspect, a laminated board comprising a surface-treated copper foil of the present invention and a resin substrate laminated.
본 발명은 또 다른 측면에 있어서, 본 발명의 표면 처리 동박에 사용되는 조화 처리 전의 동박이다.In still another aspect of the present invention, there is provided a copper foil for use in the surface-treated copper foil of the present invention before the roughening treatment.
본 발명의 조화 처리 전의 동박은 일 실시형태에 있어서, MD 의 60 도 광택도가 500 ∼ 800 % 이다.In one embodiment, the copper foil before coarsening treatment of the present invention has a MD degree of gloss of 500 to 800%.
본 발명은 또 다른 측면에 있어서, MD 의 60 도 광택도가 501 ∼ 800 % 인 동박이다.In another aspect, the present invention is a copper foil having a degree of 60 degree gloss of from 501 to 800%.
본 발명은 또 다른 측면에 있어서, 본 발명의 표면 처리 동박을 사용한 프린트 배선판이다.In another aspect, the present invention is a printed wiring board using the surface-treated copper foil of the present invention.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 사용한 전자 기기이다.According to another aspect of the present invention, there is provided an electronic apparatus using the printed wiring board of the present invention.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 2 개 이상 접속하여, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법이다.According to another aspect of the present invention, there is provided a method for manufacturing a printed wiring board in which two or more printed wiring boards are connected by connecting two or more printed wiring boards of the present invention.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하는 공정을 포함하는 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법이다.In another aspect of the present invention, there is provided a printed wiring board comprising at least one printed wiring board of the present invention and a step of connecting a printed wiring board other than the one of the present invention or the printed wiring board of the present invention to the printed wiring board Or more of the printed wiring boards.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판이 적어도 1 개 접속된 프린트 배선판을 1 개 이상 사용한 전자 기기이다.According to another aspect of the present invention, there is provided an electronic device using at least one printed wiring board to which at least one printed wiring board of the present invention is connected.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판과 부품을 접속하는 공정을 적어도 포함하는 프린트 배선판을 제조하는 방법이다.According to another aspect of the present invention, there is provided a method of manufacturing a printed wiring board including at least a step of connecting a printed wiring board and a component of the present invention.
본 발명은 또 다른 측면에 있어서, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명 프린트 배선판 또는 본 발명 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하는 공정, 및 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판이 2 개 이상 접속된 프린트 배선판과 부품을 접속하는 공정을 적어도 포함하는 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법이다.According to another aspect of the present invention, there is provided a method for manufacturing a printed wiring board, comprising the steps of: connecting at least one printed wiring board of the present invention to another printed wiring board of the present invention or a printed wiring board not corresponding to the printed wiring board of the present invention; A method for producing a printed wiring board to which at least two printed wiring boards each including at least a step of connecting a printed wiring board connected to two or more printed wiring boards of the invention and a component are connected.
본 발명에 의하면, 수지와 양호하게 접착하고, 또한 동박을 에칭으로 제거한 후의 수지 투명성이 우수한 표면 처리 동박 및 그것을 사용한 적층판을 제공할 수 있다.According to the present invention, it is possible to provide a surface-treated copper foil excellent in resin transparency after good adhesion with a resin and removing the copper foil by etching, and a laminated board using the same.
도 1a 는 Rz 평가시의 (a) 비교예 1 의 동박 표면의 SEM 관찰 사진이다.
도 1b 는 Rz 평가시의 (b) 비교예 2 의 동박 표면의 SEM 관찰 사진이다.
도 1c 는 Rz 평가시의 (c) 비교예 3 의 동박 표면의 SEM 관찰 사진이다.
도 1d 는 Rz 평가시의 (d) 비교예 4 의 동박 표면의 SEM 관찰 사진이다.
도 1e 는 Rz 평가시의 (e) 실시예 1 의 동박 표면의 SEM 관찰 사진이다.
도 1f 는 Rz 평가시의 (f) 실시예 2 의 동박 표면의 SEM 관찰 사진이다.1A is a SEM photograph of the copper foil surface of Comparative Example 1 at the time of Rz evaluation.
1B is a SEM photograph of the surface of the copper foil of Comparative Example 2 (b) at the time of Rz evaluation.
1C is a SEM photograph of the surface of the copper foil of Comparative Example 3 at the time of Rz evaluation.
1D is a SEM photograph of the copper foil surface of (d) Comparative Example 4 at the time of Rz evaluation.
1E is a SEM photograph of the surface of the copper foil of Example 1 (e) at the time of Rz evaluation.
Fig. 1F is a SEM observation image of the surface of the copper foil of (f) Example 2 at the time of Rz evaluation.
[표면 처리 동박의 형태 및 제조 방법][Form of surface-treated copper foil and manufacturing method]
본 발명에 있어서 사용하는 동박은, 수지 기판과 접착시켜 적층체를 제조하고, 에칭에 의해 제거함으로써 사용되는 동박에 유용하다.The copper foil used in the present invention is useful for a copper foil to be used by bonding a resin substrate to produce a laminate and removing the copper foil by etching.
본 발명에 있어서 사용하는 동박은, 전해 동박 혹은 압연 동박 어느 것이어도 된다. 통상적으로 동박의 수지 기판과 접착하는 면, 즉 조화면에는 적층 후의 동박의 박리 강도를 향상시키는 것을 목적으로 하여, 탈지 후의 동박의 표면에 울퉁불퉁한 형상의 전착을 실시하는 조화 처리가 실시된다. 전해 동박은 제조 시점에서 요철을 갖고 있지만, 조화 처리에 의해 전해 동박의 볼록부를 증강시켜 요철을 한층 크게 한다. 본 발명에 있어서는, 이 조화 처리는 구리-코발트-니켈 합금 도금이나 구리-니켈-인 합금 도금 등에 의해 실시할 수 있다. 조화 전의 전 처리로서 통상적인 구리 도금 등이 실시되는 경우가 있고, 조화 후의 마무리 처리로서 전착물의 탈락을 방지하기 위해서 통상적인 구리 도금 등이 실시되는 경우도 있다. 압연 동박과 전해 동박에서는 처리의 내용을 약간 달리하는 경우도 있다. 본 발명에 있어서는 이러한 전 처리 및 마무리 처리도 포함하고, 동박 조화와 관련되는 공지된 처리를 필요에 따라 포함하여, 총칭해서 조화 처리라고 하기로 한다.The copper foil to be used in the present invention may be an electrolytic copper foil or a rolled copper foil. A roughening treatment is generally performed on the surface of the copper foil to be adhered to the resin substrate, that is, roughening, in order to improve the peel strength of the copper foil after the laminating, to perform electrodeposition of a rugged shape on the surface of the copper foil after degreasing. The electrolytic copper foil has irregularities at the time of manufacture, but the convex portions of the electrolytic copper foil are strengthened by roughening treatment to further increase the irregularities. In the present invention, this roughening treatment can be performed by copper-cobalt-nickel alloy plating or copper-nickel-phosphorus alloy plating. Conventional copper plating or the like may be applied as a pretreatment before conditioning, and conventional copper plating or the like may be applied to prevent electrodeposition from coming off as a finish treatment after conditioning. Rolled copper foil and electrolytic copper foil may have slightly different treatments. In the present invention, known treatments related to the copper foil harmonization, including the pretreatment and finishing treatments, will be collectively referred to as harmonization treatment as necessary.
또한, 본원 발명에 관련된 압연 동박에는 Ag, Sn, In, Ti, Zn, Zr, Fe, P, Ni, Si, Te, Cr, Nb, V 등의 원소를 1 종 이상 함유하는 구리 합금박도 포함된다. 상기 원소의 농도가 높아지면 (예를 들어 합계로 10 질량% 이상), 도전율이 저하되는 경우가 있다. 압연 동박의 도전율은 바람직하게는 50 % IACS 이상, 보다 바람직하게는 60 % IACS 이상, 더욱 바람직하게는 80 % IACS 이상이다.The rolled copper foil according to the present invention also includes a copper alloy foil containing at least one element selected from Ag, Sn, In, Ti, Zn, Zr, Fe, P, Ni, Si, Te, Cr, Nb and V . When the concentration of the element is high (for example, 10 mass% or more in total), the conductivity may be lowered. The electrical conductivity of the rolled copper foil is preferably 50% IACS or more, more preferably 60% IACS or more, and still more preferably 80% IACS or more.
조화 처리로서의 구리-코발트-니켈 합금 도금은, 전해 도금에 의해 부착량이 15 ∼ 40 mg/d㎡ 의 구리-100 ∼ 3000 ㎍/d㎡ 의 코발트-100 ∼ 1500 ㎍/d㎡ 의 니켈인 3 원계 합금층을 형성하도록 실시할 수 있다. Co 부착량이 100 ㎍/d㎡ 미만에서는, 내열성이 악화되어 에칭성이 나빠지는 경우가 있다. Co 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않고, 에칭 얼룩이 생기고, 또 내산성 및 내약품성이 악화되는 경우가 있다. Ni 부착량이 100 ㎍/d㎡ 미만이면, 내열성이 나빠지는 경우가 있다. 한편, Ni 부착량이 1500 ㎍/d㎡ 를 초과하면, 에칭 잔류물이 많아지는 경우가 있다. 바람직한 Co 부착량은 1000 ∼ 2500 ㎍/d㎡ 이며, 바람직한 니켈 부착량은 500 ∼ 1200 ㎍/d㎡ 이다. 여기서, 에칭 얼룩이란, 염화구리로 에칭했을 경우, Co 가 용해되지 않고 남게 되는 것을 의미하고, 그리고 에칭 잔류물이란 염화암모늄으로 알칼리 에칭했을 경우, Ni 가 용해되지 않고 남게 되는 것을 의미하는 것이다.The copper-cobalt-nickel alloy plating as the roughening treatment is preferably a copper-cobalt-nickel alloy plating having a copper content of 15 to 40 mg / dm 2 and a nickel content of 100 to 3000 μg / To form an alloy layer. When the Co deposition amount is less than 100 占 퐂 / dm2, the heat resistance is deteriorated and the etching property is sometimes deteriorated. When the Co deposition amount exceeds 3,000 占 퐂 / dm2, it is not preferable when the effect of magnetism is to be considered, etching unevenness occurs, and acid resistance and chemical resistance deteriorate in some cases. When the Ni adhesion amount is less than 100 占 퐂 / dm2, the heat resistance may be deteriorated. On the other hand, if the amount of Ni adhered exceeds 1500 / / dm 2, etching residues may increase. The preferred Co deposition amount is 1000 to 2500 占 퐂 / dm2, and the preferable nickel deposition amount is 500 to 1200 占 퐂 / dm2. Here, the term "etching unevenness" means that Co remains unmelted when etching with copper chloride, and the term "etching residue" means that Ni remains unmelted when subjected to alkali etching with ammonium chloride.
이와 같은 3 원계 구리-코발트-니켈 합금 도금을 형성하기 위한 일반적인 욕 및 도금 조건의 일례는 다음과 같다 : An example of a general bath and plating condition for forming such a ternary copper-cobalt-nickel alloy plating is as follows:
도금욕 조성 : Cu 10 ∼ 20 g/ℓ, Co 1 ∼ 10 g/ℓ, Ni 1 ∼ 10 g/ℓPlating bath composition: 10 to 20 g / l of Cu, 1 to 10 g / l of Co, 1 to 10 g / l of Ni
pH : 1 ∼ 4 pH: 1-4
온도 : 30 ∼ 50 ℃ Temperature: 30 ~ 50 ℃
전류 밀도 Dk : 20 ∼ 30 A/d㎡ Current density D k : 20 to 30 A / dm 2
도금 시간 : 1 ∼ 5 초Plating time: 1 to 5 seconds
조화 처리 후, 조화면 상에 부착량이 200 ∼ 3000 ㎍/d㎡ 인 코발트-100 ∼ 700 ㎍/d㎡ 인 니켈의 코발트-니켈 합금 도금층을 형성할 수 있다. 이 처리는 넓은 의미로 일종의 방청 처리라고 볼 수 있다. 이 코발트-니켈 합금 도금층은, 동박과 기판의 접착 강도를 실질적으로 저하시키지 않을 정도로 실시할 필요가 있다. 코발트 부착량이 200 ㎍/d㎡ 미만에서는, 내열 박리 강도가 저하되고, 내산화성 및 내약품성이 악화되는 경우가 있다. 또한, 또 하나의 이유로서, 코발트량이 적으면 처리 표면이 불그스름하게 되어 버리므로 바람직하지 않다. 코발트 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않고, 에칭 얼룩이 생기는 경우가 있고, 또 내산성 및 내약품성이 악화되는 경우가 있다. 바람직한 코발트 부착량은 500 ∼ 2500 ㎍/d㎡ 이다. 한편, 니켈 부착량이 100 ㎍/d㎡ 미만에서는 내열 박리 강도가 저하되고 내산화성 및 내약품성이 악화되는 경우가 있다. 니켈이 1300 ㎍/d㎡ 를 초과하면, 알칼리 에칭성이 나빠진다. 바람직한 니켈 부착량은 200 ∼ 1200 ㎍/d㎡ 이다.After the roughening treatment, a cobalt-nickel alloy plating layer of nickel having an adhesion amount of 200 to 3000 占 퐂 / dm2 and a cobalt-100 to 700 占 퐂 / dm2 can be formed on the roughened surface. This treatment can be regarded as a kind of rust treatment in a broad sense. This cobalt-nickel alloy plating layer needs to be carried out to such an extent that the bonding strength between the copper foil and the substrate is not substantially lowered. When the cobalt adherence amount is less than 200 占 퐂 / dm2, the heat-resisting peel strength may be lowered and the oxidation resistance and chemical resistance may be deteriorated. In addition, as another reason, if the amount of cobalt is small, the treated surface becomes reddish, which is not preferable. If the amount of cobalt adhered exceeds 3000 占 퐂 / dm2, it is not preferable when the effect of magnetism must be taken into consideration, etching unevenness may occur, and acid resistance and chemical resistance may be deteriorated. The preferable cobalt deposition amount is 500 to 2500 占 퐂 / dm2. On the other hand, when the nickel adhesion amount is less than 100 占 퐂 / dm2, the heat peel strength may be lowered and the oxidation resistance and the chemical resistance may be deteriorated. If the nickel exceeds 1300 占 퐂 / dm2, the alkali etching property is deteriorated. The preferred amount of nickel adhered is 200 to 1200 占 퐂 / dm2.
또, 코발트-니켈 합금 도금의 조건의 일례는 다음과 같다 : An example of the conditions of the cobalt-nickel alloy plating is as follows:
도금욕 조성 : Co 1 ∼ 20 g/ℓ, Ni 1 ∼ 20 g/ℓPlating bath composition: Co 1 to 20 g / l, Ni 1 to 20 g / l
pH : 1.5 ∼ 3.5 pH: 1.5 to 3.5
온도 : 30 ∼ 80 ℃ Temperature: 30 ~ 80 ℃
전류 밀도 Dk : 1.0 ∼ 20.0 A/d㎡ Current density D k : 1.0 to 20.0 A / dm 2
도금 시간 : 0.5 ∼ 4 초Plating time: 0.5 to 4 seconds
본 발명에 따르면, 코발트-니켈 합금 도금 상에 추가로 부착량이 30 ∼ 250 ㎍/d㎡ 인 아연 도금층이 형성된다. 아연 부착량이 30 ㎍/d㎡ 미만에서는 내열 열화율 개선 효과가 없어지는 경우가 있다. 한편, 아연 부착량이 250 ㎍/d㎡ 를 초과하면 내염산 열화율이 극단적으로 나빠지는 경우가 있다. 바람직하게는 아연 부착량은 30 ∼ 240 ㎍/d㎡ 이며, 보다 바람직하게는 80 ∼ 220 ㎍/d㎡ 이다.According to the present invention, a zinc plating layer having an adhesion amount of 30 to 250 占 퐂 / dm2 is further formed on the cobalt-nickel alloy plating. When the zinc adhesion amount is less than 30 占 퐂 / dm2, the effect of improving the heat deterioration rate may be lost. On the other hand, if the zinc adhesion amount exceeds 250 占 퐂 / dm2, the hydrochloric acid deterioration rate may be extremely deteriorated. Preferably, the zinc adhesion amount is 30 to 240 占 퐂 / dm2, more preferably 80 to 220 占 퐂 / dm2.
상기 아연 도금의 조건의 일례는 다음과 같다 : An example of the conditions of the zinc plating is as follows:
도금욕 조성 : Zn 100 ∼ 300 g/ℓPlating bath composition: Zn 100 ~ 300 g / ℓ
pH : 3 ∼ 4 pH: 3-4
온도 : 50 ∼ 60 ℃ Temperature: 50 ~ 60 ℃
전류 밀도 Dk : 0.1 ∼ 0.5 A/d㎡ Current density D k : 0.1 to 0.5 A / dm 2
도금 시간 : 1 ∼ 3 초Plating time: 1 to 3 seconds
또한, 아연 도금층 대신에 아연-니켈 합금 도금 등의 아연 합금 도금층을 형성해도 되고, 추가로 최표면에는 크로메이트 처리나 실란 커플링제의 도포 등에 의해 방청층을 형성해도 된다.Further, a zinc alloy plating layer such as a zinc-nickel alloy plating layer may be formed in place of the zinc plating layer, or a rust-preventive layer may be formed on the outermost surface by chromate treatment, application of a silane coupling agent or the like.
[표면 조도 Rz][Surface roughness Rz]
본 발명의 표면 처리 동박은, 동박 표면에 조화 처리에 의해 조화 입자가 형성되고, 또한 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 이다. 이와 같은 구성에 의해, 필 강도가 높아져 수지와 양호하게 접착하고, 또한 동박을 에칭으로 제거한 후의 수지의 흐림 정도 (헤이즈값) 가 작아져 투명성이 높아진다. 이 결과, 당해 수지를 투과하여 시인되는 위치 결정 패턴을 개재하여 실시하는 IC 칩 탑재시의 위치 맞춤 등이 용이해진다. TD 의 평균 조도 Rz 가 0.20 ㎛ 미만이면, 초평활한 동박을 제조하기 위한 제조 비용의 우려를 낳게 된다. 한편, TD 의 평균 조도 Rz 가 0.80 ㎛ 초과이면, 동박을 에칭으로 제거한 후의 수지 표면의 요철이 커져, 그 결과 수지의 헤이즈값이 커진다. 조화 처리 표면의 TD 의 평균 조도 Rz 는 0.30 ∼ 0.70 ㎛ 가 바람직하고, 0.35 ∼ 0.60 ㎛ 가 보다 바람직하고, 0.35 ∼ 0.55 ㎛ 가 보다 더 바람직하고, 0.35 ∼ 0.50 ㎛ 가 보다 더 바람직하다.In the surface-treated copper foil of the present invention, roughening particles are formed on the surface of the copper foil by roughening treatment, and the average roughness Rz of TD on the roughened surface is 0.20 to 0.80 탆. With such a constitution, the peel strength is increased, the resin is well adhered to the resin, and the degree of fogging (haze value) of the resin after the copper foil is removed by etching is reduced and the transparency is enhanced. As a result, it becomes easy to align the IC chip when mounting the IC chip through a positioning pattern which is visible through the resin. If the average roughness Rz of TD is less than 0.20 占 퐉, there is a fear of manufacturing cost for manufacturing a super smooth copper foil. On the other hand, if the average roughness Rz of TD is more than 0.80 mu m, the unevenness of the resin surface after the removal of the copper foil by etching becomes large, and as a result, the haze value of the resin becomes large. The average roughness Rz of the TD of the roughened surface is preferably 0.30 to 0.70 mu m, more preferably 0.35 to 0.60 mu m, even more preferably 0.35 to 0.55 mu m, and even more preferably 0.35 to 0.50 mu m.
또한, Rz 를 작게 하는 것이 필요한 용도에 본 발명의 표면 처리 동박이 사용되는 경우에는, 조화 처리 표면의 TD 의 평균 조도 Rz 는 0.20 ∼ 0.70 ㎛ 가 바람직하고, 0.25 ∼ 0.60 ㎛ 가 보다 바람직하고, 0.30 ∼ 0.55 ㎛ 가 보다 더 바람직하고, 0.30 ∼ 0.50 ㎛ 가 보다 더 바람직하다.When the surface-treated copper foil of the present invention is used for the purpose of reducing Rz, the average roughness Rz of the TD of the roughened surface is preferably 0.20 to 0.70 mu m, more preferably 0.25 to 0.60 mu m, More preferably from about 0.55 mu m, and even more preferably from about 0.30 to about 0.50 mu m.
[광택도][Polishing degree]
표면 처리 동박의 조화면의 압연 방향 (MD) 의 입사각 60 도에서의 광택도는, 상기 서술한 수지의 헤이즈값에 크게 영향을 미친다. 즉, 조화면의 광택도가 큰 동박일수록 상기 서술한 수지의 헤이즈값이 작아진다. 이 때문에, 본 발명의 표면 처리 동박은 조화면의 광택도가 76 ∼ 350 % 이며, 80 ∼ 350 % 인 것이 바람직하고, 90 ∼ 300 % 인 것이 바람직하고, 90 ∼ 250 % 인 것이 보다 바람직하고, 100 ∼ 250 % 인 것이 보다 바람직하다.The degree of glossiness at an incident angle of 60 degrees in the rolling direction (MD) of the roughened surface of the surface-treated copper foil largely affects the haze value of the above-mentioned resin. That is, the haze value of the above-mentioned resin becomes smaller as the copper foil having a larger degree of gloss of the roughened surface. For this reason, the surface-treated copper foil of the present invention preferably has a coarseness of 76 to 350%, preferably 80 to 350%, more preferably 90 to 300%, more preferably 90 to 250% More preferably 100 to 250%.
여기서, 본 발명의 시인성의 효과를 더욱 향상시키기 위해서, 표면 처리 전의 동박의 처리측 표면의 TD 의 조도 (Rz) 및 광택도를 제어해 두는 것도 중요하다. 구체적으로는 표면 처리 전의 동박의 TD 의 표면 조도 (Rz) 가 0.30 ∼ 0.80 ㎛, 바람직하게는 0.30 ∼ 0.50 ㎛ 이고, 압연 방향 (MD) 의 입사각 60 도에서의 광택도가 350 ∼ 800 %, 바람직하게는 500 ∼ 800 % 이며, 또한 종래의 조화 처리보다 전류 밀도를 높게 하여, 조화 처리 시간을 단축하면, 표면 처리를 실시한 후의 표면 처리 동박의 압연 방향 (MD) 의 입사각 60 도에서의 광택도가 76 ∼ 350 % 가 된다. 이와 같은 동박으로는, 압연유의 유막 당량을 조정하여 압연을 실시하거나 (고광택 압연), 혹은 케미컬 에칭과 같은 화학 연마나 인산 용액 중의 전해 연마에 의해 제조할 수 있다. 이와 같이, 처리 전의 동박의 TD 의 표면 조도 (Rz) 와 광택도를 상기 범위로 함으로써, 처리 후의 동박의 표면 조도 (Rz) 및 표면적을 제어하기 쉽게 할 수 있다.Here, in order to further improve the visibility effect of the present invention, it is also important to control the illuminance (Rz) and gloss of the TD on the surface of the treated side of the copper foil before the surface treatment. Specifically, the surface roughness (Rz) of the TD of the copper foil before the surface treatment is 0.30 to 0.80 mu m, preferably 0.30 to 0.50 mu m, the glossiness at the incidence angle of 60 degrees in the rolling direction (MD) is 350 to 800% And the current density is higher than that of the conventional roughening treatment to shorten the roughening treatment time, the gloss of the surface-treated copper foil after the surface treatment at the incident angle of 60 degrees in the rolling direction (MD) 76 to 350%. Such a copper foil can be produced by rolling (high gloss rolling) by adjusting the oil film equivalent of the rolling oil, or by chemical polishing such as chemical etching or electrolytic polishing in a phosphoric acid solution. By setting the surface roughness (Rz) and gloss of the TD of the copper foil before the treatment to the above-mentioned range in this way, it is possible to easily control the surface roughness (Rz) and surface area of the treated copper foil.
또한, 표면 처리 후의 표면 조도 (Rz) 를 보다 작게 (예를 들어 Rz = 0.20 ㎛) 하고자 하는 경우에는, 표면 처리 전의 동박의 처리측 표면의 TD 의 조도 (Rz) 가 0.18 ∼ 0.80 ㎛, 바람직하게는 0.25 ∼ 0.50 ㎛ 이고, 압연 방향 (MD) 의 입사각 60 도에서의 광택도가 350 ∼ 800 %, 바람직하게는 500 ∼ 800 % 이며, 또한 종래의 조화 처리보다 전류 밀도를 높게 하여, 조화 처리 시간을 단축한다.When the surface roughness Rz after the surface treatment is to be made smaller (for example, Rz = 0.20 mu m), the roughness Rz of the TD on the processing side surface of the copper foil before the surface treatment is preferably 0.18 to 0.80 mu m, Is in the range of 0.25 to 0.50 占 퐉, the glossiness at an incidence angle of 60 占 퐉 in the rolling direction (MD) is 350 to 800%, preferably 500 to 800%, and the current density is higher than that of the conventional harmonic treatment, .
또, 조화 처리 전의 동박은 MD 의 60 도 광택도가 500 ∼ 800 % 인 것이 바람직하고, 501 ∼ 800 % 인 것이 보다 바람직하고, 510 ∼ 750 % 인 것이 보다 더 바람직하다. 조화 처리 전의 동박의 MD 의 60 도 광택도가 500 % 미만이면 500 % 이상인 경우보다 헤이즈값이 높아질 우려가 있고, 800 % 를 초과하면, 제조하기가 어려워진다는 문제가 생길 우려가 있다.The copper foil before the roughening treatment is preferably 500 to 800%, more preferably 501 to 800%, and even more preferably 510 to 750% in 60 degree glossiness of the MD. If the degree of 60 degree gloss of the MD of the copper foil before coarsening treatment is less than 500%, the haze value may be higher than that of 500% or more, and if it exceeds 800%, there is a fear that the production becomes difficult.
또한, 고광택 압연은 이하의 식으로 규정되는 유막 당량을 13000 이상 ∼ 24000 이하로 함으로써 실시할 수 있다. 또한, 표면 처리 후의 표면 조도 (Rz) 를 보다 작게 (예를 들어 Rz = 0.20 ㎛) 하고자 하는 경우에는, 고광택 압연을 이하의 식으로 규정되는 유막 당량을 12000 이상 ∼ 24000 이하로 함으로서 실시한다.The high-gloss rolling can be carried out by setting the oil film equivalent defined by the following formula to 13000 or more to 24000 or less. When the surface roughness Rz after the surface treatment is desired to be smaller (for example, Rz = 0.20 mu m), the high-gloss rolling is performed by setting the oil film equivalent as defined by the following formula to 12000 or more and 24000 or less.
유막 당량 = {(압연유 점도 [cSt]) × (통판 속도 [mpm] + 롤 주속도 [mpm])}/{(롤의 물림각 [rad]) × (재료의 항복 응력 [kg/㎟])}(Yielding stress [kg / mm < 2 >]) of the material = {(rolling oil viscosity [cSt]) x (passing speed [mpm] + roll main speed [mpm])} }
압연유 점도 [cSt] 는 40 ℃ 에서의 동점도이다.The viscosity of the rolling oil [cSt] is the kinematic viscosity at 40 ° C.
유막 당량을 12000 ∼ 24000 으로 하기 위해서는, 저점도의 압연유를 사용하거나 통판 속도를 늦추거나 하는 등 공지된 방법을 이용하면 된다.In order to make the oil film equivalent to 12,000 to 24,000, it is possible to use a known method such as using low-viscosity rolling oil or slowing the passing speed.
화학 연마는 황산-과산화수소-수계 또는 암모니아-과산화수소-수계 등의 에칭액으로 통상보다 농도를 낮게 하여 장시간에 걸쳐 실시한다.The chemical polishing is carried out for a long period of time by lowering the concentration by an etching solution such as a sulfuric acid-hydrogen peroxide-water system or an ammonia-hydrogen peroxide-water system.
조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C (C = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.80 ∼ 1.40 인 것이 바람직하다. 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C 가 0.80 미만이면, 0.80 이상인 경우보다 헤이즈값이 높아질 우려가 있다. 또, 당해 비 C 가 1.40 초과이면, 1.40 이하인 경우보다 헤이즈값이 높아질 우려가 있다. 당해 비 C 는 0.90 ∼ 1.35 인 것이 보다 바람직하고, 1.00 ∼ 1.30 인 것이 보다 더 바람직하다.It is preferable that the ratio C (C = (60 degree glossiness of MD) / (60 degree glossiness of TD)) of 60 degree glossiness of MD and 60 degree glossiness of TD of harmony treated surface is 0.80 to 1.40. If the ratio C of the 60 degree glossiness of the MD and the 60 degree glossiness of the TD of the roughened surface is less than 0.80, the haze value may be higher than that of 0.80 or more. If the ratio C exceeds 1.40, the haze value may be higher than when the ratio C is 1.40 or less. The ratio C is more preferably 0.90 to 1.35, and even more preferably 1.00 to 1.30.
[헤이즈값][Haze value]
본 발명의 표면 처리 동박은, 상기 서술한 바와 같이 조화 처리 표면의 평균 조도 Rz 및 광택도가 제어되고 있기 때문에, 수지 기판에 첩합한 후, 동박을 제거한 부분의 수지 기판의 헤이즈값이 작아진다. 여기서, 헤이즈값 (%) 은 (확산 투과율)/(전체 광선 투과율) × 100 으로 산출되는 값이다. 구체적으로는, 본 발명의 표면 처리 동박은 조화 처리 표면측으로부터 두께 50 ㎛ 의 수지 기판의 양면에 첩합한 후, 에칭으로 당해 동박을 제거했을 때, 수지 기판의 헤이즈값이 20 ∼ 70 % 인 것이 바람직하고, 30 ∼ 55 % 인 것이 보다 바람직하다.As described above, the surface-treated copper foil of the present invention has an average roughness Rz and gloss of the roughened surface controlled, so that the haze value of the resin substrate at the portion where the copper foil is removed after being bonded to the resin substrate is reduced. Here, the haze value (%) is a value calculated by (diffusion transmittance) / (total light transmittance) x 100. Specifically, the surface-treated copper foil of the present invention is a copper foil having a haze value of 20 to 70% when the copper foil is removed by etching after being applied to both surfaces of a resin substrate having a thickness of 50 탆 from the roughened surface side , More preferably from 30 to 55%.
[입자의 표면적][Particle surface area]
조화 입자의 표면적 A 와 조화 입자를 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 는, 상기 서술한 수지의 헤이즈값에 크게 영향을 미친다. 즉, 표면 조도 Rz 가 동일하면, 비 A/B 가 작은 동박일수록 상기 서술한 수지의 헤이즈값이 작아진다. 이 때문에, 본 발명의 표면 처리 동박은 당해 비 A/B 가 1.90 ∼ 2.40 이며, 2.00 ∼ 2.20 인 것이 바람직하다.The ratio A / B of the surface area A of the coarsely grained particles and the area B obtained when the coarsened particles are viewed from the plane from the copper foil surface side greatly affects the haze value of the above-mentioned resin. That is, when the surface roughness Rz is the same, the haze value of the above-mentioned resin becomes smaller as the copper foil with smaller A / B is. Therefore, the surface-treated copper foil of the present invention has a ratio A / B of 1.90 to 2.40, preferably 2.00 to 2.20.
입자 형성시의 전류 밀도와 도금 시간을 제어함으로써, 입자의 형태나 형성 밀도가 결정되어, 상기 표면 조도 Rz, 광택도 및 입자의 면적비 A/B 를 제어할 수 있다.By controlling the current density and the plating time at the time of particle formation, the shape and the formation density of the particles are determined, and the surface roughness Rz, the gloss and the area ratio A / B of the particles can be controlled.
본 발명의 표면 처리 동박은, 상기 서술한 바와 같이 조화 입자의 표면적 A 와, 조화 입자를 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 B 의 비 A/B 가 1.90 ∼ 2.40 으로 제어되고 있어 표면의 요철이 크다. 또, 조화 처리 표면의 TD 의 평균 조도 Rz 가 0.20 ∼ 0.80 ㎛ 로 제어되고 있기 때문에 표면에 극단적으로 성긴 부분이 없다. 한편, 조화 처리 표면의 광택도가 76 ∼ 350 % 로 높다. 이들을 고려하면, 본 발명의 표면 처리 동박은, 조화 처리 표면에 있어서의 조화 입자의 입경이 작게 제어되고 있는 것을 알 수 있다. 이 조화 입자의 입경은 동박을 에칭 제거한 후의 수지 투명성에 영향을 미치지만, 본 발명의 표면 처리 동박은, 이와 같이 수지 기판에 접착되어 있는 측의 표면 평균 조도 Rz, 광택도, 및 조화 입자의 표면적과 조화 입자를 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적의 비를 본 발명의 범위로 제어하는 것은, 조화 입자의 입경을 적절한 범위에서 작게 하는 것을 의미하고, 이 때문에 동박을 에칭 제거한 후의 수지 투명성이 양호해짐과 함께 필 강도도 양호해진다.As described above, the surface-treated copper foil of the present invention has the ratio A / B of the surface area A of the coarsely grained particles and the area B obtained when the coarsened particles are viewed from the plane from the copper foil surface side to 1.90 to 2.40, This is big. In addition, since the average roughness Rz of the TD of the roughened surface is controlled to 0.20 to 0.80 mu m, there is no extremely rough portion on the surface. On the other hand, the gloss of the roughened surface is as high as 76 to 350%. Taking these into consideration, it can be seen that the surface-treated copper foils of the present invention are controlled so that the diameter of the coarsened particles on the roughened surface is controlled to be small. The surface-treated copper foils of the present invention have surface roughness Rz, glossiness, and surface area of the roughening particles on the side bonded to the resin substrate as described above, although the particle diameter of the roughening particles affects the resin transparency after etching away the copper foil. And the ratio of the area obtained when the coarsened particles are viewed from the plane of the copper foil surface in the plane of the present invention means that the particle diameter of the coarsened particles is reduced in an appropriate range and therefore the resin transparency And the peel strength becomes good as well.
[에칭 팩터][Etching Factor]
동박을 사용하여 회로를 형성할 때의 에칭 팩터의 값이 큰 경우, 에칭시에 발생하는 회로 보텀부의 늘어짐이 작아지기 때문에, 회로 사이의 스페이스를 좁게 할 수 있다. 그 때문에, 에칭 팩터의 값은 큰 쪽이 파인 패턴에 의한 회로 형성에 적합하기 때문에 바람직하다. 본 발명의 표면 처리 동박은, 예를 들어 에칭 팩터의 값은 1.8 이상인 것이 바람직하고, 2.0 이상인 것이 바람직하고, 2.2 이상인 것이 바람직하고, 2.3 이상인 것이 바람직하며, 2.4 이상인 것이 보다 바람직하다. When the value of the etching factor at the time of forming the circuit using the copper foil is large, the sagging of the circuit bottom portion generated at the time of etching becomes small, so that the space between the circuits can be narrowed. Therefore, the larger the value of the etching factor is, the better for the circuit formation by the fine pattern. In the surface-treated copper foil of the present invention, for example, the value of the etching factor is preferably 1.8 or more, more preferably 2.0 or more, preferably 2.2 or more, more preferably 2.3 or more, and more preferably 2.4 or more.
또한, 프린트 배선판 또는 구리 피복 적층판에 있어서는, 수지를 녹여 제거함으로써, 구리 회로 또는 동박 표면에 대하여 전술한 표면 조도 (Rz), 입자의 면적비 (A/B), 광택도를 측정할 수 있다.Further, in the printed wiring board or the copper clad laminate, the surface roughness (Rz), the area ratio (A / B) and the gloss of the particles can be measured on the surface of the copper circuit or the copper foil by melting and removing the resin.
[전송 손실][Transmission Loss]
전송 손실이 작은 경우, 고주파로 신호 전송을 실시할 때의 신호의 감쇠가 억제되기 때문에, 고주파로 신호 전송을 실시하는 회로에 있어서 안정된 신호 전송을 실시할 수 있다. 그 때문에, 전송 손실의 값이 작은 쪽이 고주파로 신호 전송을 실시하는 회로 용도에 사용하기에 적합하기 때문에 바람직하다. 표면 처리 동박을 시판되는 액정 폴리머 수지 ((주) 쿠라레 제조 Vecstar CTZ-50 ㎛) 와 첩합한 후, 에칭으로 특성 임피던스가 50 Ω 가 되도록 마이크로 스트립 선로를 형성하고, HP 사 제조의 네트워크 애널라이저 HP8720C 를 사용하여 투과 계수를 측정하고, 주파수 20 ㎓ 및 주파수 40 ㎓ 에서의 전송 손실을 구한 경우에, 주파수 20 ㎓ 에 있어서의 전송 손실이 5.0 dB/10 ㎝ 미만이 바람직하고, 4.1 dB/10 ㎝ 미만이 보다 바람직하며, 3.7 dB/10 ㎝ 미만이 보다 더 바람직하다.When the transmission loss is small, the attenuation of the signal at the time of performing the signal transmission at the high frequency is suppressed, so that it is possible to perform the stable signal transmission in the circuit that performs the signal transmission at the high frequency. Therefore, a smaller value of the transmission loss is preferable because it is suitable for use in a circuit application that carries out signal transmission at a high frequency. The surface-treated copper foil was laminated with a commercially available liquid crystal polymer resin (Vecstar CTZ-50 mu m, manufactured by Kuraray Co., Ltd.), and microstrip lines were formed by etching so as to have a characteristic impedance of 50 OMEGA. Using a network analyzer HP8720C , The transmission loss at a frequency of 20 GHz is preferably less than 5.0 dB / 10 cm and less than 4.1 dB / 10 cm when the transmission loss is measured at a frequency of 20 GHz and a frequency of 40 GHz, And more preferably less than 3.7 dB / 10 cm.
본 발명의 표면 처리 동박을 조화 처리면측으로부터 수지 기판에 첩합하여 적층체를 제조할 수 있다. 수지 기판은 프린트 배선판 등에 적용 가능한 특성을 갖는 것이면 특별히 제한을 받지 않지만, 예를 들어 리지드 PWB 용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유 천 기재 에폭시 수지, 유리 천·종이 복합 기재 에폭시 수지, 유리 천·유리 부직포 복합 기재 에폭시 수지 및 유리 천 기재 에폭시 수지 등을 사용하고, FPC 용으로 폴리에스테르 필름이나 폴리이미드 필름, 액정 폴리머 (LCP) 필름, 불소 수지 등을 사용할 수 있다. 또한, 액정 폴리머 (LCP) 필름이나 불소 수지 필름을 사용한 경우, 폴리이미드 필름을 사용한 경우보다 당해 필름과 표면 처리 동박의 필 강도가 작아지는 경향이 있다. 따라서, 액정 폴리머 (LCP) 필름이나 불소 수지 필름을 사용한 경우에는, 구리 회로를 형성 후, 구리 회로를 커버레이로 덮음으로써, 당해 필름과 구리 회로가 잘 박리되지 않게 되어, 필 강도의 저하에 따른 당해 필름과 구리 회로의 박리를 방지할 수 있다.The surface treated copper foil of the present invention can be bonded to the resin substrate from the roughened surface side to produce a laminate. The resin substrate is not particularly limited as long as it has properties applicable to a printed wiring board and the like. For example, for a rigid PWB, a paper base phenol resin, a paper base epoxy resin, a synthetic fiber base epoxy resin, , A glass cloth / glass nonwoven fabric composite base epoxy resin, a glass cloth base epoxy resin, and the like, and for the FPC, a polyester film, a polyimide film, a liquid crystal polymer (LCP) film and a fluororesin can be used. When a liquid crystal polymer (LCP) film or a fluororesin film is used, the peel strength of the film and the surface-treated copper foil tends to be smaller than that in the case of using a polyimide film. Therefore, when a liquid crystal polymer (LCP) film or a fluororesin film is used, the film is not peeled off from the copper circuit by covering the copper circuit with the cover film after forming the copper circuit, The peeling of the film and the copper circuit can be prevented.
또한, 액정 폴리머 (LCP) 필름이나 불소 수지 필름은 유전 탄젠트가 작기 때문에, 액정 폴리머 (LCP) 필름이나 불소 수지 필름과 본원 발명에 관련된 표면 처리 동박을 사용한 구리 피복 적층판, 프린트 배선판, 프린트 회로판은 고주파 회로 (고주파로 신호 전송을 실시하는 회로) 용도에 적합하다. 또, 본원 발명에 관련된 표면 처리 동박은 표면 조도 Rz 가 작고, 광택도가 높기 때문에 표면이 평활하여, 고주파 회로 용도에도 적합하다.Since the liquid crystal polymer (LCP) film or the fluororesin film has a small dielectric tangent, the copper clad laminate, the printed wiring board and the printed circuit board using the liquid crystal polymer (LCP) film or the fluororesin film and the surface- Circuit (a circuit that carries out signal transmission at a high frequency). The surface-treated copper foil according to the present invention has a surface roughness Rz of a small value and a high gloss, so that the surface is smooth and suitable for use in a high-frequency circuit.
첩합 방법은, 리지드 PWB 용의 경우, 유리 천 등의 기재에 수지를 함침시켜, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 동박을 피복층의 반대측면으로부터 프리프레그에 중첩하여 가열 가압시킴으로써 실시할 수 있다. FPC 의 경우, 폴리이미드 필름 등의 기재에 접착제를 개재하여, 또는 접착제를 사용하지 않고 고온 고압하에서 동박에 적층 접착하여, 또는 폴리이미드 전구체를 도포·건조·경화 등을 실시함으로써 적층판을 제조할 수 있다.In the case of the rigid PWB, the prepreg is prepared by impregnating a base material such as glass cloth with resin and hardening the resin to a semi-hardened state. The copper foil may be superimposed on the prepreg from the opposite side of the coating layer and heated and pressed. In the case of an FPC, a laminated board can be manufactured by laminating and bonding to a base material such as a polyimide film with an adhesive or without using an adhesive under high temperature and high pressure, or by applying a polyimide precursor, drying and curing have.
본 발명의 적층체는 각종 프린트 배선판 (PWB) 에 사용 가능하고, 특별히 제한되는 것은 아니지만, 예를 들어 도체 패턴의 층수의 관점에서는 편면 PWB, 양면 PWB, 다층 PWB (3 층 이상) 에 적용 가능하고, 절연 기판 재료의 종류의 관점에서는 리지드 PWB, 플렉시블 PWB (FPC), 리지드·플렉스 PWB 에 적용 가능하다.The laminate of the present invention can be applied to various printed wiring boards (PWB), and is not particularly limited. For example, it can be applied to single-sided PWB, double-sided PWB, multilayer PWB (three or more layers) And the rigid PWB, the flexible PWB (FPC), and the rigid flex PWB in view of the kind of the insulating substrate material.
[적층판 및 그것을 사용한 프린트 배선판의 위치 결정 방법][Laminating Plate and Positioning Method of Printed Circuit Board Using It]
본 발명의 표면 처리 동박과 수지 기판의 적층판의 위치 결정을 하는 방법에 대하여 설명한다. 우선, 표면 처리 동박과 수지 기판의 적층판을 준비한다. 본 발명의 표면 처리 동박과 수지 기판의 적층판의 구체예로는, 본체 기판과 부속 회로 기판과, 그것들을 전기적으로 접속하기 위해서 사용되는 폴리이미드 등의 수지 기판의 적어도 일방의 표면에 구리 배선이 형성된 플렉시블 프린트 기판으로 구성되는 전자 기기에 있어서, 플렉시블 프린트 기판을 정확하게 위치 결정하여 당해 본체 기판 및 부속 회로 기판의 배선 단부 (端部) 에 압착시켜 제조되는 적층판을 들 수 있다. 즉, 이 경우이면, 적층판은 플렉시블 프린트 기판 및 본체 기판의 배선 단부가 압착에 의해 첩합된 적층체, 혹은 플렉시블 프린트 기판 및 회로 기판의 배선 단부가 압착에 의해 첩합된 적층판이 된다. 적층판은, 당해 구리 배선의 일부나 별도 재료로 형성한 마크를 갖고 있다. 마크의 위치에 대해서는, 당해 적층판을 구성하는 수지 너머로 CCD 카메라 등의 촬영 수단으로 촬영 가능한 위치이면 특별히 한정되지 않는다. 여기서, 마크란, 적층판이나 프린트 배선판 등의 위치를 검출하고, 또는 위치 결정을 하고, 또는 위치 맞춤을 하기 위해서 사용되는 표시를 말한다.A method of positioning the laminated board of the surface-treated copper foil and the resin substrate of the present invention will be described. First, a laminated board of a surface-treated copper foil and a resin substrate is prepared. As a specific example of the laminate of the surface-treated copper foil and the resin substrate of the present invention, copper wiring is formed on at least one surface of a main substrate and an accessory circuit board and a resin substrate such as polyimide used for electrically connecting them In an electronic apparatus constituted by a flexible printed circuit board, a flexible printed circuit board is precisely positioned and pressed onto a wiring end of the main circuit board and the accessory circuit board. That is, in this case, the laminated board is a laminate in which the end portions of the flexible printed circuit board and the main board are bonded by pressing, or a laminated board in which the wiring end portions of the flexible printed board and the circuit board are bonded by compression bonding. The laminated board has a mark formed of a part of the copper wiring or a separate material. The position of the mark is not particularly limited as long as it can be photographed by a photographing means such as a CCD camera over the resin constituting the laminated plate. Here, "mark" refers to a mark used for detecting a position of a laminated plate, a printed wiring board, etc., positioning, or alignment.
이와 같이 준비된 적층판에 있어서, 상기 서술한 마크를 수지 너머로 촬영 수단으로 촬영하면, 상기 마크의 위치를 양호하게 검출할 수 있다. 그리고 이와 같이 하여 상기 마크의 위치를 검출하고, 상기 검출된 마크의 위치에 기초하여 표면 처리 동박과 수지 기판의 적층판의 위치 결정을 양호하게 실시할 수 있다. 또, 적층판으로서 프린트 배선판을 사용한 경우도 마찬가지로, 이와 같은 위치 결정 방법에 의해 촬영 수단이 마크의 위치를 양호하게 검출하여, 프린트 배선판의 위치 결정을 보다 정확하게 실시할 수 있다.In the thus prepared laminated plate, when the above-described mark is photographed by the photographing means over resin, the position of the mark can be detected satisfactorily. Thus, the position of the mark can be detected, and the position of the laminate of the surface-treated copper foil and the resin substrate can be satisfactorily positioned based on the detected position of the mark. Also in the case where a printed wiring board is used as the laminated board, the position of the mark is well detected by the photographing means by such a positioning method, and positioning of the printed wiring board can be performed more accurately.
그 때문에, 하나의 프린트 배선판과 또 하나의 프린트 배선판을 접속할 때에 접속 불량이 저감되어, 수율이 향상되는 것으로 생각된다. 또한, 하나의 프린트 배선판과 또 하나의 프린트 배선판을 접속하는 방법으로는 납땜이나 이방성 도전 필름 (Anisotropic Conductive Film, ACF) 을 개재한 접속, 이방성 도전 페이스트 (Anisotropic Conductive Paste, ACP) 를 개재한 접속 또는 도전성을 갖는 접착제를 개재한 접속 등 공지된 접속 방법을 이용할 수 있다. 또한, 본 발명에 있어서, 「프린트 배선판」 에는 부품이 장착된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다. 또, 본 발명의 프린트 배선판을 2 개 이상 접속하여, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조할 수 있고, 또, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속할 수 있고, 이와 같은 프린트 배선판을 사용하여 전자 기기를 제조할 수도 있다. 또한, 본 발명에 있어서, 「구리 회로」 에는 구리 배선도 포함되는 것으로 한다. 또한, 본 발명의 프린트 배선판을 부품과 접속하여 프린트 배선판을 제조해도 된다. 또, 본 발명의 프린트 배선판을 적어도 1 개와, 또 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하고, 또한 본 발명의 프린트 배선판이 2 개 이상 접속된 프린트 배선판과 부품을 접속함으로써, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조해도 된다. 여기서, 「부품」 으로는, 커넥터나 LCD (Liquid Crystal Display), LCD 에 사용되는 유리 기판 등의 전자 부품, IC (Integrated Circuit), LSI (Large scale integrated circuit), VLSI (Very Large scale integrated circuit), ULSI (Ultra-Large Scale Integration) 등의 반도체 집적 회로를 포함하는 전자 부품 (예를 들어 IC 칩, LSI 칩, VLSI 칩, ULSI 칩), 전자 회로를 실드하기 위한 부품 및 프린트 배선판에 커버 등을 고정시키기 위해서 필요한 부품 등을 들 수 있다.Therefore, it is considered that when one printed wiring board is connected to another printed wiring board, defective connection is reduced and the yield is improved. As a method of connecting one printed wiring board to another printed wiring board, a connection via anisotropic conductive film (ACF), a connection via anisotropic conductive paste (ACP), or a connection through an anisotropic conductive film A known connection method such as a connection through an adhesive having conductivity can be used. In the present invention, the " printed wiring board " includes a printed wiring board on which components are mounted, a printed circuit board, and a printed board. It is also possible to manufacture a printed wiring board to which two or more printed wiring boards are connected by connecting two or more printed wiring boards according to the present invention. Further, at least one printed wiring board of the present invention, Alternatively, a printed wiring board not corresponding to the printed wiring board of the present invention can be connected, and an electronic apparatus can be manufactured using such a printed wiring board. In the present invention, the "copper circuit" is also assumed to include a copper wiring. Further, the printed wiring board of the present invention may be connected to parts to produce a printed wiring board. It is also possible to connect at least one printed wiring board of the present invention to another printed wiring board of the present invention or a printed wiring board not corresponding to the printed wiring board of the present invention, And the printed wiring board may be connected to each other to manufacture a printed wiring board in which two or more printed wiring boards are connected. Examples of the " parts " include electronic parts such as a connector, a liquid crystal display (LCD), and a glass substrate used for an LCD, an integrated circuit (IC), a large scale integrated circuit (LSI) (E.g., an IC chip, an LSI chip, a VLSI chip, and an ULSI chip) including a semiconductor integrated circuit such as a ULSI (Ultra-Large Scale Integration), a component for shielding an electronic circuit, And the parts necessary for fixing them.
또한, 본 발명의 실시형태에 관련된 위치 결정 방법은 적층판 (동박과 수지 기판의 적층판이나 프린트 배선판을 포함한다) 을 이동시키는 공정을 포함하고 있어도 된다. 이동 공정에 있어서는 예를 들어 벨트 컨베이어나 체인 컨베이어 등의 컨베이어에 의해 이동시켜도 되고, 아암 기구를 구비한 이동 장치에 의해 이동시켜도 되고, 기체를 사용하여 적층판을 부유시킴으로써 이동시키는 이동 장치나 이동 수단에 의해 이동시켜도 되고, 대략 원통형 등의 물건을 회전시켜 적층판을 이동시키는 이동 장치나 이동 수단 (굴림대나 베어링 등을 포함한다), 유압을 동력원으로 한 이동 장치나 이동 수단, 공기압을 동력원으로 한 이동 장치나 이동 수단, 모터를 동력원으로 한 이동 장치나 이동 수단, 갠트리 이동형 리니어 가이드 스테이지, 갠트리 이동형 에어 가이드 스테이지, 스택형 리니어 가이드 스테이지, 리니어 모터 구동 스테이지 등의 스테이지를 갖는 이동 장치나 이동 수단 등에 의해 이동시켜도 된다. 또, 공지된 이동 수단에 의한 이동 공정을 실시해도 된다. 상기 적층판을 이동시키는 공정에 있어서, 적층판을 이동시켜 위치 맞춤을 할 수 있다. 그리고 위치 맞춤을 함으로써, 하나의 프린트 배선판과 또 하나의 프린트 배선판이나 부품을 접속할 때에 접속 불량이 저감되어, 수율이 향상되는 것으로 생각된다.Further, the positioning method according to the embodiment of the present invention may include a step of moving the laminate (including a laminate of a copper foil and a resin substrate or a printed wiring board). In the moving process, for example, it may be moved by a conveyor such as a belt conveyor or a chain conveyor, or may be moved by a moving device having an arm mechanism, or may be moved by a moving device or a moving device Or a moving device or a moving device (including a roller or a bearing) for moving a laminated plate by rotating an article such as a substantially cylindrical shape, a moving device or a moving device using a hydraulic pressure as a power source, a moving device using air pressure as a power source Or moving means having a stage such as a moving device or a moving means using a motor as a power source, a gantry moving linear guide stage, a gantry moving air guide stage, a stacked linear guide stage, a linear motor driving stage, . Also, a moving process by a known moving means may be carried out. In the step of moving the laminated plate, the laminated plate can be moved and aligned. It is believed that the connection is reduced when connecting one printed wiring board to another printed wiring board or parts, thereby improving the yield.
또한, 본 발명의 실시형태에 관련된 위치 결정 방법은 표면 실장기나 칩 마운터에 사용해도 된다.The positioning method according to the embodiment of the present invention may be used in a surface mount machine or a chip mounter.
또, 본 발명에 있어서 위치 결정되는 표면 처리 동박과 수지 기판의 적층판이, 수지판 및 상기 수지판 상에 형성된 회로를 갖는 프린트 배선판이어도 된다. 또, 그 경우, 상기 마크가 상기 회로여도 된다.The laminate of the surface-treated copper foil and the resin substrate positioned in the present invention may be a resin board and a printed wiring board having a circuit formed on the resin board. In this case, the mark may be the circuit.
본 발명에 있어서 「위치 결정」 이란, 「마크나 물건의 위치를 검출하는 것」 을 포함한다. 또, 본 발명에 있어서 「위치 맞춤」 이란, 「마크나 물건의 위치를 검출한 후에, 상기 검출한 위치에 기초하여 당해 마크나 물건을 소정의 위치로 이동하는 것」 을 포함한다.In the present invention, " positioning " includes " detecting the position of a mark or an object ". In the present invention, " alignment " includes " moving a mark or an object to a predetermined position based on the detected position after detecting the position of the mark or object ".
실시예Example
실시예 1 ∼ 24 및 비교예 1 ∼ 13 으로서 각종 동박을 준비하고, 일방의 표면에 조화 처리로서 표 1 ∼ 8 에 기재된 조건으로 도금 처리를 실시하였다.Various copper foils were prepared as Examples 1 to 24 and Comparative Examples 1 to 13, and plating treatment was carried out on one surface of the substrate under the conditions shown in Tables 1 to 8 as a roughening treatment.
상기 서술한 조화 도금 처리를 실시한 후, 실시예 1 ∼ 13, 15 ∼ 20, 22 ∼ 24, 비교예 2, 4, 7 ∼ 10 에 대하여 다음의 내열층 및 방청층 형성을 위한 도금 처리를 실시하였다.After the above-described coarse plating treatment, plating treatment for forming the following heat resistant layer and rust preventive layer was performed on Examples 1 to 13, 15 to 20, 22 to 24, and Comparative Examples 2, 4, and 7 to 10 .
내열층 1 의 형성 조건을 이하에 나타낸다.The formation conditions of the heat resistant layer 1 are shown below.
액 조성 : 니켈 5 ∼ 20 g/ℓ, 코발트 1 ∼ 8 g/ℓLiquid composition: nickel 5 to 20 g / l, cobalt 1 to 8 g / l
pH : 2 ∼ 3pH: 2-3
액온 : 40 ∼ 60 ℃ Solution temperature: 40 to 60 ° C
전류 밀도 : 5 ∼ 20 A/d㎡ Current density: 5 to 20 A / dm 2
쿨롬량 : 10 ∼ 20 As/d㎡ Culm volume: 10 ~ 20 As / d㎡
상기 내열층 1 을 실시한 동박 상에 내열층 2 를 형성하였다. 비교예 3, 5, 6 에 대해서는 조화 도금 처리는 실시하지 않고, 준비한 동박에 이 내열층 2 를 직접 형성하였다. 내열층 2 의 형성 조건을 이하에 나타낸다.Resistant layer 2 was formed on the copper foil on which the heat-resistant layer 1 was formed. In Comparative Examples 3, 5 and 6, the heat-resistant layer 2 was directly formed on the prepared copper foil without performing the roughening treatment. The formation conditions of the heat resistant layer 2 are shown below.
액 조성 : 니켈 2 ∼ 30 g/ℓ, 아연 2 ∼ 30 g/ℓLiquid composition: 2 to 30 g / l of nickel, 2 to 30 g / l of zinc
pH : 3 ∼ 4pH: 3-4
액온 : 30 ∼ 50 ℃ Temperature: 30 ~ 50 ℃
전류 밀도 : 1 ∼ 2 A/d㎡ Current density: 1 to 2 A / dm 2
쿨롬량 : 1 ∼ 2 As/d㎡ Culm volume: 1 ~ 2 As / d㎡
상기 내열층 1 및 2 를 실시한 동박 상에 추가로 방청층을 형성하였다. 방청층의 형성 조건을 이하에 나타낸다.A rust preventive layer was further formed on the copper foil subjected to the heat resistant layers 1 and 2. The formation conditions of the anticorrosive layer are shown below.
액 조성 : 중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓLiquid composition: Potassium dichromate 1 to 10 g / l, zinc 0 to 5 g / l
pH : 3 ∼ 4pH: 3-4
액온 : 50 ∼ 60 ℃ Temperature: 50 to 60 ° C
전류 밀도 : 0 ∼ 2 A/d㎡ (침지 크로메이트 처리를 위해) Current density: 0 to 2 A / dm 2 (for immersion chromate treatment)
쿨롬량 : 0 ∼ 2 As/d㎡ (침지 크로메이트 처리를 위해) Culm amount: 0 to 2 As / dm 2 (for immersion chromate treatment)
상기 내열층 1, 2 및 방청층을 실시한 동박 상에 추가로 내후성층을 형성하였다. 형성 조건을 이하에 나타낸다.A weather-resistant layer was further formed on the heat-resistant layers 1 and 2 and the copper foil having the rust-preventive layer. The formation conditions are shown below.
아미노기를 갖는 실란 커플링제로서, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란 (실시예 17), N-2-(아미노에틸)-3-아미노프로필트리에톡시실란 (실시예 1 ∼ 13, 15, 16, 24), N-2-(아미노에틸)-3-아미노프로필메틸디메톡시실란 (실시예 18), 3-아미노프로필트리메톡시실란 (실시예 19), 3-아미노프로필트리에톡시실란 (실시예 20), 3-트리에톡시실릴-N-(1,3-디메틸-부틸리덴)프로필아민 (실시예 22), N-페닐-3-아미노프로필트리메톡시실란 (실시예 23) 으로 도포·건조를 실시하여, 내후성층을 형성하였다. 이들 실란 커플링제를 2 종 이상의 조합으로 사용할 수도 있다. N-2- (aminoethyl) -3-aminopropyltrimethoxysilane (Example 17), N-2- (aminoethyl) -3-aminopropyltriethoxysilane (Example 18), 3-aminopropyltrimethoxysilane (Example 19), 3 (aminomethyl) aminomethyldimethoxysilane (Example 17) -Aminopropyltriethoxysilane (Example 20), 3-triethoxysilyl-N- (1,3-dimethyl-butylidene) propylamine (Example 22) Methoxy silane (Example 23), followed by drying to form a weather resistant layer. These silane coupling agents may be used in combination of two or more.
또한, 압연 동박은 이하와 같이 제조하였다. 표 9 에 나타내는 조성의 구리 잉곳을 제조하고, 열간 압연을 실시한 후, 300 ∼ 800 ℃ 의 연속 어닐링 라인의 어닐링과 냉간 압연을 반복하여 1 ∼ 2 ㎜ 두께의 압연판을 얻었다. 이 압연판을 300 ∼ 800 ℃ 의 연속 어닐링 라인으로 어닐링하여 재결정시키고, 표 9 의 두께까지 최종 냉간 압연하여 동박을 얻었다. 표 9 의 「종류」 란의 「터프 피치동」 은 JIS H3100 C1100 에 규격되어 있는 터프 피치동을, 「무산소동」 은 JIS H3100 C1020 에 규격되어 있는 무산소 동을 나타낸다. 또, 「터프 피치동 + Ag : 100 ppm」 은 터프 피치동에 Ag 를 100 질량ppm 첨가한 것을 의미한다. The rolled copper foil was prepared as follows. A copper ingot having the composition shown in Table 9 was prepared and subjected to hot rolling. Annealing and cold rolling of the continuous annealing line at 300 to 800 캜 were repeated to obtain a rolled plate having a thickness of 1 to 2 mm. The rolled sheet was annealed and annealed in a continuous annealing line at 300 to 800 캜 to be recrystallized, and finally cold rolled to a thickness of Table 9 to obtain a copper foil. The "tough pitch motion" in the "type" column of Table 9 indicates the tough pitch motion specified in JIS H3100 C1100, and the "oxygen-free motion" indicates the oxygen free motion specified in JIS H3100 C1020. "Tough pitch copper + Ag: 100 ppm" means that Ag is added to tough pitch copper at 100 mass ppm.
전해 동박은 JX 닛코 닛세키 킨조쿠사 제조 전해 동박 HLP 박을 사용하였다. 전해 연마를 실시한 경우에는, 전해 연마 후의 판두께를 기재하였다. The electrolytic copper foil was an electrolytic copper foil HLP foil manufactured by JX Nikko Nisseki KINZOKUSA. When the electrolytic polishing is carried out, the thickness after electrolytic polishing is described.
또한, 표 9 에 표면 처리 전의 동박 제조 공정의 포인트를 기재하였다. 「고광택 압연」 은, 최종 냉간 압연 (최종 재결정 어닐링 후의 냉간 압연) 을 기재한 유막 당량의 값으로 실시한 것을 의미한다. 「통상 압연」 은, 최종 냉간 압연 (최종 재결정 어닐링 후의 냉간 압연) 을 기재한 유막 당량의 값으로 실시한 것을 의미한다. 「화학 연마」, 「전해 연마」 는, 이하의 조건으로 실시한 것을 의미한다.Table 9 shows the points of the copper foil manufacturing process before the surface treatment. "High gloss rolling" means that the final cold rolling (cold rolling after the final recrystallization annealing) is carried out at the value of the oil film equivalent described above. The term " ordinary rolling " means that the final cold rolling (cold rolling after final recrystallization annealing) is carried out at the value of the oil film equivalent described above. &Quot; chemical polishing " and " electrolytic polishing " mean that they are carried out under the following conditions.
「화학 연마」 는 H2SO4 가 1 ∼ 3 질량%, H2O2 가 0.05 ∼ 0.15 질량%, 잔부 물인 에칭액을 사용하고, 연마 시간을 1 시간으로 하였다.The "chemical polishing" used was an etching solution of 1 to 3 mass% of H 2 SO 4 and 0.05 to 0.15 mass% of H 2 O 2 , and the polishing time was 1 hour.
「전해 연마」 는 인산 67 % + 황산 10 % + 물 23 % 의 조건으로, 전압 10 V/㎠, 표 9 에 기재된 시간 (10 초간 전해 연마를 실시하면, 연마량은 1 ∼ 2 ㎛ 가 된다) 으로 실시하였다.Electrolytic polishing was carried out under the conditions of 67% phosphoric acid + 10% sulfuric acid + 23% water at a voltage of 10 V / cm 2 and the time shown in Table 9 (electrolytic polishing for 10 seconds yields a polishing amount of 1 to 2 占 퐉) Respectively.
상기 서술한 바와 같이 하여 제조한 실시예 및 비교예의 각 샘플에 대하여 각종 평가를 하기와 같이 실시하였다.Various evaluations of the samples prepared in the above-described Examples and Comparative Examples were carried out as follows.
(1) 표면 조도 (Rz) 의 측정 ;(1) measurement of surface roughness (Rz);
주식회사 코사카 연구소 제조 접촉 조도계 Surfcorder SE-3C 를 사용하여 JIS B0601-1994 에 준거하여 10 점 평균 조도를 조화면에 대하여 측정하였다. 측정 기준 길이 0.8 mm, 평가 길이 4 mm, 컷오프값 0.25 mm, 이송 속도 0.1 ㎜/초의 조건으로 압연 방향과 수직으로 (TD 로, 전해 동박의 경우에는 통박 방향과 수직으로) 측정 위치를 바꾸어 10 회 실시하고, 10 회 측정에 의한 값을 구하였다.Ten-point average roughness was measured with respect to the roughened surface in accordance with JIS B0601-1994 using Surfcorder SE-3C manufactured by Kosaka Laboratory Co., Ltd. The measuring position was changed to 10 times (TD, in the case of electrolytic copper foil, in the case of the electrolytic copper foil) in the rolling direction under the conditions of the measurement standard length of 0.8 mm, the evaluation length of 4 mm, the cutoff value of 0.25 mm and the feed rate of 0.1 mm / And a value obtained by ten measurements was obtained.
또한, 표면 처리 전의 동박에 대해서도 동일하게 하여 표면 조도 (Rz) 를 구해 두었다.The surface roughness (Rz) of the copper foil before the surface treatment was also determined in the same manner.
(2) 입자의 면적비 (A/B) ;(2) Area ratio of particles (A / B);
조화 입자의 표면적은 레이저 현미경에 의한 측정법을 사용하였다. 주식회사 키엔스 제조 레이저 마이크로스코프 VK8500 을 사용하여 조화 처리면의 배율 2000 배에 있어서의 100 × 100 ㎛ 상당 면적 B (실제 데이터에서는 9982.52 ㎛2) 에 있어서의 삼차원 표면적 A 를 측정하고, 삼차원 표면적 A ÷ 이차원 표면적 B = 면적비 (A/B) 로 하는 수법에 의해 설정을 실시하였다.The surface area of the coarse particles was measured by a laser microscope. Dimensional surface area A in an area B equivalent to 100 × 100 μm (9982.52 μm 2 in actual data) at a magnification of 2,000 times of the roughened surface by using a laser microscope VK8500 manufactured by Keith Co., Ltd., and the three- And surface area B = area ratio (A / B).
(3) 광택도 ;(3) glossiness;
JIS Z8741 에 준거한 닛폰 전색 공업 주식회사 제조 광택도계 핸디 글로스 미터 PG-1 을 사용하여, 압연 방향 (MD, 전해 동박의 경우에는 통박 방향) 및 압연 방향과 직각인 방향 (TD, 전해 동박의 경우에는 통박 방향과 직각인 방향) 의 각각의 입사각 60 도로 조화면에 대하여 측정하였다.(MD, in the case of an electrolytic copper foil, in the case of an electrolytic copper foil) and in a direction perpendicular to the rolling direction (TD, in the case of an electrolytic copper foil, by using a gloss gauge Handy Gloss meter PG-1 manufactured by Nippon Seisin Kogyo K.K. (Direction perpendicular to the main scanning direction).
또한, 표면 처리 전의 동박에 대해서도 동일하게 하여 광택도를 구해 두었다.The gloss of the copper foil before the surface treatment was also determined in the same manner.
(4) 헤이즈값 ;(4) haze value;
동박을 라미네이트용 열경화성 접착제가 부착된 폴리이미드 필름 (두께 50 ㎛, 우베 흥산 제조 유피렉스) 의 양면에 첩합하고, 동박을 에칭 (염화 제 2 철 수용액) 으로 제거하여 샘플 필름을 제조하였다. JIS K7136 (2000) 에 준거한 무라카미 색채 기술 연구소 제조 헤이즈미터 HM-150 을 사용하여, 샘플 필름의 헤이즈값을 측정하였다. The copper foil was laminated on both sides of a polyimide film (thickness: 50 mu m, thickness: 80 mu m, with a thermosetting adhesive for lamination) and the copper foil was removed by etching (ferric chloride aqueous solution) to prepare a sample film. The haze value of the sample film was measured using a haze meter HM-150 manufactured by Murakami Color Research Laboratory based on JIS K7136 (2000).
(5) 시인성 (수지 투명성) ;(5) visibility (resin transparency);
동박을 라미네이트용 열경화성 접착제가 부착된 폴리이미드 필름 (두께 50 ㎛, 우베 흥산 제조 유피렉스) 의 양면에 첩합하고, 동박을 에칭 (염화 제 2 철 수용액) 으로 제거하여 샘플 필름을 제조하였다. 얻어진 수지층의 일면에 인쇄물 (직경 6 ㎝ 의 흑색 원) 을 첩부하고, 반대면으로부터 수지층 너머로 인쇄물의 시인성을 판정하였다. 인쇄물의 흑색 원의 윤곽이 원주의 90 % 이상의 길이에 있어서 뚜렷한 것을 「◎」, 흑색 원의 윤곽이 원주의 80 % 이상 90 % 미만의 길이에 있어서 뚜렷한 것을 「○」 (이상 합격), 흑색 원의 윤곽이 원주의 0 ∼ 80 % 미만의 길이에 있어서 뚜렷한 것 및 윤곽이 무너진 것을 「×」 (불합격) 으로 평가하였다.The copper foil was laminated on both sides of a polyimide film (thickness: 50 mu m, thickness: 80 mu m, with a thermosetting adhesive for lamination) and the copper foil was removed by etching (ferric chloride aqueous solution) to prepare a sample film. A print (black circle having a diameter of 6 cm) was attached to one surface of the obtained resin layer, and the visibility of the print was judged from the opposite surface to the resin layer. The outline of the black circle of the printed matter is not less than 90% of the circumference, and the outline of the black circle is not less than 80% and not more than 90% of the circumference, Of the circumference of the circumference was less than 0 to 80% of the circumference, and that the contour was broken was evaluated as " x " (rejection).
(6) 필 강도 (접착 강도) ;(6) Peel strength (adhesive strength);
PC-TM-650 에 준거하여, 인장 시험기 오토그래프 100 으로 상태 (常態) 필 강도를 측정하고, 상기 상태 필 강도가 0.7 N/㎜ 이상을 적층 기판 용도에 사용할 수 있는 것으로 하였다. According to PC-TM-650, state (normal) fill strength was measured with a tensile tester Autograph 100, and the state fill strength was 0.7 N / mm or more so that it could be used for laminated board applications.
(7) 땜납 내열 평가 ;(7) Solder heat resistance evaluation;
동박을 라미네이트용 열경화성 접착제가 부착된 폴리이미드 필름 (두께 50 ㎛, 우베 흥산 제조 유피렉스) 의 양면에 첩합하였다. 얻어진 양면 적층판에 대하여, JIS C6471 에 준거한 테스트 쿠폰을 제조하였다. 제조한 테스트 쿠폰을 85 ℃, 85 %RH 의 고온 고습하에서 48 시간 노출시킨 후에, 300 ℃ 의 땜납조에 띄워 땜납 내열 특성을 평가하였다. 땜납 내열 시험 후에, 동박 조화 처리면과 폴리이미드 수지 접착면의 계면에 있어서, 테스트 쿠폰 중의 동박 면적의 5 % 이상의 면적에 있어서 부풀음에 의해 계면이 변색된 것을 × (불합격), 면적이 5 % 미만의 부풀음 변색의 경우를 ○, 전혀 부풀음 변색이 발생하지 않은 것을 ◎ 로서 평가하였다. The copper foil was bonded to both surfaces of a polyimide film (thickness: 50 mu m, Uffeyrex manufactured by Ube Industries, Ltd.) with a thermosetting adhesive for lamination. Test coupons conforming to JIS C6471 were prepared for the obtained double-sided laminates. The prepared test coupon was exposed for 48 hours under high temperature and high humidity conditions of 85 캜 and 85% RH, and then heated in a solder bath at 300 캜 to evaluate solder heat resistance characteristics. After the soldering heat resistance test, it was found that the interface was discolored by swelling at an area of 5% or more of the copper foil area in the test coupon at the interface between the copper foil roughening treatment surface and the polyimide resin adhesion surface, and the area was less than 5% Was evaluated as & cir & & cir & at all when no swelling discoloration occurred.
(8) 에칭에 의한 회로 형상 (파인 패턴 특성) (8) Circuit shape by etching (fine pattern characteristics)
동박을 라미네이트용 열경화성 접착제가 부착된 폴리이미드 필름 (두께 50 ㎛, 우베 흥산 제조 유피렉스) 의 양면에 첩합하였다. 파인 패턴 회로 형성을 실시하기 위해서 동박 두께를 동일하게 할 필요가 있고, 여기서는 12 ㎛ 동박 두께를 기준으로 하였다. 즉, 12 ㎛ 보다 두께가 두꺼운 경우에는, 전해 연마에 의해 12 ㎛ 두께까지 두께를 줄였다. 한편 12 ㎛ 보다 두께가 얇은 경우에는, 구리 도금 처리에 의해 12 ㎛ 두께까지 두께를 늘렸다. 얻어진 양면 적층판의 편면측에 대하여, 적층판의 동박 광택면측에 감광성 레지스트 도포 및 노광 공정에 의해 파인 패턴 회로를 인쇄하고, 동박의 불필요 부분을 하기 조건으로 에칭 처리를 실시하여, L/S = 20/20 ㎛ 가 되는 파인 패턴 회로를 형성하였다. 여기서 회로폭은 회로 단면의 보텀 폭이 20 ㎛ 가 되도록 하였다.The copper foil was bonded to both surfaces of a polyimide film (thickness: 50 mu m, Uffeyrex manufactured by Ube Industries, Ltd.) with a thermosetting adhesive for lamination. In order to form a fine pattern circuit, it is necessary to make the thickness of the copper foil the same, and here, the thickness of the copper foil of 12 탆 is used as a reference. That is, when the thickness is thicker than 12 탆, the thickness is reduced to 12 탆 by electrolytic polishing. On the other hand, when the thickness is thinner than 12 탆, the thickness is increased to 12 탆 by copper plating treatment. A fine pattern circuit was printed on the copper foil glossy side of the obtained double-sided laminated board on the side of the laminated copper foil by applying a photosensitive resist and an exposure step and an unnecessary portion of the copper foil was etched under the following conditions to obtain L / A fine pattern circuit having a thickness of 20 mu m was formed. Here, the circuit width was such that the bottom width of the circuit section was 20 μm.
(에칭 조건) (Etching condition)
장치 : 스프레이식 소형 에칭 장치 Apparatus: Spray type small etching equipment
스프레이압:0.2 ㎫ Spray pressure: 0.2 MPa
에칭액:염화 제 2 철 수용액 (비중 40 보메) Etching solution: Ferric chloride aqueous solution (specific gravity 40 bar)
액 온도:50 ℃ Liquid temperature: 50 ℃
파인 패턴 회로 형성 후에, 45 ℃ 의 NaOH 수용액에 1 분간 침지시켜 감광성 레지스트막을 박리하였다.After forming a fine patterned circuit, the photosensitive resist film was peeled by immersing in an aqueous NaOH solution at 45 캜 for one minute.
(9) 에칭 팩터 (Ef) 의 산출(9) Calculation of etching factor (Ef)
상기에서 얻어진 파인 패턴 회로 샘플을 히타치 하이테크놀로지즈사 제조 주사형 전자 현미경 사진 S4700 을 사용하여, 2000 배의 배율로 회로 상부로부터 관찰을 실시하고, 회로 상부의 탑 폭 (Wa) 과 회로 저부의 보텀 폭 (Wb) 을 측정하였다. 동박 두께 (T) 는 12 ㎛ 로 하였다. 에칭 팩터 (Ef) 는 하기 식에 의해 산출하였다.The fine pattern circuit sample obtained above was observed from the top of the circuit at a magnification of 2000 times using a scanning electron microscope photograph S4700 manufactured by Hitachi High Technologies Corporation and the top width Wa at the top of the circuit and the bottom width (Wb) was measured. The thickness (T) of the copper foil was set to 12 탆. The etch factor Ef was calculated by the following equation.
에칭 팩터 (Ef) = (2 × T)/(Wb - Wa) Etching factor Ef = (2 x T) / (Wb - Wa)
(10) 전송 손실의 측정(10) Measurement of transmission loss
두께 18 ㎛ 의 각 샘플에 대하여, 시판되는 액정 폴리머 수지 ((주) 쿠라레 제조 Vecstar CTZ-50 ㎛) 와 첩합한 후, 에칭으로 특성 임피던스가 50 Ω 가 되도록 마이크로 스트립 선로를 형성하고, HP 사 제조의 네트워크 애널라이저 HP8720C 를 사용하여 투과 계수를 측정하고, 주파수 20 ㎓ 및 주파수 40 ㎓ 에서의 전송 손실을 구하였다. 주파수 20 ㎓ 에 있어서의 전송 손실의 평가로서, 3.7 dB/10 ㎝ 미만을 ◎, 3.7 dB/10 ㎝ 이상 또한 4.1 dB/10 ㎝ 미만을 ○, 4.1 dB/10 ㎝ 이상 또한 5.0 dB/10 ㎝ 미만을 △, 5.0 dB/10 ㎝ 이상을 × 로 하였다.(Vecstar CTZ-50 占 퐉, manufactured by Kuraray Co., Ltd.) for each sample having a thickness of 18 占 퐉, a microstrip line was formed so as to have a characteristic impedance of 50? By etching, The transmission coefficient was measured using a network analyzer HP8720C manufactured by Hitachi, Ltd., and the transmission loss was measured at a frequency of 20 GHz and a frequency of 40 GHz. The evaluation of the transmission loss at a frequency of 20 ㎓ was ◎ for less than 3.7 dB / 10 cm, ◯ for more than 3.7 dB / 10 cm and less than 4.1 dB / 10 cm, and less than 5.0 dB / 10 cm △, and 5.0 dB / 10 ㎝ or more, respectively.
상기 각 시험의 조건 및 평가를 표 1 ∼ 10 에 나타낸다.Conditions and evaluation of each of the above tests are shown in Tables 1 to 10.
[평가 결과][Evaluation results]
실시예 1 ∼ 24 는 모두 헤이즈값, 시인성 및 필 강도가 양호하였다. 또, 땜납 내열 평가도 양호하였다.In Examples 1 to 24, haze value, visibility and peel strength were all good. Also, solder heat resistance evaluation was good.
비교예 1 ∼ 2, 4, 7 ∼ 11, 13 은 헤이즈값이 현저하게 높고, 표면 조도도 컸기 때문에, 시인성이 불량이었다.In Comparative Examples 1 to 2, 4, 7 to 11, and 13, since the haze value was remarkably high and the surface roughness was large, the visibility was poor.
비교예 3, 5, 6, 12 는 시인성은 우수했지만, 필 강도가 불충분하고, 기판 밀착성이 불량이었다. 또, 비교예 1 ∼ 13 은 땜납 내열 평가가 불량이었다. In Comparative Examples 3, 5, 6 and 12, the visibility was excellent, but the peel strength was insufficient and the substrate adhesion was poor. In Comparative Examples 1 to 13, the solder heat resistance evaluation was poor.
또, 실시예 5 는 실시예 15 와 Rz, MD 의 60 도 광택도, 표면적비 A/B 가 거의 동일한 값이지만, 실시예 5 의 조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C 의 값이 0.84 와 0.80 ∼ 1.40 의 범위 내였기 때문에, C 의 값이 0.75 와 0.80 ∼ 1.40 의 범위 외인 실시예 15 보다 헤이즈값이 작아졌다. In Example 5, the 60 degree glossiness and the surface area ratio A / B of Rz and MD of Example 15 were almost the same, but the 60 degree glossiness of MD and the 60 degree glossiness of TD of the roughened surface of Example 5 Was within the range of 0.84 and 0.80 to 1.40, the haze value was smaller than that of Example 15 in which the value of C was outside the range of 0.75 and 0.80 to 1.40.
동일한 이유로 실시예 16 은 실시예 17 보다 헤이즈값이 작아졌다.For the same reason, the haze value of Example 16 was smaller than that of Example 17.
도 1 에, 상기 Rz 평가시의 (a) 비교예 1, (b) 비교예 2, (c) 비교예 3, (d) 비교예 4, (e) 실시예 1, (f) 실시예 2 의 동박 표면의 SEM 관찰 사진을 각각 나타낸다.1, (b), (c), (d), (d) and (e) Of the surface of the copper foil.
Claims (19)
상기 조화 처리 표면의 100 × 100 ㎛ 상당 면적 B 에 있어서의 삼차원 표면적 A 와, 상기 면적 B 의 비 A/B 가 1.90 ∼ 2.40 인 표면 처리 동박.The roughened surface of the surface of the copper foil is roughened, the average roughness Rz of the roots of the roughened surface is 0.20 to 0.80 mu m, the 60 degree glossiness of the MD of the roughened surface is 76 to 350%
And a ratio A / B of the area B of 1.90 to 2.40 in the area B equivalent to 100 x 100 mu m of the roughened surface.
상기 MD 의 60 도 광택도가 90 ∼ 250 % 인 표면 처리 동박.The method according to claim 1,
Wherein the MD has a 60 degree gloss of 90 to 250%.
상기 TD 의 평균 조도 Rz 가 0.30 ∼ 0.60 ㎛ 인 표면 처리 동박.The method according to claim 1,
Wherein the average roughness Rz of the TD is 0.30 to 0.60 mu m.
상기 A/B 가 2.00 ∼ 2.20 인 표면 처리 동박.The method according to claim 1,
Wherein said A / B is from 2.00 to 2.20.
조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C (C = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.80 ∼ 1.40 인 표면 처리 동박.The method according to claim 1,
(C = (60 degree gloss of MD) / (60 degree glossiness of TD)) of 60 degree gloss of MD and 60 degree gloss of TD on the roughened surface is 0.80 to 1.40.
조화 처리 표면의 MD 의 60 도 광택도와 TD 의 60 도 광택도의 비 C (C = (MD 의 60 도 광택도)/(TD 의 60 도 광택도)) 가 0.90 ∼ 1.35 인 표면 처리 동박.6. The method of claim 5,
(C = (60 degree gloss of MD) / (60 degree glossiness of TD)) of 60 degree gloss of MD and 60 degree gloss of TD on the roughened surface is 0.90 to 1.35.
상기 동박을 조화 처리 표면측으로부터 두께 50 ㎛ 의 수지 기판의 양면에 첩합한 후, 에칭으로 상기 양면의 동박을 제거했을 때, 상기 수지 기판의 헤이즈값이 20 ∼ 70 % 가 되는 표면 처리 동박.The method according to claim 1,
Wherein the resin substrate has a haze value of 20 to 70% when the copper foil is bonded to both surfaces of a resin substrate having a thickness of 50 占 퐉 from the roughened surface side and then the copper foils on both sides are removed by etching.
제 13 항에 기재된 프린트 배선판을 적어도 1 개와, 또 하나의 제 13 항에 기재된 프린트 배선판 또는 제 13 항에 기재된 프린트 배선판과는 상이한 프린트 배선판을 접속하는 공정을 포함하는, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법
에 따라 제조된 프린트 배선판이 적어도 1 개 접속된 프린트 배선판을 1 개 이상 사용한 전자 기기.A method for producing a printed wiring board having two or more printed wiring boards connected by two or more of the printed wiring boards according to claim 13,
A printed wiring board comprising at least one printed wiring board according to claim 13, and a step of connecting a printed wiring board different from the printed wiring board according to claim 13 or the printed wiring board according to claim 13, Of manufacturing printed wiring board
Wherein at least one printed wiring board manufactured in accordance with the present invention is connected to at least one printed wiring board.
제 13 항에 기재된 프린트 배선판, 또는,
제 13 항에 기재된 프린트 배선판을 적어도 1 개와, 또 하나의 제 13 항에 기재된 프린트 배선판 또는 제 13 항에 기재된 프린트 배선판과는 상이한 프린트 배선판을 접속하는 공정을 포함하는, 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법에 따라 제조된 프린트 배선판이 2 개 이상 접속된 프린트 배선판과 부품을 접속하는 공정
을 적어도 포함하는 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조하는 방법.A step of connecting at least one printed wiring board according to claim 13 to another printed wiring board different from the printed wiring board according to claim 13 or the printed wiring board according to claim 13;
A printed wiring board according to claim 13,
A printed wiring board comprising at least one printed wiring board according to claim 13, and a step of connecting a printed wiring board different from the printed wiring board according to claim 13 or the printed wiring board according to claim 13, Connecting a printed wiring board having two or more printed wiring boards manufactured according to the method for manufacturing a printed wiring board to a component
Wherein at least two printed wiring boards including at least a printed wiring board are connected.
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012122448 | 2012-05-11 | ||
JPJP-P-2012-122448 | 2012-05-11 | ||
JPJP-P-2013-003867 | 2013-01-11 | ||
JP2013003867 | 2013-01-11 | ||
JPJP-P-2013-008519 | 2013-01-21 | ||
JP2013008519A JP5475897B1 (en) | 2012-05-11 | 2013-01-21 | Surface-treated copper foil and laminate using the same, copper foil, printed wiring board, electronic device, and method for manufacturing printed wiring board |
PCT/JP2013/062658 WO2013168646A1 (en) | 2012-05-11 | 2013-04-30 | Surface-treated copper foil and laminate using same, copper foil, printed wiring board, electronic device, and process for producing printed wiring board |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020167030318A Division KR101822325B1 (en) | 2012-05-11 | 2013-04-30 | Surface-treated copper foil and laminate using same, copper foil, printed wiring board, electronic device, and process for producing printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150008482A KR20150008482A (en) | 2015-01-22 |
KR101704892B1 true KR101704892B1 (en) | 2017-02-08 |
Family
ID=49550688
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020167030318A KR101822325B1 (en) | 2012-05-11 | 2013-04-30 | Surface-treated copper foil and laminate using same, copper foil, printed wiring board, electronic device, and process for producing printed wiring board |
KR1020147034840A KR101704892B1 (en) | 2012-05-11 | 2013-04-30 | Surface-treated copper foil and laminate using same, copper foil, printed wiring board, electronic device, and process for producing printed wiring board |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020167030318A KR101822325B1 (en) | 2012-05-11 | 2013-04-30 | Surface-treated copper foil and laminate using same, copper foil, printed wiring board, electronic device, and process for producing printed wiring board |
Country Status (7)
Country | Link |
---|---|
JP (1) | JP5475897B1 (en) |
KR (2) | KR101822325B1 (en) |
CN (2) | CN104271813B (en) |
MY (2) | MY194478A (en) |
PH (1) | PH12014502509A1 (en) |
TW (1) | TWI479036B (en) |
WO (1) | WO2013168646A1 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5822669B2 (en) * | 2011-02-18 | 2015-11-24 | Jx日鉱日石金属株式会社 | Copper foil for producing graphene and method for producing graphene using the same |
JP5850720B2 (en) | 2011-06-02 | 2016-02-03 | Jx日鉱日石金属株式会社 | Copper foil for producing graphene and method for producing graphene |
CN103596879B (en) | 2011-06-02 | 2018-06-12 | Jx日矿日石金属株式会社 | The manufacturing method of graphene manufacture copper foil and graphene |
JP5721609B2 (en) | 2011-11-15 | 2015-05-20 | Jx日鉱日石金属株式会社 | Copper foil for producing graphene and method for producing graphene |
JP5885790B2 (en) * | 2013-08-20 | 2016-03-15 | Jx金属株式会社 | Surface treated copper foil and laminated board using the same, copper foil with carrier, printed wiring board, electronic device, method for manufacturing electronic device, and method for manufacturing printed wiring board |
JP5710737B1 (en) * | 2013-11-29 | 2015-04-30 | Jx日鉱日石金属株式会社 | Surface-treated copper foil, laminated board, printed wiring board, printed circuit board, and electronic equipment |
JP5756547B1 (en) * | 2014-04-28 | 2015-07-29 | 株式会社Shカッパープロダクツ | Surface-treated copper foil and laminate |
JP6078024B2 (en) | 2014-06-13 | 2017-02-08 | Jx金属株式会社 | Rolled copper foil for producing a two-dimensional hexagonal lattice compound and a method for producing a two-dimensional hexagonal lattice compound |
TWI676405B (en) * | 2016-07-26 | 2019-11-01 | 日商Jx金屬股份有限公司 | Printed wiring boards, electronic equipment, ducts and metal materials |
JP6479254B2 (en) * | 2016-09-12 | 2019-03-06 | 古河電気工業株式会社 | Copper foil and copper-clad laminate having the same |
CN108697006B (en) * | 2017-03-31 | 2021-07-16 | Jx金属株式会社 | Surface-treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device |
KR102349377B1 (en) * | 2019-12-19 | 2022-01-12 | 일진머티리얼즈 주식회사 | Surface-treated copper foil, preparing method thereof, copper foil laminate including the same, and printed wiring board including the same |
CN112566373B (en) * | 2020-11-13 | 2022-11-04 | 广东工业大学 | Coarsening method based on tin template |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004098659A (en) * | 2002-07-19 | 2004-04-02 | Ube Ind Ltd | Copper-clad laminate and its manufacturing process |
JP2007332418A (en) * | 2006-06-15 | 2007-12-27 | Fukuda Metal Foil & Powder Co Ltd | Surface treated copper foil |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2849059B2 (en) | 1995-09-28 | 1999-01-20 | 日鉱グールド・フォイル株式会社 | Processing method of copper foil for printed circuit |
US6984456B2 (en) * | 2002-05-13 | 2006-01-10 | Mitsui Mining & Smelting Co., Ltd. | Flexible printed wiring board for chip-on flexibles |
US7341796B2 (en) * | 2004-02-17 | 2008-03-11 | Nippon Mining & Metals Co., Ltd | Copper foil having blackened surface or layer |
JP2005344174A (en) * | 2004-06-03 | 2005-12-15 | Mitsui Mining & Smelting Co Ltd | Surface-treated copper foil, flexible copper-clad laminate manufactured using the same, and film carrier tape |
TWI285686B (en) * | 2005-03-31 | 2007-08-21 | Mitsui Mining & Smelting Co | Electrolytic copper foil and process for producing electrolytic copper foil, surface treated electrolytic copper foil using said electrolytic copper foil, and copper-clad laminate plate and printed wiring board using said surface treated electrolytic |
KR20070044774A (en) * | 2005-10-25 | 2007-04-30 | 미쓰이 긴조꾸 고교 가부시키가이샤 | Two-layer flexible printed wiring board and method for manufacturing the same |
CN101297067A (en) * | 2005-10-31 | 2008-10-29 | 三井金属矿业株式会社 | Method for producing electrolytic copper foil, electrolytic copper foil obtained by the production method, surface-treated copper foil obtained using the electrolytic copper foil, and copper-clad laminate obtained using the electrolytic copper foil or the surface-treated copper foil |
TW200738913A (en) * | 2006-03-10 | 2007-10-16 | Mitsui Mining & Smelting Co | Surface treated elctrolytic copper foil and process for producing the same |
JP2007332458A (en) | 2006-05-18 | 2007-12-27 | Sony Corp | Vapor deposition apparatus, and vapor deposition source, and display device manufacturing method |
JP4240506B2 (en) * | 2006-09-05 | 2009-03-18 | 三井金属鉱業株式会社 | Manufacturing method of film carrier tape for mounting electronic components |
JP5129642B2 (en) * | 2007-04-19 | 2013-01-30 | 三井金属鉱業株式会社 | Surface treated copper foil, copper clad laminate obtained using the surface treated copper foil, and printed wiring board obtained using the copper clad laminate |
CN102224281B (en) * | 2008-11-25 | 2014-03-26 | 吉坤日矿日石金属株式会社 | Copper foil for printed circuit |
CN102216078B (en) * | 2009-12-22 | 2015-03-25 | Jx日矿日石金属株式会社 | Method for producing laminate, and laminate |
JP5242710B2 (en) * | 2010-01-22 | 2013-07-24 | 古河電気工業株式会社 | Roughening copper foil, copper clad laminate and printed wiring board |
JP5411192B2 (en) * | 2011-03-25 | 2014-02-12 | Jx日鉱日石金属株式会社 | Rolled copper foil and method for producing the same |
JP5261595B1 (en) * | 2012-06-29 | 2013-08-14 | Jx日鉱日石金属株式会社 | Rolled copper foil, method for producing the same, and laminate |
-
2013
- 2013-01-21 JP JP2013008519A patent/JP5475897B1/en active Active
- 2013-04-29 TW TW102115229A patent/TWI479036B/en active
- 2013-04-30 MY MYPI2018001779A patent/MY194478A/en unknown
- 2013-04-30 KR KR1020167030318A patent/KR101822325B1/en active IP Right Grant
- 2013-04-30 KR KR1020147034840A patent/KR101704892B1/en active IP Right Grant
- 2013-04-30 WO PCT/JP2013/062658 patent/WO2013168646A1/en active Application Filing
- 2013-04-30 MY MYPI2014703339A patent/MY171074A/en unknown
- 2013-04-30 CN CN201380024196.1A patent/CN104271813B/en active Active
- 2013-04-30 CN CN201710102484.4A patent/CN107022774A/en active Pending
-
2014
- 2014-11-10 PH PH12014502509A patent/PH12014502509A1/en unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004098659A (en) * | 2002-07-19 | 2004-04-02 | Ube Ind Ltd | Copper-clad laminate and its manufacturing process |
JP2007332418A (en) * | 2006-06-15 | 2007-12-27 | Fukuda Metal Foil & Powder Co Ltd | Surface treated copper foil |
Also Published As
Publication number | Publication date |
---|---|
PH12014502509B1 (en) | 2014-12-22 |
PH12014502509A1 (en) | 2014-12-22 |
JP5475897B1 (en) | 2014-04-16 |
CN107022774A (en) | 2017-08-08 |
KR101822325B1 (en) | 2018-01-25 |
KR20150008482A (en) | 2015-01-22 |
JP2014148691A (en) | 2014-08-21 |
WO2013168646A1 (en) | 2013-11-14 |
CN104271813A (en) | 2015-01-07 |
CN104271813B (en) | 2018-08-28 |
KR20160128467A (en) | 2016-11-07 |
TWI479036B (en) | 2015-04-01 |
MY194478A (en) | 2022-11-30 |
MY171074A (en) | 2019-09-24 |
TW201402840A (en) | 2014-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101704892B1 (en) | Surface-treated copper foil and laminate using same, copper foil, printed wiring board, electronic device, and process for producing printed wiring board | |
KR101751622B1 (en) | Surface-treated copper foil and laminated sheet, printed wiring board, and electronic device using same, as well as method for producing printed wiring board | |
KR20160129916A (en) | Surface-treated copper foil and laminate using same, copper foil, printed wiring board, electronic device, and process for producing printed wiring board | |
KR101887791B1 (en) | Treated surface copper foil, copper-clad laminate, printed wiring board, electronic device, and printed wiring board manufacturing method | |
KR101632792B1 (en) | Surface-treated copper foil, and laminate, printed wiring board and electronic device using the same, and method of maunfacturing printed wiring board | |
KR101752528B1 (en) | Surface-treated copper foil, and laminate, copper foil, printed wiring board and electronic device using the same, and method of maunfacturing printed wiring board | |
KR101456419B1 (en) | Surface-treated copper foil and laminate using the same | |
KR20150103306A (en) | Laminate and copper-clad laminate using same | |
KR101716988B1 (en) | Surface-treated copper foil and laminated board using same | |
KR101660663B1 (en) | Surface-treated copper foil and laminate using same, copper-clad laminate, printed circuit board, and electronic device | |
JP5855244B2 (en) | Surface-treated copper foil, laminate using the same, printed wiring board, electronic device, and method for producing printed wiring board | |
KR101631423B1 (en) | Surface-treated copper foil and laminate using same | |
JP6081883B2 (en) | Copper foil, laminated board using the same, method for manufacturing electronic device, and method for manufacturing printed wiring board | |
JP2014148747A (en) | Surface-treated copper foil and laminate, printed wiring board, and electronic apparatus with use of the foil, and manufacturing method of printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20200103 Year of fee payment: 4 |