KR101686696B1 - 타이머 모듈 내 신호 액티비티 및 모듈 액티비티를 테스트하는 방법 및 타이머 모듈 - Google Patents

타이머 모듈 내 신호 액티비티 및 모듈 액티비티를 테스트하는 방법 및 타이머 모듈 Download PDF

Info

Publication number
KR101686696B1
KR101686696B1 KR1020127025761A KR20127025761A KR101686696B1 KR 101686696 B1 KR101686696 B1 KR 101686696B1 KR 1020127025761 A KR1020127025761 A KR 1020127025761A KR 20127025761 A KR20127025761 A KR 20127025761A KR 101686696 B1 KR101686696 B1 KR 101686696B1
Authority
KR
South Korea
Prior art keywords
activity
signal
timer module
module
unit
Prior art date
Application number
KR1020127025761A
Other languages
English (en)
Other versions
KR20130009984A (ko
Inventor
에버하르트 뵐
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20130009984A publication Critical patent/KR20130009984A/ko
Application granted granted Critical
Publication of KR101686696B1 publication Critical patent/KR101686696B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G06F11/0739—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function in a data processing system embedded in automotive or aircraft systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3013—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is an embedded system, i.e. a combination of hardware and software dedicated to perform a certain function in mobile devices, printers, automotive or aircraft systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available

Abstract

본 발명은 상태 레지스터를 포함하는 타이머 모듈에 관한 것이다. 이때 상기 타이머 모듈은 외부 연산 유닛과 연결될 수 있으며 또한 상기 타이머 모듈(100)의 내부 신호 및/또는 상기 타이머 모듈의 내부 유닛 및/또는 상기 내부 유닛에서의 프로세스에 대한 하나 이상의 액티비티 신호를 발생시키며, 액티비티가 결정되는 경우 상태 레지스터에 액티비티 상태를 등록하고 및 상기 외부 연산 유닛에 의해 결정되는 때마다 상기 외부 연산 유닛의 액티비티 상태를 조회 및 리셋하는 수단을 갖는다. 또한, 상기 상태 레지스터에 등록된 액티비티 상태는 외부 연산 유닛에 의해 리셋될 때까지 변경되지 않는다.

Description

타이머 모듈 내 신호 액티비티 및 모듈 액티비티를 테스트하는 방법 및 타이머 모듈{METHOD FOR TESTING SIGNAL AND MODULE ACTIVITES IN A TIMER MODULE AND TIMER MODULE}
본 발명은 타이머 모듈 내 신호 액티비티 및 모듈 액티비티를 테스트하는 방법 및 타이머 모듈에 관한 것이다.
그와 같은 테스트는 타이머 모듈에서, 특히 자동차 분야의 제어 장치에서 지금까지 종래기술에 따라서는 이용되지 못하고 있지만, 이와 같은 테스트는 훨씬 더 양호한 보안성을 구현하고 있다. 그에 반해 타이머 유닛의 출력 신호의 정확성을 테스트하는 것이 일반적이다. 그 외에도 CPU를 통해 외부 와치독의 정기적 조회(폴링)에 의해 상기 CPU의 액티비티를 감시하는 것이 일반적이다.
독립항들에 따른 본 발명은 타이머 모듈, 특히 더 높은 보안 요구사항을 충족시키는 제어 장치의 타이머 모듈을 구현하도록 할 수 있는데, 상기 타이머 모듈의 신호 출력의 결함 및 액티비티가 테스트될 수 있을 뿐만 아니라 상기 타이머 모듈의 내부 신호들 및 유닛들의 액티비티가 이들에 할당된 외부 연산 유닛 또는 CPU를 통해 조회(폴링)에 의해 테스트될 수 있기 때문이다. 여러 신호들을 위한 카운터를 포함하는 와치독 및 상기 와치독을 위한 추가적 타임 베이스를 위한 하드웨어 외에도, 상기 와치독 내 여러 신호들에 대한 여러 타임아웃 값의 구성이 절약되는데, 상기 조회가 상기 외부 연산 유닛에 의해 결정된 시점마다 상기 외부 연산 유닛을 통해 이루어지기 때문이다. 그러므로 2개 조회를 교번하는 조건들 사이의 지속 시간을 적응하도록, 상기 타이머 모듈 내에서 시간이 구성될 필요가 없다.
그외 장점들 및 개선점들은 종속항의 특징들 및 도면의 상세한 설명에서 비롯한다.
독립항들에 의거해 타이머 모듈 내부 클록 신호 또는 대응 클록 발생기 유닛 및/또는 타이머 모듈 내부 라우팅 유닛의 액티비티를 감시할 수 있다는 것이 특히 유리한데, 상기 유닛들 또는 신호들의 인액티비티 때문에 상기 타이머 모듈의 기능이 특히 현저히 제한받으므로 상기 인액티비티의 가능한 한 신속하고 확실한 인식이 예를 들어 스타트 바로 직후 테스트 시에 기대되기 때문이다.
유리한 실시예로서 상기 액티비티 상태 식별(신호/유닛 활성) 외에 에러 상태 식별(발생된 신호 에러 있음)도 상기 상태 레지스터 안에 제공할 수 있는데, 상기 정보들의 공동 평가는 상기 연산 유닛을 통해 정확한 동작의 특히 확실한 인식을 가능하게 만들기 때문이다. 에러 식별이 없다는 것은 적절하게 식별된 신호에 에러가 없음을 의미하거나 또는 신호 테스트에 필요한 신호들 또는 유닛들의 인액티비티 때문에 에러에 대한 테스트가 실시될 수 없었음을 의미한다. 대응 신호들 및 유닛들의 액티비티가 상태 레지스터 내에서 액티비티 식별을 통해 확인되면, 상기 신호가 에러 없는 경우보다 더 높은 보안성을 갖는 것으로 생각될 수 있다.
도 1은 타이머 모듈의 개략도이다.
도 2는 모니터 모듈의 개략도이다.
도 3은 액티비티 테스트를 위한 회로도이다.
도 4는 타이머 모듈에서 신호 액티비티 및 모듈 액티비티의 테스트를 위한 방법의 흐름도이다.
제어 장치의 타이머 모듈은 바람직하게는 제어 장치, 예를 들어 차량 제어 장치의 마이크로컨트롤러 내 IP 블록으로서 실행될 수 있다. 상기 블록은 시간 함수 및 삼각 함수를 통합하며, 차량의 센서 장치(예를 들어 ESP의 요레이트 센서)로부터 신호들을 수신 내지 평가하며 차량의 액추에이터에(예를 들어 방향 전환시 구동 동력학에) 영향을 준다. 하기에 설명하는 것처럼 그와 같은 타이머가 대안적으로는 최종단 안에 통합될 수 있거나 또는 별도로 제공될 수도 있지만, 상기 타이머는 구성가능한 유닛(예를 들어 외부 연산 유닛)을 항상 필요로하며, 상기 제어 장치-마이크로컨트롤러 내에 통합하는 경우 이것은 예를 들어 상기 제어 장치-CPU이거나 또는 다른 제어 장치-CPU (또는 연산 유닛)가 될 수 있다.
도 1에는 예시적인 타이머 모듈(100)의 전체 아키텍쳐가 도시되어 있다. 간략하게, 상기 타이머 모듈의 전체 아키텍쳐는 라우팅 유닛(101)에 값들을 출력할 수 있는 신호 입력 유닛(들)(116)을 가지며, 상기 값들은 다른 모듈들에서 처리되며 처리된 값들은 라우팅 유닛(101)에 의해 출력 유닛(114)에 전송된다. 하기에 설명하는 모듈의 병렬 동작을 통해 짧은 시간 내에 많은 요구 사항들이 취급될 수 있다. 일정한 모듈들이 필요하지 않게 되면, 이들 모듈은 에너지 절약(전력 소비, 온도 저감)을 위해 차단될 수 있다.
상기 타이머 모듈(100)의 핵심은 중앙 라우팅 유닛(101)으로서, 중앙 라우팅 유닛에 입력 유닛(예를 들어 모듈(들)(116)), 출력 유닛(예를 들어 모듈(들)(114)), 처리 유닛(예를 들어 모듈(109)) 및 저장 유닛들 (예를 들어 모듈(120))이 연결되어 있다.
상기 라우팅 유닛(101)은 상기 모듈들을 플렉시블하고 구성가능하게 서로 연결하며 또한 블록킹 요청 및 데이터 전송을 통해 타이머 모듈에 대한 새로운 인터럽트 컨셉을 실행한다. 인터럽트 컨트롤러의 실시 없이 상기 라우팅 유닛이 동작하면, 이는 면적 및 칩 원가를 절약할 수 있게 해준다. 상기 타이머 유닛(100)의 중심 개념은 데이터 스트림을 위한 라우팅 유닛(101)의 라우팅 메카니즘이다. 상기 라우팅 유닛(101)과 연결되어 있는 타이머 모듈(100)의 각각의 모듈 (또는 서브 모듈)은 많은 라우팅 유닛-라이트 채널(데이터 소스) 및 많은 라우팅 유닛-리드 채널(데이터 싱크)을 가질 수도 있다. 상기 라우팅 유닛(101)의 사상은 임의의 데이터 소스와 임의의 데이터 싱크를 플렉시블하고 효율적으로 연결하는 것이다. 이는 아직 공개되지 않은 DE 10200900189호에서 알 수 있는 것처럼 데이터 라우팅 메커니즘에 의해 구현될 수 있다.
상기 파리미터 메모리 모듈(120)은 3개의 서브 유닛(121, 122 및 123)으로 구성된다. 상기 서브 유닛(121)은 FIFO(선입선출)-메모리(122)와 라우팅 유닛(101) 사이 인터페이스이다. 상기 서브 유닛(123)은 상기 모듈들 또는 다중화 장치(112) (하기 참고)의 범용 버스 인터페이스들과 상기 FIFO(122) 사이 데이터 인터페이스이다. 상기 파라미터 메모리 모듈(120)은 수신하는 데이터 특성에 대한 데이터 메모리로서 또는 발신 데이터에 대한 파라미터 메모리로서 이용될 수 있다. 상기 데이터는 상기 FIFO 서브 유닛(122) 내에 논리적으로 위치하는 메모리에, 예를 들어 RAM에 저장된다.
(바람직하게는 복수의 입력으로 구성되는) 상기 타이머 입력 모듈(116)은 상기 타이머 모듈(100)의 입력 신호의 필터링 및 기록을 책임진다. 상기 입력 신호들의 여러 특성들은 상기 타이머 입력 모듈(116)의 채널들 내에서 측정될 수 있다. 이때 타이머 입력 모듈(116) 내에서 상기 신호들은 시간 정보 및 다른 물리 정보와 링크되며 또한 처리하고 상기 출력 유닛(114) 내에 중간 저장한 후에는 출력 신호의 발생에 이용된다. 상기 물리 정보는 예를 들어 전동기의 각도 또는 각각의 다른 물리적 변수, 예를 들어 질량, 온도, 액체의 수위, 진동의 위상 위치, 많은 이벤트(에지) 또는 한 신호의 주기 지속시간이다. 입력 특성들은 예를 들어 새로운 신호 레벨과 함께 검출된 상승 또는 하강 입력 에지의 타임 스탬프 값을 포함할 수 있거나 또는 PWM 전체 한 주기에 대한 PWM 길이 및 실제 타임 스탬프와 함께 채널 릴리즈 이후 상기 에지들의 수를 포함할 수 있다. 그러므로 입력 신호에 할당되는 값들은, 입력 이벤트의 시점에 각도 베이스의 값 및 타임 베이스의 값처럼, 상기 입력 신호를 특성화하며 상기 라우팅 유닛(101)에 연결된 그 외 모듈들에서 연산을 허용하며(예를 들어 모듈(109)) 또한 출력 유닛(출력 유닛(114))에 제공할 수 있으며, 실제 타임 베이스 및/또는 각도 베이스 값들과 관련한 전송값들에 의존하여 상기 출력 유닛 내에서 출력 신호들이 발생하는 출력 유닛(출력 유닛(114))에 반응할 수 있다.
진보한 데이터 처리를 위해 상기 타이머 입력 모듈(116)의 검출된 입력 특성들은 라우팅 유닛(101)을 통해 상기 타이머 모듈(100)의 그 외 처리 유닛들로 라우팅될 수 있다.
클록 처리 유닛(102)은 카운터 및 타이머 모듈(100)의 클록 생성을 책임진다. 상기 유닛은 구성가능한 클록을 가지며 또한 시간 관련 카운터도 위치 관련 카운터도 포함하는 타임 베이스 유닛(103)은 상기 타이머 모듈(100)에 대한 공동의 타임 베이스를 제공하거나 또는 실제 시간 정보 및 위치 정보(예를 들어 각도)를 갖는다.
상기 개별 모듈들은 클록 및 타임 베이스를 제공받으며 또한 상기 라우팅 유닛(101)에 의해 데이터를 서로 교환한다. 상기 개별 모듈들 안에 분산된 비교기들을 통해 상기 데이터들은 실제 시간 및/또는 위치에 대하여 비교되며 이때 채택된 결정들이, 예를 들어 출력 신호의 스위칭처럼, 신호화된다.
상기 라우팅 유닛(101)을 이용해 데이터를 라우팅하는 경우 분기 유닛(111)은 하나의 모듈 또는 여러 모듈 안 복수의 데이터 싱크에도 한 소스의 데이터를 이용하는데, 일반적으로 소스의 날짜 판독을 일 회만 허용하는 차단적 판독이 데이터에 제공되기 때문이다. 라우팅 유닛(101)에 기록할 수 있는 타이머 모듈(100)의 서브 모듈 채널에 대한 각각의 라이트 어드레스가 단일의 모듈에 의해서만 판독될 수 있기 때문에, 데이터 스트림을 여러 모듈에 동시에 이용할 수 없다. 이는, 수신기에 의해 상기 데이터가 판독된 후, 예를 들어 DPLL 모듈(104)에 대해 제공될 수 있는 것처럼, 소스들에는 적용되지 않으며, 이들 소스는 이들의 데이터를 무효로 만들지는 않는다. 정규 모듈들에 대한 상기 문제를 해결하기 위해, 분기 유닛(111)은 데이터 스트림을 여러 번 복제할 수 있다. 상기 서브 모듈(111)은 입력 채널 및 출력 채널을 이용한다. 수신 데이터를 복제하기 위해, 대응 입력 채널은 하나 또는 복수의 출력 채널에 매핑될 수 있다.
상기 DPLL(디지털 위상 고정 루프) 모듈(104)은 주파수 다중화에 이용된다. 상기 모듈(104)을 위해 위치 또는 값 정보의 정확성은 입력 주파수가 빠르게 변하는 애플리케이션들의 경우에도 더 크게 달성될 수 있다. 상기 DPLL 모듈(104)은 위치 관련 입력 신호들로부터 펄스를 발생시키며, 상기 펄스는 타임 베이스 유닛(103)에서 상기 위치 정보를 더 세밀하게 분할하도록 한다. 그러므로 예를 들어 고니오미터는 상기 입력 신호들의 설정보다 회전 각도의 더 정밀한 분해능을 표시할 수 있다. 더 나아가서 상기 DPLL 모듈(104)에서 속도 또는 회전수에 대한 정보가 이용될 수 있으며 또한 언제 리드 타임을 포함하여 (예를 들어 상기 제어 모듈의 관성 고려) 설정 위치에 도달이 이루어지는지가 예측될 수 있다. 상기 DPLL 모듈(104)의 입력 신호들은 타이머 입력 모듈(106)에 의해 유도되거나, 입력 매핑 모듈(105)에서 필터링되거나 또는 예를 들어 특히 전동기에 대한 평가를 위한 센서 패턴 평가 모듈(115)에서도 조합된다.
상기 타이머 입력 모듈(106)이 다른 타이머 입력 모듈들(116)에 비해 갖는 특별함은 상기 타이머 모듈이 입력 신호를 필터링할 때 이용하는 실제 필터값을 상기 입력 매핑 모듈(105) 및 DPLL 모듈(104)에 제공하며 거기에서 상기 필터값들은 필터링된 에지의 타임 스탬프를 이용하므로, 실제적인 에지 시간을 얻을 수 있다.
복수의 홀 센서의 입력들을 평가하기 위해 그리고 (바람직하게는 복수의 출력들로 구성되는) 상기 타이머 출력 모듈(113)과 공동으로 BLDC(브러시리스 직류)의 동작을 지원하기 위해, 상기 센서 패턴 평가 모듈 (115)이 이용될 수 있다. 또한, 상기 센서 패턴 평가 모듈(115)은 예를 들어 하나 또는 2개의 전기 기계의 회전 속도를 계산하기 위해 이용될 수 있다.
상기 출력 비교 유닛(108)을 이용해 출력 신호들은 비트 단위로 서로 비교될 수 있다. 이것은 보안 관련 애플리케이션들에서의 이용을 위해 설계되었다. 이때 주된 사상은 상기 유닛에서 비교될 수 있도록 하기 위해 출력들을 이중화하는 것이다. 이를 위해 예를 들어 간단한 EXOR(배타적 OR) 기능이 이용되면, 비교하려는 출력 모듈들의 전체 한 사이클의 출력 거동을 보장하는 것이 필요할 수도 있다. 도 1에 도시된 것처럼, 출력 비교 유닛(108)은 도면 부호 9로 표시된 접속부에 의해 타이머 출력 모듈(113)과 핀(12) 사이 접속부와 연결되어 있다.
상기 모니터 유닛(107) 역시 보안 관련 애플리케이션들에서의 이용을 위해 설계되었다. 이때 주된 사상은 공동으로 이용되는 회로들 및 리소스들을 감시하는 것이다. 그러므로 상기 타이머들의 액티비티 및 라우팅 유닛(101)의 기본 액티비티가 감시된다. 상기 모니터 유닛(107)은 외부 CPU(중앙 처리 장치) 또는 일반적으로는 외부 연산 유닛이 보안 관련 애플리케이션들에 대한 중앙 신호들을 용이하게 감시할 수 있도록 만든다.
도 1에서 상기 모듈들의 인터럽트 요청 라인들은 끝자리 "2" 및 처음 3 자리 숫자를 갖는 4자리 참조 번호를 통해 상기 모듈에 상응하게 식별된다. 인터럽트 요청 집중 모듈(110)은 개별 서브 모듈의 인터럽트 요청 라인 XXX2를 적절하게 인터럽트 요청 그룹으로 묶어 외부 연산 유닛에 전송하는데 이용된다.
모든 모듈은 버스 인터페이스(범용 핸드쉐이킹 인터페이스)를 통해 상기 연산 유닛에 의해 구성될 수 있다. 상기 버스 인터페이스에 의해 데이터들 역시 교환될 수 있다. 상기 라우팅 유닛에 연결되지 않은 출력 모듈 타이머 출력 모듈(113)에 대해 상기 출력들이 예를 들어 주기적 프로세스들을 위해 구성된다. 상기 타이머 출력 모듈(113)은 독립 채널을 제공하므로, 예를 들어 PWM 신호들을 각각의 출력 핀에서 생성된다. 또한, 타이머 출력 모듈(113)의 한 출력에서 펄스 카운터-변조된 신호가 발생될 수 있다.
상기 라우터 유닛(101)과 연결된 타이머 출력 모듈(114)은 라우터 유닛(101)과의 접속 때문에 CPU 상호 작용 없이도 복잡한 출력 신호들을 발생할 수 있다. 전형적으로는 출력 신호 특성은 라우터 유닛(101)에의 접속에 의해 라우터 유닛(101)과 연결된 서브 모듈, 예를 들어 DPLL 서브 모듈(104), 멀티채널 시퀀서 모듈(109) 또는 파라미터 메모리 모듈(120)을 통해 이용된다.
상기 멀티채널 시퀀서 모듈(109)은 상기 라우팅 유닛(101)과 연결된 범용 데이터 처리 모듈이다. 주된 애플리케이션들 중 하나는 상기 타임 베이스 유닛(103)의 타임 베이스 값들에 의존적일 수 있으며 또한 상기 모듈(114)과 조합하여 처리되는 복잡한 출력 시퀀스를 계산하는 것이다. 상기 라우터 유닛(101)과 연결된 타이머 출력 모듈(114)의 각각의 서브 모듈은 구성가능한 여러 동작 모드에서 서로 독립적으로 동작할 수 있는 출력 채널들을 포함한다.
상기 마이크로컨트롤러 버스에 도 1에서 도면부호 11이 붙여졌으며, 여러 핀들(또는 핀 그룹들)에 도면부호 12-15이 붙여졌다.
상기 타이머 모듈은 여러 SoC(System on a chip) 버스에서 다양하게 적응할 수 있는 범용 버스 인터페이스를 구비한다. 상기 범용 버스 인터페이스의 적응은 전형적으로는 상기 범용 인터페이스의 신호들을 각각의 SoC 버스의 신호들로 변환하는 브리지 모듈에 의해 이루어진다. 상기 모듈의 범용 버스 인터페이스들은 도 1에서 끝자리 "1" 및 처음 3자리 숫자를 갖는 4자리 참조 번호를 통해 상기 모듈에 상응하게 식별된다. 상기 다중화 장치(112)는 범용 버스 인터페이스들을 다중화한다. 도 1에서 범용 인터페이스 XXX1과 다중화 장치(112) 사이 접속이 도면 부호 1-8로 표시되어 있다.
도 2에는 도 1에 도시된 상기 모니터 모듈(107)의 예시적 실시예(210)가 도시되어 있다. 상기 모니터 모듈(210)은 이때 접속부(220과 221)에 의해 클록 처리 유닛(201) (도 1에서 102)과 연결되며 접속부(222과 223)에 의해 멀티채널 시퀀서(202) (도 1에서 109)와 연결되며 및 접속부(224)에 의해 출력 비교 유닛(108) 과 연결된다. 클록 처리 유닛(102)은 접속부(220)에 의해 제1의 액티비티 테스터(211)와 연결되며 또한 접속부(221)에 의해 제2 액티비티 테스터(212)와 연결되어 있다. 상기 액티비티 테스터(211과 212)는 상기 접속부(225 또는 226)에 의해 모니터 모듈(210)의 상태 레지스터(213)와 연결되어 있다. 상기 멀티채널 시퀀서(202)는 접속부(222와 223)에 의해 상기 모니터 모듈(210)의 제어 레지스터(213)와 연결되며 상기 출력 비교 유닛(108)은 접속부(224)에 의해 상기 모니터 모듈(210)의 제어 레지스터(213)와 연결된다. 이때 상기 접속부들은 변형예에 따라서 각각의 경우 복수의 데이터 라인들에 상응할 것이다.
상기 모니터 유닛(107)에서 타이머 모듈(100)의 여러 신호 액티비티들이 검출되며 또한 부분적으로 결정된다.
그러므로 예를 들어 클록 관리 유닛(102)의 하나 이상의 클록은 액티비티의 존재 여부에 관해 테스트된다. 상기 클록 신호의 액티비티는 도 2의 실시예에서 모니터 유닛(201)에서 테스트된다. 이를 위해 상기 대응 클록 신호가 예를 들어 액티비티 테스터(211 또는 212)에 대한 접속부(220) 또는 접속부(221)에 의해 유도된다. 이들은 인가된 클록 신호가 활성 상태인지 여부, 즉 특히 그 어떤 레벨 변경이나 일정한 레벨 변경이 확인될 수 있는지 여부를 테스트한다.
도 2의 액티비티 테스터(211과 212)처럼 액티비티 테스터에 대한 가능성 있는 구조는 도 3에 도시되어 있다. 이때 연결부(301)에 의해 신호가 인버터(NOT 게이트)(311)에 그리고 지연 유닛 또는 플립플롭(313)에 제공된다. 상기 반전 신호는 인버터(311)로부터 접속부(302)에 의해 AND-게이트(312)에 제공된다. 상기 지연 유닛(313)은 접속부(303)에 의해 시스템 클록을 수신하며 접속부(301)에 의해 수신되는 신호를 지연시켜 접속부(304)에 의해 마찬가지로 AND 게이트(312)에 제공한다. 상기 AND 게이트(312)에서 논리곱 연산의 결과는 상기 접속부(305)에 의해 출력된다.
그러므로 상기 액티비티 체커는 지연을 위한 시스템 클록을 갖는 테스트 대상 신호를 저장 소자(플립플롭(313))에 저장한다. 상기 저장 소자의 출력에서 그와 같이 지연된 신호의 값과 저장 소자의 입력에서의 값 사이에 편차가 있으면, 해당 신호의 액티비티가 존재한다. 이때 상기 해당 신호의 액티비티가 존재하였는지가 자주 충분히 확인되는 것이 아니라 예를 들어 일정한 에지가 활성 상태였는지가 중요하다. 이는 상기 양 신호들 중 어느 하나의 추가적 반전으로 논리곱 소자에 의해 테스트된다. 예를 들어 저장 소자(313)에서 수신되는 신호(연결부(301))가 레벨 "1"에 있지만 지연된 출력 신호(연결부(304))는 레벨 "0"에 있고 수신 신호가 인버터(311)를 통해 "0"으로 반전되면, 액티비티가 확인되지 않으며, 상기 논리곱 연산의 결과 "0"이 인액티비티 메시지에 상응한다고 가정한다. 상기 소자(312와 313) 사이에 인버터가 배치되었으면, 검토하고 있는 신호 조합이 액티비티를 야기한다. 그러므로 상기 반전화 장치에 의해 어느 에지 변경이 신호 액티비티로서 등록되는지가 결정될 수 있다. 액티비티 테스터의 간단한 다른 변형예가 EXOR 게이트의 장치이며, 에지 변경의 종류가 중요하지 않으면, 저장 소자(313)에 수신되는 신호 및 지연딘 출력 신호가 상기 EXOR 게이트에 유도된다.
상기 액티비티 테스터(211 또는 212)의 출력은 제어 레지스터(213)에서 한 비트를 세팅하므로, 예를 들어 이것이 "1"과 같으면, 액티비티를 표시한다. 상술하면, 상기 액티비티를 표시하는 비트는 CPU가 리셋할 때까지 그 동안 상태 레지스터에서 세팅된채 있다.
상기 모니터 모듈(210)에서 클록의 액티비티 테스트의 예 이외에 상기 모니터 모듈은 신호들 또는 상기 타이머 모듈(100)의 유닛들 또는 신호들에 대한 이미 결정된 액티비티 정보도 수신할 수 있으며 상태 레지스터(213)에 저장할 수 있다. 이에 대한 예는 도 2에서 멀티채널 시퀀서(202)로부터 접속부(222)에 의해 수신되어 상태 레지스터(213)에 저장된 액티비티 신호이다. 타이머 모듈(100)의 출력 신호들을 테스트할 수 있도록, 상기 출력 신호는 타이머 모듈(100)의 입력에 의해 다시 피드백되고 예를 들어 멀티채널 시퀀서(202)에서 테스트될 수 있다. 상기 신호의 특정 신호 특성(예를 들어 신호 길이, 신호 레벨, 신호 주기)에 대한 테스트 이외에 멀티채널 시퀀서(202)는, 비교가, 즉 상기 비교의 출력과 무관하게 실시되면, 신호를 출력한다. 상기 비교의 실시에 필요한 상기 타이머 모듈(100)의 유닛들 또는 신호들이 활성 상태라는 보고가 함축적으로 이루어진다. 상기 출력 신호의 지속 시간을 테스트하는 경우 예를 들어 바람직하게는 타임 베이스 유닛(103)의 타임 스탬프가 상기 신호 지속 시간의 결정에 이용되며, 이것은 입력 모듈(116)에서 상기 출력 신호 레벨들에 할당되며 또한 라우팅 유닛(101)에 의해 멀티채널 시퀀서(109 또는 202)에 전송된다. 상기 출력 신호의 시작 에지와 종료 에지의 시간 스탬프 값들의 차이는 멀티채널 시퀀서(202)에서 설정된 비교값과 비교될 수 있는 신호 길이를 발생한다. 그러나 상기 비교의 출력과 무관하게, 상기 비교를 실시하는 동안, 예에서 라우팅 유닛(101), 타임 베이스 유닛(103) 또는 시간 신호 및 입력 모듈(116)의 액티비티를 내포하는 신호가 출력될 수 있다. 그와 같은 비교를 위한 그 외 예는 멀티채널 시퀀서(202)를 통한 블록킹 액세스, 타임 스탬프 값들의 할당 및 타임 스탬프 값들의 차이 형성을 통한 라우팅 유닛(101)의 주기 지속 시간의 테스트이다. 이 경우에도 "비교 이루어짐" 보고는 액티비티 신호를 통해 다시 예를 들어 타임 베이스 및 라우팅 유닛(101)의 액티비티에 관한 정보를 포함한다.
상기 멀티채널 시퀀서(202)를 통해 그와 같은 비교 방법들 중 여러가지가 실시될 수 있다. 상기 비교 신호들처럼 액티비티 신호들에 대해, 개별 비교 신호들의 논리곱 연산이 실시될 수 있는, 즉 어느 한 그룹의 모든 개별 비교 신호들이 1과 같으면, 1과 같은 액티비티 신호만이 존재한다. 이는, 합쳐진 모든 비교들이 동일 주기에 종료되며 개별 비교 신호들이 중간 저장되는 경우에만, 동작한다. 그러나 이는 상기 CPU가 포지티브 비교 후 상기 중간 저장된 비교 신호들을 리셋하여야 했던 것을 의미하였다. 그러므로 상기 비교들 각각에 대해 자신의 신호를 모니터 유닛에 전송하기가 더 양호해진다.
신호들 또는 유닛들의 액티비티 상태에 대한 전술한 상기 정보는 외부 처리 유닛, 예를 들어 외부 CPU의 타이머 모듈(100) 내에서 상기 모니터 유닛(107)을 통해 이용될 수 있다. 상기 CPU는 언제라도 상기 상태 레지스터(213) 내에서 액티비티 상태 값들을 판독할 수 있으며 또한 리셋할 수 있다. 상기 리셋은 예를 들어 상태 레지스터에서 해당 비트에 1을 기록함으로써 이루어질 수 있다.
상기 외부 CPU는 특히 상기 CPU에 의해 결정된 시점들마다 상기 모니터 유닛(107)에 조회한다(polling). 상기 CPU를 통한 각각의 조회 후 활성 상태인 액티비티 상태 값들 또는 레지스터 엔트리들이 (특히 상태 레지스터(213)에서 값들) 모니터 유닛(210) 내에서 리셋될 수 있거나 또는 CPU에 의해 리셋될 수 있다. 즉 정반대로도, 2개의 CPU 조회들 사이 시간에 한번 액티비티가 등록되는 경우 상태 비트가 상태 레지스터(213)에서 활성 상태인, 즉 상기 액티비티 신호가 결과적으로 인액티비를 표시할지라도, 액티비티를 표시한다. 상기 CPU를 통해 조회하는 경우 비로소 상기 액티비티 비트가 리셋된다. 상기 모니터 유닛(210) 내에서 CPU를 통해 상기 값들을 2번 조회하는 사이 간격은, 상기 주기 내에서 예상되는 액티비티가 선택된 신호들에 대해 존재할 수 밖에 없도록, CPU에 의해 선택된다. 즉 상기 CPU가 어느 주기 후에 특정 신호의 특정 액티비티 상태를 재차 조회하려는지를 직접 CPU가 결정하는데, 예를 들어 CPU가 상기 결정 신호에 대한 주된 조건들에 의존하여 상기 주기 내에서 어떤 경우에도 또는 큰 개연성으로 액티비티를 예상하기 때문이다. 상기 값을 통해 액티비티가 확인되면, 상기 CPU는 상기 상태를 다시 리셋할 수 있으며 추가 시간 후 재차 조회할 수 있다. 상기 값을 통해 액티비티가 보고되지 않으면, 상기 CPU는 예를 들어 그 외 에러 처리를 위한 조치를 취할 수 있다. 이때 상기 CPU는 여러 신호들에 대한 실제 조건들 및 사양들에 따라 상기 조회를 위한 여러 시간 거리들을 제공할 수 있으며 가변적인 시간 거리에서 특정 신호의 액티비티 역시 조회할 수 있는데, 상기 CPU는 상기 멀티채널 시퀀서의 어느 비교가 어느 주기에 활성 상태여야 하는지의 정보를 가지기 때문이다.
이때 2개 조회들을 교번하는 조건들 사이 시간 주기를 적응하도록, 타이머 모듈(100) 또는 모니터 모듈(101)에서 시간이 구성될 필요가 없다. 상기 값들은 필요하면 CPU에 의해 테스트되며, 특정 신호 액티비티에 대해 스타트시(파워 온) 한번 만 테스트하는 것으로 충분할 수 있다. 이는 특히 임계 효과를 직접 가질 수 없는 값들을 위한 경우이다. 그외에도 상기 CPU의 폴링 액티비티는 상기 CPU의 워크로드에 의존하여 만들어질 수 있다. 저주파 클록들 또는 드물게 이루어지는 비교들의 액티비티 역시 테스트될 수 있다. 상기 CPU는 2개의 조회들 사이에서 타임 윈도우만을 충분한 크기로 선택해야 한다.
모니터 모듈(210)의 특별한 실시예로서 액티비티 정보 외에도 에러 정보가 저장될 수 있으며 외부 처리 유닛이 이용될 수 있다.
비교값들과 출력 신호들의 신호 특성들을 멀티채널 시퀀서(202)에서 이미 설명한 것처럼 비교하는 경우, 물론 비교가 이루어진 때 액티비티 신호가 이루어질 수 있을 뿐만 아니라 상기 비교의 상쇄에 의존하여 에러 신호들이 발생될 수 있다. 이때 신호 특성들에 대한 비교값들은 예를 들어 상한, 하한, 허용된 인터벌 또는 정확하게는 해당 값들을 설정할 수 있다. 이들 조건들이 충족되지 않으면, 즉 비교가 실패하면, 에러 신호가 출력될 수 있으며 예를 들어 도 2에 도시된 것처럼 접속부(223)에 의해 모니터 유닛(210)의 상태 레지스터(213) 안에 기록될 수 있거나 거기에서 활성 비트로서 기록될 수 있다. 동일한 내용은 상기 라우팅 유닛(101)의 잘못된, 특히 너무 긴 랩 타임에서 적절한 비교시 에러 출력에도 적용된다. 이미 설명한 것과 같은 상기 비교들의 실시 동안, 액티비티의 확인만을 위해 설계되었으며 라우팅 유닛(101)의 출력 신호 또는 주기 지속 시간의 테스트를 위해 설계되지 않은 비교들이 제공될 수도 있다. 예를 들어 연달아 수신하는 2개의 타임 스탬프의 차이는 이것이 영보다 더 큰지 여부에 대하여 테스트될 수 있다. 만약 그렇지 않으면, 상기 타임 베이스의 장애, 즉 이의 인액티비티인 것이 분명하다. 이는 다시 상기 비교의 에러 출력을 통해 표시된다.
이때 복수의 비교의 경우 같은 수만큼의 에러 신호들이 발생할 수 있다. 대안으로서 상태 레지스터(213)에서 에러 상태 엔트리만이 복수의 비교를 위한 정보로서 이용될 수 있다. 상기 에러 상태 엔트리는, 하나 이상의 비교가 에러를 예를 들어 여러 비교들의 에러 출력들의 논리합 함수를 통해, 예를 들어 OR 게이트를 통해 보고하였으면, 활성 상태이다. 상기 CPU가 에러 상태 엔트리를 통해 에러를 확인한 후, 상기 CPU는 해당 유닛에서, 예를 들어 멀티채널 시퀀서(202)에서 상기 에러거 어느 비교로부터 야기되었고 그에 상응하게 반응하는지를 체크할 수 있다.
상기 CPU를 통해 추가 정보는 에러 신호 및 비교 액티비티 신호 정보의 조합을 통해 획득될 수 있다. 그러나 에러 신호가 활성 상태가 아니며 어느 한 비교의 대응 비교 액티비티 신호가 상기 비교의 완료를 표시하면, 요구되는 반응으로부터 편차 발생이 없는, 즉 상기의 표시된 정확성이 전혀 비교가 실시되지 않았다는데 근거하지 않은 안전성이 제공되는데, 그에 필요한 신호들 또는 유닛들이 비활성이기 때문이다.
도 4에는 타이머 모듈 내에서 액티비티 테스트 실시 방법이 도시되어 있다. 제1 단계(401)에서 (액티브 또는 패시브) 액티비티 신호는 모니터 모듈 내에서 발생하거나 또는 외부로부터 획득된다. 이때 상기 액티비티는 신호(예를 들어 상기 타이머 모듈의 특정 서브 유닛의 예상되는 출력 신호 또는 클록 신호), 전체 유닛(예를 들어 라우팅 유닛(101)) 또는 상기 타이머의 서브 유닛의 프로세스(상기 논리 모듈(109)의 특정 비교 프로세스의 액티비티)에 관한 것이다. 제2 단계(402)에서 상기 액티비티 신호가, 만약 활성이면, 즉 액티비티를 표시하면, 상태 레지스터 안에 액티비티 상태로서 등록되어, 액티비티 신호가 외부로부터 리셋될때까지 상태 레지스터 안에서 변경되지 않는다. 제3 단계(403)에서 액티비티 상태는 상기 CPU에 의해 결정된 시점에서 또는 상기 CPU에 의해 결정된 시간 범위 후 상기 CPU에 의해 조회되고 또한 제4 단계(404)에서, 만약 활성이면, 리셋된다.

Claims (8)

  1. 외부 연산 유닛과 연결될 수 있으며 상태 레지스터(213)를 포함하는 타이머 모듈(100)에 있어서,
    타이머 모듈(100)은, 상기 타이머 모듈(100)의 출력 신호를 타이머 모듈(100)의 입력을 통해 다시 피드백시켜, 멀티채널 시퀀서(202)에서 특정 신호 특성(20)과 관련하여 테스트하기 위한 수단을 포함하고,
    또한, 타이머 모듈(100)의 내부 유닛 내에서의 프로세스를 위한 하나 이상의 액티비티 신호를 발생시키는 수단을 포함하며, 이때 상기 신호 특성 테스트가 완전히 끝나면 멀티채널 시퀀서(202)에 의해 액티비티 신호가 송출되며,
    상기 타이머 모듈은 또한, 액티비티가 확인되면 상태 레지스터(213)에 액티비티 상태를 등록하고, 외부 연산 유닛에 의해 결정된 시점에 상기 외부 연산 유닛의 액티비티 상태를 조회 및 리셋하는 수단을 포함하며, 이때 상태 레지스터(213)에 등록된 액티비티 상태는 외부 연산 유닛에 의해 리셋될 때까지 변경되지 않는 것을 특징으로 하는, 타이머 모듈(100).
  2. 제1항에 있어서, 타이머 모듈(100)은 하나 이상의 액티비티 신호와 더불어 하나 이상의 에러 상태를 상태 레지스터(213)에 저장하는 수단을 가지고, 상기 에러 상태는 타이머 모듈(100) 안에서 잘못 발생된 신호를 특성화하며, 이때 상기 에러 상태는 외부 연산 유닛에 의해 조회 및 리셋될 수 있고, 외부 연산 유닛에 의해 리셋될 때까지 상태 레지스터(213) 안에서 변경되지 않는 것을 특징으로 하는, 타이머 모듈(100).
  3. 타이머 모듈(100)의 하나 이상의 내부 유닛 내 하나 이상의 프로세스의 액티비티 테스트 방법에 있어서,
    타이머 모듈(100)의 출력 신호가 타이머 모듈(100)의 입력을 통해 다시 피드백되어, 멀티채널 시퀀서(202)에서 특정 신호 특성(20)과 관련하여 테스트되고, 상기 프로세스를 위한 하나 이상의 액티비티 신호가 발생하고, 이때 상기 신호 특성 테스트가 완전히 끝나면 멀티채널 시퀀서(202)에 의해 액티비티 신호가 송출되며,
    액티비티가 확인되면, 액티비티 상태가 타이머 모듈(100)의 상태 레지스터(213)에 등록되며, 상기 액티비티 상태는 외부 연산 유닛에 의해 결정된 시점에 외부 연산 유닛에 의해 조회 및 리셋되며, 상태 레지스터(213)에 등록된 액티비티 상태는 외부 연산 유닛에 의해 리셋될 때까지 변경되지 않는 것을 특징으로 하는, 액티비티 테스트 방법.
  4. 제3항에 있어서, 하나 이상의 상기 액티비티 신호 외에도 하나 이상의 에러 상태가 상태 레지스터(213)에 저장되고, 상기 에러 상태는 타이머 모듈(100) 안에서 잘못 발생된 신호를 특성화하며, 이때 상기 에러 상태는 외부 연산 유닛에 의해 조회 및 리셋되고, 외부 연산 유닛에 의해 리셋될 때까지 상태 레지스터(213) 안에서 변경되지 않는 것을 특징으로 하는, 액티비티 테스트 방법.
  5. 제1항 또는 제2항에 따른 타이머 모듈(100)을 포함하는 제어 장치.
  6. 제1항에 있어서, 특정 신호 특성(20)은 신호 길이, 신호 레벨 또는 신호 주기인 것을 특징으로 하는, 타이머 모듈(100).
  7. 제3항에 있어서, 특정 신호 특성(20)은 신호 길이, 신호 레벨 또는 신호 주기인 것을 특징으로 하는, 액티비티 테스트 방법.
  8. 삭제
KR1020127025761A 2010-03-31 2011-03-16 타이머 모듈 내 신호 액티비티 및 모듈 액티비티를 테스트하는 방법 및 타이머 모듈 KR101686696B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE201010003538 DE102010003538A1 (de) 2010-03-31 2010-03-31 Verfahren zur Überprüfung von Signal- und Modulaktivitäten in einem Timermodul und Timermodul
DE102010003538.6 2010-03-31
PCT/EP2011/053962 WO2011120802A1 (de) 2010-03-31 2011-03-16 Verfahren zur überprüfung von signal- und modulaktivitäten in einem timermodul und timermodul

Publications (2)

Publication Number Publication Date
KR20130009984A KR20130009984A (ko) 2013-01-24
KR101686696B1 true KR101686696B1 (ko) 2016-12-14

Family

ID=44118871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127025761A KR101686696B1 (ko) 2010-03-31 2011-03-16 타이머 모듈 내 신호 액티비티 및 모듈 액티비티를 테스트하는 방법 및 타이머 모듈

Country Status (6)

Country Link
US (1) US8954779B2 (ko)
JP (1) JP5432414B2 (ko)
KR (1) KR101686696B1 (ko)
CN (1) CN102822804B (ko)
DE (1) DE102010003538A1 (ko)
WO (1) WO2011120802A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010003530A1 (de) * 2010-03-31 2011-10-06 Robert Bosch Gmbh Hardware-Datenverarbeitungseinheit und Verfahren zur Überwachung einer Rundendauer einer Routingeinheit
US8984323B2 (en) * 2011-09-28 2015-03-17 Microchip Technology Incorporated Scheduling events in a microprocessor using a plurality of delta time registers arranged as a sequence buffer and indicating a sequence position of the sequence buffer to process an event
US9747184B2 (en) * 2013-12-16 2017-08-29 Artesyn Embedded Computing, Inc. Operation of I/O in a safe system
DE102014213716A1 (de) * 2014-07-15 2016-01-21 Robert Bosch Gmbh Verfahren und Anordnung zur Analyse und Diagnose eines Steuergeräts eines Antriebssystems
CN106919487B (zh) * 2015-12-25 2020-08-28 北京忆芯科技有限公司 NVMe门铃处理方法及其装置
DE102016206628A1 (de) 2016-04-20 2017-10-26 Robert Bosch Gmbh Zeitgeberbaustein für einen Mikrocontroller

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233613A (en) 1988-03-29 1993-08-03 Advanced Micro Devices, Inc. Reliable watchdog timer
US5319785A (en) 1991-06-28 1994-06-07 Digital Equipment Corporation Polling of I/O device status comparison performed in the polled I/O device
JP2002155798A (ja) 2000-09-01 2002-05-31 Robert Bosch Gmbh タイマ機能能力の検査方法，その制御装置及び装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945314B2 (ja) * 1978-12-31 1984-11-05 富士通株式会社 情報処理システムの障害検出方式
US5218693A (en) * 1988-07-29 1993-06-08 Hitachi, Ltd. Timer unit and data processing apparatus including the same
GB2271232B (en) * 1992-10-03 1997-05-07 Motorola Inc Pulse generation/sensing arrangement for use in a microprocessor system
JPH0721103A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp データ転送装置
ATE176063T1 (de) * 1994-04-06 1999-02-15 Advanced Micro Devices Inc Parallelschlussschnittstellenschaltkreise in rechnersystemen
KR19980079478A (ko) * 1997-03-20 1998-11-25 포맨 제프리 엘 데이터 전송 에러 검출을 위한 방법 및 장치
JP2007526670A (ja) 2003-06-25 2007-09-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ クロックドメイン間のイベントの無損失転送
JP4222254B2 (ja) * 2004-05-19 2009-02-12 沖電気工業株式会社 マイクロコンピュータ
JP4462147B2 (ja) * 2005-08-29 2010-05-12 株式会社デンソー 信号出力装置及び電子制御装置
JP2007220026A (ja) * 2006-02-20 2007-08-30 Fujitsu Ltd タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置
DE102009000189B4 (de) 2009-01-13 2016-07-21 BSH Hausgeräte GmbH Geschirrspülmaschine
DE102009001898A1 (de) 2009-03-26 2010-09-30 Robert Bosch Gmbh Schaltungsanordnungen und Verfahren zur Steuerung eines Datenaustauschs in einer Schaltungsanordnung
US8229056B2 (en) * 2010-12-17 2012-07-24 Nxp B.V. Universal counter/timer circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233613A (en) 1988-03-29 1993-08-03 Advanced Micro Devices, Inc. Reliable watchdog timer
US5319785A (en) 1991-06-28 1994-06-07 Digital Equipment Corporation Polling of I/O device status comparison performed in the polled I/O device
JP2002155798A (ja) 2000-09-01 2002-05-31 Robert Bosch Gmbh タイマ機能能力の検査方法，その制御装置及び装置

Also Published As

Publication number Publication date
KR20130009984A (ko) 2013-01-24
CN102822804A (zh) 2012-12-12
JP2013524325A (ja) 2013-06-17
DE102010003538A1 (de) 2011-10-06
US20130073891A1 (en) 2013-03-21
JP5432414B2 (ja) 2014-03-05
CN102822804B (zh) 2015-07-08
US8954779B2 (en) 2015-02-10
WO2011120802A1 (de) 2011-10-06

Similar Documents

Publication Publication Date Title
KR101686696B1 (ko) 타이머 모듈 내 신호 액티비티 및 모듈 액티비티를 테스트하는 방법 및 타이머 모듈
US8179924B2 (en) Timer with network synchronized time base
JP4805163B2 (ja) 多数の時間領域群を有するシステムでイベント群を時間順序付けする装置及び方法
EP2372490A1 (en) Circuit arrangement for a data processing system and method for data processing
CN109923494B (zh) 可编程时钟监测器
CN108700633A (zh) 针对安全并且有保障的汽车应用的超快自主时钟监测电路
US9671771B2 (en) Timer module and method for checking an output signal
US20130204580A1 (en) Hardware Data Processing Unit and Method for Monitoring a Cycle Duration of a Routing Unit
US7480837B2 (en) Method of monitoring timeout conditions and device therefor
CN104678982A (zh) 使用独立控制模块进行测试的测试装置及其方法
US7284142B2 (en) Real time interrupt module for operating systems and time triggered applications
US9501370B2 (en) Timer module and method for testing output signals of a timer module
GB2539788A (en) Debug trigger interface for non-debug domain system reset
CN104216857A (zh) 多工切换装置及其切换方法
JPH0736742A (ja) プログラム動作監視回路
CN107544615B (zh) 用于现场总线的微控制器、机动车的控制设备和机动车
Duríček et al. Functional prototype of multiple watchdog system implemented in FPGA
WO2021138667A1 (en) Integrated circuit with debugger and arbitration interface
DE102016206628A1 (de) Zeitgeberbaustein für einen Mikrocontroller
TW201729112A (zh) 具有從屬選擇錯誤偵測及狀態信號之串列週邊介面
JPH04312050A (ja) データ転送速度測定回路
KR20020017017A (ko) 교환 시스템의 클럭 모니터링 장치
JPH09101908A (ja) ウォッチドッグタイマ回路
JPS63227152A (ja) 信号選択回路
JPH03260755A (ja) 情報処理装置内の時刻同期化方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 4