KR101680207B1

KR101680207B1 - 디지털 전치 왜곡 파라미터를 산출하는 방법 및 전치 왜곡 시스템

Info

Publication number: KR101680207B1
Application number: KR1020167020510A
Authority: KR
Inventors: 준 시옹; 신민 왕; 타오 듀안; 징이 왕
Original assignee: 다 탕 모바일 커뮤니케이션즈 이큅먼트 코포레이션 리미티드
Priority date: 2013-12-26
Filing date: 2014-12-24
Publication date: 2016-11-28
Also published as: CN103685111B; EP3089414A4; EP3089414B1; US9647717B2; US20160329927A1; JP2017509179A; EP3089414A1; CN103685111A; JP6159890B2; KR20160096208A; WO2015096735A1

Abstract

본 발명의 실시예는 전치 왜곡 파라미터를 산출하는 방법 및 전치 왜곡 시스템을 개시하며, 디지털 전치 왜곡 처리 분야에 관한 것으로서, 양요한 신호 처리 효과를 가져오는 동시에 모델의 계산 복잡도를 간소화하고자 한다. 해당 방법에는 주기적인 필터링 처리가 개시된 후, 전치 왜곡 처리를 거친 후의 전치 왜곡 신호와 전력 증폭 처리를 거친 후의 제1 피드백 신호를 획득하는 단계(S101); 상기 제1 피드백 신호에 대해 정격 선형 이득 소거를 수행하여 제2 피드백 신호를 획득하는 단계(S102); 상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스에 따라 전치 왜곡 파라미터를 확정하는 단계(S103); 및 확정된 전치 왜곡 파라미터에 따라 전치 왜곡 파라미터 인덱스 테이블을 업데이트하는 단계(S104)가 포함된다.

Description

디지털 전치 왜곡 파라미터를 산출하는 방법 및 전치 왜곡 시스템 {DIGITAL PRE-DISTORTION PARAMETER OBTAINING METHOD AND PRE-DISTORTION SYSTEM}

본 발명은 디지털 전치 왜곡 처리 분야에 관한 것으로서, 보다 상세하게는 디지털 전치 왜곡 파라미터를 산출하는 방법 및 전치 왜곡 시스템에 관한 것이다.

본 출원은 2013년 12월 26일에 중국 특허청에 출원된 제 201310741067.6호, "디지털 전치 왜곡 파라미터를 산출하는 방법 및 전치 왜곡 시스템"을 발명 명칭으로 하는 중국 특허 출원의 우선권을 주장하며, 상기 중국 특허 출원의 전체 내용은 본 출원에 참조로서 통합된다.

현대 통신 기술의 발전과 더불어, 전력 증폭기의 여러 가지 비선형 특성이 갈수록 각광을 받고 있으며, 행위 모델 또한 마이크로파 회로 분야 연구의 열점으로 되고 있다. 기존의 트랜지스터 레벨의 회로 모델에 비해, 행위 모델은 모델의 분석과 계산을 대폭 간소화하고 충분한 비선형 회로 분석의 정확도를 유지하여 특히 광대역 디지털 신호 시스템의 성능 분석에 적합하도록 함으로써, 대규모 집적 회로와 전치 왜곡 기술 연구에서 아주 훌륭한 응용 전망을 갖고 있다. 광대역 통신 시스템의 경우, 전력 증폭기의 메모리 효과를 반드시 고려해야 하므로 기존의 비선형 모델이 더 이상 적합하지 않다. 현재 통상적으로 메모리 다항식 또는 인공 신경 네트워크 등 모델을 이용하여 전력 증폭기의 동적 특성을 설명한다. 인공 신경 네트워크의 행위 모델에 비해, Volterra 급수 모델(modified volterra series)은 비선형 시스템의 물리적 의미를 보다 명확하게 설명할 수 있으나 그의 모델 파라미터 수량이 시스템 비선형 및 메모리 길이의 증가에 따라 기하급수적으로 증가하며, 약한 비선형 시스템의 연구에만 적용 가능하며 그렇지 않을 경우 계산 수렴성 문제를 일으키에 된다.

초광대역 신호의 전력 증폭기에 발생되는 메모리 효과가 매우 심각하며, 전력 증폭기의 메모리 효과가 발생되는 원인은 전력 증폭기가 각 주파수 포인트의 신호에 대한 응답이 일치하지 않고, 그 표현 형식이라면 전력 증폭기의 출력 신호가 현재 포인트의 신호와 관련될 뿐만 아니라 전력 증폭기의 이전 시각의 포인트와도 관련되며, 당연히 신호 대역폭이 증가함에 따라 전력 증폭기의 메모리 깊이도 현저하게 깊어지게 된다. 아날로그 기기인 전력 증폭기 자체는 하나의 비선형 시스템이며, 진폭-진폭(AM-AM) 및 진폭-위상(AM-PM)의 비선형 왜곡이 존재하고, AM-AM 왜곡은 출력 신호와 입력 신호의 진폭의 왜곡을 의미하는바 예를 들면 입력 신호의 진폭이 임계 전압 이하 또는 포화 전압 이상에 진입할 경우 출력 전압 신호에 절단 또는 클리핑이 발생하게 되며 이는 바로 AM-AM 왜곡이다. AM-PM 왜곡은 비선형 전력 증폭기의 입력 신호의 진폭 상의 변화에 의해 출력과 입력 신호 사이의 위상 차의 변화가 초래되는 것을 의미한다. 협대역 신호가 입력되는 경우, 메모리 효과의 영향이 상대적으로 작고, 전력 증폭기에 대한 증폭을 통한 AM-AM 및 AM-PM 왜곡이 비교적 나은 효과를 가져올 수 있다. 신호의 대역폭이 증가함에 따라, 특히 차세대 이동통신에서의 100M와 같은 초광대역 신호의 경우, 전력 증폭기의 메모리 효과가 상당히 심각하여, 전력 증폭기가 하나의 비교적 복잡한 선형과 비선형 왜곡이 상호 혼합된 시스템으로 변하게 되며, 이러한 시스템에 대한 그 이론상의 완벽한 표현식은 하나의 Volterra 급수 모델이다. 분명한 것은, Volterra 급수 모델은 현재로서는 실현이 불가능하며, 그에 대한 간소화와 최적화 처리를 수행해야 하며, 전력 증폭기의 주요 왜곡 모델을 어떻게 추출하여 하나의 효율적이고 실현 가능하며 오버헤드가 적은 전력 증폭기 전치 왜곡 모델을 구축할 것인지는 하나의 도전적 의미가 아주 큰 작업이다.

해당 과제를 해결하기 위해, 최근에는 통상적으로 일부 간소화된 모델을 이용하여 증폭기의 행위 모델을 구축하며 그 중에서 Wiener(위너) 모델과 Hammerstein(해머스타인) 모델이 가장 많이 이용되고 이 두가지 모델은 모델의 복잡도를 대폭 줄이고 강한 비선형 시스템에 응용될 수 있으므로, 전력 증폭기의 비선형 행위 모델 연구에서 널리 응용되고 있다. 그러나, 이 두가지 모델은 전력 증폭기의 비선형 특성을 완전하게 설명할 수 없고, 특히 전력 증폭기의 포락(envelope) 메모리 효과를 정확하게 표시하기 어렵다. 또한, 모델 파라미터의 산출 측면에서 Wiener 모델과 Hammerstein 모델은 모두 선형 방정식이 아니기에 모델의 파라미터를 추출하기 어렵다. 메모리 다항식(Memory Polynomial, MP)는 많이 사용되는 다른 한가지 행위 모델이며, 이를 하나의 확장된 Hammerstein 모델로 간주할 수 있으나, 가끔 요구에 부합되는 모델 정확도를 얻지 못할 수도 있다. 따라서, 정확도가 보다 높은 선형 파라미터의 행위 모델의 구축이 각광을 받고 있다.

본 발명의 실시예는 디지털 전치 왜곡 파라미터를 산출하는 방법 및 전치 왜곡 시스템을 제공하여 양호한 신호 처리 효과를 가져오는 동시에 모델의 계산 복잡도를 간소화하고자 한다.

본 발명의 실시예에 의해 제공되는 디지털 전치 왜곡 파라미터를 산출하는 방법에는,

주기적인 필터링 처리가 개시된 후, 전치 왜곡 처리를 거친 후의 전치 왜곡 신호와 전력 증폭 처리를 거친 후의 제1 피드백 신호를 획득하는 단계;

상기 제1 피드백 신호에 대해 정격 선형 이득 소거를 수행하여 제2 피드백 신호를 획득하는 단계;

상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스에 따라 전치 왜곡 파라미터를 확정하는 단계; 및

확정된 전치 왜곡 파라미터에 따라 전치 왜곡 파라미터 인덱스 테이블을 업데이트하는 단계가 포함되되,

상기 전치 왜곡 신호는 하기 수학식 1로 표현되는 전치 왜곡 모델에 따라 획득된다.

[수학식 1]

여기서, z(n)은 n 시각에 출력되는 전치 왜곡 처리를 거친 후의 신호를 표시하고, x(n)은 n 시각에 입력되는 원시 신호를 표시하고, n은 원시 신호의 입력 시각을 표시하고, m은 원시 신호의 메모리 시각을 표시하고, w는 전치 왜곡 파라미터를 표시하고, M은 메모리 깊이를 표시하고, Q는 비선형 차수를 표시하고, L은 최대 교차 샘플링 포인트를 표시하고, q는 비선형 차수 인덱스를 표시하고, *는 신호의 공액을 표시하며, l는 교차 샘플링 포인트를 표시하고, x(n-m)은 원시 신호를 표시하며, x*(n-m)은 원시 신호의 공액 신호를 표시한다.

본 발명 실시예의 상기 기술 방안에 있어서, 신형의 디지털 전치 왜곡 처리 모델을 제안함으로서 신호 처리 성능을 보장하는 전제하에 연산 복잡 정도를 간소화한다.

바람직하게, 원시 신호와 원시 신호의 공액 신호 사이의 신호 벡터 관계에 따라, 원시 신호로 상기 전치 왜곡 모델 내의 원시 신호의 공액 신호를 대체하며, 대체된 후의 상기 전치 왜곡 모델은 하기 수학식 2와 같다.

[수학식 2]

여기서,

는 원시 신호와 원시 신호의 공액 신호 사이의 벡터 관계를 표시하며,

는 원시 신호의 편각을 표시한다.

상기 수학식으로부터 도출하여 알 수 있다시피, 본 발명 실시예의 상기 기술 방안은 전치 왜곡 모델 내의 시간 공액 교차 모델에 대한 간소화를 통해 전반 전치 왜곡 모델의 계산 복잡도를 줄이고 곱셈기 자원을 절약한다. 또한, 신호 진폭값(즉 제1 피드백 신호)를 획득할 때 기존의 알고리즘을 이용할 수 있고, 모두 신호 진폭값을 획득하는 동시에 신호의 편각을 획득할 수 있으므로, 본 발명 실시예에서 모델에 대한 간소화 과정은 기존 자원에 의해 구현되며 별도로 자원을 증가할 필요가 없어 그 구현이 간편하다.

보다 바람직하게, 상기 전치 왜곡 파라미터 인덱스 테이블 내의 전치 왜곡 파라미터와 원시 신호 진폭값 사이의 대응관계에 따라 상기 대체된 후의 상기 전치 왜곡 모델을 하기 수학식 4와 같이 변환시킨다.

[수학식 4]

여기서, LUT는 전치 왜곡 파라미터의 인덱스 테이블을 표시하고,

는 LUT 테이블 내에서 원시 신호의 신호 진폭값

에 대응되는 전치 왜곡 파라미터를 표시한다.

본 발명 실시예의 상기 기술 방안에 있어서, 상기 전치 왜곡 파라미터 인덱스 테이블 내에 전치 왜곡 파라미터와 원시 신호의 신호 진폭값 사이의 대응관계가 존재하며, 공통인수를 추출하여 상기 전치 왜곡 모델을 한층 더 간소화함으로써 전치 왜곡 모델의 전체적인 복잡도를 줄인다.

통상적으로, 상기 제1 피드백 신호에 대해 정격 선형 이득 소거를 수행하여 제2 피드백 신호를 획득하는 단계에는 구체적으로,

상기 제1 피드백 신호의 정격 선형 이득을 소거하는 단계;

상기 제1 피드백 신호의 공액 신호의 정격 선형 이득을 소거하는 단계; 및

정격 선형 이득 소거를 거친 제1 피드백 신호와 제1 피드백 신호의 공액 신호로 상기 제2 피드백 신호를 구성하는 단계가 포함된다.

본 발명 실시예의 기술 방안에서 제안된 전치 왜곡 모델은 공액 신호를 설계하므로, 제1 피드백 신호에 대한 정격 선형 이득 소거를 수행할 때 제1 피드백 신호의 공액 신호에 대한 정격 선형 이득 소거를 수행해야 한다.

바람직하게, 상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스에 따라 전치 왜곡 파라미터를 확정하는 단계에는 구체적으로,

상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스를 하기 수학식 9에 대입하여 전치 왜곡 파라미터의 최소자승해를 확정하는 단계; 및

상기 전치 왜곡 파라미터의 최소자승해에 따라 전치 왜곡 파라미터를 확정하는 단계가 포함된다.

[수학식 9]

여기서,

는 전치 왜곡 파라미터의 최소자승해를 표시하고, z는 전치 왜곡 신호에 의해 형성된 매트릭스를 표시하고, U는 제2 피드백 신호에 의해 형성된 매트릭스를 표시하고, U^H는 매트릭스 U의 공액 매트릭스를 표시한다.

본 발명 실시예의 상기 기술 방안에서는 최소자승법 원리를 응용하여 선형 방정식의 해를 확정하므로, 실제 과정에서 매트릭스의 QR 분해 방법 또는 빠른 Cholesky 분해 방법을 이용하여 매트릭스 계수를 구할 수 있다.

본 발명의 실시예에서는 디지털 전치 왜곡 처리 시스템을 더 제공하는바, 해당 시스템에는

주기적인 필터링 처리가 개시된 후, 입력된 원시 신호에 대해 전치 왜곡 처리를 수행하고, 전력 증폭기에 전치 왜곡 신호를 출력하며, 연산기에 의해 송신된 전치 왜곡 파라미터에 따라 전치 왜곡 파라미터 인덱스 테이블을 업데이트하도록 구성되는 전치 왜곡기;

전치 왜곡기에 의해 출력되는 전치 왜곡 신호에 대해 전력 증폭을 수행하여 연산기에 제1 피드백 신호를 출력하도록 구성되는 전력 증폭기; 및

상기 전치 왜곡 신호와 상기 제1 피드백 신호를 획득하여, 상기 제1 피드백 신호에 대해 정격 선형 이득 소거를 수행하여 제2 피드백 신호를 획득하며, 상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스에 따라 전치 왜곡 파라미터를 확정하여, 확정된 상기 전치 왜곡 파라미터를 전치 왜곡기에 송신하도록 구성되는 연산기가 포함되되,

[수학식 1]

본 발명 실시예의 상기 기술 방안에 있어서, 신형의 디지털 전치 왜곡 처리 모델을 제안하며, 전치 왜곡기가 본 발명 실시예에서 제안된 모델을 이용하여 원시 신호를 처리함으로써, 시스템 전체의 신호 처리 성능을 보장하는 동시에 연산 복잡 정도를 간소화하는 효과를 가져올 수 있다.

본 발명 실시예는 신형의 전치 왜곡 모델을 제공하는바 이는 편집 가능한 PVS 모델이고 MP 모델에 비해 교차 아이템이 추가된 모델이며, MP 모델에 근접한 아키텍처를 이용함으로써, 한편으로는 모델 연산의 복잡도를 대폭 줄이고 다른 한편으로는 전력 증폭기의 주요 비선형성을 효율적으로 반영하도록 구현된다.

도1은 본 발명 실시예에 의해 제공되는 디지털 전치 왜곡 파라미터를 산출하는 방법의 흐름 예시도이다.
도2는 본 발명 실시예에 의해 제공되는 원시 신호와 그의 공액 신호 사이의 위상 관계 예시도이다.
도3은 본 발명 실시예에 의해 제공되는 디지털 전치 왜곡 파라미터를 산출하는 방법의 구체적인 실시예의 흐름 에시도이다.
도4는 본 발명 실시예에 의해 제공되는 디지털 전치 왜곡 처리 시스템의 시스템 구성 예시도이다.
도5는 본 발명 실시예에 의해 제공되는 디지털 전치 왜곡 처리 시스템의 신호 흐름 예시도이다.

종래기술에서 많이 사용되는 디지털 전치 왜곡 처리 모델이 신호에 대한 처리 성능과 계산 복잡도 측면을 동시에 고려할 수 없으므로, 본 발명 실시예는 전치 왜곡 처리 파라미터를 산출하는 방법 및 전치 왜곡 시스템을 제공함으로써 양호한 신호 처리 효과를 가져오는 동시에 모델의 계산 복잡도를 간소화하고자 한다.

우선, 본 발명의 실시예는 디지털 전치 왜곡 파라미터를 산출하는 방법을 제공하는바, 도 1에 도시된 바와 같이 해당 방법에는 다음과 같은 단계들이 포함된다.

S101: 주기적인 필터링 처리가 개시된 후, 전치 왜곡 처리를 거친 후의 전치 왜곡 신호와 전력 증폭 처리를 거친 후의 제1 피드백 신호를 획득하되, 상기 전치 왜곡 신호는 하기 수학식 1로 표현되는 전치 왜곡 모델에 따라 획득된다.

[수학식 1]

S102: 상기 제1 피드백 신호에 대해 정격 선형 이득 소거를 수행하여 제2 피드백 신호를 획득한다.

S103: 상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스에 따라 전치 왜곡 파라미터를 확정한다.

S104: 확정된 전치 왜곡 파라미터에 따라 전치 왜곡 파라미터 인덱스 테이블을 업데이트한다.

본 발명 실시예에 의해 제안된 전치 왜곡 모델은 사실상 한가지 PVS 모델이며, PVS 모델은 MP 모델과 Volterra 급수 모델 사이에 끼운 PVS 모델이고, 이러한 모델은 인접 시각 교차 아이템 시퀀스를 이용함으로써 보다 전면적으로 전력 증폭기의 비선형 특성을 반영하며, 이러한 모델은 인접 시각 교차 아이템 시퀀스를 이용함으로써 보다 전면적으로 전력 증폭기의 비선형 특성을 반영한다. PVS 모델은 또한 Volterra 모델로부터 편집된 한가지 모델이라고 볼 수도 있으며, 사용 시에 비선형 차수 Q, 메모리 깊이 M, 및 교차 샘플링 포인트 L을 제대로 설정하기만 하면 모델을 완전하게 표현할 수 있다. 본 발명 실시예의 전치 왜곡 모델을 자세히 살펴보면, 전체 큰 모델 내에 Volterra 모델로부터 편집된, 구체적으로 다음과 같은 세개의 작은 모델이 포함된다는 점을 알 수 있다.

1) 메모리 다항식(MP) 모델

;

2) 시간 교차 메모리 다항식

;

3) 시간 교차 공액 메모리 다항식

和

.

이러한 모델의 구체적은 설명은 다음과 같다.

본 발명 실시예는 이와 같은 세가지 작은 모델을 이용하여 본 발명 실시예의 전체적인 전치 왜곡 모델을 구성하며, 원시적인 Volterra 모델에 비해 계산 복잡도를 현저하게 줄이며, 출원인이 본 발명 실시예의 전치 왜곡 모델을 이용하여 장기 진화(Long Term Evolution, LTE) 시스템의 4개 반송파(80MHz) 성능 테스트를 수행한 결과 기존의 MP 모델에 비해 인접 채널 전력비(Adjacent Channel Power Ratio, ACPR)가 5~6dBc 정도 향상될 수 있었다.

이해해야 할 점이라면, 본 발명 실시예에 의해 제공되는 전치 왜곡 모델은 공액 아이템과 신호의 제곱 곱셈에 관련되므로 대량의 곱셈기 사용이 필요하며, 연산 복잡도를 더 한층 절감하는 목적을 달성하기 위해, 상기 실시예의 기초 상에서 원시 신호와 원시 신호의 공액 신호 사이의 신호 벡터 관계에 따라 원시 신호로 상기 전치 왜곡 모델 내의 원시 신호의 공액 신호를 대체하며, 대체된 후의 상기 전치 왜곡 모델은 하기 수학식 2와 같다.

[수학식 2]

여기서,

는 원시 신호의 편각을 표시한다.

도2에 도시된 바와 같이, 도면에는 공액 신호와 원시 신호의 대응관계를 명확하게 보여지며, 양자 사이의 편각 관계에 따라, 시간 교차 공액 메모리 다항식 내의 공액 신호의 진폭값을 원시 신호의 진폭값으로 대체할 수 있으며, 구체적인 과정은 다음과 같다.

도시된 바와 같이,

및

을 알 수 있다.

따라서, 공액 신호의 진폭값은

이고,

원시 신호의 제곱은

이다.

또한, 상기 전치 왜곡 파라미터 인덱스 테이블 내에 전치 왜곡 파라미터와 원시 신호의 신호 진폭값 사이의 대응관계가 존재하므로, 본 발명 실시예에서 간소화된 전치 왜곡 모델을 자세히 살펴보면, 공동인수를 추출하는 방식을 통해 더 한층 간소화를 수행할 수 있으므로 상기 전치 왜곡 모델을 아래와 같이 더 한층 간소화할 수 있다.

우선, LUT가 전치 왜곡 파라미터의 인덱스 테이블을 표시한다는 점을 알고 있으나, 이해상의 편의를 위해 LUT 테이블의 생성 과정에 대해 간단히 설명하면 다음과 같다.

입력 신호의 최대값이

이고, LUT의 최대 사이즈가 A라고 가정하면, LUT 테이블 내의 진폭 간격은

이다. 상기 가정의 기초상에서 LUT의 생성 방법은 다음과 같다.

상기 수학식으로부터 알 수 있다시피, 하나의 LUT의 저장 공간은 A*(4L+1)*M의 길이에 해당한다.

는 입력된 원시 신호의 진폭

을 인덱스로 하여 대응되는 전치 왜곡 파라미터이고, 또한,

，

,

이므로, 상기 수학식 2를 하기 수학식 3과 같이 간소화할 수 있다.

[수학식 3]

상기 수학식 3의 기초상에서, 공통인수의 추출을 통해 전치 왜곡 모델을 하기 수학식 4와 같이 더 한층 간소화할 수 있다.

[수학식 4]

상기 수학식 4에 의한 전치 왜곡 모델은 공통인수의 추출 작업이 수행되어, 연산 난이도를 대폭 줄인다.

총체적으로, 상기 실시예에서의 전치 왜곡 모델이 상기 수학식 4로 간소화될 수 있는 원인은, 전치 왜곡 모델 내의 시간 교차 공액 메모리 다항식에 대한 간소화를 수행하여 구현되었기 때문이다.

만약 실제 상황에 따라 전치 모델의 계산 난이도를 더 한층 줄여야 한다면, 본 발명 실시예는 상기 수학식 3의 기초상에서 시간 교차 메모리 다항식 모델 부분에 대한 간소화를 통해 구현할 수 있다.

우선, 간소화 수행 전에, 간소화 근거에 대한 서술이 필요하다. 시간 교차 메모리 다항식 내의 시간 교차 아이템이 메모리 깊이가 증가됨에 따라 그 영향이 점차 작아지는바 즉 신호의 교차 부분이 메모리 깊이가 증가됨에 따라 대각선에서 보다 멀어져 시스템에 대한 영향이 보다 작아지므로, 계산 복잡도에 대한 간소화 목적에서 출발하여, 교차 메모리 다항식 내에서 메모리 깊이가 지나치게 큰 시간 교차 아이템을 생략하여 연산 복잡도를 줄이는 목적을 달성할 수 있다. 즉, 시간 교차 아이템의 수량이 최대 메모리 깊이로부터 최대 메모리 깊이에서 최대 교차 샘플링 포인트를 덜어낸 것으로 변하게 되므로, 본 발명 실시예의 전치 왜곡 모델 내의 교차 메모리 다항식 모델 부분

이 하기 수학식 5로 간소화될 수 있다.

[수학식 5]

총체적으로 수학식 3과 수학식 5에 따라, 본 발명 실시예에 의해 제공되는 전치 왜곡 모델이 결과적으로 하기 수학식 6으로 될 수 있다.

[수학식 6]

본 발명 실시예는 상기 실시예에서의 시간 교차 메모리 다항식 내의 시간 교차 아이템이 메모리 깊이가 증가됨에 따라 그 영향이 보다 작아지는 기존 규칙에 따라, 일부 시간 교차 메모리 다항식 모델 내의 메모리 깊이가 큰 시간 교차 아이템을 생략함으로써 전체적인 전치 왜곡 모델의 연산 복잡도를 줄이는 목적을 실현하는 방법을 제공한다.

요컨대, 출원인은 상기 각 실시예의 논증과 수학식의 도출을 통해, 수학식 1, 수학식 4 및 수학식 6 중의 어느 하나를 이용하든지 막론하고 모두 본 발명 실시예의 발명 목적을 달성할 수 있음을 증명하였는바, 즉 신호 성능을 향상시키는 동시에 전치 왜곡 모델의 연산 복잡도를 줄일 수 있음을 증명하였다.

상기 각 실시예는 본 발명 실시예에 의해 제공되는 전치 왜곡 모델의 성능의 양호성을 증명하였으며, 아래에 일부 구체적인 실시예를 통해 본 발명 실시예의 전치 왜곡 파라미터 산출 과정에 대해 상세히 설명한다.

통상적으로, 전치 왜곡 파라미터의 산출 시에 산출된 전치 왜곡 파라미터가 정확하도록 하기 위해, 상기 제1 피드백 신호에 대해 정격 선형 이득 소거를 수행하여 제2 피드백 신호를 획득하는 단계에는 구체적으로,

상기 제1 피드백 신호의 정격 선형 이득을 소거하는 단계;

통상적으로, 하기 수학식 7을 통해 상기 제1 피드백 신호의 정격 선형 이득을 소거한다.

[수학식 7]

여기서, y는 제1 피드백 신호를 표시하고,

는 정격 선형 이득이 소거된 제1 피드백 신호를 표시하고, G는 정격 선형 이득을 표시하고, n은 제1 피드백 신호의 입력 시각을 표시하고, m은 제1 피드백 신호의 메모리 시각을 표시하고, M은 메모리 깊이를 표시하고, Q는 비선형 차수를 표시하고, L은 최대 교차 샘플링 포인트를 표시하고, q는 비선형 차수 인덱스를 표시하고,

은 교차 샘플링 포인트를 표시한다.

하기 수학식 8을 통해 상기 제1 피드백 신호의 공액 신호의 정격 선형 이득을 소거한다.

[수학식 8]

여기서, 여기서, y*는 제1 피드백 신호를 표시하고,

*는 정격 선형 이득이 소거된 제1 피드백 신호를 표시하고, G는 정격 선형 이득을 표시하고, n은 제1 피드백 신호의 입력 시각을 표시하고, m은 제1 피드백 신호의 메모리 시각을 표시하고, M은 메모리 깊이를 표시하고, Q는 비선형 차수를 표시하고, L은 최대 교차 샘플링 포인트를 표시하고, q는 비선형 차수 인덱스를 표시하고,

은 교차 샘플링 포인트를 표시한다.

본 발명 실시예에 있어서, 전치 왜곡 모델에 제1 피드백 신호와 제1 피드백 신호의 공액 신호가 포함되므로, 정격 선형 이득 소거를 수행할 때 상기 두 수학식을 통해 각각 계산해야 하며, 마지막으로 모든

및

으로 제2 피드백 신호의 매트릭스 U를 구성한다는 점을 이해할 수 있다.

[수학식 9]

여기서,

전치 왜곡 모델은 전력 증폭기 모델에 무한대로 근접하므로, 전치 왜곡 신호 z와 제1 피드백 신호 y 사이에 하기 수학식 10과 같은 관계식이 존재한다.

[수학식 10]

상기와 같은 관계가 존재하기에, 본 발명의 상기 실시예는 전치 왜곡 파라미터를 계산함에 있어서, 제1 피드백 신호와 전치 왜곡 신호의 상기 관계식에 따라 산출하며, 제2 피드백 신호의 매트릭스와 전치 왜곡 신호의 매트릭스를 획득한 후 상기 관계식은 매트릭스 관계식

로 변환될 수 있으며, LS 알고리즘에 따라, 상기 매트릭스 관계식은 전치 왜곡 파라미터의 최소승자해

의 계산으로 변환될 수 있으며, 전치 왜곡 파라미터의 최소승자해의 산출 시에 매트릭스의 역변환에 관련되므로, 연산이 비교적 복잡하며, 매트릭스 분해 방법을 이용하면 매트릭스의 역변환을 방지할 수 있는바, 예를 들면 많이 사용되는 매트릭스 분해 방법에는 QR(Orthogonal-triangular Decomposition) 분해, 특이값 분해(SVD, Singular Value Decomposition) 등이 포함된다. 또한, 자가 적응형 LS 알고리즘을 이용하여도 매트릭스 역변환을 방지할 수 있는바, 예를 들면 순환최소자승(RLS，Recursive Least Square)이 포함된다.

요컨대, 본원의 상기 설명을 통해, 본 발명 실시예에 의해 제안된 전치 왜곡 모델이 다음과 같은 장점을 갖고 있음을 증명하였다.

1: 본 발명 실시예에 의해 제안된 PVS 모델은 MP 모델에 비해 교차 아이템이 추가된 모델이며, MP 모델에 근접한 아키텍처를 이용함으로써, 한편으로는 모델 연산의 복잡도를 대폭 줄일 수 있고 다른 한편으로는 전력 증폭기의 주요 비선형성을 효율적으로 반영할 수 있다.

2: 본 발명 실시예에 의해 제안된 PVS 모델은 편집 가능한 모델이며, 전력 증폭기의 실제 상황에 따라 자가 적응적으로 전력 증폭기에 대응되는 파라미터 설정(비선형 차수, 메모리 깊이 및 교차 샘플링 포인트)를 조절하여 상이한 전력 증폭기의 요구를 만족시킬 수 있다.

3: 본 발명 실시예에 의해 제안된 PVS 모델 내의 각 작은 모델들 사이의 공통점에 따라, 전반 모델 알고리즘의 복잡도를 간소화하여 신호의 처리 성능을 향상시킨다.

본 발명 실시예에 의해 제공되는 전치 왜곡 파라미터를 산출하는 방법을 보다 잘 이해하도록 하기 위해, 도3 및 도5에 도시된 바와 같이 상세한 실시 과정을 제공하되, 본 실시예에서는 상기 수학식 3을 전치 왜곡 모델로 이용한다.

우선, 하기 실시예에서 나타난 자모 또는 부호에 대해 통일적으로 설명한다.

x(n)은 n 시각에 입력된 원시 신호를 표시하고, z(n)은 n 시각에 출력된 전치 왜곡 처리를 거친 후의 신호를 표시하고, y(n)은 제1 피드백 신호를 표시하고, n은 신호의 입력 시각을 표시하고, m은 신호의 메모리 시각을 표시하고, w는 전치 왜곡 파라미터를 표시하고, M은 메모리 깊이를 표시하고, Q는 비선형 차수를 표시하고, L은 최대 교차 샘플링 포인트를 표시하고, q는 비선형 차수 인덱스를 표시하고, *는 신호의 공액을 표시하며, l는 교차 샘플링 포인트를 표시하고, x(n-m)은 원시 신호를 표시하며, x*(n-m)은 원시 신호의 공액 신호를 표시하고, y(n-m)은 제1 피드백 신호의 신호 진폭값을 표시하고, y*(n-m)은 제1 피드백 신호의 공액 신호의 신호 진폭값을 표시하고, G는 정격 선형 이득을 표시하고,

은 전력 증폭기의 정격 선형 이득을 소거한 후의 제1 피드백 신호를 표시하고, y*는 제1 피드백 신호의 공액 신호를 표시하고,

*는 전력 증폭기의 정격 선형 이득을 소거한 후의 제1 피드백 신호의 공액 신호를 표시하고, U는 제2 피드백 신호의 매트릭스를 표시하고,

는 전치 왜곡 파라미터의 최소승자해를 표시하고, U^H는 매트릭스 U의 공액 매트릭스를 표시한다.

S201: 주기적인 필터링 처리가 개신된 후 원시 신호를 전치 왜곡기에 입력한다.

S202: 전치 왜곡기가 그 전에 업데이트된 후의 LUT 테이블 및 전치 왜곡 모델에 따라 원시 신호를 처리하여 전치 왜곡 신호를 출력한다.

(1) 전치 왜곡기가 입력된 원시 신호의 상이한 진폭값에 따라 지난번에 업데이트된 LUT 테이블 내에서 대응되는 전치 왜곡 파라미터를 추출한다.

(2) 하기 수학식 4에 따라 원시 신호를 처리하여 전치 왜곡 신호를 획득한다.

[수학식 4]

S203: 디지털 아날로그 변환 모듈을 통해 전치 왜곡 신호를 디지털 신호로부터 아날로그 신호로 변환시킨다.

S204: 아날로그 신호의 전치 왜곡 신호를 무선 주파수 발신기를 통해 전력 증폭 모듈에 발신하여 전력 증폭 과정을 수행한다.

S205: 무선 주파수 수신기를 통해 전력 증폭 과정을 거친 제1 피드백 신호를 수신한다.

S206: 아날로그 디지털 변환기를 통해 제1 피드백 신호를 아날로그 신호로부터 디지털 신호로 변환시킨다.

S207: 디지털 신호로 변환된 제1 피드백 신호에 대해 정격 선형 이득 소거를 수행하여 제2 피드백 신호를 획득한다.

(1) 하기 수학식 12를 통해 상기 제1 피드백 신호의 정격 선형 이득을 소거한다.

[수학식 12]

(2) 하기 수학식 13을 통해 상기 제1 피드백 신호의 공액 신호의 정격 선형 이득을 소거한다.

[수학식 13]

(3) 제2 피드백 신호의 매트릭스는

로 표시된다.

(4) 여기까지, 제2 피드백 신호와 전치 왜곡 신호의 관계식은

으로 간소화할 수 있다.

S208: 상기 제2 피드백 신호에 의해 형성되는 매트릭스 U 및 전치 왜곡 신호에 의해 형성되는 매트릭스 Z에 따라 전치 왜곡 파라미터 w를 확정한다.

(1)

을

으로 변환시킬 수 있으며, 전치 왜곡 신호에 의해 형성된 매트릭스 및 제2 피드백 신호에 의해 형성된 매트릭스를

에 대입하여, 전치 왜곡 파라미터 w의 최소승자해를 확정한다(이 수학식이 과다 결정(overdetermined) 방정식이므로, 본 실시예는 최소승자법 원리를 이용하여 선형 방정식의 해를 확정할 수 있으며, 실제 과정에서 매트릭스의 QR 분해 방법 또는 빠른 Cholesky 분해 방법을 이용하여 파라미터 계수를 구할 수 있다).

S209: 확정된 전치 왜곡 파라미터를 전치 왜곡기에 송신하여 LUT에 테이블에 대한 업데이트를 수행한다.

S210: 전치 왜곡기가 업데이트된 후의 LUT 테이블에 따라 다음 차례의 원시 신호에 대해 디지털 전치 왜곡 처리를 수행한다.

본 발명 실시예의 상기 방법에 대응되게, 본 발명 실시예는 또한 디지털 전치 왜곡 처리 시스템을 더 제공하는바, 도4에 도시된 바와 같이, 해당 시스템에는 다음과 같은 구성 요소가 포함된다.

전치 왜곡기(1): 주기적인 필터링 처리가 개시된 후, 입력된 원시 신호에 대해 전치 왜곡 처리를 수행하고, 전력 증폭기에 전치 왜곡 신호를 출력하며, 연산기에 의해 송신된 전치 왜곡 파라미터에 따라 전치 왜곡 파라미터 인덱스 테이블을 업데이트하도록 구성된다.

전력 증폭기(2): 전치 왜곡기에 의해 출력되는 전치 왜곡 신호에 대해 전력 증폭을 수행하여 연산기에 제1 피드백 신호를 출력하도록 구성된다.

[수학식 1]

연산기(3): 상기 전치 왜곡 신호와 상기 제1 피드백 신호를 획득하여, 상기 제1 피드백 신호에 대해 정격 선형 이득 소거를 수행하여 제2 피드백 신호를 획득하며, 상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스에 따라 전치 왜곡 파라미터를 확정하여, 확정된 상기 전치 왜곡 파라미터를 전치 왜곡기에 송신하도록 구성된다.

바람직하게, 본 발명의 상기 실시예의 기초상에서, 원시 신호와 원시 신호의 공액 신호 사이의 신호 벡터 관계에 따라, 원시 신호로 상기 전치 왜곡 모델 내의 원시 신호의 공액 신호를 대체하며, 대체된 후의 상기 전치 왜곡 모델은 하기 수학식 2와 같다.

[수학식 2]

여기서,

는 원시 신호의 편각을 표시한다.

바람직하게, 본 발명의 상기 실시예의 기초상에서, 상기 전치 왜곡 파라미터 인덱스 테이블 내의 전치 왜곡 파라미터와 원시 신호 진폭값 사이의 대응관계에 따라 상기 대체된 후의 상기 전치 왜곡 모델을 하기 수학식 4와 같이 변환시킨다.

[수학식 4]

는 LUT 테이블 내에서 원시 신호의 신호 진폭값

에 대응되는 전치 왜곡 파라미터를 표시한다.

바람직하게, 본 발명의 상기 실시예의 기초상에서, 상기 연산기가 상기 제1 피드백 신호에 대해 정격 선형 이득 소거를 수행하여 제2 피드백 신호를 획득함에 있어서, 구체적으로,

상기 제1 피드백 신호의 정격 선형 이득을 소거하는 단계;

바람직하게, 본 발명의 상기 실시예의 기초상에서, 상기 연산기가 하기 수학식 7을 통해 상기 제1 피드백 신호의 정격 선형 이득을 소거한다.

[수학식 7]

여기서, y는 제1 피드백 신호를 표시하고,

은 교차 샘플링 포인트를 표시한다.

바람직하게, 본 발명의 상기 실시예의 기초상에서, 상기 연산기가 하기 수학식 8을 통해 상기 제1 피드백 신호의 공액 신호의 정격 선형 이득을 소거한다.

[수학식 8]

여기서, 여기서, y*는 제1 피드백 신호를 표시하고,

은 교차 샘플링 포인트를 표시한다.

바람직하게, 본 발명의 상기 실시예의 기초상에서, 상기 연산기가 상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스에 따라 전치 왜곡 파라미터를 확정함에 있어서 구체적으로,

[수학식 9]

여기서,

해당 분야의 통상적인 기술자라면, 본 발명의 실시예는 방법, 시스템 또는 컴퓨터 프로그램 제품의 형식으로 제공될 수 있다는 점을 응당 이해해야 한다. 본 발명은 완전 하드웨어 실시예, 완전 소프트웨어 실시예, 또는 소프트웨어와 하드웨어 측면을 결합한 실시예의 형식을 적용할 수 있다. 또한, 본 발명은 컴퓨터 실행 가능한 프로그램 코드를 포함한 하나 또는 복수의 컴퓨터 판독 가능한 저장 매체(자기 디스크 기억 장치 및 광학 메모리 등)에서 실행되는 컴퓨터 프로그램 제품의 형식을 적용할 수 있다.

본 발명은 본 발명에 따른 실시예에 의한 방법, 장치(시스템) 및 컴퓨터 프로그램 제품의 흐름도 및/또는 블록도를 참조하여 설명된다. 컴퓨터 프로그램 지령을 통해 흐름도 및/또는 블록도의 각 절차 및/블록과 흐름도 및/또는 블록도의 절차 및/또는 블록의 결합을 실현할 수 있음을 이해해야 한다. 이러한 컴퓨터 프로그램 지령을 범용 컴퓨터, 전용 컴퓨터, 삽입식 프로세서 또는 기타 프로그래밍 가능한 데이터 처리 장치의 프로세서에 제공하여 하나의 머신을 생성함으로써, 컴퓨터 또는 기타 프로그래밍 가능한 데이터 처리 장치의 프로세서에 의해 실행되는 지령을 통해, 흐름도의 하나 또는 복수의 절차 및/또는 블록도의 하나 또는 복수의 블록에서 지정되는 기능을 구현하기 위한 장치를 생성할 수 있다.

이러한 컴퓨터 프로그램 지령은 또한, 컴퓨터 또는 기타 프로그래밍 가능한 데이터 처리 장치를 특정된 방식으로 동작하도록 가이드하는 컴퓨터 판독 가능한 메모리에 저장됨으로써 해당 컴퓨터 판독 가능한 메모리 내에 저장된 지령을 통해 지령 장치를 포함하는 제조품을 생성할 수 있으며, 해당 지령 장치는 흐름도의 하나 또는 복수의 절차 및/또는 블록도의 하나 또는 복수의 블록에서 지정된 기능을 구현한다.

이러한 컴퓨터 프로그램 지령은 또한, 컴퓨터 또는 기타 프로그래밍 가능한 데이터 처리 장치에 장착됨으로써 컴퓨터 또는 기타 프로그래밍 가능한 장치상에서 일련의 동작 단계를 실행하여 컴퓨터적으로 구현되는 처리를 생성할 수 있으며, 따라서 컴퓨터 또는 기타 프로그래밍 가능한 장치상에서 실행되는 지령은 흐름도의 하나 또는 복수의 절차 및/또는 블록도의 하나 또는 복수의 블록에서 지정된 기능을 구현하기 위한 단계를 제공한다.

보다시피, 해당 기술 분야의 통상의 지식을 가진 자라면, 본 발명에 따른 실시예의 사상과 범위를 벗어나지 않는 전제하에서 본 발명에 따른 실시예에 대한 여러 가지 변경과 변형을 진행할 수 있다. 따라서, 본 발명에 따른 실시예에 대한 이러한 변경과 변형도 본 발명의 특허청구범위 및 그와 균등한 기술의 범위 내에 속한다면 본 발명에도 이러한 변경과 변형이 포함되어야 할 것이다.

Claims

주기적인 필터링 처리가 개시된 후, 전치 왜곡 처리를 거친 후의 전치 왜곡 신호와 전력 증폭 처리를 거친 후의 제1 피드백 신호를 획득하는 단계;
상기 제1 피드백 신호에 대해 정격 선형 이득 소거를 수행하여 제2 피드백 신호를 획득하는 단계;
상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스에 따라 전치 왜곡 파라미터를 확정하는 단계; 및
확정된 전치 왜곡 파라미터에 따라 전치 왜곡 파라미터 인덱스 테이블을 업데이트하는 단계가 포함되되,
상기 전치 왜곡 신호는 하기 수학식 1로 표현되는 전치 왜곡 모델에 따라 획득되는
것을 특징으로 하는 디지털 전치 왜곡 파라미터를 산출하는 방법.
[수학식 1]

여기서, z(n)은 n 시각에 출력되는 전치 왜곡 처리를 거친 후의 신호를 표시하고, x(n)은 n 시각에 입력되는 원시 신호를 표시하고, n은 원시 신호의 입력 시각을 표시하고, m은 원시 신호의 메모리 시각을 표시하고, w는 전치 왜곡 파라미터를 표시하고, M은 메모리 깊이를 표시하고, Q는 비선형 차수를 표시하고, L은 최대 교차 샘플링 포인트를 표시하고, q는 비선형 차수 인덱스를 표시하고, *는 신호의 공액을 표시하며, l는 교차 샘플링 포인트를 표시하고, x(n-m)은 원시 신호를 표시하며, x*(n-m)은 원시 신호의 공액 신호를 표시한다.
청구항 1에 있어서,
원시 신호와 원시 신호의 공액 신호 사이의 신호 벡터 관계에 따라, 원시 신호로 상기 전치 왜곡 모델 내의 원시 신호의 공액 신호를 대체하며, 대체된 후의 상기 전치 왜곡 모델은 하기 수학식 2와 같은
것을 특징으로 하는 디지털 전치 왜곡 파라미터를 산출하는 방법.
[수학식 2]

여기서,
는 원시 신호와 원시 신호의 공액 신호 사이의 벡터 관계를 표시하며,
는 원시 신호의 편각을 표시한다.
청구항 2에 있어서,
상기 전치 왜곡 파라미터 인덱스 테이블 내의 전치 왜곡 파라미터와 원시 신호 진폭값 사이의 대응관계에 따라 상기 대체된 후의 상기 전치 왜곡 모델을 하기 수학식 4와 같이 변환시키는
것을 특징으로 하는 디지털 전치 왜곡 파라미터를 산출하는 방법.
[수학식 4]

여기서, LUT는 전치 왜곡 파라미터의 인덱스 테이블을 표시하고,
는 LUT 테이블 내에서 원시 신호의 신호 진폭값
에 대응되는 전치 왜곡 파라미터를 표시한다.
청구항 3에 있어서,
상기 제1 피드백 신호에 대해 정격 선형 이득 소거를 수행하여 제2 피드백 신호를 획득하는 단계에는,
상기 제1 피드백 신호의 정격 선형 이득을 소거하는 단계;
상기 제1 피드백 신호의 공액 신호의 정격 선형 이득을 소거하는 단계; 및
정격 선형 이득 소거를 거친 제1 피드백 신호와 제1 피드백 신호의 공액 신호로 상기 제2 피드백 신호를 구성하는 단계가 포함되는
것을 특징으로 하는 디지털 전치 왜곡 파라미터를 산출하는 방법.
청구항 4에 있어서,
하기 수학식 7을 통해 상기 제1 피드백 신호의 정격 선형 이득을 소거하고, 하기 수학식 8을 통해 상기 제1 피드백 신호의 공액 신호의 정격 선형 이득을 소거하는
것을 특징으로 하는 디지털 전치 왜곡 파라미터를 산출하는 방법.
[수학식 7]

여기서, y는 제1 피드백 신호를 표시하고,
는 정격 선형 이득이 소거된 제1 피드백 신호를 표시하고, G는 정격 선형 이득을 표시하고, n은 제1 피드백 신호의 입력 시각을 표시하고, m은 제1 피드백 신호의 메모리 시각을 표시하고, M은 메모리 깊이를 표시하고, Q는 비선형 차수를 표시하고, L은 최대 교차 샘플링 포인트를 표시하고, q는 비선형 차수 인덱스를 표시하고,
은 교차 샘플링 포인트를 표시한다.
[수학식 8]

여기서, 여기서, y*는 제1 피드백 신호를 표시하고,
*는 정격 선형 이득이 소거된 제1 피드백 신호를 표시하고, G는 정격 선형 이득을 표시하고, n은 제1 피드백 신호의 입력 시각을 표시하고, m은 제1 피드백 신호의 메모리 시각을 표시하고, M은 메모리 깊이를 표시하고, Q는 비선형 차수를 표시하고, L은 최대 교차 샘플링 포인트를 표시하고, q는 비선형 차수 인덱스를 표시하고,
은 교차 샘플링 포인트를 표시한다.
청구항 1에 있어서,
상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스에 따라 전치 왜곡 파라미터를 확정하는 단계에는,
상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스를 하기 수학식 9에 대입하여 전치 왜곡 파라미터의 최소자승해를 확정하는 단계; 및
상기 전치 왜곡 파라미터의 최소자승해에 따라 전치 왜곡 파라미터를 확정하는 단계가 포함되는
것을 특징으로 하는 디지털 전치 왜곡 파라미터를 산출하는 방법.
[수학식 9]

여기서,
는 전치 왜곡 파라미터의 최소자승해를 표시하고, z는 전치 왜곡 신호에 의해 형성된 매트릭스를 표시하고, U는 제2 피드백 신호에 의해 형성된 매트릭스를 표시하고, U^H는 매트릭스 U의 공액 매트릭스를 표시한다.
주기적인 필터링 처리가 개시된 후, 입력된 원시 신호에 대해 전치 왜곡 처리를 수행하고, 전력 증폭기에 전치 왜곡 신호를 출력하며, 연산기에 의해 송신된 전치 왜곡 파라미터에 따라 전치 왜곡 파라미터 인덱스 테이블을 업데이트하도록 구성되는 전치 왜곡기;
전치 왜곡기에 의해 출력되는 전치 왜곡 신호에 대해 전력 증폭을 수행하여 연산기에 제1 피드백 신호를 출력하도록 구성되는 전력 증폭기; 및
상기 전치 왜곡 신호와 상기 제1 피드백 신호를 획득하여, 상기 제1 피드백 신호에 대해 정격 선형 이득 소거를 수행하여 제2 피드백 신호를 획득하며, 상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스에 따라 전치 왜곡 파라미터를 확정하여, 확정된 상기 전치 왜곡 파라미터를 전치 왜곡기에 송신하도록 구성되는 연산기가 포함되되,
상기 전치 왜곡 신호는 하기 수학식 1로 표현되는 전치 왜곡 모델에 따라 획득되는
것을 특징으로 하는 디지털 전치 왜곡 처리 시스템.
[수학식 1]

여기서, z(n)은 n 시각에 출력되는 전치 왜곡 처리를 거친 후의 신호를 표시하고, x(n)은 n 시각에 입력되는 원시 신호를 표시하고, n은 원시 신호의 입력 시각을 표시하고, m은 원시 신호의 메모리 시각을 표시하고, w는 전치 왜곡 파라미터를 표시하고, M은 메모리 깊이를 표시하고, Q는 비선형 차수를 표시하고, L은 최대 교차 샘플링 포인트를 표시하고, q는 비선형 차수 인덱스를 표시하고, *는 신호의 공액을 표시하며, l는 교차 샘플링 포인트를 표시하고, x(n-m)은 원시 신호를 표시하며, x*(n-m)은 원시 신호의 공액 신호를 표시한다.
청구항 7에 있어서,
원시 신호와 원시 신호의 공액 신호 사이의 신호 벡터 관계에 따라, 원시 신호로 상기 전치 왜곡 모델 내의 원시 신호의 공액 신호를 대체하며, 대체된 후의 상기 전치 왜곡 모델은 하기 수학식 2와 같은
것을 특징으로 하는 디지털 전치 왜곡 처리 시스템.
[수학식 2]

여기서,
는 원시 신호와 원시 신호의 공액 신호 사이의 벡터 관계를 표시하며,
는 원시 신호의 편각을 표시한다.
청구항 8에 있어서,
상기 전치 왜곡 파라미터 인덱스 테이블 내의 전치 왜곡 파라미터와 원시 신호 진폭값 사이의 대응관계에 따라 상기 대체된 후의 상기 전치 왜곡 모델을 하기 수학식 4와 같이 변환시키는
것을 특징으로 하는 디지털 전치 왜곡 처리 시스템.
[수학식 4]

여기서, LUT는 전치 왜곡 파라미터의 인덱스 테이블을 표시하고,
는 LUT 테이블 내에서 원시 신호의 신호 진폭값
에 대응되는 전치 왜곡 파라미터를 표시한다.
청구항 9에 있어서,
상기 연산기가 상기 제1 피드백 신호에 대해 정격 선형 이득 소거를 수행하여 제2 피드백 신호를 획득함에 있어서,
상기 제1 피드백 신호의 정격 선형 이득을 소거하고;
상기 제1 피드백 신호의 공액 신호의 정격 선형 이득을 소거하며;
정격 선형 이득 소거를 거친 제1 피드백 신호와 제1 피드백 신호의 공액 신호로 상기 제2 피드백 신호를 구성하는 것이 포함되는
것을 특징으로 하는 디지털 전치 왜곡 처리 시스템.
청구항 10에 있어서,
상기 연산기가 하기 수학식 7을 통해 상기 제1 피드백 신호의 정격 선형 이득을 소거하고, 하기 수학식 8을 통해 상기 제1 피드백 신호의 공액 신호의 정격 선형 이득을 소거하는
것을 특징으로 하는 디지털 전치 왜곡 처리 시스템.
[수학식 7]

여기서, y는 제1 피드백 신호를 표시하고,
는 정격 선형 이득이 소거된 제1 피드백 신호를 표시하고, G는 정격 선형 이득을 표시하고, n은 제1 피드백 신호의 입력 시각을 표시하고, m은 제1 피드백 신호의 메모리 시각을 표시하고, M은 메모리 깊이를 표시하고, Q는 비선형 차수를 표시하고, L은 최대 교차 샘플링 포인트를 표시하고, q는 비선형 차수 인덱스를 표시하고,
은 교차 샘플링 포인트를 표시한다.
[수학식 8]

여기서, 여기서, y*는 제1 피드백 신호를 표시하고,
*는 정격 선형 이득이 소거된 제1 피드백 신호를 표시하고, G는 정격 선형 이득을 표시하고, n은 제1 피드백 신호의 입력 시각을 표시하고, m은 제1 피드백 신호의 메모리 시각을 표시하고, M은 메모리 깊이를 표시하고, Q는 비선형 차수를 표시하고, L은 최대 교차 샘플링 포인트를 표시하고, q는 비선형 차수 인덱스를 표시하고,
은 교차 샘플링 포인트를 표시한다.
청구항 7에 있어서,
상기 연산기가 상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스에 따라 전치 왜곡 파라미터를 확정함에 있어서,
상기 제2 피드백 신호에 의해 형성된 매트릭스 및 상기 전치 왜곡 신호에 의해 형성된 매트릭스를 하기 수학식 9에 대입하여 전치 왜곡 파라미터의 최소자승해를 확정하고;
상기 전치 왜곡 파라미터의 최소자승해에 따라 전치 왜곡 파라미터를 확정하는 것이 포함되는
것을 특징으로 하는 디지털 전치 왜곡 처리 시스템.
[수학식 9]

여기서,
는 전치 왜곡 파라미터의 최소자승해를 표시하고, z는 전치 왜곡 신호에 의해 형성된 매트릭스를 표시하고, U는 제2 피드백 신호에 의해 형성된 매트릭스를 표시하고, U^H는 매트릭스 U의 공액 매트릭스를 표시한다.