KR101649783B1 - 성막 방법 - Google Patents

성막 방법 Download PDF

Info

Publication number
KR101649783B1
KR101649783B1 KR1020130159966A KR20130159966A KR101649783B1 KR 101649783 B1 KR101649783 B1 KR 101649783B1 KR 1020130159966 A KR1020130159966 A KR 1020130159966A KR 20130159966 A KR20130159966 A KR 20130159966A KR 101649783 B1 KR101649783 B1 KR 101649783B1
Authority
KR
South Korea
Prior art keywords
film
film forming
substrate
gas
wafer
Prior art date
Application number
KR1020130159966A
Other languages
English (en)
Other versions
KR20140083884A (ko
Inventor
겐타로 오시모
마사토 고아쿠츠
히로코 사사키
히로아키 이케가와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140083884A publication Critical patent/KR20140083884A/ko
Application granted granted Critical
Publication of KR101649783B1 publication Critical patent/KR101649783B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

챔버 내에 설치되고, 기판 적재부에 기판(W)을 적재 가능한 회전 테이블을 회전시킴으로써, 서로 반응하는 다른 종류의 가스를 공급하는 제1 및 제2 처리 영역을 통과시켜, 원자 퇴적(ALD)법에 의해 성막을 행하는 성막 방법이며,
상기 기판 적재부에 상기 기판을 적재하지 않고 상기 회전 테이블을 회전시켜, 상기 기판 적재부를 소정 온도로 한 상태에서 상기 회전 테이블 상에 상기 성막을 행하는 코팅 공정과,
상기 기판 적재부에 상기 기판을 적재하고 상기 회전 테이블을 회전시켜, 상기 기판 적재부 또는 상기 기판을 상기 소정 온도 이하로 한 상태에서 상기 기판 상에 상기 성막을 행하는 프로세스 공정을 갖는다.

Description

성막 방법{METHOD OF DEPOSITING A FILM}
본원은, 2012년 12월 26일에 출원된 일본 특허 출원 제2012-283175호를 우선권 주장의 기초 출원으로 하고 있고, 여기서 이것에 기초하는 우선권을 주장하는 동시에, 그 전체 내용을 참조에 의해 삽입한다.
본 발명은, 성막 방법에 관한 것이다.
반도체 집적 회로(IC, Integrated Circuit)의 제조 프로세스에는, 반도체 웨이퍼 상에 박막을 성막하는 공정이 있다. 이 공정에 대해서는, IC의 가일층의 미세화의 관점에서, 웨이퍼 면내에 있어서의 균일성의 향상이 요구되고 있다. 이러한 요망에 따르는 성막 방법으로서, 원자층 성막(ALD, Atomic Layer Deposition)법 또는 분자층 성막(MLD, Molecular Layer Deposition)법이라 불리는 성막 방법이 기대되고 있다. ALD법에서는, 서로 반응하는 2종류의 반응 가스 중 한쪽의 반응 가스(반응 가스 A)를 웨이퍼 표면에 흡착시키고, 흡착된 반응 가스 A를 다른 쪽의 반응 가스(반응 가스 B)로 반응시키는 사이클을 반복함으로써, 반응 생성물에 의한 박막이 웨이퍼 표면에 성막된다. ALD법은, 웨이퍼 표면에 대한 반응 가스의 흡착을 이용하므로, 막 두께 균일성 및 막 두께 제어성이 우수하다고 하는 이점을 갖고 있다.
ALD법을 실시하는 성막 장치로서, 일본 특허 제4661990호에 기재된, 이른바 회전 테이블식 성막 장치가 있다. 이 성막 장치는, 진공 용기 내에 회전 가능하게 배치되고, 복수의 웨이퍼가 적재되는 회전 테이블과, 회전 테이블의 상방에 구획되는 반응 가스 A의 공급 영역과 반응 가스 B의 공급 영역을 분리하는 분리 영역과, 반응 가스 A 및 반응 가스 B의 공급 영역에 대응하여 설치되는 배기구와, 이들 배기구에 접속되는 배기 장치를 갖고 있다. 이러한 성막 장치에 있어서는, 회전 테이블이 회전함으로써, 반응 가스 A의 공급 영역, 분리 영역, 반응 가스 B의 공급 영역 및 분리 영역을 웨이퍼가 통과하게 된다. 이에 의해, 반응 가스 A의 공급 영역에 있어서 웨이퍼 표면에 반응 가스 A가 흡착되고, 반응 가스 B의 공급 영역에 있어서 반응 가스 A와 반응 가스 B가 웨이퍼 표면에서 반응한다. 이로 인해, 성막 중에는 반응 가스 A 및 반응 가스 B를 전환할 필요는 없고, 계속해서 공급할 수 있다. 따라서, 배기/퍼지 공정이 불필요해져, 성막 시간을 단축할 수 있다고 하는 이점이 있다.
한편, 반도체 메모리의 고집적화에 수반하여, 금속 산화물 등의 고유전체 재료를 유전체층으로서 사용하는 캐패시터가 다용되고 있다. 이러한 캐패시터의 전극은, 비교적 큰 일함수를 갖는 예를 들어 질화티탄(TiN)에 의해 형성되어 있다.
TiN 전극의 형성은, 예를 들어 일본 특허 제4583764호에 기재된 바와 같이 염화티탄(TiCl4)과 암모니아(NH3)를 원료 가스로서 사용하는 화학 기상 성막(CVD)법에 의해, 고유전체층 상에 TiN을 성막하고, 패턴화함으로써 행해진다.
예를 들어, CVD법에서 사용한 원료 가스와 마찬가지로, 염화티탄과 암모니아를 원료 가스로 하고, 상술한 회전 테이블식 성막 장치를 사용하여, ALD법에 의해 성막함으로써, 막 두께 균일성 및 막 두께 제어성이 우수하고, 또한 성막 시간을 단축한 프로세스에서 질화티탄의 성막이 가능해진다고 생각된다.
또한, 이러한 ALD법을 사용한 성막에 있어서, 막의 저항을 저하시키는 관점에서, 종래보다도 고온 조건에서 성막을 행하는 요청이 있고, 상술한 TiN의 성막에 있어서도, 그러한 고온 조건에서의 성막의 요청이 있다.
그러나, 상술한 회전 테이블식 성막 장치에 의해 ALD법을 사용하여 고온 조건하에서 성막을 행하였을 때에, 성막 장치의 챔버나 회전 테이블에 포함되는 금속 불순물, 스테인리스를 사용한 부품 등에 포함되는 금속 성분과 원료 가스가 반응해 버려, 구리 등을 포함하는 금속에 의한 막의 금속 오염이 발생해 버리는 경우가 있었다.
따라서, 본 발명의 실시예는, 신규이며 또한 유용한 성막 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 관점에 따르면, 성막 방법은, 챔버 내에 설치되고, 기판 적재부에 기판을 적재 가능한 회전 테이블을 회전시킴으로써, 서로 반응하는 다른 종류의 가스를 공급하는 제1 및 제2 처리 영역을 통과시켜, ALD법에 의해 성막을 행하는 성막 방법이며,
상기 기판 적재부에 상기 기판을 적재하지 않고 상기 회전 테이블을 회전시켜, 상기 기판 적재부를 소정 온도로 한 상태에서 상기 회전 테이블 상에 상기 성막을 행하는 코팅 공정과,
상기 기판 적재부에 상기 기판을 적재하고 상기 회전 테이블을 회전시켜, 상기 기판 적재부 또는 상기 기판을 상기 소정 온도 이하로 한 상태에서 상기 기판 상에 상기 성막을 행하는 프로세스 공정을 갖는다.
도 1은 본 발명의 실시 형태에 관한 성막 방법을 실시하는 데 적합한 성막 장치의 일례의 단면도.
도 2는 본 발명의 실시 형태에 관한 성막 방법을 실시하는 데 적합한 성막 장치의 일례의 사시도.
도 3은 본 발명의 실시 형태에 관한 성막 방법을 실시하는 데 적합한 성막 장치의 일례의 상면도.
도 4는 본 발명의 실시 형태에 관한 성막 방법을 실시하는 데 적합한 성막 장치의 일례의 회전 테이블의 동심원을 따른 챔버의 단면을 도시한 도면.
도 5는 본 발명의 실시 형태에 관한 성막 방법을 실시하는 데 적합한 성막 장치의 일례의 천장면이 설치되어 있는 영역을 도시하는 단면도.
도 6은 본 발명의 실시 형태에 관한 성막 방법의 처리 플로우를 나타낸 도면.
도 7은 본 실시 형태에 관한 성막 장치를 사용하여, 비교예에 관한 성막 방법을 실시한 경우의 실시 결과를 나타낸 도면.
도 8은 고온 성막에 있어서의 TiN막의 특성의 변화를 나타낸 도면.
도 9는 성막 프로세스시의 웨이퍼 온도에 대한 막 밀도의 관계를 나타낸 도면.
도 10은 성막 프로세스시의 웨이퍼 온도에 대한 염소 농도의 관계를 나타낸 도면.
도 11a는 고온 조건하의 성막 프로세스에서 얻어진 입경이 큰 막을 사용하여, 금속 오염을 방지할 수 있는 원리를 설명하기 위해, 입경이 큰 막의 단면 구성의 일례를 도시한 도면.
도 11b는 입경이 작은 막의 단면 구성의 일례를 도시한 도면.
도 12는 본 실시 형태에 관한 성막 방법을 실시한 실시예 1에 관한 성막 방법의 실시 결과를 나타낸 도면.
도 13은 본 실시 형태에 관한 성막 방법을 실시한 실시예 2에 관한 성막 방법의 실시 결과를 나타낸 도면.
상술한 회전 테이블식 성막 장치에 의해 ALD법을 사용하여 고온 조건하에서 성막을 행하였을 때에, 성막 장치의 챔버나 회전 테이블에 포함되는 금속 불순물, 스테인리스를 사용한 부품 등에 포함되는 금속 성분과 원료 가스가 반응해 버려, 구리 등을 포함하는 금속에 의한 막의 금속 오염이 발생해 버리는 경우가 있었다.
이하, 첨부의 도면을 참조하면서, 본 발명의 실시 형태에 대해 설명한다.
이하, 도면을 참조하여, 본 발명을 실시하기 위한 구체적인 내용의 설명을 행한다.
1 : 챔버
2 : 회전 테이블
4 : 볼록 형상부
11 : 천장판
12 : 용기 본체
15 : 반송구
24 : 오목부(웨이퍼 적재부)
31, 32 : 반응 가스 노즐
41, 42 : 분리 가스 노즐
D : 분리 영역
P1 : 제1 처리 영역
P2 : 제2 처리 영역
H : 분리 공간
W : 웨이퍼
첨부의 모든 도면 중, 동일하거나 또는 대응하는 부재 또는 부품에 대해서는, 동일하거나 또는 대응하는 참조 부호를 부여하여 중복되는 설명을 생략한다. 또한, 도면은, 부재 혹은 부품간의 상대비를 나타내는 것을 목적으로 하지 않으며, 따라서, 구체적인 치수는, 이하의 한정적이지 않은 실시 형태에 비추어 당업자에 의해 결정되어야 하는 것이다.
(성막 장치)
도 1은 본 발명의 실시 형태에 관한 성막 방법을 실시하는 데 적합한 성막 장치의 일례의 단면도이고, 도 2는 본 발명의 실시 형태에 관한 성막 방법을 실시하는 데 적합한 성막 장치의 일례의 사시도이다. 또한, 도 3은 본 발명의 실시 형태에 관한 성막 방법을 실시하는 데 적합한 성막 장치의 일례의 상면도이다.
우선, 본 발명의 실시 형태에 의한 성막 방법을 실시하는 데 적합한 성막 장치에 대해 설명한다. 도 1로부터 도 3까지를 참조하면, 이 성막 장치는, 대략 원형의 평면 형상을 갖는 편평한 챔버(1)와, 이 챔버(1) 내에 설치되고, 챔버(1)의 중심에 회전 중심을 갖는 회전 테이블(2)을 구비하고 있다. 챔버(1)는 바닥이 있는 원통 형상을 갖는 용기 본체(12)와, 용기 본체(12)의 상면에 대해 예를 들어 O링 등의 시일 부재(13)(도 1)를 통해 기밀하게 착탈 가능하게 배치되는 천장판(11)을 갖고 있다.
챔버(1)는 다양한 재료로 구성되어도 되지만, 예를 들어 알루미늄(Al)으로 구성되어도 된다. 챔버(1)를 조립할 때, 스테인리스로 이루어지는 나사를 사용하여 조립을 행하는데, 이러한 나사는, 구리(Cu) 등의 다양한 금속을 포함한다. 성막 프로세스에서 챔버(1) 내를 가열한 경우, 이러한 나사로부터 구리가 불순물로서 석출될 우려가 있지만, 본 실시 형태에 관한 성막 방법에 있어서는, 그러한 금속 오염물의 발생을 효과적으로 방지한다. 또한, 구체적인 성막 방법의 내용에 대해서는 후술한다.
회전 테이블(2)은 중심부에서 원통 형상의 코어부(21)에 고정되고, 이 코어부(21)는 연직 방향으로 신장되는 회전축(22)의 상단부에 고정되어 있다. 회전축(22)은 챔버(1)의 저부(14)를 관통하여, 그 하단부가 회전축(22)(도 1)을 연직축 주위로 회전시키는 구동부(23)에 장착되어 있다. 회전축(22) 및 구동부(23)는 상면이 개구된 통 형상의 케이스체(20) 내에 수납되어 있다. 이 케이스체(20)는 그 상면에 설치된 플랜지 부분이 챔버(1)의 저부(14)의 하면에 기밀하게 장착되어 있어, 케이스체(20)의 내부 분위기와 외부 분위기의 기밀 상태가 유지되어 있다.
회전 테이블(2)의 표면부에는, 도 2 및 도 3에 도시하는 바와 같이 회전 방향(주위 방향)을 따라 복수(도시한 예에서는 5매)의 기판인 반도체 웨이퍼(이하 「웨이퍼」라 함)(W)를 적재하기 위한 원 형상의 오목부(24)가 형성되어 있다. 또한, 도 3에는 편의상 1개의 오목부(24)에만 웨이퍼(W)를 나타낸다. 이 오목부(24)는 웨이퍼(W)의 직경보다도 약간, 예를 들어 4㎜ 큰 내경과, 웨이퍼(W)의 두께와 거의 동등한 깊이를 갖고 있다. 따라서, 웨이퍼(W)가 오목부(24)에 수용되면, 웨이퍼(W)의 표면과 회전 테이블(2)의 표면[웨이퍼(W)가 적재되지 않는 영역]이 동일한 높이로 된다. 오목부(24)의 저면에는, 웨이퍼(W)의 이면을 지지하여 웨이퍼(W)를 승강시키기 위한 예를 들어 3개의 승강 핀이 관통하는 관통 구멍(모두 도시하지 않음)이 형성되어 있다.
회전 테이블(2)은 다양한 재료로 구성되어도 되지만, 예를 들어 석영으로 구성되어도 된다. 석영에도, 불순물로서 스테인리스가 포함되어 있는 경우가 있고, 이러한 스테인리스 내에는, 구리 등의 금속 불순물이 포함되어 있다. 이러한 금속 불순물은, 성막 프로세스에서 회전 테이블(2)이 고온 가열된 경우에, 금속 오염물로서 발생할 우려가 있지만, 본 실시 형태에 관한 성막 방법에 있어서는, 그러한 금속 오염물의 발생을 억제한다. 또한, 성막 방법의 상세에 대해서는 후술한다.
도 2 및 도 3은 챔버(1) 내의 구조를 설명하는 도면이며, 설명의 편의상, 천장판(11)의 도시를 생략하고 있다. 도 2 및 도 3에 도시하는 바와 같이, 회전 테이블(2)의 상방에는, 각각 예를 들어 석영으로 이루어지는 반응 가스 노즐(31), 반응 가스 노즐(32) 및 분리 가스 노즐(41, 42)이 챔버(1)의 주위 방향[회전 테이블(2)의 회전 방향(도 3의 화살표 A)]으로 서로 간격을 두고 배치되어 있다. 도시한 예에서는, 후술하는 반송구(15)로부터 시계 방향[회전 테이블(2)의 회전 방향]으로, 분리 가스 노즐(41), 반응 가스 노즐(31), 분리 가스 노즐(42) 및 반응 가스 노즐(32)이 이 순서로 배열되어 있다. 이들 노즐(31, 32, 41, 42)은, 각 노즐(31, 32, 41, 42)의 기단부인 가스 도입 포트(31a, 32a, 41a, 42a)(도 3)를 용기 본체(12)의 외주벽에 고정함으로써, 챔버(1)의 외주벽으로부터 챔버(1) 내로 도입되고, 용기 본체(12)의 반경 방향을 따라 회전 테이블(2)에 대해 수평하게 신장되도록 장착되어 있다.
본 실시 형태에 있어서는, 반응 가스 노즐(31)은 도시하지 않은 배관 및 유량 제어기 등을 통해, 염화티탄(TiCl4) 가스의 공급원(도시하지 않음)에 접속되어 있다. 반응 가스 노즐(32)은 도시하지 않은 배관 및 유량 제어기 등을 통해, 암모니아의 공급원(도시하지 않음)에 접속되어 있다. 분리 가스 노즐(41, 42)은, 모두 도시하지 않은 배관 및 유량 제어 밸브 등을 통해, 분리 가스의 공급원(도시하지 않음)에 접속되어 있다. 분리 가스로서는, 헬륨(He)이나 아르곤(Ar) 등의 희가스나 질소(N2) 가스 등의 불활성 가스를 사용할 수 있다. 본 실시 형태에서는, N2 가스를 사용하는 것으로 한다.
반응 가스 노즐(31, 32)에는, 회전 테이블(2)을 향해 개구되는 복수의 가스 토출 구멍(33)이 반응 가스 노즐(31, 32)의 길이 방향을 따라, 예를 들어 10㎜의 간격으로 배열되어 있다. 반응 가스 노즐(31)의 하방 영역은, TiCl4 가스를 웨이퍼(W)에 흡착시키기 위한 제1 처리 영역(P1)으로 된다. 반응 가스 노즐(32)의 하방 영역은, 제1 처리 영역(P1)에 있어서 웨이퍼(W)에 흡착된 TiCl4 가스를 질화시키는 제2 처리 영역(P2)으로 된다.
도 2 및 도 3을 참조하면, 챔버(1) 내에는 2개의 볼록 형상부(4)가 설치되어 있다. 볼록 형상부(4)는 분리 가스 노즐(41, 42)과 함께 분리 영역(D)을 구성하기 위해, 회전 테이블(2)을 향해 돌출되도록 천장판(11)의 이면에 장착되어 있다. 또한, 볼록 형상부(4)의 상세에 대해서는 후술한다. 또한, 볼록 형상부(4)는 정상부가 원호 형상으로 절단된 부채형의 평면 형상을 갖고, 본 실시 형태에 있어서는, 내원호가 돌출부(5)(후술)에 연결되고, 외원호가 챔버(1)의 용기 본체(12)의 내주면을 따르도록 배치되어 있다.
도 4는 반응 가스 노즐(31)로부터 반응 가스 노즐(32)까지 회전 테이블(2)의 동심원을 따른 챔버(1)의 단면을 도시하고 있다. 도시한 바와 같이, 천장판(11)의 이면에 볼록 형상부(4)가 장착되어 있으므로, 챔버(1) 내에는, 볼록 형상부(4)의 하면인 평탄한 낮은 천장면(44)(제1 천장면)과, 이 천장면(44)의 주위 방향 양측에 위치하는, 천장면(44)보다도 높은 천장면(45)(제2 천장면)이 존재한다. 낮은 천장면(44)은 정상부가 원호 형상으로 절단된 부채형의 평면 형상을 갖고 있다. 또한, 도시한 바와 같이, 볼록 형상부(4)에는 주위 방향 중앙에 있어서, 반경 방향으로 신장되도록 형성된 홈부(43)가 형성되고, 분리 가스 노즐(42)이 홈부(43) 내에 수용되어 있다. 다른 하나의 볼록 형상부(4)에도 마찬가지로 홈부(43)가 형성되고, 여기에 분리 가스 노즐(41)이 수용되어 있다. 또한, 높은 천장면(45)의 하방의 공간에 반응 가스 노즐(31, 32)이 각각 설치되어 있다. 이들 반응 가스 노즐(31, 32)은, 천장면(45)으로부터 이격되어 웨이퍼(W)의 근방에 설치되어 있다. 또한, 도 4에 있어서, 반응 가스 노즐(31)이 설치되는 높은 천장면(45)의 하방의 공간(481)과, 반응 가스 노즐(32)이 설치되는 높은 천장면(45)의 하방의 공간(482)을 나타낸다.
또한, 볼록 형상부(4)의 홈부(43)에 수용되는 분리 가스 노즐(42)에는, 회전 테이블(2)을 향해 개구되는 복수의 가스 토출 구멍(42h)(도 4 참조)이 분리 가스 노즐(42)의 길이 방향을 따라, 예를 들어 10㎜의 간격으로 배열되어 있다. 도시는 생략하지만, 이 점은 분리 가스 노즐(41)도 마찬가지이다.
상기한 낮은 천장면(44)은 협애한 공간인 분리 공간(H)을 회전 테이블(2)에 대해 형성하고 있다. 분리 가스 노즐(42)의 토출 구멍(42h)으로부터 N2 가스가 공급되면, 이 N2 가스는, 분리 공간(H)을 통해 공간(481) 및 공간(482)을 향해 흐른다. 이때, 분리 공간(H)의 용적은 공간(481 및 482)의 용적보다도 작으므로, N2 가스에 의해 분리 공간(H)의 압력을 공간(481 및 482)의 압력에 비해 높게 할 수 있다. 즉, 공간(481 및 482) 사이에 압력이 높은 분리 공간(H)이 형성된다. 또한, 분리 공간(H)으로부터 공간(481 및 482)으로 흘러나오는 N2 가스가, 제1 처리 영역(P1)으로부터의 TiCl4 가스와, 제2 처리 영역(P2)으로부터의 NH3 가스에 대한 카운터 플로우로서 작용한다. 따라서, 제1 처리 영역(P1)으로부터의 TiCl4 가스와, 제2 처리 영역(P2)으로부터의 NH3 가스가 분리 공간(H)에 의해 분리된다. 따라서, 챔버(1) 내에서 TiCl4 가스와 NH3 가스가 혼합되어 반응하는 것이 억제된다.
또한, 회전 테이블(2)의 상면에 대한 천장면(44)의 높이 h1은, 성막시의 챔버(1) 내의 압력, 회전 테이블(2)의 회전 속도, 공급하는 분리 가스(N2 가스)의 공급량 등을 고려하여, 분리 공간(H)의 압력을 공간(481 및 482)의 압력에 비해 높게 하는 데 적합한 높이로 설정하는 것이 바람직하다.
한편, 천장판(11)의 하면에는, 회전 테이블(2)을 고정하는 코어부(21)의 외주를 둘러싸는 돌출부(5)(도 2 및 도 3)가 설치되어 있다. 이 돌출부(5)는 본 실시 형태에 있어서는, 볼록 형상부(4)에 있어서의 회전 중심측의 부위와 연속되어 있고, 그 하면이 천장면(44)과 동일한 높이로 형성되어 있다.
앞서 참조한 도 1은 도 3의 I-I'선을 따른 단면도로, 천장면(45)이 설치되어 있는 영역을 도시하고 있다.
한편, 도 5는 천장면(44)이 설치되어 있는 영역을 도시하는 단면도이다. 도 5에 도시하는 바와 같이, 부채형의 볼록 형상부(4)의 주연부[챔버(1)의 외연측의 부위]에는, 회전 테이블(2)의 외측 단부면에 대향하도록 L자형으로 굴곡되는 굴곡부(46)가 형성되어 있다. 이 굴곡부(46)는 볼록 형상부(4)와 마찬가지로, 분리 영역(D)의 양측으로부터 반응 가스가 침입하는 것을 억제하여, 양 반응 가스의 혼합을 억제한다. 부채형의 볼록 형상부(4)는 천장판(11)에 설치되고, 천장판(11)을 용기 본체(12)로부터 제거할 수 있으므로, 굴곡부(46)의 외주면과 용기 본체(12) 사이에는 근소하게 간극이 있다. 굴곡부(46)의 내주면과 회전 테이블(2)의 외측 단부면의 간극 및 굴곡부(46)의 외주면과 용기 본체(12)의 간극은, 예를 들어 회전 테이블(2)의 상면에 대한 천장면(44)의 높이와 마찬가지의 치수로 설정되어 있다.
도 4에 도시하는 바와 같이, 용기 본체(12)의 내주벽은, 분리 영역(D)에 있어서는 굴곡부(46)의 외주면과 접근하여 수직면으로 형성되어 있다. 그러나, 도 1에 도시하는 바와 같이, 분리 영역(D) 이외의 부위에 있어서는, 예를 들어 회전 테이블(2)의 외측 단부면과 대향하는 부위로부터 저부(14)에 걸쳐 외측으로 우묵하게 들어가 있다. 이하, 설명의 편의상, 대략 직사각형의 단면 형상을 갖는 우묵하게 들어간 부분을 배기 영역이라 기재한다. 구체적으로는, 도 3에 도시하는 바와 같이, 제1 처리 영역(P1)에 연통되는 배기 영역을 제1 배기 영역(E1)이라 기재하고, 제2 처리 영역(P2)에 연통되는 영역을 제2 배기 영역(E2)이라 기재한다. 이들 제1 배기 영역(E1) 및 제2 배기 영역(E2)의 저부에는, 도 1 내지 도 3에 도시하는 바와 같이, 각각, 제1 배기구(610) 및 제2 배기구(620)가 형성되어 있다. 도 1에 도시하는 바와 같이, 제1 배기구(610) 및 제2 배기구(620)는 각각 배기관(630)을 통해 진공 배기 수단인, 예를 들어 진공 펌프(640)에 접속되어 있다. 또한, 도 1 중, 압력 제어기(650)가 나타내어져 있다.
도 1 및 도 4에 도시하는 바와 같이, 회전 테이블(2)과 챔버(1)의 저부(14) 사이의 공간에는, 가열 수단인 히터 유닛(7)이 설치되고, 회전 테이블(2)을 개재하여 회전 테이블(2) 상의 웨이퍼(W)가, 프로세스 레시피에 의해 정해진 온도(예를 들어, 610℃)로 가열된다. 히터 유닛(7)은, 오목부(24)에 웨이퍼(W)가 적재되어 있는 성막 프로세스 중에는, 오목부(24)에 적재된 웨이퍼(W)가 소정 온도로 되도록 가열한다.
한편, 본 실시 형태에 관한 성막 방법에 있어서는, 오목부(24)에 웨이퍼(W)가 적재되어 있지 않은 상태에서 성막 프로세스를 행하는, 이른바 코팅을 행하는데, 히터 유닛(7)은 이러한 코팅시에는, 웨이퍼(W)가 오목부(24)에 적재된 경우에 웨이퍼(W)가 소정 온도로 되도록 회전 테이블(2)을 가열한다. 코팅은, 성막 프로세스를 실행하기 전에, 성막 프로세스를 안정시킬 목적으로 행해진다. 코팅에서는, 오목부(24)에 웨이퍼(W)가 적재되어 있지 않은 상태에서 원료 가스를 공급하는 동시에, 회전 테이블(2)을 회전시켜 성막 프로세스와 마찬가지의 동작을 행하는데, 그때의 설정 온도는, 예를 들어 회전 테이블(2)의 오목부(24)를 기준으로 해도 된다. 오목부(24)는 웨이퍼(W)의 적재 영역이므로, 오목부(24)의 온도를 제어함으로써, 웨이퍼(W)가 적재되어 있는 경우와 적재되어 있지 않은 경우에서, 거의 동일 기준으로 온도 제어를 행할 수 있다. 또한, 본 실시 형태에 관한 성막 방법에서는, 오목부(24)를 소정 온도로 설정하여 코팅을 행하고, 이어서 오목부(24) 또는 웨이퍼(W)를 소정 온도 이하로 설정하여 성막 프로세스를 행한다고 하는 2단계의 공정에 의해 메탈 콘타미네이션(금속 오염)을 저감시키는데, 그 상세에 대해서는 후술한다.
도 5에 도시하는 바와 같이, 회전 테이블(2)의 주연 부근의 하방측에는, 회전 테이블(2)의 상방 공간으로부터 배기 영역(E1, E2)에 이르기까지의 분위기와 히터 유닛(7)이 배치되어 있는 분위기를 구획하고, 회전 테이블(2)의 하방 영역으로의 가스의 침입을 억제하기 위해, 링 형상의 커버 부재(71)가 설치되어 있다. 이 커버 부재(71)는 회전 테이블(2)의 외연부 및 외연부보다도 외주측을, 하방측으로부터 면하도록 설치된 내측 부재(71a)와, 이 내측 부재(71a)와 챔버(1)의 내벽면 사이에 설치된 외측 부재(71b)를 구비하고 있다. 외측 부재(71b)는, 분리 영역(D)에 있어서 볼록 형상부(4)의 외연부에 형성된 굴곡부(46)의 하방에서, 굴곡부(46)와 근접하여 설치되고, 내측 부재(71a)는 회전 테이블(2)의 외연부 하방(및 외연부보다도 약간 외측의 부분의 하방)에 있어서, 히터 유닛(7)을 전체 주위에 걸쳐 둘러싸고 있다.
히터 유닛(7)이 배치되어 있는 공간보다도 회전 중심 부근의 부위에 있어서의 저부(14)는, 회전 테이블(2)의 하면의 중심부 부근에 있어서의 코어부(21)에 접근하도록 상방측으로 돌출되어 돌출부(12a)를 이루고 있다. 이 돌출부(12a)와 코어부(21) 사이는 좁은 공간으로 되어 있고, 또한 저부(14)를 관통하는 회전축(22)의 관통 구멍의 내주면과 회전축(22)의 간극이 좁게 되어 있고, 이들 좁은 공간은 케이스체(20)에 연통되어 있다. 그리고 케이스체(20)에는 퍼지 가스인 N2 가스를 좁은 공간 내에 공급하여 퍼지하기 위한 퍼지 가스 공급관(72)이 설치되어 있다. 또한 챔버(1)의 저부(14)에는, 히터 유닛(7)의 하방에 있어서 주위 방향으로 소정의 각도 간격으로, 히터 유닛(7)의 배치 공간을 퍼지하기 위한 복수의 퍼지 가스 공급관(73)이 설치되어 있다[도 5에는 하나의 퍼지 가스 공급관(73)을 나타냄]. 또한, 히터 유닛(7)과 회전 테이블(2) 사이에는, 히터 유닛(7)이 설치된 영역에의 가스의 침입을 억제하기 위해, 외측 부재(71b)의 내주벽[내측 부재(71a)의 상면]으로부터 돌출부(12a)의 상단부 사이를 주위 방향에 걸쳐 덮는 덮개 부재(7a)가 설치되어 있다. 덮개 부재(7a)는, 예를 들어 석영으로 제작할 수 있다.
또한, 챔버(1)의 천장판(11)의 중심부에는 분리 가스 공급관(51)이 접속되어 있어, 천장판(11)과 코어부(21) 사이의 공간(52)에 분리 가스인 N2 가스를 공급하도록 구성되어 있다. 이 공간(52)에 공급된 분리 가스는, 돌출부(5)와 회전 테이블(2)의 좁은 간극(50)을 통해, 회전 테이블(2)의 웨이퍼 적재 영역측의 표면을 따라 주연을 향해 토출된다. 공간(50)은, 분리 가스에 의해 공간(481) 및 공간(482)보다도 높은 압력으로 유지될 수 있다. 따라서, 공간(50)에 의해, 제1 처리 영역(P1)에 공급되는 TiCl4 가스와 제2 처리 영역(P2)에 공급되는 NH3 가스가, 중심 영역(C)을 통해 혼합되는 것이 억제된다. 즉, 공간(50)[또는 중심 영역(C)]은 분리 공간(H)[또는 분리 영역(D)]과 마찬가지로 기능할 수 있다.
또한, 챔버(1)의 측벽에는, 도 2, 도 3에 도시하는 바와 같이, 외부의 반송 아암(10)과 회전 테이블(2) 사이에서 기판인 웨이퍼(W)의 전달을 행하기 위한 반송구(15)가 형성되어 있다. 이 반송구(15)는 도시하지 않은 게이트 밸브에 의해 개폐된다. 또한, 웨이퍼 적재 영역인 오목부(24)에서는, 이 반송구(15)에 대향하는 위치에서 반송 아암(10)과의 사이에서 웨이퍼(W)의 전달이 행해진다. 따라서, 회전 테이블(2)의 하방측에 있어서 전달 위치에 대응하는 부위에, 오목부(24)를 관통하여 웨이퍼(W)를 이면으로부터 들어올리기 위한 전달용 승강 핀 및 그 승강 기구(모두 도시하지 않음)가 설치되어 있다.
또한, 도 1에 도시하는 바와 같이, 본 실시 형태에 관한 성막 장치에는, 장치 전체의 동작의 컨트롤을 행하기 위한 컴퓨터로 이루어지는 제어부(100)가 설치되어 있다. 이 제어부(100)의 메모리 내에는, 후술하는 성막 방법을 제어부(100)의 제어하에 성막 장치에 실시하게 하는 프로그램이 저장되어 있다. 이 프로그램은 후술하는 성막 방법을 실행하도록 스텝군이 짜여져 있고, 하드 디스크, 콤팩트 디스크, 광자기 디스크, 메모리 카드, 플렉시블 디스크 등의 매체(102)에 기억되고, 소정의 판독 장치에 의해 기억부(101)에 판독되어 제어부(100) 내에 인스톨된다.
(성막 방법)
다음에, 본 발명의 실시 형태에 의한 성막 방법에 대해, 도 6을 참조하면서 설명한다. 이하의 설명에서는, 상술한 성막 장치를 사용하는 경우를 예로 든다.
도 6은 본 발명의 실시 형태에 관한 성막 방법의 처리 플로우를 나타낸 도면이다. 우선, 도시하지 않은 게이트 밸브가 폐쇄되고, 챔버(1)가 밀폐 상태에 있는 상태를 개시 상태로 한다. 본 실시 형태에 관한 성막 방법에 있어서는, 웨이퍼(W)를 회전 테이블(2)의 오목부(24) 상에 적재하지 않고, 회전 테이블(2)의 표면 상에 성막을 행하는 코팅 공정과, 웨이퍼(W)를 오목부(24) 상에 적재하고, 웨이퍼(W)의 표면 상에 성막을 행하는 프로세스 공정을 갖는다. 우선 코팅 공정을 행하고, 이어서 프로세스 공정을 행한다고 하는 순서로 된다. 이하, 성막 방법의 내용에 대해, 구체적으로 설명한다. 우선, 스텝 S100∼S140의 코팅 공정에 대해 설명한다.
스텝 S100에서는, 진공 펌프(640)에 의해 도달 가능 진공도까지 챔버(1) 내를 배기한 후, 분리 가스 노즐(41, 42)로부터 N2 가스를 소정의 유량으로 공급하고, 분리 가스 공급관(51) 및 퍼지 가스 공급관(72, 72)으로부터도 N2 가스를 소정의 유량으로 공급한다. 이에 수반하여, 압력 제어 수단(650)(도 1)에 의해 챔버(1) 내를 미리 설정한 처리 압력으로 제어한다. 이어서, 회전 테이블(2)을 시계 방향으로 예를 들어 240rpm의 회전 속도로 회전시키면서, 히터 유닛(7)에 의해 회전 테이블(2), 보다 상세하게는 오목부(24) 부근을, 예를 들어 610℃로 가열한다.
히터 유닛(7)에 의한 가열 온도는, 코팅 공정에 있어서 소정 온도로 설정하면, 프로세스 공정에서는, 코팅 공정에 있어서 설정한 소정 온도 이하로 되도록 설정된다. 프로세스 공정에서는, 미리 프로세스에 따라서 온도가 정해져 있는 경우가 많으므로, 코팅 공정에서는, 프로세스 공정에 있어서의 설정 온도 이상으로 되도록 가열 온도가 정해진다. 본 실시 형태에 있어서는, 가열 온도를 610℃로 한 예에 대해 설명하지만, 프로세스 공정은, 300℃∼610℃의 범위의 다양한 온도에서 실시되고 있는 경우가 많으므로, 코팅 공정에 있어서의 가열 온도는, 예를 들어 350∼610℃의 범위의 적절한 온도로 정하도록 해도 된다.
또한, TiN의 성막을 행하는 프로세스 공정에서는, 웨이퍼(W)의 온도를 600℃ 이상으로 하면, 저저항의 박막을 성막할 수 있는 것이 실험적으로 확인되어 있다. 따라서, 본 실시 형태에 있어서는, 그러한 저저항의 TiN막을 성막하는 프로세스를 고려하여, 웨이퍼(W)의 온도를 600℃ 이상인 610℃로 하는 예에 대해 설명한다. 또한, 웨이퍼(W)의 온도는, 610℃를 600℃로 해도, 그러한 저저항의 TiN막을 성막할 수 있다.
코팅 공정에 있어서, 프로세스 공정보다도 높은 온도로 가열 온도를 설정하는 것은, 고온으로 가열함으로써, 회전 테이블(2) 상에 성막되는 TiN막의 입경을 크게 하여, 금속 불순물의 확산 루트를 좁히기 위함이다. 즉, 회전 테이블(2)이나 챔버(1) 등으로부터 금속 오염물이 발생한 경우, 그들이 성막된 TiN막의 내부를 확산해 버리면, TiN막은 금속에 의해 오염되어 버리지만, TiN막의 입경이 크면, 그러한 금속 오염물의 확산 루트가 막혀, 금속 오염물의 TiN막 내의 확산을 방지하는 기능이 있다고 생각된다. 또한, 이 점의 상세에 대해서는 후술한다.
스텝 S110에서는, 반응 가스 노즐(31)(도 2 및 도 3)로부터 TiCl4 가스를 공급하고, 반응 가스 노즐(32)로부터 NH3 가스를 공급한다. 회전 테이블(2)의 회전에 의해, 웨이퍼(W)는, 제1 처리 영역(P1), 분리 영역(D)[분리 공간(H)], 제2 처리 영역(P2) 및 분리 영역(D)[분리 공간(H)]을 이 순서로 통과해 간다(도 3 참조). 우선, 제1 처리 영역(P1)에 있어서, 반응 가스 노즐(31)로부터의 TiCl4 가스가, 회전 테이블(2)에 흡착된다. 다음에, TiCl4 가스가 흡착된 회전 테이블(2)의 소정 개소가, N2 가스 분위기로 되어 있는 분리 공간(H)[분리 영역(D)]을 통과하여 제2 처리 영역(P2)에 이르면, 회전 테이블(2)에 흡착된 TiCl4 가스가, 반응 가스 노즐(32)로부터의 NH3 가스와 반응하여, 회전 테이블(2)에 TiN막이 성막된다. 또한, 부생성물로서 NH4Cl이 생성되고, 이것이 기상 중으로 방출되어, 분리 가스 등과 함께 배기된다. 그리고, TiN이 성막된 회전 테이블(2)의 소정 개소는, 분리 영역(D)[N2 가스 분위기의 분리 공간(H)]에 이른다.
스텝 S120에서는, 반응 가스 노즐(31)로부터의 TiCl4 가스와, 반응 가스 노즐(32)로부터의 NH3 가스의 공급이, 소정의 시간 행해졌는지 여부가 판정된다. 소정의 시간은, 용도에 따라서 적절한 시간이 설정되어도 되지만, 예를 들어 성막된 TiN막의 막 성능이 안정된 상태로 되는 막 두께에 기초하여 설정되어도 된다. TiN막은, 비투과성 막이므로, 막 두께가 어중간한 두께이면, 투과 상태의 막과 비투과 상태의 막의 개소가 혼재하여, 막 성능이 안정되지 않는다. 따라서, 모든 개소가 비투과 상태로 될 정도의 막 두께로 TiN막을 성막 가능한 시간으로 설정하는 것이 바람직하다. 그러한, 막 성능이 안정되는 막 두께는, 구체적으로는, 500㎚ 이상이다. 따라서, 예를 들어 TiN의 막 두께가 700㎚로 되도록 반응 가스의 공급 시간을 설정해도 되고, 예를 들어 소정의 시간을 7000초 전후로 설정해도 된다.
스텝 S120에 있어서, 소정의 시간이 경과하지 않은 경우에는, 스텝 S110으로 되돌아가, TiN막의 성막이 계속되고, 경과한 경우에는, 다음 스텝 S130으로 진행한다.
스텝 S130에서는, 회전 테이블(2)의 회전과 반응 가스 노즐(32)로부터의 NH3 가스의 공급을 행한다. 반응 가스 노즐(31)로부터의 TiCl4 가스의 공급은 정지된다. 이에 의해, 웨이퍼(W)는, N2 가스(분리 가스)와 NH3 가스에 차례로 노출되게 된다.
스텝 S140에서는, 분리 가스 노즐(41, 42)로부터는, 계속해서 N2 가스가 공급되어, 챔버(1) 내가 퍼지된다. 또한, 반응 가스 노즐(31, 32)은, 가스의 공급이 정지된 상태여도 되고, N2 가스, Ar 가스 등의 불활성 가스가 공급되어도 된다. 이에 의해, 챔버(1) 내는, 불활성 가스 분위기하로 된다.
스텝 S100∼S140이 코팅 공정이다. 코팅 공정에서는, 회전 테이블(2)의 오목부(24)가 프로세스 공정에 있어서의 가열 온도 이상의 소정 온도로 되도록 가열 온도를 설정한다.
이어서, 스텝 S150∼S210의 프로세스 공정에 대해 설명한다.
우선, 스텝 S150에 있어서, 웨이퍼(W)가 회전 테이블(2)에 적재된다. 구체적으로는, 도시하지 않은 게이트 밸브를 개방하고, 외부로부터 반송 아암(10)(도 3)에 의해 반송구(15)(도 2 및 도 3)를 통해 웨이퍼(W)를 회전 테이블(2)의 오목부(24) 내에 전달한다. 이 전달은, 오목부(24)가 반송구(15)에 면하는 위치에 정지하였을 때에 오목부(24)의 저면의 관통 구멍을 통해 챔버(1)의 저부측으로부터 도시하지 않은 승강 핀이 승강함으로써 행해진다. 이러한 웨이퍼(W)의 전달을, 회전 테이블(2)을 간헐적으로 회전시켜 행하여, 회전 테이블(2)의 5개의 오목부(24) 내에 각각 웨이퍼(W)를 적재한다.
스텝 S160에서는, 게이트 밸브를 폐쇄하고, 진공 펌프(640)에 의해 도달 가능 진공도까지 챔버(1) 내를 배기한 후, 분리 가스 노즐(41, 42)로부터 N2 가스를 소정의 유량으로 공급하고, 분리 가스 공급관(51) 및 퍼지 가스 공급관(72, 72)으로부터도 N2 가스를 소정의 유량으로 공급한다. 이에 수반하여, 압력 제어 수단(650)(도 1)에 의해 챔버(1) 내를 미리 설정한 처리 압력으로 제어한다. 이어서, 회전 테이블(2)을 시계 방향으로 예를 들어 120rpm, 또는 240rpm의 회전 속도로 회전시키면서 히터 유닛(7)에 의해 웨이퍼(W) 또는 오목부(24)를 예를 들어 610℃로 가열한다.
여기서, 웨이퍼(W)의 온도와, 웨이퍼(W)가 적재되는 오목부(24)의 온도는 거의 동일하므로, 어느 쪽을 기준으로 해도 된다. 또한, 프로세스 공정에 있어서의 히터 유닛(7)에 의한 가열 온도는, 코팅 공정에 있어서의 가열 온도 이하이면 되므로, 코팅 공정에 있어서의 가열 온도가 610℃인 경우, 프로세스의 용도에 따라서, 610℃ 이하의 임의의 온도로 설정할 수 있다. 단, 일반적으로는, 성막 프로세스는, 300℃ 또는 350℃∼610℃ 사이에서 행해지는 경우가 많으므로, 300℃∼610℃의 범위로 설정해도 된다. 예를 들어, 프로세스 공정에 있어서의 웨이퍼(W) 또는 오목부(24)의 온도는, 코팅 공정에 있어서의 웨이퍼(W) 또는 오목부(24)의 온도로서 설정된 610℃보다도 약간 낮은 600℃ 또는 550℃로 설정되어도 되고, 약 200℃ 낮은 420℃로 설정되어도 된다.
예를 들어, 이 성막 프로세스에서, 웨이퍼(W)를 550℃, 600℃, 610℃와 같은 고온으로 온도 설정해도, 금속 오염은 그다지 발생하지 않는다. 상술한 바와 같이, 코팅 공정에 있어서, 챔버(1)의 내면 및 회전 테이블(2)의 표면 상에, 입경이 큰 성막이 행해져, 금속 오염물의 확산이 억제되기 때문이라고 생각된다.
스텝 S170에서는, 반응 가스 노즐(31)(도 2 및 도 3)로부터 TiCl4 가스를 공급하고, 반응 가스 노즐(32)로부터 NH3 가스를 공급한다. 회전 테이블(2)의 회전에 의해, 웨이퍼(W)는, 제1 처리 영역(P1), 분리 영역(D)[분리 공간(H)], 제2 처리 영역(P2) 및 분리 영역(D)[분리 공간(H)]을 이 순서로 통과해 간다(도 3 참조). 우선, 제1 처리 영역(P1)에 있어서, 반응 가스 노즐(31)로부터의 TiCl4 가스가 웨이퍼(W)에 흡착된다. 다음에, 웨이퍼(W)가, N2 가스 분위기로 되어 있는 분리 공간(H)[분리 영역(D)]을 통과하여 제2 처리 영역(P2)에 이르면, 웨이퍼(W)에 흡착된 TiCl4 가스가, 반응 가스 노즐(32)로부터의 NH3 가스와 반응하여, 웨이퍼(W)에 TiN막이 성막된다. 또한, 부생성물로서 NH4Cl이 생성되고, 이것이 기상 중으로 방출되어, 분리 가스 등과 함께 배기된다. 그리고, 웨이퍼(W)는, 분리 영역(D)[N2 가스 분위기의 분리 공간(H)]에 이른다.
스텝 S180에서는, 반응 가스 노즐(31)로부터의 TiCl4 가스와, 반응 가스 노즐(32)로부터의 NH3 가스의 공급이, 소정의 시간 행해졌는지 여부가 판정된다. 소정의 시간은, 후술하는 바와 같은 실험 및 그 결과에 기초하여 결정할 수 있다.
스텝 S180에 있어서, 소정의 시간이 경과하지 않은 경우에는, 스텝 S170으로 되돌아가 TiN막의 성막이 계속되고, 경과한 경우에는, 다음 스텝 S190으로 진행한다.
스텝 S190에서는, 회전 테이블(2)의 회전과 반응 가스 노즐(32)로부터의 NH3 가스의 공급은 계속되고, 반응 가스 노즐(31)로부터의 TiCl4 가스의 공급이 정지된다. 이에 의해, 웨이퍼(W)는, N2 가스(분리 가스)와 NH3 가스에 차례로 노출되게 된다. 성막된 TiN막 중에는, 미반응 TiCl4나, TiCl4의 분해에 의해 발생한 염소(Cl)가 잔존하고 있을 가능성이 있다. 미반응 TiCl4가 NH3 가스와 반응하여 TiN이 생성되고, 또한 잔존하고 있는 Cl이 NH3 가스에 의해 NH4Cl로 되어 막 중으로부터 이탈한다. 이로 인해, 성막된 TiN막 중의 불순물이 저감되어, TiN막의 막질이 향상되고, 따라서 저항률을 저하시킬 수 있다.
스텝 S200에서는, 반응 가스 노즐(32)로부터의 NH3 가스의 공급이 소정의 시간 행해졌는지 여부가 판정된다. 여기서의 소정의 시간은, 프로세스 공정에서 성막하는 TiN막의 막 두께를 고려하여 적절하게 설정되어도 되지만, 예를 들어 막 두께를 5∼40㎚로 하기 위해, 소정의 시간을 150∼600초로 설정해도 되고, 막 두께를 10∼40㎚로 하기 위해, 소정의 시간을 300∼600초로 설정해도 된다.
스텝 S200에 있어서, 소정의 시간이 경과하지 않은 경우에는, 스텝 S190이 계속되고, 경과한 경우에는, 다음 스텝 S210으로 진행한다.
스텝 S210에 있어서는, 스텝 S180의 시간과 스텝 S150의 시간의 총계 시간이 소정의 시간에 도달하였는지 판정된다. 소정의 시간에 도달되어 있지 않은 경우에는, 스텝 S170으로 되돌아가, TiN이 다시 성막된다. 소정의 시간에 도달한 경우에는, TiCl4 가스 및 NH3 가스의 공급을 정지하고, 성막을 종료한다.
여기서, 스텝 S190∼S210은, 성막의 목적에 따라서, 필요에 따라서 설치하도록 해도 된다. 즉, 프로세스 시간이 길어져도, 막질의 개선을 행하고자 하는 경우에는, 스텝 S190∼S210을 그대로 실시하면 되지만, 막질의 개선보다도, 프로세스 시간을 짧게 하여 스루풋을 향상시키는 것이 중요한 경우에는, 스텝 S190∼S210을 생략하는 것도 가능하다.
이상, 설명한 바와 같이, 도 6에 나타낸 본 실시 형태에 관한 성막 방법을 실시함으로써, 금속 오염의 발생을 저감시킬 수 있다. 다음에, 본 실시 형태에 관한 성막 방법의 금속 오염 억제 원리에 대해 설명한다.
도 7은 상술한 본 실시 형태에 관한 성막 장치를 사용하여, 비교예에 관한 성막 방법을 실시한 경우의 실시 결과를 나타낸 도면이다. 도 7에 있어서, 코팅시의 오목부(24)의 온도를 420℃로 설정하였을 때의 TiN막의 상면(표면)측의 구리의 오염량이, 성막 프로세스시의 온도마다 나타내어져 있다. 횡축은 성막 프로세스시의 웨이퍼(W)의 온도(℃)이고, 종축은 구리의 오염량(atoms/㎠)을 나타내고 있다.
도 7에 나타내는 바와 같이, 웨이퍼(W)의 온도가 420℃인 경우에는 비교적 구리의 오염량은 적지만, 웨이퍼(W)의 온도가 550℃인 경우에는 구리의 오염량이 증가하고, 웨이퍼(W)의 온도가 610℃인 경우에는, 구리의 오염량이 더욱 증가하여, 420℃인 경우의 100배 이상으로 되어 있는 것이 나타내어져 있다.
이와 같이, 코팅시의 온도와 성막 프로세스시의 온도가 동등한 경우에는, 구리의 오염량은 비교적 낮게 억제할 수 있지만, 코팅시의 온도보다도 성막 프로세스시의 온도가 높으면, 구리의 오염량이 증가하는 것을 알 수 있다.
도 8은 고온 성막에 있어서의 TiN막의 특성의 변화를 나타낸 도면이다. 도 8에 있어서, 40㎚의 막 두께의 TiN막과, 100㎚의 막 두께의 TiN막의 표면의 SEM(주사형 현미경, Scanning Electron Microscope) 사진이, 웨이퍼(W)의 설정 온도별로 나타내어져 있다. 막 두께 100㎚에 있어서의 420℃와 550℃의 TiN막의 표면을 비교하면, 명백하게 550℃의 TiN막의 입경의 쪽이 크고, 40㎚에 있어서의 550℃와 610℃의 TiN막의 표면을 비교해도, 610℃의 TiN막의 입경의 쪽이 큰 것이 나타내어져 있다.
이와 같이, 동일한 막 두께에서는, 온도가 높은 성막 프로세스의 쪽이, TiN막의 입경이 커지는 것을 알 수 있다.
도 9는 성막 프로세스시의 웨이퍼 온도에 대한 막 밀도의 관계를 나타낸 도면이다. 도 9에 있어서, 웨이퍼 온도(℃)에 대한 막 밀도(g/㎤)의 관계를, XRR(X선 반사법, X-ray Reflectivity)에 의해 측정한 결과가 나타내어져 있다. 도 9에 나타내어지는 바와 같이, TiN막은, 웨이퍼 온도가 높을수록, 막 밀도는 높아지는 특성을 갖는 것을 알 수 있다.
도 10은 성막 프로세스시의 웨이퍼 온도에 대한 염소 농도의 관계를 나타낸 도면이다. 도 10에 있어서, 웨이퍼 온도(℃)에 대한 염소 농도(atom％)의 관계를, SIMS(2차 이온 질량 분석계, Secondary Ion-Microscope Mass Spectrometer)에 의해 측정한 결과가 나타내어져 있다. 도 10에 나타내어지는 바와 같이, TiN막은, 웨이퍼 온도가 높을수록, 염소 농도가 저하되는 것이 나타내어져 있다. 이것은, TiN막을 성막할 때, 원료 가스로서 TiCl4 및 NH3이 사용되지만, TiN막의 순도가 높으면, 원료 가스의 Cl은 TiN막 중에 그다지 남지 않을 것이므로, 웨이퍼 온도를 높게 할수록, TiN막의 순도가 높아지고, 따라서 고순도(≒고밀도)의 막이 얻어지는 것을 나타내고 있다.
이와 같이, 도 8 내지 도 10에 나타낸 바와 같이, 고온 조건하에서 성막 프로세스를 행하면, TiN막의 TiN 분자의 입경을 크게 하여, 고밀도이며 또한 고순도의 TiN막을 얻을 수 있는 것을 알 수 있다.
도 11a와 도 11b는, 고온 조건하의 성막 프로세스에서 얻어진 입경이 큰 막을 사용하여, 금속 오염을 방지할 수 있는 원리를 설명하기 위한 도면이다. 도 11a는 입경이 큰 막의 단면 구성의 일례를 도시한 도면이고, 도 11b는 입경이 작은 막의 단면 구성의 일례를 도시한 도면이다.
도 11a에 있어서, 막 F1 중에 존재하는 분자립 G1이 나타내어져 있지만, 분자립 G1의 입경이 크기 때문에, 금속의 확산 루트 R1은 분자립 G1에 의해 막혀, 극히 좁은 것으로 되어 있는 것을 알 수 있다.
한편, 도 11b에 있어서, 막 F2 중에 존재하는 분자립 G2가 나타내어져 있지만, 분자립 G2의 입경이 작기 때문에, 금속의 확산 루트 R2가 넓어져, 오염 금속(Mc)이 확산 루트 R2를 통과해 버린다.
이와 같이, 분자립 G1의 입경을 크게 함으로써, 금속의 확산 루트 R1을 막아, 오염 금속(Mc)의 통과를 저지할 수 있다. 그리고, 이러한 입경이 큰 막을 코팅 공정에 있어서 성막하고, 챔버(1)의 내면, 회전 테이블(2) 및 그 밖의 챔버(1) 내의 금속 부품의 표면 상에 막을 형성함으로써, 상술한 챔버(1)의 내면, 회전 테이블(2) 및 그 밖의 챔버(1) 내의 금속 부품의 표면 상에, 오염 금속(Mc)의 통과를 저지하는 코팅막을 피복할 수 있다. 그리고, 이 상태에서 웨이퍼(W)를 도입하고, 웨이퍼(W) 상에 성막을 행함으로써, 성막 프로세스시에는, 코팅막의 존재에 의해, 오염 금속(Mc)의 석출 및 부유를 억제할 수 있다. 따라서, 코팅 공정에 있어서는, 프로세스 공정시의 웨이퍼 온도보다도 높은 온도, 또는 적어도 프로세스 공정시의 웨이퍼 온도와 동일한 온도로 오목부(24)의 온도를 설정하고, 성막 프로세스시에 발생할 오염 금속(Mc)의 확산을 억제할 수 있는 입경을 갖는 코팅막을 성막하여, 금속 오염을 억제한다.
이상, 설명한 바와 같이, 본 실시 형태에 관한 성막 방법에 따르면, 성막 프로세스 전에, 금속 오염을 억제할 수 있는 코팅막을 성막하고, 이어서 성막 프로세스를 실시함으로써, 금속 오염이 적은 성막을 행할 수 있다.
또한, 코팅 공정에서는, 회전 테이블(2) 상에 웨이퍼(W)를 적재하지 않으므로, 웨이퍼(W)에 가까운 위치로서, 오목부(24)의 온도를 기준으로 하여 설정하고 있지만, 코팅 공정에 있어서의 설정 온도와, 프로세스 공정에 있어서의 설정 온도는, 웨이퍼(W)를 기준으로 하여 환산 설정할 수 있으면, 어느 지점에 온도 센서를 설치해도 된다.
〔실시예 1〕
도 12는, 본 실시 형태에 관한 성막 방법을 실시한 실시예 1에 관한 성막 방법의 실시 결과를 나타낸 도면이다. 또한, 실시예 1에 있어서도, 상술한 본 실시 형태에 관한 성막 장치를 사용하였다. 실시예 1에 있어서는, 코팅 공정에 있어서의 설정 온도와, 프로세스 공정에 있어서의 설정 온도를 다양하게 변경하여 TiN막의 성막을 행하고, 각각의 경우에 대해, TiN막의 웨이퍼 표면측(상면측)의 구리 오염량을 측정하였다.
도 12에 있어서, 횡축에 코팅 공정의 설정 온도(℃), 종축에 구리 오염량(atoms/㎠)이 나타내어져 있다. 코팅막의 성막 온도의 파라미터는, 420℃, 550℃, 610℃이고, 프로세스 공정의 설정 온도의 파라미터는, 550℃, 600℃, 610℃이다.
코팅 공정의 설정 온도가 420℃인 경우, 프로세스 공정의 설정 온도가 550℃, 600℃, 610℃인 경우 모두, 구리 오염량을 그다지 억제할 수 없었다. 단, 그 중에서도, 프로세스 공정의 설정 온도가 550℃인 경우에는, 코팅 공정의 설정 온도인 420℃와 비교적 가깝기 때문에, 어느 정도, 구리 오염량을 억제할 수 있었지만, 프로세스 공정의 설정 온도가 600℃, 610℃인 경우에는, 구리 오염량이 많다고 하는 결과로 되었다.
코팅 공정의 설정 온도가 550℃이고, 프로세스 공정의 설정 온도가 코팅 공정의 설정 온도와 동등한 550℃인 경우에는, 구리 오염량을 상당히 억제할 수 있었다. 그러나, 프로세스 공정의 설정 온도가 코팅 공정의 설정 온도보다도 높은 600℃, 610℃인 경우에는, 550℃인 경우보다도 구리 오염량이 많아져, 우수한 억제 효과는 얻어지지 않았다.
코팅 공정의 설정 온도가 610℃인 경우, 프로세스 공정의 설정 온도는 모두 코팅 공정의 설정 온도 이하로 되지만, 이 경우에는, 구리 오염은 전혀 검출되지 않아, 구리 오염량은 제로였다.
이와 같이, 실시예 1에 관한 성막 방법에 따르면, 프로세스 공정의 설정 온도를, 코팅 공정의 설정 온도와 동등하거나, 그것보다도 작게 함으로써, 구리 오염량을 저감시킬 수 있다.
또한, 본 실시예 1에 있어서, 다양한 오염 금속 중, 구리의 오염량을 측정한 것은, 구리는 확산하는 성질이 있어, TiN막 등의 절연막 중에 포함되면, 그 영향이 커져 버리는 경향이 있기 때문이다. 이와 같이 구리의 오염량은, 성막을 행하는 사람에게 있어서 중요시되는 특성 중 하나이다.
〔실시예 2〕
도 13은, 본 실시 형태에 관한 성막 방법을 실시한 실시예 2에 관한 성막 방법의 실시 결과를 나타낸 도면이다. 또한, 실시예 2에 있어서도, 상술한 본 실시 형태에 관한 성막 장치를 사용하였다. 실시예 2에 있어서는, 코팅 공정에 있어서의 설정 온도와, 프로세스 공정에 있어서의 설정 온도를 다양하게 변경하여 TiN막의 성막을 행하고, 각각의 경우에 대해, TiN막의 웨이퍼 표면측(상면측)의 구리 이외의 금속을 포함한 금속 오염량을 측정하였다. 또한, 실시예 2에 있어서는, 코팅 공정의 설정 온도의 파라미터는 420℃, 610℃이고, 프로세스 공정의 설정 온도의 파라미터는 550℃(도 13 중 좌측), 610℃(도 13 중 우측)이다. 또한, 도 13에 있어서, 횡축에 코팅 공정 및 프로세스 공정의 설정 온도(℃), 종축에 금속 오염량(atoms/㎠)이 나타내어져 있다.
도 13 중 좌측에 나타내어지는 바와 같이, 프로세스 공정의 설정 온도가 550℃이고, 코팅 공정의 설정 온도가 420℃인 경우에는, Cr과 Ni에 대해서는, 금속 오염량은 검출되지 않았지만, 그 이외의 원소인 Li, Na, Al, Fe, Cu, Zn에 대해서는, 많은 금속 오염량이 검출되었다. 한편, 프로세스 공정의 설정 온도가 550℃이고, 코팅 공정의 설정 온도가 610℃일 때에는, Cu 이외의 금속의 금속 오염량은 검출되지 않았다. 따라서, 코팅 공정의 설정 온도가 610℃이고, 프로세스 공정의 설정 온도가 550℃로, 코팅 공정의 설정 온도보다 낮은 경우에는, 금속 오염을 저감시킬 수 있었다.
또한, 도 13 중 우측에 나타내어지는 바와 같이, 프로세스 공정의 설정 온도가 610℃이고, 코팅 공정의 설정 온도가 420℃인 경우에는, Cr 및 Ni에 대해서는, 금속 오염량은 검출되지 않았지만, 그 이외의 원소인 Li, Na, Al, Fe, Cu, Zn에 대해서는, 많은 금속 오염량이 검출되었다. 한편, 프로세스 공정의 설정 온도가 610℃이고, 코팅 공정의 설정 온도가 610℃일 때에는, Na, Al 이외의 금속 원소의 금속 오염량은 검출되지 않았다. 따라서, 코팅 공정의 설정 온도가 610℃이고, 프로세스 공정의 설정 온도가 610℃로, 코팅 공정의 설정 온도와 동등한 경우에는, 금속 오염을 저감시킬 수 있었다.
이와 같이, 실시예 1, 2에 나타낸 바와 같이, 본 실시 형태에 관한 성막 방법에 따르면, 구리를 포함하는 다양한 금속 원소에 대해, TiN막 중에 포함되는 금속 오염량을 저감시킬 수 있다.
또한, 본 실시 형태 및 실시예 1, 2에 관한 성막 방법에 있어서는, TiN막의 성막시에 본 발명에 관한 성막 방법을 적용하는 예를 들어 설명하였지만, 코팅 공정에 있어서 소정의 설정 온도에서 입경이 큰 막을 성막하고, 프로세스 공정에서 코팅 공정에 있어서의 설정 온도 이하에서 웨이퍼(W)의 표면 상에 성막을 행하도록 하는 내용은, 다양한 막을 성막하는 프로세스에 이용할 수 있다. 따라서, 본 실시 형태 및 실시예 1, 2에 관한 성막 방법은, TiN막의 성막시 뿐만 아니라, 다른 막의 성막시에도 적용할 수 있다.
본 발명에 따르면, 성막시에 발생하는 막의 금속 오염을 저감시킬 수 있다.
이상, 성막 방법의 설명을 행해 온 것은, 설명을 충실하게 하여 실시예의 이해를 촉진하고, 기술을 더욱 진전시키는 데 도움이 되도록 기재한 것이다. 따라서, 실시 형태에 나타낸 요건에 성막 방법이 한정되는 것은 아니다. 또한, 실시 형태에서의 예시는 그 장점 단점을 의미하는 것은 아니다. 성막 방법을 기재하였지만, 발명의 취지로부터 벗어나지 않는 범위에서 다종 다양한 변경, 치환, 개변이 가능하다.

Claims (9)

  1. 챔버 내에 설치되고, 기판 적재부에 기판을 적재 가능한 회전 테이블을 회전시킴으로써, TiCl4를 공급하는 제1 처리 영역 및 NH3를 공급하는 제2 처리 영역을 통과시켜, 원자 퇴적법(ALD법)에 의해 TiN막의 성막을 행하는 성막 방법이며,
    상기 기판 적재부에 상기 기판을 적재하지 않고 상기 회전 테이블을 회전시켜, 상기 기판 적재부를 소정 온도로 한 상태에서 상기 회전 테이블 상에 상기 TiN막의 성막을 행하는 코팅 공정과,
    상기 기판 적재부에 상기 기판을 적재하고 상기 회전 테이블을 회전시켜, 상기 기판 적재부 또는 상기 기판을 상기 소정 온도 이하로 한 상태에서 상기 기판 상에 상기 TiN막의 성막을 행하는 프로세스 공정을 갖고,
    상기 소정 온도는, 상기 TiN막 중의 염소 농도를 저하시켜, TiN 분자의 입경을 크게 해서 금속의 확산 루트를 막는 것이 가능한 온도로 설정되어, 상기 코팅 공정에서, 상기 금속의 확산 루트를 막는 것이 가능한 입경을 갖는 TiN 분자를 갖는 상기 TiN막을 상기 회전 테이블 상에 성막하는, 성막 방법.
  2. 제1항에 있어서, 상기 소정 온도는, 600℃ 이상의 온도로 설정된, 성막 방법.
  3. 제1항에 있어서, 상기 소정 온도는, 상기 회전 테이블에 설치된 히터에 의해 가해지는, 성막 방법.
  4. 삭제
  5. 제1항에 있어서, 상기 기판 적재부가 상기 제1 처리 영역과 상기 제2 처리 영역 사이에 설치한 분리 영역을 통과하게 함으로써, 불활성 가스를 공급하는, 성막 방법.
  6. 제5항에 있어서, 상기 분리 영역은, 상기 회전 테이블의 회전 방향을 따라 상기 제1 처리 영역과 상기 제2 처리 영역 사이에 설치되고,
    상기 불활성 가스가, 상기 회전 테이블에 면하여 형성되는, 상기 제1 및 제2 처리 영역의 천장면보다도 낮은 천장면과, 상기 회전 테이블 사이의 공간으로부터 상기 회전 테이블에 대해 공급되는, 성막 방법.
  7. 삭제
  8. 제1항에 있어서, 상기 챔버 및 상기 회전 테이블은, 복수 종류의 금속을 포함하는, 성막 방법.
  9. 제8항에 있어서, 상기 복수 종류의 금속은, 적어도 구리를 포함하는, 성막 방법.
KR1020130159966A 2012-12-26 2013-12-20 성막 방법 KR101649783B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-283175 2012-12-26
JP2012283175A JP6071537B2 (ja) 2012-12-26 2012-12-26 成膜方法

Publications (2)

Publication Number Publication Date
KR20140083884A KR20140083884A (ko) 2014-07-04
KR101649783B1 true KR101649783B1 (ko) 2016-08-19

Family

ID=50975106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130159966A KR101649783B1 (ko) 2012-12-26 2013-12-20 성막 방법

Country Status (3)

Country Link
US (1) US8921237B2 (ko)
JP (1) JP6071537B2 (ko)
KR (1) KR101649783B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6115244B2 (ja) * 2013-03-28 2017-04-19 東京エレクトロン株式会社 成膜装置
KR102264257B1 (ko) 2014-12-30 2021-06-14 삼성전자주식회사 막 형성 방법 및 이를 이용한 반도체 장치 제조 방법
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
JP6863107B2 (ja) * 2017-06-13 2021-04-21 東京エレクトロン株式会社 成膜装置、成膜装置のクリーニング方法及び記憶媒体
CN113196451A (zh) * 2018-10-19 2021-07-30 朗姆研究公司 用于半导体处理的室部件的原位保护性涂层

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135046A (ja) 2009-11-27 2011-07-07 Tokyo Electron Ltd 縦型成膜装置およびその使用方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391800B1 (en) * 1999-11-12 2002-05-21 Motorola, Inc. Method for patterning a substrate with photoresist
US6613700B2 (en) * 2000-12-14 2003-09-02 Texas Instruments Incorporated Method for spin coating high viscosity materials on silicon wafers
DE10115470A1 (de) * 2001-03-29 2002-10-10 Duerr Systems Gmbh Beschichtungsanlage mit einer Zerstäuberwechselstation
JP4325301B2 (ja) * 2003-01-31 2009-09-02 東京エレクトロン株式会社 載置台、処理装置及び処理方法
JP4805769B2 (ja) * 2006-09-14 2011-11-02 東京エレクトロン株式会社 塗布処理方法
KR101173645B1 (ko) * 2007-12-31 2012-08-20 (주)에이디에스 가스 분사 유닛 및 이를 구비하는 박막 증착 장치
JP5482196B2 (ja) * 2009-12-25 2014-04-23 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011135046A (ja) 2009-11-27 2011-07-07 Tokyo Electron Ltd 縦型成膜装置およびその使用方法

Also Published As

Publication number Publication date
KR20140083884A (ko) 2014-07-04
JP2014125653A (ja) 2014-07-07
US8921237B2 (en) 2014-12-30
JP6071537B2 (ja) 2017-02-01
US20140179104A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
KR101425253B1 (ko) 성막 장치, 성막 방법 및 컴퓨터 판독 가능한 기억 매체
KR101804003B1 (ko) 성막 방법
JP6545094B2 (ja) 成膜方法及び成膜装置
KR101775203B1 (ko) 성막 방법
TWI523970B (zh) 成膜裝置（一）
JP5222652B2 (ja) 基板処理装置及び半導体装置の製造方法
KR101786167B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR101588083B1 (ko) 성막 방법
KR101649783B1 (ko) 성막 방법
WO2015080058A1 (ja) タングステン膜の成膜方法
KR20100103416A (ko) 성막 장치
JP6478847B2 (ja) 基板処理装置
TW201035371A (en) Film deposition apparatus, film deposition method, semiconductor device fabrication apparatus, susceptor for use in the same, and computer readable storage medium
KR101537946B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
KR20170077047A (ko) 보호막 형성 방법
KR20130075696A (ko) 성막 방법
US9779978B2 (en) Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
KR101862907B1 (ko) 성막 방법
JP2019153700A (ja) 成膜方法及び成膜装置
JP6441050B2 (ja) 成膜方法
JP2016065287A (ja) 半導体デバイスの製造方法、基板処理装置およびプログラム
JP6739370B2 (ja) 基板処理装置
JP6108530B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right